KR100682635B1

KR100682635B1 - 동일한 논리 공간을 점유하는 다중 레지스터 파일을 포함하는 마이크로프로세서

Info

Publication number: KR100682635B1
Application number: KR1020007008827A
Authority: KR
Inventors: 죤 지 페이버
Original assignee: 어드밴스드 마이크로 디바이시즈, 인코포레이티드
Priority date: 1998-02-13
Filing date: 1999-02-12
Publication date: 2007-02-15
Also published as: DE69901338D1; JP3837289B2; WO1999041659A1; EP1053522A1; JP2002503844A; US6237083B1; KR20010040919A; EP1053522B1; DE69901338T2

Abstract

마이크로프로세서(10)는 멀티미디어 명령들에 대한 오퍼랜드를 기억하도록 정의된 다수의 멀티미디어 레지스터들을 포함하는 제1 레지스터 파일(44)과 부동 소수점 명령들에 대한 오퍼랜드를 기억하도록 정의된 다수의 부동 소수점 레지스터들을 포함하는 제2 레지스터 파일(42)을 포함한다. 멀티미디어 레지스터와 부동 소수점 레지스터들은 마이크로프로세서에 의해 이용되는 명령 세트에 따라서 동일한 논리적 장소에 맵핑된다. 멀티미디어 명령에 의해 최근에 갱신된 레지스터를 부동 소수점 명령이 판독하는 때에 또는 그 반대의 경우에, 미리 정의된 행동을 유지하기 위해서는 마이크로프로세서는 하나 이상의 멀티미디어 명령들 세트와 하나 이상의 부동 소수점 명령들 세트를 실행하는 사이에서의 제1 및 제2 레지스터 파일들의 동기화를 위해 준비한다. 마이크로프로세서는 공백 상태 명령을 지원한다. 코드 시퀀스에서 하나 이상의 멀티미디어 명령들의 한 세트와 하나 이상의 부동 소수점 명령들의 한 세트사이에 공백 상태 명령이 포함되어 있으면, 마이크로프로세서는 레지스터 파일 동기화를 억제한다.

Description

동일한 논리 공간을 점유하는 다중 레지스터 파일을 포함하는 마이크로프로세서 {Microprocessor Including Multiple Register Files Occupying The Same Logical Space}

본 발명은 마이크로프로세서 분야에 관한 것이며, 특히 동일한 논리적 저장소에 맵핑되는 다중의 레지스터 파일을 가지는 마이크로프로세서에 관한 것이다.

마이크로프로세서는 넓은 범위의 문제에 대한 연산적 해답(computational solutions)을 제공하기 위해서 종종 다양한 데이터 타입에서 연산하도록 구성된다. (관심 결과들을 생산하도록 계산된 임의의 중간 결과들뿐만 아니라) 연산되는 값들이 거의 같은 크기인 경우 정수 데이터 타입이 이용될 수 있다. 한편, 연산되는 값(또는 중간 결과들)들의 크기가 넓게 변화될 것으로 기대되면, 부동 소수점(floating point) 데이터 타입이 더 적절할 수가 있다.

명령 세트내의 각각의 명령에 의해 이용되는 데이터 타입은 명령 정의의 부분으로서 통상 미리 정의된다. 예를 들면, 정수 명령들은 정수 데이터 타입에서 연산되도록 정의된 명령들이다. 마찬가지로, 부동 소수점 명령들은 부동 소수점 데이터 타입에서 연산하도록 정의된다. 일반적으로, 명령은 마이크로프로세서로 하여금 바람직한 기능을 행하도록 지시하기 위해 프로그래머가 규정할 수 있는 가장 기본적인 연산이다. 특정 순서로 명령들을 배열함으로써, 프로그래머는 특정 목적을 달성할 수가 있다. 명령들은 다른 명령들과 그룹으로 되어서, 이들이 연산되도록 정의된 데이터 타입에 따라서 다른 명령 타입들을 형성할 수 있다. 통상적으로, 명령은 연산이 행해질 하나 이상의 오퍼랜드들(소스 오퍼랜드)을 수용하도록 정의되며, 결과(타겟 오퍼랜드)를 저장하도록 정의된다. 여기에서 이용되는 용어 "명령 세트"는 특정 프로세서 구성을 통해 정의된 명령 그룹을 의미한다. 각각의 명령에는 명령 세트내에서 다른 명령들로부터 명확히 명령을 구별화하는 독특한 인코딩이 할당된다.

반도체 제조 과정에서의 진행이 발전됨에 따라서, 단일 칩에 포함될 수 있는 트랜지스터의 개수를 증가시키고, 칩의 연산 주파수를 증가시키는 것이 가능하게 되었다. 따라서, 마이크로프로세서는 이용가능한 트랜지스터들을 증가하여 가능하게 된 발전된 마이크로 구성을 통해서뿐만 아니라 증가된 연산 주파수(즉, 더 짧은 클럭 사이클)를 통해서 성능을 증가시킬 수가 있었다.

이용가능한 트랜지스터에서의 증가에서 잇점을 취하는 한 방법은 마이크로프로세서에 새로운 데이터 타입을 부가하는 것이다. 새로운 데이터 타입은 특정 구상 작업으로 구체적으로 디자인될 수가 있다. 데이터 타입과 데이터 타입에서 연산되도록 정의된 명령들은 특정 작업을 위해 최적화될 수 있다. 예를 들면, x86 명령 세트는 최근에 이러한 방식으로 확장되었다. x86 명령 세트를 실행하는 이전의 마이크로프로세서들이 (즉 인텔사의 80486, 어드밴스트 마이크로디바이스사의 5k86) 부동 소수점 및 정수 데이터 타입을 구체적으로 표현하는 명령들을 일반적으로 실행하는 한편, 최근의 마이크로프로세서 실행은 MMX 데이터 타입을 구체적으로 표현하는 명령들을 또한 실행한다. MMX 데이터 타입은 묶음 정수 세트로서 취급되는 64 비트 오퍼랜드이다. 묶음 정수들은 8개의 8비트 정수, 4개의 16 비트 정수, 2개의 32비트정수일 수 있다.

데이터 타입을 이용하는 MMX 데이터 타입 및 명령들은 비디오 및 오디오 데이터 조작을 위해 최적화된다. 오디오 및/또는 비디오 조작은 여기에서 멀티미디어 조작으로 칭해진다. 컴퓨터 시스템들이 오퍼레이팅 시스템 및 설치된 적용 프로그램을 통해 더욱 발전된 그래픽 사용자 인터페이스를 이용하기 때문에 이러한 연산 타입들은 더욱 중요하게 되었다.

부가적으로, 컴퓨터 시스템들의 오디오 성능도 향상되었다. 특히 MMX 데이터 타입은 묶음 정수내에서 정수값의 각각에 대해 동일한 연산이 행해지도록 한다. 다중의 값들에서 하나의 명령이 연산할 수 있기 때문에 소망하는 조작들을 행하기 위해서 다른 경우에 필요한 개수보다도 더 작은 개수의 명령들이 이용될 수가 있다. 많은 비디오 및/또는 오디오 계산 작업을 위해서, 재생 또는 되감기를 위해 배열된 다수의 데이터 요소들에 동일한 연산이 가해지므로, 다수의 데이터 요소들에 동일한 연산을 행하는 명령들이 유리할 수 있다.

MMX 데이터 타입 및 명령들의 부가 이전에 x86 구성을 위해 설계된 오퍼레이팅 시스템에 미치는 충격을 최소화하기 위해서는 MMX 오퍼랜드를 저장하도록 정의된 레지스터가 부동 소수점 레지스터와 함께 공유되도록 정의된다. 즉, MMX 레지스터들은 부동 소수점 레지스터들과 동일한 논리적 저장소들을 이용하도록 구성적으로 정의된다. 이러한 방식으로는 어떠한 새로운 상태도 마이크로프로세서에 부가되지 않는다. MMX 명령들에 의해 이용되는 데이터가 부동 소수점 데이터와 동일한 세트의 레지스터에 저장되기 때문에, MMX 명령들을 인식하지 않는 오퍼레이팅 시스템은 여전히 적절히 연산될 수 있다. 이들 오퍼레이팅 시스템은 부동 소수점 레지스터들을 이미 취급하고 있기 때문에 MMX 레지스터들은 자동으로 취급된다.

데이터 타입 간의 레지스터들의 공유는 오퍼레이팅 시스템 호환성에 대해 유리할 수 있으나, 새로운 데이터 타입 및 명령들을 지지하는 마이크로프로세서에 대한 부가적인 하드웨어 문제들을 생성한다. 공유된 레지스터내에 하나의 데이터 타입의 값을 저장한 후에 다른 데이터 타입에서 연산하는 명령에 대해서 소스 오퍼랜드로서 상기 공유된 레지스터를 이용하는 것은 일반적으로 비논리적인 반면, 이러한 상황들에서 정의된 행동을 공급하는 것은 바람직하다.

새로운 데이터 타입을 이용하여 기록한 소프트웨어와의 호환성을 유지하기 위해서는 구성을 실행하는 마이크로프로세서를 설계할 때에 이러한 정의된 행동을 유지하는 것이 바람직하다. 마이크로프로세서의 실행에 최소 영향을 미치면서 이러한 행동을 유지하는 것이 또한 바람직하다.

상세한 문제점들은 본 발명에 따른 마이크로프로세서에 의해 상당히 해결된다.

마이크로프로세서는 멀티미디어 명령들에 대한 오퍼랜드를 기억하도록 정의된 다수의 멀티미디어 레지스터들을 포함하는 제1 레지스터 파일과 부동 소수점 명령들에 대한 오퍼랜드를 기억하도록 정의된 다수의 부동 소수점 레지스터들을 포함하는 제2 레지스터 파일을 포함한다. 멀티미디어 레지스터와 부동 소수점 레지스터들은 마이크로프로세서에 의해 이용되는 명령 세트에 따라서 동일한 논리적 장소에 맵핑된다. 멀티미디어 명령에 의해 최근에 갱신된 레지스터를 부동 소수점 명령이 판독하는 때에 또는 그 반대의 경우에, 미리 정의된 행동을 유지하기 위해서는 마이크로프로세서는 하나이상의 멀티미디어 명령들 세트와 하나이상의 부동 소수점 명령들 세트를 실행하는 사이에서의 제1 및 제2 레지스터 파일들의 동기화를 위해 준비한다.(여기에서, 프로그램 순서로 두 세트중의 하나의 세트가 나머지 한 세트의 이전일 수 있으며 상기 나머지 한 세트는 내용의 복사가 행해지는 방향에 영향을 미친다. 즉 제1 레지스터 파일로부터 제2 레지스터 파일로 또는 그 반대로.) 이에 의해, 상기 환경들에서 미리 정의된 행동이 유지된다.

미리 정의된 행동이 필요하지 않은 경우들에서 더 높은 성능을 지원하기 위해서, 마이크로프로세서는 공백 상태 명령을 지원한다. 코드 시퀀스에서 하나 이상의 멀티미디어 명령들의 한 세트와 하나 이상의 부동 소수점 명령들의 한 세트사이에 공백 상태 명령이 포함되어 있으면, 마이크로프로세서는 레지스터 파일 동기화를 억제한다. 레지스터 파일 동기화가 실행되지 않기 때문에, 동기화와 관련된 지연은 방지된다. 바람직하게, 더 효율적인 코드 실행이 실현될 수가 있다. x86 명령 세트를 포함하는 일실시예에서, 공백 상태 명령은 상기 특성에 부가하여 EMMS 명령과 동일한 세트의 작용들을 행한다. 레지스터 파일동기화 및 공백 상태 명령을 공급함으로써, 미리 정의된 행동 유연성을 필요로 하지 않는 소프트웨어가 레지스터 파일 동기화를 가지지 않도록 하는 한편, 미리 정의된 행동을 기대하는 소프트웨어와의 호환성이 유지된다.

광범위하게 설명하면, 본 발명은 디코드 유닛, 제1 레지스터 파일, 제2 레지스터 파일, 제1 실행유닛, 제2 실행유닛으로 이루어진 마이크로프로세서를 고려한다. 상기 디코드 유닛은 제1 타입의 명령, 제2 타입의 명령, 공백 상태 명령을 포함하는 명령 세트 내에 정의된 명령들을 디코드하도록 구성된다. 또한, 상기 명령 세트는 상기 제1 타입의 명령들을 통해 억세스가능한 다수의 제1 레지스터들과 상기 제2 타입의 명령들을 통해 억세스가능한 다수의 제2 레지스터들이, 상기 다수의 제2 레지스터들 중의 대응하는 하나의 레지스터가 할당되는 논리적 저장 장소에 상기 다수의 제1 레지스터들 각각이 할당되어 있는 논리 저장 장소로 맵핑되도록 정의를 내린다. 제1 레지스터 파일은 상기 다수의 제1 레지스터들에 해당하는 물리적 저장 장소들을 포함한다. 유사하게, 제2 레지스터 파일은 상기 다수의 제2 레지스터들에 해당하는 물리적 저장 장소들을 포함한다.

상기 제1 레지스터 파일에 결합되어, 제1 실행유닛은 상기 제1 타입의 명령들을 실행하도록 구성된다. 또한 제1 실행유닛은 상기 제1 레지스터 파일로부터 상기 제1 타입의 상기 명령들에 대한 오퍼랜드를 판독하도록 구성된다. 유사하게, 제2 실행유닛은 상기 제2 레지스터 파일에 결합되어 있으며, 상기 제2 타입의 명령들을 실행하도록 구성된다. 제2 실행유닛은 상기 제2 레지스터 파일로부터 상기 제2 타입의 상기 명령들에 대한 오퍼랜드를 판독하도록 구성된다. 상기 디코드 유닛은 상기 제1 타입의 제1 명령, 상기 공백상태 명령, 상기 제2 타입의 상기 제2 명령을 포함하는 제1 명령 시퀀스를 디코드함에 있어서 상기 제1 명령의 실행과 상기 제2 명령의 실행사이에서 상기 제1 레지스터 파일과 상기 제2 레지스터 파일의 동기화를 억제하도록 구성된다.

또한, 본 발명은 제1 타입의 명령들, 제2 타입의 명령들, 공백 상태 명령을 포함하는 명령 세트내에 정의된 명령들을 실행하는 방법을 고려한다.

상기 명령 세트는 상기 제1 타입의 명령들을 통해 억세스가능한 제1 다수의 레지스터와 상기 제2 타입의 명령들을 통해 억세스가능한 제2 다수의 레지스터가, 상기 제2 다수의 레지스터중의 대응하는 하나가 할당되는 논리적 저장 장소에 상기 제1 다수의 레지스터의 각각이 할당되어 있는 논리적 저장소에 맵핑되도록 더 정의를 내린다. 상기 다수의 제1 레지스터의 각각에 대한 물리적 저장 장소들을 포함하는 제1 레지스터 파일로부터 상기 제1 타입의 제1 명령에 대한 제1 오퍼랜드가 판독된다. 상기 다수의 제2 레지스터의 각각에 대한 물리적 저장 장소들을 포함하는 제2 레지스터 파일로부터 상기 제2 타입의 제2 명령에 대한 제2 오퍼랜드가 판독된다. 명령 시퀀스내의 상기 제1 명령과 상기 제2 명령 사이에 상기 공백상태 명령이 포함되어 있지 않으면 상기 제1 오퍼랜드의 상기 판독과 상기 제2 오퍼랜드의 상기 판독사이에서 상기 제1 레지스터 파일 및 상기 제2 레지스터 파일이 동기화된다. 상기 명령 시퀀스내의 상기 제1 명령과 상기 제2 명령 사이에 상기 공백상태 명령이 포함되어 있으면 상기 제1 레지스터 파일 및 상기 제2 레지스터 파일의 동기화는 억제된다.

또한, 본 발명은 제1 레지스터 파일과 제2 레지스터를 포함하는 마이크로프로세서를 고려한다. 제1 레지스터 파일은 상기 다수의 제1 레지스터들에 해당하는 물리적 저장 장소들을 포함한다. 유사하게, 제2 레지스터 파일은 상기 다수의 제2 레지스터들에 해당하는 물리적 저장 장소들을 포함한다. 상기 마이크로프로세서는 제1 타입의 명령들, 제2 타입의 명령들, 공백 상태 명령을 포함하는 명령 세트내에 정의된 명령들을 실행하도록 구성되며, 상기 명령 세트는 상기 제1 타입의 명령들을 통해 억세스가능한 제1 다수의 레지스터와 상기 제2 타입의 명령들을 통해 억세스가능한 제2 다수의 레지스터가, 상기 제2 다수의 레지스터중의 대응하는 하나가 할당되는 논리적 저장 장소에 상기 제1 다수의 레지스터의 각각이 할당되어 있는 논리적 저장소에 맵핑되도록 더 정의를 내린다. 또한, 상기 마이크로프로세서는 상기 제1 명령을 포함하는 제1 명령 시퀀스와 상기 공백 상태 명령을 포함하는 상기 제2 명령에 응답하여 상기 제2 타입의 제2 명령을 실행하기에 앞서 상기 제1 타입의 제1 명령의 실행에 뒤이어 상기 제1 레지스터 파일과 상기 제2 레지스터 파일의 동기화를 억제하도록 구성된다.

본 발명은 또한 마이크로프로세서와 메인 메모리와 입출력장치로 이루어진 컴퓨터 시스템을 고려한다. 상기 마이크로프로세서는 제1 다수의 레지스터들에 해당하는 물리적 저장 장소들을 포함하는 제1 레지스터 파일과; 제2 다수의 레지스터들에 해당하는 물리적 저장 장소들을 포함하는 제2 레지스터 파일을 포함한다. 마이크로프로세서는 제1 타입의 명령들, 제2 타입의 명령들, 공백 상태 명령을 포함하는 명령 세트내에 정의된 명령들을 실행하도록 구성되며, 여기에서 상기 명령 세트는 상기 제1 타입의 명령들을 통해 억세스가능한 제1 다수의 레지스터와 상기 제2 타입의 명령들을 통해 억세스가능한 제2 다수의 레지스터가 상기 제2 다수의 레지스터중의 대응하는 하나가 할당되는 논리적 저장 장소에 상기 제1 다수의 레지스터의 각각이 할당되어 있는 논리적 저장소에 맵핑되도록 더 정의를 내린다. 또한, 마이크로프로세서는 상기 제1 명령과 상기 제2 명령을 포함하면서 또한 상기 공백 상태 명령을 포함하는 명령 시퀀스에 응답하여 상기 제2 타입의 제2 명령을 실행하기에 앞서면서 상기 제1 타입의 제1 명령의 실행후에 이어지는 상기 제1 레지스터 파일과 상기 제2 레지스터 파일의 동기화를 억제하도록 구성된다.

상기 마이크로프로세서에 결합되어, 상기 메인 메모리는 상기 명령 시퀀스를 저장하며, 상기 마이크로프로세서로부터 상기 명령 시퀀스 요청 수신시 상기 마이크로프로세서에 상기 명령 시퀀스를 공급하도록 구성된다. 상기 메인 메모리에 결합되어, 상기 입출력장치는 상기 입출력장치에 연결된 제2 컴퓨터 시스템과 상기 메인 메모리사이에서 데이터를 전송하도록 구성된다.

본 발명의 다른 목적 및 이점은 다음의 상세한 설명 및 첨부 도면을 참고하여 더욱 분명해질 것이다.

도 1은 마이크로프로세서의 일실시예의 블럭도이고,

도 2는 도 1에 도시한 디코드 유닛의 일실시예의 블럭도,

도 3은 도 2에 도시한 디코드 유닛의 일실시예의 연산을 도시한 상태 기계도,

도 4는 도 2에 도시한 디코드 유닛의 일실시예에 따라서 도 3에 도시한 상태 기계의 일부를 실행하는 마이크로코드 시퀀스에서 실행되는 단계들을 도시한 흐름도,

도 5는 빠른 공백 상태 명령의 예시적 사용 및 서브 루틴 조직을 도시한 도면,

도 6은 도 1에 도시한 마이크로프로세서를 포함하는 컴퓨터 시스템의 일실시예의 블럭도이다.

본 발명은 여러 수정 및 변형된 형태로 가능하며, 이하 도면을 보기로 하여 그 특수한 실시예들을 도시하고 상세히 설명한다. 그런데, 도면 및 상세한 설명은 기재한 특정 형태에 본 발명을 한정하기 위한 것이 아님은 물론이며, 첨부한 청구범위에 의해 한정되는 본 발명의 개념 및 범위내에 들어 있는 모든 수정, 변형, 등가물, 대체물을 커버하기 위한 것이다.

이제 도 1을 참고하면, 마이크로프로세서(10)의 일실시예의 블럭도가 도시되어 있다. 다른 실시예들도 가능하며 고려될 수 있다. 도 1의 실시예에서, 마이크로프로세서(10)는 명령 캐시(14) 및 프리디코드 캐시(15) 에 연결된 프리디코드 논리 블럭(12)을 포함한다. 또한 캐시(14,15)는 명령 TLB(16)를 포함한다. 캐시 제어기(18)는 프리디코드 논리 블럭(12), 명령 캐시(14) 및 프리디코드 캐시(15)에 결합되어 있다. 제어기(18)는 버스 인터페이스 유닛(24), L1 데이터 캐시(26)(데이터 TLB(28))를 포함함) 및 L2 캐시(40)에 부가적으로 결합되어 있다.

마이크로프로세서(10)는 명령 캐시(14)로부터의 명령 및 프리디코드 캐시(15)로부터의 프리디코드 데이터를 수신하는 디코드 유닛(20)을 추가로 포함한다. 이러한 정보는 분기 논리 유닛(22)으로부터 수신된 입력에 따라서 실행엔진(30)으로 전송된다.

실행 엔진(30)은 디코드 유닛(20)으로부터 입력을 수신하도록 스케쥴러 버퍼(32)를 포함한다. 스케쥴러 버퍼(32)는 명령 제어유닛(34)으로부터 수신된 입력에 따라서 디코드된 명령을 다수의 실행 유닛(36A-36E)으로 전달하도록 결합되어 있다.

실행 유닛(36A-36E)은 적재 유닛(36A), 저장유닛(36B), 레지스터 X 유닛(36C) 및 레지스터 Y 유닛(36D) 및 부동 소수점 유닛(36E)을 포함한다.

적재 유닛(36A)은 데이터 캐시(26)로부터 입력을 수신하며, 저장 유닛(36B)은 저장 대기행렬(38)을 통해 데이터 캐시(26)를 인터페이스한다. 참조 번호 뒤에 문자를 부가하여 표기한 요소들은 총체적으로 참고 숫자만으로 언급될 것이다. 예를 들면, 실행 유닛(36A-36E)은 실행유닛(36)으로 총체적으로 언급될 것이다.

도 1에 도시한 바와 같이, 레지스터 유닛(36C-36D)는 레지스터 파일(44)에 결합되어 있으며, 이로부터 레지스터 유닛(36C-36D)이 소스 오퍼랜드를 읽도록 구성되어 있고, 또 여기에 레지스터 유닛(36C-36D)이 타겟 결과치를 저장하도록 되어 있다. 또한, 부동 소수점 유닛(36E)은 레지스터 파일(42)을 포함하는 것으로 도시되어 있다. 레지스터 파일(42)은 구성된 부동 소수점 레지스터 각각에 할당된 물리적 저장 장소를 포함한다. 레지스터 파일(44)도 구성된 부동 소수점 레지스터의 각각에 할당된 물리적 저장 장소를 포함한다. 부동 소수점 명령은 부동 소수점 유닛(36E)에 의해 실행되며, 이는 레지스터 파일(42)로부터 소스 오퍼랜드를 판독하고 또한 레지스터 파일(42)내의 타겟들을 갱신한다. 레지스터 유닛(36C-36D)은 정수 명령을 실행하고, 레지스터 파일(44)로부터 소스 오퍼랜드를 읽고, 레지스터 파일(44)내에서 타겟들을 갱신한다. 그런데, 정수 레지스터들은 부동 소수점 레지스터들로부터 논리적으로 분리되어 있다. (즉, 분리된 저장 장소들이 되도록 구성적으로 한정된다.) 부가적으로, 레지스터 유닛(36C-36D)은 멀티미디어 명령들을 실행하도록 구성되며, 이는 본 실시예에서 부동 소수점 레지스터들과 논리적으로 동일한 저장 장소들인 멀티미디어 레지스터들로부터 소스 오퍼랜드를 읽도록 한정된다. 그러므로, 레지스터 파일(44)내의 멀티미디어 레지스터에 해당하는 물리적 저장 장소들은 레지스터 파일(42)내의 물리적 저장 장소들과 논리적으로 동일하다. 여기에서 사용된 바와 같이, 용어 멀티미디어 명령은 상술한 묶음 정수 연산(즉, x86 명령 세트내에서 MMX 명령들에 의해 한정된 연산들과 같은 연산들)과 관련된다. 또한, 용어 멀티미디어 명령들은 3차원 그래픽 계산을 위해 최적화된 부동 소수점 명령들과 관련될 수도 있다. 이러한 명령들은 예를 들면 주어진 부동 소수점 레지스터내로 채워진 2개의 32비트 부동 소수점 숫자들에서 연산하도록 한정될 수도 있다.

레지스터 파일(42,44)내의 물리적 저장 장소들의 별도 세트들이 한 세트의 논리 저장 장소(즉, 구성된 부동 소수점 레지스터들)에 매칭되어 있기 때문에, 마이크로프로세서(10)는 i) 부동 소수점 명령은 레지스터를 소스 오퍼랜드로서 이용하고, 멀티미디어 명령에 응답하여 레지스터에 대한 가장 최근의 업데이트가 행해졌고, ii) 멀티미디어 명령이 소스 오퍼랜드로서 레지스터를 이용하고, 부동 소수점 명령에 응답하여 레지스터에 대한 가장 최근의 업데이트가 행해진 때에 예측가능한 행동을 허용하도록 레지스터 파일(42,44)의 동기화를 써포트한다. 그런데, 레지스터 파일 동기화는 비교적 느린 과정이다. 일반적으로, 동기화 레지스터 파일(42,44)은 멀티미디어 명령들과 부동 소수점 명령들간에 논리적으로 공유되는 레지스터를 나타내는 레지스터 파일중의 하나내에 각각의 물리적 저장 장소의 내용을 다른 레지스터 파일내로 복사하는 것을 의미한다. 복사의 방향(즉 레지스터 파일(42)로부터 레지스터 파일(44)로, 또는 레지스터 파일(44)로부터 레지스터 파일(42)로)은 최근에 어떤 종류의 명령들(부동 소수점, 멀티미디어)이 행해졌느냐에 기초한다. 여기에서 이용된 바와 같이, 용어 '논리 저장 장소'는 구성적으로 한정되어 존재하는 저장 장소(즉 레지스터)를 나타낸다. 즉 명령 세트 정의는 저장 장소를 정의하고, 명령들은 명령의 여러 인코딩을 통해 오퍼랜드로서 저장 장소들을 상세히 설명할 수 있다. 한편, '물리적 저장 장소'는 마이크로프로세서(10)에 의해 실제로 실행된 저장 장소와 관련된다. 논리적 저장 장소는 만약 논리적 저장 장소에 억세스하도록 코딩된 명령이 특별 물리적 저장 장소로의 억세스를 야기하면 상기 특별 물리적 저장 장소에 맵핑된다.

상술한 바와 같이, 동기화하는 레지스터 파일(42,44)은 상대적으로 느린 과정이다. 따라서, 동기화하는 레지스터 파일(42,44)은 마이크로프로세서(10)의 성능을 적절하지 않게 제한할 수도 있다. 위에서 설명된 바와 같이, 부동 소수점 명령이 멀티미디어 결과들을 소스 오퍼랜드로서 이용하는 것은 일반적으로 비논리적이며, 반대의 경우도 마찬가지이다. 마이크로프로세서(10)는 하나의 특별한 명령 시퀀스가 멀티미디어 레지스터 갱신들과 부동 소수점 레지스터 갱신들간의 동기화에 의존하지 않는 것을 나타내는 데에 이용될 수 있는 공백 상태 명령을 분명히 한다. 공백 상태 명령이 명령 시퀀스에서 이용되면, 마이크로프로세서(10)는 레지스터 파일(42,44)의 동기화를 억제한다. 이와 같은 방식으로 동기화를 필요로 하지 않는 코드 시퀀스들은 마이크로프로세서(10)에 의해 더욱 신속히 실행될 수 있으므로, 달리 가능한 레벨보다 더 높은 성능 레벨을 얻을 수가 있다.

일실시예에서, 마이크로프로세서(10)는 x86 명령 세트를 이용하며, 레지스터 파일 동기화를 억제하는 것에 부가하여 공백 상태 명령은 EMMS 명령에 대해 정의된 연산들을 행한다. 특히, 부동 소수점유닛(36E)에서 태그 워드 레지스터는 부동 소수점 레지스터의 각각이 타당하지 않음을 나타내도록 공백 상태 명령의 실행시에 갱신된다. 공백 상태 명령은 EMMS 명령과 다르게 인코딩되며, 마이크로프로세서(10)는 EMMS 명령을 또한 실행하도록 구성된다. 그런데, EMMS 명령은 레지스터 파일(42,44)이 동기화되는지의 여부에 대해 영향을 가지지 않는다. 즉, EMMS 명령이 실행되고 공백상태 명령이 실행되지 않으면, 레지스터 파일(42,44)은 동기화된다. 특별한 일실시예에서는 OFoE (16진법)의 인코딩이 EMMS 명령에 대한 인코딩 OF 77에 반대되는 공백 상태 명령에 할당되고, 명령 기억은 FEMMS이다.

마이크로프로세서(10)는 레지스터 파일(42)내의 물리적 장소가 소정의 논리적 부동 소수점 레지스터에 영구히 할당되지 않도록 (그리고 유사하게 레지스터 파일(44)내의 물리적 장소가 소정의 논리적 멀티미디어 레지스터에 영구히 할당되지 않도록) 레지스터 파일(42,44)에 대해 레지스터 재명명을 이용할 수 있음을 알 수 있다. 그런데, 임의의 특별한 명령의 실행이전에, 각각의 레지스터 파일내의 물리적 장소들의 한 세트는 논리적 레지스터에 대응하지 않는다. 따라서, 레지스터 재명명이 존재하는 때에도 레지스터 파일 동기화는 계속 실행된다. 위의 설명이 레지스터 오퍼랜드 및 타겟을 가지는 부동 소수점 및 멀티미디어 명령을 설명하며, 이들 명령은 메모리 오퍼랜드(즉, 레지스터들을 이용하는 것에 반대되게 직접 메모리 장소들로부터 판독되어 저장되는 오퍼랜드)를 가지는 것을 배제하지 않음을 또한 알 수 있다. 또한, 여기에서 멀티미디어 및 부동 소수점 명령 타입들을 공유 레지스터 세트들을 가지는 것으로 설명하였지만, 다른 타입의 명령들도 유사하게 구성될 수 있으며 이러한 실시예들에서 공백 상태 명령이 이용될 수 있음을 알 수 있다.

일실시예에서, 명령 캐시(14)는 섹터마다 2개의 32바이트 캐시 라인을 포함하는 섹터로서 조직된다. 한 섹터의 2개의 캐시라인은 공통 태그를 공유하며 라인상태를 탐지하는 별도 상태 비트를 가진다. 따라서, 두 형태의 캐시 미스(miss)(및 관련 캐시 파일)이 일어날 수 있다. 섹터 복위 및 캐시 라인 복위의 경우, 상기 미스는 버스 인터페이스(24)를 통해 외부 메모리에 의해 공급된 필요한 캐시라인과 함께 명령 캐시(14)내의 태그 불일치에 기인한다. 다음에, 필요하지 않은 섹터내의 캐시 라인은 타당하지 않은 것으로 표시된다. 필요한 캐시 라인은 외부 메모리에 의해 공급되지만, 섹터 복귀 경우와는 다르게, 요청되지 않은 섹터 내의 캐시 라인은 동일 상태에 남아있다. 다른 실시예에서는 여러 복귀정책뿐 아니라 명령 캐시(14)에 대한 다른 구조들이 이용될 수도 있다.

마이크로프로세서(10)는 섹터 복귀의 경우에만 프리페치를 행한다. 섹터 복귀동안에, 필요한 캐시 라인이 채워진다. 이러한 필요한 캐시 라인이 섹터의 처음 절반부내에 있으면 섹터내의 나머지 다른 캐시 라인이 프리페치된다. 만약 상기 필요한 캐시 라인이 섹터의 두번째 절반부 내에 있으면, 프리페치은 행해지지 않는다. 마이크로프로세서(10)의 다른 실시예들에서는 다른 프리페치 방법들이 이용될 수 있음에 주지한다.

명령 데이터의 캐시 라인들이 버스 인터페이스 유닛(24)에 의해서 외부 메모리로부터 검색된 때에, 데이터는 프리디코드 논리 블럭(12)에 운반된다. 일실시예에서, 마이크로프로세서(10)에 의해 처리된 캐시(14)내에 저장된 명령들은 가변길이(즉 x86 명령 세트)이다. 가변 길이 명령의 디코드는 특히 복잡하기 때문에, 프리디코드 논리 블럭(12)은 프리디코드 캐시(15)내에 저장되는 부가 정보를 공급하여 디코드 동안에 지원하도록 구성된다. 일 실시예에서는 프리디코드 논리 블럭(12)이 명령 캐시(14)내에 저장된 각 바이트에 대해 프리디코드 비트를 발생시킨다. 프리디코드 비트는 다음번 가변길이 명령의 시작까지의 바이트의 갯 수를 표시한다. 이들 프리디코드 비트는 프리디코드 캐시(15)내에 저장되어 명령 바이트들이 캐시(14)로부터 요청된 때에 디코드 유닛(20)으로 패스된다.

명령 캐시(14)는 32 Kbyte, 투-웨이 세트 어쏘시에이티브 (two-way set associative) 캐시로서 실행될 수 있다. 예를 들면 캐시 라인 사이즈는 32바이트일 수 있다. 또한 캐시(14)는 선형 어드레스를 물리적 어드레스에 이동시키는 데에 이용되는 TLB(16)를 포함한다. TLB(16)는 예를 들면 64 엔트리로 이루어질 수 있다.

명령 호출 어드레스는 캐시 제어기(18)에 의해 명령 캐시(14)로 공급된다. 일실시예에서는 클럭 사이클당 16바이트까지 캐시(14)로부터 호출될 수 있다. 대응하는 프리디코드 정보는 프리디코드 캐시(15)로부터 병렬로 호출된다. 호출된 정보는 디코드 유닛(20)내의 명령 버퍼내로 위치된다. 마이크로프로세서(10)의 일실시 예에서는 호출은 7개의 현저한 분기를 취하면서 단일 실행 스트림내내 일어날 수가 있다.

디코드 유닛(20)은 프로세서 클럭 사이클마다 다중 명령들을 디코드하도록 구성된다. 일실시예에서는 디코드 유닛(20)이 (x86 포맷에서) 명령 버퍼로부터 명령 바이트 및 프리디코드 비트를 받아들이고, 명령 경계를 위치시키고 대응하는 'RISC ops'를 발생시킨다. 'RISC ops'는 고정된 포맷 내부 명령들이고, 그 대부분은 단일 클럭 사이클에서 마이크로프로세서(10)에 의해서 실행가능하다. RISC ops는 x86 명령 세트의 모든 기능을 형성하도록 결합된다.

명령 제어유닛(34)은 스케쥴러 버퍼(32)에 저장된 명령들의 명령 실행의 제어에 필요한 논리를 포함한다. 명령 제어유닛(34)은 또한 데이터 전송, 레지스터 재명명, RISC ops의 동시 발생, 복귀 및 추리적 실행을 제어한다. 일실시예에서, 스케쥴러 버퍼(32)는 한번에 24 RISC ops까지 보유하며, 최대 12x86 명령들까지 평균화한다. 가능한 때에, 명령 제어유닛(34)은 실행유닛(36)의 임의의 유용한 하나에 RISC ops를 버퍼(32)로부터 동시에 발생시킬 수가 있다.

일실시예에서는 명령 제어유닛(34)은 클럭 사이클마다 6개 RISC ops까지 발행할 수 있고, 4개까지 복귀시킬 수 있다.

도 1에 도시한 바와 같이, 마이크로프로세서(10)는 5개의 실행유닛(36)을 포함한다. 저장유닛(36B) 및 적재유닛(36A)은 2단계의 파이프라인 디자인이다. 저장유닛(36A)은 하나의 클럭 사이클 후의 적재에 이용될 수 있는 데이터메모리 기록을 행한다. 적재유닛(36A)은 메모리 판독을 행한다. 이들 판독으로부터의 데이터는 두 클럭 사이클후에 이용가능하다. 적재 및 저장유닛은 다른 실시예들에서는 대기 시간이 변화되면서 실행가능하다.

실행유닛(36C)은 ALU 연산, 증가, 분할(사인된 것 및 사인되지 않은 것 둘다), 시프트 및 회전에서 연산하도록 구성된 고정점(또는 정수) 실행유닛이다. 대비적으로, 실행유닛(36D)은 기본 워드 및 이중 워드 ALU 연산(즉,첨가 및 비교등)상에서 연산되도록 구성된 고정점 실행유닛이다.

실행유닛(36C-36D)은 멀티미디어 명령을 이용하여 기록된 소프트웨어의 성능을 가속화시키도록 구성되어 있다. 멀티미디어 명령들의 이점을 취할 수 있는 응용으로는 그래픽, 비디오 및 오디오 압축 및 해제, 음성 인식 및 전화통신이 포함된다.

실행유닛(36E)은 x86 부동 소수점 명령들을 이용하는 소프트웨어 성능을 가속화하도록 디자인된 IEEE(754) 컴플라이언트 부동 소수점 유닛을 포함한다. 실행유닛(36E)은 덧셈기 유닛, 곱셈기 유닛 및 나눗셈/제곱근 유닛을 포함할 수 있다. 실행유닛(36E)은 코프로세서 방식으로 연산될 수 있으며, 여기에서 디코드 유닛(20)은 부동 소수점 명령들을 실행유닛(36E)에 직접 디스패치한다. 부동 소수점 명령들은 명령들의 명령 복귀를 허용하도록 스케쥴러 버퍼(32)내에 여전히 할당되어 있다. 실행 유닛(36E) 및 스케쥴러 버퍼(32)는 부동 소수점 명령이 복귀에 대해 준비된 때를 결정하도록 상호 통신한다.

분기 분해유닛(35)은 분기조건들이 평가된 후에 조건적 분기들을 분해하는 점에서 분기 예측 논리(22)로부터 분리되어 있다. 분기 분해유닛(35)은 마이크로 프로세서(10)가 분기 예측이 정확했었는지를 알기 전에 조건적 분기들을 넘어서 명령들을 실행하도록 하면서 효과적인 추리적 실행을 허용한다. 상술한 바와 같이, 마이크로 프로세서(10)는 일실시예에서 7개까지의 현저한 분기들을 취급하도록 구성된다.

디코드 유닛(12)에 결합된 분기 예측 논리(22)는 마이크로 프로세서(10)에서 조건적 분기들이 예측되는 정확도를 증가시키도록 구성된다. 분기 예측 논리(22)는 지연된 명령 인출로 인한 스톨(stall)과 같은, 명령 실행시의 분기 행동양식 및 그 부작용을 처리하도록 구성된다. 일실시예에서는, 분기 예측 논리(22)는 8192 엔트리 분기 히스토리표 16 엔트리, 16 바이트 분기 타겟 캐시, 16 엔트리 복귀 어드레스 스택을 포함한다.

분기예측논리(22)는 분기 히스토리표를 이용하여 2개의 레벨 적응 히스토리 알고리즘을 실행한다. 이러한 표는 실행된 분기 정보를 저장하고, 개별 분기들을 예측하며, 분기들의 그룹의 행동을 예측한다. 일실시예에서는, 분기 히스토리표가 공간을 절약하도록 예측 타겟 어드레스를 저장하지 않는다. 대신에 이들 어드레스들은 디코드 단계 동안에 플라이 상에서 계산된다. 분기가 예측되는 때에 캐시 호출에 대한 클럭사이클 패널티(penalty)를 방지하기 위해, 분기논리(22)내의 분기 타겟 캐시는 (분기 타겟 캐시내에서 충돌이 발생하면) 타겟 어드레스에서의 제 1의 16바이트를 직접 명령 버퍼에 공급한다.

분기예측논리(22)는 호출 및 복귀 명령들을 최적화하도록 구성된 회로를 또한 포함한다. 이러한 회로는 복귀 어드레스 스택 위로 눌려지도록 메모리 내의 호출 명령을 뒤따르는 다음번 명령의 어드레스를 허용한다. 마이크로 프로세서(10)가 복구명령을 직면한 때에 분기논리(22)는 복귀 스택으로부터 어드레스를 갑자기 이동시켜 상기 어드레스에서 호출을 시작한다.

명령 캐시(14)와 마찬가지로, 데이터 캐시(26)는 본 실시예에 따라서 투-웨이 세트 어쏘시에이티브 32 Kbyte 캐시로서 또한 구성되어 있다. 데이터 TLB(28)는 선형 어드레스를 물리적 어드레스로 변환하는 데에 이용되며, 예를 들면 128 엔트리를 포함할 수 있다. 데이터 캐시(26)는 명령 캐시(14)와 유사하게 섹터 분할될 수 있다.

도 2를 참고하면, 디코더 유닛(20)의 일실시예의 블럭도가 도시되어 있다. 다른 실시예들도 가능하며 고려할 수 있다. 도 2에 도시된 실시예에서 디코드 유닛(20)은 명령 버퍼(50), 한 세트의 짧은 디코더(52), 긴 디코더(54), 벡터 디코더(56), 시퀀서(58), 마이크로코드 ROM(60), 출력 선택 멀티플렉서(62)로 구성된다. 명령 버퍼(50)는, 분기 예측된 경우에 명령 캐시(14) 및 프리디코드 캐시(15)로부터 또는 분기논리유닛(22)으로부터 명령바이트 및 대응 프리디코드 데이터를 수신하도록 결합되어 있다. 또한, 명령버퍼(50)는 짧은 디코더(52), 긴 디코더(54), 벡터 디코더(56)에 결합되어 있다. 짧은 디코더(52), 긴 디코더(54), 벡터 디코더(56) 및 시퀀서(58) 각각은 출력선택 멀티플렉서(62)에 입력을 공급하도록 결합되어 있다. 벡터 디코더(56)는 또한 시퀀서 (58)에 결합되어 있으며, 이 시퀀서는 또한 마이크로코드 ROM(60)에 결합되어 있다.

벡터디코더(56)는 한 쌍의 저장 장소(64, 66)를 포함한다. 저장 장소(64)는 멀티미디어 인에이블 표시를 저장하고, 저장 장소(66)는 부동 소수점 인에이블 표시를 저장한다. 시퀀서(58)는 마이크로코드 ROM(60)에 저장된 마이크로코드 루틴에 의한 이용을 위해 스크래치 RAM(68)을 포함한다. 스크래치 RAM(68)은 부동 소수점/멀티미디어 상태를 위한 기억장치를 포함한다.

명령 버퍼(50)는 디코더(52, 54, 56) 중의 하나에 의해 바이트가 디코드되고 디스패치되는 때까지 명령 바이트 및 대응 프리디코드 데이터를 기억하도록 구성된다. 각각의 클럭 사이클에서, 명령 버퍼(50)는 디코드된 명령 바이트들을 버리고, 나머지 명령 바이트들을 명령캐시(14)/프리코드 캐시(15) 또는 분기논리유닛(22)으로부터 수신된 명령 바이트들과 합친다. 일실시예에서, 명령버퍼(50)는 16개의 명령 바이트 및 대응 프리디코드 데이터를 저장한다.

짧은 디코더(52)는 가장 흔히 이용되는 486 명령들을 제로 또는 하나 또는 두 개의 RISC ops 각각으로 변환(즉, 이동, 시프트, 분기등)시킨다. 짧은 디코더(52)는 "짧은"×86 명령들에서 연산하도록 구성된다. 즉, 짧은 디코더(52)는 소정의 최대 길이까지 다수의 바이트를 가지는 명령들을 디코드하도록 구성된다. 일실시예에서, 소정의 최대길이는 7바이트이다. 일실시예에서는 짧은 디코더(52)가 2개의 병렬 디코더로 이루어진다.

긴 디코더(54)는 클럭사이클마다 하나의 명령을 디코드하며, 이 명령에 응답하여 4개까지의 RISC ops를 발생한다. 디코더(54)는 짧은 디코더(52)에 의해 지원되는 소정의 최대 길이보다 더 긴 명령을 디코드하도록 되어 있으나 여전히 4개 이하의 RISC ops로 분해될 수 있다. 일 실시예에서는 긴 디코더(54)가 11 바이트 길이까지 명령들을 디코드하도록 구성된다.

벡터 디코더(56)는 짧은 디코더(52) 또는 긴 디코더(54)에 의해 취급되지 않은 나머지 명령들을 디코드한다. 벡터 디코더(56)는 디코드되는 명령들에 대응하는 마이크로코드 루틴의 첫 번째 4개의 RISC ops를 발생시키도록 되어 있다. 이와 병행하여, 벡터 디코더(56)는 나머지 루틴이 저장되어 있는 엔트리 포인트(즉 마이크로코드 ROM(60)내의 어드레스)를 발생하도록 되어있다. 시퀀서(58)는 연속적인 클럭 사이클 동안에 마이크로 코드 ROM(60)으로부터 나머지 루틴을 페치(fetch)하며, 이 루틴을 한번에 4개까지의 RISC ops로 출력선택 멀티플렉서(62)에 전송한다.

짧은 디코더(52) 및 긴 디코더(54)가 계획되어 있지 않은 명령들을 취급하는 것에 부가하여, 벡터 디코더(56)는 일정한 예외 조건들을 검출하고, 이 예외 조건에 응답하여 엔트리 포인트 및 마이크로 코드 루틴에 대응하는 초기의 RISC ops를 발생한다. 이들 제외 조건 중의 하나는 ⅰ) 부동 소수점 명령들의 디코드에 후속하는, 그러나 다른 멀티미디어 명령들을 디코드하기 전의 멀티미디어 명령과, ⅱ) 멀티미디어 명령들의 디코드에 후속되는, 그러나 다른 부동 소수점 명령들을 디코드 하기 전의 부동 소수점 명령중의 하나의 검출이다. 이 경우들 각각에서, 레지스터 파일(42, 44)의 동기화가 필요로 될 수 있다.

벡터 디코더(56)는 저장 장소(64, 66)에 저장된 멀티미디어 인에이블 및 부동 소수점 인에이블 표시들을 이용하여 상기 경우들을 검출한다. 각각의 표시는 세트된 때에는 대응하는 명령 타입의 디코드가 인에이블 됨을 나타내고 클리어된 때에는 대응하는 명령 타입의 디코드가 디스에이블 됨을 나타내는 비트를 포함할 수 있다. 대안적으로, 각각의 표시는 세트된 때에는 대응하는 명령 타입의 디코드가 디스에이블 됨을 나타내고 클리어된 때에는 대응하는 명령 타입의 디코드가 인에이블 됨을 나타내는 비트를 포함할 수 있다. 멀티미디어 인에이블 표시 및 부동 소수점 인에이블 표시들에 의해 대표되는 상기 명령 타입 중의 하나만이 주어진 시간에서 인에이블 될 수 있다. 디스에이블 되는 명령 타입의 디코드시에, 벡터 디코더(56)는 예외 조건을 발생한다.

시퀀서(58)는 레지스터 파일(42, 44)간의 레지스터 파일 동기화가 실행될지 여부를 결정하여 동기화를 선택적으로 실행하는 마이크로 코드 루틴을 페치한다. 마이크로 코드 루틴은 실행 유닛(36C-36D)와 실행 유닛(36E) 사이에서의 임의의 다른 동기화를 또한 실행한다. 예를 들면, 전술한 멀티미디어 명령들을 포함하는 486 구조(architecture)를 이용하는 마이크로 프로세서(10)의 실시예들에서, 부동 소수점 레지스터들의 유효성을 나타내기 위해 부동 소수점 실행유닛(36E)에 의해 이용되는 태그 워드와 그리고 상태 워드의 스택 부분의 상단은 멀티미디어 명령들의 실행에 응답하여 수정된다. 따라서, 부동 소수점 명령이 예외 발생시 디코드되고 있으면, 36E 내의 부동 소수점 실행 유닛(36E)내의 스택의 상단 및 태그 워드는 그에 따라 수정된다.

스퀀서(58)는 부동 소수점/멀티미디어 상태를 스크래치 RAM(68)내에 저장한다. 부동 소수점/멀티미디어 상태는 벡터 디코더(56)에 의해 유지되는 멀티미디어 인에이블 표시 및 부동 소수점 인에이블 표시들과 유사하게, 부동 소수점 명령이 디코드가 인에이블되는지 아니면 멀티미디어 명령 디코드가 인에이블되는지를 표시한다. 그러나, 부가적으로, 부동 소수점/멀티미디어 상태는 부동 소수점 또는 멀티미디어 명령이 이후 디코드될 때까지 가장 최근에 디코드된 멀티미디어 명령이 공백상태 명령이었음을 표시한다. 부동 소수점/멀티미디어 상태는 벡터 디코더(56)에 의한 공백상태 명령의 디코드시에 가장 최근에 디코드된 멀디미디어 명령이 공백상태 명령이었는지를 또한 표시하도록 세팅된다. (멀티미디어 인에이블 표시 및 부동 소수점 인에이블 표시들로 나타낸 바와 같이) 만일 이후에 디코드되는 멀티미디어 또는 부동 소수점 명령이 인에이블 되면, 부동 소수점/멀티미디어 상태는 갱신되어, 명령 타입 및 디코드된 최후의 명령이 공백상태 명령이 아니었음을 표시한다. 일 실시예에서는 공백상태 명령은 벡터 디코더(56)에 의해 멀티미디어 명령인 것으로 생각된다. 따라서, 공백상태 명령을 디코드한 후, 부동 소수점 명령은 예외를 야기하고, 멀티미디어 명령은 예외를 야기하지 않지만, 부동 소수점/멀티미디어 상태가 가장 최근에 디코드된 명령이 공백상태 명령이었음을 표시하지 않도록 설정되게 한다.

이러한 방식으로, 마이크로코드 ROM(60)으로부터 페치된 마이크로코드 루틴은 레지스터 파일(42,44)의 동기화가 요망되는지 여부를 결정할 수 있다. 대안적으로, 시퀀서(58)는 부동 소수점의 상태 및 멀티미디어 상태에 의존하는 한편 벡터 디코더(56)에 의한 멀티미디어 명령의 디코드의 경우, 멀티미디어 명령이 공백상태 명령인지의 여부에 의존하여 다른 마이크로코드 루틴을 페치할 수 있다. 또한, 마이크로코드 루틴은 이전에 인에이블된 명령 타입을 디스에이블하며, 저장 장소들(64,66)에서 이전에는 디스에이블되었던 명령 타입을 인에이블되게 한다. 이어서, 벡터 디코더(56)가 예외를 발생했던 명령이 다시 페치된다. 이제 대응하는 명령 타입이 인에이블되었기 때문에, 예외는 발생되지 않는다. 부가적으로, 반대 명령 타입의 명령이 이후에 디코드되면, 또 다른 예외가 발생한다.(그리고, 레지스터 파일(42,44)을 동기화하거나 동기화하지 않는 기회가 발생된다.)

상기 기술된 방식으로, 디코드 유닛(20)는 레지스터 파일(42, 44)의 동기화를 금지시키거나, 또는 현재로서는 인에이블 상태가 아닌 명령 타입의 디코드 시에 동기화를 수행하도록 구성된다. 인에이블 표시는 디코드 유닛(20)으로 하여금 하나 또는 그 이상의 부동 소수점 명령 세트와 하나 또는 그 이상의 멀티미디어 명령 세트 사이의 경계를 검출할 수 있게 하는데, 이는 이들 두 명령 세트 사이에 (정수 명령 등과 같은) 다른 명령들이 디코드되는 경우에도 그러하다. 어떤 경우들에서는 두 종류의 명령이 모두 인에이블 되지않는 상태일 수 있다는 사실에 유의하여야 한다. 예를 들어 부동 소수점 명령는 마이크로프로세서(10)에 채용된 구조에서 정의되는 제어 레지스터의 여러 제어 비트를 통해서 디스에이블 상태로 될 수 있다. 이 경우에, 멀티미디어 명령 디코드가 디스에이블 상태인 경우에도, 부동 소수점 명령의 디코드는 디스에이블 상태로 된다.

출력 선택 멀티플렉서(62)는 자신에게 명령을 제공하는 소스들 중 하나로부터 명령들을 선택하여 이 명령들을 스케줄러 버퍼(32)로 보낸다. 각 명령 소스들은 RISC 명령을 출력 선택 멀티플렉서(62)에 제공하므로 스케줄러 버퍼(32)는 RISC ops만을 받게 된다. 출력 선택 멀티플렉서(62)는 각 디코더와 시퀀서(sequencer)(58)로부터의 제어 신호들(명확성을 위해 도시되지 않았음)에 의해 제어된다.

명령 버퍼(50)로부터의 명령들이 각 디코더(52, 54, 56)에 병렬로 제공됨에 유의할 필요가 있다. 각 디코더들은 제공된 명령들의 디코드를 시도하며, 실제로 명령을 디코드할 수 있는 디코더가 출력 선택 멀티플렉서(62)로 하여금 그 출력을 선택하게 한다. 또한, 마이크로코드 ROM(60)에는 상기 기술된 레지스터 파일 동기화(또는 이의 비존재)를 위한 루틴 외에 다른 목적들을 위해 필요한 여러 루틴들도 저장됨에 유의해야 한다. 마이크로코드 루틴은 특정한 목적을 달성하기 위한 일련의 명령들(예를 들어 RISC 명령들)로 구성된다.

이제, 도 3에서는 예시적인 상태 머신(70)이 도시되는데, 시퀀서(58)에 의해 유지되는 부동 소수점 상태 및 멀티미디어 상태의 일 실시예에 있어서의 상태가 예시되어 있다. 이 외의 다른 실시예들을 구상하는 것도 가능할 것이다. 도 3의 실시예에서 상태 머신(70)은 FP 동작 상태 (72), 멀티미디어 동작 상태 (74) 및 FEMMS 상태(76)를 포함한다.

FP 동작 상태(72)는 레지스터 파일 동기화가 행해져야 하는 지를 결정하는 예외 신호를 발생시킴이 없이 부동 소수점 명령들이 디코드되는 상태이다. 멀티미디어 동작 상태(74) 또는 FEMMS 상태(76)에서는 레지스터 파일 동기화가 수행되어야 하는지를 결정하는 예외 신호를 발생시키지 않으면서 멀티미디어 명령을 디코드 및 디스패치할 수 있다. 상태 머신(70)에서 보여진 여러 원호 화살 표시들은 상태 전환을 야기하는 이벤트들을 나타낸다. 점선 원호 화살표시들은 레지스터 파일 동기화가 수행되어야 하는 지를 판단하기 위하여 벡터 디코더(56)가 발생시키는 예외 신호를 나타낸다. 실선 원호 화살 표시는 예외없이 수행된 상태 변화(또는 이의 비 존재)를 나타낸다.

상태 머신(70)이 FP 동작 상태(72)에 있을 때에, 부동 소수점 또는 "정규" 명령이 디코드되면, 상태 머신(70)은 FP 동작 상태(72)로 유지된다. 본 논의의 목적상 "정규 명령"이라 함은 부동 소수점 명령도, 멀티미디어 명령도, 공백 상태 명령도 아닌 명령을 말한다. 예를 들어 정수 명령은 본 논의에 있어서 정규 명령에 해당한다. 반면에 멀티미디어 명령 또는 공백 상태 명령(도 3에서 FEMMS 명령)을 디코드하면 FP 동작 상태(72)에서 멀티미디어 동작 상태(74) 또는 FEMMS 상태(76) 각각으로의 전환이 일어난다. 이들 각각의 전환은 벡터 디코더(56)에 의해 시퀀서(58)로 전달되는 예외 신호를 통해 일어난다. FP 동작 상태 (72)에서 멀티미디어 동작 상태(74)로의 전환은 레지스터 파일 동기화를 일으키지만 FP 동작 상태 (72)에서 FEMMS 상태(76)로의 전환은 레지스터 파일 동기화를 일으키지 않는다. 이러한 방법으로 부동 소수점 명령 실행에서 멀티미디어 명령 실행으로의 전환이 공백 상태 명령에 의해 시작될 수 있으며 이 때 레지스터 파일 동기화는 금지된다. 마이크로코드 루틴이 완료되면 상태 머신(70)은 종료 상태에 있게 된다.

상태 머신(70)이 멀티미디어 동작 상태(74)일 때에 멀티미디어 또는 정규 명령이 디코드되면, 상태 머신(70)은 멀티미디어 동작 상태(74)를 유지한다. 반면에 공백 상태 명령을 디코드하게 되면, 상태 머신(72)이 FEMMS 상태(76)로 전환하게 되며, 부동 소수점 명령이 디코드되면 FP 동작 상태(72)로 전환하게 된다. FP 동작 상태(72)로의 전환은 예외 신호를 발생시키지 않는다(이는 공백 상태 명령이 상태 머신(70)에 대해서 및 레지스터 파일(42, 44)에 대해서 멀티미디어 명령으로 간주되기 때문이다). 반대로 FP 동작 상태(72)로의 전환은 예외 신호를 통해 일어난다.

상태 머신(70)이 FEMMS 상태(76)에 있을 때 정규 명령이 디코드되면 상태 머신(70)은 FEMMS 상태(76)로 유지된다. 이러한 방식으로 공백 상태 명령과 그 이후의 멀티 미디어 명령 또는 부동 소수점 명령 사이의 코드열 사이에 하나 또는 그 이상의 정규 명령이 삽입될 수 있으며, 코드열 내의 공백 상태 명령의 존재로 인한 레지스터 파일 동기화에 대한 효과는 정규 명령이 코드열 내에 없었던 경우와 마찬가지이다. 따라서 공백 상태 명령을 사용하여 좀더 유연한 프로그래밍 모델을 만들 수 있다. 반면에, 멀티미디어 명령이 디코드되면 상태 머신(70)은 멀티미디어 동작 상태 (74)로 전환되게 된다(이 때도 또한 공백 상태 명령이 멀티 미디어 명령로 간주되므로 레지스터 파일 동기화는 일어나지 않는다). 부동 소수점 명령이 디코드되면 FP 동작 상태(72)로의 전환이 일어나고 레지스터 파일 동기화가 필요한 지를 결정하는 예외 신호가 발생한다. FEMMS 상태(76)에서 FP 동작 상태 (72)로의 전환은 레지스터 파일 동기화가 없이 수행되는데 그 이유는 상태 머신(70)이 FEMMS 상태(76)에 있다는 것은 최근에 실행된 멀티미디어 또는 부동 소수점 명령이 공백 상태 명령임을 나타내고 따라서 레지스터 파일 동기화가 요구되지 않기 때문이다.

상기 기술에서 예외 신호를 발생시키는 전환이 레지스터 파일 동기화를 일으키는 경우와 그렇지 않은 경우를 나타내었지만, 이러한 상태 머신 전환들이 마이크로 코드 루틴에 의해 운영됨에 유의하여야 한다. 따라서 상태 전환이 일어날 때 레지스터 파일 동기화가 수행될 지 그렇지 않은 지를 결정하는 것은 마이크로 루틴이다. 멀티미디어 동작 상태(74)와 FEMMS 상태(76) 사이의 전환은 이때 공백 상태 명령이 멀티 미디어 명령로 간주되기 때문에 예외 신호를 발생시키지 않고 일어나는 것도 또한 유의 하여야 할 것이다. 따라서 레지스터 파일 동기화는 불필요하다. 시퀀서(58)에 의해 유지되는 부동 소수점 또는 멀티미디어 상태는 간단히 새로운 상태로 갱신된다. 또한 상기 기술된 상태 머신은 부분적으로는 마이크로 코드 루틴에 의해, 부분적으로는 하드웨어에 의해 구현된다. 그러나 상태 머신이 적절한 레지스터 파일 동기화를 포함하여 완전히 하드웨어에 의해서 구현되는 것도 생각할 수 있다. 더 나아가, 상태 머신(70)이나 디코드 유닛(20)에 의해서 수행되는 기능이 파이프라인의 디코드 단계 외의 다른 단계에서 채택되는 것도 생각할 수 있다. 어떠한 적절한 구성도 사용될 수 있을 것이다.

일실시예에 따르면, 상태 머신(70)의 상태는 마이크로프로세서(10)에 의해 예측되는 각 분기 명령과 함께 디스패치된다는 것에 유의하여야 한다. 분기 예측이 잘못되면, 이 분기 명령과 함께 디스패치된 상태가 상태 머신(70)에 복원(restore)될 것이다. 다른 방법으로서, 필요한 경우에는 분기 명령과 상태를 함께 디스패치하는 방법과 특정 명령이 실행되기 전에 명령 실행을 보류시키는 방법을 혼합한 방법도 채용될 수 있다. 분기 예측 실패나 예외 신호 발생 등으로 투기적인 명령의 실행이 변경될 때, 상태 머신(70)의 상태를 복원하기 위한 적절한 방법이 사용될 수 있다.

도 4를 보면, 상기 기술된 바에 따라 선택적으로 레지스터 파일 동기화를 하는데 필요한 하나 또는 그 이상의 마이크로 루틴에 의해 수행되는 전형적인 연산의 집합을 나타내는 흐름도가 도시된다. 다른 실시예도 가능하며 고려될 수 있다. 도 4에 예시된 단계들은 어떤 경우에는 순차적 순서로 도시되었지만 그 밖의 적절한 순서들이 사용될 수 있다. 이후의 논의에 있어 마이크로코드 루틴이란 용어가 사용될 것이지만 이 용어는 도 4에 도시된 단계를 수행함에 있어 하나 또는 그 이상의 마이크로코드 루틴이 사용될 수 있음을 이해해야 할 것이다.

마이크로코드 루틴은 저장 장소(64, 66)에 저장된 부동 소수점 인에이블 및 멀티미디어 인에이블 표시들의 상태를 조사하여, 수행할 적절한 연산들을 결정한다(판단 블럭 80과 82). 부동 소수점 및 멀티미디어 명령이 모두 인에이블 되지 않는 경우, 마이크로코드 루틴은 소프트웨어 인터럽트 핸들러에 제어권을 넘긴다(단계 84). 소프트웨어 인터럽트 핸들러는 부동 소수점 및/또는 멀티미디어 실행이 인에이블 되어야만 하는지를 결정한다. 부동 소수점 표시가 인에이블 되면(즉, 상태 머신(70)이 FP 동작 상태(72)에 있으면) 마이크로코드 루틴은 디코드될 멀티미디어 명령이 공백 상태 명령인지를 판단한다(판단 블럭 86). 멀티미디어 명령이 공백 상태 명령이면, 부동 소수점 명령과 멀티미디어 명령 사이의 전환이 검출된 것이며 멀티미디어 명령이 공백 상태 명령으로 초기화된다. 따라서, 레지스터 파일 동기화가 필요 없게 된다. 마이크로코드 루틴은 부동 소수점 및 멀티미디어 상태를 FEMMS 상태(76)로 설정하고 (단계 88), 그리고 멀티미디어 상태는 인에이블로 부동 소수점 상태는 디스에이블로 표시하도록 저장 장소(64, 66)를 설정한다.

반면에 디코드될 멀티미디어 명령이 공백 상태 명령이 아닌 경우에는, 부동 소수점 명령과 멀티미디어 명령 사이의 전환이 검출되며, 레지스터 파일 동기화가 필요로 된다. 따라서 레지스터 파일(42) 내의 각 레지스터들은 레지스터 파일(44)내의 해당하는 레지스터들로 복사된다(단계 90). 부가적으로 마이크로코드 루틴은 부동 소수점 및 멀티미디어 상태를 멀티미디어 동작 상태(74)로 설정하고, 그리고 멀티미디어 상태는 인에이블로 부동 소수점 상태는 디스에이블로 표시하도록 저장 장소(64, 66)를 설정한다.

반대로 부동 소수점이 디스에이블이고 멀티미디어가 인에이블인 경우, 마이크로코드 루틴은 상태 머신(70)이 FEMMS 상태(76)에 있는 지를 판단한다(판단 블럭 92). 상태 머신(70)이 FEMMS 상태(76)에 있는 경우에는 멀티미디어 명령과 부동 소수점 명령 사이의 전환이 검출되며, 레지스터 파일 동기화는 요구되지 않는다. 따라서 마이크로코드 루틴은 부동 소수점 실행 장치(36E) 내의 태그 워드가 레지스터 파일(42) 내의 각 레지스터가 무효로 지정되도록 설정한다.(이는 가장 최근에 실행된 멀티미디어 명령이 공백 상태 명령이기 때문이다) 부가적으로, 마이크로코드 루틴은 상태 워드의 스택 부분의 상부를 (멀티미디어 명령의 정의에 따라) 0으로 설정한다. 또한, 마이크로코드 루틴은 부동 소수점 및 멀티미디어 상태를 FP 동작 상태 (72)로 설정하며 멀티미디어 상태는 디스에이블로 부동 소수점 상태는 인에이블로 지정되도록 저장 위치(64, 66)를 설정한다 (단계 94).

부동 소수점이 디스에이블이고 멀티미디어가 인에이블이며 상태 머신(70)이 멀티미디어 동작 상태(74)에 있는 경우에는, 멀티미디어 명령과 부동 소수점 명령 사이에 전환이 검출되며, 레지스터 파일 동기화가 필요로 된다. 따라서 마이크로코드 루틴은 상태 워드의 스택 부분을 0으로 설정한다(단계 96). 또한 최근에 실행된 멀티미디어 명령이 EMMS 명령인지 아니면 또 다른 멀티미디어 명령인지에 따라 각 레지스터에 대해 태그 워드를 유효 또는 무효로 설정한다. 또한, 마이크로코드 루틴은 레지스터 파일(44)의 레지스터들을 레지스터 파일(42) 내의 해당 레지스터에 복사한다. 마지막으로, 마이크로코드 루틴은 부동 소수점 및 멀티미디어 상태를 FP 동작 상태(72)로 설정하며 멀티미디어 상태는 디스에이블로 부동 소수점 상태는 인 에이블로 지정되도록 저장 장소(64, 66)를 설정한다(단계 94).

도 5에서는 공백 상태 명령의 전형적인 사용을 나타내기 위한 예시적인 소프트웨어 계층 구조가 도시되었다. 각 박스들(100~108)에 여러 루틴이 예시되었다. 각 박스는 상부와 하부로 나누어진다. 상부는 루틴의 종류를 나타내며 하부는 각 종류의 루틴에 포함되는 명령 집합을 나타낸다. 박스들 간의 화살표는 어떤 루틴들이 서로 통신할 수 있는 지(즉, 호출하거나 호출될 수 있는 지)를 나타낸다.

박스(100)는 부동 소수점 루틴을 호출하거나 부동 소수점 루틴에 의해 호출되지 않는 정규 루틴(즉, 부동 소수점 명령나 멀티미디어 명령을 포함하지 않는 루틴)을 나타낸다. 따라서 정규 루틴은 하나 또는 그 이상의 정규 명령을 포함한다. 정규 루틴이 멀티미디어 루틴을 호출하는 경우 하나 또는 그 이상의 정규 명령 뒤에 공백 상태 명령이 선택적으로 따라 올 수 있다. 정규 루틴은 리턴(return) 명령으로 종결된다. 따라서 박스(108)에 의해 나타내어지는 루틴과 같은 경우에는 루틴의 종결부에서 공백 상태 명령을 생략할 수 있다. 또한, 박스(108)에 의해 나타내어지는 루틴을 호출하는 정규 루틴이나 멀티미디어 루틴이 박스(108)에 의해 나타내어지는 루틴을 호출하기 전에 공백 상태 명령을 포함하는 경우에는 박스(108)에 의해 나타내어지는 루틴과 같은 루틴은 그 루틴의 처음에 공백 상태 명령을 생략할 수 있다.

박스(108)에 의해 나타내어지는 루틴은 멀티미디어 루틴이나 정규 루틴에 의해 호출되는 멀티미디어 루틴(즉, 하나 또는 그 이상의 멀티미디어 명령과 선택적으로 하나 또는 그 이상의 정규 명령을 포함하는 루틴)이다. 박스(108)에 의해 나타내어지는 루틴은 멀티미디어 루틴이나 정규 루틴에 의해서만 호출되므로 박스(108)에 의해 나타내어지는 루틴은 공백 상태 명령을 생략하고 호출되는 루틴이 부동 소수점 명령을 실행하기 전에 공백 상태 명령을 삽입케 함으로써 이들 루틴에 의존할 수 있다. 박스(108)에 의해 나타내어지는 루틴은 리턴 명령에 의해 종결된다.

박스(102)에 의해 나타내어지는 루틴은 부동 소수점 루틴을 포함하여 어느 루틴에서나 호출될 수 있는 정규 루틴이다. 따라서 이 루틴은 하나 또는 그 이상의 정규 명령을 포함하며 리턴 명령로 종결된다.

박스(104)는 부동 소수점 루틴 등을 포함하여 멀티미디어 루틴 이외의 루틴에서 호출될 수 있는 멀티미디어 루틴이다. 따라서, 루틴이 부동 소수점 루틴에 의해 호출되거나 또는 부동 소수점 루틴의 실행 후에, 그러나 다른 멀티미디어 루틴의 실행 전에 호출되는 경우 레지스터 파일 동기화를 방지하기 위하여 루틴은 공백 상태 명령에 의해 시작되어진다. 공백 상태 명령 이후에는 하나 또는 그 이상의 멀티미디어 및/또는 정규 명령이 뒤따른다. 루틴은 또 다른 공백 상태 명령과 리턴 명령에 의해 종결된다. 이후에 오는 루틴이 부동 소수점 명령을 실행하는 경우 루틴을 종결하는 공백 상태 명령는 레지스터 파일 동기화를 금지한다.

박스(106)은 부동 소수점 루틴을 나타내고 있다. 부동 소수점 루틴은 다른 루틴에 의해 호출될 수 있고 하나 또는 그 이상의 부동 소수점 및/또는 정규 명령을 포함하며 리턴 명령로 종결된다.

도 5에 도시된 루틴들은 프로그램에 채용될 수 있는 여러 가지 루틴에 포함 되는 공백 상태 명령의 수를 최소화하려는 시범적인 시도이다. 또한 레지스터 파일 동기화가 요구되는 경우에는 공백 상태 명령이 이 루틴들에는 사용되어서는 안된다는 것에 주목하여야 한다.

이제 도 6을 보면, 버스 브리지(202)를 통해 여러 시스템 요소들로 연결되는 마이크로프로세서(10)를 포함하는 컴퓨터 시스템(200)의 일 실시예가 도시된다. 다른 실시예도 가능하며 생각될 수 있다. 도시된 시스템에서 메인 메모리(204)는 메모리 버스(206)를 통해 버스 브리지(202)에 연결되며 그래픽 제어기(208)는 AGP 버스(210)를 통해서 버스 브리지(202)에 연결된다. 마지막으로 다수의 PCI장치들(212A-212B)이 PCI 버스(214)를 통해 버스 브리지(202)에 연결된다. 하나 또는 그 이상의 EISA 또는ISA 장치(218)에 EISA/ISA 버스(220)를 통해 전기적 인터페이스를 도모하기 위해 제 2 버스 브리지(216)가 또한 제공될 수 있다. 마이크로프로세서(10)는 CPU 버스(224)를 통해 버스 브리지(202)에 연결된다.

버스 브리지(202)는 마이크로프로세서(10), 메인 메모리(204), 그래픽 제어기(208) 및 PCI 버스(214)에 부착된 장치들 사이의 인터페이스를 제공한다. 버스 브리지(202)에 연결된 장치 중 하나로부터 연산이 수신되면 버스 브리지(202)는 연산의 목적지(즉 특정 장치 또는 PCI 버스(214)의 경우에는 PCI 버스(214))를 찾아낸다. 버스 브리지(202)는 목적된 장치의 연산을 중계한다. 버스 브리지(202)는 원시 장치 또는 버스에 의해 사용된 프로토콜로부터의 연산을 목적 장치 또는 버스에 의해 사용되는 프로토콜로 바꾸어 준다.

PCI 버스(214)에 대해 ISA/EISA 버스로의 인터페이스를 제공하는 외에 필요할 때는 버스 브리지(216)에 부가적인 기능들이 통합될 수 있다. 예를 들어 일 실시예에서, 제 2 버스 브리지(216)는 PCI 버스(214)의 소유를 중재하는 마스터 PCI 중재 장치(도시되지 않음)를 포함한다. 필요하다면 키보드, 마우스(222), 그리고 여러 직렬 및 병렬 포트의 연산을 지원하기 위한 입출력 제어장치(도시되지 않음)가 외부로부터 또는 버스 브리지(216)에 통합된 형태로 컴퓨터 시스템(200)에 또한 포함될 수 있다. 다른 실시예에서 외부 캐시(도시되지 않음)가 또한 마이크로프로세서(10)와 버스 브리지(202) 사이의 CPU 버스(224)에 연결될 수 있다. 다른 방법으로, 외부 캐시가 버스 브리지(202)에 연결될 수 있고 외부 캐시를 위한 캐시 제어 논리 장치가 버스 브리지(202)에 통합될 수 있다.

메인 메모리(204)는 응용 프로그램이 저장되며 마이크로프로세서(10)가 주로 이로부터 작업을 하게 되는 장치이다. 적절한 메인 메모리(204)는 DRAM(Dynamic Random Access Memory)으로 구성되며 바람직하게는 다수의 SDRAM(Synchronous DRAM) 뱅크(bank)들로 구성된다.

PCI 장치들은(212A-212B) 예를 들어 네트워크 인터페이스 카드, 비디오 가속기, 오디오 카드, 하드 또는 플로피 디스크 드라이브 및 드라이브 제어기, SCSI(Small Computer Systems Interface) 어댑터, 그리고 전화 연결 카드 등의 여러 가지 주변 장치를 나타낸다. 마찬가지로 ISA 장치(218)는 모뎀, 사운드 카드 및 GPIB나 필드 버스 인터페이스 카드와 같은 각종 데이터 획득 카드 등 여러 가지 주변 장치를 나타낸다.

그래픽 제어기(208)는 디스플레이(226) 상에 문자나 이미지를 표시하기 위해 제공된다. 그래픽 제어기(208)는 메인 메모리(204)에 효율적으로 읽거나 쓸 수 있는 3차원적 데이터 구조를 표시하기 위해 해당 기술 분야에서 일반적으로 알려진 전형적인 그래픽 가속기를 구현할 수 있다. 따라서 그래픽 제어기(208)는 타깃 인터페이스에 억세스를 요청하고 또 억세스할 수 있으며 이에 의하여 메인 메모리(204)에 억세스할 수 있다는 점에서 AGP 버스(210)의 마스터일 것이다. 그래픽 전용 버스는 메인 메모리(204)로부터의 데이터 연결을 신속하게 할 수 있다. 어떤 연산에 있어서는 그래픽 제어기(208)는 AGP 버스(210) 상의 PCI 프로토콜 트랜잭션(transaction)을 발생시키도록 구성될 수 있다. 따라서 버스 브리지(202)의 AGP 인터페이스는 PCI 프로토콜 타깃 및 개시기(initiator) 트랜잭션 뿐만 아니라 AGP 프로토콜 트랜잭션을 모두 지원하는 기능을 포함할 수 있다. 디스플레이(226)는 이미지나 텍스트가 표시될 수 있는 전자 디스플레이 장치이다. 적절한 디스플레이 장치(226)는 음극선관(CRT) 또는 액정 표시 장치(LCD) 등이다.

상기 기술에서 AGP, PCI, ISA 또는 EISA 버스 등이 예로 들어지긴 했지만 어떠한 버스 구조로도 대체될 수 있다는 것에 유의해야 할 것이다. 또한 컴퓨터 시스템(200)은 부가적인 마이크로프로세서(컴퓨터 시스템(200)에서 선택 요소로 도시된 마이크로프로세서 10a와 같은)를 포함하는 멀티프로세싱 시스템일 수 있다는 것을 유의해야 한다. 좀더 구체적으로 마이크로프로세서(10a)는 마이크로프로세서(10)(도 6에 도시)의 동일한 카피일 수 있다. 마이크로프로세서(10a)는 마이크로프로세서(10)(도 6에 도시)와 CPU 버스(224)를 공유하거나 독립된 버스를 통해 버스 브리지(202)에 연결될 수 있다.

상기 개시된 바에 따르면 동일한 논리 저장 장치를 맵핑하도록 정의된 두 레지스터 파일 사이의 선택적인 레지스터 파일 동기화를 지원하는 마이크로프로세서가 도시되었다. 레지스터 파일들간의 동기화가 요구되지 않을 때는 마이크로프로세서가 동기화를 금지시키는 것이 유리하다. 동일한 논리 레지스터 파일에 억세스하고 레지스터 파일 동기화를 요구하지 않는 두 가지 종류의 명령을 모두 사용하는 명령열은 레지스터 파일 동기화가 일어나지 않는 덕분에 높은 성능을 얻을 수 있다. 반면에, 레지스터 파일 동기화를 필요로 하는 명령 열은 (성능이 낮아질 가능성이 있지만) 동기화의 이점을 얻을 수 있다.

상기 기술된 해당 기술 분야에 숙련된 기술자에게 여러 가지 변경 또는 수정이 명백할 것이라는 사실이 명확히 주지되어야 한다. 후기하는 청구의 범위는 그러한 변경 및 수정을 모두 포함하는 것으로 이해되어야 한다.

Claims

마이크로프로세서로서,

제1 타입 명령, 제2 타입 명령 및 공백 상태 명령을 포함하는 명령 세트내에서 정의되는 명령들을 디코드하기 위한 디코드 유닛과, 여기서 상기 명령 세트는 상기 제1 타입 명령들을 통해 억세스가능한 다수의 제1 레지스터들 및 상기 제2 타입 명령들을 통해 억세스가능한 다수의 제2 레지스터들이 논리적 저장 장소에 맵핑됨을 정의하며, 상기 논리적 저장 장소에서 상기 다수의 제 1 레지스터들 각각은 상기 다수의 제 2 레지스터들중 대응하는 레지스터가 할당되어 있는 논리적 저장 장소에 할당되며;

상기 다수의 제1 레지스터에 대응하는 물리적 저장 장소를 포함하는 제1 레지스터 파일과;

상기 다수의 제2 레지스터에 대응하는 물리적 저장 장소를 포함하는 제2 레지스터 파일과;

상기 제1 레지스터 파일에 연결되어, 상기 제1 타입 명령을 실행하도록 구성됨과 아울러 상기 제1 레지스터 파일로부터 상기 제1 타입 명령에 대한 오퍼랜드를 판독하도록 구성된 제1 실행 유닛과; 그리고

상기 제2 레지스터 파일에 연결되어, 상기 제2 타입 명령을 실행하도록 구성됨과 아울러 상기 제2 레지스터 파일로부터 상기 제2 타입 명령에 대한 오퍼랜드를 판독하도록 구성된 제2 실행 유닛을 포함하며;

상기 마이크로프로세서는 상기 제1 타입의 제1 명령, 상기 공백 상태 명령, 그리고 상기 제2 타입의 제2 명령을 포함하는 제1 명령 시퀀스의 실행에 응답하여, 상기 제1 명령의 실행과 상기 제2 명령의 실행 사이에서 상기 제1 레지스터 파일과 상기 제2 레지스터 파일의 동기화를 억제하도록 구성되는 것을 특징으로 하는 마이크로 프로세서.
제1항에 있어서,

상기 제1 타입 명령들은 멀티미디어 명령들을 포함하는 것을 특징으로 하는 마이크로 프로세서.
제2항에 있어서,

상기 제2 타입 명령들이 부동 소수점 명령들을 포함하는 것을 특징으로 하는 마이크로 프로세서.
제1항에 있어서,

상기 제1 타입 명령들이 부동 소수점 명령들을 포함하는 것을 특징으로 하는 마이크로 프로세서.
제4항에 있어서,

상기 제2 타입 명령들이 멀티미디어 명령들을 포함하는 것을 특징으로 하는 마이크로 프로세서.
제1항에 있어서,

상기 마이크로 프로세서는 상기 제1 명령, 그 이후의 상기 공백 상태 명령, 그 이후의 제2 명령의 순서로 된 상기 제1 명령 시퀀스의 프로그램 순서에만 응답하여 상기 동기화를 억제하도록 구성되는 것을 특징으로 하는 마이크로 프로세서.
제6항에 있어서,

상기 제1 명령 시퀀스가 상기 명령 세트에 의해 정의되는 제3 타입 명령들중 하나 또는 그 이상 명령들을 더 포함하는 것을 특징으로 하는 마이크로 프로세서.
제7항에 있어서,

상기 마이크로 프로세서는 상기 하나 또는 그 이상의 명령들중 일부가 프로그램 순서에서 상기 제1 명령과 상기 공백 상태 명령 사이에 있는 경우에도, 상기 동기화를 억제하도록 구성되는 것을 특징으로 하는 마이크로 프로세서.
제7항에 있어서,

상기 마이크로 프로세서는 상기 하나 또는 그 이상의 명령들중 일부가 프로그램 순서에서 상기 제2 명령과 상기 공백 상태 명령 사이에 있는 경우에도, 상기 동기화를 억제하도록 구성되는 것을 특징으로 하는 마이크로 프로세서.
제7항에 있어서,

상기 제3 타입 명령들이 정수 명령들을 포함하는 것을 특징으로 하는 마이크로 프로세서.
제1항에 있어서,

상기 제1 명령 시퀀스는 상기 명령 세트에 의해 정의된 제3 타입 명령들중 하나 또는 그 이상의 명령들을 더 포함하는 것을 특징으로 하는 마이크로 프로세서.
제11항에 있어서,

상기 마이크로 프로세서는 상기 하나 또는 그 이상 명령들중 일부가 프로그램 순서에서 상기 제1 명령과 상기 공백 상태 명령 사이에 있는 경우에도, 상기 동기화를 억제하도록 구성되는 것을 특징으로 하는 마이크로 프로세서.
제11항에 있어서,

상기 마이크로 프로세서는 상기 하나 또는 그 이상 명령들중 일부가 프로그램 순서에서 상기 제2 명령과 상기 공백 상태 명령 사이에 있는 경우에도, 상기 동기화를 억제하도록 구성되는 것을 특징으로 하는 마이크로 프로세서.
제 11항에 있어서,

상기 제3 타입 명령들은 정수 명령들을 더 포함하는 것을 특징으로 하는 마이크로 프로세서.
제1항에 있어서,

상기 마이크로 프로세서는 상기 제1 및 제2 명령들을 포함하지만 상기 공백상태 명령들이 배제된 제2 명령 시퀀스의 디코드 시에, 상기 제1 레지스터 파일과 상기 제2 레지스터 파일의 동기화를 수행하도록 구성되는 것을 특징으로 하는 마이크로 프로세서.
제15항에 있어서,

상기 디코드 유닛은 명령들을 디코드하도록 구성된 하나 또는 그 이상의 디코더들과;

상기 하나 또는 그 이상의 디코더들중의 하나에 의한 마이크로코드화된 명령의 디코드 시에 명령들을 제공하도록 결합되며, 상기 동기화를 행하는 명령들과 상기 동기화를 억제하는 명령들을 포함하는 루틴을 더 기억하는 마이크로코드 ROM으로 구성되는 것을 특징으로 하는 마이크로 프로세서.
제1 타입 명령들, 제2 타입 명령들, 공백 상태 명령을 포함하는 명령 세트내에 정의된 명령 실행방법 - 여기서 상기 명령 세트는 상기 제1 타입 명령들을 통해 억세스가능한 다수의 제1 레지스터들 및 상기 제2 타입 명령들을 통해 억세스가능한 다수의 제2 레지스터들이 논리적 저장 장소에 맵핑됨을 정의하며 - 으로서,

상기 다수의 제1 레지스터들 각각에 대한 물리적 저장 장소들을 포함하는 제1 레지스터 파일로부터 상기 제1 타입의 제1 명령에 대한 제1 오퍼랜드를 판독하는 단계와;

상기 다수의 제2 레지스터들 각각에 대한 물리적 저장 장소들을 포함하는 제2 레지스터 파일로부터 상기 제2 타입의 제2 명령에 대한 제2 오퍼랜드를 판독하는 단계와;

상기 공백 상태 명령이 명령 시퀀스에서 상기 제1 명령과 상기 제2 명령 사이에 포함되지 않은 명령 시퀀스의 실행에 응답하여, 상기 제1 오퍼랜드 판독과 상기 제2 오퍼랜드 판독 사이에서 상기 제1 레지스터 파일과 상기 제2 레지스터 파일의 동기화를 수행하는 단계와; 그리고

상기 명령 시퀀스내의 상기 제1 명령과 상기 제2 명령 사이에서 상기 공백 상태 명령이 포함되어 있는 명령 시퀀스의 실행에 응답하여, 상기 제1 레지스터 파일 및 상기 제2 레지스터 파일의 동기화를 억제하는 단계를 포함하는 것을 특징으로 하는 명령 실행 방법.
제17항에 있어서,

상기 제1 오퍼랜드의 판독 단계는, 상기 제1 레지스터 파일로부터 멀티미디어 타입의 제1 명령에 대한 제1 오퍼랜드를 판독하는 것을 특징으로 하는 명령 실행 방법.
제18항에 있어서,

상기 제2 오퍼랜드의 판독 단계는, 상기 제2 레지스터 파일로부터 부동 소수점 타입의 제2 명령에 대한 제2 오퍼랜드를 판독하는 것을 특징으로 하는 명령 실행 방법.
제17항에 있어서,

상기 명령 시퀀스의 프로그램 순서가 상기 제1 명령, 그 이후의 상기 공백 상태 명령, 그 이후의 상기 제2 명령을 포함하는 것을 특징으로 하는 명령 실행 방법.
제20항에 있어서,

상기 공백 상태 명령 및 상기 제2 명령 사이에 상기 제1 타입의 제3 명령을 포함하는 상기 명령 시퀀스에 응답하여, 상기 제1 레지스터 파일과 상기 제2 레지스터 파일을 동기화하는 단계를 더 포함하는 것을 특징으로 하는 명령 실행 방법.
제17항에 있어서,

상기 억제 단계는, 상기 명령 세트내에 정의된 제3 타입 명령들중의 하나 이상의 명령들이 상기 명령 시퀀스내에서 상기 제1 명령과 상기 공백 상태 명령 사이에 또는 상기 제2 명령과 상기 공백 상태 명령 사이에 포함되어 있는 경우에도 실행되는 것을 특징으로 하는 명령 실행 방법.
제17항에 있어서,

상기 동기화 단계는, 상기 공백 상태 명령이 상기 명령 시퀀스에서 제거되면, 상기 명령 세트내에 정의된 제3 타입 명령들중의 하나 이상의 명령들이 상기 명령 시퀀스내에서 상기 제1 명령과 상기 제2 명령 사이에 포함되어 있는 경우에도 실행되는 것을 특징으로 하는 명령 실행 방법.
마이크로프로세서로서,

다수의 제1 레지스터에 대응하는 물리적 저장 장소를 포함하는 제1 레지스터 파일과; 그리고

다수의 제2 레지스터에 대응하는 물리적 저장 장소를 포함하는 제2 레지스터 파일을 포함하며,

상기 마이크로프로세서는 제1 타입 명령들, 제2 타입 명령들 및 공백 상태 명령을 포함하는 명령 세트내에 정의된 명령을 실행하도록 구성되고,

상기 명령 세트는 상기 다수의 제1 레지스터들이 제1 타입 명령들을 통해 억 세스가능하고, 상기 다수의 제2 레지스터들이 제2 타입 명령들을 통해 억세스가능함을 더 정의하고,

상기 명령 세트는 상기 다수의 제1 레지스터들과 상기 다수의 제2 레지스터들이, 상기 다수의 제2 레지스터들중 대응하는 레지스터가 할당되는 논리적저장 장소에 상기 다수의 제1 레지스터들 각각이 할당되는 논리적저장 장소에 맵핑됨을 더 정의하고 그리고

상기 마이크로프로세서는 상기 제1 명령 및 상기 제2 명령과 그리고 상기 공백 상태 명령을 포함하는 제1 명령 시퀀스의 실행에 응답하여, 상기 제1 타입의 제1 명령을 실행 후 상기 제2 타입의 제2 명령 실행 전에, 상기 제1 레지스터 파일과 상기 제2 레지스터 파일의 동기화를 억제하도록 구성되는 것을 특징으로 하는 마이크로 프로세서.
제24항에 있어서,

상기 제1 타입 명령들은 멀티미디어 명령들을 포함하는 것을 특징으로 하는 마이크로 프로세서.
제25항에 있어서,

상기 제2 타입 명령들은 부동 소수점 명령들을 포함하는 것을 특징으로 하는 마이크로 프로세서.
제24항에 있어서,

상기 제1 타입 명령들은 부동 소수점 명령들을 포함하는 것을 특징으로 하는 마이크로 프로세서.
제27항에 있어서,

상기 제2 타입 명령들은 멀티미디어 명령들을 포함하는 것을 특징으로 하는 마이크로 프로세서.
제24항에 있어서,

상기 마이크로 프로세서는 상기 제1 명령, 그 이후의 상기 공백 상태 명령, 그 이후의 제2 명령의 순서로 된 상기 제1 명령 시퀀스의 프로그램 순서에만 응답하여 상기 동기화를 억제하도록 구성되는 것을 특징으로 하는 마이크로 프로세서.
제29항에 있어서,

상기 제1 명령 시퀀스가 상기 명령 세트에 의해 정의되는 제3 타입 명령들중 하나 또는 그 이상의 명령들을 더 포함하는 것을 특징으로 하는 마이크로 프로세서.
제30항에 있어서,

상기 마이크로프로세서는 상기 하나 또는 그 이상의 명령들중 일부가 프로그램 순서에서 상기 제1 명령과 상기 공백 상태 명령 사이에 있는 경우에도, 상기 동기화를 억제하도록 구성되는 것을 특징으로 하는 마이크로 프로세서.
제30항에 있어서,

상기 마이크로프로세서는 상기 하나 또는 그 이상의 명령들중 일부가 프로그램 순서에서 상기 제2 명령과 상기 공백 상태 명령 사이에 있는 경우에도, 상기 동기화를 억제하도록 구성되는 것을 특징으로 하는 마이크로 프로세서.
제30항에 있어서,

상기 제3 타입 명령들이 정수 명령들을 포함하는 것을 특징으로 하는 마이크로 프로세서.
제24항에 있어서,

상기 마이크로프로세서는, 제1 및 제2 명령들을 포함하지만 상기 공백 상태 명령이 예외된 제2 명령 시퀀스에 응답하여, 상기 제1 명령의 실행 후 상기 제2 명령의 실행 전에, 상기 제1 레지스터 파일과 제2 레지스터 파일의 동기화를 수행하도록 구성되는 것을 특징으로 하는 마이크로 프로세서.
컴퓨터 시스템으로서,

다수의 제1 레지스터들에 대응하는 물리적 저장 장소를 포함하는 다수의 제1 레지스터들과 제2 레지스터 파일에 대응하는 물리적 저장 장소들을 포함하는 제2 레지스터 파일을 포함하는 마이크로프로세서와, 여기서 상기 마이크로프로세서는 제1 타입 명령들, 제2 타입 명령들 및 공백 상태 명령을 포함하는 명령 세트내에 정의된 명령들을 실행하도록 구성되고, 상기 명령 세트는 다수의 제1 레지스터들이 상기 제1 타입 명령들을 통해 억세스가능하고, 다수의 제2 레지스터들이 제2 타입명령들을 통해 억세스가능함을 더 정의하고, 상기 명령 세트는 상기 다수의 제1 레지스터와 상기 다수의 제2 레지스터가 논리적 저장 장소에 맵핑됨을 더 정의하고 이 논리적 저장 장소에서 상기 다수의 제 1 레지스터들 각각은 상기 다수의 제 2 레지스터들중 대응하는 레지스터가 할당되어 있는 논리적 저장 장소에 할당되고;

상기 마이크로프로세서는 상기 제1 명령 및 상기 제2 명령과 그리고 상기 공백 상태 명령을 포함하는 명령 시퀀스의 실행에 응답하여, 상기 제1 타입의 제1 명령 실행 후 상기 제2 타입의 제2 명령 실행 전에, 상기 제1 레지스터 파일과 상기 제2 레지스터 파일의 동기화를 억제하도록 구성되며;

상기 마이크로프로세서에 연결되며, 상기 명령 시퀀스를 기억하고 그리고 마이크로프로세서가 상기 명령 시퀀스를 요청하는 경우 상기 명령 시퀀스를 상기 마이크로프로세서에 제공하도록 구성된 메인 메모리와; 그리고

상기 메인 메모리에 연결되며, 상기 메인 메모리와 자신에 연결된 제2 컴퓨터 시스템과의 사이에서 데이터를 전송하도록 구성된 I/O장치를 포함하는 것을 특징으로 하는 컴퓨터 시스템.
제35항에 있어서,

상기 마이크로 프로세서와 동일한 제2 마이크로 프로세서를 더 포함하는 것을 특징으로 하는 컴퓨터 시스템.
제35항에 있어서,

상기 다수의 제1 레지스터들에 대응하는 물리적 저장 장소들을 포함하는 제2 레지스터 파일과 상기 다수의 제2 레지스터들에 대응하는 물리적 저장 장소들을 포함하는 제4 레지스터 파일을 포함하는 제2 마이크로프로세서를 더 포함하며,

상기 제2 마이크로프로세서는 상기 제1 타입 명령들, 상기 제2 타입 명령들 및 상기 공백 상태 명령을 포함하는 상기 명령 세트내에 정의되는 명령들을 실행하도록 구성되며, 상기 제2 마이크로프로세서는 상기 제1 명령 및 상기 제2 명령 시퀀스와 그리고 상기 공백 상태 명령을 또한 포함하는 상기 명령 시퀀스의 실행에 응답하여, 상기 제1 타입의 제1 명령의 실행 후 상기 제2 타입의 제2 명령의 실행전에, 상기 제3 레지스터 파일 및 상기 제4 레지스터 파일의 상기 동기화를 억제하도록 구성되는 것을 특징으로 하는 컴퓨터 시스템.
마이크로프로세서로서,

다수의 제1 레지스터에 대응하는 물리적 저장 장소를 포함하는 제1 레지스터 파일과; 그리고

다수의 제2 레지스터에 대응하는 물리적 저장 장소를 포함하는 제2 레지스터 파일을 포함하며,

상기 마이크로프로세서는 제1 타입 명령들, 제2 타입 명령들 및 공백 상태 명령을 포함하는 명령 세트내에 정의된 명령을 실행하도록 구성되고,

상기 명령 세트는 상기 다수의 제1 레지스터들이 제1 타입 명령들을 통해 억세스가능하고, 상기 다수의 제2 레지스터들이 제2 타입 명령들을 통해 액세스가능함을 더 정의하고,

상기 명령 세트는 상기 다수의 제1 레지스터와 상기 다수의 제2 레지스터가 논리적 저장 장소에 맵핑됨을 더 정의하고 이 논리적 저장 장소에서 상기 다수의 제 1 레지스터들 각각은 상기 다수의 제 2 레지스터들중 대응하는 레지스터가 할당되어 있는 논리적 저장 장소에 할당되고;

상기 마이크로프로세서는 상기 제1 명령 시퀀스내에 상기 공백 상태 명령의 존재 또는 비존재에 응답하여, 상기 제1 명령과 상기 제2 명령을 포함하는 제1 명령 시퀀스의 실행동안, 상기 제1 레지스터 파일과 상기 제2 레지스터 파일을 선택적으로 동기화하도록 구성되는 것을 특징으로 하는 마이크로 프로세서.
제38항에 있어서,

상기 마이크로프로세서는 상기 공백 상태 명령의 비존재에 응답하여서는 상기 제1 레지스터 파일과 상기 제2 레지스터 파일을 동기화하도록 구성되며, 상기 공백 상태 명령의 존재에 응답하여서는 상기 제1 레지스터 파일과 상기 제2 레지스터 파일의 동기화를 억제하도록 구성되는 것을 특징으로 하는 마이크로 프로세서.
제38항에 있어서,

상기 제1 타입 명령들은 멀티미디어 명령들을 포함하는 것을 특징으로 하는 마이크로 프로세서.
제40항에 있어서,

상기 제2 타입 명령들은 부동 소수점 명령들을 포함하는 것을 특징으로 하는 마이크로 프로세서.
제38항에 있어서,

상기 제1 타입 명령들은 부동 소수점 명령들을 포함하는 것을 특징으로 하는 마이크로 프로세서.
제42항에 있어서,

상기 제2 타입 명령들은 멀티미디어 명령들을 포함하는 것을 특징으로 하는 마이크로 프로세서.
제38항에 있어서,

상기 마이크로프로세서는 상기 제1 명령, 그 이후의 상기 공백 상태 명령, 그 이후의 상기 제2 명령의 순서로된 상기 제1 명령 시퀀스의 프로그램 순서에만 응답하여 상기 동기화를 억제하도록 구성되는 것을 특징으로 하는 마이크로 프로세서.
제44항에 있어서,

상기 제1 명령 시퀀스가 상기 명령 세트에 의해 정의되는 제3 타입의 명령들중 하나 또는 그 이상의 명령들을 더 포함하는 것을 특징으로 하는 마이크로 프로세서.
제45항에 있어서,

상기 마이크로프로세서는 상기 하나 또는 그 이상의 명령들중 일부가 프로그램 순서에서 상기 제1 명령과 상기 공백 상태 명령 사이에 있는 경우에도 상기 동기화를 억제하도록 구성되는 것을 특징으로 하는 마이크로 프로세서.
제45항에 있어서,

상기 마이크로프로세서는 상기 하나 또는 그 이상의 명령들중 일부가 프로그램 순서에서 상기 제2 명령과 상기 공백 상태 명령 사이에 있는 경우에도 상기 동기화를 억제하도록 구성되는 것을 특징으로 하는 마이크로 프로세서.
제45항에 있어서,

상기 제3 타입 명령들이 정수 명령들을 포함하는 것을 특징으로 하는 마이크로 프로세서.
제1 타입 명령들, 제2 타입 명령들, 공백 상태 명령을 포함하는 명령 세트내에 정의된 명령 실행방법 - 여기서 상기 명령 세트는 상기 제1 타입 명령들을 통해 억세스가능한 다수의 제1 레지스터들 및 상기 제2 타입 명령들을 통해 억세스가능한 다수의 제2 레지스터들이 논리적 저장 장소에 맵핑됨을 정의하며, 상기 논리적 저장 장소에서 상기 다수의 제 1 레지스터들 각각은 상기 다수의 제 2 레지스터들중 대응하는 레지스터가 할당되어 있는 논리적 저장 장소에 할당되며 - 으로서,

상기 다수의 제1 레지스터들 각각에 대한 물리적 저장 장소들을 포함하는 제1 레지스터 파일로부터 상기 제1 타입의 제1 명령에 대한 제1 오퍼랜드(operand)를 판독하는 단계와;

상기 다수의 제2 레지스터들 각각에 대한 물리적 저장 장소들을 포함하는 제2 레지스터 파일로부터 상기 제2 타입의 제2 명령에 대한 제2 오퍼랜드를 판독하는 단계와; 그리고

상기 제1 명령과 상기 제2 명령을 포함하는 명령 시퀀스내의 상기 공백 상태 명령의 존재 또는 비존재에 응답하여, 상기 제1 오퍼랜드 판독 단계와 상기 제2 오퍼랜드 판독 단계 사이에서 상기 제1 레지스터 파일과 상기 제2 레지스터 파일을 선택적으로 동기화하는 단계를 포함하는 것을 특징으로 하는 명령 실행 방법.
제49항에 있어서,

상기 제1 오퍼랜드의 판독 단계는 상기 제1 레지스터 파일로부터 멀티미디어 타입의 상기 제1 명령에 대한 제1 오퍼랜드의 판독 단계를 포함하는 것을 특징으로 하는 명령 실행 방법.
제50항에 있어서,

상기 제2 오퍼랜드의 판독 단계는 상기 제2 레지스터 파일로부터 부동 소수점 타입의 상기 제2 명령에 대한 제2 오퍼랜드의 판독 단계를 포함하는 것을 특징으로 하는 명령 실행 방법.
제49항에 있어서,

상기 명령 시퀀스의 프로그램 순서가 상기 제1 명령, 그 이후의 상기 공백 상태 명령, 그 이후의 상기 제2 명령을 포함하는 것을 특징으로 하는 명령 실행 방법.
제49항에 있어서,

상기 선택적인 동기화 단계는, 상기 명령 세트내에 정의된 제3 타입 명령들중 하나 또는 그 이상의 명령들이 상기 제1 명령과 상기 공백 상태 명령 사이와 상기 제2 명령과 상기 공백 상태 명령 사이에 포함되어 있는 경우에도 수행되는 것을 특징으로 하는 명령 실행 방법.
제49항에 있어서,

상기 선택적인 동기화 단계는:

상기 공백 상태 명령의 상기 비존재에 응답하여 상기 제1 레지스터 파일과 상기 제2 레지스터 파일을 동기화하는 단계와; 그리고

상기 공백 상태 명령의 상기 존재에 응답하여 상기 제1 레지스터 파일과 상기 제2 레지스터 파일의 동기화를 억제하는 단계를 포함하는 것을 특징으로 하는 명령 실행 방법.
컴퓨터 시스템으로서,

다수의 제2 레지스터들에 대응하는 물리적 저장 장소를 포함하는 다수의 제1 레지스터들과 제2 레지스터 파일에 대응하는 물리적 저장 장소들을 포함하는 제1 레 파일을 포함하는 마이크로프로세서와, 여기서 상기 마이크로프로세서는 제1 타입 명령들, 제2 타입 명령들 및 공백 상태 명령을 포함하는 명령 세트내에 정의된 명령들을 실행하도록 구성되고, 상기 명령 세트는 상기 다수의 제2 레지스터들이 상기 제1 타입 명령들을 통해 억세스가능하고, 상기 다수의 제2 레지스터들이 제2 타입 명령들을 통해 억세스가능함을 더 정의하고, 또한 상기 다수의 제1 레지스터들 및 상기 다수의 제2 레지스터들이 논리적 저장 장소에 맵핑됨을 더 정의하며, 상기 마이크로프로세서는 상기 제1 명령 시퀀스내에 상기 공백 상태 명령의 존재 또는 비존재에 응답하여 상기 제1 명령과 상기 제2 명령을 포함하는 제1 명령 시퀀 스의 실행동안 상기 제1 레지스터 파일과 상기 제2 레지스터 파일을 선택적으로 동기화하도록 구성되며; 그리고

상기 메인 메모리에 연결되며, 상기 메인 메모리와 자신에 연결된 제2 컴퓨터 시스템과의 사이에서 데이터를 전송하도록 구성되는 I/O장치를 포함하는 것을 특징으로 하는 컴퓨터 시스템.
제55항에 있어서,

상기 다수의 제2 레지스터들에 대응하는 물리적 저장 장소들을 포함하는 상기 다수의 제1 레지스터들 및 제4 레지스터 파일에 대응하는 물리적 저장 장소들을 포함하는 제3 레지스터 파일을 포함하는 제2 마이크로프로세서를 더 포함하며,

상기 제2 마이크로프로세서는 상기 제1 타입 명령들, 상기 제2 타입 명령들 및 상기 공백 상태 명령을 포함하는 상기 명령 세트내에 정의되는 명령들을 실행하도록 구성되며, 상기 제2 마이크로프로세서는 상기 제1 명령 시퀀스내의 상기 공백 상태 명령의 존재 또는 비존재에 응답하여 상기 제1 명령과 상기 제2 명령을 포함하는 상기 제1 명령 시퀀스의 실행동안 상기 제3 레지스터 파일 및 상기 제4 레지스터 파일을 선택적으로 동기화시키도록 구성되는 것을 특징으로 하는 컴퓨터 시스템.