JP2002500275A - 電気化学的エッチング処理による多孔質層の製造方法 - Google Patents

電気化学的エッチング処理による多孔質層の製造方法

Info

Publication number
JP2002500275A
JP2002500275A JP2000526960A JP2000526960A JP2002500275A JP 2002500275 A JP2002500275 A JP 2002500275A JP 2000526960 A JP2000526960 A JP 2000526960A JP 2000526960 A JP2000526960 A JP 2000526960A JP 2002500275 A JP2002500275 A JP 2002500275A
Authority
JP
Japan
Prior art keywords
etching
porous layer
porous
depth
etching mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2000526960A
Other languages
English (en)
Inventor
アーレンス−フィッシャー・リューディガー
ベルガー・ミヒャエル
クリューガー・ミヒャエル
テーニッセン・マルクス
リュート・ハンス
Original Assignee
フォルシュングスツェントルム・ユーリッヒ・ゲゼルシャフト・ミット・ベシュレンクテル・ハフツング
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by フォルシュングスツェントルム・ユーリッヒ・ゲゼルシャフト・ミット・ベシュレンクテル・ハフツング filed Critical フォルシュングスツェントルム・ユーリッヒ・ゲゼルシャフト・ミット・ベシュレンクテル・ハフツング
Publication of JP2002500275A publication Critical patent/JP2002500275A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/34Materials of the light emitting region containing only elements of Group IV of the Periodic Table
    • H01L33/346Materials of the light emitting region containing only elements of Group IV of the Periodic Table containing porous silicon
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25FPROCESSES FOR THE ELECTROLYTIC REMOVAL OF MATERIALS FROM OBJECTS; APPARATUS THEREFOR
    • C25F3/00Electrolytic etching or polishing
    • C25F3/02Etching
    • C25F3/12Etching of semiconducting materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Weting (AREA)
  • Surface Treatment Of Optical Elements (AREA)
  • Semiconductor Lasers (AREA)

Abstract

(57)【要約】 【課題】 電気化学的エッチング処理による多孔質層の製造方法を提供する。 【解決手段】 深さエッチング速度の所望の経過に対応するエッチングマスクを使用する。このようなエッチングマスクとして深さエッチング速度の連続的な経過の形成をするために、楔形に形成されたエッチングマスクを選択する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】
本発明は請求項1の上位概念による電気化学的エッチング処理による多孔質層
の製造方法に関する。加えて、本発明は請求項5に従った光学的な構成要素に関
する。
【0002】 次いで、この電気化学的エッチング処理による多孔質層の製造方法、並びにエ
ッチング速度に影響を及ぼす方法を、多孔質シリコンに基づいた本発明の制約な
しに述べる。
【0003】
【従来の技術】
従来技術として、例えばコンピュータチップの生産で使用するために、シリコ
ンウエハの電気化学的エッチングによって多孔質シリコンを製造することが知ら
れている。このように形成された層は、スポンジのような構造を有し、多数の興
味深い特性を備えている。
【0004】 多孔質シリコンに対する適用分野は光学的な構成要素への使用である。従来技
術として、層システムの使用のもとに多孔質シリコンから、導波体、透過フィル
タ、反射鏡又は反射防止膜を製造することが、例えばドイツ連邦共和国特許出願
第4319413.3−33号明細書又は「Thin solid films
」276巻(1996年)143〜146頁から知られている。層システムの光
学的な特性は異なる光学厚さを有する単一層の順序によって適切に変更すること
ができる。
【0005】 これらの単一層の光学厚さは、所定のドーピングの際に単一層の多孔質性及び
厚さによって影響される。多孔質性及び厚さは所定のドーピングの際に電流密度
によって、もしくは電気化学的エッチングの時間によって制御される。単にエッ
チングの時間によって、−所定の基体及び所定の電流密度の際に−所望の層厚さ
を調節することができる。
【0006】 他の構成要素と統合された多孔質シリコンを使用可能にするために、このよう
な構造の形成をするためにエッチングすべき面を定義しなければならない。エッ
チングマスクによる多孔質層の製造をする前の公知の基体の構造化は、製造の際
に多孔質シリコン/基体のインターフェイスを湾曲にする(図1)。実験の際、
1cmの長さとそれぞれ次の帯域の間隔に相当する幅の帯域が調査される。図1
からわかるように、2つの湾曲が存在する。帯域の内部の湾曲とすべての帯域に
わたる湾曲とである。これらの湾曲は都合の悪いことに層の不均質さを生じる(
図5参照)。
【0007】 単一構造が100μm又はそれ以下であれば、多孔質シリコン/基体のインタ
ーフェイスは直線である(図2)。このことは、インターフェイスを湾曲にする
過程が、これらの小さな構造をもはや溶解しないことによって確認された。この
値以下の多孔質シリコンの適用に対して、インターフェイスの湾曲に基づいたフ
ィルタ及び反射鏡の不均質の問題は解消した。
【0008】 図2で、光学塗料による構造化がエッチングマスクの顕著な下方エッチングに
導くことが認められる。この下方エッチングは他のエッチングマスク材料によっ
て、例えば窒化ケイ素(Si34)によって回避される「M.クリューガー他、
Thin solid films 276巻(1996年)257〜260頁
」。このマスク技術により、多孔質シリコン/基体の直線的なインターフェイス
を介しても処理でき、また垂直なエッチング側面を介しても処理できる多孔質シ
リコンから構造を製造することが可能である。この前提により、その特性をあら
かじめ設定することができる多孔質シリコンからなる層システムの製造が可能で
ある。
【0009】 同じウエハ上に複数の多孔質な領域を製造することに対して、これらの領域が
同じ特性をも有すべき場合には、このことはこれまで同時に行うことができた。
それとは逆に、ピクセルが異なる特性を、例えば多孔質の層システムからなるフ
ィルタ配列を有すべきであれば、これらの領域は同時にエッチングすることはで
きなかった。このことは都合の悪いことに、これらの領域を新しいピクセルのエ
ッチングの際その特性を保持させるために、既に製造された多孔質層を被膜しな
ければならなくなる。この過程は、実現することが非常に困難で費用がかかるこ
とであり、今まで尚不可能なことである。何故ならば、多孔質層に影響を与えず
にこの被膜を残渣なく除去しなければならないからである。
【0010】
【発明が解決しようとする課題】
本発明の課題は、従って上記の欠点を回避する、電気化学的エッチング処理に
よる多孔質層の製造方法を提供することである。
【0011】
【課題を解決するための手段】
この課題は、請求項1に記載の特長全体による方法によって解決される。更に
、この課題は請求項5に記載の特長全体による光学的な構成要素によって解決さ
れる。更に有効又は有利な実施例もしくは応用例が、それぞれの請求項に関係し
た従属請求項において認められる。
【0012】 本発明の骨子においては、それ自身公知の方法で材料の多孔質化のためのエッ
チングが行われる。その際、適当な形状のエッチングマスクが、所望の深さエッ
チングと同調された反応によって形成されること、及び本発明による方法で使用
されることが認められる。
【0013】 加えて本発明の骨子においては、各ピクセルのエッチング速度が、単に外側か
ら当てられた電流密度によって設定されているだけでなく、ピクセルの異なる周
囲によっても尚決定される場合、異なる特性を有する多孔質化可能な構造の内部
の複数のピクセルを同時に製造することが1つの作業工程において可能である。
ピクセルの周囲はエッチングマスクによって、ピクセルが異なる電流密度及びそ
れにより異なるエッチング速度を有するように形成される。このようにして所望
の異なる特性を得ることができる。
【0014】 このように本発明による方法は、複数の、特に多数の作業工程を適当な構成の
唯一つの工程に置き換えることが可能である。この方法の更なる利点は、多孔質
層の特性を連続的に変化させることも可能である点にある。この方法は全ての電
気化学的エッチング方法に対して使用できる。
【0015】 特許請求項1によれば、電気化学的エッチング処理による多孔質層の製造方法
は、深さエッチング速度の所望の経過に対応するエッチングマスクの使用を含ん
でいる。
【0016】 特許請求項2によれば、本発明による方法は、深さエッチング速度の連続的な
経過を形成するために、楔形のエッチングマスクが選択されることによって有利
に形成される。
【0017】 特許請求項3によれば、本発明による方法は、深さエッチング速度の不連続な
経過を形成するために、1つ又は複数の楔形の段状の構造を備えたエッチングマ
スクが選択されることによって有利に形成される。
【0018】 特許請求項4によれば、本発明による方法は、多孔質層の形成をするための原
料としてシリコン、ゲルマニウム又はアルミニウムが選択されることによって有
利に形成される。これらの材料は、エッチングに関するそれらの反応において同
様によく知られている。
【0019】 本発明による層を用いた光学的な構成要素は請求項5により請求されている。
【0020】
【発明の実施の形態】
本発明を主に図面と実施例によって更に詳細に説明する。
【0021】 図1に、苛性ソーダ溶液(NaOH)によって多孔質シリコンを除去した後で
表面形状測定器によって測定された、本発明によりエッチングされた多孔質の帯
域の深さが図示されている。ここに示された構造の帯域の幅は、1000、50
0もしくは250μmである。
【0022】 図2に、苛性ソーダ溶液によって多孔質層を除去した後で測定された、本発明
による多孔質の帯域の深さが示されている。100μmの帯域の幅の場合には、
唯一の帯域のインターフェイスももはや湾曲してはおらず、直線的に形成されて
いることが認められる。下方エッチングも100μm程度の幅であるマスクの下
に認めることができる。
【0023】 図3に、エッチング速度の連続的な変化を得るための本発明によるエッチング
マスクが図示されている。このマスクは、エッチングされるべき表面に位置取り
される。その際、本発明によるエッチングマスクの黒色領域の下の表面領域は被
膜され、表面の白色領域はエッチングされる。このように、2つの楔構造間の帯
域で、エッチング速度が連続的に調節可能又は変更可能であることが得られる。
書き入れられた線ABCDに沿って、このように製造された本発明による多孔質
層の深さ形状は測定される。
【0024】 図4に、本発明による多孔質の領域をエッチングした後で測定された、この表
面形状測定が結果として図示されている。多孔質シリコンと結晶シリコンとの間
のインターフェイスを認めることができる。エッチング速度が横からの構造化に
よって連続的に変更するように形成された領域は、点Bと点Cとの間に与えられ
ている。
【0025】 本発明による方法によって、エッチング速度の不連続な変更も、連続的な変更
も得られる可能性が与えられている。実施例は、図3に図示されたエッチングマ
スクによるエッチング速度の連続的な変化を示す。効果が現れた領域は、2つの
楔構造間で、それにより点Bと点Cとの間で見られる。この領域において、エッ
チングされてない2つの楔形の領域は、図4からわかるように連続的にエッチン
グ速度を変更する。
【図面の簡単な説明】
【図1】 苛性ソーダ溶液(NaOH)によって多孔質シリコンを除去した後で表面形状
測定器によって測定された、従来技術として知られている、エッチングされた多
孔質な帯域の深さを示す。
【図2】 苛性ソーダ溶液によって多孔質層を除去した後で測定された、図1による多孔
質な帯域の深さを示す。
【図3】 エッチング速度を連続的に変化させるための本発明によるエッチングマスクを
示す。
【図4】 多孔質の領域をエッチングした後で測定された、本発明による表面形状測定を
示す。
【図5】 深さ形状測定の測定原理を示す。
【手続補正書】特許協力条約第34条補正の翻訳文提出書
【提出日】平成12年1月7日(2000.1.7)
【手続補正1】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
───────────────────────────────────────────────────── フロントページの続き (72)発明者 クリューガー・ミヒャエル ドイツ連邦共和国、D−72072 テュービ ンゲン、ゴットロープ−ブロイニング−ス トラーセ、6 (72)発明者 テーニッセン・マルクス ドイツ連邦共和国、D−41334 ネッテタ ール、リングストラーセ、64 (72)発明者 リュート・ハンス ドイツ連邦共和国、D−52076 アーヘン、 オイペナー・ストラーセ、299ベー Fターム(参考) 2K009 AA00 BB01 DD12 EE00 5F043 AA02 AA05 AA24 DD14 DD30 FF01 5F073 CA24 DA35

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 電気化学的エッチング処理による多孔質層の製造方法におい
    て、 深さエッチング速度の所望の経過に対応するエッチングマスクを使用すること
    を特徴とする方法。
  2. 【請求項2】 深さエッチング速度の連続的な経過の形成をするために、少
    なくとも1つの楔形のエッチングマスクを選択することを特徴とする請求項1に
    記載の方法。
  3. 【請求項3】 深さエッチング速度の不連続な経過の形成をするために、1
    つ又は複数の楔形の段状の構造を備えたエッチングマスクを選択することを特徴
    とする請求項1に記載の方法。
  4. 【請求項4】 多孔質層の形成をするための原料として、シリコン、ゲルマ
    ニウム又はアルミニウムを選択することを特徴とする請求項1〜3のいずれか1
    つに記載の方法。
  5. 【請求項5】 請求項1〜4による方法のいずれか1つに記載の方法によっ
    て製造された1つ又は複数の多孔質層を有する光学的な構成要素。
JP2000526960A 1997-12-23 1998-12-22 電気化学的エッチング処理による多孔質層の製造方法 Withdrawn JP2002500275A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE19757560.9 1997-12-23
DE19757560A DE19757560A1 (de) 1997-12-23 1997-12-23 Verfahren zur Herstellung einer porösen Schicht mit Hilfe eines elektrochemischen Ätzprozesses
PCT/DE1998/003775 WO1999034421A1 (de) 1997-12-23 1998-12-22 Verfahren zur herstellung einer porösen schicht mit hilfe eines elektrochemischen ätzprozesses

Publications (1)

Publication Number Publication Date
JP2002500275A true JP2002500275A (ja) 2002-01-08

Family

ID=7853199

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000526960A Withdrawn JP2002500275A (ja) 1997-12-23 1998-12-22 電気化学的エッチング処理による多孔質層の製造方法

Country Status (6)

Country Link
US (1) US6398943B1 (ja)
EP (1) EP1042794A1 (ja)
JP (1) JP2002500275A (ja)
CA (1) CA2315674A1 (ja)
DE (1) DE19757560A1 (ja)
WO (1) WO1999034421A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7244513B2 (en) * 2003-02-21 2007-07-17 Nano-Proprietary, Inc. Stain-etched silicon powder
US7608789B2 (en) * 2004-08-12 2009-10-27 Epcos Ag Component arrangement provided with a carrier substrate
DE102005008511B4 (de) 2005-02-24 2019-09-12 Tdk Corporation MEMS-Mikrofon
DE102005008512B4 (de) 2005-02-24 2016-06-23 Epcos Ag Elektrisches Modul mit einem MEMS-Mikrofon
DE102005053765B4 (de) 2005-11-10 2016-04-14 Epcos Ag MEMS-Package und Verfahren zur Herstellung
DE102005053767B4 (de) * 2005-11-10 2014-10-30 Epcos Ag MEMS-Mikrofon, Verfahren zur Herstellung und Verfahren zum Einbau
KR101374932B1 (ko) * 2007-09-28 2014-03-17 재단법인서울대학교산학협력재단 확산 제한 식각과정에 의한 수평 변환 다공성 실리콘 광학필터의 제조방법 및 그에 의한 필터구조
DE102013106353B4 (de) * 2013-06-18 2018-06-28 Tdk Corporation Verfahren zum Aufbringen einer strukturierten Beschichtung auf ein Bauelement

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3971710A (en) * 1974-11-29 1976-07-27 Ibm Anodized articles and process of preparing same
JPS6027179B2 (ja) 1975-11-05 1985-06-27 日本電気株式会社 多孔質シリコンの形成方法
DE4310205C1 (de) * 1993-03-29 1994-06-16 Siemens Ag Verfahren zur Herstellung einer Lochstruktur in einem Substrat aus Silizium
DE4319413C2 (de) * 1993-06-14 1999-06-10 Forschungszentrum Juelich Gmbh Interferenzfilter oder dielektrischer Spiegel
DE19518371C1 (de) * 1995-05-22 1996-10-24 Forschungszentrum Juelich Gmbh Verfahren zur Strukturierung porösen Siliciums, sowie eine poröses Silicium enthaltende Struktur

Also Published As

Publication number Publication date
EP1042794A1 (de) 2000-10-11
WO1999034421A1 (de) 1999-07-08
CA2315674A1 (en) 1999-07-08
DE19757560A1 (de) 1999-07-01
US6398943B1 (en) 2002-06-04

Similar Documents

Publication Publication Date Title
US6977223B2 (en) Three dimensional microfabrication
KR100858137B1 (ko) 미세금속패턴의 제조방법
US20050239228A1 (en) Method for producing micromechanical and micro-optic components consisting of glass-type materials
EP1364702A3 (en) Process for producing array plate for biomolecules having hydrophilic and hydrophobic regions
EP3667417B1 (en) Pellicle and method for producing pellicle
JP2002500275A (ja) 電気化学的エッチング処理による多孔質層の製造方法
JP5276830B2 (ja) インプリント用モールドの製造方法
JP2022116133A (ja) パルスレーザ光を用いた基板の加工、特に分離のための方法
JP3851789B2 (ja) マンドレルおよびそれを用いて電鋳するオリフィス板
CN110382161B (zh) 用于制造工程用掩膜的方法
JP2006303454A (ja) ナノインプリント用モールドとその製造方法、凹凸パターンの転写方法、凹部を有する部材の製造方法
CN104046986A (zh) 三维可控硅基模具制造方法
US10662058B1 (en) Wet etch patterning of an aluminum nitride film
US6429034B1 (en) Method of making high aspect ratio features during surface micromachining
JP5334090B2 (ja) ナノオーダーサイズの三次元周期構造を有した三次元構造体
KR101891440B1 (ko) 금속의 균일 성장 및 식각의 기학적 비가역성을 이용한 임베디드 금속 나노구조 및 그 제작 방법
RU2119290C1 (ru) Способ получения аппликаций из драгоценных металлов на эмали ювелирных изделий
JP2024010320A (ja) 金型の製造方法
KR970023598A (ko) 전계 방출용 마이크로-팁 및 그 제조방법
JP5334089B2 (ja) ナノオーダーサイズの三次元周期構造を有した三次元構造体
JP3291517B2 (ja) ドライエッチングマスク、その作製方法、装飾品の製造方法
KR20020093267A (ko) 플라즈마 스프레이 코팅을 이용한 구조물 제조방법
JP2002256474A (ja) 微細構造物の製造方法
CN108227376A (zh) 一种微结构的制备方法、压印模版、显示基板
JPH04322508A (ja) 水晶振動子の製造方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20060307