DE19757560A1 - Verfahren zur Herstellung einer porösen Schicht mit Hilfe eines elektrochemischen Ätzprozesses - Google Patents

Verfahren zur Herstellung einer porösen Schicht mit Hilfe eines elektrochemischen Ätzprozesses

Info

Publication number
DE19757560A1
DE19757560A1 DE19757560A DE19757560A DE19757560A1 DE 19757560 A1 DE19757560 A1 DE 19757560A1 DE 19757560 A DE19757560 A DE 19757560A DE 19757560 A DE19757560 A DE 19757560A DE 19757560 A1 DE19757560 A1 DE 19757560A1
Authority
DE
Germany
Prior art keywords
etching
porous layer
porous
etching mask
producing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19757560A
Other languages
English (en)
Inventor
Ruediger Arens-Fischer
Michael Berger
Michael Krueger
Markus Thoenissen
Hans Prof Lueth
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Forschungszentrum Juelich GmbH
Original Assignee
Forschungszentrum Juelich GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Forschungszentrum Juelich GmbH filed Critical Forschungszentrum Juelich GmbH
Priority to DE19757560A priority Critical patent/DE19757560A1/de
Priority to US09/581,692 priority patent/US6398943B1/en
Priority to EP98966576A priority patent/EP1042794A1/de
Priority to CA002315674A priority patent/CA2315674A1/en
Priority to JP2000526960A priority patent/JP2002500275A/ja
Priority to PCT/DE1998/003775 priority patent/WO1999034421A1/de
Publication of DE19757560A1 publication Critical patent/DE19757560A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/34Materials of the light emitting region containing only elements of group IV of the periodic system
    • H01L33/346Materials of the light emitting region containing only elements of group IV of the periodic system containing porous silicon
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25FPROCESSES FOR THE ELECTROLYTIC REMOVAL OF MATERIALS FROM OBJECTS; APPARATUS THEREFOR
    • C25F3/00Electrolytic etching or polishing
    • C25F3/02Etching
    • C25F3/12Etching of semiconducting materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment

Description

Die Erfindung betrifft ein Verfahren zur Herstellung einer porö­ sen Schicht mit Hilfe eines elektrochemischen Ätzprozesses gemäß dem Oberbegriff des Anspruchs 1. Desweiteren betrifft die Erfin­ dung ein optisches Bauelement gemäß Anspruch 5.
Dieses Verfahren zur Herstellung einer porösen Schicht mit Hilfe eines elektrochemischen Ätzprozesses, sowie das Verfahren zur Beeinflussung der Ätzrate wird im folgenden ohne Einschränkung der Erfindung anhand von porösem Silicium geschildert.
Als Stand der Technik ist bekannt, poröses Silicium (PS) durch elektrochemisches Ätzen von Siliciumwafern herzustellen, bei­ spielsweise zur Verwendung in der Produktion von Computerchips. Auf diese Weise gebildete Schichten haben eine schwammähnliche Struktur und weisen eine Vielzahl von interessanten Eigenschaf­ ten auf.
Ein Anwendungsgebiet für PS ist der Einsatz in optischen Bauele­ menten. Es ist als Stand der Technik beispielsweise aus DE 43 19 413.3-33 oder Thin solid films 276 (1996), 143-146 bekannt, unter Verwendung von Schichtsystemen aus PS Wellenleiter, Trans­ missionsfilter, Reflektore oder Antireflexionsbeschichtungen herzustellen. Die optischen Eigenschaften der Schichtsysteme können durch die Abfolge von Einzelschichten mit verschiedener optischer Dicke gezielt verändert werden.
Die optische Dicke dieser Einzelschichten wird bei vorgegebener Dotierung durch ihre Porosität und Dicke beeinflußt. Die Porösi­ tät und Dicke wird bei vorgegebener Dotierung durch die Strom­ dichte bzw. durch die Dauer des elektrochemischen Ätzens gesteu­ ert. Lediglich mit Hilfe der Dauer des Ätzens ist es - bei vor­ gegebenem Substrat und vorgegebener Stromdichte - möglich, die gewünschte Schichtdicke einzustellen.
Um PS integriert mit anderen Bauelementen einsetzen zu können, muß zur Bildung einer solchen Struktur die Fläche, die geätzt werden soll, definiert werden. Die bekannte Strukturierung des Substrates vor der Herstellung der porösen Schicht mit einer Ätzmaske führt zu einer Krümmung des Interface PS/Substrat bei der Herstellung (Fig. 1). Bei Experimenten wurden Streifen ei­ ner Länge von 1 cm und einer Breite untersucht, die jeweils ih­ rem Abstand von dem nächsten Streifen entsprach. Wie die Fig. 1 erkennen läßt, existieren zwei Krümmungen. Eine Krümmung inner­ halb eines Streifens und eine Krümmung über alle Streifen hin­ weg. Diese Krümmungen bewirken nachteilig eine Inhomogenität der Schichten.
Ist eine Einzelstruktur 100 µm oder kleiner, so ist das Interface PS/Substrat gerade (Fig. 2). Dies wird dadurch verursacht, daß der Prozeß, der zur Interfacekrümmung führt, diese kleinen Strukturen nicht mehr auflöst. Für Anwendung von PS, die unter­ halb dieser Größenskala liegen, entfällt das Problem einer Inho­ mogenität von Filtern und Reflektoren aufgrund der Interface­ krümmung.
In Fig. 2 ist erkennbar, daß eine Strukturierung mit Photolack zu einem starken Unterätzen der Ätzmaske führt. Dieses kann durch ein anderes Ätzmaskenmaterial z. B. durch Siliciumnitrid (Si3N4) verhindert werden [M. Krüger et al., Thin solid films 276 (1996) 257-260]. Mit Hilfe dieser Maskentechnik ist es möglich eine Struktur aus PS herzustellen, die sowohl über ein gerades Interface PS/Substrat verfügen als auch über senkrechte Ätz­ flanken. Mit diesen Voraussetzungen ist eine Herstellung von Schichtsystemen aus porösem Silicium möglich, deren Eigenschaf­ ten im Voraus bestimmt werden können.
Zur Herstellung mehrerer poröser Bereiche auf dem selben Wafer kann dies bisher gleichzeitig nur dann geschehen, wenn diese auch die gleichen Eigenschaften haben sollen. Sollen hingegen die Pixel unterschiedliche Eigenschaften haben, z. B. für ein Filterarray aus porösen Schichtsystemen, so können diese nicht gleichzeitig geätzt werden. Dies führt nachteilig dazu, daß schon hergestellte poröse Schichten abgedeckt werden müssen, um sie beim Ätzen der neuen Pixel in ihren Eigenschaften zu erhal­ ten. Dieser Weg ist sehr schwierig und aufwendig zu realisieren und bis jetzt noch nicht möglich, da diese Abdeckung ohne Ein­ fluß auf die porösen Schichten rückstandsfrei entfernt werden müßte.
Es ist deshalb Aufgabe der Erfindung ein Verfahren zur Herstel­ lung einer porösen Schicht mit Hilfe eines elektrochemischen Ätzprozesses bereit zustellen, bei dem die genannten Nachteile vermieden werden.
Die Aufgabe wird gelöst durch ein Verfahren gemäß der Gesamtheit der Merkmale nach Anspruch 1. Die Aufgabe wird ferner gelöst durch ein optisches Bauelement gemäß der Gesamtheit der Merkmale nach Anspruch 5. Weitere zweckmäßige oder vorteilhafte Ausfüh­ rungsformen oder Varianten finden sich in den auf jeweils einen dieser Ansprüche rückbezogenen Unteransprüchen.
Im Rahmen der Erfindung wird in an sich bekannter Weise die Ät­ zung zur Porösidierung des Materials durchgeführt. Es wurde er­ kannt dabei eine Ätzmaske geeigneter Geometrie mit auf die ge­ wünschte Tiefenätzung abgestimmte Verhalten zu bilden und im er­ findungsgemäßen Verfahren einzusetzen.
Es wurde im Rahmen der Erfindung zudem erkannt, daß das gleich­ zeitige Herstellen von Pixeln innerhalb einer porösidierbaren Struktur mit unterschiedlichen Eigenschaften in einem Arbeits­ gang möglich ist, wenn die Ätzrate jedes Pixels nicht nur durch die von außen angelegte Stromdichte vorgegeben ist, sondern auch noch durch die unterschiedliche Umgebung des Pixels mitbestimmt wird. Die Umgebung der Pixel kann durch die Ätzmaske so gestal­ tet werden, daß die Pixel unterschiedliche Stromdichten und so­ mit unterschiedliche Ätzraten haben. Auf diese Weise können die gewünschten unterschiedlichen Eigenschaften erzielt werden.
Auf diese Weise ermöglicht das erfindungsgemäße Verfahren, meh­ rere, insbesondere viele Arbeitsschritte durch einen einzigen Schritt geeigneter Ausbildung zu ersetzen. Ein weiterer Vorteil dieses Verfahrens ist darin gelegen, daß auch eine kontinuierli­ che Veränderung der Eigenschaften einer porösen Schicht möglich ist. Dieses Verfahren kann für alle elektrochemischen Ätzverfah­ ren verwendet werden.
Gemäß Patentanspruch 1 beinhaltet das Verfahren zur Herstellung einer porösen Schicht mit Hilfe eines elektrochemischen Ätzpro­ zesses den Einsatz einer den erwünschten Verlauf der Tiefenätz­ rate entsprechenden Ätzmaske.
Gemäß Patentanspruch 2 wird das erfindungsgemäße Verfahren vor­ teilhaft ausgebildet, indem zur Bildung eines kontinuierlichen Verlaufs der Tiefenätzrate eine keilförmige Ätzmaske gewählt wird.
Gemäß Patentanspruch 3 wird das erfindungsgemäße Verfahren da­ durch vorteilhaft ausgebildet, daß zur Bildung eines diskreten Verlaufs der Tiefenätzrate eine eine oder mehrere, keilförmige stufenförmige Strukturen aufweisende Ätzmaske gewählt wird.
Gemäß Patentanspruch 4 wird das erfindungsgemäße Verfahren vor­ teilhaft dadurch ausgeführt, daß als Ausgangsmaterial zur porö­ sen Schichtbildung Silicium, Germanium oder Aluminium gewählt wird. Diese Materialien sind in ihrem Verhalten hinsichtlich Ät­ zung vergleichsweise gut bekannt.
Optische Bauelemente mit der erfindungsgemäßen Schicht sind ge­ mäß Patentanspruch 5 beansprucht.
Die Erfindung ist im weiteren an Hand von Figuren und Ausfüh­ rungsbeispielen näher erläutert. Es zeigt:
Fig. 1 Tiefe geätzter poröser, als Stand der Technik bekannter Streifen, gemessen mit einem Surfaceprofiler nach Ent­ fernung des porösen Siliciums durch Natronlauge (NaOH);
Fig. 2 Tiefe der porösen Streifen gemäß Fig. 1, gemessen nach dem Entfernen der porösen Schicht mittels Natronlauge;
Fig. 3 erfindungsgemäße Ätzmaske für eine kontinuierliche Ände­ rung der Ätzrate;
Fig. 4 erfindungsgemäße Oberflächenprofilmessung, gemessen nach dem Abätzen des porösen Bereiches.
Ausführungsbeispiel
In der Fig. 1 ist die Tiefe der erfindungsgemäß geätzten porö­ sen Streifen, gemessen mit einem Surfaceprofiler nach Entfernung des porösen Siliciums durch Natronlauge (NaOH) dargestellt. Die Streifenbreite der hier gezeigten Strukturen betrug 1000, 500 bzw. 250 µm.
In der Fig. 2 ist die gemessene Tiefe der erfindungsgemäß porö­ sen Streifen nach dem Entfernen der porösen Schicht mittels Na­ tronlauge gezeigt. Es läßt sich erkennen, daß im Falle einer Streifenbreite von 100 µm das Interface eines einzelnen Streifens nicht mehr gekrümmt, sondern gerade ausgebildet ist. Zu erkennen ist auch das Unterätzen unter die Maske, welche nur 100 µm breit war.
In der Fig. 3 ist die erfindungsgemäße Ätzmaske zur Erzielung einer kontinuierlichen Änderung der Ätzrate dargestellt. Diese Maske wird auf die zu ätzende Oberflache positioniert. Dabei werden die Oberflächenbereich unterhalb der dunklen Bereiche der erfindungsgemäßen Ätzmaske abgedeckt, die hellen Bereiche der Oberfläche werden geätzt. Auf diese Weise wird erreicht, daß im Streifen zwischen den beiden Keilstrukturen die Ätzrate kontinu­ ierlich einstellbar oder veränderbar ist. Entlang der einge­ zeichneten Linie ABCD, wurde das Tiefenprofil auf diese Weise hergestellter erfindungsgemäßer poröser Schichten gemessen.
In der Fig. 4 ist diese Oberflächenprofilmessung, gemessen nach dem Abätzen des erfindungsgemäßen porösen Bereiches im Ergebnis dargestellt. Zu erkennen ist das Interface zwischen porösem Si­ licium und dem kristallinen Silicium. Der Bereich, in dem die Ätzrate mittels der lateralen Strukturierung kontinuierlich ver­ änderlich ausgebildet wurde, ist zwischen den Punkten B und C gegeben.
Mit dem erfindungsgemäßen Verfahren ist die Möglichkeit gegeben, sowohl diskrete als auch kontinuierliche Veränderungen der Ätz­ rate zu erreichen. Das Ausführungsbeispiel zeigt eine kontinu­ ierliche Änderung der Ätzrate mit Hilfe der aus in Fig. 3 dar­ gestellten Ätzmaske. Der Bereich, in dieser Effekt auftritt, be­ findet sich zwischen den beiden Keilstrukturen und damit zwi­ schen den Punkten B und C. In diesem Bereich verändern die bei­ den keilförmigen Bereiche, die nicht geätzt werden, kontinuier­ lich die Ätzrate, wie aus Fig. 4 ersichtlich.

Claims (5)

1. Verfahren zur Herstellung einer porösen Schicht mit Hilfe ei­ nes elektrochemischen Ätzprozesses, dadurch gekenn­ zeichnet, daß eine den erwünschten Verlauf der Tiefenätz­ rate entsprechende Ätzmaske eingesetzt wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß zur Bildung eines kontinuierlichen Verlaufs der Tie­ fenätzrate wenigstens eine keilförmige Ätzmaske gewählt wird.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß zur Bildung eines diskreten Verlaufs der Tiefenätzrate eine eine oder mehrere, keilförmige stufenförmige Strukturen aufweisende Ätzmaske gewählt wird.
4. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß als Ausgangsmaterial zur porösen Schichtbildung Silicium, Germanium oder Aluminium gewählt wird.
5. Optisches Bauelement mit einer oder mehrerer nach einem der Verfahren gemäß einem der Ansprüche 1 bis 4 hergestellter po­ rösen Schichten.
DE19757560A 1997-12-23 1997-12-23 Verfahren zur Herstellung einer porösen Schicht mit Hilfe eines elektrochemischen Ätzprozesses Withdrawn DE19757560A1 (de)

Priority Applications (6)

Application Number Priority Date Filing Date Title
DE19757560A DE19757560A1 (de) 1997-12-23 1997-12-23 Verfahren zur Herstellung einer porösen Schicht mit Hilfe eines elektrochemischen Ätzprozesses
US09/581,692 US6398943B1 (en) 1997-12-23 1998-12-22 Process for producing a porous layer by an electrochemical etching process
EP98966576A EP1042794A1 (de) 1997-12-23 1998-12-22 Verfahren zur herstellung einer porösen schicht mit hilfe eines elektrochemischen ätzprozesses
CA002315674A CA2315674A1 (en) 1997-12-23 1998-12-22 Process for producing a porous layer by an electrochemical etching process
JP2000526960A JP2002500275A (ja) 1997-12-23 1998-12-22 電気化学的エッチング処理による多孔質層の製造方法
PCT/DE1998/003775 WO1999034421A1 (de) 1997-12-23 1998-12-22 Verfahren zur herstellung einer porösen schicht mit hilfe eines elektrochemischen ätzprozesses

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19757560A DE19757560A1 (de) 1997-12-23 1997-12-23 Verfahren zur Herstellung einer porösen Schicht mit Hilfe eines elektrochemischen Ätzprozesses

Publications (1)

Publication Number Publication Date
DE19757560A1 true DE19757560A1 (de) 1999-07-01

Family

ID=7853199

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19757560A Withdrawn DE19757560A1 (de) 1997-12-23 1997-12-23 Verfahren zur Herstellung einer porösen Schicht mit Hilfe eines elektrochemischen Ätzprozesses

Country Status (6)

Country Link
US (1) US6398943B1 (de)
EP (1) EP1042794A1 (de)
JP (1) JP2002500275A (de)
CA (1) CA2315674A1 (de)
DE (1) DE19757560A1 (de)
WO (1) WO1999034421A1 (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7244513B2 (en) * 2003-02-21 2007-07-17 Nano-Proprietary, Inc. Stain-etched silicon powder
US7608789B2 (en) * 2004-08-12 2009-10-27 Epcos Ag Component arrangement provided with a carrier substrate
DE102005008512B4 (de) 2005-02-24 2016-06-23 Epcos Ag Elektrisches Modul mit einem MEMS-Mikrofon
DE102005008511B4 (de) 2005-02-24 2019-09-12 Tdk Corporation MEMS-Mikrofon
DE102005053767B4 (de) * 2005-11-10 2014-10-30 Epcos Ag MEMS-Mikrofon, Verfahren zur Herstellung und Verfahren zum Einbau
DE102005053765B4 (de) * 2005-11-10 2016-04-14 Epcos Ag MEMS-Package und Verfahren zur Herstellung
KR101374932B1 (ko) * 2007-09-28 2014-03-17 재단법인서울대학교산학협력재단 확산 제한 식각과정에 의한 수평 변환 다공성 실리콘 광학필터의 제조방법 및 그에 의한 필터구조
DE102013106353B4 (de) * 2013-06-18 2018-06-28 Tdk Corporation Verfahren zum Aufbringen einer strukturierten Beschichtung auf ein Bauelement

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0621355A2 (de) * 1993-03-29 1994-10-26 Siemens Aktiengesellschaft Verfahren zur Herstellung einer Lochstruktur in einem Substrat aus Silizium
DE4319413A1 (de) * 1993-06-14 1994-12-15 Forschungszentrum Juelich Gmbh Optoelektronisches und optisches Bauelement
DE19518371C1 (de) * 1995-05-22 1996-10-24 Forschungszentrum Juelich Gmbh Verfahren zur Strukturierung porösen Siliciums, sowie eine poröses Silicium enthaltende Struktur

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3971710A (en) * 1974-11-29 1976-07-27 Ibm Anodized articles and process of preparing same
JPS6027179B2 (ja) * 1975-11-05 1985-06-27 日本電気株式会社 多孔質シリコンの形成方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0621355A2 (de) * 1993-03-29 1994-10-26 Siemens Aktiengesellschaft Verfahren zur Herstellung einer Lochstruktur in einem Substrat aus Silizium
DE4319413A1 (de) * 1993-06-14 1994-12-15 Forschungszentrum Juelich Gmbh Optoelektronisches und optisches Bauelement
DE19518371C1 (de) * 1995-05-22 1996-10-24 Forschungszentrum Juelich Gmbh Verfahren zur Strukturierung porösen Siliciums, sowie eine poröses Silicium enthaltende Struktur

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Thin Solid Films 276 (1996) S.29-31, 257-260, 143-146 *

Also Published As

Publication number Publication date
CA2315674A1 (en) 1999-07-08
US6398943B1 (en) 2002-06-04
JP2002500275A (ja) 2002-01-08
WO1999034421A1 (de) 1999-07-08
EP1042794A1 (de) 2000-10-11

Similar Documents

Publication Publication Date Title
DE10205764B4 (de) Verbessertes Verfahren zum Herstellen eines akustischen Dünnfilmvolumenresonators (FBAR) und FBAR-Struktur, die dieses Verfahren einschließt
EP0553465B1 (de) Verfahren zur Herstellung eines perforierten Werkstückes
DE10207329B4 (de) Verfahren zur Massenbelastung akustischer Dünnfilmvolumenresonatoren (FBARs) zum Erzeugen von Resonatoren mit unterschiedlichen Frequenzen und Vorrichtung, die das Verfahren beinhaltet
EP0478055A2 (de) Verfahren zur Bildung mindestens eines Grabens in einer Substratschicht
DE2303798C2 (de) Verfahren zum Herstellen von Halbleiterbauelementen
DE2429026A1 (de) Verfahren zum kopieren von duennfilmmustern auf einem substrat und vorrichtung zur durchfuehrung des verfahrens
DE19651029A1 (de) Kalibrierstandard für Profilometer und Herstellverfahren
DE2636971A1 (de) Verfahren zum herstellen einer isolierenden schicht mit ebener oberflaeche auf einem substrat
DE69333843T2 (de) Ätzverfahren für Silizium-Substrat
DE3304561C2 (de)
EP0286855A1 (de) Verfahren zum Aetzen von Vertiefungen in ein Siliziumsubstrat
DE19757560A1 (de) Verfahren zur Herstellung einer porösen Schicht mit Hilfe eines elektrochemischen Ätzprozesses
WO1998028781A2 (de) Schicht mit porösem schichtbereich, eine solche schicht enthaltendes interferenzfilter sowie verfahren zu ihrer herstellung
EP0298274A1 (de) Verfahren zum Strukturieren einer Kupfer- und/oder Permalloyschicht mittels Trockenätzen
EP1422193A1 (de) Verfahren zur Herstellung eines Werkzeugeinsatzes zum spritzgiessen eines teils mit einstufigen Mikrostrukturen
EP0001038A1 (de) Herstellung einer Siliciummaske und ihre Verwendung
EP1505383B1 (de) Proben für die Transmissions-Elektronen-Mikroskopie
DE19743296C1 (de) Verfahren zur Herstellung einer offenen Form
EP3592501A1 (de) Verfahren zur herstellung einer technischen maske
DE102020108433A1 (de) Vorrichtung mit einer Membran und Herstellungsverfahren
DE3520812A1 (de) Herstellung von optischen bauteilen
EP1422192A1 (de) Verfahren zur Herstellung eines Werkzeugeinsatzes zum Spritzgiessen eines teils mit zweistufigen Mikrostrukturen
DE2944576A1 (de) Verfahren zur herstellung einer lochblende, etwa fuer eine elektronenstrahlbelichtungsvorrichtung
DE3922009A1 (de) Verfahren zum herstellen eines verlustarmen, optischen wellenleiters in einer epitaktischen silizium-schicht
EP1390988A2 (de) Verfahren zum Erzeugen von optisch transparenten Bereichen in einem Siliziumsubstrat

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8130 Withdrawal