JP2002366426A

JP2002366426A - プログラム実行装置およびプログラム実行方法

Info

Publication number: JP2002366426A
Application number: JP2001175341A
Authority: JP
Inventors: Junichi Ando; 潤一安藤
Original assignee: Mitsumi Electric Co Ltd
Current assignee: Mitsumi Electric Co Ltd
Priority date: 2001-06-11
Filing date: 2001-06-11
Publication date: 2002-12-20
Also published as: EP1267260A3; US20020188823A1; EP1267260A2; US7028148B2

Abstract

(57)【要約】【課題】２つのプログラムを同一のソースプログラムで
作成しつつ、格納用メモリのメモリ容量を削減すること
ができるプログラム実行装置およびプログラム実行方法
を提供する。【解決手段】本発明のプログラム実行装置１は、プロセ
ッサ２と、プログラム用メモリと、格納用メモリ４と、
アドレスデコーダ６と、アドレスバス１１と、データバ
ス１２と、リード／ライト信号線２２と、起動信号線３
２と、アクセス対象信号線４１とで構成されている。ア
ドレスデコーダ６は、アクセス対象信号３０２が、「０
０２」または「００３」のとき、格納用メモリ４へ起動
信号を送信する。これにより、プログラム実行装置１
は、アクセス対象信号のみが相違する２つの第１のアド
レス信号を同一の第２のアドレス信号に変換する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、プロセッサと、プ
ログラム用メモリと、格納用メモリとを用いてプログラ
ムを実行するプログラム実行装置およびプログラム実行
方法に関するものである。

【０００２】

【従来の技術】プロセッサと、プログラム用メモリと、
格納用メモリとを用いてプログラムを実行するプログラ
ム実行装置が知られている。

【０００３】このプログラム実行装置は、通常、マイク
ロコンピュータ（マイコン）と呼ばれ、例えば、光ディ
スク装置、携帯電話、ゲーム機、パーソナルコンピュー
タ、テレビ、電子レンジ、エアコン等のさまざまな電気
・電子装置に搭載されている。

【０００４】このプログラム実行装置は、前記電気・電
子装置を構成する各機器（プログラム実行装置から見れ
ば、外部機器）を制御するために用いられる。例えば、
レーザダイオードやアクチュエータ等へ入力するインプ
ット情報（入力情報）の送出、または、スイッチやセン
サー等から取得したアウトプット情報（出力情報）の解
析等を行う。

【０００５】ところで、このようなプログラム実行装置
では、プログラムに不具合（バグ）が発見された場合
や、前記電気・電子装置の機能を向上（追加）する場合
には、プログラム用メモリに記憶されている古いプログ
ラムを新しいプログラムに書き換えることで、バグの修
正や機能のバージョンアップが図られる。

【０００６】ここで、プログラム用メモリには、古いプ
ログラムから新しいプログラムへ書き換える際に、正常
にプログラムが書き換えられなかった場合に備えて、こ
の書き換えられるプログラム（第１のプログラム）と、
第１のプログラムを正常に実行できない場合に、代行し
て前記電気・電子装置を起動させる非常用のプログラム
（第２のプログラム）とが記憶されている。

【０００７】しかしながら、第１のプログラムと第２の
プログラムとを同一のソースプログラムで作成すると、
第１のプログラムおよび第２のプログラムの実行に用い
られるデータの書き込みおよび読み出しを、格納用メモ
リの別々のメモリ領域で行わなければならない。

【０００８】このため、格納用メモリのメモリ容量が増
設され、このプログラム実行装置を搭載した電気・電子
装置のコストが増大し、また、この電気・電子装置が大
型化し、また、電気・電子装置の重量が重くなるという
問題がある。

【０００９】

【発明が解決しようとする課題】本発明の目的は、２つ
のプログラムを同一のソースプログラムで作成しつつ、
格納用メモリのメモリ容量を削減することができるプロ
グラム実行装置およびプログラム実行方法を提供するこ
とにある。

【００１０】

【課題を解決するための手段】このような目的は、下記
（１）〜（９）の本発明により達成される。

【００１１】（１）プロセッサと、第１のプログラム
と第２のプログラムとが記憶されたプログラム用メモリ
と、前記第１のプログラムおよび前記第２のプログラム
の実行に用いられるデータの書き込みおよび読み出しが
行われる格納用メモリとを有し、前記第１のプログラム
は、前記プロセッサが前記格納用メモリの第１のメモリ
領域へアクセスするようにプログラムされており、前記
第２のプログラムは、前記プロセッサが第２のメモリ領
域へアクセスするようにプログラムされているプログラ
ム実行装置であって、前記プロセッサが前記第２のプロ
グラムに基づいて前記第２のメモリ領域でデータの書き
込みおよび読み出しを行う場合、前記プロセッサが前記
第２のプログラムに基づいて前記第２のメモリ領域へア
クセスしようとすると、前記第１のメモリ領域へアクセ
スするメモリ領域変換手段を有することを特徴とするプ
ログラム実行装置。

【００１２】（２）前記メモリ領域変換手段は、前記
プロセッサからアドレス信号を出力する複数の信号線を
有し、前記複数の信号線のうち所定の信号線に出力され
たビット信号のみが相違する２つのアドレス信号を同一
のアドレス信号に変換するよう構成されている上記
（１）に記載のプログラム実行装置。

【００１３】（３）前記アドレス信号を出力する複数
の信号線のうちには、前記アドレス信号のうちアクセス
対象信号を出力する少なくとも１つのアクセス対象信号
線が含まれており、前記メモリ領域変換手段は、前記プ
ロセッサと前記アクセス対象信号線を介して接続され、
前記アクセス対象信号に基づいて前記格納用メモリを起
動させるための起動信号を送信する起動信号送信手段を
有し、前記起動信号送信手段は、前記プロセッサが前記
第２のプログラムに基づいて前記第２のメモリ領域へア
クセスする際に受信するアクセス対象信号と、前記プロ
セッサが前記第１のプログラムに基づいて前記第１のメ
モリ領域へアクセスする際に受信するアクセス対象信号
とが相違しても、前記第２のメモリ領域へアクセスしよ
うとする際は、前記第１のメモリ領域へアクセスする際
と同一の起動信号を送信して同一の格納用メモリを起動
させるよう構成されている上記（２）に記載のプログラ
ム実行装置。

【００１４】（４）前記所定の信号線が開放されてい
る上記（２）に記載のプログラム実行装置。

【００１５】（５）前記第１のプログラムは、通常の
動作を行うときに実行するプログラムであり、前記第２
のプログラムは、前記第１のプログラムが正常に実行さ
れないときのみに実行するプログラムである上記（１）
ないし（４）のいずれかに記載のプログラム実行装置。

【００１６】（６）前記プログラム用メモリは、プロ
グラムの書き換えが可能な不揮発性メモリである上記
（１）ないし（５）のいずれかに記載のプログラム実行
装置。

【００１７】（７）前記プログラム用メモリは、複数
のメモリ領域で構成されており、該メモリ領域毎にプロ
グラムの書き換えが可能なメモリである上記（６）に記
載のプログラム実行装置。

【００１８】（８）プロセッサが格納用メモリの第１
のメモリ領域へアクセスするようにプログラムされてい
る第１のプログラムと、前記プロセッサが第２のメモリ
領域へアクセスするようにプログラムされている第２の
プログラムとを実行するプログラム実行方法であって、
前記プロセッサが前記第２のプログラムに基づいて前記
第２のメモリ領域でデータの書き込みおよび読み出しを
行う場合、前記プロセッサが前記第２のプログラムに基
づいて前記第２のメモリ領域へアクセスしようとする
と、前記第１のメモリ領域へアクセスすることを特徴と
するプログラム実行方法。

【００１９】（９）前記プロセッサからアドレス信号
を出力する複数の信号線のうち、所定の信号線に出力さ
れたビット信号のみが相違する２つのアドレス信号を同
一のアドレス信号に変換することにより、前記プロセッ
サが前記第２のプログラムに基づいて前記第２のメモリ
領域へアクセスしようとすると、前記第１のメモリ領域
へアクセスする上記（８）に記載のプログラム実行方
法。

【００２０】

【発明の実施の形態】以下、本発明のプログラム実行装
置およびプログラム実行方法を添付図面に示す好適な実
施形態に基づいて詳細に説明する。

【００２１】＜第１実施形態＞図１は、本発明のプログ
ラム実行装置の第１実施形態を示すブロック図、図２
は、図１に示すプログラム実行装置のプロセッサと格納
用メモリとの接続の一例を示すブロック図である。

【００２２】これらの図に示すプログラム実行装置１
は、通常、マイクロコンピュータ（マイコン）と呼ば
れ、例えば、光ディスク装置、携帯電話、ゲーム機、パ
ーソナルコンピュータ、テレビ、電子レンジ、エアコン
等のさまざまな電気・電子装置に搭載されている。

【００２３】このプログラム実行装置１は、プロセッサ
（ＣＰＵ）２と、プログラム用メモリ（フラッシュメモ
リ）３と、格納用メモリ（ＳＲＡＭ）４と、Ｉ／Ｏポー
ト５と、アドレスデコーダ６と、アドレスバス１１と、
データバス１２と、リード／ライト信号線２２と、起動
信号線３１、３２、３３と、アクセス対象信号線４１と
で構成されている。

【００２４】前記プロセッサ２と、プログラム用メモリ
３と、格納用メモリ４と、Ｉ／Ｏポート５とは、アドレ
スバス１１、データバス１２を介して接続されている。

【００２５】また、プロセッサ２と、プログラム用メモ
リ３、格納用メモリ４またはＩ／Ｏポート５とは、それ
ぞれ、リード／ライト信号線２２を介して接続されてい
る。

【００２６】また、プロセッサ２とアドレスデコーダ６
とはアクセス対象信号線４１を介して接続されており、
アドレスデコーダ６と、プログラム用メモリ３、格納用
メモリ４またはＩ／Ｏポート５とは、それぞれ、起動信
号線３１、３２、３３を介して接続されている。

【００２７】プロセッサ２は、通常、ＣＰＵ（Central
Processing Unit）と呼ばれ、図示しない数値演算部と
制御部とで構成されている。

【００２８】このプロセッサ２の基本的な機能として
は、プログラム（命令）の読み出し、プログラムの実行
および読み出したデータの解析等が挙げられる。

【００２９】具体的には、算術および論理演算、プログ
ラムの流れの制御、メモリへのデータの書き込みとメモ
リからのデータの読み出しの制御、前記電気・電子装置
を構成する機器（プログラム実行装置１から見たら外部
機器）、例えば、レーザダイオードやアクチュエータ等
へ入力するインプット情報（入力情報）の送出と、スイ
ッチやセンサー等から出力されたアウトプット情報（出
力情報）の取得の制御を行う。以下、電気・電子機器を
構成するレーザダイオードやアクチュエータ、または、
スイッチやセンサー等を単に「外部機器」と言う。

【００３０】このプロセッサ２は、各種演算や制御にお
いて、例えば、８ビットのデータを１ワード（語長）と
して一度（同時）に処理し得る８ビットＣＰＵで構成さ
れている。

【００３１】また、このプログラム実行装置１は、アド
レス空間を、例えば、２４ビットのデータで表わすよう
構成されており、プロセッサ２は、そのアドレス空間の
中の該当のアドレスを指定するアドレス信号（第１のア
ドレス信号）を複数の信号線を介して、アドレスデコー
ダ６と、プログラム用メモリ３、格納用メモリ４または
Ｉ／Ｏポート５とへ送信する。

【００３２】前記複数の信号線は、アドレスバス１１と
少なくとも一つのアクセス対象信号線４１とを有してお
り、前記第１のアドレス信号のうち後述する番地指定信
号およびアクセス対象信号は、それぞれ、アドレスバス
１１とアクセス対象信号線４１とに出力される。

【００３３】なお、本実施形態では、１ワードを８ビッ
トとしているが、本発明では、これに限らず、例えば、
１ワードを１６ビットとしてもよく、また、３２ビット
としてもよい。

【００３４】また、本実施形態では、プロセッサ２はア
ドレス空間を２４ビットのデータで表わすよう構成され
ているが、本発明では、これに限定されない。

【００３５】プログラム用メモリ３は、書き換えが可能
な不揮発性メモリ、本実施形態では、フラッシュメモリ
である。

【００３６】なお、本実施形態では、プログラム用メモ
リ３はフラッシュメモリであるが、本発明では、これに
限定されず、ＲＯＭ（Read Only Memory）でもよい。

【００３７】このプログラム用メモリ３には、命令に関
するデータ、すなわち、プログラムが記憶されており、
前記プロセッサ２により、このプログラムが読み出され
ることで、プログラム実行装置１を搭載した電気・電子
装置の各種動作が行われる。

【００３８】また、プログラム用メモリ３は、複数のメ
モリブロックで構成されている。このプログラム用メモ
リ３では、メモリブロックに記憶されたプログラムを消
去し、その消去されたメモリブロックに、再度プログラ
ムを記憶させることで、プログラムの書き換えが行われ
る。なお、このプログラムの書き換えは、通常、ブロッ
ク単位で行われる。

【００３９】格納用メモリ４は、ＲＡＭ（Random Acces
s Memory）である。ＲＡＭとしては、例えば、スタティ
ックＲＡＭや、ダイナミックＲＡＭ等が挙げられる。

【００４０】この格納用メモリ４は、例えば、前記プロ
セッサ２が、プログラム用メモリ３からプログラムを読
み出し、該格納用メモリ４の該当のメモリの位置（メモ
リフレーム）へデータを書き込むという命令を実行する
場合、または、該格納用メモリ４の該当のメモリフレー
ムからデータを読み出すという命令を実行する場合に使
用される。

【００４１】具体的には、前記格納用メモリ４の該当の
メモリ領域へデータを書き込む場合、前記格納用メモリ
４では、プロセッサ２の制御により書き込むデータを受
信し、前記該当のメモリフレームへデータが書き込まれ
る。また、前記格納用メモリ４の該当のメモリフレーム
からデータを読み出す場合、前記格納用メモリ４では、
プロセッサ２の制御により前記格納用メモリ４の該当の
メモリフレームからデータが読み出される。

【００４２】Ｉ／Ｏポート５は、プログラム実行装置１
と外部機器との間のインターフェース部を構成する。

【００４３】具体的には、このＩ／Ｏポート５の入力端
子に、プロセッサ２から送出されたインプット情報が入
力され、外部機器は、そのインプット情報を取得するこ
とで、該外部機器の各種動作、例えば、レーザダイオー
ドの発光やアクチュエータの駆動等が行われる。また、
このＩ／Ｏポート５の出力端子に、外部機器からの情
報、例えば、スイッチのＯＮ／ＯＦＦやセンサーの検出
等のアウトプット情報が出力され、プロセッサ２は、そ
のアウトプット情報を取得することで、その情報の取得
後の動作や、その情報の解析等を行う。

【００４４】アドレスバス１１は、前記プロセッサ２
が、データの書き込みや読み出し、または、インプット
情報の送出やアウトプット情報の取得を行う場合に、該
当のメモリフレームや該当の入出力端子に割り付けられ
た番地を指定するために用いられる。なお、このアドレ
スバス１１では、前記プロセッサ２から、プログラム用
メモリ３、格納用メモリ４およびＩ／Ｏポート５へそれ
ぞれ一方向のみの通信が可能である。

【００４５】また、プログラム実行装置１では、メモリ
フレームや入出力端子に割り付けられた番地を１５ビッ
トのデータで表わしている。したがって、前記アドレス
バス１１は、１ビットの信号を伝達する電気信号線を１
５本有している。

【００４６】データバス１２は、前記プロセッサ２が指
定した番地に対応するメモリフレームや入出力端子か
ら、データの読み出しや書き込み、または、インプット
情報の送出やアウトプット情報の取得を行う場合に用い
られる。また、このデータバス１１では、前記プロセッ
サ２と、プログラム用メモリ３、格納用メモリ４および
Ｉ／Ｏポート５とのそれぞれ双方向の通信が可能であ
る。

【００４７】また、このプログラム実行装置１では、前
述したように、１ワードを８ビットのデータで構成す
る。したがって、前記データバス１２は、１ビットの信
号を伝達する電気信号線を８本有している。

【００４８】アドレスデコーダ（起動信号送信手段）６
は、前記プロセッサ２から、プログラム用メモリ３、格
納用メモリ４またはＩ／Ｏポート５等へアクセスする
際、そのアクセス対象を起動させるために備えられてい
る。

【００４９】具体的には、アドレスデコーダ６は、前記
プロセッサ２からアクセス対象信号線４１を介して、ア
クセス対象を示すアクセス対象信号を受信すると、その
アクセス対象へ起動信号線（例えば、アクセス対象が格
納用メモリ４の場合、起動信号線３２）を介して、起動
信号を送信する。

【００５０】そして、その起動信号によりアクセス対象
が起動し、そのアクセス対象のみが、アドレスバス１１
を介して番地指定信号を受信し、データバス１２を介し
て、プロセッサ２からのデータの書き込みや読み出し、
または、インプット情報の送出（書き込み）やアウトプ
ット情報の取得（読み出し）等を行うことができる状態
になる。なお、前記起動信号３１、３２、３３の電圧レ
ベルが、ローレベル（Ｌ）のときは、アクセス対象が起
動状態となり、ハイレベル（Ｈ）のときは、非起動状態
（フローティング状態）となる。

【００５１】なお、本実施形態では、起動信号３１、３
２、３３の電圧レベルが、ローレベル（Ｌ）のときは、
アクセス対象が起動状態となり、ハイレベル（Ｈ）のと
きは、非起動状態となるが、本発明は、これに限らず、
例えば、起動信号３１、３２、３３の電圧レベルが、ハ
イレベル（Ｈ）のときは、アクセス対象が起動状態とな
り、ローレベル（Ｌ）のときは、非起動状態となるよう
構成されていてもよい。

【００５２】リード／ライト信号線２２は、前記プロセ
ッサ２から、プログラム用メモリ３、格納用メモリ４ま
たはＩ／Ｏポート５へリード／ライト信号を送信するた
めに備えられている。前記リード／ライト信号の電圧レ
ベルが、ハイレベル（Ｈ）のときは、プログラム用メモ
リ３、格納用メモリ４またはＩ／Ｏポート５がプロセッ
サ２に対して読み出し（リード）状態となり、ローレベ
ル（Ｌ）のときは、プログラム用メモリ３、格納用メモ
リ４またはＩ／Ｏポート５がプロセッサ２に対して書き
込み（ライト）状態となる。

【００５３】なお、本実施形態では、リード／ライト信
号の電圧レベルが、ハイレベル（Ｈ）のときは、プログ
ラム用メモリ３、格納用メモリ４またはＩ／Ｏポート５
がプロセッサ２に対して読み出し状態となり、ローレベ
ル（Ｌ）のときは、プログラム用メモリ３、格納用メモ
リ４またはＩ／Ｏポート５がプロセッサ２に対して書き
込み状態となるが、本発明では、これに限らず、例え
ば、リード／ライト信号の電圧レベルが、ローレベル
（Ｌ）のときは、プログラム用メモリ３、格納用メモリ
４またはＩ／Ｏポート５がプロセッサ２に対して読み出
し状態となり、ハイレベル（Ｈ）のときは、プログラム
用メモリ３、格納用メモリ４またはＩ／Ｏポート５がプ
ロセッサ２に対して書き込み状態となるよう構成されて
いてもよい。

【００５４】次に、プログラム実行方法（プログラム実
行装置１の作用）について説明する。

【００５５】プログラム実行装置１では、プロセッサ２
が、プログラム用メモリ３に記憶されたプログラムを順
次読み出し、格納用メモリ４へのデータの書き込みや格
納用メモリ４からのデータの読み出し、または、Ｉ／Ｏ
ポート５へのインプット情報の送出（書き込み）やＩ／
Ｏポート５からのアウトプット情報の取得（読み出し）
を行いつつ、プログラムを実行する。

【００５６】具体的には、プログラム実行装置１の電源
をＯＦＦからＯＮにしたとき、まず、プロセッサ２が初
期化される。そして、次に、プロセッサ２は、プログラ
ム用メモリ３を起動し、このプログラム用メモリ３に記
憶されたプログラムを読み出す。

【００５７】プログラム用メモリ３からプログラム（デ
ータ）を読み出す際は、プロセッサ２は、まず、前記リ
ード／ライト信号線２２を介して、リード信号をプログ
ラム用メモリ３へ送信する。

【００５８】次に、プロセッサ２は、前記複数の信号線
を介して第１のアドレス信号を送信する。

【００５９】その第１のアドレス信号のうち番地指定信
号は、アドレスバス１１を介して、プログラム用メモリ
３へ送信される。これにより、読み出すデータが記憶さ
れたメモリフレームに割り付けられた番地が指定され
る。

【００６０】また、前記第１のアドレス信号のうちアク
セス対象信号は、アクセス対象信号線４１を介してアド
レスデコーダ６へ送信される。アドレスデコーダ６は、
このアクセス対象信号を受信すると、前記起動信号線３
１を介して、プログラム用メモリ３へ起動信号を送信す
る。

【００６１】プログラム用メモリ３はこの起動信号を受
信することにより起動し、プロセッサ２は、データバス
１２を介して、プログラム用メモリ３の指定した番地に
対応するメモリフレームに記憶されたデータを受信す
る。

【００６２】これにより、プロセッサ２は、プログラム
用メモリ３からデータを読み出すことができる。

【００６３】プロセッサ２は、以上のような動作を、例
えば、０番地から順次番地を指定し、指定した番地に対
応するメモリフレームに記憶されたデータを順次読み出
していく。

【００６４】そして、プログラム用メモリ３から読み出
したプログラムの中で、例えば、格納用メモリ４の該当
のメモリフレームへデータを書き込むという命令がある
場合には、プロセッサ２は、格納用メモリ４を起動し、
その該当のメモリフレームへデータを書き込む。

【００６５】格納用メモリ４へデータを書き込む際は、
プロセッサ２は、データバス１２を介して、書き込むデ
ータを送信しつつ、前記リード／ライト信号線２２を介
して、ライト信号を格納用メモリ４へ送信する。

【００６６】次に、プロセッサ２は、前記複数の信号線
を介して第１のアドレス信号を送信する。

【００６７】その第１のアドレス信号のうち番地指定信
号は、アドレスバス１１を介して、格納用メモリ４へ送
信される。これにより、データを書き込むメモリフレー
ムに割り付けられた番地が指定される。

【００６８】また、前記第１のアドレス信号のうちアク
セス対象信号は、アクセス対象信号線４１を介してアド
レスデコーダ６へ送信される。アドレスデコーダ６は、
このアクセス対象信号を受信すると、前記起動信号線３
２を介して、格納用メモリ４へ起動信号を送信する。

【００６９】格納用メモリ４はこの起動信号を受信する
ことにより起動し、プロセッサ２から、格納用メモリ４
の指定した番地に対応するメモリフレームへデータが書
き込まれる。

【００７０】これにより、プロセッサ２は、格納用メモ
リ４へデータを書き込むことができる。

【００７１】また、プログラム用メモリ３から読み出し
たプログラムの中で、例えば、格納用メモリ４の該当の
メモリフレームからデータを読み出すという命令がある
場合には、プロセッサ２は、格納用メモリ４を起動し、
その該当のメモリフレームからデータを読み出す。

【００７２】格納用メモリ４からデータを読み出す際
は、プロセッサ２は、まず、前記リード／ライト信号線
２２を介して、リード信号を格納用メモリ４へ送信す
る。

【００７３】次に、プロセッサ２は、前記複数の信号線
を介して第１のアドレス信号を送信する。

【００７４】その第１のアドレス信号のうち番地指定信
号は、アドレスバス１１を介して、格納用メモリ４へ送
信される。これにより、読み出すデータが記憶されたメ
モリフレームに割り付けられた番地が指定される。

【００７５】また、前記第１のアドレス信号のうちアク
セス対象信号は、アクセス対象信号線４１を介してアド
レスデコーダ６へ送信される。アドレスデコーダ６は、
このアクセス対象信号を受信すると、前記起動信号線３
２を介して、格納用メモリ４へ起動信号を送信する。

【００７６】格納用メモリ４はこの起動信号を受信する
ことにより起動し、プロセッサ２は、データバス１２を
介して、格納用メモリ４の指定した番地に対応するメモ
リフレームに記憶されたデータを受信する。

【００７７】これにより、プロセッサ２は、格納用メモ
リ４からデータを読み出すことができる。

【００７８】また、プログラム用メモリ３から読み出し
たプログラムの中で、例えば、外部機器へインプット情
報を送出（書き込み）するという命令がある場合には、
プロセッサ２は、Ｉ／Ｏポート５を起動し、その外部機
器に対応する入力端子へインプット情報を送出する。

【００７９】Ｉ／Ｏポート５へインプット情報を送出す
る際は、プロセッサ２は、データバス１２を介して、イ
ンプット情報を送信しつつ、前記リード／ライト信号線
２２を介して、ライト信号をＩ／Ｏポート５へ送信す
る。

【００８０】次に、プロセッサ２は、前記複数の信号線
を介して第１のアドレス信号を送信する。

【００８１】その第１のアドレス信号のうち番地指定信
号は、アドレスバス１１を介して、Ｉ／Ｏポート５へ送
信される。これにより、インプット情報を送出する入力
端子に割り付けられた番地が指定される。

【００８２】また、前記第１のアドレス信号のうちアク
セス対象信号は、アクセス対象信号線４１を介してアド
レスデコーダ６へ送信される。アドレスデコーダ６は、
このアクセス対象信号を受信すると、前記起動信号線３
３を介して、Ｉ／Ｏポート５へ起動信号を送信する。

【００８３】Ｉ／Ｏポート５はこの起動信号を受信する
ことにより起動し、プロセッサ２から、指定した番地に
対応する入力端子へインプット情報が送出される。

【００８４】これにより、プロセッサ２は、Ｉ／Ｏポー
ト５へインプット情報を送出することができる。また、
外部機器が前記インプット情報を取得することで、前記
電気・電子装置の各種動作が行われる。

【００８５】また、プログラム用メモリ３から読み出し
たプログラムの中で、例えば、外部機器からアウトプッ
ト情報を取得（読み出し）するという命令がある場合に
は、プロセッサ２は、Ｉ／Ｏポート５を起動し、その外
部機器に対応する出力端子からアウトプット情報を取得
する。

【００８６】Ｉ／Ｏポート５からアウトプット情報を取
得する際は、プロセッサ２は、まず、前記リード／ライ
ト信号線２２を介して、リード信号をＩ／Ｏポート５へ
送信する。

【００８７】次に、プロセッサ２は、前記複数の信号線
を介して第１のアドレス信号を送信する。

【００８８】その第１のアドレス信号のうち番地指定信
号は、アドレスバス１１を介して、Ｉ／Ｏポート５へ送
信される。これにより、アウトプット情報を取得する出
力端子に割り付けられた番地が指定される。

【００８９】また、前記第１のアドレス信号のうちアク
セス対象信号は、アクセス対象信号線４１を介してアド
レスデコーダ６へ送信される。アドレスデコーダ６は、
このアクセス対象信号を受信すると、前記起動信号線３
３を介して、Ｉ／Ｏポート５へ起動信号を送信する。

【００９０】Ｉ／Ｏポート５はこの起動信号を受信する
ことにより起動し、プロセッサ２は、データバス１２を
介して、Ｉ／Ｏポート５の指定した番地に対応する出力
端子からアウトプット情報を受信する。

【００９１】これにより、プロセッサ２は、Ｉ／Ｏポー
ト５からアウトプット情報を取得することができる。ま
た、プロセッサ２は、前記アウトプット情報を取得する
ことで、そのアウトプット情報の取得後の動作や、その
アウトプット情報の解析等を行う。

【００９２】ここで、このようなプログラム実行装置１
では、プログラムに不具合（バグ）が発見された場合
や、このプログラム実行装置１を搭載した電気・電子装
置の機能を向上（追加）させる場合には、バグの修正
や、機能のバージョンアップをする必要がある。

【００９３】このような場合、プログラム実行装置１で
は、プログラム用メモリ３に記憶されている古いプログ
ラムを消去し、その古いプログラムが記憶されていたメ
モリブロックへ、バグの修正や、機能をバージョンアッ
プさせる新しいプログラムが書き込まれる。

【００９４】そして、新しいプログラムの書き込みが完
了すると、プログラム実行装置１は、その新しいプログ
ラムを読み出すことができる。すなわち、バグを修正し
たプログラムや、機能をバージョンアップさせたプログ
ラムを実行することができる。

【００９５】ところが、この新しいプログラムが正常に
書き込まれなかった場合、例えば、新しいプログラムを
書き込んでいる間に、電源を落とした場合等には、古い
プログラムと新しいプログラムとがプログラム用メモリ
３上に残っていない可能性がある。

【００９６】古いプログラムおよび新しいプログラムと
がプログラム用メモリ３上に残っていない場合、すなわ
ち、プログラム実行装置１を搭載した電気・電子装置の
通常の制御動作に使用されるプログラム（第１のプログ
ラム）を正常に実行できない場合には、このプログラム
実行装置１を搭載した電気・電子装置が正常に立ち上が
らなくなる（起動しなくなる）。

【００９７】このため、前記プログラム用メモリ３に
は、前記第１のプログラムと、この第１のプログラムを
正常に実行できない場合に、代行して前記電気・電子装
置を起動させる非常用のプログラム（第２のプログラ
ム）とが記憶されている。

【００９８】この第２のプログラムは、第１のプログラ
ムを正常に実行できない場合のみ実行されるプログラム
である。すなわち、プログラム実行装置１では、第１の
プログラムと第２のプログラムとは、それぞれ、同時に
実行されることはない。

【００９９】また、このプログラム実行装置１では、第
１のプログラムと第２のプログラムとは同一のソースプ
ログラムで作成されている。

【０１００】ここで、第１のプログラムは、プロセッサ
が格納用メモリの第１のメモリ領域へアクセスするよう
プログラムされており、第２のプログラムは、前記プロ
セッサが第２のメモリ領域へアクセスするようにプログ
ラムされている。

【０１０１】このプログラム実行装置１では、前記複数
の信号線、すなわち、アドレスバス１１およびアクセス
対象信号線４１と、アドレスデコーダ６と、起動信号線
３２とにより、前記複数の信号線のうち所定の信号線に
出力されたビット信号のみが相違する２つの第１のアド
レス信号を同一のアドレス信号（第２のアドレス信号）
に変換するメモリ変換手段が構成される。

【０１０２】このメモリ変換手段により、プロセッサが
第２のプログラムに基づいて前記第２のメモリ領域でデ
ータの書き込みおよび読み出しを行う場合、プロセッサ
が第２のプログラムに基づいて第２のメモリ領域へアク
セスしようとすると、前記格納用メモリ４の第１のメモ
リ領域へアクセスする。

【０１０３】以下、プロセッサが第２のプログラムに基
づいて前記第２のメモリ領域でデータの書き込みおよび
読み出しを行う場合、プロセッサが第２のプログラムに
基づいて第２のメモリ領域へアクセスしようとすると、
前記格納用メモリ４の第１のメモリ領域へアクセスする
場合について説明する。

【０１０４】図３は、プロセッサ２が格納用メモリ４の
第１のメモリ領域、または、第２のメモリ領域へアクセ
スする際に送信する第１のアドレス信号の一例を２進数
および１６進数で表わした図である。

【０１０５】図３において、第１のアドレス信号の最下
位のビット（Ａ０）から１５番目のビット（Ａ１４）ま
でのビット信号（Ａ０〜Ａ１４）は、前記番地指定信号
３０１である。また、１６番目のビット（Ａ１５）から
最上位のビット（Ａ２３）までのビット信号（Ａ１５〜
Ａ２３）は、前記アクセス対象信号３０２である。

【０１０６】番地指定信号３０１は、前述したように、
プログラム用メモリ３、格納用メモリ４のメモリフレー
ム、または、Ｉ／Ｏポート５の入力端子、出力端子に割
り付けられた番地を示す。

【０１０７】アクセス対象信号３０２は、前述したよう
に、アクセス対象信号線４１を介してアドレスデコーダ
６へ送信される。

【０１０８】そして、前述したように、アドレスデコー
ダ６は、このアクセス対象信号３０２に基づいて、アク
セス対象へ起動信号を送信する。これにより、この起動
信号を受信したアクセス対象のみが起動される。

【０１０９】また、図３において、第１のアドレス信号
ａ「０１００００」は、アクセス対象「００２」の範囲
（領域）のうち先頭番地「００００」を指定する信号で
あり、第１のアドレス信号ｂ「０１７ＦＦＦ」は、アク
セス対象「００２」の範囲のうち後尾番地「７ＦＦＦ」
を指定する信号である。

【０１１０】この第１のアドレス信号ａおよび第１のア
ドレス信号ｂは、プロセッサ２が第１のプログラムに基
づいて格納用メモリ４の第１のメモリ領域へアクセスす
る際、先頭のメモリフレームおよび後尾のメモリフレー
ムへアクセスするときに送信される。

【０１１１】また、第１のアドレス信号ｃ「０１８００
０」は、アクセス対象「００３」の範囲のうち先頭番地
「００００」を指定する信号であり、第１のアドレス信
号ｄ「０１ＦＦＦＦ」は、アクセス対象「００３」の範
囲のうち後尾番地「７ＦＦＦ」を指定する信号である。

【０１１２】この第１のアドレス信号ｃおよび第２のア
ドレス信号ｄは、プロセッサ２が第２のプログラムに基
づいて第２のメモリ領域へアクセスする際、先頭のメモ
リフレームおよび後尾のメモリフレームへアクセスする
ときに送信される。

【０１１３】ここで、本実施形態では、アドレスデコー
ダ６は、アクセス対象信号３０２が「００２」または
「００３」のとき、格納用メモリ４へ起動信号を送信す
るよう構成されている。

【０１１４】すなわち、アドレスデコーダ６は、プロセ
ッサ２が第２のプログラムに基づいて第２のメモリ領域
へアクセスする際に受信するアクセス対象信号３０２
と、プロセッサ２が第１のプログラムに基づいて格納用
メモリ４の第１のメモリ領域へアクセスする際に受信す
るアクセス対象信号３０２とが相違しても、前記第２の
メモリ領域へアクセスしようとする際は、前記第１のメ
モリ領域へアクセスする際と同一の起動信号を送信して
同一の格納用メモリ４を起動させる。

【０１１５】なお、この起動信号と前記番地指定信号３
０１とにより、第２のアドレス信号が構成される。

【０１１６】また、第１のアドレス信号ａおよび第１の
アドレス信号ｃは、番地指定信号３０１が先頭番地「０
０００」を示している。すなわち、番地指定信号３０１
が同一である。

【０１１７】したがって、前記アドレスデコーダ６によ
り、アクセス対象信号３０２のみが相違する第１のアド
レス信号ａと第１のアドレス信号ｃとは同一の第２のア
ドレス信号に変換される。

【０１１８】また、アクセス対象信号３０２のみが相違
し、番地指定信号３０１が後尾番地「７ＦＦＦ」を示す
第１のアドレス信号ｂと第１のアドレス信号ｄとについ
ても、それぞれ、同一の第２のアドレス信号に変換され
る。

【０１１９】また、プロセッサ２が第１のプログラムに
基づいて格納用メモリ４の第１のメモリ領域へアクセス
する際に、先頭番地から後尾番地までの番地を指定する
各第１のアドレス信号と、プロセッサ２が第２のプログ
ラムに基づいて第２のメモリ領域へアクセスする際に、
先頭番地から後尾番地までの番地を指定する各第１のア
ドレス信号についても、それぞれを同一の第２のアドレ
ス信号に変換される。

【０１２０】すなわち、プロセッサ２が第２のプログラ
ムに基づいて第２のメモリ領域へアクセスする際に送信
する第１のアドレス信号は、プロセッサ２が第１のプロ
グラムに基づいて格納用メモリ４の第１のメモリ領域へ
アクセスする際に送信する第１のアドレス信号が変換さ
れる第２のアドレス信号と同一の第２のアドレス信号に
変換される。

【０１２１】これにより、プロセッサが前記第２のプロ
グラムに基づいて前記第２のメモリ領域へアクセスしよ
うとすると、前記格納用メモリ４の第１のメモリ領域へ
アクセスする。

【０１２２】以上説明したように、このプログラム実行
装置１およびプログラム実行方法によれば、第１のプロ
グラムと第２のプログラムとを同一のソースプログラム
で作成しても、プロセッサが第２のプログラムに基づい
て第２のメモリ領域へアクセスする際は、プロセッサが
第１のプログラムに基づいてアクセスする格納用メモリ
４の第１のメモリ領域と同一のメモリ領域へアクセスさ
せることができる。

【０１２３】これにより、格納用メモリ４に第２のメモ
リ領域を設ける必要がないので、格納用メモリ４のメモ
リ容量を削減することができる。

【０１２４】このため、このプログラム実行装置１の製
造にかかるコストを削減することができ、また、このプ
ログラム実行装置１を小型化および軽量化することがで
きる。

【０１２５】よって、このプログラム実行装置１を搭載
した電気・電子装置の製造にかかるコストを削減するこ
とができ、また、この電気・電子装置を小型化および軽
量化することができる。

【０１２６】また、第１のプログラムと第２のプログラ
ムとを同一のソースプログラムで作成することにより、
それぞれのプログラムを開発する時間を短縮することが
でき、また、それぞれのプログラムの管理を簡略化する
ことができる。

【０１２７】また、第１実施形態では、プロセッサ２か
ら第１のアドレス信号を出力する複数の信号線を減らす
ことなく、格納用メモリ４のメモリ領域を共用すること
ができる。

【０１２８】＜第２実施形態＞図４は、本発明のプログ
ラム実行装置の第２実施形態において、プロセッサと格
納用メモリとの接続の一例を示すブロック図である、図
５は、本発明のプログラム実行装置の第２実施形態にお
いて、プロセッサが格納用メモリの第１のメモリ領域、
または、第２のメモリ領域へアクセスする際に送信する
第１のアドレス信号の一例を２進数および１６進数で表
わした図である。

【０１２９】以下、これらの図を参照して本発明のプロ
グラム実行装置の第２実施形態について説明するが、前
述した第１実施形態との相違点を中心に説明し、同様の
事項はその説明を省略する。

【０１３０】本実施形態は、図４において、第１のアド
レス信号を出力する複数の信号線のうちビットＡ１５に
対応する信号線が開放されており、また、図５におい
て、アクセス対象信号は、１７番目のビット（Ａ１６）
から最上位のビット（Ａ２３）までのビット信号（Ａ１
６〜Ａ２３）で構成される。

【０１３１】図５において、第１のアドレス信号ｅ「０
１００００」は、アクセス対象「０１」の範囲のうち先
頭番地「００００」を指定する信号であり、第１のアド
レス信号ｆ「０１７ＦＦＦ」は、アクセス対象「０１」
の範囲のうち後尾番地「７ＦＦＦ」を指定する信号であ
る。

【０１３２】この第１のアドレス信号ｅおよび第１のア
ドレス信号ｆは、プロセッサ２が第１のプログラムに基
づいて格納用メモリ４の第１のメモリ領域へアクセスす
る際、先頭のメモリフレームおよび後尾のメモリフレー
ムへアクセスするときに送信される。

【０１３３】また、第１のアドレス信号ｅおよび第１の
アドレス信号ｆは、それぞれ、ビットＡ１５に「０」を
出力する。

【０１３４】また、第１のアドレス信号ｇ「０１８００
０」は、アクセス対象「０１」の範囲のうち先頭番地
「００００」を指定する信号であり、第１のアドレス信
号ｈ「０１ＦＦＦＦ」は、アクセス対象「０１」の範囲
のうち後尾番地「７ＦＦＦ」を指定する信号である。

【０１３５】この第１のアドレス信号ｇおよび第２のア
ドレス信号ｈは、プロセッサ２が第２のプログラムに基
づいて第２のメモリ領域へアクセスする際、先頭のメモ
リフレームおよび後尾のメモリフレームへアクセスする
ときに送信される。

【０１３６】また、第１のアドレス信号ｇおよび第１の
アドレス信号ｈは、それぞれ、ビットＡ１５に「１」を
出力する。

【０１３７】本実施形態では、アドレスデコーダ６は、
アクセス対象信号が「０１」のとき、格納用メモリ４へ
起動信号を送信するよう構成されている。

【０１３８】ここで、第１のアドレス信号ｅはビットＡ
１５に「０」を出力し、第１のアドレス信号ｇはビット
Ａ１５に「１」を出力するが、それぞれ、アクセス対象
信号が「０１」、番地指定信号が先頭番地「００００」
を示し、第２のアドレス信号が同一となる。

【０１３９】したがって、ビットＡ１５に対応する信号
線に出力されたビット信号のみが相違する第１のアドレ
ス信号ｅと第１のアドレス信号とは同一の第２のアドレ
ス信号に変換される。

【０１４０】また、同様に、アクセス対象信号が「０
１」、番地指定信号が先頭番地「７ＦＦＦ」を示す第１
のアドレス信号ｆと第１のアドレス信号ｈについても、
ビットＡ１５に対応する信号線に出力されたビット信号
が相違するが、それぞれ、同一の第２のアドレス信号に
変換される。

【０１４１】また、プロセッサ２が第１のプログラムに
基づいて格納用メモリ４の第１のメモリ領域へアクセス
する際に、先頭番地から後尾番地までの番地を指定する
各第１のアドレス信号と、プロセッサ２が第２のプログ
ラムに基づいて第２のメモリ領域へアクセスする際に、
先頭番地から後尾番地までの番地を指定する各第１のア
ドレス信号についても、それぞれを同一の第２のアドレ
ス信号に変換される。

【０１４２】すなわち、プロセッサ２が第２のプログラ
ムに基づいて第２のメモリ領域へアクセスする際に送信
する第１のアドレス信号は、プロセッサ２が第１のプロ
グラムに基づいて格納用メモリ４の第１のメモリ領域へ
アクセスする際に送信する第１のアドレス信号が変換さ
れる第２のアドレス信号と同一の第２のアドレス信号に
変換される。

【０１４３】これにより、プロセッサが前記第２のプロ
グラムに基づいて前記第２のメモリ領域へアクセスしよ
うとすると、前記格納用メモリ４の第１のメモリ領域へ
アクセスする。

【０１４４】以上説明したように、第２実施形態におい
ても第１実施形態と同様、第１のプログラムと第２のプ
ログラムとを同一のソースプログラムで作成しても、プ
ロセッサが第２のプログラムに基づいて第２のメモリ領
域へアクセスする際は、プロセッサが第１のプログラム
に基づいてアクセスする格納用メモリ４の第１のメモリ
領域と同一のメモリ領域へアクセスさせることができ、
第１実施形態と同様の効果が得られる。

【０１４５】また、第２実施形態では、第１のアドレス
信号を出力する複数の信号線のうち所定の信号線を開放
するだけで、格納用メモリ４のメモリ領域を共用できる
ので、例えば、アドレスデコーダ６等の既存の回路部分
をそのまま用いることができる。

【０１４６】本発明のプログラム実行装置およびプログ
ラム実行方法においては、例えば、光ディスク装置等の
各種ディスク装置、携帯電話等の各種携帯機器、ゲーム
機、パーソナルコンピュータ、テレビ、電子レンジ、エ
アコン等、あらゆる電気・電子装置に適用することがで
きる。

【０１４７】以上、本発明のプログラム実行装置および
プログラム実行方法を図示の実施形態に基づいて説明し
たが、本発明は、これに限定されるものではなく、各部
の構成は、同様の機能を有する任意の構成のものに置換
することができる。

【０１４８】また、本発明では、同一のソースプログラ
ムで作成されたプログラムが３つ、また、４つ以上記憶
されていて、プロセッサがそれぞれのプログラムに基づ
いてそれぞれのメモリ領域へアクセスしようとする際
は、それぞれが、格納用メモリの同一のメモリ領域へア
クセスするよう構成されていてもよい。

【０１４９】また、本発明では、格納用メモリは、複数
のメモリ領域を有していてもよく、また、複数のメモリ
で構成されていてもよい。

【０１５０】例えば、本発明では、格納用メモリが第１
のメモリ領域と第２のメモリ領域を有しており、プロセ
ッサ２が同一のソースプログラムで作成された第１のプ
ログラムおよび第２のプログラムに基づいてメモリ領域
へアクセスしようとする際は、それぞれ、格納用メモリ
の前記第１のメモリ領域へアクセスするよう構成されて
おり、また、プロセッサ２が同一のソースプログラムで
作成された第３のプログラムおよび第４のプログラムに
基づいてメモリ領域へアクセスしようとする際は、それ
ぞれ、格納用メモリの前記第２のメモリ領域へアクセス
するよう構成されていてもよい。

【０１５１】また、本発明では、プログラム用メモリを
複数備えていてもよい。また、本発明では、プログラム
用メモリ、格納用メモリ、Ｉ／Ｏポート、アドレスデコ
ーダのうち、いずれか一つまたは任意のいずれかがプロ
セッサの内部に搭載されていてもよい。

【０１５２】

【発明の効果】以上説明したように、本発明によれば、
プロセッサが第２のプログラムに基づいて第２のメモリ
領域へアクセスする際は、プロセッサが第１のプログラ
ムに基づいてアクセスする格納用メモリの第１のメモリ
領域と同一のメモリ領域へアクセスするので、第１のプ
ログラムと第２のプログラムとを同一のソースプログラ
ムで作成しつつ、格納用メモリのメモリ容量を削減する
ことができる。

【図面の簡単な説明】

【図１】本発明のプログラム実行装置の第１実施形態を
示すブロック図である。

【図２】図１に示すプログラム実行装置のプロセッサと
格納用メモリとの接続の一例を示すブロック図である。

【図３】図１に示すプログラム実行装置において、プロ
セッサが格納用メモリの第１のメモリ領域、または、第
２のメモリ領域へアクセスする際に送信する第１のアド
レス信号の一例を２進数および１６進数で表わした図で
ある。

【図４】本発明のプログラム実行装置の第２実施形態に
おいて、プロセッサと格納用メモリとの接続の一例を示
すブロック図である。

【図５】本発明のプログラム実行装置の第２実施形態に
おいて、プロセッサが格納用メモリの第１のメモリ領
域、または、第２のメモリ領域へアクセスする際に送信
する第１のアドレス信号の一例を２進数および１６進数
で表わした図である。

【符号の説明】

１プログラム実行装置２プロセッサ３プログラム用メモリ４格納用メモリ５Ｉ／Ｏポート６アドレスデコーダ１１アドレスバス１２データバス２２リード／ライト信号線３１〜３３起動信号線４１アクセス対象信号線３０１番地指定信号３０２アクセス対象信号４０２アクセス対象信号

Claims

【特許請求の範囲】

【請求項１】プロセッサと、第１のプログラムと第２のプログラムとが記憶されたプ
ログラム用メモリと、前記第１のプログラムおよび前記第２のプログラムの実
行に用いられるデータの書き込みおよび読み出しが行わ
れる格納用メモリとを有し、前記第１のプログラムは、前記プロセッサが前記格納用
メモリの第１のメモリ領域へアクセスするようにプログ
ラムされており、前記第２のプログラムは、前記プロセ
ッサが第２のメモリ領域へアクセスするようにプログラ
ムされているプログラム実行装置であって、前記プロセッサが前記第２のプログラムに基づいて前記
第２のメモリ領域でデータの書き込みおよび読み出しを
行う場合、前記プロセッサが前記第２のプログラムに基
づいて前記第２のメモリ領域へアクセスしようとする
と、前記第１のメモリ領域へアクセスするメモリ領域変
換手段を有することを特徴とするプログラム実行装置。
【請求項２】前記メモリ領域変換手段は、前記プロセ
ッサからアドレス信号を出力する複数の信号線を有し、
前記複数の信号線のうち所定の信号線に出力されたビッ
ト信号のみが相違する２つのアドレス信号を同一のアド
レス信号に変換するよう構成されている請求項１に記載
のプログラム実行装置。
【請求項３】前記アドレス信号を出力する複数の信号
線のうちには、前記アドレス信号のうちアクセス対象信
号を出力する少なくとも１つのアクセス対象信号線が含
まれており、前記メモリ領域変換手段は、前記プロセッサと前記アク
セス対象信号線を介して接続され、前記アクセス対象信
号に基づいて前記格納用メモリを起動させるための起動
信号を送信する起動信号送信手段を有し、前記起動信号送信手段は、前記プロセッサが前記第２の
プログラムに基づいて前記第２のメモリ領域へアクセス
する際に受信するアクセス対象信号と、前記プロセッサ
が前記第１のプログラムに基づいて前記第１のメモリ領
域へアクセスする際に受信するアクセス対象信号とが相
違しても、前記第２のメモリ領域へアクセスしようとす
る際は、前記第１のメモリ領域へアクセスする際と同一
の起動信号を送信して同一の格納用メモリを起動させる
よう構成されている請求項２に記載のプログラム実行装
置。
【請求項４】前記所定の信号線が開放されている請求
項２に記載のプログラム実行装置。
【請求項５】前記第１のプログラムは、通常の動作を
行うときに実行するプログラムであり、前記第２のプロ
グラムは、前記第１のプログラムが正常に実行されない
ときのみに実行するプログラムである請求項１ないし４
のいずれかに記載のプログラム実行装置。
【請求項６】前記プログラム用メモリは、プログラム
の書き換えが可能な不揮発性メモリである請求項１ない
し５のいずれかに記載のプログラム実行装置。
【請求項７】前記プログラム用メモリは、複数のメモ
リ領域で構成されており、該メモリ領域毎にプログラム
の書き換えが可能なメモリである請求項６に記載のプロ
グラム実行装置。
【請求項８】プロセッサが格納用メモリの第１のメモ
リ領域へアクセスするようにプログラムされている第１
のプログラムと、前記プロセッサが第２のメモリ領域へ
アクセスするようにプログラムされている第２のプログ
ラムとを実行するプログラム実行方法であって、前記プロセッサが前記第２のプログラムに基づいて前記
第２のメモリ領域でデータの書き込みおよび読み出しを
行う場合、前記プロセッサが前記第２のプログラムに基
づいて前記第２のメモリ領域へアクセスしようとする
と、前記第１のメモリ領域へアクセスすることを特徴と
するプログラム実行方法。
【請求項９】前記プロセッサからアドレス信号を出力
する複数の信号線のうち、所定の信号線に出力されたビ
ット信号のみが相違する２つのアドレス信号を同一のア
ドレス信号に変換することにより、前記プロセッサが前
記第２のプログラムに基づいて前記第２のメモリ領域へ
アクセスしようとすると、前記第１のメモリ領域へアク
セスする請求項８に記載のプログラム実行方法。