CN111124433B - 程序烧写设备、系统及方法 - Google Patents

Abstract

本申请公开了一种程序烧写设备、系统及方法。包括用于存储待下载程序的存储器；与其连接的控制器，用于接收用户的烧写指令，并根据烧写指令，启动预先存储的烧写步骤；根据烧写步骤，读取待下载程序，并将读取的待下载程序和预先存储的至少两个待烧写的快闪存储器的地址编码中每个地址编码的组合信息输出至FPGA芯片；与控制器连接的FPGA芯片，用于根据地址编码，采用预设译码运算，得到待烧写的快闪存储器的地址，并向译码后得到的地址对应的快闪存储器烧写待下载程序；与FPGA芯片相连的快闪存储器底座，以及为上述各器件供电的供电电源。该设备实现了对多个快闪存储器的程序烧写，提高了程序烧写效率。

Description

程序烧写设备、系统及方法

技术领域

本申请涉及通信技术领域，尤其涉及一种程序烧写设备、系统及方法。

背景技术

由于生产线上生产出的Flash芯片内没有应用程序，每个Flash芯片都需要烧录程序后才能使用。传统的程序烧写方法是通过仿真器或串口工具将程序烧写入Flash芯片。如图1所示，J-Link仿真器的一端通过USB接口或串口与PC端相连，J-Link仿真器的另一端通过JTAG接口与Flash芯片相连，PC端上的待下载数据（或称“待下载程序”）通过仿真器烧写入到Flash芯片中。

然而，发明人发现上述程序烧写方法每次只能实现一个Flash芯片的程序烧写，故当需要烧写程序的Flash芯片数量较多时，烧写效率会明显降低，难以满足实际的需要。

发明内容

本申请实施例提供一种程序烧写设备、系统及方法，解决了现有技术的上述问题，提高了程序的烧写效率。

第一方面，提供了一种程序烧写设备，该设备可以包括：

用于存储待下载程序的存储器；

与存储器连接的控制器，用于接收用户的烧写指令，并根据烧写指令，启动预先存储的烧写步骤；根据烧写步骤，读取待下载程序，并将读取的待下载程序和预先存储的至少两个待烧写的快闪存储器的地址编码中每个地址编码的组合信息输出至FPGA芯片，以通过FPGA芯片向至少两个待烧写的快闪存储器烧写待下载程序；

与控制器连接的FPGA芯片，用于接收每个地址编码和待下载程序的组合信息；根据地址编码，采用预设译码运算，得到待烧写的快闪存储器的地址，并向译码后得到的地址对应的快闪存储器烧写待下载程序，存储器与待烧写的快闪存储器的封装格式相同；

分别与存储器、控制器和FPGA芯片连接的供电电源；

与FPGA芯片相连的快闪存储器底座，用于承载待烧写的快闪存储器，存储器底座的型号与待烧写存储器的型号相同。

在一个可选的实现中，控制器，还用于根据用户需求，更新所述烧写步骤。

在一个可选的实现中，控制器，还用于获取烧写完成的快闪存储器的烧写状态，并向FPGA芯片输出烧写完成的快闪存储器的地址和相应烧写状态；

FPGA芯片，还用于接收烧写完成的快闪存储器的烧写状态，以及展示至少两个烧写完成的快闪存储器的烧写状态，烧写状态包括烧写成功和烧写失败。

在一个可选的实现中，FPGA芯片，可以包括：译码器、SPI扩展模块和烧写状态指示模块；

译码器，用于接收组合信息中的地址编码，并根据地址编码，采用预设译码运算，得到待烧写的快闪存储器的地址；

SPI扩展模块，用于接收组合信息中的待下载程序和译码后的待烧写的快闪存储器的地址，以及向译码后得到的待烧写的快闪存储器的地址对应的待烧写的快闪存储器烧写待下载程序；

烧写状态指示模块，用于接收烧写完成的快闪存储器的地址和相应烧写状态，以及展示烧写完成的快闪存储器对应的烧写状态。

第二方面，提供了一种程序烧写系统，该系统可以包括：第一方面的程序烧写设备、通信接口、用于存放计算机程序的存储器和通信总线，其中，程序烧写设备，通信接口，系统存储器通过通信总线完成相互间的通信。

第三方面，提供了一种程序烧写方法，该方法可以包括：

接收烧写指令；

根据烧写指令和预先存储的烧写步骤，读取存储的待下载程序；

对至少两个待烧写的快闪存储器的地址编码，采用预设译码运算，得到至少两个待烧写的快闪存储器的地址；

向译码后得到的地址对应的待烧写的快闪存储器烧写待下载程序。

在一个可选的实现中，接收烧写请求之前，该方法还包括：

根据用户需求，更新所述烧写步骤。

在一个可选的实现中，向译码后得到的地址对应的待烧写的快闪存储器烧写待下载程序之后，该方法还包括：

获取烧写完成的快闪存储器的地址和相应烧写状态；

展示烧写完成的快闪存储器对应的烧写状态，烧写状态包括烧写成功和烧写失败。

第四方面，提供了一种计算机可读存储介质，该计算机可读存储介质内存储有计算机程序，所述计算机程序被处理器执行时实现上述第一方面中任一所述的方法步骤。

本发明实施例提供的程序烧写设备包括：用于存储待下载程序的存储器；与存储器连接的控制器，用于接收用户的烧写指令，并根据烧写指令，启动预先存储的烧写步骤；根据烧写步骤，读取待下载程序，并将读取的待下载程序和预先存储的至少两个地址编码中每个地址编码的组合信息输出至FPGA芯片，以通过FPGA芯片向待烧写的快闪存储器烧写待下载程序；与控制器连接的FPGA芯片，用于接收每个地址编码和待下载程序的组合信息；根据地址编码，采用预设译码运算，得到待烧写的快闪存储器的地址，并向译码后得到的地址对应的快闪存储器烧写待下载程序，存储器与至少两个待烧写的快闪存储器的封装格式相同；分别与存储器、控制器和FPGA芯片连接的供电电源，与FPGA芯片相连的快闪存储器底座，用于承载待烧写的快闪存储器，存储器底座的型号与待烧写存储器的型号相同。该设备通过采用FPGA扩展出至少两个与待烧写的快闪存储器连接的端口，实现对多个快闪存储器片烧写，提高了程序烧写效率。

附图说明

图1为现有技术的一种程序烧写系统的结构示意图；

图2为本发明实施例提供的一种程序烧写系统的结构示意图；

图3为本发明实施例提供的一种程序烧写设备的结构示意图；

图4A为图3中的一种FPGA芯片的结构示意图；

图4B为图3中的另一种FPGA芯片的结构示意图；

图5为本发明实施例提供的一种程序烧写方法的流程示意图；

图6为本发明实施例提供的一种电子设备的结构示意图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本申请一部分实施例，并不是全部的实施例。基于本申请实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

图2为本发明实施例提供的一种程序烧写系统的结构示意图。如图2所示，该系统可以包括：程序烧写设备200和待烧写的快闪存储器组210。

程序烧写设备200与待烧写的快闪存储器组210通过串行外设接口（SerialPeripheral Interface，SPI）连接。

程序烧写设备200，用于接收用户的烧写指令；根据烧写指令，获取至少两个待烧写的快闪存储器的地址，并向该地址对应的待烧写的快闪存储器组210中的快闪存储器烧写存储的待下载程序，如程序。

待烧写的快闪存储器组210包括至少两个待烧写的快闪存储器，即至少两个空Flash芯片，如快闪存储器1至快闪存储器N，N为不小于2的整数。

可选地，程序烧写设备200还可以接收待烧写的快闪存储器组210中快闪存储器的烧写状态。

可选地，程序烧写设备200可以与终端连接，以接收终端发送的待存储的下载数据，程序烧写设备200将待存储的下载数据作为待下载程序；其中，终端可以是个人计算机(personal computer，PC)、笔记本电脑、个人数字助理(PDA)、平板电脑(PAD)等用户设备（User Equipment，UE）。

可见，上述程序烧写系统中的程序烧写设备可以脱离终端，单独执行程序烧写，也可以与终端连接，以接收并存储待下载程序。同时程序烧写设备可以将存储的待下载程序烧写入至少两个快闪存储器，与现有技术一次只能完成对一个快闪存储器的烧写相比，本发明实施例的上述程序烧写系统实现了对多个快闪存储器的同时烧写，提高了烧写效率。

其中，如图3所示，程序烧写设备200可以包括：

用于存储待下载程序的存储器300。

其中，为了实现存储器300与至少两个待烧写的快闪存储器的兼容性，需要保证存储器300与至少两个待烧写的快闪存储器的封装格式相同。

与存储器300连接的控制器310，用于接收用户的烧写指令，并根据烧写指令，启动预先存储的烧写步骤；根据该烧写步骤，读取待下载程序，并将读取的待下载程序和预先存储的至少两个地址编码中每个地址编码的组合信息输出至现场可编程门阵列（Field-Programmable Gate Array，FPGA）320，以通过FPGA芯片向待烧写的快闪存储器烧写待下载程序。

存储器300与控制器310的SPI1口连接。

可选地，由于待下载程序的烧写过程是通过控制器310中存储的烧写步骤进行的，故可以根据用户的烧写需求或待烧写的快闪存储器的封装格式或待烧写的快闪存储器的类型等因素更新所述烧写步骤，如增加、删减和/或修改烧写步骤，以及调整控制器310的硬件配置，使烧写方式更加符合用户需求，同时提高了烧录效率和操作的灵活性。

可选地，控制器310还可以接收PC端发送的待存储的下载数据，并将该待存储的下载数据上传至存储器300，存储器300将待存储的下载数据作为待下载程序。

进一步的，控制器310，还可以用于通过FPGA芯片320获取烧写完成的快闪存储器组210中至少两个待烧写的快闪存储器的烧写状态，并向FPGA芯片320输出至少两个待烧写的快闪存储器的烧写状态，烧写状态包括烧写成功和烧写失败。

与控制器310连接的FPGA芯片320，用于接收每个快闪存储器的地址编码和待下载程序的组合信息；根据地址编码，采用预设译码运算，得到待烧写的快闪存储器组210中至少两个待烧写的快闪存储器的地址，并向译码后得到的地址对应的快闪存储器烧写待下载程序。

FPGA芯片320与控制器310的SPI2口连接。本发明上述实施例中控制器的SPI2口与FPGA芯片320相连，且FPGA芯片320通过预设译码运算将控制器输出的地址编码进行译码，得到与快闪存储器相对应的地址，然后通过片选信号来决定是否向该地址对应的快闪存储器烧写程序，从而实现了对多个快闪存储器的下载，提高了下载效率。

可选地，FPGA芯片320，还用于接收烧写控制器310输出的至少两个烧写完成的快闪存储器的烧写状态，以及展示至少两个烧写完成的快闪存储器的烧写状态，从而直观的了解快闪存储器的烧写状态。

如图4A所示，FPGA芯片320可以包括译码器321、SPI扩展模块322、烧写状态指示模块323；

译码器321，用于接收组合信息中的地址编码，并根据地址编码，采用预设译码运算，得到待烧写的快闪存储器的地址。

该地址编码可以是5位的二进制编码，如00001-01111和10000-10100，将00001-01111和10000-10100分别采用预设译码运算，得到译码后的1-20的地址编号，故可以向20个待烧写的快闪存储器烧写待下载程序。

在一种可实现的方式中，如图4B所示，译码器321可以由两个74HC154译码器组成，每个74HC154包括A引脚、B引脚、C引脚和D引脚共4个二进制编码输入、G1N引脚和G2N引脚共两个使能引脚，以及第一片译码器中1-15的输出引脚和第二片译码器中0-4的输出引脚。

当G1N引脚或G2N引脚为高电平时，译码器输入无效，即G1N引脚或G2N引脚输入为高电平时，译码器不工作。当A4引脚输入为0时，左边的译码器正常工作，右边的译码器不工作。

例如，当输入A4A3A2A1A0=00001时，快闪存储器的烧写地址ADDR1有效，当A4输入为1时，右边的译码器工作，左边的不工作，所以当输入A4A3A 2A1A0 = 10000时，译码器的输出0通道有效，该通道为快闪存储器的烧写地址ADDR16，所以此时快闪存储器的烧写地址ADDR16有效，同理，当A4A3A2A1A0 = 10001时，快闪存储器的烧写地址ADDR17有效。SPI扩展模块322，用于接收组合信息中的待下载程序和译码后得到的地址，以及向译码后得到的地址对应的待烧写的快闪存储器烧写待下载程序；其中，SPI扩展模块322还需要接收控制器发送的控制信号，以控制SPI扩展模块是否向译码后得到的地址对应的待烧写的快闪存储器烧写待下载程序。

烧写状态指示模块323，用于接收烧写完成的快闪存储器的地址和相应烧写状态，以及展示烧写完成的快闪存储器对应的烧写状态。

分别与存储器300、控制器310和FPGA芯片320连接的供电电源330。

其中，供电电源330可以将外接电源的输出电压降低，来为存储器300、控制器310和FPGA芯片320提供电能，如供电电源330可以将外接电源输出的12V直流电压降低至3.3V直流电压。

与FPGA芯片320和至少两个待烧写的快闪存储器中每个待烧写的快闪存储器相连的存储器底座340，用于承载待烧写的快闪存储器；

该存储器底座340的型号与待烧写的快闪存储器的型号相同。

当需要烧写不同型号的快闪存储器时，只需要根据快闪存储器的型号，对存储器底座进行更新即可，不需要重新设计整个快闪存储器的下载电路，进一步提高了烧写效率和操作的灵活性。

在一个例子中，地址编码为10000，待烧写存储器为空Flash芯片，存储器为存储待下载程序的Flash母片。

控制器接收用户输入的烧写指令，启动预先存储的烧写步骤，根据该烧写步骤，从Flash母片中读取待下载程序，并将读取的待下载程序和预先存储的至少两个地址编码中每个地址编码的组合信息输出至FPGA芯片；FPGA芯片将地址编码10000，采用预设译码运算，得到烧写地址为16的空Flash芯片的地址。之后控制器通过FPGA芯片向该地址对应的空Flash芯片烧写待下载程序。

本发明实施例提供的程序烧写设备包括：用于存储待下载程序的存储器；与存储器连接的控制器，用于接收用户的烧写指令，并根据烧写指令，启动预先存储的烧写步骤；根据烧写步骤，读取待下载程序，并将读取的待下载程序和预先存储的至少两个地址编码中每个地址编码的组合信息输出至FPGA芯片，以通过FPGA芯片向待烧写的快闪存储器烧写待下载程序；与控制器连接的FPGA芯片，用于接收每个地址编码和待下载程序的组合信息；根据烧写地址编码，采用预设译码运算，得到待烧写的快闪存储器的地址，并向译码后得到的地址对应的快闪存储器烧写待下载程序，存储器与至少两个待烧写的快闪存储器的封装格式相同；分别与存储器、控制器和FPGA芯片连接的供电电源，与FPGA芯片相连的快闪存储器底座，用于承载待烧写的快闪存储器，存储器底座的型号与待烧写存储器的型号相同。该设备通过采用FPGA扩展出至少两个与待烧写的快闪存储器连接的端口，实现对多个快闪存储器片烧写，提高了程序烧写效率。

与上述设备对应的，本发明实施例还提供一种程序烧写方法，如图5所示，该方法可以包括：

步骤510、接收烧写指令；

步骤520、根据烧写指令和预先存储的烧写步骤，读取存储的待下载程序；

步骤530、对至少两个待烧写的快闪存储器的地址编码，采用预设译码运算，得到至少两个待烧写的快闪存储器的地址。

步骤540、向译码后得到的地址对应的待烧写的快闪存储器烧写待下载程序。

可选地，接收烧写请求之前，该方法还包括：

根据用户需求，更新烧写步骤。

可选地，向译码后得到的地址对应的待烧写的快闪存储器烧写待下载程序之后，该方法还包括：

获取烧写完成的快闪存储器的地址和相应烧写状态；

展示烧写完成的快闪存储器的烧写状态，该烧写状态包括烧写成功和烧写失败。

本发明上述实施例接收烧写指令；根据烧写指令和预先存储的烧写步骤，读取存储的待下载程序；对存储的至少两个待烧写的快闪存储器的地址编码，采用预设译码运算，得到至少两个待烧写的快闪存储器的地址；向译码后得到的地址对应的待烧写的快闪存储器烧写待下载程序。可见，上述方法采用FPGA技术，对SPI端口进行了扩展，实现了对多个待烧写的快闪存储器的下载，提高了下载效率。

本发明实施例还提供了一种电子设备，如图6所示，包括处理器610、通信接口620、存储器630和通信总线640，其中，处理器610，通信接口620，存储器630通过通信总线640完成相互间的通信。

存储器630，用于存放计算机程序、至少两个待烧写的快闪存储器的地址编码和待下载程序，所述计算机程序包括烧写步骤；

处理器610，用于执行存储器630上所存放的程序时，实现如下步骤：

接收烧写指令；

根据烧写指令和预先存储的烧写步骤，读取存储的待下载程序；

对至少两个待烧写的快闪存储器的地址编码，采用预设译码运算，得到至少两个待烧写的快闪存储器的地址。

向译码后得到的地址对应的待烧写的快闪存储器烧写所述待下载程序。

在一个可选的实现中，接收烧写请求之前，根据用户需求，更新烧写步骤。

在一个可选的实现中，向译码后得到的地址对应的待烧写的快闪存储器烧写待下载程序之后，获取烧写完成的快闪存储器的地址和相应烧写状态；

展示烧写完成的快闪存储器的烧写状态，该烧写状态包括烧写成功和烧写失败。

上述提到的通信总线可以是外设部件互连标准（Peripheral ComponentInterconnect，PCI）总线或扩展工业标准结构（Extended Industry StandardArchitecture，EISA）总线等。该通信总线可以分为地址总线、数据总线、控制总线等。为便于表示，图中仅用一条粗线表示，但并不表示仅有一根总线或一种类型的总线。

通信接口用于上述电子设备与其他设备之间的通信。

存储器可以包括随机存取存储器（Random Access Memory，RAM），也可以包括非易失性存储器（Non-Volatile Memory，NVM），例如至少一个磁盘存储器。可选的，存储器还可以是至少一个位于远离前述处理器的存储装置。

上述的处理器可以是通用处理器，包括中央处理器（Central Processing Unit，CPU）、网络处理器（Network Processor，NP）等；还可以是数字信号处理器（Digital SignalProcessing，DSP）。

由于上述实施例中电子设备的各器件解决问题的实施方式以及有益效果可以参见图5所示的实施例中的各步骤来实现，因此，本发明实施例提供的电子设备的具体工作过程和有益效果，在此不复赘述。

在本发明提供的又一实施例中，还提供了一种计算机可读存储介质，该计算机可读存储介质中存储有指令，当其在计算机上运行时，使得计算机执行上述实施例中任一所述的程序烧写方法。

在本发明提供的又一实施例中，还提供了一种包含指令的计算机程序产品，当其在计算机上运行时，使得计算机执行上述实施例中任一所述的程序烧写方法。

本领域内的技术人员应明白，本申请实施例中的实施例可提供为方法、系统、或计算机程序产品。因此，本申请实施例中可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本申请实施例中可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质（包括但不限于磁盘存储器、CD-ROM、光学存储器等）上实施的计算机程序产品的形式。

本申请实施例中是参照根据本申请实施例中实施例的方法、设备（系统）、和计算机程序产品的流程图和／或方框图来描述的。应理解可由计算机程序指令实现流程图和／或方框图中的每一流程和／或方框、以及流程图和／或方框图中的流程和／或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和／或方框图一个方框或多个方框中指定的功能的装置。

这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和／或方框图一个方框或多个方框中指定的功能。

这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和／或方框图一个方框或多个方框中指定的功能的步骤。

尽管已描述了本申请实施例中的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本申请实施例中范围的所有变更和修改。

显然，本领域的技术人员可以对本申请实施例中实施例进行各种改动和变型而不脱离本申请实施例中实施例的精神和范围。这样，倘若本申请实施例中实施例的这些修改和变型属于本申请实施例中权利要求及其等同技术的范围之内，则本申请实施例中也意图包含这些改动和变型在内。

Claims (5)

1.一种程序烧写设备，其特征在于，所述设备包括：

用于存储待下载程序的存储器，其中，所述存储器为Flash母片；

与所述存储器连接的控制器，用于：接收用户烧写指令，并根据所述烧写指令，启动预先存储的烧写步骤；根据所述烧写步骤，从所述存储器中读取所述待下载程序，并将读取的所述待下载程序和预先存储的至少两个待烧写的快闪存储器的地址编码中每个待烧写的快闪存储器的地址编码的组合信息输出至现场可编程门阵列FPGA芯片，以通过所述FPGA芯片向所述至少两个待烧写的快闪存储器烧写待下载程序；

与所述控制器连接的FPGA芯片，用于：接收至少两个所述组合信息；根据所述组合信息中的所述地址编码，采用预设译码运算，得到所述待烧写的快闪存储器的地址，并向译码后得到的所述地址对应的快闪存储器烧写所述组合信息中的待下载程序，所述存储器与所述待烧写的快闪存储器的封装格式相同；

分别与所述存储器、所述控制器和所述FPGA芯片连接的供电电源；

与所述FPGA芯片相连的至少两个快闪存储器底座，任一所述快闪存储器底座用于承载所述待烧写的快闪存储器，任一所述快闪存储器底座的型号与其承载的所述待烧写的快闪存储器的型号相同;

其中，所述控制器，还用于：获取烧写完成的快闪存储器的地址和相应烧写状态，并向所述FPGA芯片输出所述烧写完成的快闪存储器的地址和相应烧写状态；

所述FPGA芯片，包括：译码器、串行外设接口SPI扩展模块和烧写状态指示模块；

所述译码器，用于：接收所述组合信息中的每个地址编码，并根据所述地址编码，采用预设译码运算，得到待烧写的快闪存储器的地址；

所述SPI扩展模块，用于：接收所述组合信息中的待下载程序和所述译码得到的待烧写的快闪存储器的地址，以及向所述译码得到的待烧写的快闪存储器的地址对应的待烧写的快闪存储器烧写所述待下载程序；

所述烧写状态指示模块，用于：接收烧写完成的快闪存储器的地址和相应烧写状态，以及展示所述烧写完成的快闪存储器对应的烧写状态。

2.如权利要求1所述的设备，其特征在于，所述控制器，还用于根据用户需求，更新所述烧写步骤。

3.一种程序烧写系统，其特征在于，所述系统包括：权利要求1或2所述的程序烧写设备、通信接口、用于存放计算机程序的存储器和通信总线，其中，所述程序烧写设备，所述通信接口，所述存储器通过所述通信总线完成相互间的通信。

4.一种程序烧写方法，其特征在于，所述方法基于权利要求1或2所述的程序烧写设备实现。

5.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质内存储有计算机程序，所述计算机程序被处理器执行时实现权利要求4所述的方法。