JP2002358008A

JP2002358008A - データ暗号化回路

Info

Publication number: JP2002358008A
Application number: JP2001167780A
Authority: JP
Inventors: Atsuo Yamaguchi; 敦男山口
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2001-06-04
Filing date: 2001-06-04
Publication date: 2002-12-13
Anticipated expiration: 2021-06-04
Also published as: JP4761652B2; US20020181704A1

Abstract

(57)【要約】【課題】回路規模が小さく、かつ高速処理が可能なデ
ータ暗号化回路を提供する。【解決手段】データ暗号化回路は、暗号化処理または
復号化処理を行なうための演算器１２と、演算器１２へ
入力するブロックデータを保持し、演算器１２での演算
結果を保持するバッファ２および４と、バッファ２およ
び４の状態をそれぞれ保持する状態レジスタ６および８
と、バッファ２および４に暗号化処理を行なうブロック
データを書込み、バッファ２および４に保持された演算
器１２での演算結果を読込むＣＰＵ１と、状態レジスタ
６および８の状態に従い、バッファ２および４、演算器
１２ならびにＣＰＵに各種信号を供給するデコーダ１０
とを含む。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、データ暗号化回路
に関し、特に、データをブロックに分解し、その分解し
たブロック単位に暗号処理または復号処理を行なうデー
タ暗号化回路に関する。

【０００２】

【従来の技術】インターネットに代表される近年のネッ
トワーク技術の進歩に伴ない、様々な情報がネットワー
ク上を流れるようになってきた。そのため、情報の秘匿
性を保つ目的で種々の暗号化手法が提案されている。

【０００３】特許第３０８８３３７号公報に開示されて
いるように、暗号化処理にはデータを６４ビット等の所
定の大きさのブロックに分解し、ブロック単位で暗号化
が行なわれるブロック暗号化処理がある。ブロック暗号
化処理には、ＥＣＢモードとＣＢＣモードとがある。Ｅ
ＣＢモードは、共通鍵暗号法で用いられる基本的なモー
ドである。ＣＢＣモードは、ブロック単位で似たような
データを暗号化すると解読されるおそれがあるので、前
後のブロックとの関連で暗号結果が異なるようにして解
読しづらくした方法である。

【０００４】図２１を参照して、ＥＣＢモードにおける
暗号化処理および復号化処理の概要について説明する。
図２１（Ａ）を参照して、暗号化では、通常のデータ
（メッセージ）Ｍが６４ビットごとに分解され、ブロッ
クＭｎ（ｎ＝１，２，３…）が生成される。送信者およ
び受信者のみが共通に持つ秘密の「鍵」と呼ばれるある
６４ビットのデータＫを用いて、各ブロックごとにＥＣ
Ｂコアが暗号化処理を行ない、６４ビットの暗号文Ｃｎ
（ｎ＝１，２，３…）を生成する（式（１）参照）。

【０００５】Ｃｎ＝Ｋ（Ｍｎ）（ｎ＝１，２，３，…） …（１）図２１（Ｂ）を参照して、復号化では、暗号文Ｃｎ（ｎ
＝１，２，３，…）より、暗号化に用いたものと同じ鍵
Ｋを用いてメッセージＭｎが生成される（式（２）参
照）。

【０００６】Ｍｎ＝Ｋ（Ｃｎ）（ｎ＝１，２，３，…） …（２）図２２を参照して、ＣＢＣモードにおける暗号化処理お
よび復号化処理の概要について説明する。図２２（Ａ）
を参照して、暗号化は、１つ前のブロックＭｎ−１の暗
号文ブロックＣｎ−１と、現在のブロックＭｎとの排他
的論理和を求め、これをＥＣＢコアの入力とし、暗号文
ブロックＣｎを求める。これを繰返して次々と連鎖させ
る（式（３）および式（４）参照）。

【０００７】Ｃ１＝Ｋ（Ｍ１＋ＩＶ） …（３）Ｃｎ＝Ｋ（Ｍｎ＋（Ｃｎ−１））（ｎ＝２，３，…） …（４）ここで、ＩＶ（Initial Value）は初期値であり、最初
の暗号化および復号化の際に用いられる。ＩＶは復号化
時と暗号化時とで同一の値を用いる。ＩＶの値は第三者
に知られてもよいので、ＩＶは送信者と受信者との間で
秘密にしておく必要はない。ＩＶの値を変えると、同じ
メッセージから異なった暗号文が生成される。

【０００８】図２２（Ｂ）を参照して、復号化は、暗号
文ブロックＣｎをＥＣＢモードと同様に復号化した結果
と、１つ前の暗号文ブロックＣｎ−１との排他的論理和
を出力メッセージブロックＭｎとする。これを繰返して
次々と連鎖させる（式（５）および式（６）参照）。式
（５）および式（６）において記号「＋」は排他的論理
和を表わす。

【０００９】Ｍ１＝Ｋ（Ｃ１）＋ＩＶ …（５）Ｍｎ＝Ｋ（Ｃｎ）＋（Ｃｎ−１）（ｎ＝２，３，…） …（６）このような暗号化処理においては、バッファリングの手
法を用いることにより処理速度を向上させることができ
る。

【００１０】図２３は、バッファリングがない場合の暗
号化処理の時間的な流れを示している。ＣＰＵ（Centra
l Processing Unit）は暗号回路（ＥＣＢコア）に入力
を与え、演算が完了するのを待つ。演算が完了すると、
演算が完了したデータを読出し、次のデータを暗号回路
に与える。このような一連の処理をブロックごとに繰返
す。しかし、この方法では、ＣＰＵが演算が完了したデ
ータの読出しや暗号回路へ入力するデータの準備を行な
っている段階では、暗号回路は演算を実行することがで
きない。このため、暗号回路を１００％動作させること
は困難である。

【００１１】一方、図２４は、バッファリングの手法を
用いた場合の暗号化処理の時間的な流れを示している。
ＣＰＵは、入力データを暗号回路に与え、暗号回路が演
算中になったＡ状態で次の入力データを準備し、暗号回
路の入力用バッファに設定する。暗号回路は演算完了
後、演算結果を出力用バッファに書込む。暗号回路は引
き続き入力バッファに設定済みの入力データを取り出
し、すぐに、次の演算を開始する。ＣＰＵは、演算完了
を確認したＢ状態で、出力バッファより演算結果を取出
し、必要な処理を実施する。ＣＰＵは、次の入力データ
を準備して、入力バッファに設定する。これらの操作が
繰返されることにより、短時間で多くのデータの暗号化
を実現している。

【００１２】特開平１１−８８３２０号公報には、入力
バッファおよび出力バッファを暗号回路ごとに設けたデ
ータ暗号化回路が開示されている。このため、このデー
タ暗号化回路は、高速にデータの暗号化を行なうことが
できる。

【００１３】

【発明が解決しようとする課題】しかし、従来のデータ
暗号化回路は、各暗号回路ごとに入力バッファおよび出
力バッファを設けていた。このため、回路規模が大きく
なってしまう。近年、ＩＣ（Integrated Circuit）カー
ドの普及に伴ない、回路規模が小さく、かつ高速に処理
できるデータ暗号化回路の需要が高まっている。

【００１４】本発明は、上述の課題を解決するためにな
されたもので、その目的は、回路規模が小さく、かつ高
速処理が可能なデータ暗号化回路を提供することであ
る。

【００１５】本発明の他の目的は、ＥＣＢモードの暗号
化処理および復号化処理、ならびにＣＢＣモードでの暗
号化処理および復号化処理を実行でき、回路規模が少な
く、かつ高速処理が可能な暗号化回路を提供することで
ある。

【００１６】

【課題を解決するための手段】本発明のある局面に従う
データ暗号化回路は、複数のバッファを含むバッファ部
と、バッファ部に接続され、バッファ部に含まれるいず
れのバッファともデータを入出力可能であり、バッファ
部に含まれるいずれかのバッファより処理対象のブロッ
クデータを読込み、暗号演算処理または復号演算処理を
実行し、いずれかのバッファに処理結果を書込む演算器
と、バッファ部に接続され、バッファ部に含まれるいず
れかのバッファに処理対象のブロックデータを書込み、
いずれかのバッファから演算器での演算結果を読込むデ
ータ制御部と、バッファ部、演算器およびデータ制御部
に接続され、演算器がデータを読込むバッファ、演算器
がデータを書込むバッファ、データ制御部がデータを読
込むバッファおよびデータ制御部がデータを書込むバッ
ファとが重ならないように、演算器およびデータ制御部
の入出力の対象となるバッファを指定するバッファ指定
部とを含む。

【００１７】演算器は、バッファ部に含まれるいずれの
バッファとも入出力可能である。このため、１つのバッ
ファを入力データ用のバッファおよび出力用データのバ
ッファとして兼用できる。また、バッファは複数用意さ
れている。このため、演算器が演算途中であるにも関わ
らず、次に演算される入力データをあらかじめバッファ
に用意しておくことができ、データ暗号化回路の処理性
能が向上する。また、バッファも少なくてすむため、回
路規模が小さく、高速処理が可能なデータ暗号化回路を
実現することができる。

【００１８】好ましくは，バッファ指定部は、バッファ
部に含まれる複数のバッファの取る状態をそれぞれ保持
する複数の状態レジスタと、複数の状態レジスタに接続
され、複数の状態レジスタの値に応じた信号を、バッフ
ァ部を構成する複数のバッファ、演算器およびデータ制
御部に供給するデコーダとを含み、演算器およびデータ
制御部は、デコーダより供給される信号に基づいて動作
する。

【００１９】さらに好ましくは、複数の状態レジスタの
各々は、対応するバッファに、演算前のデータを書込み
可能な状態、演算前のデータが記憶されている状態、演
算結果が記憶されている状態、および記憶されていたデ
ータが演算中の状態のいずれかを示すデータを記憶して
いる。

【００２０】さらに好ましくは、デコーダは、複数のバ
ッファの各々に、データ制御部がブロックデータを書込
み可能か否かを示す第１の信号、データ制御部が演算結
果を読込み可能か否かを示す第２の信号、演算器が演算
待ちの入力データを取り出し可能か否かを示す第３の信
号、および演算器が演算結果を書込み可能か否かを示す
第４の信号を供給する。

【００２１】さらに好ましくは，デコーダは、演算器が
ブロックデータを取出したのと同じバッファに演算結果
を書込むように、第３および第４の信号を供給する。

【００２２】このような信号の制御を行なうことによ
り、ＥＣＢモードでの暗号化処理および復号化処理を行
なうことができるようになる。

【００２３】前記バッファ指定部は、前記演算器がデー
タを書込むバッファと、前記データ制御部がデータを読
込むバッファとが重ならないように指定する。

【００２４】さらに好ましくは、バッファ部は、３つ以
上のバッファにより構成される。３つのバッファを用い
ることにより、入力データ用のバッファ、出力データ用
のバッファの他に、１つ前のブロックに関する入力デー
タ用のバッファを用意することができる。このため、Ｃ
ＢＣモードの暗号処理および復号処理を実行することが
できる。

【００２５】さらに好ましくは、演算器は、データを保
持するレジスタと、レジスタに接続され、レジスタに保
持されたデータに対して暗号化演算または復号化演算を
施し、演算結果をレジスタに書込む演算処理部と、レジ
スタに接続され、モードがCipher Block Chainingモー
ドでかつ現在行なっている処理が暗号処理の場合にレジ
スタに保持された値を出力し、それ以外の場合に０を出
力する第１の選択回路と、第１の選択回路、バッファ部
およびレジスタに接続され、第１の選択回路の出力およ
びバッファ部を構成するいずれかのバッファに保持され
た値の排他的論理和を求め、それを暗号化演算対象の入
力とする、第１の排他的論理和回路と、バッファ部に接
続され、暗号モードがCipher Block Chainingモードで
かつ現在行なっている処理が復号処理の場合にバッファ
部を構成するいずれかのバッファに保持された値とを出
力し、それ以外の場合に０を出力する第２の選択回路
と、第２の選択回路、バッファ部およびレジスタに接続
され、第２の選択回路の出力およびレジスタに保持され
た値の排他的論理和を求め、バッファ部を構成するいず
れかのバッファに書込む第２の排他的論理和回路とを含
む。

【００２６】さらに好ましくは、バッファ指定部は、バ
ッファ部をリングバッファとして機能させる。

【００２７】

【発明の実施の形態】［第１の実施形態］図１を参照し
て、本発明の第１の実施形態に係るデータ暗号化回路
は、暗号化処理または復号化処理を行なうための演算器
１２と、各々演算器１２に接続され、演算器１２へ入力
するブロックデータを保持し、演算器１２での演算結果
を保持するバッファ２および４と、バッファ２および４
の状態をそれぞれ保持する状態レジスタ６および８と、
バッファ２および４に接続され、バッファ２および４に
暗号化処理を行なうブロックデータを書込み、バッファ
２および４に保持された演算器１２での演算結果を読込
むＣＰＵ１と、状態レジスタ６および８、バッファ２お
よび４、演算器１２ならびにＣＰＵ１に接続され、状態
レジスタ６および８の状態に従い、バッファ２および
４、演算器１２ならびにＣＰＵ１に各種信号を供給する
デコーダ１０とを含む。

【００２８】バッファ２は、ＣＰＵ１とデータバスＤ
Ｂ、書込み信号ＷＲおよび読出し信号ＲＤにより接続さ
れている。書込み信号ＷＲが活性化すると、ＣＰＵ１か
らバッファ２へのデータの書込みが可能となる。読出し
信号ＲＤが活性化すると、ＣＰＵ１によるバッファ２の
データの読出しが可能となる。バッファ４に関しても、
バッファ２と同様の状態を取る。このため、その詳細な
説明はここでは繰返さない。

【００２９】バッファ２は、演算器１２と、ロード信号
ＬＤ、ストア信号ＳＴ、データ入力信号ＤＩおよびデー
タ出力信号ＤＯにより接続されている。ロード信号ＬＤ
が活性化すると、バッファ２からのデータの読出しが可
能となる。このため、演算器１２は、データ出力信号Ｄ
Ｏを介して、バッファ２よりブロックデータを読出す。
ストア信号ＳＴが活性化すると、バッファ２へのデータ
の書込みが可能となる。このため、演算器１２は、デー
タ入力信号ＤＩを介して、演算結果をバッファ２に書込
む。バッファ４に関しても、バッファ２と同様の動作を
する。このため、その詳細な説明はここでは繰返さな
い。

【００３０】バッファ２および４は、それぞれ以下に示
すＡからＤまでの４つの状態を取り得る。その状態は、
状態レジスタ６および８にそれぞれ格納されている。状
態Ａは、データがバッファにデータが格納されていない
ことを示す。状態Ｂは、ＣＰＵ１からブロックデータが
書込まれ、演算待ちのデータがあることを示す。状態Ｃ
は、ブロックデータが演算器１２に入力され、演算中で
あることを示す。状態Ｄは、演算器１２での演算結果を
保持していることを示す。

【００３１】それぞれのバッファは、状態Ａ、状態Ｂ、
状態Ｃ、状態Ｄの順で遷移し、状態Ｄまで達すると、状
態Ａに戻る。

【００３２】デコーダ１０は、状態レジスタ６および８
にそれぞれ保持されたバッファ２および４の値に応じ
て、以下に述べる信号をバッファ２および４、演算器１
２ならびにＣＰＵ１に供給する。バッファ２には、ＣＰ
Ｕ１からのデータの書込みの可否を示す信号ＷＲ＿ＥＮ
２、ＣＰＵ１によるデータの読出しの可否を示す信号Ｒ
Ｄ＿ＥＮ２、演算器１２によるデータの読出しの可否を
示す信号ＬＤ＿ＥＮ２、演算器１２による演算結果の書
込みの可否を示す信号ＳＴ＿ＥＮ２が供給される。バッ
ファ４にも同様の信号ＷＲ＿ＥＮ４、ＲＤ＿ＥＮ４、Ｌ
Ｄ＿ＥＮ４およびＳＴ＿ＥＮ４を供給する。

【００３３】また、デコーダ１０は、バッファ２および
４のいずれかにデータを書込むことができることを示す
信号ＷＲ＿ＲＤＹおよびいずれかのバッファからデータ
を読み出すことができることを示す信号ＲＤ＿ＲＤＹ
を、ＣＰＵ１に送信する。信号ＷＲ＿ＲＤＹの示す値
は、信号ＷＲ＿ＥＮ２およびＷＲ＿ＥＮ４の論理和とな
る。信号ＲＤ＿ＲＤＹの示す値は、信号ＲＤ＿ＥＮ２お
よびＲＤ＿ＥＮ４の論理和となる。

【００３４】さらに、デコーダ１０は、演算器１２へ、
演算すべきデータがあるか否かを示す信号ＬＤ＿ＲＤＹ
を供給する。信号ＬＤ＿ＲＤＹの値は、信号ＬＤ＿ＥＮ
２およびＬＤ＿ＥＮ４の論理和となる。信号ＬＤ＿ＲＤ
Ｙに応答して、演算器１２は、暗号化処理を実行する。

【００３５】ＣＰＵ１から供給される信号ＷＲは、デコ
ーダ１０より出力される信号ＷＲ＿ＥＮ２またはＷＲ＿
ＥＮ４により定められるバッファに受け入れられる。デ
コーダ１０は、信号ＷＲ＿ＥＮ２およびＷＲ＿ＥＮ４が
同時にバッファ２および４に供給されることがないよう
に制御を行なう。信号ＲＤも同様に、デコーダ１０より
出力される信号ＲＤ＿ＥＮ２またはＲＤ＿ＥＮ４により
定められるバッファに受け入れられる。デコーダ１０
は、信号ＲＤ＿ＥＮ２およびＲＤ＿ＥＮ４が同時にバッ
ファ２および４に供給されることがないように制御を行
なう。このように、ＣＰＵ１がバッファを選択するので
はなく、デコーダ１０からの信号により自動的にＣＰＵ
１から出力される信号が受け入れられるか否かが決定さ
れる。

【００３６】演算器１２から供給される信号ＬＤは、デ
コーダ１０より出力される信号ＬＤ＿ＥＮ２またはＬＤ
＿ＥＮ４により定められるバッファに受け入れられる。
デコーダ１０は、信号ＬＤ＿ＥＮ２およびＬＤ＿ＥＮ４
が同時にバッファ２および４に供給されることがないよ
うに制御を行なう。信号ＳＴも同様に、デコーダ１０よ
り出力される信号ＳＴ＿ＥＮ２またはＳＴ＿ＥＮ４によ
り定められるバッファに受け入れられる。デコーダ１０
は、信号ＳＴ＿ＥＮ２およびＳＴ＿ＥＮ４が同時にバッ
ファ２および４に供給されることがないように制御を行
なう。このように、演算器１２がバッファを選択するの
ではなく、デコーダ１０からの信号により自動的に演算
器１２から出力される信号が受け入れられるか否かが決
定される。

【００３７】図２を参照し、演算器１２は、ＥＣＢモー
ドの暗号処理および復号処理を行う処理装置であり、Ｅ
ＣＢモードの暗号化または復号化のための演算を行う演
算処理部２１と、演算処理部２１、バッファ２および４
に接続され、バッファ２または４から読込まれた入力デ
ータまたは演算処理部２１で演算処理された結果を保持
するレジスタ２２とを含む。

【００３８】図３を参照して、演算器１２は、入力デー
タが入力されると演算を実行し、その後、データを出力
する。

【００３９】図４を参照して、バッファ２および４と、
信号ＷＲ＿ＥＮ２、ＷＲ＿ＥＮ４、ＲＤ＿ＥＮ２、ＲＤ
＿ＥＮ４、ＬＤ＿ＥＮ２、ＬＤ＿ＥＮ４、ＳＴ＿ＥＮ
２、ＳＴ＿ＥＮ４、ＷＲ＿ＲＤＹ、ＲＤ＿ＲＤＹおよび
ＬＤ＿ＲＤＹとの関係について説明する。

【００４０】図中、ＷＲ＿ＰＯＳとあるのは、次にＣＰ
Ｕ１が書込み可能となったときにデータを書込むバッフ
ァの番号を示しており、ＷＲ＿ＰＯＳの値が「２」およ
び「４」の場合には、ＣＰＵ１がバッファ２および４に
それぞれデータを書込むことを示している。ＷＲ＿ＰＯ
Ｓは、ＣＰＵ１からバッファ２または４にデータが書込
まれるごとに変化し、「２」および「４」の値を交互に
取る。

【００４１】ＲＤ＿ＰＯＳとあるのは、次にＣＰＵ１に
読み出しが可能となったときにデータを読み出すバッフ
ァの番号を示しており、ＲＤ＿ＰＯＳの値が「２」およ
び「４」の場合には、ＣＰＵ１がバッファ２および４か
らそれぞれデータを読込むことを示している。ＲＤ＿Ｐ
ＯＳは、ＣＰＵ１がバッファ２または４からデータを読
込むごとに変化し、「２」および「４」の値を交互に取
る。

【００４２】ＷＲ＿ＥＮの欄の数字はＷＲ＿ＰＯＳの値
と同じであり、「２」の場合には、バッファ２にＣＰＵ
１からデータの書込みが可能であることを示しており、
ＷＲ＿ＥＮの欄が「４」の場合には，バッファ４にＣＰ
Ｕ１からデータの書込みが可能であることを示してい
る。ＷＲ＿ＥＮに示されている値は、ＷＲ＿ＰＯＳの値
で特定されるバッファが状態Ａである場合の、ＷＲ＿Ｐ
ＯＳの値である。

【００４３】ＲＤ＿ＥＮの欄の数字はＲＤ＿ＰＯＳの値
と同じであり、「２」の場合には、バッファ２からＣＰ
Ｕ１にデータの読出しが可能であることを示しており、
ＲＤ＿ＥＮの欄が「４」の場合には、バッファ４からＣ
ＰＵ１にデータの読出しが可能であることを示してい
る。ＲＤ＿ＥＮに示されている値は、ＲＤ＿ＰＯＳの値
で特定されるバッファが状態Ｄである場合の、ＲＤ＿Ｐ
ＯＳの値である。

【００４４】ＬＤ＿ＥＮの欄が「２」の場合には、演算
器１２がバッファ２からデータ読出し可能であることを
示しており、ＬＤ＿ＥＮの欄が「４」の場合には、演算
器１２がバッファ４からデータ読出し可能であることを
示している。ＬＤ＿ＥＮの値は、着目しているバッファ
の状態が状態Ｂである場合のバッファの番号を示してい
る。なお、すべてのバッファが状態Ｂである場合には、
ＲＤ＿ＰＯＳ（またはＷＲ＿ＰＯＳ）の値を示す。ま
た、状態Ｂのバッファから演算器１２へデータが読み出
されると、そのバッファの状態はＢからＣへ遷移する。

【００４５】ＳＴ＿ＥＮの欄が「２」の場合には、バッ
ファ２に演算器１２の演算結果の書込みが可能であるこ
とを示しており、ＳＴ＿ＥＮの欄が「４」の場合には、
バッファ４に演算器１２の演算結果の書込みが可能であ
ることを示している。ＳＴ＿ＥＮの値は、着目している
バッファの状態が状態Ｃである場合のバッファの番号を
示している。また、状態Ｃのバッファへ演算器１２から
データが書込まれると、そのバッファの状態はＣからＤ
へ遷移する。

【００４６】ＷＲ＿ＲＤＹの値は、いずれかのバッファ
が状態Ａであるときに「Ｈ」となり、それ以外の場合に
は「Ｌ」となる。ＷＲ＿ＲＤＹの欄が「Ｈ」の場合に
は、ＣＰＵ１がバッファ２および４のいずれかにデータ
を書込み可能なことを示している。ＷＲ＿ＲＤＹの欄が
「Ｌ」の場合には、バッファ２および４のいずれにもデ
ータを書込むことができないことを示している。なお、
ＣＰＵ１がいずれかのバッファにデータを書込むと、そ
のバッファの状態はＡからＢへ遷移する。

【００４７】ＲＤ＿ＲＤＹの値は、いずれかのバッファ
が状態Ｄであるときに「Ｈ」となり、それ以外の場合に
は「Ｌ」となる。ＲＤ＿ＲＤＹの欄が「Ｈ」の場合に
は、ＣＰＵ１がバッファ２および４のいずれかからデー
タを読出し可能なことを示しており、ＲＤ＿ＲＤＹの欄
が「Ｌ」の場合には、バッファ２および４のいずれかか
らもデータを読み出すことができないことを示してい
る。なお、ＣＰＵ１がいずれかのバッファからデータを
読込むと、そのバッファの状態はＤからＡへ遷移する。

【００４８】ＬＤ＿ＲＤＹの値は、いずれかのバッファ
が状態Ｂであるとき、すなわちＬＤ＿ＥＮの値が「２」
または「４」のときに「Ｈ」となり、それ以外の場合に
は「Ｌ」となる。ＬＤ＿ＲＤＹの欄が「Ｈ」の場合に
は、演算器１２が演算すべきデータがあることを示して
おり、ＬＤ＿ＲＤＹの欄が「Ｌ」の場合には、演算器４
６が演算すべきデータがないことを示している。

【００４９】図４の空欄は、各信号の意味する処理をい
ずれのバッファにも指示しないことを意味する。

【００５０】図５および図６を参照して、このような動
作をするデータ暗号化回路で暗号化処理を行った場合の
処理について説明する。なお、各ブロックの右端に示さ
れているローマ字「Ａ」〜「Ｄ」は、バッファ２および
４の状態を示している。初期状態では、バッファ２およ
び４ともにデータが存在しない状態を示している（Ｓ
１）。ＣＰＵ１がこれから暗号化するデータをバッファ
２に書込むと、バッファ２に入力データがある状態にな
る（Ｓ２）。演算器１２が入力データをバッファ２から
読込み、演算が開始される（Ｓ３）。演算の途中に、Ｃ
ＰＵ１は入力データをバッファ４に書込む（Ｓ４）。演
算が完了すると、演算器１２が結果をバッファ２に書込
む（Ｓ５）。

【００５１】演算器１２は、すぐに入力データをバッフ
ァ４から読込み、演算を開始する（Ｓ６）。ＣＰＵ１
は、演算器１２が演算している間に、演算結果をバッフ
ァ２から読込む（Ｓ７）。図６を参照して、ＣＰＵ１
は、次に演算すべき入力があるか否かを判断する（Ｓ
８）。次に演算すべきデータがなければ（Ｓ８でＮ
Ｏ）、演算が完了した時点で、演算器１２が結果をバッ
ファ４に書込む（Ｓ１６）。ＣＰＵ１がバッファ４から
データを読込み、処理を終了する（Ｓ１５）。

【００５２】次に演算すべきデータがあれば（Ｓ８でＹ
ＥＳ）、演算の途中に、ＣＰＵ１は、入力データをバッ
ファ２に書込む（Ｓ９）。演算が完了すると、演算器１
２が結果をバッファ４に書込む（Ｓ１０）。演算器１２
は、入力データをバッファ２から読込み、演算を開始す
る（Ｓ１１）。ＣＰＵ１は、演算器１２が演算している
間に、演算結果を読込む（Ｓ１２）。

【００５３】ＣＰＵ１は、次に演算すべき入力があるか
否かを判断する（Ｓ１３）。次に演算すべきデータがな
ければ（Ｓ１３でＮＯ）、演算が完了した時点で、演算
器１２が結果をバッファ２に書込む（Ｓ１４）。ＣＰＵ
１がバッファ２からデータを読込み、処理を終了する
（Ｓ１５）。次に演算すべきデータがあれば、ＣＰＵが
入力データをバッファ４に書込む（図５のＳ４）。その
後、Ｓ５以降の処理を繰り返す。

【００５４】以上説明したように、本実施の形態による
と、図１に示すように２つのバッファで構成されるリン
グバッファを用いて入力データ用バッファと出力データ
用バッファとを兼用した。このため、演算器が演算途中
であるにも関わらず、次に演算される入力データをあら
かじめ用意しておくことができ、データ暗号化回路の処
理性能が向上する。また、バッファも少なくてすむた
め、高速処理が可能なデータ暗号化回路を実現すること
ができる。

【００５５】なお、演算器の処理時間は一定であるが、
バッファへの読出し、書込みを含むＣＰＵ１の処理時間
は、一般的にその時に何を実行しているかにより、まち
まちである。このため、リングバッファをさらに多段の
バッファにより構成することにより、暗号処理および復
号処理を高速に実行することができるようになる。

【００５６】［第２の実施形態］図７を参照して、本発
明の第２の実施形態に係るデータ暗号化回路は、暗号化
処理または復号化処理を行なうための演算器４６と、各
々演算器４６に接続され、演算器４６へ入力するブロッ
クデータを保持し、演算器４６での演算結果を保持する
バッファ３２、３４および３６と、バッファ３２、３４
および３６の状態をそれぞれ保持する状態レジスタ３
８、４０および４２と、バッファ３２、３４および３
６、ならびに演算器４６に接続され、バッファ３２、３
４および３６に暗号化処理を行なうブロックデータを書
込み、演算器４６内に設けられた後述するレジスタ６０
に初期値を書込み、バッファ３２、３４および３６に保
持された演算器４６での演算結果を読込むＣＰＵ３１
と、状態レジスタ３８、４０および４２、バッファ３
２、３４および３６、演算器４６ならびにＣＰＵ３１に
接続され、状態レジスタ３８、４０および４２の状態に
従い、バッファ３２、３４および３６、演算器４６なら
びにＣＰＵ３１に各種信号を供給するデコーダ４４とを
含む。

【００５７】バッファ３２、３４および３６は、各々、
ＣＰＵ３１とデータバスＤＢ、書込み信号ＷＲおよび読
出し信号ＲＤにより接続されている。これらの信号の値
によりバッファ３２、３４および３６が取り得る状態
は、第１の実施形態で説明したバッファ２および４と同
様である。このため、その詳細な説明はここでは繰り返
さない。

【００５８】また、バッファ３２、３４および３６は、
各々、演算器４６と、ロード信号ＬＤ、ストア信号Ｓ
Ｔ、データ入力信号ＤＩおよびデータ出力信号ＤＯによ
り接続されている。これらの信号の値によりバッファ３
２、３４および３６が取り得る状態は、第１の実施形態
で説明したバッファ２および４と同様である。このた
め、その詳細な説明はここでは繰り返さない。

【００５９】バッファ３２、３４および３６は、状態Ａ
から状態Ｄまでの４つの状態を取り得る。状態Ａおよび
状態Ｄについては、第１の実施形態に示したものと同様
である。このため、その詳細な説明はここでは繰り返さ
ない。

【００６０】デコーダ４４は、状態レジスタ３８、４０
および４２にそれぞれ保持されたバッファ３２、３４お
よび３６の値に応じて、以下に述べる信号をバッファ３
２、３４および３６、演算器４６ならびにＣＰＵ３１に
供給する。バッファ３２には、ＣＰＵ３１からのデータ
の書込みの可否を示す信号ＷＲ＿ＥＮ３２、ＣＰＵ３１
によるデータの読出しの可否を示す信号ＬＤ＿ＥＮ３
２、演算器４６による演算結果の書込みの可否を示す信
号ＳＴ＿ＥＮ３２が供給される。バッファ３４にも同様
の信号ＷＲ＿ＥＮ３４、ＲＤ＿ＥＮ３４、ＬＤ＿ＥＮ３
４およびＳＴ＿ＥＮ３４を供給する。バッファ３６にも
同様の信号ＷＲ＿ＥＮ３６、ＲＤ＿ＥＮ３６、ＬＤ＿Ｅ
Ｎ３６およびＳＴ＿ＥＮ３６を供給する。

【００６１】また、デコーダ４４は、バッファ３２、３
４および３６のいずれかにデータを書込むことができる
ことを示す信号ＷＲ＿ＲＤＹおよびいずれかのバッファ
からデータを読み出すことができることを示す信号ＲＤ
＿ＲＤＹを、ＣＰＵ３１に送信する。信号ＷＲ＿ＲＤＹ
の示す値は、信号ＷＲ#ＥＮ３２、ＷＲ＿ＥＮ３４およ
びＷＲ＿ＥＮ３６の論理和となる。信号ＲＤ＿ＲＤＹの
示す値は、ＲＤ＿ＥＮ３２、ＲＤ＿ＥＮ３４およびＲＤ
＿ＥＮ３６の論理和となる。

【００６２】さらに、デコーダ４４は、演算器４６へ、
演算すべきデータがあるか否かを示す信号ＬＤ＿ＲＤＹ
を供給する。信号ＬＤ＿ＲＤＹの値は、信号ＬＤ＿ＥＮ
３２、ＬＤ＿ＥＮ３４およびＬＤ＿ＥＮ３６の論理和と
なる。信号ＬＤ＿ＲＤＹに応答して、演算器４６は、暗
号化処理を実行する。

【００６３】ＣＰＵ３１から供給される信号ＷＲは、デ
コーダ４４より出力される信号ＷＲ＿ＥＮ３２、ＷＲ＿
ＥＮ３４またはＷＲ＿ＥＮ３６により定められるバッフ
ァに受け入れられる。デコーダ４４は、信号ＷＲ＿ＥＮ
３２、ＷＲ＿ＥＮ３４およびＷＲ＿ＥＮ３６のいずれか
２つ以上の信号が同時にバッファに供給されることがな
いように制御を行なう。信号ＲＤも同様に、デコーダ４
４より出力される信号ＲＤ＿ＥＮ３２、ＲＤ＿ＥＮ３４
またはＲＤ＿ＥＮ３６により定められるバッファに受け
入れられる。デコーダ４４は、信号ＲＤ＿ＥＮ３２、Ｒ
Ｄ＿ＥＮ３４およびＲＤ＿ＥＮ３６のいずれか２つ以上
が同時にバッファに供給されることがないように制御を
行なう。このように、ＣＰＵ３１がバッファを選択する
のではなく、デコーダ４４からの信号により自動的にＣ
ＰＵ３１から出力される信号が受け入れられるか否かが
決定される。

【００６４】演算器４６から供給される信号ＬＤは、デ
コーダ４４より出力される信号ＬＤ＿ＥＮ３２、ＬＤ＿
ＥＮ３４または信号ＬＤ＿ＥＮ３６により定められるバ
ッファに受け入れられる。デコーダ４４は、信号ＬＤ＿
ＥＮ３２、ＬＤ＿ＥＮ３４およびＬＤ＿ＥＮ３６のいず
れか２つ以上の信号が同時にバッファに供給されること
がないように制御を行なう。信号ＳＴも同様に、デコー
ダ４４より出力される信号ＳＴ＿ＥＮ３２、ＳＴ＿ＥＮ
３４またはＳＴ＿ＥＮ３６により定められるバッファに
受け入れられる。デコーダ１０は、信号ＳＴ＿ＥＮ３
２、ＳＴ＿ＥＮ３４およびＳＴ＿ＥＮ３６のいずれか２
つ以上の信号が同時にバッファに供給されることがない
ように制御を行なう。このように、演算器４６がバッフ
ァを選択するのではなく、デコーダ４４からの信号によ
り自動的に演算器４６から出力される信号が受け入れら
れるか否かが決定される。

【００６５】図８を参照して、演算器４６は、ＥＣＢモ
ードの暗号化または復号化のための演算、ならびにＣＢ
Ｃモードの暗号化または復号化のための演算を実行する
演算処理部６２と、演算処理部６２に接続され、演算処
理部６２に入力される入力データおよび演算処理部６２
の実行結果を保持するレジスタ６０と、レジスタ６０に
保持された値と、ＣＢＣモードでかつ暗号処理の場合に
１となる信号との論理積演算を実行するＡＮＤ回路５６
と、ＡＮＤ回路５６およびレジスタ６０に接続され、Ａ
ＮＤ回路５６の出力と入力データとの排他的論理和を求
め、レジスタ６０に書込むＥＸＯＲ（exclusive-OR）回
路５８と、入力データとＣＢＣモードでかつ復号処理の
場合に１となる信号との論理積演算を実行するＡＮＤ回
路５４と、レジスタ６０およびＡＮＤ回路５４に接続さ
れ、レジスタ６０に保持された値とＡＮＤ回路５４の出
力との排他的論理和を出力するＥＸＯＲ回路５２とを含
む。上述したようにレジスタ６０にはＣＰＵ３１から直
接初期値が書込まれる場合がある。

【００６６】ＥＣＢモードの場合には、ＡＮＤ回路５４
およびＡＮＤ回路５６の出力は０となる。このため、Ｅ
ＸＯＲ回路５８は入力データをレジスタ６０に書込み、
ＥＸＯＲ回路５２はレジスタ６０に保持された出力デー
タを出力する。

【００６７】ＣＢＣモードの暗号処理の場合には、ＡＮ
Ｄ回路５６は、レジスタ６０に保持された１つ前のブロ
ックの暗号データを出力する。ＥＸＯＲ回路５８では、
現在着目しているブロックの入力データと１つ前のブロ
ックの暗号データとの排他的論理和を取り、レジスタ６
０に保持する。演算処理部６２は、レジスタ６０に保持
された値を暗号処理し、レジスタ６０に書込む。レジス
タ６０に書込まれたデータは、次のブロックの暗号化に
用いられるデータとしてＥＸＯＲ回路５８に与えられる
とともに、ＥＸＯＲ回路５２を介して出力される。

【００６８】ＣＢＣモードの復号処理の場合には、入力
データがレジスタ６０に一旦保持され、演算処理部６２
で復号された後、演算結果がレジスタ６０に保持され
る。ＥＸＯＲ回路５２は、レジスタ６０に保持された演
算結果と（第２データとしてバッファから読み出した）
１つ前の入力データとの排他的論理和を取り、出力す
る。

【００６９】図９は、ＣＢＣモードにおける暗号処理の
タイムチャートを示す。第２入力データと１つ前の演算
結果である第１出力データとの間で排他的論理和が計算
され、第１入力データが生成される。その後、演算処理
部６２で第１入力データについての暗号化演算が実行さ
れ、演算結果がレジスタ６０に保持される。演算処理
後、演算結果が第１出力データおよび第２出力データと
して出力される。

【００７０】図１０は、ＣＢＣモードにおける復号処理
のタイムチャートを示す。第１入力データおよび第２入
力データとして、復号対象のブロックデータがレジスタ
６０に書込まれる。演算処理部６２では、レジスタ６０
に保持されたブロックについての復号化演算が実行さ
れ、演算結果がレジスタ６０に保持される。１つ前の入
力データである第２入力データと演算結果である第１出
力データとの間で排他的論理和演算が実行され、演算結
果が第２出力データとして出力される。

【００７１】図１１を参照して、バッファ３２、３４お
よび３６と、信号ＷＲ＿ＥＮ３２、ＷＲ＿ＥＮ３４、Ｗ
Ｒ＿ＥＮ３６、ＲＤ＿ＥＮ３２、ＲＤ＿ＥＮ３４、ＲＤ
＿ＥＮ３６、ＬＤ＿ＥＮ３２、ＬＤ＿ＥＮ３４、ＬＤ＿
ＥＮ３６、ＳＴ＿ＥＮ３２、ＳＴ＿ＥＮ３４、ＳＴ＿Ｅ
Ｎ３６、ＷＲ＿ＲＤＹ、ＲＤ＿ＲＤＹおよびＬＤ＿ＲＤ
Ｙとの関係について説明する。

【００７２】図中、ＷＲ＿ＥＮの欄が「３２」、「３
４」および「３６」の場合には、それぞれバッファ３
２、３４および３６にＣＰＵ３１からデータの書込みが
可能であることを示している。ＷＲ＿ＥＮに示されてい
る値は、着目しているバッファの状態がＡで、そのバッ
ファよりも１つ前のバッファの状態がＡでないときの、
着目しているバッファの番号を示す。なお、着目してい
るバッファの状態がＡであり、それ以外の状態がすべて
Ｂである場合を除く。バッファ３６にとっての１つ前の
バッファとは、バッファ３４を示す。バッファ３４にと
っての１つ前のバッファとは、バッファ３２を示す。バ
ッファ３２にとっての１つ前のバッファとは、バッファ
３６を示す。なお、ＣＰＵ３１がバッファにデータを書
込むと、そのバッファの状態はＡからＢへ遷移する。

【００７３】ＲＤ＿ＥＮの欄が「３２」、「３４」およ
び「３６」の場合には、それぞれバッファ３２、３４お
よび３６からＣＰＵ３１にデータの読出しが可能である
ことを示している。ＲＤ＿ＥＮに示されている値は、着
目しているバッファの状態がＤで、そのバッファよりも
１つ前のバッファの状態がＤでないときの、着目してい
るバッファの番号を示す。なお、ＣＰＵ３１がバッファ
からデータを読み出すと、そのバッファの状態はＤから
Ａへ遷移する。

【００７４】ＬＤ＿ＥＮの欄が「３２」、「３４」およ
び「３６」の場合には、演算器４６が、それぞれバッフ
ァ３２、３４および３６からデータ読出し可能であるこ
とを示している。ＬＤ＿ＥＮの値は、着目しているバッ
ファおよびその１つ前のバッファの状態がＢで、さらに
１つ前のバッファの状態がＢでないときの、着目してい
るバッファの番号を示す。なお、演算器４６へのデータ
の読み出しにより、１つ前のバッファの状態がＢからＣ
へ遷移する。

【００７５】ＳＴ＿ＥＮの欄が「３２」、「３４」およ
び「３６」の場合には、それぞれバッファ３２、３４お
よび３６に演算器４６の演算結果の書込みが可能である
ことを示している。ＳＴ＿ＥＮの値は、状態がＣである
バッファの番号を示している。なお、演算器４６からそ
のバッファへデータが書込まれることにより、そのバッ
ファの状態はＣからＤへ遷移する。

【００７６】ＷＲ＿ＲＤＹの値は、ＷＲ＿ＥＮに値が設
定されている場合に「Ｈ」となり、それ以外の場合には
「Ｌ」となる。ＷＲ＿ＲＤＹの欄が「Ｈ」の場合には、
ＣＰＵ３１がバッファ３２、３４および３６のいずれか
にデータが書込み可能なことを示している。ＷＲ＿ＲＤ
Ｙの欄が「Ｌ」の場合には、バッファ３２、３４および
３６のいずれにもデータを書込むことができないことを
示している。

【００７７】ＲＤ＿ＲＤＹの値は、いずれかのバッファ
が状態Ｄであるとき、すなわちＲＤ＿ＥＮに値が設定さ
れているときに「Ｈ」となり、それ以外の場合には
「Ｌ」となる。ＲＤ＿ＲＤＹの欄が「Ｈ」の場合には、
ＣＰＵ３１がバッファ３２、３４および３６のいずれか
からデータを読出し可能なことを示しており、ＲＤ＿Ｒ
ＤＹの欄が「Ｌ」の場合には、バッファ３２、３４およ
び３６のいずれかからもデータを読み出すことができな
いことを示している。

【００７８】ＬＤ＿ＲＤＹの値は、いずれかのバッファ
が状態Ｂであるとき、すなわちＬＤ＿ＥＮに値が設定さ
れているときに「Ｈ」となり、それ以外の場合には
「Ｌ」となる。ＬＤ＿ＲＤＹの欄が「Ｈ」の場合には、
演算器４６が演算すべきデータがあることを示してお
り、ＬＤ＿ＲＤＹの欄が「Ｌ」の場合には、演算器４６
が演算すべきデータがないことを示している。

【００７９】図１１の空欄は、各信号の意味する処理を
いずれのバッファにも指示しないことを意味する。

【００８０】以下、図１２〜図２０を参照して、このよ
うな動作をするデータ暗号化回路で暗号処理および復号
処理を行なった場合のバッファ３２、３４および３６の
状態について説明する。なお、各ブロックの右端に示さ
れているローマ字「Ａ」〜「Ｄ」は、バッファ２および
４の状態を示している。

【００８１】ＣＢＣ復号においてはバッファにＩＶデー
タを設定しておくことが必要で、ＣＢＣ暗号においては
バッファではなくレジスタ６０にＩＶデータを設定して
おくことが必要で、ＥＣＢにおいてはいずれも必要がな
い。

【００８２】しかし、処理を共通化するためにＩＶデー
タの必要性の有無にかかわらず最初のデータは常にバッ
ファ３２およびレジスタ６０に書込まれ、その結果、バ
ッファ３２はＢ状態となるようにしてもよい。

【００８３】この場合、ＥＣＢでは最初のデータは使用
されないダミーのＩＶデータとなる。もちろん初期デー
タの設定方法はこれに限られるものではなく、他の方法
であってもよい。

【００８４】図１２〜図１４を参照して、データ暗号化
回路でＥＣＢモードの暗号処理または復号処理を行なっ
た場合について説明する。以下の説明では、入力データ
（１）〜（４）の順に４つのブロックデータが入力され
る場合について説明するが、入力データは４つに限定さ
れるものではなく、それ以上の個数であっても、それ以
下の個数であってもよいのは言うまでもない。

【００８５】図１２を参照して、ＣＰＵ３１がダミーの
ＩＶデータをバッファ３２に書込むと、バッファ３２に
入力データがある状態になる（Ｓ２２）。また、この状
態ではバッファ３４および３６には入力データは保持さ
れていない。ＣＰＵ３１が次に処理するデータをバッフ
ァ３４に書込むと、バッファ３４に入力データがある状
態になる（Ｓ２４）。演算器４６が入力データをバッフ
ァ３４から読込み、演算を開始する（Ｓ２６）。次に、
ＣＰＵ３１が入力データをバッファ３６に書込む（Ｓ２
８）。演算が完了すると、演算器４６は、演算結果をバ
ッファ３２に書込む（Ｓ３０）。

【００８６】図１３を参照して、演算器４６は、入力デ
ータをバッファ３６から読込み、演算を開始する（Ｓ３
２）。演算の間に、ＣＰＵ３１が演算結果データをバッ
ファ３２から読込む（Ｓ３４）。ＣＰＵ３１は、入力デ
ータをバッファ３２に書込む（Ｓ３６）。演算が完了す
ると、演算器４６が結果データをバッファ３４に書込む
（Ｓ３８）。演算器４６が入力データをバッファ３２か
ら読込み、演算を開始する（Ｓ４０）。ＣＰＵ３１が演
算結果データをバッファ３４から読込む（Ｓ４２）。

【００８７】図１４を参照して、ＣＰＵ３１が入力デー
タをバッファ３４に書込む（Ｓ４４）。演算が完了し、
演算器４６が結果データをバッファ３６に書込む（Ｓ４
６）。演算器４６が入力データをバッファ３４から読込
み、演算を開始する（Ｓ４８）。ＣＰＵ３１が演算結果
データをバッファ３６から読込む（Ｓ５０）。演算が完
了すると、演算器４６が結果データをバッファ３２に書
込む（Ｓ５２）。ＣＰＵ３１が演算結果データをバッフ
ァ３２から読込む（Ｓ５４）。以上説明したような処理
を繰り返すことにより、ＥＣＢモードでの暗号処理およ
び復号処理が実現される。

【００８８】図１５〜図１７を参照して、データ暗号化
回路でＣＢＣモードの暗号処理を行なった場合について
説明する。以下の説明では、入力データ（１）〜（４）
の順に４つのブロックデータが入力される場合について
説明するが、入力データは４つに限定されるものではな
く、それ以上の個数であっても、それ以下の個数であっ
てもよいのは言うまでもない。

【００８９】図１５を参照して、初期状態では、バッフ
ァ３２、３４および３６ともにデータが存在しない状態
を示している（Ｓ６２）。ＣＰＵ３１がＩＶデータをバ
ッファ３２および演算器４６内のレジスタ６０に書込む
（Ｓ６４）。ＣＰＵ３１が入力データをバッファ３４に
書込む（Ｓ６６）。演算器４６が入力データをバッファ
３４から読込み、演算器４６内のレジスタ６０に書込ま
れたＩＶデータとの排他的論理和を取った後、演算を開
始する（Ｓ６８）。ＣＰＵ３１が入力データをバッファ
３６に書込む（Ｓ７０）。演算が完了すると、演算器４
６が結果データをバッファ３２に書込む（Ｓ７２）。

【００９０】図１６を参照して、演算器４６は、入力デ
ータをバッファ３６から読込み、演算器４６内に残って
いる１つ前の結果データと排他的論理和を取った後、演
算を開始する（Ｓ７４）。ＣＰＵ３１が演算結果データ
をバッファ３２から読込む（Ｓ７６）。ＣＰＵ３１が入
力データをバッファ３２に書込む（Ｓ７８）。演算が完
了すると、演算器４６が結果データをバッファ３４に書
込む（Ｓ８０）。演算器４６は、入力データをバッファ
３２から読込み、演算器４６内に残っている１つ前の結
果データと排他的論理和を取った後，演算を開始する
（Ｓ８２）。ＣＰＵ３１が入力データをバッファ３４か
ら読込む（Ｓ８４）。

【００９１】図１７を参照して、ＣＰＵ３１が入力デー
タをバッファ３４に書込む（Ｓ８６）。演算が完了し、
演算器４６が結果データをバッファ３６に書込む（Ｓ８
８）。演算器４６が入力データをバッファ３４から読込
み、演算器４６内に残っている１つ前の結果データと排
他的論理和を取った後、演算を開始する（Ｓ９０）。Ｃ
ＰＵ３１が演算結果データをバッファ３４から読込む
（Ｓ９２）。演算が完了すると、演算器４６が結果デー
タをバッファ３２に書込む（Ｓ９４）。ＣＰＵ３１は、
演算結果データをバッファ３２から読込む（Ｓ９６）。

【００９２】以上説明したような一連の処理を繰り返す
ことにより、ＣＢＣモードの暗号化処理が実現される。

【００９３】図１８〜図２０を参照して、データ暗号化
回路でＣＢＣモードの復号処理を行なった場合について
説明する。以下の説明では、入力データ（１）〜（４）
の順に４つのブロックデータが入力される場合について
説明するが、入力データは４つに限定されるものではな
く、それ以上の個数であっても、それ以下の個数であっ
てもよいのは言うまでもない。

【００９４】図１８を参照して、初期状態では、バッフ
ァ３２、３４および３６ともにデータが存在しない状態
を示している（Ｓ１０２）。ＣＰＵ３１がＩＶデータを
バッファ３２および演算器４６内のレジスタ６０に書込
む（Ｓ１０４）。ＣＰＵ３１が入力データをバッファ３
４に書込む（Ｓ１０６）。演算器４６が入力データをバ
ッファ３４から読込み、演算を開始する（Ｓ１０８）。
ＣＰＵ３１が入力データを３６に書込む（Ｓ１１０）。
演算が完了すると、演算器４６が、結果データとバッフ
ァ３２に保持されたＩＶデータとの排他的論理和を取
り、バッファ３２に書込む（Ｓ１１２）。

【００９５】図１９を参照して、演算器４６が入力デー
タをバッファ３６から読込み、演算を開始する（Ｓ１１
４）。ＣＰＵ３１が演算結果データをバッファ３２から
読込む（Ｓ１１６）。ＣＰＵ３１が入力データをバッフ
ァ３２に書込む（Ｓ１１８）。演算が完了すると、演算
器４６は、結果データとバッファ３４に保持されている
１つ前の入力データとの排他的論理和を求め，バッファ
３４に書込む（Ｓ１２０）。演算器４６は、入力データ
をバッファ３２から読込み、演算を開始する（Ｓ１２
２）。ＣＰＵ３１は、演算結果データをバッファ３４か
ら読込む（Ｓ１２４）。

【００９６】図２０を参照して、ＣＰＵ３１は入力デー
タをバッファ３４に書込む（Ｓ１２６）。演算が完了す
ると、演算器４６は、結果データとバッファ３６に保持
されている１つ前の入力データとの排他的論理和を求
め、バッファ３６に書込む（Ｓ１２８）。演算器４６
は、入力データをバッファ３４から読込み、演算を開始
する（Ｓ１３０）。ＣＰＵ３１は、演算結果データをバ
ッファ３６から読込む（Ｓ１３２）。演算が完了する
と、演算器４６は、結果データとバッファ３２に残って
いる１つ前の入力データとの排他的論理和を求め、バッ
ファ３２に書込む（Ｓ１３４）。ＣＰＵ３１が演算結果
データをバッファ２から読込む（Ｓ１３６）。

【００９７】１つ前の入力データのバッファの番号は、
結果を書込むバッファの番号と同じであり、ＳＴ＿ＥＮ
３２、３４、３６を用いて１つ前の入力データのバッフ
ァを特定することができる。

【００９８】以上説明したような一連の処理を繰り返す
ことにより、ＣＢＣモードの復号化処理が実現される。

【００９９】以上説明したように、本実施の形態による
と、図７に示すように３つのバッファで構成されるリン
グバッファを用いて入力データ用バッファと出力データ
用バッファとを兼用した。このため、演算器が演算途中
であるにも関わらず、次に演算される入力データをあら
かじめ用意しておくことができ、データ暗号化回路の処
理性能が向上する。また、バッファも少なくてすむた
め，回路規模が小さく、高速処理が可能なデータ暗号化
回路を実現することができる。

【０１００】なお、演算器の処理時間は一定であるが、
バッファへの読み出し、書込みを含むＣＰＵ３１の処理
時間は、一般的にその時に何を実行しているかにより、
まちまちである。このため、リングバッファをさらに多
段のバッファにより構成することにより、暗号処理およ
び復号処理を高速に実行することができるようになる。

【０１０１】また、本実施の形態では、ＥＣＢモードに
おける暗号化処理および復号化処理、ならびにＣＢＣモ
ードにおける暗号化処理および復号化処理を１つの回路
で実現することができる。

【０１０２】なお、図２を参照して、入力データは、レ
ジスタ２２を介さず、直接、演算処理部２１に入力して
もよい。また、レジスタ２２には、演算処理部２１の中
間データを一時的に保持してもよい。

【０１０３】また、図８を参照して、第２入力データ
は、レジスタ６０を介さず、直接演算処理部６２に入力
してもよい。また、レジスタ６０には、演算処理部６２
の中間データを一時的に保持していもよい。

【０１０４】今回開示された実施の形態はすべての点で
例示であって制限的なものではないと考えられるべきで
ある。本発明の範囲は上記した説明ではなくて特許請求
の範囲によって示され、特許請求の範囲と均等の意味お
よび範囲内でのすべての変更が含まれることが意図され
る。

【０１０５】

【発明の効果】回路規模が小さく、かつ高速処理が可能
なデータ暗号化回路を実現することができる。

【図面の簡単な説明】

【図１】第１の実施形態に係るデータ暗号化回路の構
成を示すブロック図である。

【図２】第１の実施形態に係る演算器の構成を示すブ
ロック図である。

【図３】第１の実施形態に係る演算器のタイムチャー
トである。

【図４】バッファとデコーダより出力される各種信号
との関係を示した表である。

【図５】データ暗号化回路による暗号化処理のフロー
チャートである。

【図６】データ暗号化回路による暗号化処理のフロー
チャートである。

【図７】第２の実施形態に係るデータ暗号化回路の構
成を示すブロック図である。

【図８】第２の実施形態に係る演算器の構成を示すブ
ロック図である。

【図９】第２の実施形態に係る演算器によるＣＢＣモ
ードの暗号化時におけるタイムチャートである。

【図１０】第２の実施形態に係る演算器によるＣＢＣ
モードの復号化時におけるタイムチャートである。

【図１１】バッファとデコーダより出力される各種信
号との関係を示した表である。

【図１２】ＥＣＢモードにおける暗号化処理または復
号化処理のフローチャートである。

【図１３】ＥＣＢモードにおける暗号化処理または復
号化処理のフローチャートである。

【図１４】ＥＣＢモードにおける暗号化処理または復
号化処理のフローチャートである。

【図１５】ＣＢＣモードにおける暗号化処理のフロー
チャートである。

【図１６】ＣＢＣモードにおける暗号化処理のフロー
チャートである。

【図１７】ＣＢＣモードにおける暗号化処理のフロー
チャートである。

【図１８】ＣＢＣモードにおける暗号化処理のフロー
チャートである。

【図１９】ＣＢＣモードにおける暗号化処理のフロー
チャートである。

【図２０】ＣＢＣモードにおける暗号化処理のフロー
チャートである。

【図２１】ＥＣＢモードにおける暗号化処理および復
号化処理の概要を示す図である。

【図２２】ＣＢＣモードにおける暗号化処理および復
号化処理の概要を示す図である。

【図２３】バッファリングがない場合の暗号化処理の
タイムチャートである。

【図２４】バッファリングがある場合の暗号化処理の
タイムチャートである。

【符号の説明】

１，３１ＣＰＵ、４，３２，３４，３６バッファ、
６，８，３８，４０，４２状態レジスタ、１０，４４
デコーダ、１２，４６演算器、２１，６２演算処理
部、２２，６０レジスタ、５２，５８ＥＸＯＲ回
路、５４，５６ＡＮＤ回路。

Claims

【特許請求の範囲】

【請求項１】複数のバッファを含むバッファ部と、前記バッファ部に接続され、前記バッファ部に含まれる
いずれのバッファともデータを入出力可能であり、前記
バッファ部に含まれるいずれかのバッファより処理対象
のブロックデータを読込み、暗号演算処理または復号演
算処理を実行し、いずれかのバッファに処理結果を書込
む演算器と、前記バッファ部に接続され、前記バッファ部に含まれる
いずれかのバッファに処理対象のブロックデータを書込
み、いずれかのバッファから前記演算器での演算結果を
読込むデータ制御部と、前記バッファ部、前記演算器および前記データ制御部に
接続され、前記演算器がデータを読込むバッファ、前記
演算器がデータを書込むバッファ、前記データ制御部が
データを読込むバッファおよび前記データ制御部がデー
タを書込むバッファとが重ならないように、前記演算器
および前記データ制御部の入出力の対象となるバッファ
を指定するバッファ指定部とを含む、データ暗号化回
路。
【請求項２】前記バッファ指定部は、前記バッファ部に含まれる複数のバッファの取る状態を
それぞれ保持する複数の状態レジスタと、前記複数の状態レジスタに接続され、前記複数の状態レ
ジスタの値に応じた信号を、前記バッファ部を構成する
複数のバッファ、前記演算器および前記データ制御部に
供給するデコーダとを含み、前記演算器および前記データ制御部は、前記デコーダよ
り供給される信号に基づいて動作する、請求項１に記載
のデータ暗号化回路。
【請求項３】前記複数の状態レジスタの各々は、対応
するバッファに、演算前のデータを書込み可能な状態、
演算前のデータが記憶されている状態、演算結果が記憶
されている状態、および記憶されていたデータが演算中
の状態のいずれかを示すデータを記憶している、請求項
２に記載のデータ暗号化回路。
【請求項４】前記デコーダは、前記複数のバッファの
各々に、前記データ制御部がブロックデータを書込み可
能か否かを示す第１の信号、前記データ制御部が演算結
果を読込み可能か否かを示す第２の信号、前記演算器が
演算待ちの入力データを取り出し可能か否かを示す第３
の信号、および前記演算器が演算結果を書込み可能か否
かを示す第４の信号を供給する、請求項２または３に記
載のデータ暗号化回路。
【請求項５】前記デコーダは、前記演算器がブロック
データを取出したのと同じバッファに演算結果を書込む
ように、前記第３および第４の信号を供給する、請求項
４に記載のデータ暗号化回路。
【請求項６】前記バッファ指定部は、前記演算器がデ
ータを書込むバッファと、前記データ制御部がデータを
読込むバッファとが重ならないように指定する、請求項
１に記載のデータ暗号化回路。
【請求項７】前記バッファ部は、３つ以上のバッファ
により構成される、請求項１〜６のいずれかに記載のデ
ータ暗号化回路。
【請求項８】前記演算器は、データを保持するレジスタと、前記レジスタに接続され、前記レジスタに保持されたデ
ータに対して暗号化演算または復号化演算を施し、演算
結果を前記レジスタに書込む演算処理部と、前記レジスタに接続され、前記モードがCipher Block C
hainingモードでかつ現在行なっている処理が暗号処理
の場合に前記レジスタに保持された値を出力し、それ以
外の場合に０を出力する第１の選択回路と、前記第１の選択回路、前記バッファ部および前記レジス
タに接続され、前記第１の選択回路の出力および前記バ
ッファ部を構成するいずれかのバッファに保持された値
の排他的論理和を求め、それを暗号化演算対象の入力と
する、第１の排他的論理和回路と、前記バッファ部に接続され、暗号モードがCipher Block
Chainingモードでかつ現在行なっている処理が復号処
理の場合に前記バッファ部を構成するいずれかのバッフ
ァに保持された値とを出力し、それ以外の場合に０を出
力する第２の選択回路と、前記第２の選択回路、前記バッファ部および前記レジス
タに接続され、前記第２の選択回路の出力および前記レ
ジスタに保持された値の排他的論理和を求め、前記バッ
ファ部を構成するいずれかのバッファに書込む第２の排
他的論理和回路とを含む、請求項７に記載のデータ暗号
化回路。
【請求項９】前記バッファ指定部は、前記バッファ部
をリングバッファとして機能させる、請求項１〜８のい
ずれかに記載のデータ暗号化回路。