CN115883060A - 一种aes密钥处理电路及方法 - Google Patents

Abstract

本发明公开了一种AES密钥处理电路及方法，所述方法在数据加密或解密过程中，AES密钥处理电路对密钥进行一轮刷新，并使用每次刷新后的密钥更新密钥寄存器中的密钥，直至密钥刷新次数达到预设次数；其中，密钥寄存器只储存当前密钥。与现有技术相比，本技术方案在一轮密钥刷新过程中，只对当前密钥进行储存，从而节省大量的存储单元，使得AES密钥处理电路的面积大大缩小，有利于降低成本。

Description

一种AES密钥处理电路及方法

技术领域

本发明涉及密码电路技术领域，具体涉及一种AES密钥处理电路及方法。

背景技术

AES高级加密标准（Advanced Encryption Standard，AES）作为一种加密方法，广泛应用于通用MCU中，特别是主打性价比的MCU，需要在保证电路可工作于规格要求的工作频率的前提条件下，尽可能缩小各个模块的面积，来控制MCU的成本价格，提高市场竞争力。

传统的AES密钥处理电路，是用寄存器或者sram等存储单元，在数据加密和解密之前，将各轮对应密钥先预刷新之后，按顺序存储于存储单元之中。在此后的加解密过程中，从存储单元中再寻址读出当前轮数对应的密钥。以待加解密的数据位宽为128bit，密钥长度也为128bit为例，总共要进行11轮的数据加密，11轮的数据解密处理，需要11组每组长度为128bit的密钥。所以在进行数据加密和解密操作之前，CPU会先发送一个key_start信号，通知AES模块进行密钥运算并将11轮密钥依次写进存储单元，一共需要消耗11×128bit=1408bit的存储单元。显然，传统的AES密钥处理电路需要较多的存储单元，不利于降低成本。

发明内容

为解决上述问题，本发明提供了一种AES密钥处理电路及方法，大大缩小了AES密钥处理电路的面积。本发明的具体技术方案如下：

一种AES密钥处理电路，所述AES密钥处理电路包括：密钥预刷新控制状态机模块，用于产生密钥预刷新使能，以控制密钥变换模块进行密钥预刷新，并在密钥预刷新完成后输出密钥预刷新完成中断信号；第一或门，与密钥预刷新控制状态机模块连接，对密钥预刷新使能和外部模块配置的密钥刷新使能作或运算；密钥变换模块，与第一或门连接，用于密钥刷新，以更新密钥寄存器中的密钥；数据选择器，与密钥变换模块连接，根据数据选择信号选择相应的密钥传输给密钥寄存器；密钥寄存器，与数据选择器连接，用于储存当前密钥。与现有技术相比，本技术方案使用密钥变换模块对加解密过程中所需的密钥进行刷新，并用刷新后的密钥更新密钥寄存器中的密钥，由于只对当前密钥进行储存，节省了大量的存储单元，使得AES密钥处理电路的面积大大缩小，有利于降低成本。

进一步地，所述密钥变换模块包括密钥正变换模块和密钥反变换模块，其中，密钥正变换模块，与第一或门连接，用于接收密钥预刷新使能或密钥刷新使能，在数据加密过程以及密钥预刷新过程中进行一轮密钥正变换；密钥反变换模块，用于接收密钥刷新使能，以在数据解密过程中进行一轮密钥反变换。使得密钥可以在同一个密钥寄存器中来回刷新，节省多余的存储单元。

进一步地，所述数据选择器包括第一数据选择器和第二数据选择器，其中，第一数据选择器，与密钥正变换模块和密钥反变换模块连接，用于接收密钥正变换模块的输出、密钥反变换模块的输出和外部模块配置的AES方向，并根据AES方向，选择密钥正变换模块或密钥反变换模块的输出作为第二数据选择器的输入；第二数据选择器，与第一数据选择器连接，用于接收第一数据选择器的输出、外部模块配置的初始密钥和外部模块配置的初始密钥配置完成信号，并根据初始密钥配置完成信号，选择第一选择器的输出或初始密钥作为密钥寄存器的输入；其中，所述AES方向包括数据加密方向和数据解密方向。

进一步地，所述处理电路还包括第二或门，与密钥预刷新控制状态机模块连接，用于接收外部模块输入的初始密钥配置完成信号和密钥预刷新控制状态机模块输出的密钥预刷新完成中断信号，并对初始密钥配置完成信号和密钥预刷新完成中断信号作或运算，以生成密钥寄存器写使能来控制密钥寄存器的写入。

进一步地，所述密钥预刷新控制状态机模块包括状态机和计数器；所述状态机用于控制计数器对密钥预刷新使能的脉冲个数进行计数。

一种AES密钥处理方法，所述AES密钥处理方法包括：在数据加密或解密过程中，AES密钥处理电路对密钥进行一轮刷新，并使用每次刷新后的密钥更新密钥寄存器中的密钥，直至密钥刷新次数达到预设次数；其中，密钥寄存器只储存当前密钥。与现有技术相比，本技术方案在一轮密钥刷新过程中，只对当前密钥进行储存，从而节省大量的存储单元，使得AES密钥处理电路的面积大大缩小，有利于降低成本。

进一步地，在数据加密或解密过程开始之前，AES密钥处理电路根据AES模块使能和初始密钥配置完成信号，将密钥寄存器中的密钥更新为初始密钥。

进一步地，所述AES密钥处理电路的AES方向若配置为数据加密方向，则对密钥进行一轮密钥正变换，所述密钥正变换指的是将密钥寄存器中的初始密钥依次刷新到最终密钥；所述AES密钥处理电路的AES方向若配置为数据解密方向，则对密钥进行一轮密钥反变换，所述密钥反变换指的是将密钥寄存器中的最终密钥依次刷新到初始密钥。基于密钥的正反变换，使得密钥可以在同一个密钥寄存器中来回刷新，节省多余的存储单元。

进一步地，所述AES密钥处理电路的AES方向若配置为数据解密方向，则在将密钥寄存器中的密钥刷新到初始密钥之后，AES密钥处理电路根据密钥预刷新控制状态机模块产生的密钥预刷新使能信号进行密钥预刷新；所述密钥预刷新是指在数据解密过程之前先对密钥寄存器中的密钥进行一轮正变换，将密钥寄存器中的密钥更新为最终密钥。

附图说明

图1为AES模块。

图2为本发明一种实施例所述AES密钥处理电路。

图3为本发明一种实施例所述AES密钥处理方法流程图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行详细描述。应当理解，下面所描述的具体实施例仅用于解释本发明，并不用于限定本发明。

在下面的描述中，给出具体细节以提供对实施例的透彻理解。然而，本领域的普通技术人员将理解，可以在没有这些具体细节的情况下实施实施例。例如，电路可以在框图中显示，以便不在不必要的细节中使实施例模糊。在其他情况下，为了不混淆实施例，可以不详细显示公知的电路、结构和技术。

传统的AES密钥处理电路在每次刷新密钥后，会将每个密钥都储存到存储单元中，对存储单元的需求量大，以至于成本较高。因此，本发明提供一种AES密钥处理电路来解决上述问题。在介绍该电路之前，先对AES模块进行介绍，以帮助理解本发明。

如图1所示，AES模块包括总线接口模块、输入缓冲FIFO模块、输出缓冲FIFO模块、数据流控制模块、数据加解密变换模块和密钥处理模块。其中，总线接口模块接收待加/解密的数据，通过输入缓冲FIFO模块和数据流控制模块，给到数据加解密变换模块进行加密或解密。而数据的加密或解密过程则需要密钥处理模块产生的密钥来实现。本发明提供的AES密钥处理电路即是对所述密钥处理模块的优化，下面对AES密钥处理电路的结构和功能进行介绍。

如图2所示，本发明实施例提供的一种AES密钥处理电路，所述处理电路包括：

密钥预刷新控制状态机模块，用于产生密钥预刷新使能，以控制密钥变换模块进行密钥预刷新，并在密钥预刷新完成后输出密钥预刷新完成中断信号。所述密钥预刷新控制状态机模块由一个状态机和一个计数器组成。所述状态机是数字电路中常用的用于完成特定操作的控制中心，该状态机包含3个状态：

S0：等待由CPU配置的密钥开始预刷新信号的到来，并在信号到来后跳转到S1；

S1：发送密钥预刷新使能，并控制计数器对其脉冲个数进行计数。当密钥预刷新使能的脉冲个数达到预设值后（以待加解密的数据位宽为128bit，密钥长度为128bit的AES流程为例，需要产生10个密钥预刷新使能脉冲），停止发送密钥预刷新使能，跳转到S2；

S2：发出密钥预刷新完成中断信号，并清零计数器计数值，返回S0状态。需要说明的是，此时密钥寄存器中的密钥刷新为最终密钥，而且只有当AES方向配置为数据解密方向时，才会接收到外部模块输入的密钥开始预刷新信号。

第一或门，与密钥预刷新控制状态机模块连接，对密钥预刷新使能和外部模块配置的密钥刷新使能作或运算。其中，密钥刷新使能来自于图1中所示的数据加解密变换模块，密钥预刷新使能来自于密钥预刷新控制状态机模块。

密钥变换模块，包括密钥正变换模块和密钥反变换模块；其中，密钥正变换模块，与第一或门连接，用于接收密钥预刷新使能或密钥刷新使能，在数据加密过程以及密钥预刷新过程中进行一轮密钥正变换；密钥反变换模块，用于接收密钥刷新使能，以在数据解密过程中进行一轮密钥反变换。所述密钥正变换模块和密钥反变换模块均由sbox变换电路、异或门和rcon参数变换电路组成，这些电路用于实现密钥的运算，且为现有技术。

数据选择器，包括第一数据选择器和第二数据选择器；其中，第一数据选择器，与密钥正变换模块和密钥反变换模块连接，用于接收密钥正变换模块的输出、密钥反变换模块的输出和外部模块配置的AES方向，并根据AES方向，选择密钥正变换模块或密钥反变换模块的输出作为第二数据选择器的输入；第二数据选择器，与第一数据选择器连接，用于接收第一数据选择器的输出、外部模块配置的初始密钥和外部模块配置的初始密钥配置完成信号，并根据初始密钥配置完成信号，选择第一选择器的输出或初始密钥作为密钥寄存器的输入；其中，所述AES方向包括数据加密方向和数据解密方向。其中，初始密钥和初始密钥配置完成信号均由CPU配置而来，在CPU配置好初始密钥后，就会产生一个初始密钥配置完成信号来通知AES密钥处理电路进行相应的操作。

密钥寄存器，与第二数据选择器连接，用于储存当前密钥。密钥寄存器在每次获得刷新后的密钥时，将密钥传输给图1中所示的数据加解密变换模块进行数据的加密或解密。另外，当密钥正变换模块和密钥反变换模块需要对密钥进行刷新时，也会从密钥寄存器中读取出当前密钥。

第二或门，与密钥预刷新控制状态机模块连接，用于接收外部模块输入的初始密钥配置完成信号和密钥预刷新控制状态机模块输出的密钥预刷新完成中断信号，并对初始密钥配置完成信号和密钥预刷新完成中断信号作或运算，以生成密钥寄存器写使能来控制密钥寄存器的写入。当第二或门接收的是初始密钥配置完成信号，那么密钥寄存器写使能控制密钥寄存器写入CPU配置而来的初始密钥，当第二或门接收的是密钥预刷新完成中断信号，那么密钥寄存器写使能控制密钥寄存器写入密钥正变换模块输出的最终密钥。

与现有技术相比，本AES密钥处理电路使用密钥变换模块对加解密过程中所需的密钥进行刷新，并用刷新后的密钥更新密钥寄存器中的密钥，由于只对当前密钥进行储存，节省了大量的存储单元，使得AES密钥处理电路的面积大大缩小，有利于降低成本。

如图3所示，一种AES密钥处理方法，所述处理方法包括：在数据加密或解密过程中，AES密钥处理电路对密钥进行一轮刷新，并使用每次刷新后的密钥更新密钥寄存器中的密钥，直至密钥刷新次数达到预设次数；其中，密钥寄存器只储存当前密钥。

需要说明的是，一轮刷新指的是一轮密钥正变换或一轮密钥反变换。以待加密或解密的数据位宽为128bit，密钥长度也为128bit的AES加解密流程为例，加密或解密需要经历从round0到round10共10次密钥变换，有key0到key10共11组密钥。其中，key0称为初始密钥，key10称为最终密钥；假设现在加密或解密进行到round3，那么key3就称为当前密钥，所述当前密钥储存在密钥寄存器中。在这个例子中，一轮密钥变换（一轮密钥正变换或一轮密钥反变换）包含10次密钥变换，下文也将以此为例展开说明。

在数据加密或解密过程开始之前，AES密钥处理电路根据AES模块使能（AES模块的工作使能，图中未示出）和初始密钥配置完成信号，将密钥寄存器中的密钥更新为初始密钥key0。所述初始密钥key0由CPU直接配置，当AES模块使能开启且初始密钥配置完成信号到来时，AES密钥处理电路更新密钥寄存器中的密钥为初始密钥值key0。

做好加解密前的准备后，AES密钥处理电路需要判断当前进行的是加密还是解密流程，以执行相应的方法。所述AES密钥处理电路的AES方向若配置为数据加密方向，则对密钥进行一轮密钥正变换，对密钥寄存器的值进行动态刷新，所述密钥正变换指的是将初始密钥依次刷新到最终密钥，即从key0刷新到key1再到key2直至key10；所述AES密钥处理电路的AES方向若配置为数据解密方向，则对密钥进行一轮密钥反变换，所述密钥反变换指的是将最终密钥依次刷新到初始密钥，即从key10刷新到key9再到key8直至key0。

其中，所述密钥正变换的变换方法如下：

w0_nxt = sbox[rot(w3)] ^ w0 ^ rcon；

w1_nxt = w1 ^ w0_nxt；

w2_nxt = w2 ^ w1_nxt；

w3_nxt = w3 ^ w2_nxt；

其中，w0、w1、w2和w3组成正变换前的密钥key，由前述可知，key0到key10中每个key为128bit的数据，所以w0、w1、w2和w3均为32bit，且w0[31:0]=key[127:96]、w1[31:0]=key[95:64]、w2[31:0]=key[63:32]、w3[31:0]=key[31:0]；

sbox操作采用查表法或变换法，优选地，在本实施例中采用变换法；

rot(w3)代表将w3的高8bit与低24bit交换位置，即rot(w3)={w3[23:0],w3[31:24]}；

^符号代表异或操作；

rcon为可变参数，用于生成w0_nxt，AES规范规定，在加密过程中需要10次正变换，rcon依次是：32’h100_0000、32’h200_0000、32’h400_0000、32’h800_0000、32’h1000_0000、32’h2000_0000、32’h4000_0000、32’h8000_0000、32’h1b00_0000、32’h3600_0000；

w0_nxt、w1_nxt、w2_nxt和w3_nxt组成正变换后的密钥key_nxt，且w0_nxt[31:0]=key_nxt[127:96]、w1_nxt[31:0]=key_nxt[95:64]、w2_nxt[31:0]=key_nxt[63:32] 、w3_nxt[31:0]=key_nxt[31:0]。

所述反变换的变换方法如下：

w0_nxt = sbox[rot(w3 ^ w2)] ^ w0 ^ rcon；

w1_nxt = w1 ^ w0；

w2_nxt = w2 ^ w1；

w3_nxt = w3 ^ w2；

其中，w0、w1、w2和w3组成反变换前的密钥key；

rcon为可变参数，用于生成w0_nxt，AES规范规定，在解密过程中需要10次反变换，rcon依次是：32’h3600_0000、32’h1b00_0000、32’h8000_0000、32’h4000_0000、32’h2000_0000、32’h1000_0000、32’h1000_0000、32’h400_0000、32’h200_0000、32’h100_0000。

基于密钥的正反变换，使得密钥可以在同一个密钥寄存器中来回刷新，节省多余的存储单元。所述密钥寄存器的大小等于一个密钥key的大小，在本实施例中，密钥寄存器的大小为128bit。需要说明的是，每完成一次密钥刷新，密钥寄存器将最新的密钥传输给图1中所示的数据加解密变换模块进行数据的加密或解密，然后等待数据加解密变换模块的密钥刷新使能继续对密钥进行下一次刷新，直至密钥刷新次数达到预设次数。所述密钥刷新次数由密钥预刷新控制状态机模块的计数器对密钥刷新使能计数得到。

需要说明的是，所述AES密钥处理电路的AES方向若配置为数据解密方向，则在将密钥寄存器中的密钥刷新到初始密钥之后，AES密钥处理电路根据密钥预刷新使能信号进行密钥预刷新，所述密钥预刷新指的是在数据解密之前先对密钥进行一轮正变换，将密钥寄存器中的密钥更新为最终密钥，否则无法实现所谓的密钥反变换。优选地，在密钥预刷新过程中，完成一轮完整的正变换后直接将密钥寄存器中的密钥更新为最终密钥，不需要对中间过程的密钥进行更新。当所述AES密钥处理电路的AES方向配置为数据加密方向时，不需要进行密钥预刷新。

在执行一轮密钥变换的过程中，仅当密钥刷新使能有效时，才对密钥进行刷新。若为加密方向，则用一次正变换之后的密钥来更新密钥寄存器；若为解密方向，则用一次密钥反变换之后的密钥来更新密钥寄存器。一次密钥变换之后，判断当前刷新次数是否达到预设次数（比如当密钥长度为128bit时，预设次数为10），若达到预设次数，说明一轮完整的数据加密或解密已进行完毕，一轮完整的密钥正变换或反变换也进行完毕，返回等待CPU配置初始密钥。若当前密钥刷新次数未达到预设次数，则等待数据加解密变换模块的密钥刷新使能到来。

与现有技术相比，本AES密钥处理方法在一轮密钥刷新过程中，只对当前密钥进行储存，从而节省大量的存储单元，使得AES密钥处理电路的面积大大缩小，有利于降低成本。

显然，上述的实施例仅仅是本发明一部分实施例，而不是全部的实施例，各个实施例之间的技术方案可以相互结合。此外，如果实施例中出现“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等术语，其指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位或以特定的方位构造和操作，因此不能理解为对本发明的限制。如果实施例中出现“第一”、“第二”、“第三”等术语，是为了便于相关特征的区分，不能理解为指示或暗示其相对重要性、次序的先后或者技术特征的数量。

另外，在本发明的描述中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。

本领域普通技术人员可以理解：实现上述各方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成。这些程序可以存储于计算机可读取存储介质（比如ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质）中。该程序在执行时，执行包括上述各方法实施例的步骤。

最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (9)

1.一种AES密钥处理电路，其特征在于，所述AES密钥处理电路包括：

密钥预刷新控制状态机模块，用于产生密钥预刷新使能，以控制密钥变换模块进行密钥预刷新，并在密钥预刷新完成后输出密钥预刷新完成中断信号；

第一或门，与密钥预刷新控制状态机模块连接，对密钥预刷新使能和外部模块配置的密钥刷新使能作或运算；

密钥变换模块，与第一或门连接，用于密钥刷新，以更新密钥寄存器中的密钥；

数据选择器，与密钥变换模块连接，根据数据选择信号选择相应的密钥传输给密钥寄存器；

密钥寄存器，与数据选择器连接，用于储存当前密钥。

2.根据权利要求1所述的一种AES密钥处理电路，其特征在于，所述密钥变换模块包括密钥正变换模块和密钥反变换模块，其中，

密钥正变换模块，与第一或门连接，用于接收密钥预刷新使能或密钥刷新使能，在数据加密过程以及密钥预刷新过程中进行一轮密钥正变换；

密钥反变换模块，用于接收密钥刷新使能，以在数据解密过程中进行一轮密钥反变换。

3.根据权利要求2所述的一种AES密钥处理电路，其特征在于，所述数据选择器包括第一数据选择器和第二数据选择器，其中，

第一数据选择器，与密钥正变换模块和密钥反变换模块连接，用于接收密钥正变换模块的输出、密钥反变换模块的输出和外部模块配置的AES方向，并根据AES方向，选择密钥正变换模块或密钥反变换模块的输出作为第二数据选择器的输入；

第二数据选择器，与第一数据选择器连接，用于接收第一数据选择器的输出、外部模块配置的初始密钥和外部模块配置的初始密钥配置完成信号，并根据初始密钥配置完成信号，选择第一选择器的输出或初始密钥作为密钥寄存器的输入；

其中，所述AES方向包括数据加密方向和数据解密方向。

4.根据权利要求1所述的一种AES密钥处理电路，其特征在于，所述处理电路还包括第二或门，与密钥预刷新控制状态机模块连接，用于接收外部模块输入的初始密钥配置完成信号和密钥预刷新控制状态机模块输出的密钥预刷新完成中断信号，并对初始密钥配置完成信号和密钥预刷新完成中断信号作或运算，以生成密钥寄存器写使能来控制密钥寄存器的写入。

5.根据权利要求1所述的一种AES密钥处理电路，其特征在于，所述密钥预刷新控制状态机模块包括状态机和计数器；所述状态机用于控制计数器对密钥预刷新使能的脉冲个数进行计数。

6.一种AES密钥处理方法，其特征在于，所述AES密钥处理方法包括：

在数据加密或解密过程中，AES密钥处理电路对密钥进行一轮刷新，并使用每次刷新后的密钥更新密钥寄存器中的密钥，直至密钥刷新次数达到预设次数；其中，密钥寄存器只储存当前密钥。

7.根据权利要求6所述的一种AES密钥处理方法，其特征在于，在数据加密或解密过程开始之前，AES密钥处理电路根据AES模块使能和初始密钥配置完成信号，将密钥寄存器中的密钥更新为初始密钥。

8.根据权利要求6所述的一种AES密钥处理方法，其特征在于，所述AES密钥处理电路的AES方向若配置为数据加密方向，则对密钥进行一轮密钥正变换，所述密钥正变换指的是将密钥寄存器中的初始密钥依次刷新到最终密钥；所述AES密钥处理电路的AES方向若配置为数据解密方向，则对密钥进行一轮密钥反变换，所述密钥反变换指的是将密钥寄存器中的最终密钥依次刷新到初始密钥。

9.根据权利要求7或8所述的一种AES密钥处理方法，其特征在于，所述AES密钥处理电路的AES方向若配置为数据解密方向，则在将密钥寄存器中的密钥刷新到初始密钥之后，AES密钥处理电路根据密钥预刷新控制状态机模块产生的密钥预刷新使能信号进行密钥预刷新；所述密钥预刷新是指在数据解密过程之前先对密钥寄存器中的密钥进行一轮正变换，将密钥寄存器中的密钥更新为最终密钥。

Images