JP2002354821A - 同期整流回路 - Google Patents
同期整流回路Info
- Publication number
- JP2002354821A JP2002354821A JP2001151974A JP2001151974A JP2002354821A JP 2002354821 A JP2002354821 A JP 2002354821A JP 2001151974 A JP2001151974 A JP 2001151974A JP 2001151974 A JP2001151974 A JP 2001151974A JP 2002354821 A JP2002354821 A JP 2002354821A
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- transformer
- voltage
- winding
- rectifying
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 フライバックコンバータの同期整流回路に関
し、簡単な構成により損失の低減を図る。 【解決手段】 トランスＴの一次巻線ｎ１にメインスイ
ッチング素子Ｑ１を接続し、トランスＴの二次巻線ｎ２
に整流用スイッチング素子Ｑ２を接続し、トランスＴの
三次巻線ｎ３を整流用スイッチング素子Ｑ２のゲートに
接続し、出力電圧Ｖｏｕｔを検出してメインスイッチン
グ素子Ｑ１のオン，オフを制御するパルス幅制御回路Ｐ
ＷＭを設け、メインスイッチング素子Ｑ１をオンとした
時のトランスＴの三次巻線ｎ３の誘起電圧により整流用
スイッチング素子Ｑ２をターンオフさせ、且つチョーク
コイルＬ等の誘導性インピーダンスにより生じる逆電圧
によって、そのターンオフを高速化する。
し、簡単な構成により損失の低減を図る。 【解決手段】 トランスＴの一次巻線ｎ１にメインスイ
ッチング素子Ｑ１を接続し、トランスＴの二次巻線ｎ２
に整流用スイッチング素子Ｑ２を接続し、トランスＴの
三次巻線ｎ３を整流用スイッチング素子Ｑ２のゲートに
接続し、出力電圧Ｖｏｕｔを検出してメインスイッチン
グ素子Ｑ１のオン，オフを制御するパルス幅制御回路Ｐ
ＷＭを設け、メインスイッチング素子Ｑ１をオンとした
時のトランスＴの三次巻線ｎ３の誘起電圧により整流用
スイッチング素子Ｑ２をターンオフさせ、且つチョーク
コイルＬ等の誘導性インピーダンスにより生じる逆電圧
によって、そのターンオフを高速化する。
Description
【０００１】
【発明の属する技術分野】本発明は、フライバックコン
バータのトランスの一次巻線に接続したメインスイッチ
ング素子のオン，オフに同期して、トランスの二次巻線
に接続した整流用スイッチング素子のオフ，オンを制御
する同期整流回路に関する。
バータのトランスの一次巻線に接続したメインスイッチ
ング素子のオン，オフに同期して、トランスの二次巻線
に接続した整流用スイッチング素子のオフ，オンを制御
する同期整流回路に関する。
【０００２】
【従来の技術】図７は従来例のフライバックコンバータ
構成の説明図であり、トランスＴの一次巻線ｎ１にバイ
ボーラ・トランジスタや電界効果トランジスタ等のスイ
ッチング素子ＳＷを接続し、直流の入力電圧Ｖｉｎを印
加し、トランスＴの二次巻線ｎ２にダイオードＤとコン
デンサＣ２とを接続し、出力電圧Ｖｏｕｔをパルス幅制
御回路ＰＷＭに於いて検出し、設定電圧となるように、
スイッチング素子ＳＷのオン期間を制御する。なお、Ｃ
１に入力コンデンサである。
構成の説明図であり、トランスＴの一次巻線ｎ１にバイ
ボーラ・トランジスタや電界効果トランジスタ等のスイ
ッチング素子ＳＷを接続し、直流の入力電圧Ｖｉｎを印
加し、トランスＴの二次巻線ｎ２にダイオードＤとコン
デンサＣ２とを接続し、出力電圧Ｖｏｕｔをパルス幅制
御回路ＰＷＭに於いて検出し、設定電圧となるように、
スイッチング素子ＳＷのオン期間を制御する。なお、Ｃ
１に入力コンデンサである。
【０００３】この場合、出力電圧Ｖｏｕｔの低電圧化に
伴って、又負荷電流が大きい場合に、トランスＴの二次
巻線ｎ２の誘起電圧を整流する為のダイオードＤの順方
向電圧による損失が無視できなくなる。そこで、オン抵
抗が数１０ｍΩ程度の電界効果トランジスタ（ＦＥＴ）
を、整流用のダイオードＤの代わりに用いることが提案
されている。
伴って、又負荷電流が大きい場合に、トランスＴの二次
巻線ｎ２の誘起電圧を整流する為のダイオードＤの順方
向電圧による損失が無視できなくなる。そこで、オン抵
抗が数１０ｍΩ程度の電界効果トランジスタ（ＦＥＴ）
を、整流用のダイオードＤの代わりに用いることが提案
されている。
【０００４】図８は前述の整流用のダイオードの代わり
に電界効果トランジスタを用いた場合の構成を示し、図
７と同一符号は同一部分を示し、Ｑ１は電界効果トラン
ジスタを用いたメインスイッチング素子、Ｑ２は電界効
果トランジスタを用いた整流用スイッチング素子、ＣＯ
ＮＴは制御回路、ＩＮＶはインバータ、Ｄ１，Ｄ２はダ
イオード、ＤＬは遅延回路である。
に電界効果トランジスタを用いた場合の構成を示し、図
７と同一符号は同一部分を示し、Ｑ１は電界効果トラン
ジスタを用いたメインスイッチング素子、Ｑ２は電界効
果トランジスタを用いた整流用スイッチング素子、ＣＯ
ＮＴは制御回路、ＩＮＶはインバータ、Ｄ１，Ｄ２はダ
イオード、ＤＬは遅延回路である。
【０００５】パルス幅制御回路ＰＷＭにより、出力電圧
Ｖｏｕｔが設定値となるように、メインスイッチング素
子Ｑ１のオン，オフを制御信号Ｐ１によって制御し、こ
の制御信号Ｐ１と相補的な制御信号Ｐ２により整流用ス
イッチング素子Ｑ２のオン，オフを制御する。即ち、メ
インスイッチング素子Ｑ１を制御信号Ｐ１によりオンと
した時、整流用スイッチング素子Ｑ２をインバータＩＮ
ＶとダイオードＤ２とを介して制御信号Ｐ２により急速
にオフとし、メインスイッチング素子Ｑ１を制御信号Ｐ
１によりオフとした時、整流用スイッチング素子Ｑ２
を、インバータＩＮＶとダイオードＤ１と遅延回路ＤＬ
とを介した制御信号Ｐ２によりオンとし、トランスＴの
二次巻線ｎ２の誘起電圧を整流し、コンデンサＣ２によ
り平滑化して出力電圧Ｖｏｕｔとする。
Ｖｏｕｔが設定値となるように、メインスイッチング素
子Ｑ１のオン，オフを制御信号Ｐ１によって制御し、こ
の制御信号Ｐ１と相補的な制御信号Ｐ２により整流用ス
イッチング素子Ｑ２のオン，オフを制御する。即ち、メ
インスイッチング素子Ｑ１を制御信号Ｐ１によりオンと
した時、整流用スイッチング素子Ｑ２をインバータＩＮ
ＶとダイオードＤ２とを介して制御信号Ｐ２により急速
にオフとし、メインスイッチング素子Ｑ１を制御信号Ｐ
１によりオフとした時、整流用スイッチング素子Ｑ２
を、インバータＩＮＶとダイオードＤ１と遅延回路ＤＬ
とを介した制御信号Ｐ２によりオンとし、トランスＴの
二次巻線ｎ２の誘起電圧を整流し、コンデンサＣ２によ
り平滑化して出力電圧Ｖｏｕｔとする。
【０００６】メインスイッチング素子Ｑ１と整流用スイ
ッチング素子Ｑ２とは、制御回路ＣＯＮＴにより相補的
にオン，オフが制御され、同期化された整流回路を構成
することにより、同期整流回路と称されるものである。
又メインスイッチング素子Ｑ１がオフとなった後、遅延
回路ＤＬによる遅延時間後に整流用スイッチング素子Ｑ
２がオンとなるから、メインスイッチング素子Ｑ１に余
分な電流が流れないように制御し、且つ整流用スイッチ
ング素子Ｑ２のオン抵抗が小さいことから、効率を向上
することができる。
ッチング素子Ｑ２とは、制御回路ＣＯＮＴにより相補的
にオン，オフが制御され、同期化された整流回路を構成
することにより、同期整流回路と称されるものである。
又メインスイッチング素子Ｑ１がオフとなった後、遅延
回路ＤＬによる遅延時間後に整流用スイッチング素子Ｑ
２がオンとなるから、メインスイッチング素子Ｑ１に余
分な電流が流れないように制御し、且つ整流用スイッチ
ング素子Ｑ２のオン抵抗が小さいことから、効率を向上
することができる。
【０００７】しかし、制御回路ＣＯＮＴが複雑な構成と
なるから、整流用スイッチング素子Ｑ２をトランスＴの
三次巻線の誘起電圧でオン，オフ制御する構成が提案さ
れている。即ち、図９に示すように、トランスＴに三次
巻線ｎ３を設け、の三次巻線ｎ３の誘起電圧を整流用ス
イッチング素子Ｑ２のゲートに印加する。この構成に於
いては、メインスイッチング素子Ｑ１をオンとすると、
三次巻線ｎ３の誘起電圧は整流用スイッチング素子Ｑ２
をオフとする極性となり、反対に、メインスイッチング
素子Ｑ１をオフとすると、三次巻線ｎ３の誘起電圧は整
流用スイッチング素子Ｑ２をオンとする極性となる。従
って、メインスイッチング素子Ｑ１をオフとした時のト
ランスＴの二次巻線ｎ２の誘起電圧が、三次巻線ｎ３の
誘起電圧によりターンオンした整流用スイッチング素子
Ｑ２を介して平滑用のコンデンサＣに印加され、このコ
ンデンサＣの端子電圧が出力電圧Ｖｏｕｔとなる。
なるから、整流用スイッチング素子Ｑ２をトランスＴの
三次巻線の誘起電圧でオン，オフ制御する構成が提案さ
れている。即ち、図９に示すように、トランスＴに三次
巻線ｎ３を設け、の三次巻線ｎ３の誘起電圧を整流用ス
イッチング素子Ｑ２のゲートに印加する。この構成に於
いては、メインスイッチング素子Ｑ１をオンとすると、
三次巻線ｎ３の誘起電圧は整流用スイッチング素子Ｑ２
をオフとする極性となり、反対に、メインスイッチング
素子Ｑ１をオフとすると、三次巻線ｎ３の誘起電圧は整
流用スイッチング素子Ｑ２をオンとする極性となる。従
って、メインスイッチング素子Ｑ１をオフとした時のト
ランスＴの二次巻線ｎ２の誘起電圧が、三次巻線ｎ３の
誘起電圧によりターンオンした整流用スイッチング素子
Ｑ２を介して平滑用のコンデンサＣに印加され、このコ
ンデンサＣの端子電圧が出力電圧Ｖｏｕｔとなる。
【０００８】
【発明が解決しようとする課題】従来例の図８に示す同
期整流回路に比較して、図９に示す同期整流回路は構成
が簡単となる。しかし、その反面、メインスイッチング
素子Ｑ１のオン，オフのタイミングと、整流用スイッチ
ング素子Ｑ２のオン，オフのタイミングとを適切となる
ように設計することは容易ではない。即ち、トランスＴ
の三次巻線ｎ３の誘起電圧は、整流用スイッチング素子
Ｑ２を確実にオンとなる値であることが必要である。
期整流回路に比較して、図９に示す同期整流回路は構成
が簡単となる。しかし、その反面、メインスイッチング
素子Ｑ１のオン，オフのタイミングと、整流用スイッチ
ング素子Ｑ２のオン，オフのタイミングとを適切となる
ように設計することは容易ではない。即ち、トランスＴ
の三次巻線ｎ３の誘起電圧は、整流用スイッチング素子
Ｑ２を確実にオンとなる値であることが必要である。
【０００９】整流用スイッチング素子Ｑ２のオフは、メ
インスイッチング素子Ｑ１のオンによるもので、トラン
スＴの三次巻線ｎ３の誘起電圧の立下りによって、整流
用スイッチング素子Ｑ２がターンオフした時、恰もトラ
ンスＴの二次巻線ｎ２を短絡した状態となって、無駄な
電流が一次巻線ｎ１に流れて損失が大きくなる問題があ
る。
インスイッチング素子Ｑ１のオンによるもので、トラン
スＴの三次巻線ｎ３の誘起電圧の立下りによって、整流
用スイッチング素子Ｑ２がターンオフした時、恰もトラ
ンスＴの二次巻線ｎ２を短絡した状態となって、無駄な
電流が一次巻線ｎ１に流れて損失が大きくなる問題があ
る。
【００１０】図１０は、図９に示す従来例の同期整流回
路の動作波形の概要を示すもので、ＶＱ１はメインスイ
ッチング素子Ｑ１に印加される電圧、ＩＱ１はメインス
イッチング素子Ｑ１に流れる電流、Ｖｎ３は三次巻線ｎ
３の誘起電圧、ＶＱ２は整流用スイッチング素子Ｑ２に
印加される電圧、ＩＱ２は整流用スイッチング素子Ｑ２
に流れる電流、Ｖｎ２は二次巻線ｎ２の誘起電圧を示
し、Ｔ１はメインスイッチング素子Ｑ１のオン期間、Ｔ
２はメインスイッチング素子Ｑ１のオフ期間を示す。又
期間ｔ１を拡大してｔ１’として示す。即ち、期間ｔ１
に於ける電圧は急激に立下るものではなく、時間軸を期
間ｔ１’のように拡大して示すと、傾斜をもって立下が
るものである。
路の動作波形の概要を示すもので、ＶＱ１はメインスイ
ッチング素子Ｑ１に印加される電圧、ＩＱ１はメインス
イッチング素子Ｑ１に流れる電流、Ｖｎ３は三次巻線ｎ
３の誘起電圧、ＶＱ２は整流用スイッチング素子Ｑ２に
印加される電圧、ＩＱ２は整流用スイッチング素子Ｑ２
に流れる電流、Ｖｎ２は二次巻線ｎ２の誘起電圧を示
し、Ｔ１はメインスイッチング素子Ｑ１のオン期間、Ｔ
２はメインスイッチング素子Ｑ１のオフ期間を示す。又
期間ｔ１を拡大してｔ１’として示す。即ち、期間ｔ１
に於ける電圧は急激に立下るものではなく、時間軸を期
間ｔ１’のように拡大して示すと、傾斜をもって立下が
るものである。
【００１１】又Ｖｇｏｆｆは整流用スイッチング素子Ｑ
２がオフとなるゲート電圧、ｔｄは整流用スイッチング
素子Ｑ２のターンオフの遅れ時間を示す。このような整
流用スイッチング素子Ｑ２のターンオフの遅れによりメ
インスイッチング素子Ｑ１の電流ＩＱ１はピーク電流ａ
を含むものとなり、又整流用スイッチング素子Ｑ２には
逆方向電流ｂが流れる。それによって、前述のように損
失が発生する問題がある。本発明は、簡単な構成によ
り、整流用スイッチング素子のターンオンを遅延させ
て、損失を低減することを目的とする。
２がオフとなるゲート電圧、ｔｄは整流用スイッチング
素子Ｑ２のターンオフの遅れ時間を示す。このような整
流用スイッチング素子Ｑ２のターンオフの遅れによりメ
インスイッチング素子Ｑ１の電流ＩＱ１はピーク電流ａ
を含むものとなり、又整流用スイッチング素子Ｑ２には
逆方向電流ｂが流れる。それによって、前述のように損
失が発生する問題がある。本発明は、簡単な構成によ
り、整流用スイッチング素子のターンオンを遅延させ
て、損失を低減することを目的とする。
【００１２】
【課題を解決するための手段】本発明の同期整流回路
は、図１を参照して説明すると、トランスＴの一次巻線
ｎ１にメインスイッチング素子Ｑ１を接続し、このメイ
ンスイッチング素子Ｑ１により一次巻線ｎ１に供給する
直流電圧をオン，オフし、トランスＴの二次巻線ｎ２に
誘起する電圧を整流用スイッチング素子Ｑ２により整流
し、平滑回路を介して負荷に安定化直流電圧を印加する
フライバックコンバータの同期整流回路であって、メイ
ンスイッチング素子Ｑ１のオン，オフに対して、整流用
スイッチング素子Ｑ２をオフ，オンとなるように制御す
る三次巻線ｎ３をトランスＴに設け、且つトランスＴの
二次巻線ｎ２の誘起電圧と共に整流用スイッチング素子
のオフを急速化する誘起電圧を発生する誘導性インピー
ダンス素子、例えば、チョークコイルＬを設けた構成と
する。又誘導性インピーダンス素子として可飽和リアク
トルを用いることもできる。
は、図１を参照して説明すると、トランスＴの一次巻線
ｎ１にメインスイッチング素子Ｑ１を接続し、このメイ
ンスイッチング素子Ｑ１により一次巻線ｎ１に供給する
直流電圧をオン，オフし、トランスＴの二次巻線ｎ２に
誘起する電圧を整流用スイッチング素子Ｑ２により整流
し、平滑回路を介して負荷に安定化直流電圧を印加する
フライバックコンバータの同期整流回路であって、メイ
ンスイッチング素子Ｑ１のオン，オフに対して、整流用
スイッチング素子Ｑ２をオフ，オンとなるように制御す
る三次巻線ｎ３をトランスＴに設け、且つトランスＴの
二次巻線ｎ２の誘起電圧と共に整流用スイッチング素子
のオフを急速化する誘起電圧を発生する誘導性インピー
ダンス素子、例えば、チョークコイルＬを設けた構成と
する。又誘導性インピーダンス素子として可飽和リアク
トルを用いることもできる。
【００１３】又メインスイッチング素子のオン，オフに
対して、整流用スイッチング素子をオフ，オンとなるよ
うに制御する三次巻線をトランスに設けると共に、一次
巻線と三次巻線との結合度を、一次巻線と前記二次巻線
との結合度より大きくした構成とすることができる。
対して、整流用スイッチング素子をオフ，オンとなるよ
うに制御する三次巻線をトランスに設けると共に、一次
巻線と三次巻線との結合度を、一次巻線と前記二次巻線
との結合度より大きくした構成とすることができる。
【００１４】
【発明の実施の形態】図１は本発明の第１の実施の形態
の説明図であり、Ｅは直流電源、Ｑ１はメインスイッチ
ング素子、Ｔはトランス、ｎ１は一次巻線、ｎ２は二次
巻線、ｎ３は三次巻線、Ｑ２は整流用スイッチング素
子、Ｌは誘導性インピーダンスとしてのチョークコイ
ル、Ｃはコンデンサ、ＰＷＭはパルス幅制御回路、Ｄ０
はダイオードを示す。
の説明図であり、Ｅは直流電源、Ｑ１はメインスイッチ
ング素子、Ｔはトランス、ｎ１は一次巻線、ｎ２は二次
巻線、ｎ３は三次巻線、Ｑ２は整流用スイッチング素
子、Ｌは誘導性インピーダンスとしてのチョークコイ
ル、Ｃはコンデンサ、ＰＷＭはパルス幅制御回路、Ｄ０
はダイオードを示す。
【００１５】パルス幅制御回路ＰＷＭは、出力電圧Ｖｏ
ｕｔを検出し、この出力電圧Ｖｏｕｔが設定値となるよ
うに、メインスイッチング素子Ｑ１のオン期間を制御す
る。このメインスイッチング素子Ｑ１がオフとなった時
のトランスＴの三次巻線ｎ３の誘起電圧Ｖｎ３によって
整流用スイッチング素子Ｑ２がオンとなって、二次巻線
ｎ２の誘起電圧をダイオードＤ０と整流用スイッチング
素子Ｑ２とを介してコンデンサＣに印加する。そして、
メインスイッチング素子Ｑ１がオンとなった時のトラン
スＴの三次巻線ｎ３に発生する電圧により整流用スイッ
チング素子Ｑ２がターンオフする。その時に、整流用ス
イッチング素子Ｑ２に対して出力側（コンデンサＣの充
電電荷）から二次巻線ｎ２に電流が流れようとする。そ
の際、土井オードＤ０は逆バイアス状態となり、チョー
クコイルＬに電流が流れて、逆電圧が発生し、整流用ス
イッチング素子Ｑ２のターンオフを高速化することがで
きる。従って、損失を低減することができる。
ｕｔを検出し、この出力電圧Ｖｏｕｔが設定値となるよ
うに、メインスイッチング素子Ｑ１のオン期間を制御す
る。このメインスイッチング素子Ｑ１がオフとなった時
のトランスＴの三次巻線ｎ３の誘起電圧Ｖｎ３によって
整流用スイッチング素子Ｑ２がオンとなって、二次巻線
ｎ２の誘起電圧をダイオードＤ０と整流用スイッチング
素子Ｑ２とを介してコンデンサＣに印加する。そして、
メインスイッチング素子Ｑ１がオンとなった時のトラン
スＴの三次巻線ｎ３に発生する電圧により整流用スイッ
チング素子Ｑ２がターンオフする。その時に、整流用ス
イッチング素子Ｑ２に対して出力側（コンデンサＣの充
電電荷）から二次巻線ｎ２に電流が流れようとする。そ
の際、土井オードＤ０は逆バイアス状態となり、チョー
クコイルＬに電流が流れて、逆電圧が発生し、整流用ス
イッチング素子Ｑ２のターンオフを高速化することがで
きる。従って、損失を低減することができる。
【００１６】図２は動作波形の説明図であり、図１に於
いても図示しているＶＱ１はメインスイッチング素子Ｑ
１に印加される電圧、ＩＱ１はメインスイッチング素子
Ｑ１に流れる電流、Ｖｎ３は三次巻線ｎ３の誘起電圧、
ＶＱ２は整流用スイッチング素子Ｑ２に印加される電
圧、ＩＱ２は整流用スイッチング素子Ｑ２に流れる電流
を示し、Ｔ１はメインスイッチング素子Ｑ１のオン期
間、Ｔ２はメインスイッチング素子Ｑ１のオフ期間を示
す。
いても図示しているＶＱ１はメインスイッチング素子Ｑ
１に印加される電圧、ＩＱ１はメインスイッチング素子
Ｑ１に流れる電流、Ｖｎ３は三次巻線ｎ３の誘起電圧、
ＶＱ２は整流用スイッチング素子Ｑ２に印加される電
圧、ＩＱ２は整流用スイッチング素子Ｑ２に流れる電流
を示し、Ｔ１はメインスイッチング素子Ｑ１のオン期
間、Ｔ２はメインスイッチング素子Ｑ１のオフ期間を示
す。
【００１７】電圧ＶＱ１は、メインスイッチング素子Ｑ
１がオンの時にほぼ零、オフの時に直流電源Ｅの電圧に
ほぼ近い値となる。又電流ＩＱ１は、メインスイッチン
グ素子Ｑ１がオフ（ｏｆｆ）の時に零、オン（ｏｎ）の
時に一次巻線ｎ１のインピーダンスに対応して上昇する
電流となる。又整流用スイッチング素子Ｑ２は、トラン
スＴの三次巻線ｎ３の誘起電圧Ｖｎ３に対応してオン，
オフとなるもので、電圧ＶＱ２は、整流用スイッチング
素子Ｑ２がオンの時にほぼ零、オフの時に負の電圧とな
る場合を示す。
１がオンの時にほぼ零、オフの時に直流電源Ｅの電圧に
ほぼ近い値となる。又電流ＩＱ１は、メインスイッチン
グ素子Ｑ１がオフ（ｏｆｆ）の時に零、オン（ｏｎ）の
時に一次巻線ｎ１のインピーダンスに対応して上昇する
電流となる。又整流用スイッチング素子Ｑ２は、トラン
スＴの三次巻線ｎ３の誘起電圧Ｖｎ３に対応してオン，
オフとなるもので、電圧ＶＱ２は、整流用スイッチング
素子Ｑ２がオンの時にほぼ零、オフの時に負の電圧とな
る場合を示す。
【００１８】又整流用スイッチング素子Ｑ２の電流ＩＱ
２は、メインスイッチング素子Ｑ１のターンオフによる
トランスＴの二次巻線ｎ２及び三次巻線ｎ３の誘起電圧
により流れる。又メインスイッチング素子Ｑ１のターン
オンによるトランスＴの三次巻線ｎ３の誘起電圧によ
り、整流用スイッチング素子Ｑ２はターンオフする。そ
の際に誘導性インピーダンス（チョークコイルＬ）の逆
電圧によって、整流用スイッチング素子Ｑ２のターンオ
フを高速化することができる。従って、整流用スイッチ
ング素子Ｑ２のオン，オフを制御する為の制御回路を用
いることなく、且つメインスイッチング素子Ｑ１のター
ンオン時に、整流用スイッチング素子Ｑ２に流れる電流
ＩＱ２の立下がりを高速化することができることによ
り、損失を低減することができる。
２は、メインスイッチング素子Ｑ１のターンオフによる
トランスＴの二次巻線ｎ２及び三次巻線ｎ３の誘起電圧
により流れる。又メインスイッチング素子Ｑ１のターン
オンによるトランスＴの三次巻線ｎ３の誘起電圧によ
り、整流用スイッチング素子Ｑ２はターンオフする。そ
の際に誘導性インピーダンス（チョークコイルＬ）の逆
電圧によって、整流用スイッチング素子Ｑ２のターンオ
フを高速化することができる。従って、整流用スイッチ
ング素子Ｑ２のオン，オフを制御する為の制御回路を用
いることなく、且つメインスイッチング素子Ｑ１のター
ンオン時に、整流用スイッチング素子Ｑ２に流れる電流
ＩＱ２の立下がりを高速化することができることによ
り、損失を低減することができる。
【００１９】図３は図２の動作波形の一部の時間軸を拡
大して示すものであり、又ＶＬはチョークコイルＬの誘
起電圧を示す。この電圧ＶＬにより整流用スイッチング
素子Ｑ２のターンオフの遅れが無視できる程度となり、
従来例の動作波形の図１０と比較すれば明らかなよう
に、損失の低減を図ることができる。
大して示すものであり、又ＶＬはチョークコイルＬの誘
起電圧を示す。この電圧ＶＬにより整流用スイッチング
素子Ｑ２のターンオフの遅れが無視できる程度となり、
従来例の動作波形の図１０と比較すれば明らかなよう
に、損失の低減を図ることができる。
【００２０】図４は本発明の第２の実施の形態の説明図
であり、図１と同一符号は同一部分を示し、ＳＲは誘導
性インピーダンスとしての可飽和リアクトルである。こ
の可飽和リアクトルＳＲは、整流用スイッチング素子Ｑ
２に流れる電流の初期に誘導性インピーダンスとして作
用し、図１に示す構成と同様に、その電流の立下がりを
高速化することができる。
であり、図１と同一符号は同一部分を示し、ＳＲは誘導
性インピーダンスとしての可飽和リアクトルである。こ
の可飽和リアクトルＳＲは、整流用スイッチング素子Ｑ
２に流れる電流の初期に誘導性インピーダンスとして作
用し、図１に示す構成と同様に、その電流の立下がりを
高速化することができる。
【００２１】又本発明の第３の実施の形態として、トラ
ンスＴの一次巻線ｎ１と二次巻線ｎ２との結合度より、
一次巻線ｎ１と三次巻線ｎ３との結合度を大きくなるよ
うに構成する。即ち、トランスＴの一次巻線ｎ１に対し
て三次巻線ｎ３を密結合するように鉄心に巻回し、又一
次巻線ｎ１に対して疎結合するように二次巻線ｎ２を巻
回して構成する。それにより、メインスイッチング素子
Ｑ１のオン，オフによって生じる二次巻線ｎ２の誘起電
圧の立上りが、三次巻線ｎ３の誘起電圧の立上りより遅
れる傾向となり、整流用スイッチング素子Ｑ２のターン
オンによって流れる電流の立上りを遅延させることがで
きる。
ンスＴの一次巻線ｎ１と二次巻線ｎ２との結合度より、
一次巻線ｎ１と三次巻線ｎ３との結合度を大きくなるよ
うに構成する。即ち、トランスＴの一次巻線ｎ１に対し
て三次巻線ｎ３を密結合するように鉄心に巻回し、又一
次巻線ｎ１に対して疎結合するように二次巻線ｎ２を巻
回して構成する。それにより、メインスイッチング素子
Ｑ１のオン，オフによって生じる二次巻線ｎ２の誘起電
圧の立上りが、三次巻線ｎ３の誘起電圧の立上りより遅
れる傾向となり、整流用スイッチング素子Ｑ２のターン
オンによって流れる電流の立上りを遅延させることがで
きる。
【００２２】図５は、前述のトランスＴの一次巻線ｎ１
と三次巻線ｎ３とを密結合させた構成、即ち、トランス
Ｔの鉄心に一次巻線ｎ１を巻回し、その上に三次巻線ｎ
３を巻回し、その上に二次巻線ｎ２を巻回した場合の電
圧，電流測定波形説明図であり、ＶＱ１はメインスイッ
チング素子Ｑ１のドレイン・ソース間に印加される電
圧、ＩＱ１はメインスイッチング素子Ｑ１に流れる電
流、Ｖｇ１はメインスイッチング素子Ｑ１のゲートに印
加される電圧、ＶＱ２は整流用スイッチング素子Ｑ２ド
レイン・ソース間に印加される電圧、Ｖｇ２は整流用ス
イッチング素子Ｑ２のゲートに印加される電圧、Ｖｎ３
は三次巻線ｎ３の誘起電圧、Ｖｎ２は二次巻線ｎ２の誘
起電圧を示す。
と三次巻線ｎ３とを密結合させた構成、即ち、トランス
Ｔの鉄心に一次巻線ｎ１を巻回し、その上に三次巻線ｎ
３を巻回し、その上に二次巻線ｎ２を巻回した場合の電
圧，電流測定波形説明図であり、ＶＱ１はメインスイッ
チング素子Ｑ１のドレイン・ソース間に印加される電
圧、ＩＱ１はメインスイッチング素子Ｑ１に流れる電
流、Ｖｇ１はメインスイッチング素子Ｑ１のゲートに印
加される電圧、ＶＱ２は整流用スイッチング素子Ｑ２ド
レイン・ソース間に印加される電圧、Ｖｇ２は整流用ス
イッチング素子Ｑ２のゲートに印加される電圧、Ｖｎ３
は三次巻線ｎ３の誘起電圧、Ｖｎ２は二次巻線ｎ２の誘
起電圧を示す。
【００２３】これに対して、図６はトランスＴの一次巻
線ｎ１の上に二次巻線ｎ２を巻回し、その上に三次巻線
ｎ３を巻回して、一次巻線ｎ１と三次巻線ｎ３とを疎結
合とした構成に於ける電圧，電流波形説明図であり、図
５と同一符号は同一部分の波形を示す。
線ｎ１の上に二次巻線ｎ２を巻回し、その上に三次巻線
ｎ３を巻回して、一次巻線ｎ１と三次巻線ｎ３とを疎結
合とした構成に於ける電圧，電流波形説明図であり、図
５と同一符号は同一部分の波形を示す。
【００２４】図５と図６とを対比すると、更に拡大しな
いと明確に差異が生じないが、図５の場合、整流用スイ
ッチング素子Ｑ２のターンオフを高速化することができ
たことにより、メインスイッチング素子Ｑ１に流れる電
流ＩＱ１の立上がりのピークを低下させて、損失の低減
を図ることができる。
いと明確に差異が生じないが、図５の場合、整流用スイ
ッチング素子Ｑ２のターンオフを高速化することができ
たことにより、メインスイッチング素子Ｑ１に流れる電
流ＩＱ１の立上がりのピークを低下させて、損失の低減
を図ることができる。
【００２５】
【発明の効果】以上説明したように、本発明は、フライ
バックコンバータの同期整流回路に於いて、トランスＴ
の三次巻線ｎ３の誘起電圧によってターンオンさせる整
流用スイッチング素子Ｑ２に対して、ターンオフ時の電
流の立下がりを高速化させる手段を設けることにより、
損失を低減することが可能となり、且つパルス幅制御回
路ＰＷＭに余分な制御機能を持たせる必要がないから、
経済的に構成となる利点がある。
バックコンバータの同期整流回路に於いて、トランスＴ
の三次巻線ｎ３の誘起電圧によってターンオンさせる整
流用スイッチング素子Ｑ２に対して、ターンオフ時の電
流の立下がりを高速化させる手段を設けることにより、
損失を低減することが可能となり、且つパルス幅制御回
路ＰＷＭに余分な制御機能を持たせる必要がないから、
経済的に構成となる利点がある。
【図１】本発明の第１の実施の形態の説明図である。
【図２】動作波形の説明図である。
【図３】動作波形の一部拡大説明図である。
【図４】本発明の第２の実施の形態の説明図である。
【図５】密結合による電圧，電流測定波形説明図であ
る。
る。
【図６】疎結合による電圧，電流測定波形説明図であ
る。
る。
【図７】従来例のフライバックコンバータ構成の説明図
である。
である。
【図８】従来例の同期整流回路の説明図である。
【図９】従来例の同期整流回路の説明図である。
【図１０】従来例の動作波形の説明図である。
Ｑ１ メインスイッチング素子 Ｑ２ 整流用スイッチング素子 Ｔ トランス ｎ１ 一次巻線 ｎ２ 二次巻線 ｎ３ 三次巻線 ＰＷＭ パルス幅制御回路 Ｃ コンデンサ Ｄ ダイオード Ｌ チョークコイル
───────────────────────────────────────────────────── フロントページの続き (72)発明者 西村 勝彦 神奈川県川崎市高津区坂戸１丁目17番３号 富士通電装株式会社内 Ｆターム(参考） 5H006 CA02 CA07 CA12 CB07 CC02 DA04 DB02 DC05 5H730 AA10 AA14 AS01 BB43 BB57 DD04 DD32 DD41 EE02 EE07 EE13 EE72 FD01 FG05
Claims (3)
- 【請求項１】 トランスの一次巻線にメインスイッチン
グ素子を接続し、該メインスイッチング素子により前記
一次巻線に供給する直流電圧をオン，オフし、前記トラ
ンスの二次巻線に誘起する電圧を整流用スイッチング素
子により整流し、平滑回路を介して負荷に安定化直流電
圧を印加するフライバックコンバータの同期整流回路に
於いて、 前記メインスイッチング素子のオン，オフに対して、前
記整流用スイッチング素子がオフ，オンとなるように制
御する三次巻線を前記トランスに設け、且つ該トランス
の前記二次巻線の誘起電圧と共に前記整流用スイッチン
グ素子のオフを急速化する誘起電圧を発生する誘導性イ
ンピーダンス素子を設けたことを特徴とする同期整流回
路。 - 【請求項２】 前記メインスイッチング素子のオン，オ
フに対して、前記整流用スイッチング素子をオフ，オン
となるように制御する三次巻線を前記トランスに設け、
且つ該トランスの前記二次巻線の誘起電圧と共に前記整
流用スイッチング素子のオフを急速化する誘起電圧を発
生する誘導性インピーダンスを可飽和リアクトルとした
ことを特徴とする請求項１記載の同期整流回路。 - 【請求項３】 トランスの一次巻線にメインスイッチン
グ素子を接続し、該メインスイッチング素子により前記
一次巻線に供給する直流電圧をオン，オフし、前記トラ
ンスの二次巻線に誘起する電圧を整流用スイッチング素
子により整流し、平滑回路を介して負荷に安定化直流電
圧を印加するフライバックコンバータの同期整流回路に
於いて、 前記メインスイッチング素子のオン，オフに対して、前
記整流用スイッチング素子をオフ，オンとなるように制
御する三次巻線を前記トランスに設け、 該トランスの前記一次巻線と前記三次巻線との結合度
が、前記一次巻線と前記二次巻線との結合度より大きい
構成としたことを特徴とする同期整流回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001151974A JP2002354821A (ja) | 2001-05-22 | 2001-05-22 | 同期整流回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001151974A JP2002354821A (ja) | 2001-05-22 | 2001-05-22 | 同期整流回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002354821A true JP2002354821A (ja) | 2002-12-06 |
Family
ID=18996715
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001151974A Pending JP2002354821A (ja) | 2001-05-22 | 2001-05-22 | 同期整流回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002354821A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006238648A (ja) * | 2005-02-25 | 2006-09-07 | Sanken Electric Co Ltd | 直流変換装置 |
| JP2006238649A (ja) * | 2005-02-25 | 2006-09-07 | Sanken Electric Co Ltd | 直流変換装置 |
-
2001
- 2001-05-22 JP JP2001151974A patent/JP2002354821A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006238648A (ja) * | 2005-02-25 | 2006-09-07 | Sanken Electric Co Ltd | 直流変換装置 |
| JP2006238649A (ja) * | 2005-02-25 | 2006-09-07 | Sanken Electric Co Ltd | 直流変換装置 |
| JP4626338B2 (ja) * | 2005-02-25 | 2011-02-09 | サンケン電気株式会社 | 直流変換装置 |
| JP4701749B2 (ja) * | 2005-02-25 | 2011-06-15 | サンケン電気株式会社 | 直流変換装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10116222B2 (en) | Soft switching flyback converter with primary control | |
| JP3494223B2 (ja) | Ｄｃ−ｄｃコンバ−タ | |
| US6069807A (en) | Compensation circuit method of operations thereof and converter employing the same | |
| US6246592B1 (en) | Unique power supply architecture with cascaded converters for large input-to-output step-down ratio | |
| JP5115317B2 (ja) | スイッチング電源装置 | |
| US9369054B2 (en) | Reducing power consumption of a synchronous rectifier controller | |
| EP1495531B1 (en) | High efficiency flyback converter | |
| US10892687B2 (en) | Asymmetric power converter, power converters, and operating power converters | |
| US9887634B2 (en) | Circuits and methods for synchronous rectification in resonant converters | |
| US20120033455A1 (en) | Switching power supply apparatus | |
| US5612862A (en) | Method and circuitry for controlling current reset characteristics of a magnetic amplifier control circuit | |
| JP2005278263A (ja) | スイッチング電源装置 | |
| US10615700B1 (en) | Synchronous rectifier control for switched mode power supplies and method therefor | |
| EP3386088B1 (en) | Switched mode power supply with adaptive reference voltage for controlling output transistor, and corresponding method | |
| JP2007097379A (ja) | Ｄｃ−ｄｃコンバータ | |
| WO2014034529A1 (ja) | スイッチング電源装置 | |
| GB2415550A (en) | Switching power supply | |
| JP2003088114A (ja) | Ｄｃ−ｄｃコンバータ | |
| US20060119185A1 (en) | Soft switched secondary side post regulator for DC to DC converter | |
| US6597587B1 (en) | Current driven synchronous rectifier with energy recovery using hysterisis driver | |
| US10014788B2 (en) | Method of control for synchronous rectifiers | |
| US7050309B2 (en) | Power converter with output inductance | |
| US6490178B1 (en) | Switching power circuit which switches voltage supplied to a primary winding of a transformer with a switching element to rectify alternating current generated in a secondary winding of the transformer | |
| JP2002064978A (ja) | 同期整流回路 | |
| JP3259128B2 (ja) | 同期整流回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060530 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060606 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061031 |