JP2002353753A6 - 信号増幅回路 - Google Patents
信号増幅回路 Download PDFInfo
- Publication number
- JP2002353753A6 JP2002353753A6 JP2002111061A JP2002111061A JP2002353753A6 JP 2002353753 A6 JP2002353753 A6 JP 2002353753A6 JP 2002111061 A JP2002111061 A JP 2002111061A JP 2002111061 A JP2002111061 A JP 2002111061A JP 2002353753 A6 JP2002353753 A6 JP 2002353753A6
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- gain control
- value
- amplification
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】例えば光通信システムの受信部に用いられる信号増幅回路において、パルス信号の再生時に増幅回路にて増幅される信号がリミットされることを防ぎ、各回路が有するオフセットを補償して出力信号のパルス幅の変動を抑制する。
【解決手段】入力信号のピーク値を保持するピーク検出回路と、入力信号のボトム値を保持するボトム検出回路とを有し、ピーク値とボトム値との所定分圧値を閾値とする自動閾値設定部２と、入力信号と自動閾値設定部２からの閾値とを入力として差動増幅を行なう自動利得制御増幅部３と、ピーク値とボトム値とのレベル差から振幅情報を検出して、入力信号の振幅に応じた利得制御信号をフィードフォワード信号として自動利得制御増幅部３へ供給する利得制御部４とをそなえて構成する。
【選択図】図１
【解決手段】入力信号のピーク値を保持するピーク検出回路と、入力信号のボトム値を保持するボトム検出回路とを有し、ピーク値とボトム値との所定分圧値を閾値とする自動閾値設定部２と、入力信号と自動閾値設定部２からの閾値とを入力として差動増幅を行なう自動利得制御増幅部３と、ピーク値とボトム値とのレベル差から振幅情報を検出して、入力信号の振幅に応じた利得制御信号をフィードフォワード信号として自動利得制御増幅部３へ供給する利得制御部４とをそなえて構成する。
【選択図】図１
Description
（目次）
発明の属する技術分野
従来の技術（図３０）
発明が解決しようとする課題（図３０〜図３２）
課題を解決するための手段（図１〜図４）
発明の実施の形態
・（ａ）第１実施形態の説明（図５〜図１２，図２１）
・（ｂ）第２実施形態の説明（図１３）
・（ｃ）第３実施形態の説明（図１４）
・（ｄ）第４実施形態の説明（図１５）
・（ｅ）第５実施形態の説明（図１６，図１７）
・（ｆ）第６実施形態の説明（図１８，図１９，図２２〜図２９）
・（ｆ１）第６実施形態の変形例の説明（図２０）
・（ｇ）その他
発明の効果
【０００１】
【発明の属する技術分野】
本発明は、例えば光通信システムの受信部において、パルス信号の再生時に入力オフセットにより生じるパルス幅の歪みを低減する際に用いて好適な、信号増幅回路に関する。
【０００２】
【従来の技術】
一般的に、電気通信システム等の受信部においては、伝送時に減衰した信号の波形整形を行なうべく、微弱アナログ信号からパルス信号を再生する信号増幅回路が用いられている。この信号増幅回路においては、入力信号レベルに対して広いダイナミックレンジを有することが求められている。
【０００３】
このような要求を満たす信号増幅回路としては、入力信号のピーク値とボトム値とを検出してこれらの値の中間値を閾値として設定する自動閾値制御（ＡＴＣ；Automatic Threshold Control）回路（以下ＡＴＣ回路という）と、この閾値に基づいて入力信号のリミッタ増幅を行なうリミッタ増幅器とからなるＡＴＣ−リミッタ増幅回路が知られている。
【０００４】
ここで、図３０にＡＴＣ−リミッタ増幅回路からなる信号増幅回路の構成の一例を示す。この信号増幅回路１００は、図３０に示すように、ＡＴＣ回路１０２とリミッタ増幅回路１０６とからなるＡＴＣ−リミッタ増幅回路１０１と、ＡＴＣ−リミッタ増幅回路１０１の後段側に他のリミッタ増幅回路１０７とをそなえて構成されている。
【０００５】
ＡＴＣ回路１０２は、入力信号のピーク値とボトム値とを検出してこれらの値の中間値を閾値として設定するものであり、ピーク検出回路１０３，ボトム検出回路１０４及び分圧回路１０５をそなえて構成されている。ここで、ピーク検出回路１０３は、入力信号のピーク値を検出して「１」レベルとして出力するものであり、ボトム検出回路１０４は、入力信号のボトム値を検出して「０」レベルとして出力するものである。なお、これらのピーク検出回路１０３及びボトム検出回路１０４は、それぞれ図示しないダイオード，保持容量及び増幅回路から構成されている。
【０００６】
また、分圧回路１０５は、図３０に示すように、ピーク検出回路１０３の出力端子とボトム検出回路１０４の出力端子との間で直列接続された抵抗１０５Ａ，１０５Ｂからなり、ピーク検出回路１０３からのピーク値とボトム検出回路１０４からのボトム値との分圧レベルを抵抗１０５Ａ，１０５Ｂの抵抗分割により求め、この分圧レベルを閾値（閾値レベル）として設定するものである。通常、分圧比は１／２に設定され、閾値レベルは「１」レベルと「０」レベルとの中間値となる。
【０００７】
さらに、リミッタ増幅回路１０６は、入力信号とＡＴＣ回路１０２からの閾値とを入力として、閾値レベルを中心にして入力信号のリミッタ増幅を行なうことにより、入力信号の全範囲において出力振幅が一定レベルとなるようにリミッタ処理を施すものである。また、リミッタ増幅回路１０７は、ＡＴＣ−リミッタ増幅回路１０１のリミッタ増幅回路１０６によりリミッタ増幅された信号（差動信号）を入力として、入力された信号を差動増幅するものである。
【０００８】
このような構成により、図３０に示す信号増幅回路１００においては、信号が入力されると、ＡＴＣ−リミッタ増幅回路１０１のＡＴＣ回路１０２では、入力信号のピーク値及びボトム値が検出されてこれらの値の中間値が閾値として設定される。続いて、この閾値と入力信号とがリミッタ増幅回路１０６に入力されると、リミッタ増幅回路１０６では、この閾値レベルを中心にして入力信号のリミッタ増幅が行なわれ、入力信号の振幅が一定レベルにされる。
【０００９】
そして、ＡＴＣ−リミッタ増幅回路１０１のリミッタ増幅回路１０６によりリミッタ増幅された信号がリミッタ増幅回路１０７に入力されると、リミッタ増幅回路１０７では、この入力信号の差動増幅が行なわれる。このように、図３０に示す信号増幅回路１００によれば、ＡＴＣ回路１０２が入力信号に基づいて閾値を設定しているので、信号の入力レベルが変動した場合にはそれに追従して閾値を変動させることができ、このため広いダイナミックレンジに渡って良好な出力波形を得ることができる。
【００１０】
【発明が解決しようとする課題】
しかしながら、図３０に示す信号増幅回路１００においては、ピーク検出回路１０３，ボトム検出回路１０４及びリミッタ増幅回路１０６，１０７はそれぞれ固有のオフセットを有しているため、ＡＴＣ回路１０２から出力される閾値レベルはオフセット値分だけ本来の閾値レベルからずれたものとなる。
【００１１】
ここで、ピーク検出回路１０３，ボトム検出回路１０４及びリミッタ増幅回路１０６，１０７のオフセット値はそれぞれ最大で数１０ｍＶあるため、各回路のオフセットが蓄積するとそのオフセット値は入力信号の振幅に対して無視できない程大きな値となる。例えば、図３１（ａ）に示すような信号（符号Ｓ参照）が入力された場合には、ＡＴＣ回路１０２においては、図３１（ｂ）に示すように、この入力波形Ｓからピーク値レベルＰ及びボトム値レベルＢが検出され、これらの値に基づいて１／２のレベルに本来の閾値レベルが設定される（符号Ｈ参照）。
【００１２】
ところが、ＡＴＣ回路１０２においては、この閾値レベルが出力される際には、ピーク検出回路１０３，ボトム検出回路１０４に存在するオフセット値（符号ＯＦ参照）が加味されるため、閾値レベルＴとして出力されることになる。従って、リミッタ増幅回路１０６においては、このオフセット値分だけずれた閾値レベルＴを用いてリミッタ増幅が行なわれるため、図３１（ｃ）に示すように、リミッタ増幅回路１０６から出力される信号のパルス幅が劣化するという課題がある（符号Ｑ，Ｒ参照）。
【００１３】
なお、図３２（ａ），（ｂ）に、リミッタ増幅回路１０６から出力される信号のアイパターンを示す。リミッタ増幅回路１０６において、オフセットが加味されていない閾値を用いてリミッタ増幅が行なわれた場合には、出力信号のアイパターンは図３２（ａ）に示すように正常なものとなるのに対して、オフセットが加味された閾値を用いてリミッタ増幅が行なわれた場合には、出力信号のアイパターンは図３２（ｂ）に示すように異常なものとなる。
【００１４】
また、入力信号の振幅が小さい場合には、オフセット値が加味されると閾値レベルが入力信号の振幅範囲を超えてしまうこともあり、この場合には、リミッタ増幅回路１０６においては信号のリミッタ増幅は正常に行なわれなくなる。これらの課題に対して、信号増幅回路１００においては、ＡＴＣ−リミッタ増幅回路１０１のリミッタ増幅回路１０６の出力端部からフィードバックループ（オフセット補償フィードバックループ）を設けて、リミッタ増幅回路１０６からの出力信号の一部を用いてフィードバック制御を行なうことにより各回路が有するオフセットを補償する方法が考えられる。
【００１５】
ここで、オフセット補償フィードバックループにおけるフィードバック制御としては、リミッタ増幅回路１０６からの出力信号のピーク値を比較しピーク値が等しくなるようにフィードバック制御を行なう方法と、この出力信号の平均値を比較し平均値が等しくなるようにフィードバック制御を行なう方法とが考えられる。
【００１６】
しかし、出力信号の平均値を用いてフィードバック制御を行なう方法は、信号のマーク率に影響を受ける等の課題があることから一般的には用いることができないため、出力信号のピーク値を用いてフィードバック制御を行なう方法を用いることとなる。しかしながら、リミッタ増幅回路１０６からの出力信号は所定のレベル以上がリミットされて振幅情報が失われており、閾値レベルに関係なく出力信号のピーク値は一定となるため、出力信号のピーク値を用いてフィードバック制御を行なう方法を用いることができないという課題がある。
【００１７】
従って、ＡＴＣ回路１０２の利点を生かしつつ、オフセットを補償できるような信号増幅回路が必要とされている。本発明は、このような課題に鑑み創案されたもので、信号を増幅するための回路として自動利得制御増幅回路を用い、利得を入力信号のレベルに応じてフィードフォワード的に制御することにより全ての入力レベルにおいて増幅回路にて増幅される信号がリミットされることを防ぐことを目的とするとともに、各回路が有するオフセットを補償して出力信号のパルス幅の変動を抑制できるようにした、信号増幅回路を提供することを目的とする。
【００１８】
【課題を解決するための手段】
図１は本発明の信号増幅回路を示す原理ブロック図であり、この図１に示す信号増幅回路１は、自動閾値設定部２，自動利得制御増幅部３及び利得制御部４をそなえて構成されている。ここで、自動閾値設定部２は、入力信号の「１」側レベルと「０」側レベルとに基づいて閾値を自動的に設定するものである。
【００１９】
また、自動利得制御増幅部３は、入力信号と自動閾値設定部２からの閾値とを入力として差動増幅を行なうものである。さらに、利得制御部４は、入力信号の振幅情報を検出して、入力信号の振幅に応じた利得制御信号をフィードフォワード信号として自動利得制御増幅部３へ供給するものである。
【００２０】
また、信号増幅回路１は、入力信号のピーク値を保持するピーク検出回路（図示省略）と、入力信号のボトム値を保持するボトム検出回路（図示省略）とを有する。自動閾値設定部２は、ピーク値とボトム値との所定分圧値を閾値とする。利得制御部４は、ピーク値とボトム値とのレベル差から振幅情報を検出して、入力信号の振幅に応じた利得制御信号をフィードフォワード信号として自動利得制御増幅部３へ供給する。
【００２１】
ところで、図２も本発明の信号増幅回路を示す原理ブロック図であり、この図２に示す信号増幅回路５は、自動閾値設定部６，自動利得制御増幅部７，利得制御部８及びオフセット補償フィードバック部９をそなえて構成されている。ここで、自動閾値設定部６は、入力信号の「１」側レベルと「０」側レベルとに基づいて閾値を自動的に設定するものである。
【００２２】
また、自動利得制御増幅部７は、入力信号と自動閾値設定部６からの閾値とを入力として差動増幅を行なうものである。さらに、利得制御部８は、入力信号の振幅情報を検出して、入力信号の振幅に応じた利得制御信号をフィードフォワード信号として自動利得制御増幅部７へ供給するものである。
【００２３】
また、オフセット補償フィードバック部９は、自動利得制御増幅部７からの出力信号の差情報を自動利得制御増幅部７の入力側へフィードバックして、自動利得制御増幅部７のオフセットを補償するものである。また、信号増幅回路５は、入力信号のピーク値を保持するピーク検出回路（図示省略）と、入力信号のボトム値を保持するボトム検出回路（図示省略）とを有する。さらに、自動閾値設定部６は、ピーク値とボトム値との所定分圧値を閾値とするものでもある。利得制御部８は、ピーク値とボトム値とのレベル差から振幅情報を検出して、入力信号の振幅に応じた利得制御信号をフィードフォワード信号として自動利得制御増幅部７へ供給するものである。オフセット補償フィードバック部９は、自動利得制御増幅部７からの出力信号の差情報を自動利得制御増幅部７の入力側へフィードバックして、自動利得制御増幅部７のオフセットを補償するようになっている。
【００２４】
ところで、図３も本発明の信号増幅回路を示す原理ブロック図であり、この図３に示す信号増幅回路１０は、自動利得制御増幅部１１，利得制御部１２及びオフセット補償フィードバック部１３をそなえて構成されている。ここで、自動利得制御増幅部１１は、入力信号と参照信号とを入力として差動増幅を行なうものである。
【００２５】
また、利得制御部１２は、入力信号の振幅情報を検出して、入力信号の振幅に応じた利得制御信号をフィードフォワード信号として自動利得制御増幅部１１へ供給するものである。この利得制御部１２は、入力信号のピーク値を保持するピーク検出回路（図示省略）と、入力信号のボトム値を保持するボトム検出回路（図示省略）とを有し、ピーク値とボトム値とのレベル差から振幅情報を検出して、入力信号の振幅に応じた利得制御信号をフィードフォワード信号として自動利得制御増幅部１１へ供給するものでもある。
【００２６】
さらに、オフセット補償フィードバック部１３は、自動利得制御増幅部１１からの出力信号の差情報を自動利得制御増幅部１１の入力側へ参照信号としてフィードバックして、自動利得制御増幅部１１のオフセットを補償するものである。このオフセット補償フィードバック部１３は、自動利得制御増幅部１１からの出力信号の差情報を、自動利得制御増幅部１１のオフセットを補償すべく、自動利得制御増幅部１１の入力側へ参照信号としてフィードバックするものでもある。
【００２７】
また、上記利得制御部４，８，１２は、上記自動利得制御増幅部３，７，１１の利得を入力振幅が小さいときには最大利得とし、入力振幅が大きくなり第１の所定値を超えると入力振幅に応じて減少させ、更に入力振幅が大きくなり第２の所定値を超えると最小利得とするように、利得制御信号を供給するようになっている。
【００２８】
ここで、自動閾値設定部２，６は、それぞれ入力信号の「１」側レベルを出力する「１」側レベル出力回路と、入力信号の「０」側レベルを出力する「０」側レベル出力回路と、上記の「１」側レベル出力回路及び「０」側レベル出力回路でそれぞれ得られた入力信号の「１」側レベルと「０」側レベルとを分圧して、閾値レベルを生成する分圧回路とをそなえて構成することができる。
【００２９】
そして、利得制御部４，８，１２が、最大利得として入力振幅が最小の信号がリミットされる値を用いるように構成されてもよく、また、最小利得として自動利得制御増幅部３，７，１１に振幅が最大の信号が入力された場合において、自動利得制御増幅部３，７，１１において増幅される信号の値が、自動利得制御増幅部３，７，１１の線形範囲を超えない値を用いてもよい。
【００３０】
具体的には、「１」側レベル出力回路は入力信号のピークレベルを検出するピーク検出回路として構成されるとともに、「０」側レベル出力回路は入力信号のボトムレベルを検出するボトム検出回路として構成することができる。また、「１」側レベル出力回路を入力信号のピークレベルを検出するピーク検出回路として構成するとともに、「０」側レベル出力回路を入力信号の「０」側レベルに相当する基準レベルを発生する基準レベル発生回路として構成してもよい。
【００３１】
さらに、「１」側レベル出力回路を入力信号のピークレベルを検出するピーク検出回路として構成するとともに、オフセット補償フィードバック部９，１３が「０」側レベル出力回路を兼用するように構成することもできる。また、自動利得制御増幅部３，７，１１における入力信号が入力される側に、遅延回路を接続してもよい。
【００３２】
ここで、自動利得制御増幅部３，７，１１は、具体的には、同一の負荷抵抗にトランスコンダクタンスの異なる複数の差動対を接続し、複数の差動対入力に共通に差動入力端子を接続し、当複数の差動対に流れる電流の総和をほぼ一定に保ちつつ、電流の比率を変化させることで増幅利得を制御するように構成することができる。
【００３３】
また、自動利得制御部４，８，１２は、具体的には、入力信号の「１」側レベルと「０」側レベルをそれぞれを入力とする差動増幅回路をそなえた構成としてもよく、自動利得制御部４，８，１２が、レベルシフト回路と、入力信号の「１」側レベル及び「０」側レベルのいずれかをレベルシフト回路を介してそれぞれを入力とする差動増幅回路とをそなえた構成としてもよい。
【００３４】
さらに、上記の利得制御部４，８，１２と自動利得制御増幅部３，７，１１は、利得制御部４，８，１２と自動利得制御増幅部３，７，１１とで決まる最小の利得Ｇminが入力される信号の最大レベルでも自動利得制御増幅部３，７，１１の線形範囲を超えない値となるように構成してもよい。具体的には、上記の利得制御部４，８，１２と自動利得制御増幅部３，７，１１は、自動利得制御増幅部３，７，１１の線形範囲を超えない最小の利得Ｇminの値として、
Ｇmin＝Ｖlinear／Ｖinmax
Ｖlinear：自動利得制御増幅部出力の線形範囲
Ｖinmax：最大入力レベル
となるように構成することができる。
【００３５】
前記利得制御部４，８，１２は、最小利得として自動利得制御増幅部３，７，１１に振幅が最大の信号が入力された場合において、自動利得制御増幅部３，７，１１において増幅される信号の値が、自動利得制御増幅部３，７，１１の線形範囲を超えない値を用いることもできる。ところで、オフセット補償フィードバック部９，１３は、自動利得制御増幅部７，１１からの出力信号の差情報として、自動利得制御増幅部７，１１の差動出力の各ピーク値の差レベルを自動利得制御増幅部７，１１の入力側へフィードバックして、自動利得制御増幅部７，１１のオフセットを補償するように構成することができる。
【００３６】
また、オフセット補償フィードバック部９，１３を、自動利得制御増幅部７，１１からの出力信号の差情報として、自動利得制御増幅部７，１１の差動出力の各ピーク値の差レベルについて低域フィルタ処理を施したものを自動利得制御増幅部７，１１の入力側へフィードバックして、自動利得制御増幅部７，１１のオフセットを補償するように構成してもよい。
【００３７】
さらに、オフセット補償フィードバック部９，１３は、自動利得制御増幅部７，１１からの出力信号の差情報として、自動利得制御増幅部７，１１の差動出力の各ボトム値の差レベルを自動利得制御増幅部７，１１の入力側へフィードバックして、自動利得制御増幅部７，１１のオフセットを補償するように構成することもできる。
【００３８】
また、オフセット補償フィードバック部９，１３を、自動利得制御増幅部７，１１からの出力信号の差情報として、自動利得制御増幅部７，１１の差動出力の各ボトム値の差レベルについて低域フィルタ処理を施したものを自動利得制御増幅部７，１１の入力側へフィードバックして、自動利得制御増幅部７，１１のオフセットを補償するように構成してもよい。
【００３９】
さらに、オフセット補償フィードバック部９，１３は、自動利得制御増幅部７，１１からの出力信号の差情報として、自動利得制御増幅部７，１１の差動出力のピーク値とボトム値とを分圧したものの差レベルを自動利得制御増幅部７，１１の入力側へフィードバックして、自動利得制御増幅部７，１１のオフセットを補償するように構成することもできる。
【００４０】
また、オフセット補償フィードバック部９，１３を、自動利得制御増幅部７，１１からの出力信号の差情報として、自動利得制御増幅部７，１１の差動出力のピーク値とボトム値とを分圧したものの差レベルについて低域フィルタ処理を施したものを自動利得制御増幅部７，１１の入力側へフィードバックして、自動利得制御増幅部７，１１のオフセットを補償するように構成してもよい。
【００４１】
そして、上述した信号増幅回路１，５，１０は、入力信号が光信号である場合は、入力側に、入力信号について光−電気変換を施す光−電気変換部と、光−電気変換部の出力信号を増幅する前置増幅回路とを接続してもよい。ところで、図４も本発明の信号増幅回路を示す原理ブロック図であり、この図４に示す信号増幅回路１６は、少なくとも１つの信号増幅基本ブロック部１４及び少なくとも１つのリミッタ増幅基本ブロック部１５をそなえ、上記の少なくとも１つの信号増幅基本ブロック部１４の後段に、少なくとも１つのリミッタ増幅基本ブロック部１５が接続された構成となっている。
【００４２】
ここで、信号増幅基本ブロック部１４は、入力信号の「１」側レベルと「０」側レベルとに基づいて閾値を自動的に設定する自動閾値設定部と、入力信号と自動閾値設定部からの閾値とを入力として差動増幅を行なう自動利得制御増幅部と、入力信号の振幅情報を検出して、入力信号の振幅に応じた利得制御信号をフィードフォワード信号として自動利得制御増幅部へ供給する利得制御部とをそなえている。
【００４３】
また、リミッタ増幅基本ブロック部１５は、差動入力信号を差動増幅するリミッタ増幅部をそなえている。すなわち、本発明の信号増幅回路は、ピーク検出回路とボトム検出回路とを有し、前記自動閾値設定部と、前記自動利得制御増幅部と、前記利得制御部とを有する信号増幅基本ブロック部を少なくとも１つそなえるとともに、前記リミッタ増幅部を有するリミッタ増幅基本ブロック部を少なくとも１つそなえ、上記の少なくとも１つの信号増幅基本ブロック部の後段に、少なくとも１つのリミッタ増幅基本ブロック部が接続されていることを特徴としている。
【００４４】
さらに、信号増幅基本ブロック部１４が、入力信号の「１」側レベルと「０」側レベルとに基づいて閾値を自動的に設定する自動閾値設定部と、入力信号と自動閾値設定部からの閾値とを入力として差動増幅を行なう自動利得制御増幅部と、入力信号の振幅情報を検出して、入力信号の振幅に応じた利得制御信号をフィードフォワード信号として自動利得制御増幅部へ供給する利得制御部と、自動利得制御増幅部からの出力信号の差情報を自動利得制御増幅部の入力側へフィードバックして自動利得制御増幅部のオフセットを補償するオフセット補償フィードバック部とをそなえた構成としてもよく、信号増幅基本ブロック部１４が、入力信号と参照信号とを入力として差動増幅を行なう自動利得制御増幅部と、入力信号の振幅情報を検出して、入力信号の振幅に応じた利得制御信号をフィードフォワード信号として自動利得制御増幅部へ供給する利得制御部と、自動利得制御増幅部からの出力信号の差情報を自動利得制御増幅部の入力側へ参照信号としてフィードバックして、自動利得制御増幅部のオフセットを補償するオフセット補償フィードバック部とをそなえた構成としてもよい。
【００４５】
すなわち、本発明の信号増幅回路は、ピーク検出回路とボトム検出回路とを有し、前記自動閾値設定部と、前記自動利得制御増幅部と、前記利得制御部と、前記オフセット補償フィードバック部とを有する信号増幅基本ブロック部を少なくとも１つそなえるとともに、前記リミッタ増幅部を有するリミッタ増幅基本ブロック部を少なくとも１つそなえ、上記の少なくとも１つの信号増幅基本ブロック部の後段に、少なくとも１つのリミッタ増幅基本ブロック部が接続されていることを特徴としている。
【００４６】
また、信号増幅基本ブロック部１４が、入力信号の「１」側レベルと「０」側レベルとに基づいて閾値を自動的に設定する自動閾値設定部と、入力信号と自動閾値設定部からの閾値とを入力として差動増幅を行なう自動利得制御増幅部と、入力信号の振幅情報を検出して、入力信号の振幅に応じた利得制御信号をフィードフォワード信号として自動利得制御増幅部へ供給する利得制御部とを有するとともに、リミッタ増幅基本ブロック部１５が、入力信号の「１」側レベルと「０」側レベルとに基づいて閾値を自動的に設定する自動閾値設定部と、入力信号と自動閾値設定部からの閾値とを入力として差動増幅を行なうリミッタ増幅部とをそなえてもよい。
【００４７】
さらに、少なくとも１つのリミッタ増幅基本ブロック部１５の自動閾値設定部に信号が入力されていないときにも閾値レベルが入力の無信号時レベルより所定のガード電圧分だけ高くなるよう閾値レベルを制御するガード電圧発生回路を、リミッタ増幅基本ブロック部１５の自動閾値設定部に設けてもよく、特に、このガード電圧発生回路を、最後段のリミッタ増幅基本ブロック部の自動閾値設定部に設けてもよい。
【００４８】
すなわち、本発明の信号増幅回路は、前記自動利得制御増幅部と、前記ピーク検出回路と前記ボトム検出回路とを有し、前記利得制御部と、前記オフセット補償フィードバック部とを有する信号増幅基本ブロック部を少なくとも１つそなえるとともに、差動入力信号を差動増幅するリミッタ増幅部を有するリミッタ増幅基本ブロック部を少なくとも１つそなえ、上記の少なくとも１つの信号増幅基本ブロック部の後段に、少なくとも１つのリミッタ増幅基本ブロック部が接続されていることを特徴としている。
【００４９】
そして、本発明の信号増幅回路は、前記ピーク検出回路と、前記ボトム検出回路と、前記自動閾値設定部と、前記自動利得制御増幅部と、前記利得制御部とを有する信号増幅基本ブロック部を少なくとも１つそなえるとともに、ピーク検出回路と、ボトム検出回路と、自動閾値設定部と、リミッタ増幅部とを有するリミッタ増幅基本ブロック部を少なくとも１つそなえ、上記の少なくとも１つの信号増幅基本ブロック部の後段に、少なくとも１つのリミッタ増幅基本ブロック部が接続されていることを特徴としている。
【００５０】
ここで、少なくとも１つのリミッタ増幅基本ブロック部の自動閾値設定部に信号が入力されていないときにも閾値レベルが入力の無信号時レベルより所定のガード電圧分だけ高くなるよう閾値レベルを制御するガード電圧発生回路が、リミッタ増幅基本ブロック部の自動閾値設定部に設けられてもよい。さらに、ガード電圧発生回路が、最後段のリミッタ増幅基本ブロック部の自動閾値設定部に設けられてもよい。
【００５１】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を説明する。
（ａ）第１実施形態の説明
図５は本発明の第１実施形態にかかる信号増幅回路の構成を示すブロック図である。
【００５２】
この図５に示す信号増幅回路２０は、例えば光通信システムの受信部において、伝送時に減衰した光信号の波形整形を行なうための信号インタフェース回路として用いられるものである。即ち、この信号増幅回路２０は、図６に示すように、その入力側に、入力信号について光−電気変換を施す光−電気変換部としてのフォトダイオード３４と、フォトダイオード３４の出力信号を所定値に増幅する前置増幅回路としてのプリアンプ３５とが接続され、プリアンプ３５からの微弱アナログ信号からパルス信号を再生することにより、伝送時に減衰した光信号の波形整形を行なうものである。
【００５３】
なお、プリアンプ３５は、増幅回路３５Ａ及び抵抗３５Ｂからなるトランスインピーダンス型のプリアンプであり、フォトダイオード３４からの電流信号は、プリアンプ３５により電流−電圧変換された後に信号増幅回路２０に入力されるようになっている。具体的には、信号増幅回路２０は、図５に示すように、信号増幅基本ブロック部９２をそなえるとともに、信号増幅基本ブロック部９２の後段にリミッタ増幅基本ブロック部としてのリミッタ増幅回路３３をそなえて構成されている。
【００５４】
ここで、信号増幅基本ブロック部９２は、自動閾値制御（ＡＴＣ；AutomaticThreshold Control）回路２２，自動利得制御（ＡＧＣ；Automatic Gain Control ）増幅回路２７，利得制御回路２６及び遅延回路４３をそなえてなるＡＴＣ−ＡＧＣ増幅回路２１と、オフセット補償フィードバックループ２８とをそなえて構成されている。
【００５５】
ＡＴＣ回路２２は、入力信号のピーク値とボトム値とを検出してこれらの値の中間値を閾値として自動的に設定するものであり、ピーク検出回路２３，ボトム検出回路２４及び分圧回路２５をそなえて構成されている。ここで、ピーク検出回路２３は、入力信号のピーク値を検出して「１」側レベルとして出力するものであり、「１」側レベル出力回路として機能するものである。
【００５６】
また、ボトム検出回路２４は、入力信号のボトム値を検出して「０」側レベルとして出力するものであり、「０」側レベル出力回路として機能するものである。なお、これらのピーク検出回路２３及びボトム検出回路２４は、それぞれ図示しないダイオード，保持容量及び増幅回路から構成されている。
【００５７】
さらに、分圧回路２５は、図５に示すように、ピーク検出回路２３の出力端子とボトム検出回路２４の出力端子との間で直列接続された抵抗２５Ａ，２５Ｂにより構成され、ピーク検出回路２３及びボトム検出回路２４でそれぞれ得られた入力信号のピーク値とボトム値とを分圧して閾値レベルを生成する。具体的には、分圧回路２５は、ピーク検出回路２３からのピーク値とボトム検出回路２４からのボトム値との分圧レベルを抵抗２５Ａ，２５Ｂの抵抗分割により求め、この分圧レベルを閾値（閾値レベル）として設定し、ＡＧＣ増幅回路２７の反転入力部に対して出力するようになっている。通常、分圧比は１／２に設定され、閾値レベルは「１」レベルと「０」レベルとの中間値となる。
【００５８】
即ち、ＡＴＣ回路２２は、入力信号の「１」側レベルと「０」側レベルとに基づいて閾値を自動的に設定する自動閾値設定部として機能しているのである。また、ＡＧＣ増幅回路２７は、入力信号とＡＴＣ回路２２からの閾値とを入力として、利得制御回路２６からの利得制御信号に基づく利得で、ＡＴＣ回路２２からの閾値レベルを中心にして入力信号の差動増幅を行なうものであり、自動利得制御増幅部として機能するものである。
【００５９】
具体的には、ＡＧＣ増幅回路２７は、図８に示すように、負荷抵抗３６，小利得差動対３７，大利得差動対３８，利得制御差動対３９及び定電流源４０をそなえて構成されている。また、負荷抵抗３６は２つの抵抗３６Ａ，３６Ｂからなり、小利得差動対３７はＭＯＳ−ＦＥＴ３７Ａ，３７Ｂから、大利得差動対３８はＭＯＳ−ＦＥＴ３８Ａ，３８Ｂから、利得制御差動対３９はＭＯＳ−ＦＥＴ３９Ａ，３９Ｂからなる。
【００６０】
ここで、小利得差動対３７及び大利得差動対３８は、それぞれトランスコンダクタンスが異なるように設計されており、これらの２つの差動対３７，３８に流れる電流値の割合を利得制御差動対３９により制御することにより、ＡＧＣ回路２７全体のトランスコンダクタンス値が変化するようになっている。また、ＡＧＣ増幅回路２７全体で流れる電流は定電流源４０により決定されるため、電流値と負荷抵抗３６との積で与えられるリミッタ振幅は、利得が変動した場合においても一定に保たれるようになっている。
【００６１】
即ち、ＡＧＣ増幅回路２７は、同一の負荷抵抗３６にトランスコンダクタンスの異なる２つの差動対３７，３８を接続し、２つの差動対入力に共通に差動入力端子Ｐ１，Ｐ２を接続し、２つの差動対３７，３８に流れる電流の総和をほぼ一定に保ちつつ、電流の比率を変化させることで増幅利得を制御するように構成されているのである。
【００６２】
このような構成により、ＡＧＣ増幅回路２７においては、図８に示すように、入力信号及びＡＴＣ回路２２からの閾値が、入力端子Ｐ１，Ｐ２から小利得差動対３７，大利得差動対３８にそれぞれ入力されるとともに、利得制御回路２６からの利得制御信号が、利得制御端子Ｐ３，Ｐ４から利得制御差動対３９に入力されると、利得制御信号に基づく利得で、閾値レベルを中心にして入力信号の差動増幅が行なわれ、増幅された信号は出力端子Ｐ５，Ｐ６から出力される。
【００６３】
なお、利得制御信号（制御電圧）とＡＧＣ増幅回路２７の利得との関係の一例を図１０に示す。即ち、このＡＧＣ増幅回路２７の利得特性は、利得制御端子Ｐ３，Ｐ４に印加される制御電圧（利得制御信号）が−０．２Ｖpp以上で利得が低下しはじめ、＋０．４Ｖppでほぼ一定となるようなものである。なお、小利得差動対３７，大利得差動対３８及び利得制御差動対３９は、ＭＯＳ−ＦＥＴの代わりに、バイポーラトランジスタにより構成することもでき、このように、バイポーラトランジスタを用いたＡＧＣ増幅回路（このＡＧＣ増幅回路を２７′で示す）の構成を図２１に示す。
【００６４】
即ち、図２１に示すＡＧＣ増幅回路２７′においては、小利得差動対３７はバイポーラトランジスタ３７Ｃ，３７Ｄから、大利得差動対３８はバイポーラトランジスタ３８Ｃ，３８Ｄから、利得制御差動対３９はバイポーラトランジスタ３９Ｃ，３９Ｄからなる。また、ＡＧＣ増幅回路２７′においては、小利得差動対３７に２つの抵抗９６が設けられている。
【００６５】
ところで、利得制御回路２６は、ＡＴＣ回路２２のピーク検出回路２３からのピーク値とボトム検出回路２４からのボトム値との差分から入力信号の振幅情報（入力振幅レベル）を検出して、この入力振幅レベルに応じた利得制御信号を、フィードフォワード信号としてＡＧＣ増幅回路２７へ供給するものであり、利得制御部として機能するものである。
【００６６】
具体的には、利得制御回路２６は、図７に示すように、レベルシフト回路４１及び差動増幅回路４２をそなえて構成されている。ここで、差動増幅回路４２は、ＡＴＣ回路２２のピーク検出回路２３からの出力（ピーク値）とボトム検出回路２４からの出力（ボトム値）とを入力として差動増幅を行なうことにより、ピーク値とボトム値の差レベル（即ち入力振幅レベル）をＡＧＣ増幅回路２７の利得制御信号（＋及び−の利得制御信号）に変換するものである。
【００６７】
また、レベルシフト回路４１は、差動増幅回路４２の入力端の入力側に設けられ、ピーク値又はボトム値のいずれか（図７ではボトム値）が入力されて、入力されたピーク値又はボトム値を所定レベル分シフトさせるものであり、抵抗４１Ａ及び定電流源４１Ｂをそなえて構成されている。ここで、利得制御回路２６によるＡＧＣ増幅回路２７の利得制御について説明する。
【００６８】
本実施形態においては、ＡＧＣ増幅回路２７において増幅される信号がリミットされることを防ぐために、利得制御回路２６により、ＡＧＣ増幅回路２７の利得が入力信号の振幅レベル（入力振幅）に応じて変化するように制御されている。ここで、入力信号の振幅とＡＧＣ増幅回路２７の利得との関係の一例を図９に示す。即ち、利得制御回路２６は、図９に示すように、ＡＧＣ増幅回路２７の利得を、入力振幅が小さいときには最大利得Ｇmaxとし、入力振幅が大きくなりＶg 1を超えると入力振幅に応じて減少させ、更に入力振幅が大きくなりＶg2を超えると最小利得Ｇminとするように、入力信号の振幅情報を用いてフィードフォワード的に制御している。
【００６９】
なお、最大利得Ｇmaxは、図５に示すリミッタ増幅回路３３において入力振幅が最小の信号がリミットされる値となるように設計した値である。また、最小利得Ｇminは、ＡＧＣ増幅回路２７に振幅が最大の信号（最大入力レベル）が入力された場合においても、ＡＧＣ増幅回路２７において増幅される信号の値が、ＡＧＣ増幅回路２７の線形範囲〔図１１（ａ）に示すリミッタ振幅Ｌ参照〕を超えない値となるように（換言すればＡＧＣ増幅回路２７のリミッタ領域にかからないように）設計した値である。
【００７０】
具体的には、ＡＧＣ増幅回路２７の線形範囲を超えない最小の利得Ｇminの値とは、例えば、
Ｇmin＝Ｖlinear／Ｖinmax
Ｖlinear：ＡＧＣ増幅回路２７出力の線形範囲
Ｖinmax：最大入力レベル
となるような値である。
【００７１】
即ち、ＡＧＣ増幅回路２７は、利得制御回路２６により、その出力信号のレベルが線形範囲を超えないように制御されているのである。なお、ＡＧＣ増幅回路２７からの出力信号のレベルは一定にはならないが、本実施形態にかかる信号増幅回路２０における利得制御では、１段目のＡＧＣ増幅回路２７において増幅される信号がリミットしないようにすることが目的であり、出力信号のレベルはＡＧＣ増幅回路２７の後段側に位置するリミッタ増幅回路３３にて決定されるため差し支えない。
【００７２】
さらに、利得制御回路２６によるＡＧＣ増幅回路２７の利得制御について、具体的に説明する。信号増幅回路２０に信号が入力されていないとき（入力信号の振幅が０である時）には、図９に示すように、利得が最大利得ＧmaxとなるようにＡＧＣ増幅回路２７を制御する必要がある。
【００７３】
ところが、入力信号の振幅が０である時には、ピーク値とボトム値とをそのまま利得制御回路２６に入力すると、ピーク値とボトム値との差レベルも０となるため、利得制御回路２６から出力される利得制御信号は０Ｖppとなる。このとき、ＡＧＣ増幅回路２７は図１０に示すような利得特性を有していることから、ＡＧＣ増幅回路２７の利得が最大利得Ｇmax以下に設定されてしまうことになる。
【００７４】
そこで、本実施形態においては、ＡＧＣ増幅回路２７の利得の制御を適正に行なえるようにするために、利得制御回路２６にレベルシフト回路４１を設け、ピーク値又はボトム値のいずれかを所定レベル分シフトさせるように構成しているのである。例えば、図１０に示すような特性を有するＡＧＣ増幅回路２７に対しては、入力信号の振幅がＶg1（図９参照）のときには、利得制御回路２６からの出力（利得制御信号）が−０．２Ｖppとなり（図１０参照）、また、入力信号の振幅がＶg2（図９参照）のときには利得制御回路２６からの出力が＋０．４Ｖppとなる（図１０参照）ように、レベルシフト回路４１におけるレベルシフト値及び差動増幅回路４２における利得とが設計されているのである。
【００７５】
ところで、図５に示すオフセット補償フィードバックループ２８は、ＡＧＣ増幅回路２７の差動出力の各ピーク値の差レベルについて低域フィルタ処理を施したものを、ＡＧＣ増幅回路２７からの出力信号の差情報として、ＡＧＣ増幅回路２７の入力側（図５ではＡＴＣ回路２２の出力部分）へフィードバックして、ＡＧＣ増幅回路２７からの差動出力の各ピーク値が等しくなるようにオフセット補償を行なうものであり、出力ピーク検出回路２９−１，２９−２，誤差増幅回路３０，ローパスフィルタ３１及び抵抗３２をそなえて構成されている。
【００７６】
ここで、出力ピーク検出回路２９−１，２９−２は、ＡＧＣ増幅回路２７からの差動出力（正相出力及び逆相出力）信号のピーク値〔図１１（ａ）に示す正相出力ピーク値Ｃ及び逆相出力ピーク値Ｄ〕をそれぞれ検出するものである。また、誤差増幅回路３０は、出力ピーク検出回路２９−１，２９−２により検出された各ピーク値Ｃ，Ｄの差分を、図１１（ａ）に示すオフセットＯＦとして増幅するものである。
【００７７】
さらに、ローパスフィルタ３１は、誤差増幅回路３０により増幅されたオフセットＯＦについて低域フィルタ処理を施すことにより、高周波成分を除去して直流成分をオフセット情報として取り出すものであり、その出力部は抵抗３２を介して、ＡＴＣ回路２２の分圧回路２５の出力部に接続されている。ここで、抵抗３２は、分圧回路２５の抵抗２５Ａ，２５Ｂよりも抵抗値の大きいものが使用されて、定電流源的に働くことにより、オフセットを補正するように、抵抗２５Ａ，２５Ｂから電流を引き抜いたり、抵抗２５Ａ，２５Ｂに電流を流し込むものである。
【００７８】
そして、オフセット補償フィードバックループ２８により得られたオフセット情報は、ＡＧＣ増幅回路２７の入力側（図５においてはＡＧＣ増幅回路２７の反転入力部）へフィードバックされるようになっている。なお、信号増幅回路２０に信号が入力されないとき（入力の無信号時）にも、オフセット補償フィードバックループ２８は、ＡＧＣ増幅回路２７の差動出力信号の直流レベルを比較してオフセット情報を出力するようになっている。
【００７９】
ここで、図３０に示すように、ＡＧＣ増幅回路２７の代わりにリミッタ増幅回路（図３０の１０６参照）を用いて信号増幅回路を構成した場合には、リミッタ増幅回路からの出力信号の振幅は、図１１（ｂ）に示すように出力信号のピーク値がリミットされることにより〔図１１（ｂ）の符号Ｅ参照〕、入力信号の振幅によらず常に一定の大きさで出力されるため、上述したような出力信号のピーク値を用いたオフセット補償フィードバックループを構成することができない。
【００８０】
これに対し、本実施形態では、前述のごとく、利得制御回路２６によりＡＧＣ増幅回路２７が線形範囲で動作するように制御されているため、ＡＧＣ増幅回路２７からの出力信号のピーク値を用いたオフセット補償フィードバックループ２８を構成することができるのである。ところで、遅延回路４３は、ＡＧＣ増幅回路２７の入力側に接続され、利得制御回路２６からの利得制御信号が立ち上がるのに十分な時間分遅れて、ＡＧＣ増幅回路２７に信号が入力されるようにするものである。
【００８１】
ＡＴＣ−ＡＧＣ増幅回路２１においては、ＡＴＣ回路２２のピーク検出回路２３及びボトム検出回路２４におけるピーク値及びボトム値の検出が完了するまでは、利得制御回路２６からの利得制御信号が立ち上がらないため、ＡＧＣ増幅回路２７の利得制御が正常に行なわれない。ここで、図１２（ａ）に信号増幅回路２０に入力される信号の波形を示し、図１２（ｂ）にＡＧＣ増幅回路２７に入力される信号の波形を示し、図１２（ｃ）にＡＧＣ増幅回路２７から出力される信号の波形を示す。
【００８２】
図１２（ａ）に示すような波形の信号（符号Ｓ参照）が入力された場合には、ＡＴＣ回路２２においては、図１２（ｂ）に示すように、この入力波形Ｓからピーク値及びボトム値（符号Ｐ，Ｂ参照）が検出され、これらの値に基づいて１／２のレベルに閾値レベルが設定される（符号Ｔ参照）。ところが、ピーク値及びボトム値の検出が完了する前に信号が入力されると〔図１２（ｂ）のＧ参照〕、その時点ではＡＧＣ増幅回路２７の利得制御が行なわれていないため、ＡＧＣ増幅回路２７の利得が適正値より大きく、信号の初期部（特に信号の１ビット目）がそれ以降の信号に比べ大きくオーバシュートしてしまう〔図１２（ｃ）のＪ参照〕。
【００８３】
このようにオーバシュートした信号がＡＧＣ増幅回路２７から出力されると、オフセット補償フィードバックループ２８においては、出力ピーク検出回路２９−１，２９−２によりこのオーバシュートした信号が検出されるためフィードバックが異常になる等、後段の回路に悪影響を及ぼす場合がある。また、このようにオーバシュートした信号が、リミッタ増幅回路３３においてリミッタ増幅されると、出力される信号のパルス幅が実際より太くなることもある。
【００８４】
このため、本実施形態においては、このような信号のオーバシュートを防ぐために、ＡＧＣ増幅回路２７の入力側に遅延回路４３を設けて、利得制御回路２６からの利得制御信号が立ち上がった後にＡＧＣ増幅回路２７に信号が入力されるようにして、ＡＧＣ増幅回路２７に信号が入力した時点でＡＧＣ増幅回路２７の利得の設定が完了しているようにしているのである〔図１２（ｂ）のＩ及び図１２（ｃ）のＫ参照〕。
【００８５】
なお、信号増幅回路２０が適用される光通信システムの受信部（図６参照）において、信号の初期部がオーバシュートしても差し支えない場合には、この遅延回路４３を設けなくてもよい。ところで、図５に示すリミッタ増幅回路３３は、信号増幅基本ブロック部９２のＡＧＣ増幅回路２７からの差動信号を入力として、入力された信号を差動増幅した後に所定の信号レベルとなるようにリミットして出力するものであり、リミッタ増幅部として機能するものである。なお、リミッタ増幅回路３３においては、全ての入力範囲で出力振幅が一定レベルにリミットされるようになっている。
【００８６】
上述の構成により、本発明の第１実施形態にかかる信号増幅回路２０においては、信号が入力されると、信号増幅基本ブロック部９２のＡＴＣ回路２２では、自動的に入力信号のピーク値とボトム値に基づいた閾値が設定される。また、オフセット補償フィードバックループ２８では、ＡＧＣ増幅回路２７の差動出力からオフセット情報が検出されてＡＧＣ増幅回路２７の入力側へフィードバックし、オフセットがマイナス側にあるときはオフセット補償フィードバックループ２８から電流が流入し、オフセットがプラス側にあるときはオフセット補償フィードバックループ２８へ電流が流入するように動作することにより、ＡＧＣ増幅回路２７からの差動出力の各ピーク値が等しくなるようにオフセットが補償され、閾値レベルが適正に補償される。
【００８７】
さらに、利得制御回路２６では、ＡＴＣ回路２２にて検出されたピーク値とボトム値との差分から入力振幅レベルが検出され、図９に示すように、入力信号の振幅が小さいときはＡＧＣ増幅回路２７の利得を大きくし、入力信号の振幅が大きいときはＡＧＣ増幅回路２７の利得を小さくするような利得制御信号が生成されて、フィードフォワード信号としてＡＧＣ増幅回路２７へ供給される。
【００８８】
続いて、遅延回路４３を介して入力された信号と、オフセット補償フィードバックループ２８により適正に補償されたＡＴＣ回路２２からの閾値とがＡＧＣ増幅回路２７に入力されると、ＡＧＣ増幅回路２７では、利得制御回路２６からの利得制御信号に基づく利得で、ＡＴＣ回路２２からの閾値レベルを中心にして入力信号の差動増幅が行なわれる。
【００８９】
そして、信号増幅基本ブロック部９２のＡＧＣ増幅回路２７により差動増幅された信号がリミッタ増幅回路３３に入力されると、リミッタ増幅回路３３では、この入力信号が差動増幅された後に所定の信号レベルとなるようにリミットされて出力される。このように、本発明の第１実施形態にかかる信号増幅回路２０によれば、ＡＴＣ回路２２，利得制御回路２６及びＡＧＣ増幅回路２７を有するＡＴＣ−ＡＧＣ増幅回路２１をそなえ、利得制御回路２６を用いて、全ての入力信号の振幅レベルにおいてＡＧＣ増幅回路２７がその線形範囲内で動作するように制御することにより、ＡＧＣ増幅回路２７にて増幅される信号がリミットされることを防ぐことができる。
【００９０】
従って、ＡＧＣ増幅回路２７から出力される信号の振幅情報が失われないため、出力信号のピーク値を用いるオフセット補償フィードバックループ２８を設けることができ、これにより、信号増幅回路２０を構成する各回路が有するオフセットを補償して出力信号のパルス幅の変動を抑制することができ、入力信号レベルに対して広いダイナミックレンジにわたり良好な出力波形を得ることができる。
【００９１】
また、利得制御回路２６を用いて、ＡＧＣ増幅回路２７をフィードフォワード的に制御することにより、一般的に用いられるフィードバック制御によるＡＧＣ増幅回路よりも、応答の時定数を小さくすることができるため、ＡＧＣ増幅回路２７の立ち上がりを速くすることができ、例えば光通信のように信号の高速伝送を行なう際には特に有効に機能する。
【００９２】
さらに、ＡＴＣ回路２２が入力信号の振幅に基づいて閾値を設定することにより、信号が断続的に入力される場合でも速やかに閾値を設定することができる。また、遅延回路４３を設けて、利得制御回路２６からの利得制御信号が立ち上がった後にＡＧＣ増幅回路２７に信号が入力されるようにすることにより、ＡＧＣ増幅回路２７に信号が入力した時点ではＡＧＣ増幅回路２７の利得の設定が完了しているようにできるため、信号のオーバシュートを防いで、信号増幅回路２０の誤動作を防ぐことができる。
【００９３】
なお、本実施形態においては、オフセット補償フィードバックループ２８が、出力ピーク検出回路２９−１，２９−２をそなえ、ＡＧＣ増幅回路２７の差動出力の各ピーク値の差レベルについて低域フィルタ処理を施したものをＡＧＣ増幅回路２７の入力側へフィードバックしてＡＧＣ増幅回路２７のオフセットを補償する場合について説明したが、オフセット補償フィードバックループ２８が、出力ピーク検出回路２９−１，２９−２の代わりに２つの出力ボトム検出回路をそなえ、ＡＧＣ増幅回路２７の差動出力の各ボトム値の差レベルについて低域フィルタ処理を施したものをＡＧＣ増幅回路２７の入力側へフィードバックしてＡＧＣ増幅回路２７のオフセットを補償するようにしてもよく、このようにすれば信号増幅回路２０をその使用に適した構成とすることができる。
【００９４】
この場合は、２つの出力ボトム検出回路が、ＡＧＣ増幅回路２７からの差動出力（正相出力及び逆相出力）信号のボトム値をそれぞれ検出するとともに、誤差増幅回路３０が、出力ボトム検出回路により検出された各ボトム値の差分を増幅してオフセット情報とする。また、本実施形態においては、信号増幅回路２０を、光通信システムの受信部において、伝送時に減衰した光信号の波形整形を行なうための信号インタフェース回路として用いた場合を例に挙げて説明したが、情報処理分野における高速・小振幅信号インタフェース回路としても用いることができる。
【００９５】
（ｂ）第２実施形態の説明
図１３は本発明の第２実施形態にかかる信号増幅回路の構成を示すブロック図である。この図１３に示す信号増幅回路２０Ａも、前述の第１実施形態におけるものと同様に、例えば光通信システムの受信部において、伝送時に減衰した光信号の波形整形を行なうための信号インタフェース回路として用いられるものであり、信号増幅基本ブロック部９２Ａをそなえるとともに、信号増幅基本ブロック部９２Ａの後段にリミッタ増幅基本ブロック部としてのリミッタ増幅回路３３をそなえて構成されている。
【００９６】
本実施形態においては、信号増幅基本ブロック部９２Ａは、オフセット補償フィードバックループ２８Ａを有するＡＴＣ回路２２Ａ，ＡＧＣ増幅回路２７，利得制御回路２６及び遅延回路４３をそなえて構成されている。ここで、ＡＴＣ回路２２Ａは、上述の第１実施形態におけるＡＴＣ回路２２と同様に、入力信号のピーク値とボトム値とを検出してこれらの値の中間値を閾値として自動的に設定するものであるが、本実施形態においては、ＡＴＣ回路２２Ａは、ピーク検出回路２３，オフセット補償フィードバックループ２８Ａ及び分圧回路２５により構成されている。
【００９７】
オフセット補償フィードバックループ２８Ａは、上述の第１実施形態におけるものと同様に、ＡＧＣ増幅回路２７の差動出力の各ピーク値について低域フィルタ処理を施したものをＡＧＣ増幅回路２７の入力側（図１３では分圧回路２５の入力端部）へフィードバックして、ＡＧＣ増幅回路２７からの差動出力の各ピーク値が等しくなるようにオフセット補償を行なうものであり、図５に示す抵抗３２が設けられていない点を除いては、同様の構成を有するものである。
【００９８】
なお、本実施形態において、抵抗３２に相当する抵抗が設けられていないのは、オフセット補償フィードバックループ２８Ａのフィードバック出力を分圧回路２５のボトムレベル入力端部へ入力しているからであるが、このようにしてもオフセットの補償は、前述の第１実施形態と同様にして行なわれる。ここで、本実施形態にかかる信号増幅回路２０Ａを、特に光通信システムにおける信号インタフェース回路として用いる場合には、入力信号が単極性信号であることから、オフセット補償フィードバックループ２８Ａからの出力は入力信号の「０」側レベルに相当するレベルで安定する。
【００９９】
このため、本実施形態においては、ＡＴＣ回路２２Ａが、ピーク検出回路２３からのピーク値を「１」側レベルとして用いるとともに、オフセット補償フィードバックループ２８Ａからの出力情報を「０」側レベル（この「０」側レベルにはオフセット情報が反映されている）として用いることにより、閾値を発生するように構成されているのである。
【０１００】即ち、本実施形態においては、オフセット補償フィードバックループ２８Ａは、「０」側レベル出力回路としての機能も兼ねそなえており、このオフセット補償フィードバックループ２８Ａからの出力は、ＡＧＣ増幅回路２７の入力側（即ち分圧回路２５）へフィードバックされるとともに、利得制御回路２６へ入力されるようになっている。
【０１０１】
なお、オフセット補償フィードバックループ２８Ａは、前述のごとく、信号増幅回路２０Ａに信号が入力されないとき（入力の無信号時）でも、ＡＧＣ増幅回路２７の差動出力信号の直流レベルを比較して、オフセット情報を出力している状態である。また、ＡＧＣ増幅回路２７，利得制御回路２６，リミッタ増幅回路３３，ピーク検出回路２３，分圧回路２５及び遅延回路４３は、上述の第１実施形態において説明したものと同様の機能及び構成を有するものである。
【０１０２】
上述の構成により、本発明の第２実施形態にかかる信号増幅回路２０Ａにおいては、信号が入力されると、信号増幅基本ブロック部９２Ａのオフセット補償フィードバックループ２８Ａでは、入力信号の「０」側レベルをオフセット補償のために変動させることにより、ＡＧＣ増幅回路２７からの差動出力の各ピーク値が等しくなるようにオフセットが補償され、ＡＴＣ回路２２Ａでは、入力信号のピーク値と入力信号の「０」側レベル（即ちオフセット補償フィードバックループ２８Ａからの出力情報）に基づいて、適正に補償された閾値が自動的に設定される。
【０１０３】
また、利得制御回路２６では、ＡＴＣ回路２２Ａにて検出されたピーク値と入力信号の「０」側レベルとの差分に応じた利得制御信号が生成されて、フィードフォワード信号としてＡＧＣ増幅回路２７へ供給される。続いて、遅延回路４３を介して入力された信号と、オフセット補償フィードバックループ２８Ａにより適正に補償されたＡＴＣ回路２２Ａからの閾値とがＡＧＣ増幅回路２７に入力されると、ＡＧＣ増幅回路２７では、利得制御回路２６からの利得制御信号に基づく利得で、ＡＴＣ回路２２Ａからの閾値レベルを中心にして入力信号の差動増幅が行なわれる。
【０１０４】
そして、信号増幅基本ブロック部９２ＡのＡＧＣ増幅回路２７により差動増幅された信号がリミッタ増幅回路３３に入力されると、リミッタ増幅回路３３では、この入力信号が差動増幅された後に所定の信号レベルとなるようにリミットされて出力される。このように、本発明の第２実施形態にかかる信号増幅回路２０Ａによれば、オフセット補償フィードバックループ２８Ａを有するＡＴＣ回路２２，利得制御回路２６，ＡＧＣ増幅回路２７及び遅延回路４３をそなえて構成されることにより、上述した第１実施形態にかかる信号増幅回路２０と同様の利点が得られるほか、オフセット補償フィードバックループ２８Ａが「０」側レベル出力回路としての機能も兼ねそなえることにより、信号増幅回路２０Ａを構成する回路数を削減して、信号増幅回路２０Ａの構成を簡素化することができる。
【０１０５】
（ｃ）第３実施形態の説明
図１４は本発明の第３実施形態にかかる信号増幅回路の構成を示すブロック図である。この図１４に示す信号増幅回路２０Ｂも、前述の第１，第２実施形態におけるものと同様に、例えば光通信システムの受信部において、伝送時に減衰した光信号の波形整形を行なうための信号インタフェース回路として用いられるものであり、信号増幅基本ブロック部９２Ｂをそなえるとともに、信号増幅基本ブロック部９２Ｂの後段にリミッタ増幅基本ブロック部としてのリミッタ増幅回路３３をそなえて構成されている。
【０１０６】
ここで、信号増幅基本ブロック部９２Ｂは、ＡＴＣ回路２２Ｂ，ＡＧＣ増幅回路２７，利得制御回路２６をそなえてなるＡＴＣ−ＡＧＣ増幅回路２１と、オフセット補償フィードバックループ２８Ｂとをそなえて構成されている。ＡＴＣ回路２２Ｂは、前述の第１実施形態におけるＡＴＣ回路２２と同様に、入力信号のピーク値とボトム値とを検出してこれらの値の中間値を閾値として自動的に設定するものであるが、本実施形態においては、ＡＴＣ回路２２Ｂは、ピーク検出回路２３，基準レベル発生回路４５及び分圧回路２５により構成されている。
【０１０７】
ここで、本実施形態にかかる信号増幅回路２０Ｂを、光通信システムにおける信号インタフェース回路として用いる場合のように、入力信号が単極性信号である場合には、入力信号の振幅によらず「０」側レベルは一定となるため、入力信号の「０」側レベルは特に検出する必要がない。このため、本実施形態においては、回路構成を簡略化するために、前述の第１，第２実施形態において説明したボトム検出回路（例えば図５の符号２４参照）の代わりに、入力信号の「０」側レベルに相当する基準レベル信号を発生する基準レベル発生回路４５を設け、ＡＴＣ回路２２Ｂが、ピーク検出回路２３からのピーク値を「１」側レベルとして用いるとともに、基準レベル発生回路４５からの基準レベルを「０」側レベルとして用いることにより、閾値を発生するように構成されているのである。
【０１０８】
また、本実施形態においては、オフセット補償フィードバックループ２８Ｂは、ＡＧＣ増幅回路２７の差動出力のピーク値とボトム値とを分圧したものの差レベルについて低域フィルタ処理を施したものをＡＧＣ増幅回路２７の入力側（図１４ではＡＴＣ回路２２Ｂの出力部分）へフィードバックして、ＡＧＣ増幅回路２７からの差動出力のピーク値とボトム値とを分圧したものが等しくなるようにオフセット補償を行なうように構成されている。
【０１０９】
即ち、オフセット補償フィードバックループ２８Ｂは、図１４に示すように、出力ピーク検出回路４６−１，４６−２，出力ボトム検出回路４７−１，４７−２，抵抗４８Ａ〜４８Ｄ，誤差増幅回路３０Ｂ，ローパスフィルタ３１及び抵抗３２をそなえて構成されており、出力ピーク検出回路４６−１の出力端子と出力ボトム検出回路４７−１の出力端子とは、直列接続された抵抗４８Ａ，４８Ｂを介して接続されており、出力ピーク検出回路４６−２の出力端子と出力ボトム検出回路４７−２の出力端子とは、直列接続された抵抗４８Ｃ，４８Ｄを介して接続されている。
【０１１０】
ここで、出力ピーク検出回路４６−１，４６−２は、ＡＧＣ増幅回路２７からの差動出力（それぞれ正相出力及び逆相出力）信号のピーク値を検出するものであり、出力ボトム検出回路４７−１，４７−２は、ＡＧＣ増幅回路２７からの差動出力（それぞれ正相出力及び逆相出力）信号のボトム値を検出するものである。
【０１１１】
そして、出力ピーク検出回路４６−１により検出されたピーク値と出力ボトム検出回路４７−１により検出されたボトム値とは、抵抗４８Ａ，４８Ｂにより分圧されて、また、出力ピーク検出回路４６−２により検出されたピーク値と出力ボトム検出回路４７−２により検出されたボトム値とは、抵抗４８Ｃ，４８Ｄにより分圧されて、それぞれ誤差増幅回路３０Ｂに対して出力されるようになっている。
【０１１２】
また、誤差増幅回路３０Ｂは、抵抗４８Ａ〜４８Ｄにより分圧されたＡＧＣ増幅回路２７の差動出力のピーク値とボトム値との分圧値の差分を、オフセットとして増幅するものである。なお、ＡＧＣ増幅回路２７，利得制御回路２６，リミッタ増幅回路３３，ピーク検出回路２３，分圧回路２５，ローパスフィルタ３１及び抵抗３２は、上述の第１実施形態において説明したものと同様の機能及び構成を有するものである。
【０１１３】
上述の構成により、本発明の第３実施形態にかかる信号増幅回路２０Ｂにおいては、信号が入力されると、信号増幅基本ブロック部９２ＢのＡＴＣ回路２２Ｂでは、自動的に入力信号のピーク値と基準レベルに基づいた閾値が設定される。また、オフセット補償フィードバックループ２８Ｂでは、ＡＧＣ増幅回路２７の差動出力からオフセット情報が検出されてＡＧＣ増幅回路２７の入力側へフィードバックすることにより、ＡＧＣ増幅回路２７からの差動出力のピーク値とボトム値とを分圧したものが等しくなるようにオフセットが補償され、閾値レベルが適正に補償される。
【０１１４】
さらに、利得制御回路２６では、ＡＴＣ回路２２Ｂにて検出されたピーク値と基準レベルとの差分に応じた利得制御信号が生成されて、フィードフォワード信号としてＡＧＣ増幅回路２７へ供給される。続いて、入力された信号とＡＴＣ回路２２Ｂからの閾値とがＡＧＣ増幅回路２７に入力されると、ＡＧＣ増幅回路２７では、利得制御回路２６からの利得制御信号に基づく利得で、ＡＴＣ回路２２Ｂからの閾値レベルを中心にして入力信号の差動増幅が行なわれる。
【０１１５】
そして、信号増幅基本ブロック部９２ＢのＡＧＣ増幅回路２７により差動増幅された信号がリミッタ増幅回路３３に入力されると、リミッタ増幅回路３３では、この入力信号が差動増幅された後に所定の信号レベルとなるようにリミットされて出力される。このように、本発明の第３実施形態にかかる信号増幅回路２０Ｂによれば、ＡＴＣ回路２２Ｂ，利得制御回路２６，ＡＧＣ増幅回路２７及びオフセット補償フィードバックループ２８Ｂをそなえて構成されることにより、上述した第１実施形態にかかる信号増幅回路２０と同様の利点が得られるほか、ＡＴＣ回路２２Ｂが基準レベル発生回路４５をそなえて構成されることにより、信号増幅回路２０Ｂの構成を簡素化することができる。
【０１１６】
また、オフセット補償フィードバックループ２８Ｂが、出力ピーク検出回路４６−１，４６−２，出力ボトム検出回路４７−１，４７−２をそなえ、ＡＧＣ増幅回路２７の差動出力のピーク値とボトム値とを分圧したもの（即ち、ＡＴＣ回路２２Ｂからの閾値レベルと同様の、ＡＧＣ増幅回路２７の差動出力のピーク値とボトム値との中間値）を用いてＡＧＣ増幅回路２７のオフセットを補償することにより、信号の入力レベルが変動した場合にも安定してオフセット補償を行なうことができる。
【０１１７】
なお、本実施形態においても、ＡＧＣ増幅回路２７の入力側に遅延回路（図５の符号４３参照）を設ければ、前述のごとく、利得制御回路２６からの利得制御信号が立ち上がった後にＡＧＣ増幅回路２７に信号が入力されるようにすることができ、信号のオーバシュート〔図１２（ｃ）のＪ参照〕を防ぐことができる。また、本実施形態においても、オフセット補償フィードバックループ２８Ｂを、図５に示すように２つの出力ピーク検出回路をそなえて構成し、ＡＧＣ増幅回路２７の差動出力の各ピーク値を用いてＡＧＣ増幅回路２７のオフセットを補償するようにしたり、２つの出力ボトム検出回路をそなえて構成し、ＡＧＣ増幅回路２７の差動出力の各ボトム値を用いてＡＧＣ増幅回路２７のオフセットを補償するようにしてもよい。
【０１１８】
さらに、基準レベル発生回路４５の代わりに、ボトム検出回路（図５の符号２４参照）を用いれば、本実施形態にかかる信号増幅回路２０Ｂを、情報処理分野における高速・小振幅信号インタフェース回路としても用いることができる。
（ｄ）第４実施形態の説明
図１５は本発明の第４実施形態にかかる信号増幅回路の構成を示すブロック図である。
【０１１９】
この図１５に示す信号増幅回路５０も、前述の第１〜第３実施形態におけるものと同様に、例えば光通信システムの受信部において、伝送時に減衰した光信号の波形整形を行なうための信号インタフェース回路として用いられるものである。本実施形態にかかる信号増幅回路５０は、ＡＧＣ増幅回路２７を有する信号増幅基本ブロック部９３と、ＡＧＣ増幅回路５３を有するＡＧＣ増幅回路ブロック部５１とをそなえるとともに、信号増幅基本ブロック部９３の後段にリミッタ増幅基本ブロック部としてのリミッタ増幅回路３３をそなえて構成されている。
【０１２０】
本実施形態においては、信号増幅回路５０の設計の自由度を大きくするために、信号増幅回路５０が、複数のＡＧＣ増幅回路（図１５ではＡＧＣ増幅回路２７，５３）をそなえて構成されている。例えば、信号増幅基本ブロック部９３及びＡＧＣ増幅回路ブロック５１を構成するＡＧＣ増幅回路２７，５３として利得特性が異なるＡＧＣ増幅回路を用いれば、信号増幅回路５０の信号増幅特性を任意に設定することができる。
【０１２１】
ここで、信号増幅基本ブロック部９３は、図１５に示すように、ピーク検出回路２３，ボトム検出回路２４，利得制御回路２６，ＡＧＣ増幅回路２７及びオフセット補償フィードバックループ２８Ｃをそなえて構成されている。ピーク検出回路２３，ボトム検出回路２４，利得制御回路２６及びＡＧＣ増幅回路２７は、前述の第１実施形態におけるものと同様の機能及び構成を有するものである。
【０１２２】
また、オフセット補償フィードバックループ２８Ｃは、図５に示す抵抗３２が設けられていない点を除いては、前述の第１実施形態におけるものと同様の構成を有するものである。例えば図５に示すような信号増幅回路２０においては、オフセット補償フィードバックループ２８により、ＡＧＣ増幅回路２７からの差動出力の各ピーク値が等しくなるように、ＡＧＣ増幅回路２７の閾値レベル（参照電圧）が決定される。
【０１２３】
即ち、ＡＧＣ増幅回路２７からの差動出力の各ピーク値が等しくなるということは、ＡＧＣ増幅回路２７では信号振幅の中間レベルを中心にして入力信号が増幅されていることを示しており、換言すれば、オフセット補償フィードバックループ２８は、それ自身が閾値レベルを信号中央（即ち入力信号の振幅の中心）に設定するような機能を有していることになる。
【０１２４】
そこで、本実施形態においては、図１５に示すように、信号増幅回路５０がＡＴＣ回路（図５に示す符号２２参照）をそなえることなく構成されている。この場合は、オフセット補償フィードバックループ２８Ｃは、ＡＧＣ増幅回路５３の差動出力の各ピーク値の差レベルについて低域フィルタ処理を施したものをＡＧＣ増幅回路２７の入力側へ閾値〔参照電圧（参照信号）〕としてフィードバックして、ＡＧＣ増幅回路２７の差動出力の直流レベルがほぼ等しくなるように閾値を設定するように構成されている。即ち、この閾値には、オフセット情報も反映されていることになる。
【０１２５】
また、ＡＧＣ増幅回路２７は、入力信号とこの参照信号とを入力として、利得制御回路２６からの利得制御信号に基づく利得で、オフセット補償フィードバックループ２８Ｃにより設定された参照信号レベル（参照レベル）を中心にして入力信号の差動増幅を行なうように構成されている。なお、オフセット補償フィードバックループ２８Ｃは、前述のごとく、信号増幅回路５０に信号が入力されないとき（入力の無信号時）でも動作しているが、信号が断続的に入力される場合には、その時定数が大きいことから入力信号に対応した参照信号の出力が遅れることになる。従って、本実施形態にかかる信号増幅回路５０は、信号が連続的に入力される場合に特に有効に機能する。
【０１２６】
ところで、ＡＧＣ増幅回路ブロック部５１は、ＡＧＣ増幅回路５３及び利得制御回路５２をそなえて構成されている。ここで、利得制御回路５２は、信号増幅基本ブロック部９３のピーク検出回路２３からのピーク値とボトム検出回路２４からのボトム値との差分から入力信号の振幅情報（入力振幅レベル）を検出して、この入力振幅レベルに応じた利得制御信号を、フィードフォワード信号としてＡＧＣ増幅回路５３へ供給するものであり、利得制御部として機能するものである。
【０１２７】
また、ＡＧＣ増幅回路５３は、信号増幅基本ブロック部９３のＡＧＣ増幅回路２７からの差動信号を入力として、利得制御回路５２からの利得制御信号に基づく利得で、入力信号の差動増幅を行なうものであり、自動利得制御増幅部として機能するものである。なお、ＡＧＣ増幅回路５３及び利得制御回路５２は、ＡＧＣ増幅回路２７及び利得制御回路２６と同様の構成ものを用いることができる（図７及び図８参照）。
【０１２８】
ところで、リミッタ増幅回路３３は、ＡＧＣ増幅回路ブロック部５１のＡＧＣ増幅回路５３からの差動信号を入力として、入力された信号を差動増幅した後に所定の信号レベルとなるようにリミットして出力するものである。上述の構成により、本発明の第４実施形態にかかる信号増幅回路５０においては、信号が入力されると、信号増幅基本ブロック部９３のオフセット補償フィードバックループ２８Ｃでは、自動的にＡＧＣ増幅回路５３からの差動出力に基づいてオフセット情報が反映された参照レベルが設定される。
【０１２９】
また、利得制御回路２６では、ピーク検出回路２３からのピーク値とボトム検出回路２４からのボトム値との差分に応じた利得制御信号が生成されて、フィードフォワード信号としてＡＧＣ増幅回路２７へ供給される。続いて、入力された信号とオフセット補償フィードバックループ２８Ｃからの参照信号とがＡＧＣ増幅回路２７に入力されると、ＡＧＣ増幅回路２７では、利得制御回路２６からの利得制御信号に基づく利得で、オフセット補償フィードバックループ２８Ｃからの参照レベルを中心にして入力信号の差動増幅が行なわれる。
【０１３０】
また、ＡＧＣ増幅回路ブロック部５１の利得制御回路５２では、信号増幅基本ブロック部９３のピーク検出回路２３からのピーク値とボトム検出回路２４からのボトム値との差分に応じた利得制御信号が生成されて、フィードフォワード信号としてＡＧＣ増幅回路５３へ供給される。さらに、信号増幅基本ブロック部９３のＡＧＣ増幅回路２７により差動増幅された信号が、ＡＧＣ増幅回路ブロック部５１のＡＧＣ増幅回路５３に入力されると、ＡＧＣ増幅回路５３では、利得制御回路５２からの利得制御信号に基づく利得で、入力信号の差動増幅が行なわれる。
【０１３１】
そして、ＡＧＣ増幅回路ブロック部５１のＡＧＣ増幅回路５３により差動増幅された信号がリミッタ増幅回路３３に入力されると、リミッタ増幅回路３３では、この入力信号が差動増幅された後に所定の信号レベルとなるようにリミットされて出力される。このように、本発明の第４実施形態にかかる信号増幅回路５０によれば、ピーク検出回路２３，ボトム検出回路２４，利得制御回路２６，ＡＧＣ増幅回路２７及びオフセット補償フィードバックループ２８Ｃをそなえて構成されることにより、上述した第１実施形態にかかる信号増幅回路２０と同様の利点を得ることができる。
【０１３２】
また、オフセット補償フィードバックループ２８Ｃが、閾値レベルを信号中央（即ち入力信号の振幅の中心）に設定するような機能を有し、このオフセット補償フィードバックループ２８Ｃにより閾値を設定することにより、閾値を設定するためのＡＴＣ回路を設ける必要がなくなるため、信号増幅回路５０を簡素に構成することができる。
【０１３３】
さらに、信号増幅回路５０が、多段のＡＧＣ増幅回路２７，５３をそなえて構成されることにより、信号増幅回路５０の設計の自由度を大きくすることができる。なお、本実施形態においても、ＡＧＣ増幅回路２７の入力側に遅延回路（図５の符号４３参照）を設ければ、前述のごとく、利得制御回路２６からの利得制御信号が立ち上がった後にＡＧＣ増幅回路２７に信号が入力されるようにすることができ、信号のオーバシュート〔図１２（ｃ）のＪ参照〕を防ぐことができる。
【０１３４】
また、本実施形態においても、オフセット補償フィードバックループ２８Ｃを、２つの出力ボトム検出回路をそなえて構成し、ＡＧＣ増幅回路２７の差動出力の各ボトム値を用いてＡＧＣ増幅回路２７のオフセットを補償するようにしたり、図１４に示すように、２つの出力ピーク検出回路，２つの出力ボトム検出回路及び４つの抵抗をそなえて構成し、ＡＧＣ増幅回路２７の差動出力のピーク値とボトム値とを分圧したものを用いてＡＧＣ増幅回路２７のオフセットを補償するようにしてもよい。
【０１３５】
特に、本実施形態にかかる信号増幅回路５０を、光通信システムにおける信号インタフェース回路として用いる場合には、ボトム検出回路２４の代わりに基準レベル発生回路（図１４の符号４５参照）を用いて、信号増幅回路５０の構成を簡素化してもよい。さらに、本実施形態においては、信号増幅回路５０を、光通信システムの受信部において、伝送時に減衰した光信号の波形整形を行なうための信号インタフェース回路として用いた場合を例に挙げて説明したが、情報処理分野における高速・小振幅信号インタフェース回路としても用いることができる。
【０１３６】
（ｅ）第５実施形態の説明
図１６は本発明の第５実施形態にかかる信号増幅回路の構成を示すブロック図である。この図１６に示す信号増幅回路６０も、前述の第１〜第４実施形態におけるものと同様に、例えば光通信システムの受信部において、伝送時に減衰した光信号の波形整形を行なうための信号インタフェース回路として用いられるものである。
【０１３７】
本実施形態にかかる信号増幅回路６０は、図１６に示すように、信号増幅基本ブロック部としてのＡＴＣ−ＡＧＣ増幅回路６１をそなえるとともに、ＡＴＣ−ＡＧＣ増幅回路６１の後段にリミッタ増幅基本ブロック部としてのＡＴＣ−リミッタ増幅回路６８をそなえて構成されている。ここで、ＡＴＣ−ＡＧＣ増幅回路６１は、ＡＴＣ回路６２，利得制御回路６６及びＡＧＣ増幅回路６７をそなえて構成されている。
【０１３８】
ＡＴＣ回路６２は、入力信号のピーク値とボトム値とを検出してこれらの値の中間値を閾値として自動的に設定するものであり、ピーク検出回路６３，ボトム検出回路６４及び抵抗６５Ａ，６５Ｂからなる分圧回路６５をそなえて構成されている。なお、ピーク検出回路６３，ボトム検出回路６４及び分圧回路６５は、上述の第１実施形態におけるもの（図５参照）と同様の機能及び構成を有している。
【０１３９】
また、利得制御回路６６は、ＡＴＣ回路６２のピーク検出回路６３からのピーク値とボトム検出回路６４からのボトム値との差分から入力信号の振幅情報（入力振幅レベル）を検出して、この入力振幅レベルに応じた利得制御信号を、フィードフォワード信号としてＡＧＣ増幅回路６７へ供給するものである。さらに、ＡＧＣ増幅回路６７は、入力信号とＡＴＣ回路６２からの閾値とを入力として、利得制御回路６６からの利得制御信号に基づく利得で、ＡＴＣ回路６２からの閾値レベルを中心にして入力信号の差動増幅を行なうものである。
【０１４０】
なお、利得制御回路６６及びＡＧＣ増幅回路６７も、上述の第１実施形態におけるものと同様の機能及び構成を有している（図７及び図８参照）。また、ＡＴＣ−リミッタ増幅回路６８は、ＡＴＣ回路６９及びリミッタ増幅回路９１′をそなえて構成されている。ここで、ＡＴＣ回路６９は、前述したＡＴＣ回路６２と同様に、入力信号（即ちＡＧＣ増幅回路６７からの出力信号）のピーク値とボトム値とを検出してこれらの値の中間値を閾値として自動的に設定するものであり、ピーク検出回路６３Ａ，ボトム検出回路６４Ａ及び抵抗６５Ｄ，６５Ｅからなる分圧回路６５Ｃをそなえて構成されている。なお、ピーク検出回路６３Ａ，ボトム検出回路６４Ａ及び分圧回路６５Ｃも、上述の第１実施形態におけるもの（図５参照）と同様の機能及び構成を有している。
【０１４１】
また、リミッタ増幅回路９１′は、ＡＴＣ−ＡＧＣ増幅回路６１のＡＧＣ増幅回路６７からの正相出力とＡＴＣ回路６９からの閾値とを入力として、ＡＴＣ回路６９からの閾値レベルを中心にしてＡＧＣ増幅回路６７からの入力信号を差動増幅した後、増幅した信号を所定の信号レベルとなるようにリミットして出力するものである。なお、リミッタ増幅回路９１′においては、全ての入力範囲で出力振幅が一定レベルにリミットされるようになっている。
【０１４２】
ここで、図１７（ａ）にＡＧＣ増幅回路６７からの差動出力（正相出力）信号の波形図を示すと、ＡＧＣ増幅回路６７からの出力は、この図１７（ａ）に示すように、常にＡＧＣ増幅回路２７の線形範囲〔図１７（ａ）に示すリミッタ振幅Ｌ〕内にある。このため、ＡＴＣ−ＡＧＣ増幅回路６１が有するオフセットにより、ピーク値Ｐ及びボトム値Ｂにより決定される閾値Ｔがシフトした場合でも、ＡＴＣ−ＡＧＣ増幅回路６１のＡＧＣ増幅回路６７からの出力は、直流レベルが変動するのみで、パルス幅の変動はほとんど生じない。
【０１４３】
そこで、本実施形態においては、ＡＴＣ−ＡＧＣ増幅回路６１が有するオフセットを補償するために、ＡＴＣ−ＡＧＣ増幅回路６１の後段にＡＴＣ−リミッタ増幅回路６８を設けて、ＡＧＣ増幅回路６７からの出力レベルの変動を、ＡＴＣ−リミッタ増幅回路６８のＡＴＣ回路６９により追従して補償するように構成されている。
【０１４４】
換言すれば、ＡＴＣ−リミッタ増幅回路６８においては、リミッタ増幅回路９１′を、ＡＴＣ回路６９によりフィードフォワード的に制御することにより、ＡＴＣ−ＡＧＣ増幅回路６１が有するオフセットを補償するように構成されているのである。なお、このようにＡＴＣ回路が多段接続された信号増幅回路としては、ＡＴＣ−リミッタ増幅回路（符号６８参照）が多段に接続された信号増幅回路もあり、例えば、ＡＴＣ−ＡＧＣ増幅回路６１の代わりにＡＴＣ−リミッタ増幅回路をそなえた信号増幅回路も考えられる。
【０１４５】
ところが、前段のリミッタ増幅回路では、信号の入力レベルが大きいと、図１７（ｂ）に示すように、リミッタ増幅回路の線形範囲〔図１７（ｂ）に示すリミッタ振幅Ｌ〕を超えた部分がリミットされるため、信号の線形性が失われてしまう。なお、このときは、後段のリミッタ増幅回路では、図１７（ｂ）に示すピーク値Ｍ及びボトム値Ｎから閾値Ｕが決定されることになる。
【０１４６】
一方、ＡＴＣ−ＡＧＣ増幅回路６１のＡＧＣ増幅回路６７では、図１７（ａ）に示すように、信号がリミットせずに常に線形範囲で動作するため、リミッタ増幅回路では線形性が失われるような大きなレベルの信号が入力された場合でも、オフセットにより生じた閾値レベルのずれを出力レベルの変動として線形に反映することが可能となる。
【０１４７】
そこで、本実施形態においては、前段の増幅回路をＡＴＣ−ＡＧＣ増幅回路６１とすることにより、後段のＡＴＣ回路６９によりオフセットを補償できるような入力信号の範囲を広げ、ＡＴＣ回路を多段接続する効果をさらに大きくしているのである。上述の構成により、本発明の第５実施形態にかかる信号増幅回路６０においては、信号が入力されると、ＡＴＣ−ＡＧＣ増幅回路６１のＡＴＣ回路６２では、自動的に入力信号のピーク値とボトム値に基づいた閾値が設定される。
【０１４８】
また、利得制御回路６６では、ＡＴＣ回路６２にて検出されたピーク値とボトム値との差分に応じた利得制御信号が生成されて、フィードフォワード信号としてＡＧＣ増幅回路６７へ供給される。続いて、入力信号とＡＴＣ回路６２からの閾値とがＡＧＣ増幅回路６７に入力されると、ＡＧＣ増幅回路６７では、利得制御回路６６からの利得制御信号に基づく利得で、ＡＴＣ回路６２からの閾値レベルを中心にして入力信号の差動増幅が行なわれる。
【０１４９】
さらに、ＡＴＣ−ＡＧＣ増幅回路６１のＡＧＣ増幅回路６７により差動増幅された信号がＡＴＣ−リミッタ増幅回路６８に出力されると、ＡＴＣ−リミッタ増幅回路６８のＡＴＣ回路６９では、自動的にＡＧＣ増幅回路６７からの出力信号のピーク値とボトム値に基づいた閾値が設定される。そして、ＡＧＣ増幅回路６７からの正相出力とＡＴＣ回路６９からの閾値とがリミッタ増幅回路９１′に入力されると、リミッタ増幅回路９１′では、ＡＴＣ回路６９からの閾値レベルを中心にしてＡＧＣ増幅回路６７からの入力信号が差動増幅された後、増幅された信号が所定の信号レベルとなるようにリミットされて出力される。
【０１５０】
このように、本発明の第５実施形態にかかる信号増幅回路６０によれば、ＡＴＣ−ＡＧＣ増幅回路６１をそなえるとともに、その後段にＡＴＣ−リミッタ増幅回路６８をそなえて構成されることにより、上述した第１実施形態にかかる信号増幅回路２０と同様の利点が得られるほか、ＡＴＣ−リミッタ増幅回路６８においてフィードフォワード制御によりオフセットの補償を行なうことにより、オフセット補償フィードバックループ（図５の符号２８参照）を用いることなく信号のパルス幅の変動を低減することができるため、応答の時定数に制限がある高速の信号の増幅を行なう際にも適用することができる。
【０１５１】
なお、本実施形態においても、ＡＴＣ−ＡＧＣ増幅回路６１のＡＧＣ増幅回路６７の入力側に遅延回路（図５の符号４３参照）を設ければ、前述のごとく、利得制御回路６６からの利得制御信号が立ち上がった後にＡＧＣ増幅回路６７に信号が入力されるようにすることができ、信号のオーバシュート〔図１２（ｃ）のＪ参照〕を防ぐことができる。
【０１５２】
特に、本実施形態にかかる信号増幅回路６０を、光通信システムにおける信号インタフェース回路として用いる場合には、ボトム検出回路２４の代わりに基準レベル発生回路（図１４の符号４５参照）を用いて、信号増幅回路６０の構成を簡素化してもよい。また、本実施形態においては、信号増幅回路６０を、光通信システムの受信部において、伝送時に減衰した光信号の波形整形を行なうための信号インタフェース回路として用いた場合を例に挙げて説明したが、情報処理分野における高速・小振幅信号インタフェース回路としても用いることができる。
【０１５３】
（ｆ）第６実施形態の説明
図１８は本発明の第６実施形態にかかる信号増幅回路の構成を示すブロック図である。この図１８に示す信号増幅回路７０も、前述の第１〜第５実施形態におけるものと同様に、例えば光通信システムの受信部において、伝送時に減衰した光信号の波形整形を行なうための信号インタフェース回路として用いられるものである。
【０１５４】
本実施形態にかかる信号増幅回路７０は、図１８に示すように、信号増幅基本ブロック部としてのＡＴＣ−ＡＧＣ増幅回路７１，７８をそなえるとともに、ＡＴＣ−ＡＧＣ増幅回路７８の後段にリミッタ増幅基本ブロック部としてのＡＴＣ−リミッタ増幅回路８５をそなえて構成されている。本実施形態においては、信号増幅回路７０の設計の自由度を大きくするために、信号増幅回路７０が２段のＡＴＣ−ＡＧＣ増幅回路７１，７８をそなえて構成されている。例えば、ＡＴＣ−ＡＧＣ増幅回路７１，７８をそれぞれ利得特性が異なるＡＧＣ増幅回路（図１８の符号７７，８４参照）を用いて構成すれば、信号増幅回路７０の信号増幅特性を任意に設定することができる。
【０１５５】
ここで、ＡＴＣ−ＡＧＣ増幅回路７１は、ＡＴＣ回路７２，利得制御回路７６及びＡＧＣ増幅回路７７をそなえて構成されている。ＡＴＣ回路７２は、入力信号のピーク値とボトム値とを検出してこれらの値の中間値を閾値として自動的に設定するものであり、ピーク検出回路７３，ボトム検出回路７４及び抵抗７５Ａ，７５Ｂからなる分圧回路７５をそなえて構成されている。
【０１５６】
ここで、ピーク検出回路７３は、入力信号のピーク値を検出して「１」側レベルとして出力するものであり、「１」側レベル出力回路として機能するものである。このピーク検出回路７３は、図２２に示すように、差動増幅回路５４，ダイオード５５，検出容量５６及びバッファ５７をそなえて構成されており、入力信号がハイレベル（「１」側レベル）であるときには、検出容量５６を充電し、入力信号がローレベル（「０」側レベル）であるときには、ダイオード５５を用いて差動増幅回路５４の出力インピーダンスを高くして放電パスを断つことにより、入力信号のピーク値の検出及び保持を行なうものである。
【０１５７】
なお、バッファ５７は、高入力インピーダンスのときに低出力インピーダンスとなるような回路であり、検出容量５６に保持された電荷が他の回路（例えばピーク検出回路７３の後段に接続された分圧回路７５）に流出するのを防ぐために設けられている。また、このピーク検出回路７３は、詳細には、図２３に示すような構成を有しており、差動増幅回路５４は２つのＭＯＳ−ＦＥＴ５４Ａからなる差動対と３つのＭＯＳ−ＦＥＴ５４Ｂとをそなえて構成されている。
【０１５８】
さらに、ダイオード５５は、ＭＯＳ−ＦＥＴ５５Ａで構成されており、バッファ５７は、ドレイン接地されたソースホロア構成の一対のＭＯＳ−ＦＥＴ５７Ａをそなえて構成されている。なお、４９は、ピーク検出回路７３内の差動増幅回路５４及びバッファ５７に電流を供給する定電流源としてのバイアス回路であり、図２３に示すように、２つのＭＯＳ−ＦＥＴ４９Ａと２つの定電流源４９Ｂとをそなえている。
【０１５９】
さらに、ボトム検出回路７４は、入力信号のボトム値を検出して「０」側レベルとして出力するものであり、「０」側レベル出力回路として機能するものである。このボトム検出回路７４は、図２４に示すように、差動増幅回路５４′，ダイオード５５′，検出容量５６及びバッファ５７をそなえて構成されており、前述したピーク検出回路７３とは逆に、入力信号がローレベル（「０」側レベル）であるときには、検出容量５６を充電し、入力信号がハイレベル（「１」側レベル）であるときには、ダイオード５５′を用いて差動増幅回路５４′の出力インピーダンスを高くして放電パスを断つことにより、入力信号のボトム値の検出及び保持を行なうものである。
【０１６０】
なお、バッファ５７は、高入力インピーダンスのときに低出力インピーダンスとなるような回路であり、検出容量５６に保持された電荷が他の回路（例えばボトム検出回路７４の後段に接続された分圧回路７５）に流出するのを防ぐために設けられている。また、このボトム検出回路７４は、詳細には、図２５に示すような構成を有しており、差動増幅回路５４′は２つのＭＯＳ−ＦＥＴ５４Ｃからなる差動対と３つのＭＯＳ−ＦＥＴ５４Ｄとをそなえて構成されている。
【０１６１】
さらに、ダイオード５５′は、ＭＯＳ−ＦＥＴ５５Ｂで構成されており、バッファ５７は、ドレイン接地されたソースホロア構成の一対のＭＯＳ−ＦＥＴ５７Ａをそなえて構成されている。また、このボトム検出回路７４にも、前述したピーク検出回路７３と同様に、ボトム検出回路７４内の差動増幅回路５４′及びバッファ５７に電流を供給する定電流源としてのバイアス回路４９が設けられている。このバイアス回路４９は、図２５に示すように、２つのＭＯＳ−ＦＥＴ４９Ａと２つの定電流源４９Ｂとをそなえている。
【０１６２】
なお、分圧回路７５は、上述の第１実施形態におけるもの（図５参照）と同様の機能及び構成を有している。また、利得制御回路７６は、ＡＴＣ回路７２のピーク検出回路７３からのピーク値とボトム検出回路７４からのボトム値との差分から入力信号の振幅情報（入力振幅レベル）を検出して、この入力振幅レベルに応じた利得制御信号を、フィードフォワード信号としてＡＧＣ増幅回路７７へ供給するものであり、利得制御部として機能するものである。
【０１６３】
具体的には、利得制御回路７６は、図２７に示すように、レベルシフト回路５８，差動増幅回路５９及びバイアス回路４９をそなえて構成されている。ここで、差動増幅回路５９は、２つのＭＯＳ−ＦＥＴ５９Ｃからなる差動対，２つの抵抗５９Ａ及び７個のＭＯＳ−ＦＥＴ５９Ｂをそなえて構成されることにより、ＡＴＣ回路７２のピーク検出回路７３からの出力（ピーク値）とボトム検出回路７４からの出力（ボトム値）とを入力として差動増幅を行なって、ピーク値とボトム値の差レベル（即ち入力振幅レベル）をＡＧＣ増幅回路７７の利得制御信号（＋及び−の利得制御信号）に変換するものである。
【０１６４】
また、レベルシフト回路５８は、差動増幅回路５９の入力端の入力側に設けられ、ピーク値又はボトム値のいずれか（図２７ではボトム値）が入力されて、第１実施形態において前述した理由と同様の理由から、入力されたピーク値又はボトム値を所定レベル分シフトさせるものである。なお、このレベルシフト回路５８は、抵抗５８Ａ及び定電流源としてのＭＯＳ−ＦＥＴ５８Ｂをそなえて構成されている。
【０１６５】
さらに、バイアス回路４９は、利得制御回路７６内のレベルシフト回路５８及び差動増幅回路５９に電流を供給する定電流源であり、図２７に示すように、２つのＭＯＳ−ＦＥＴ４９Ａと２つの定電流源４９Ｂとをそなえている。ところで、ＡＧＣ増幅回路７７は、入力信号とＡＴＣ回路７２からの閾値とを入力として、利得制御回路７６からの利得制御信号に基づく利得で、ＡＴＣ回路７２からの閾値レベルを中心にして入力信号の差動増幅を行なうものであり、自動利得制御増幅部として機能するものである。
【０１６６】
具体的には、ＡＧＣ増幅回路７７は、図２８に示すように、負荷抵抗９５Ａ，小利得差動対９５Ｃ，大利得差動対９５Ｅ，利得制御差動対９５Ｇ及び定電流源としてのＭＯＳ−ＦＥＴ９５Ｉをそなえて構成されている。また、負荷抵抗９５Ａは２つの抵抗９５Ｂからなり、小利得差動対９５Ｃは２つのＭＯＳ−ＦＥＴ９５Ｄから、大利得差動対９５Ｅは２つのＭＯＳ−ＦＥＴ９５Ｆから、利得制御差動対９５Ｇは２つのＭＯＳ−ＦＥＴ９５Ｈからなる。
【０１６７】
ここで、小利得差動対９５Ｃ及び大利得差動対９５Ｅは、図８を用いて前述したＡＧＣ増幅回路２７におけるものと同様に、それぞれトランスコンダクタンスが異なるように設計されており、これらの２つの差動対９５Ｃ，９５Ｅに流れる電流値の割合を利得制御差動対９５Ｇにより制御することにより、ＡＧＣ回路７７全体のトランスコンダクタンス値が変化するようになっている。
【０１６８】
また、ＡＧＣ増幅回路７７全体で流れる電流は定電流源としてのＭＯＳ−ＦＥＴ９５Ｉにより決定されるため、電流値と負荷抵抗９５Ａとの積で与えられるリミッタ振幅は、利得が変動した場合においても一定に保たれるようになっている。即ち、ＡＧＣ増幅回路７７は、同一の負荷抵抗９５Ａにトランスコンダクタンスの異なる２つの差動対９５Ｃ，９５Ｅを接続し、２つの差動対入力に共通に差動入力端子Ｐ１，Ｐ２を接続し、２つの差動対９５Ｃ，９５Ｅに流れる電流の総和をほぼ一定に保ちつつ、電流の比率を変化させることで増幅利得を制御するように構成されているのである。
【０１６９】
なお、ＡＧＣ増幅回路７７においては、図２８に示すように、増幅された信号は、ドレイン接地されたソースホロア構成の複数のＭＯＳ−ＦＥＴ９５Ｊ等を介して、出力端子Ｐ５，Ｐ６から出力されるようになっている。また、図２８において、９５Ｋは抵抗であり、９５ＬはＭＯＳ−ＦＥＴである。さらに、ＡＧＣ増幅回路７７には、図２８に示すように、ＡＧＣ増幅回路７７に電流を供給する定電流源としてのバイアス回路９４が付設されている。なお、このバイアス回路９４は、ＭＯＳ−ＦＥＴ９４Ａ及び定電流源９４Ｂとをそなえている。
【０１７０】
また、ＡＧＣ増幅回路７７を構成するトランジスタとしては、図２８に示すようなＭＯＳ−ＦＥＴのほか、バイポーラトランジスタを用いることもできる（図２１参照）。このような構成により、ＡＧＣ増幅回路７７は、図８を用いて前述したＡＧＣ増幅回路２７と同様に動作する。
【０１７１】
即ち、ＡＧＣ増幅回路７７においては、図２８に示すように、入力信号及びＡＴＣ回路７２からの閾値が、入力端子Ｐ１，Ｐ２から小利得差動対９５Ｃ，大利得差動対９５Ｅにそれぞれ入力されるとともに、利得制御回路７６からの利得制御信号が、利得制御端子Ｐ３，Ｐ４から利得制御差動対９５Ｇに入力されると、利得制御信号に基づく利得で、閾値レベルを中心にして入力信号の差動増幅が行なわれ、増幅された信号は、複数のＭＯＳ−ＦＥＴ９５Ｊ等を介して出力端子Ｐ５，Ｐ６から出力される。
【０１７２】
ところで、ＡＴＣ−ＡＧＣ増幅回路７８は、前述のＡＴＣ−ＡＧＣ増幅回路７１と同様に、ＡＴＣ回路７９，利得制御回路８３及びＡＧＣ増幅回路８４をそなえて構成されている。ＡＴＣ回路７９は、前述のＡＴＣ回路７２と同様に、入力信号（即ちＡＴＣ−ＡＧＣ増幅回路７１のＡＧＣ増幅回路７７からの出力信号）のピーク値とボトム値とを検出してこれらの値の中間値を閾値として自動的に設定するものであり、ピーク検出回路８０，ボトム検出回路８１及び抵抗８２Ａ，８２Ｂからなる分圧回路８２をそなえて構成されている。
【０１７３】
なお、ピーク検出回路８０及びボトム検出回路８１は、それぞれ前述したピーク検出回路７３及びボトム検出回路７４と同様の機能及び構成を有しており、分圧回路８２は、上述の第１実施形態におけるもの（図５参照）と同様の機能及び構成を有している。また、利得制御回路８３は、ＡＴＣ−ＡＧＣ増幅回路７１のピーク検出回路７３からのピーク値とボトム検出回路７４からのボトム値との差分から入力信号の振幅情報（入力振幅レベル）を検出して、この入力振幅レベルに応じた利得制御信号を、フィードフォワード信号としてＡＧＣ増幅回路８４へ供給するものである。
【０１７４】
さらに、ＡＧＣ増幅回路８４は、ＡＴＣ−ＡＧＣ増幅回路７１のＡＧＣ増幅回路７７からの出力信号とＡＴＣ回路７９からの閾値とを入力として、利得制御回路８３からの利得制御信号に基づく利得で、ＡＴＣ回路７９からの閾値レベルを中心にしてＡＧＣ増幅回路７７からの入力信号の差動増幅を行なうものである。なお、利得制御回路８３及びＡＧＣ増幅回路８４も、それぞれ前述した利得制御回路７６及びＡＧＣ増幅回路７７と同様の機能及び構成を有している。
【０１７５】
さらに、ＡＴＣ−リミッタ増幅回路８５は、ＡＴＣ回路８６及びリミッタ増幅回路９１をそなえて構成されている。ＡＴＣ回路８６は、前述したＡＴＣ回路７２と同様に、入力信号（即ちＡＧＣ増幅回路８４からの正相出力）のピーク値とボトム値とを検出してこれらの値の中間値を閾値として自動的に設定するものであるが、本実施形態においては、ピーク検出回路８７，ボトム検出回路８８，抵抗８９Ａ，８９Ｂからなる分圧回路８９及びガード電圧発生回路９０をそなえて構成されている。
【０１７６】
なお、ピーク検出回路８７及びボトム検出回路８８は、それぞれ前述したピーク検出回路７３及びボトム検出回路７４と同様の機能及び構成を有しており、分圧回路８９は、上述の第１実施形態におけるもの（図５参照）と同様の機能及び構成を有している。ここで、ＡＴＣ回路を用いて構成された信号増幅回路においては、信号が入力されないとき〔入力の無信号時；図１９（ａ）の符号Ｗ参照〕には、信号レベルと閾値レベルとが等しくなるため、微弱な入力雑音によりその出力が「０」又は「１」に振れ、信号が誤認識されることがある。
【０１７７】
この入力雑音による信号の誤認識を防ぐためには、図１９（ｂ）に示すように、ＡＴＣ回路８６に信号が入力されていないとき（無信号時Ｗ）にも、閾値レベルＴを入力雑音レベルより高くなるように制御すればよい。ここで、ガード電圧発生回路９０は、図１９（ｂ）に示すように、所定の（入力雑音より大きいレベルの）ガード電圧Ｖを発生するものであり、本実施形態においては、このガード電圧発生回路９０が、ＡＴＣ回路８６に信号が入力されていないときにも、閾値レベルＴが入力の無信号時レベルより所定のガード電圧分（即ち入力雑音より大きいレベル分）だけ高くなるようにボトム検出回路８８の出力（ボトム検出レベルＢ）を制御することにより、閾値レベルＴを制御するようになっている。
【０１７８】
なお、ボトム検出回路８８とガード電圧発生回路９０とは、図２６に示すように接続されており、ガード電圧発生回路９０は、具体的には、図２６に示すように、ＭＯＳ−ＦＥＴ９０Ａ及び抵抗９０Ｂをそなえて構成されている。ところで、リミッタ増幅回路９１は、ＡＴＣ−ＡＧＣ増幅回路７８のＡＧＣ増幅回路８４からの正相出力とＡＴＣ回路８６からの閾値とを入力として、ＡＴＣ回路８６からの閾値レベルを中心にしてＡＧＣ増幅回路８４からの入力信号を差動増幅した後、増幅した信号を所定の信号レベルとなるようにリミットして出力するものである。
【０１７９】
なお、リミッタ増幅回路９１においては、全ての入力範囲で出力振幅が一定レベルにリミットされるようになっている。具体的には、リミッタ増幅回路９１は、図２９に示すように、２つの抵抗９１Ａからなる負荷抵抗，２つのＭＯＳ−ＦＥＴ９１Ｂからなる差動対，定電流源としてのＭＯＳ−ＦＥＴ９１Ｃをそなえて構成されている。
【０１８０】
なお、リミッタ増幅回路９１においては、増幅された信号は、ドレイン接地されたソースホロア構成の複数のＭＯＳ−ＦＥＴ９１Ｄ等を介して、出力端子から出力されるようになっている。また、図２９において、９１Ｅは抵抗であり、９１ＦはＭＯＳ−ＦＥＴである。さらに、リミッタ増幅回路９１には、図２９に示すように、リミッタ増幅回路９１に電流を供給する定電流源としてのバイアス回路９４が付設されている。なお、このバイアス回路９４は、ＭＯＳ−ＦＥＴ９４Ａ及び定電流源９４Ｂとをそなえている。
【０１８１】
また、リミッタ増幅回路９１を構成するトランジスタとしては、図２９に示すようなＭＯＳ−ＦＥＴのほか、バイポーラトランジスタを用いることもできる（図２１参照）。このように、本実施形態においても、前述の第５実施形態で説明したように、ＡＴＣ−ＡＧＣ増幅回路７１，７８が有するオフセットを補償するために、ＡＴＣ−ＡＧＣ増幅回路７１のＡＧＣ増幅回路７７の後段にＡＴＣ−ＡＧＣ増幅回路７８のＡＴＣ回路７９を設けるとともに、ＡＴＣ−ＡＧＣ増幅回路７８のＡＧＣ増幅回路８４の後段にＡＴＣ−リミッタ増幅回路８５のＡＴＣ回路８６を設けて、ＡＧＣ増幅回路７７，８４からの出力レベルの変動を、それぞれその後段のＡＴＣ回路７９，８６により追従して補償するように構成されている。
【０１８２】
換言すれば、ＡＴＣ−ＡＧＣ増幅回路７８においてはＡＧＣ増幅回路８４をＡＴＣ回路７９により、またＡＴＣ−リミッタ増幅回路８５においてはリミッタ増幅回路９１をＡＴＣ回路８６により、それぞれフィードフォワード的に制御することにより、ＡＴＣ−ＡＧＣ増幅回路７１，７８が有するオフセットを補償するように構成されているのである。
【０１８３】
上述の構成により、本発明の第６実施形態にかかる信号増幅回路７０においては、信号が入力されると、ＡＴＣ−ＡＧＣ増幅回路７１のＡＴＣ回路７２では、自動的に入力信号のピーク値と基準レベルに基づいた閾値が設定される。また、利得制御回路７６では、ＡＴＣ回路７２にて検出されたピーク値と基準レベルとの差分に応じた利得制御信号が生成されて、フィードフォワード信号としてＡＧＣ増幅回路７７へ供給される。
【０１８４】
入力信号とＡＴＣ回路７２からの閾値とがＡＧＣ増幅回路７７に入力されると、ＡＧＣ増幅回路７７では、利得制御回路７６からの利得制御信号に基づく利得で、ＡＴＣ回路７２からの閾値レベルを中心にして入力信号の差動増幅が行なわれる。さらに、ＡＴＣ−ＡＧＣ増幅回路７１のＡＧＣ増幅回路７７により差動増幅された信号が出力されると、ＡＴＣ−ＡＧＣ増幅回路７８のＡＴＣ回路７９では、自動的にＡＧＣ増幅回路７７からの出力信号のピーク値とボトム値に基づいた閾値が設定される。
【０１８５】
また、利得制御回路８３では、ＡＴＣ回路７９にて検出されたピーク値とボトム値との差分に応じた利得制御信号が生成されて、フィードフォワード信号としてＡＧＣ増幅回路８４へ供給される。ＡＧＣ増幅回路７７からの出力信号とＡＴＣ回路７９からの閾値とがＡＧＣ増幅回路８４に入力されると、ＡＧＣ増幅回路８４では、利得制御回路８３からの利得制御信号に基づく利得で、ＡＴＣ回路７９からの閾値レベルを中心にして入力信号の差動増幅が行なわれる。
【０１８６】
さらに、ＡＴＣ−ＡＧＣ増幅回路７８のＡＧＣ増幅回路８４により差動増幅された信号が出力されると、ＡＴＣ−リミッタ増幅回路８５のＡＴＣ回路８６では、ＡＧＣ増幅回路８４からの出力信号のピーク値とガード電圧発生回路９０により制御されたボトム値に基づいた閾値が自動的に設定される。そして、ＡＧＣ増幅回路８４からの正相出力とＡＴＣ回路８６からの閾値とがリミッタ増幅回路９１に入力されると、リミッタ増幅回路９１では、ＡＴＣ回路８６からの閾値レベルを中心にしてＡＧＣ増幅回路８４からの入力信号が差動増幅された後、増幅された信号が所定の信号レベルとなるようにリミットされて出力される。
【０１８７】
このように、本発明の第６実施形態にかかる信号増幅回路７０によれば、ＡＴＣ−ＡＧＣ増幅回路７１，７８をそなえるとともに、その後段にＡＴＣ−リミッタ増幅回路８５をそなえて構成されることにより、上述した第１実施形態にかかる信号増幅回路２０と同様の利点が得られるほか、ＡＴＣ−ＡＧＣ増幅回路７８，ＡＴＣ−リミッタ増幅回路８５においてフィードフォワード制御によりオフセットの補償を行なうことにより、オフセット補償フィードバックループ（図５の符号２８参照）を用いることなく信号のパルス幅の変動を低減することができるため、応答の時定数に制限がある高速の信号の増幅を行なう際にも適用することができる。
【０１８８】
また、信号増幅回路７０が、多段のＡＧＣ増幅回路７７，８４をそなえて構成されることにより、信号増幅回路７０の設計の自由度を大きくすることができる。さらに、ガード電圧発生回路９０が、ＡＴＣ回路８６に信号が入力されていないときにも、閾値レベルが入力の無信号時レベルより所定のガード電圧分（即ち入力雑音より大きいレベル分）だけ高くなるように閾値レベルを制御することにより、入力雑音による信号の誤認識を防ぐことができ、例えば図１９（ｃ）に示すように、無信号時の出力レベルを論理「０」に固定することができる。
【０１８９】
なお、本実施形態においては、ガード電圧発生回路９０が、ボトム検出回路８８の出力〔図１９（ｂ）に示すボトム検出レベルＢ〕を制御することにより閾値レベルを制御する場合について説明したが、これに限定されず、例えば、ピーク検出回路８７の出力〔図１９（ｂ）に示すピーク検出レベルＰ〕や分圧回路８９の出力を制御することにより閾値レベルを制御してもよい。
【０１９０】
また、本実施形態においても、ＡＧＣ増幅回路７７の入力側に遅延回路（図５の符号４３参照）を設ければ、前述のごとく、利得制御回路７６からの利得制御信号が立ち上がった後にＡＧＣ増幅回路７７に信号が入力されるようにすることができ、信号のオーバシュート〔図１２（ｃ）のＪ参照〕を防ぐことができる。さらに、本実施形態にかかる信号増幅回路７０を、情報処理分野における高速・小振幅信号インタフェース回路としても用いることができる。
【０１９１】
（ｆ１）第６実施形態の変形例の説明
なお、上述の第６実施形態においては、図１８に示すように、信号増幅回路７０が、２段のＡＴＣ−ＡＧＣ増幅回路７１，７８及び１段のＡＴＣ−リミッタ増幅回路８５をそなえて構成される場合について説明したが、最終段がＡＴＣ−リミッタ増幅回路であればよいため、図２０に示すように、１段のＡＴＣ−ＡＧＣ増幅回路と２段のＡＴＣ−リミッタ増幅回路をそなえて構成することもできる。
【０１９２】
ここで、図２０に示す信号増幅回路７０Ａは、信号増幅回路７０のＡＴＣ−ＡＧＣ増幅回路７８が、ＡＴＣ−リミッタ増幅回路７８Ａに置き換えられた点を除いては、信号増幅回路７０と同様に構成されている。ＡＴＣ−リミッタ増幅回路７８Ａは、ＡＴＣ回路７９及びリミッタ増幅回路８４Ａをそなえて構成されており、ＡＴＣ回路７９は、上述の第６実施形態におけるものと同様の機能及び構成を有するものである。
【０１９３】
また、リミッタ増幅回路８４Ａは、ＡＴＣ−ＡＧＣ増幅回路７１のＡＧＣ増幅回路７７からの出力信号とＡＴＣ回路７９からの閾値とを入力として、ＡＴＣ回路７９からの閾値レベルを中心にしてＡＧＣ増幅回路７７からの入力信号を差動増幅した後、増幅した信号を所定の信号レベルとなるようにリミットして出力するものである。
【０１９４】
なお、リミッタ増幅回路８４Ａは、上述の第６実施形態におけるリミッタ増幅回路９１と同様の構成を有しており、このリミッタ増幅回路８４Ａにおいても、全ての入力範囲で出力振幅が一定レベルにリミットされるようになっている。このように、信号増幅装置７０Ａを、１段のＡＴＣ−ＡＧＣ増幅回路と２段のＡＴＣ−リミッタ増幅回路をそなえて構成しても、上述した第６実施形態にかかる信号増幅回路７０と同様の利点が得られるほか、中段のＡＴＣ−リミッタ増幅回路７８Ａが利得制御回路（図１８の符号８３参照）をそなえる必要がないため、信号増幅回路７０Ａを構成する回路数を削減して、信号増幅回路７０Ａの構成を簡素化することができる。
【０１９５】
（ｇ）その他
第６実施形態において説明したような、ピーク検出回路（図２２，図２３参照），ボトム検出回路（図２４〜図２６参照），利得制御回路（図２７参照），ＡＧＣ増幅回路（図２８参照）及びリミッタ増幅回路（図２９参照）は、第１〜第５実施形態においても用いることができる。
【０１９６】
また、前述の第６実施形態においても、第１〜第５実施形態において説明したようなピーク検出回路（図示せず），ボトム検出回路（図示せず），利得制御回路（図７参照）及びＡＧＣ増幅回路（図８，図２１参照）を用いることができる。さらに、上述した第１〜第６実施形態において、ＭＯＳ−ＦＥＴを用いて構成された回路においては、バイポーラトランジスタを用いて構成することもできる。
【０１９７】
【発明の効果】
以上詳述したように、本発明の信号増幅回路によれば、自動閾値設定部，自動利得制御増幅部及び利得制御部をそなえて構成されることにより、全ての入力信号の振幅レベルにおいて自動利得制御増幅部がその線形範囲内で動作することができるため、自動利得制御増幅部にて増幅された信号がリミットされることを防ぐことができる利点がある。
【０１９８】
また、利得制御部により自動利得制御増幅部をフィードフォワード的に制御することにより、一般的に用いられるフィードバック制御による自動利得制御増幅部よりも、応答の時定数を小さくすることができるため、自動利得制御増幅部の立ち上がりを速くすることができ、信号の高速伝送を行なう通信システムに適用することができる。
【０１９９】
また、本発明の信号増幅回路によれば、自動閾値設定部，自動利得制御増幅部，利得制御部及びオフセット補償フィードバック部をそなえて構成されることにより、自動利得制御増幅部にて増幅された信号がリミットされることを防いで、信号増幅回路を構成する各回路が有するオフセットを補償して出力信号のパルス幅の変動を抑制することができる利点があるほか、利得制御部により自動利得制御増幅部をフィードフォワード的に制御することにより、自動利得制御増幅部の立ち上がりを速くすることができるため、信号の高速伝送を行なう通信システムに適用することができる利点がある。
【０２００】
さらに、本発明の信号増幅回路によれば、自動利得制御増幅部，利得制御部及びオフセット補償フィードバック部をそなえて構成されることにより、自動利得制御増幅部にて増幅された信号がリミットされることを防いで、信号増幅回路を構成する各回路が有するオフセットを補償して出力信号のパルス幅の変動を抑制することができる利点があるほか、利得制御部により自動利得制御増幅部をフィードフォワード的に制御することにより、自動利得制御増幅部の立ち上がりを速くすることができ、信号の高速伝送を行なう通信システムに適用することができる。
【０２０１】
また、オフセット補償フィードバック部が、参照信号を自動利得制御増幅部の入力側へフィードバックすることにより、閾値を設定するための自動閾値設定部を設ける必要がなくなるため、信号増幅回路を簡素に構成することができる利点がある。また、本発明の信号増幅回路によれば、自動閾値設定部における「０」側レベル出力回路として、入力信号の「０」側レベルに相当する基準レベルを発生する基準レベル発生回路を用いれば、信号増幅回路の構成を簡素化することができる。
【０２０２】
また、オフセット補償フィードバック部が、「０」側レベル出力回路を兼用するように構成すれば、信号増幅回路を構成する回路数を削減することができるため、更に信号増幅回路の構成を簡素化することができる利点がある。さらに、本発明の信号増幅回路によれば、自動利得制御増幅部における入力信号が入力される側に遅延回路を接続することもでき、このようにすれば、利得制御部からの利得制御信号が立ち上がった後に自動利得制御増幅部に信号が入力されるようにすることができるため、自動利得制御増幅部における信号のオーバシュートを防ぎ、信号増幅回路の誤動作を防ぐことができる利点がある。
【０２０３】
また、本発明の信号増幅回路によれば、オフセット補償フィードバック部が、自動利得制御増幅部の差動出力のピーク値とボトム値とを分圧したものの差レベルを自動利得制御増幅部の入力側へフィードバックして、自動利得制御増幅部のオフセットを補償するように構成することもでき、このようにすれば、信号の入力レベルが変動した場合にも安定してオフセット補償を行なうことができる。
【０２０４】
さらに、本発明の信号増幅回路によれば、自動閾値設定部，自動利得制御増幅部及び利得制御部を有する信号増幅基本ブロック部を少なくとも１つそなえるとともに、リミッタ増幅部を有するリミッタ増幅基本ブロック部を少なくとも１つそなえ、上記の少なくとも１つの信号増幅基本ブロック部の後段に、少なくとも１つのリミッタ増幅基本ブロック部が接続されていることにより、自動利得制御増幅部にて増幅された信号がリミットされることを防ぐことができる利点があるほか、利得制御部により自動利得制御増幅部をフィードフォワード的に制御することにより、自動利得制御増幅部の立ち上がりを速くすることができ、信号の高速伝送を行なう通信システムに適用することができる利点がある。
【０２０５】
また、本発明の信号増幅回路によれば、自動閾値設定部，自動利得制御増幅部，利得制御部及びオフセット補償フィードバック部を有する信号増幅基本ブロック部を少なくとも１つそなえるとともに、リミッタ増幅回路部を有するリミッタ増幅基本ブロック部を少なくとも１つそなえ、上記の少なくとも１つの信号増幅基本ブロック部の後段に、少なくとも１つのリミッタ増幅基本ブロック部が接続されていることにより、自動利得制御増幅部にて増幅された信号がリミットされることを防いで、信号増幅回路を構成する各回路が有するオフセットを補償して出力信号のパルス幅の変動を抑制することができる利点があるほか、利得制御部により自動利得制御増幅部をフィードフォワード的に制御することにより、自動利得制御増幅部の立ち上がりを速くすることができ、信号の高速伝送を行なう通信システムに適用することができる利点がある。
【０２０６】
さらに、本発明の信号増幅回路によれば、自動利得制御増幅部，利得制御部及びオフセット補償フィードバック部を有する信号増幅基本ブロック部を少なくとも１つそなえるとともに、リミッタ増幅部を有するリミッタ増幅基本ブロック部を少なくとも１つそなえ、上記の少なくとも１つの信号増幅基本ブロック部の後段に、少なくとも１つのリミッタ増幅基本ブロック部が接続されていることにより、自動利得制御増幅部にて増幅された信号がリミットされることを防いで、信号増幅回路を構成する各回路が有するオフセットを補償して出力信号のパルス幅の変動を抑制することができる利点があるほか、利得制御部により自動利得制御増幅部をフィードフォワード的に制御することにより、自動利得制御増幅部の立ち上がりを速くすることができ、信号の高速伝送を行なう通信システムに適用することができる。
【０２０７】
また、オフセット補償フィードバック部が、参照信号を自動利得制御増幅部の入力側へフィードバックすることにより、閾値を設定するための自動閾値設定部を設ける必要がなくなるため、信号増幅回路を簡素に構成することができる利点がある。また、本発明の信号増幅回路によれば、自動閾値設定部，自動利得制御増幅部及び利得制御部を有する信号増幅基本ブロック部を少なくとも１つそなえるとともに、自動閾値設定部及びリミッタ増幅部とを有するリミッタ増幅基本ブロック部を少なくとも１つそなえ、上記の少なくとも１つの信号増幅基本ブロック部の後段に、少なくとも１つのリミッタ増幅基本ブロック部が接続されていることにより、自動利得制御増幅部にて増幅された信号がリミットされることを防ぐことができるとともに、利得制御部により自動利得制御増幅部をフィードフォワード的に制御することにより、自動利得制御増幅部の立ち上がりを速くすることができ、信号の高速伝送を行なう通信システムに適用することができる利点がある。
【０２０８】
さらに、本発明の信号増幅回路によれば、ガード電圧発生回路を、リミッタ増幅基本ブロック部の自動閾値設定部に設けることもでき、このようにすれば、入力雑音による信号の誤認識を防ぐことができる利点がある。特に、ガード電圧発生回路を、最後段のリミッタ増幅基本ブロック部の自動閾値設定部に設けることもでき、このようにすれば、入力雑音による信号の誤認識を確実に防ぐことができる利点がある。
【図面の簡単な説明】
【図１】本発明の信号増幅回路を示す原理ブロック図である。
【図２】本発明の信号増幅回路を示す原理ブロック図である。
【図３】本発明の信号増幅回路を示す原理ブロック図である。
【図４】本発明の信号増幅回路を示す原理ブロック図である。
【図５】本発明の第１実施形態にかかる信号増幅回路の構成を示すブロック図である。
【図６】本発明の第１実施形態にかかる信号増幅回路が適用される光通信システムの受信部の構成の一部を示すブロック図である。
【図７】利得制御回路の構成の一例を示すブロック図である。
【図８】ＡＧＣ増幅回路の構成の一例を示す回路図である。
【図９】入力信号の振幅とＡＧＣ増幅回路の利得との関係の一例を示す図である。
【図１０】利得制御信号とＡＧＣ増幅回路の利得との関係の一例を示す図である。
【図１１】（ａ），（ｂ）は、それぞれ本発明の第１実施形態にかかる信号増幅回路の動作を説明するための図である。
【図１２】（ａ）〜（ｃ）は、それぞれ本発明の第１実施形態にかかる信号増幅回路の動作を説明するための図である。
【図１３】本発明の第２実施形態にかかる信号増幅回路の構成を示すブロック図である。
【図１４】本発明の第３実施形態にかかる信号増幅回路の構成を示すブロック図である。
【図１５】本発明の第４実施形態にかかる信号増幅回路の構成を示すブロック図である。
【図１６】本発明の第５実施形態にかかる信号増幅回路の構成を示すブロック図である。
【図１７】（ａ），（ｂ）は、それぞれ本発明の第５実施形態にかかる信号増幅回路の動作を説明するための図である。
【図１８】本発明の第６実施形態にかかる信号増幅回路の構成を示すブロック図である。
【図１９】（ａ）〜（ｃ）は、それぞれ本発明の第６実施形態にかかる信号増幅回路の動作を説明するための図である。
【図２０】本発明の第６実施形態の変形例にかかる信号増幅回路の構成を示すブロック図である。
【図２１】ＡＧＣ増幅回路の構成の他の例を示す回路図である。
【図２２】ピーク検出回路の構成を示すブロック図である。
【図２３】ピーク検出回路の構成を示す回路図である。
【図２４】ボトム検出回路の構成を示すブロック図である。
【図２５】ボトム検出回路の構成を示す回路図である。
【図２６】ボトム検出回路とガード電圧発生回路との接続について説明するための図である。
【図２７】利得制御回路の構成の他の例を示す回路図である。
【図２８】ＡＧＣ増幅回路の構成の他の例を示す回路図である。
【図２９】リミッタ増幅回路の構成を示す回路図である。
【図３０】従来の信号増幅回路の構成を示すブロック図である。
【図３１】（ａ）〜（ｃ）は、それぞれ従来の信号増幅回路の動作を説明するための図である。
【図３２】（ａ），（ｂ）は、それぞれ従来の信号増幅回路からの出力信号のアイパターンを示す図である。
【符号の説明】
１ 信号増幅回路
２ 自動閾値設定部
３ 自動利得制御増幅部
４ 利得制御部
５ 信号増幅回路
６ 自動閾値設定部
７ 自動利得制御増幅部
８ 利得制御部
９ オフセット補償フィードバック部
１０ 信号増幅回路
１１ 自動利得制御増幅部
１２ 利得制御部
１３ オフセット補償フィードバック部
１４ 信号増幅基本ブロック部
１５ リミッタ増幅基本ブロック部
１６ 信号増幅回路
２０，２０Ａ，２０Ｂ 信号増幅回路
２１ ＡＴＣ−ＡＧＣ増幅回路
２２，２２Ａ，２２Ｂ 自動閾値制御回路（ＡＴＣ回路；自動閾値設定部）
２３ ピーク検出回路（「１」側レベル出力回路）
２４ ボトム検出回路（「０」側レベル出力回路）
２５ 分圧回路
２５Ａ，２５Ｂ 抵抗
２６ 利得制御回路（利得制御部）
２７ 自動利得制御増幅回路（ＡＧＣ増幅回路；自動利得制御増幅部）
２８，２８Ａ，２８Ｂ，２８Ｃ オフセット補償フィードバックループ（オフセット補償フィードバック部）
２９−１，２９−２ 出力ピーク検出回路
３０，３０Ｂ 誤差増幅回路
３１ ローパスフィルタ
３２ 抵抗
３３ リミッタ増幅回路（リミッタ増幅部，リミッタ増幅基本ブロック部）
３４ フォトダイオード（光−電気変換部）
３５ プリアンプ（前置増幅回路）
３５Ａ 増幅回路
３５Ｂ 抵抗
３６ 負荷抵抗
３６Ａ，３６Ｂ 抵抗
３７ 小利得差動対
３８ 大利得差動対
３９ 利得制御差動対
３７Ａ，３７Ｂ，３８Ａ，３８Ｂ，３９Ａ，３９Ｂ ＭＯＳ−ＦＥＴ
３７Ｃ，３７Ｄ，３８Ｃ，３８Ｄ，３９Ｃ，３９Ｄ バイポーラトランジスタ
４０ 定電流源
４１ レベルシフト回路
４１Ａ 抵抗
４１Ｂ 定電流源
４２ 差動増幅回路
４３ 遅延回路
４５ 基準レベル発生回路（「０」側レベル出力回路）
４６−１，４６−２ 出力ピーク検出回路
４７−１，４７−２ 出力ボトム検出回路
４８Ａ〜４８Ｄ 抵抗
４９ バイアス回路
４９Ａ ＭＯＳ−ＦＥＴ
４９Ｂ 定電流源
５０ 信号増幅回路
５１ ＡＧＣ増幅回路ブロック部
５２ 利得制御回路
５３ 自動利得制御増幅回路（ＡＧＣ増幅回路）
５４，５４′ 差動増幅回路
５４Ａ，５４Ｂ，５４Ｃ，５４Ｄ ＭＯＳ−ＦＥＴ
５５，５５′ ダイオード
５５Ａ，５５Ｂ ＭＯＳ−ＦＥＴ
５６ 検出容量
５７ バッファ
５７Ａ ＭＯＳ−ＦＥＴ
５８ レベルシフト回路
５８Ａ 抵抗
５８Ｂ ＭＯＳ−ＦＥＴ
５９ 差動増幅回路
５９Ａ 抵抗
５９Ｂ，５９Ｃ ＭＯＳ−ＦＥＴ
６０ 信号増幅回路
６１ ＡＴＣ−ＡＧＣ増幅回路（信号増幅基本ブロック部）
６２ 自動閾値制御回路（ＡＴＣ回路；自動閾値設定部）
６３，６３Ａ ピーク検出回路（「１」側レベル出力回路）
６４，６４Ａ ボトム検出回路（「０」側レベル出力回路）
６５，６５Ｃ 分圧回路
６５Ａ，６５Ｂ，６５Ｄ，６５Ｅ 抵抗
６６ 利得制御回路（利得制御部）
６７ 自動利得制御増幅回路（ＡＧＣ増幅回路；自動利得制御増幅部）
６８ ＡＴＣ−リミッタ増幅回路（リミッタ増幅基本ブロック部）
６９ 自動閾値制御回路（ＡＴＣ回路；自動閾値設定部）
７０ 信号増幅回路
７１，７８ ＡＴＣ−ＡＧＣ増幅回路（信号増幅基本ブロック部）
７２，７９，８６ 自動閾値制御回路（ＡＴＣ回路；自動閾値設定部）
７３，８０，８７ ピーク検出回路（「１」側レベル出力回路）
７４ ボトム検出回路（「０」側レベル出力回路）
７５，８２，８９ 分圧回路
７５Ａ，７５Ｂ，８２Ａ，８２Ｂ，８９Ａ，８９Ｂ 抵抗
７６ 利得制御回路（利得制御部）
７７ 自動利得制御増幅回路（ＡＧＣ増幅回路；自動利得制御増幅部）
７８Ａ，８５ ＡＴＣ−リミッタ増幅回路（リミッタ増幅基本ブロック部）
８１，８８ ボトム検出回路（「０」側レベル出力回路）
９０ ガード電圧発生回路
９０Ａ ＭＯＳ−ＦＥＴ
９０Ｂ 抵抗
９１，９１′，８４Ａ リミッタ増幅回路（リミッタ増幅部）
９１Ａ，９１Ｅ 抵抗
９１Ｂ，９１Ｃ，９１Ｄ，９１Ｆ ＭＯＳ−ＦＥＴ
９２，９２Ａ，９２Ｂ，９３ 信号増幅基本ブロック部
９４ バイアス回路
９４Ａ ＭＯＳ−ＦＥＴ
９４Ｂ 定電流源
９５Ａ 負荷抵抗
９５Ｂ，９５Ｋ 抵抗
９５Ｃ 小利得差動対
９５Ｄ，９５Ｆ，９５Ｈ，９５Ｉ，９５Ｊ，９５Ｌ ＭＯＳ−ＦＥＴ
９５Ｅ 大利得差動対
９５Ｇ 利得制御差動対
９６ 抵抗
１００ 信号増幅回路
１０１ ＡＴＣ−リミッタ増幅回路
１０２ 自動閾値制御回路（ＡＴＣ回路）
１０３ ピーク検出回路
１０４ ボトム検出回路
１０５ 分圧回路
１０５Ａ，１０５Ｂ 抵抗
１０６，１０７ リミッタ増幅回路
発明の属する技術分野
従来の技術（図３０）
発明が解決しようとする課題（図３０〜図３２）
課題を解決するための手段（図１〜図４）
発明の実施の形態
・（ａ）第１実施形態の説明（図５〜図１２，図２１）
・（ｂ）第２実施形態の説明（図１３）
・（ｃ）第３実施形態の説明（図１４）
・（ｄ）第４実施形態の説明（図１５）
・（ｅ）第５実施形態の説明（図１６，図１７）
・（ｆ）第６実施形態の説明（図１８，図１９，図２２〜図２９）
・（ｆ１）第６実施形態の変形例の説明（図２０）
・（ｇ）その他
発明の効果
【０００１】
【発明の属する技術分野】
本発明は、例えば光通信システムの受信部において、パルス信号の再生時に入力オフセットにより生じるパルス幅の歪みを低減する際に用いて好適な、信号増幅回路に関する。
【０００２】
【従来の技術】
一般的に、電気通信システム等の受信部においては、伝送時に減衰した信号の波形整形を行なうべく、微弱アナログ信号からパルス信号を再生する信号増幅回路が用いられている。この信号増幅回路においては、入力信号レベルに対して広いダイナミックレンジを有することが求められている。
【０００３】
このような要求を満たす信号増幅回路としては、入力信号のピーク値とボトム値とを検出してこれらの値の中間値を閾値として設定する自動閾値制御（ＡＴＣ；Automatic Threshold Control）回路（以下ＡＴＣ回路という）と、この閾値に基づいて入力信号のリミッタ増幅を行なうリミッタ増幅器とからなるＡＴＣ−リミッタ増幅回路が知られている。
【０００４】
ここで、図３０にＡＴＣ−リミッタ増幅回路からなる信号増幅回路の構成の一例を示す。この信号増幅回路１００は、図３０に示すように、ＡＴＣ回路１０２とリミッタ増幅回路１０６とからなるＡＴＣ−リミッタ増幅回路１０１と、ＡＴＣ−リミッタ増幅回路１０１の後段側に他のリミッタ増幅回路１０７とをそなえて構成されている。
【０００５】
ＡＴＣ回路１０２は、入力信号のピーク値とボトム値とを検出してこれらの値の中間値を閾値として設定するものであり、ピーク検出回路１０３，ボトム検出回路１０４及び分圧回路１０５をそなえて構成されている。ここで、ピーク検出回路１０３は、入力信号のピーク値を検出して「１」レベルとして出力するものであり、ボトム検出回路１０４は、入力信号のボトム値を検出して「０」レベルとして出力するものである。なお、これらのピーク検出回路１０３及びボトム検出回路１０４は、それぞれ図示しないダイオード，保持容量及び増幅回路から構成されている。
【０００６】
また、分圧回路１０５は、図３０に示すように、ピーク検出回路１０３の出力端子とボトム検出回路１０４の出力端子との間で直列接続された抵抗１０５Ａ，１０５Ｂからなり、ピーク検出回路１０３からのピーク値とボトム検出回路１０４からのボトム値との分圧レベルを抵抗１０５Ａ，１０５Ｂの抵抗分割により求め、この分圧レベルを閾値（閾値レベル）として設定するものである。通常、分圧比は１／２に設定され、閾値レベルは「１」レベルと「０」レベルとの中間値となる。
【０００７】
さらに、リミッタ増幅回路１０６は、入力信号とＡＴＣ回路１０２からの閾値とを入力として、閾値レベルを中心にして入力信号のリミッタ増幅を行なうことにより、入力信号の全範囲において出力振幅が一定レベルとなるようにリミッタ処理を施すものである。また、リミッタ増幅回路１０７は、ＡＴＣ−リミッタ増幅回路１０１のリミッタ増幅回路１０６によりリミッタ増幅された信号（差動信号）を入力として、入力された信号を差動増幅するものである。
【０００８】
このような構成により、図３０に示す信号増幅回路１００においては、信号が入力されると、ＡＴＣ−リミッタ増幅回路１０１のＡＴＣ回路１０２では、入力信号のピーク値及びボトム値が検出されてこれらの値の中間値が閾値として設定される。続いて、この閾値と入力信号とがリミッタ増幅回路１０６に入力されると、リミッタ増幅回路１０６では、この閾値レベルを中心にして入力信号のリミッタ増幅が行なわれ、入力信号の振幅が一定レベルにされる。
【０００９】
そして、ＡＴＣ−リミッタ増幅回路１０１のリミッタ増幅回路１０６によりリミッタ増幅された信号がリミッタ増幅回路１０７に入力されると、リミッタ増幅回路１０７では、この入力信号の差動増幅が行なわれる。このように、図３０に示す信号増幅回路１００によれば、ＡＴＣ回路１０２が入力信号に基づいて閾値を設定しているので、信号の入力レベルが変動した場合にはそれに追従して閾値を変動させることができ、このため広いダイナミックレンジに渡って良好な出力波形を得ることができる。
【００１０】
【発明が解決しようとする課題】
しかしながら、図３０に示す信号増幅回路１００においては、ピーク検出回路１０３，ボトム検出回路１０４及びリミッタ増幅回路１０６，１０７はそれぞれ固有のオフセットを有しているため、ＡＴＣ回路１０２から出力される閾値レベルはオフセット値分だけ本来の閾値レベルからずれたものとなる。
【００１１】
ここで、ピーク検出回路１０３，ボトム検出回路１０４及びリミッタ増幅回路１０６，１０７のオフセット値はそれぞれ最大で数１０ｍＶあるため、各回路のオフセットが蓄積するとそのオフセット値は入力信号の振幅に対して無視できない程大きな値となる。例えば、図３１（ａ）に示すような信号（符号Ｓ参照）が入力された場合には、ＡＴＣ回路１０２においては、図３１（ｂ）に示すように、この入力波形Ｓからピーク値レベルＰ及びボトム値レベルＢが検出され、これらの値に基づいて１／２のレベルに本来の閾値レベルが設定される（符号Ｈ参照）。
【００１２】
ところが、ＡＴＣ回路１０２においては、この閾値レベルが出力される際には、ピーク検出回路１０３，ボトム検出回路１０４に存在するオフセット値（符号ＯＦ参照）が加味されるため、閾値レベルＴとして出力されることになる。従って、リミッタ増幅回路１０６においては、このオフセット値分だけずれた閾値レベルＴを用いてリミッタ増幅が行なわれるため、図３１（ｃ）に示すように、リミッタ増幅回路１０６から出力される信号のパルス幅が劣化するという課題がある（符号Ｑ，Ｒ参照）。
【００１３】
なお、図３２（ａ），（ｂ）に、リミッタ増幅回路１０６から出力される信号のアイパターンを示す。リミッタ増幅回路１０６において、オフセットが加味されていない閾値を用いてリミッタ増幅が行なわれた場合には、出力信号のアイパターンは図３２（ａ）に示すように正常なものとなるのに対して、オフセットが加味された閾値を用いてリミッタ増幅が行なわれた場合には、出力信号のアイパターンは図３２（ｂ）に示すように異常なものとなる。
【００１４】
また、入力信号の振幅が小さい場合には、オフセット値が加味されると閾値レベルが入力信号の振幅範囲を超えてしまうこともあり、この場合には、リミッタ増幅回路１０６においては信号のリミッタ増幅は正常に行なわれなくなる。これらの課題に対して、信号増幅回路１００においては、ＡＴＣ−リミッタ増幅回路１０１のリミッタ増幅回路１０６の出力端部からフィードバックループ（オフセット補償フィードバックループ）を設けて、リミッタ増幅回路１０６からの出力信号の一部を用いてフィードバック制御を行なうことにより各回路が有するオフセットを補償する方法が考えられる。
【００１５】
ここで、オフセット補償フィードバックループにおけるフィードバック制御としては、リミッタ増幅回路１０６からの出力信号のピーク値を比較しピーク値が等しくなるようにフィードバック制御を行なう方法と、この出力信号の平均値を比較し平均値が等しくなるようにフィードバック制御を行なう方法とが考えられる。
【００１６】
しかし、出力信号の平均値を用いてフィードバック制御を行なう方法は、信号のマーク率に影響を受ける等の課題があることから一般的には用いることができないため、出力信号のピーク値を用いてフィードバック制御を行なう方法を用いることとなる。しかしながら、リミッタ増幅回路１０６からの出力信号は所定のレベル以上がリミットされて振幅情報が失われており、閾値レベルに関係なく出力信号のピーク値は一定となるため、出力信号のピーク値を用いてフィードバック制御を行なう方法を用いることができないという課題がある。
【００１７】
従って、ＡＴＣ回路１０２の利点を生かしつつ、オフセットを補償できるような信号増幅回路が必要とされている。本発明は、このような課題に鑑み創案されたもので、信号を増幅するための回路として自動利得制御増幅回路を用い、利得を入力信号のレベルに応じてフィードフォワード的に制御することにより全ての入力レベルにおいて増幅回路にて増幅される信号がリミットされることを防ぐことを目的とするとともに、各回路が有するオフセットを補償して出力信号のパルス幅の変動を抑制できるようにした、信号増幅回路を提供することを目的とする。
【００１８】
【課題を解決するための手段】
図１は本発明の信号増幅回路を示す原理ブロック図であり、この図１に示す信号増幅回路１は、自動閾値設定部２，自動利得制御増幅部３及び利得制御部４をそなえて構成されている。ここで、自動閾値設定部２は、入力信号の「１」側レベルと「０」側レベルとに基づいて閾値を自動的に設定するものである。
【００１９】
また、自動利得制御増幅部３は、入力信号と自動閾値設定部２からの閾値とを入力として差動増幅を行なうものである。さらに、利得制御部４は、入力信号の振幅情報を検出して、入力信号の振幅に応じた利得制御信号をフィードフォワード信号として自動利得制御増幅部３へ供給するものである。
【００２０】
また、信号増幅回路１は、入力信号のピーク値を保持するピーク検出回路（図示省略）と、入力信号のボトム値を保持するボトム検出回路（図示省略）とを有する。自動閾値設定部２は、ピーク値とボトム値との所定分圧値を閾値とする。利得制御部４は、ピーク値とボトム値とのレベル差から振幅情報を検出して、入力信号の振幅に応じた利得制御信号をフィードフォワード信号として自動利得制御増幅部３へ供給する。
【００２１】
ところで、図２も本発明の信号増幅回路を示す原理ブロック図であり、この図２に示す信号増幅回路５は、自動閾値設定部６，自動利得制御増幅部７，利得制御部８及びオフセット補償フィードバック部９をそなえて構成されている。ここで、自動閾値設定部６は、入力信号の「１」側レベルと「０」側レベルとに基づいて閾値を自動的に設定するものである。
【００２２】
また、自動利得制御増幅部７は、入力信号と自動閾値設定部６からの閾値とを入力として差動増幅を行なうものである。さらに、利得制御部８は、入力信号の振幅情報を検出して、入力信号の振幅に応じた利得制御信号をフィードフォワード信号として自動利得制御増幅部７へ供給するものである。
【００２３】
また、オフセット補償フィードバック部９は、自動利得制御増幅部７からの出力信号の差情報を自動利得制御増幅部７の入力側へフィードバックして、自動利得制御増幅部７のオフセットを補償するものである。また、信号増幅回路５は、入力信号のピーク値を保持するピーク検出回路（図示省略）と、入力信号のボトム値を保持するボトム検出回路（図示省略）とを有する。さらに、自動閾値設定部６は、ピーク値とボトム値との所定分圧値を閾値とするものでもある。利得制御部８は、ピーク値とボトム値とのレベル差から振幅情報を検出して、入力信号の振幅に応じた利得制御信号をフィードフォワード信号として自動利得制御増幅部７へ供給するものである。オフセット補償フィードバック部９は、自動利得制御増幅部７からの出力信号の差情報を自動利得制御増幅部７の入力側へフィードバックして、自動利得制御増幅部７のオフセットを補償するようになっている。
【００２４】
ところで、図３も本発明の信号増幅回路を示す原理ブロック図であり、この図３に示す信号増幅回路１０は、自動利得制御増幅部１１，利得制御部１２及びオフセット補償フィードバック部１３をそなえて構成されている。ここで、自動利得制御増幅部１１は、入力信号と参照信号とを入力として差動増幅を行なうものである。
【００２５】
また、利得制御部１２は、入力信号の振幅情報を検出して、入力信号の振幅に応じた利得制御信号をフィードフォワード信号として自動利得制御増幅部１１へ供給するものである。この利得制御部１２は、入力信号のピーク値を保持するピーク検出回路（図示省略）と、入力信号のボトム値を保持するボトム検出回路（図示省略）とを有し、ピーク値とボトム値とのレベル差から振幅情報を検出して、入力信号の振幅に応じた利得制御信号をフィードフォワード信号として自動利得制御増幅部１１へ供給するものでもある。
【００２６】
さらに、オフセット補償フィードバック部１３は、自動利得制御増幅部１１からの出力信号の差情報を自動利得制御増幅部１１の入力側へ参照信号としてフィードバックして、自動利得制御増幅部１１のオフセットを補償するものである。このオフセット補償フィードバック部１３は、自動利得制御増幅部１１からの出力信号の差情報を、自動利得制御増幅部１１のオフセットを補償すべく、自動利得制御増幅部１１の入力側へ参照信号としてフィードバックするものでもある。
【００２７】
また、上記利得制御部４，８，１２は、上記自動利得制御増幅部３，７，１１の利得を入力振幅が小さいときには最大利得とし、入力振幅が大きくなり第１の所定値を超えると入力振幅に応じて減少させ、更に入力振幅が大きくなり第２の所定値を超えると最小利得とするように、利得制御信号を供給するようになっている。
【００２８】
ここで、自動閾値設定部２，６は、それぞれ入力信号の「１」側レベルを出力する「１」側レベル出力回路と、入力信号の「０」側レベルを出力する「０」側レベル出力回路と、上記の「１」側レベル出力回路及び「０」側レベル出力回路でそれぞれ得られた入力信号の「１」側レベルと「０」側レベルとを分圧して、閾値レベルを生成する分圧回路とをそなえて構成することができる。
【００２９】
そして、利得制御部４，８，１２が、最大利得として入力振幅が最小の信号がリミットされる値を用いるように構成されてもよく、また、最小利得として自動利得制御増幅部３，７，１１に振幅が最大の信号が入力された場合において、自動利得制御増幅部３，７，１１において増幅される信号の値が、自動利得制御増幅部３，７，１１の線形範囲を超えない値を用いてもよい。
【００３０】
具体的には、「１」側レベル出力回路は入力信号のピークレベルを検出するピーク検出回路として構成されるとともに、「０」側レベル出力回路は入力信号のボトムレベルを検出するボトム検出回路として構成することができる。また、「１」側レベル出力回路を入力信号のピークレベルを検出するピーク検出回路として構成するとともに、「０」側レベル出力回路を入力信号の「０」側レベルに相当する基準レベルを発生する基準レベル発生回路として構成してもよい。
【００３１】
さらに、「１」側レベル出力回路を入力信号のピークレベルを検出するピーク検出回路として構成するとともに、オフセット補償フィードバック部９，１３が「０」側レベル出力回路を兼用するように構成することもできる。また、自動利得制御増幅部３，７，１１における入力信号が入力される側に、遅延回路を接続してもよい。
【００３２】
ここで、自動利得制御増幅部３，７，１１は、具体的には、同一の負荷抵抗にトランスコンダクタンスの異なる複数の差動対を接続し、複数の差動対入力に共通に差動入力端子を接続し、当複数の差動対に流れる電流の総和をほぼ一定に保ちつつ、電流の比率を変化させることで増幅利得を制御するように構成することができる。
【００３３】
また、自動利得制御部４，８，１２は、具体的には、入力信号の「１」側レベルと「０」側レベルをそれぞれを入力とする差動増幅回路をそなえた構成としてもよく、自動利得制御部４，８，１２が、レベルシフト回路と、入力信号の「１」側レベル及び「０」側レベルのいずれかをレベルシフト回路を介してそれぞれを入力とする差動増幅回路とをそなえた構成としてもよい。
【００３４】
さらに、上記の利得制御部４，８，１２と自動利得制御増幅部３，７，１１は、利得制御部４，８，１２と自動利得制御増幅部３，７，１１とで決まる最小の利得Ｇminが入力される信号の最大レベルでも自動利得制御増幅部３，７，１１の線形範囲を超えない値となるように構成してもよい。具体的には、上記の利得制御部４，８，１２と自動利得制御増幅部３，７，１１は、自動利得制御増幅部３，７，１１の線形範囲を超えない最小の利得Ｇminの値として、
Ｇmin＝Ｖlinear／Ｖinmax
Ｖlinear：自動利得制御増幅部出力の線形範囲
Ｖinmax：最大入力レベル
となるように構成することができる。
【００３５】
前記利得制御部４，８，１２は、最小利得として自動利得制御増幅部３，７，１１に振幅が最大の信号が入力された場合において、自動利得制御増幅部３，７，１１において増幅される信号の値が、自動利得制御増幅部３，７，１１の線形範囲を超えない値を用いることもできる。ところで、オフセット補償フィードバック部９，１３は、自動利得制御増幅部７，１１からの出力信号の差情報として、自動利得制御増幅部７，１１の差動出力の各ピーク値の差レベルを自動利得制御増幅部７，１１の入力側へフィードバックして、自動利得制御増幅部７，１１のオフセットを補償するように構成することができる。
【００３６】
また、オフセット補償フィードバック部９，１３を、自動利得制御増幅部７，１１からの出力信号の差情報として、自動利得制御増幅部７，１１の差動出力の各ピーク値の差レベルについて低域フィルタ処理を施したものを自動利得制御増幅部７，１１の入力側へフィードバックして、自動利得制御増幅部７，１１のオフセットを補償するように構成してもよい。
【００３７】
さらに、オフセット補償フィードバック部９，１３は、自動利得制御増幅部７，１１からの出力信号の差情報として、自動利得制御増幅部７，１１の差動出力の各ボトム値の差レベルを自動利得制御増幅部７，１１の入力側へフィードバックして、自動利得制御増幅部７，１１のオフセットを補償するように構成することもできる。
【００３８】
また、オフセット補償フィードバック部９，１３を、自動利得制御増幅部７，１１からの出力信号の差情報として、自動利得制御増幅部７，１１の差動出力の各ボトム値の差レベルについて低域フィルタ処理を施したものを自動利得制御増幅部７，１１の入力側へフィードバックして、自動利得制御増幅部７，１１のオフセットを補償するように構成してもよい。
【００３９】
さらに、オフセット補償フィードバック部９，１３は、自動利得制御増幅部７，１１からの出力信号の差情報として、自動利得制御増幅部７，１１の差動出力のピーク値とボトム値とを分圧したものの差レベルを自動利得制御増幅部７，１１の入力側へフィードバックして、自動利得制御増幅部７，１１のオフセットを補償するように構成することもできる。
【００４０】
また、オフセット補償フィードバック部９，１３を、自動利得制御増幅部７，１１からの出力信号の差情報として、自動利得制御増幅部７，１１の差動出力のピーク値とボトム値とを分圧したものの差レベルについて低域フィルタ処理を施したものを自動利得制御増幅部７，１１の入力側へフィードバックして、自動利得制御増幅部７，１１のオフセットを補償するように構成してもよい。
【００４１】
そして、上述した信号増幅回路１，５，１０は、入力信号が光信号である場合は、入力側に、入力信号について光−電気変換を施す光−電気変換部と、光−電気変換部の出力信号を増幅する前置増幅回路とを接続してもよい。ところで、図４も本発明の信号増幅回路を示す原理ブロック図であり、この図４に示す信号増幅回路１６は、少なくとも１つの信号増幅基本ブロック部１４及び少なくとも１つのリミッタ増幅基本ブロック部１５をそなえ、上記の少なくとも１つの信号増幅基本ブロック部１４の後段に、少なくとも１つのリミッタ増幅基本ブロック部１５が接続された構成となっている。
【００４２】
ここで、信号増幅基本ブロック部１４は、入力信号の「１」側レベルと「０」側レベルとに基づいて閾値を自動的に設定する自動閾値設定部と、入力信号と自動閾値設定部からの閾値とを入力として差動増幅を行なう自動利得制御増幅部と、入力信号の振幅情報を検出して、入力信号の振幅に応じた利得制御信号をフィードフォワード信号として自動利得制御増幅部へ供給する利得制御部とをそなえている。
【００４３】
また、リミッタ増幅基本ブロック部１５は、差動入力信号を差動増幅するリミッタ増幅部をそなえている。すなわち、本発明の信号増幅回路は、ピーク検出回路とボトム検出回路とを有し、前記自動閾値設定部と、前記自動利得制御増幅部と、前記利得制御部とを有する信号増幅基本ブロック部を少なくとも１つそなえるとともに、前記リミッタ増幅部を有するリミッタ増幅基本ブロック部を少なくとも１つそなえ、上記の少なくとも１つの信号増幅基本ブロック部の後段に、少なくとも１つのリミッタ増幅基本ブロック部が接続されていることを特徴としている。
【００４４】
さらに、信号増幅基本ブロック部１４が、入力信号の「１」側レベルと「０」側レベルとに基づいて閾値を自動的に設定する自動閾値設定部と、入力信号と自動閾値設定部からの閾値とを入力として差動増幅を行なう自動利得制御増幅部と、入力信号の振幅情報を検出して、入力信号の振幅に応じた利得制御信号をフィードフォワード信号として自動利得制御増幅部へ供給する利得制御部と、自動利得制御増幅部からの出力信号の差情報を自動利得制御増幅部の入力側へフィードバックして自動利得制御増幅部のオフセットを補償するオフセット補償フィードバック部とをそなえた構成としてもよく、信号増幅基本ブロック部１４が、入力信号と参照信号とを入力として差動増幅を行なう自動利得制御増幅部と、入力信号の振幅情報を検出して、入力信号の振幅に応じた利得制御信号をフィードフォワード信号として自動利得制御増幅部へ供給する利得制御部と、自動利得制御増幅部からの出力信号の差情報を自動利得制御増幅部の入力側へ参照信号としてフィードバックして、自動利得制御増幅部のオフセットを補償するオフセット補償フィードバック部とをそなえた構成としてもよい。
【００４５】
すなわち、本発明の信号増幅回路は、ピーク検出回路とボトム検出回路とを有し、前記自動閾値設定部と、前記自動利得制御増幅部と、前記利得制御部と、前記オフセット補償フィードバック部とを有する信号増幅基本ブロック部を少なくとも１つそなえるとともに、前記リミッタ増幅部を有するリミッタ増幅基本ブロック部を少なくとも１つそなえ、上記の少なくとも１つの信号増幅基本ブロック部の後段に、少なくとも１つのリミッタ増幅基本ブロック部が接続されていることを特徴としている。
【００４６】
また、信号増幅基本ブロック部１４が、入力信号の「１」側レベルと「０」側レベルとに基づいて閾値を自動的に設定する自動閾値設定部と、入力信号と自動閾値設定部からの閾値とを入力として差動増幅を行なう自動利得制御増幅部と、入力信号の振幅情報を検出して、入力信号の振幅に応じた利得制御信号をフィードフォワード信号として自動利得制御増幅部へ供給する利得制御部とを有するとともに、リミッタ増幅基本ブロック部１５が、入力信号の「１」側レベルと「０」側レベルとに基づいて閾値を自動的に設定する自動閾値設定部と、入力信号と自動閾値設定部からの閾値とを入力として差動増幅を行なうリミッタ増幅部とをそなえてもよい。
【００４７】
さらに、少なくとも１つのリミッタ増幅基本ブロック部１５の自動閾値設定部に信号が入力されていないときにも閾値レベルが入力の無信号時レベルより所定のガード電圧分だけ高くなるよう閾値レベルを制御するガード電圧発生回路を、リミッタ増幅基本ブロック部１５の自動閾値設定部に設けてもよく、特に、このガード電圧発生回路を、最後段のリミッタ増幅基本ブロック部の自動閾値設定部に設けてもよい。
【００４８】
すなわち、本発明の信号増幅回路は、前記自動利得制御増幅部と、前記ピーク検出回路と前記ボトム検出回路とを有し、前記利得制御部と、前記オフセット補償フィードバック部とを有する信号増幅基本ブロック部を少なくとも１つそなえるとともに、差動入力信号を差動増幅するリミッタ増幅部を有するリミッタ増幅基本ブロック部を少なくとも１つそなえ、上記の少なくとも１つの信号増幅基本ブロック部の後段に、少なくとも１つのリミッタ増幅基本ブロック部が接続されていることを特徴としている。
【００４９】
そして、本発明の信号増幅回路は、前記ピーク検出回路と、前記ボトム検出回路と、前記自動閾値設定部と、前記自動利得制御増幅部と、前記利得制御部とを有する信号増幅基本ブロック部を少なくとも１つそなえるとともに、ピーク検出回路と、ボトム検出回路と、自動閾値設定部と、リミッタ増幅部とを有するリミッタ増幅基本ブロック部を少なくとも１つそなえ、上記の少なくとも１つの信号増幅基本ブロック部の後段に、少なくとも１つのリミッタ増幅基本ブロック部が接続されていることを特徴としている。
【００５０】
ここで、少なくとも１つのリミッタ増幅基本ブロック部の自動閾値設定部に信号が入力されていないときにも閾値レベルが入力の無信号時レベルより所定のガード電圧分だけ高くなるよう閾値レベルを制御するガード電圧発生回路が、リミッタ増幅基本ブロック部の自動閾値設定部に設けられてもよい。さらに、ガード電圧発生回路が、最後段のリミッタ増幅基本ブロック部の自動閾値設定部に設けられてもよい。
【００５１】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を説明する。
（ａ）第１実施形態の説明
図５は本発明の第１実施形態にかかる信号増幅回路の構成を示すブロック図である。
【００５２】
この図５に示す信号増幅回路２０は、例えば光通信システムの受信部において、伝送時に減衰した光信号の波形整形を行なうための信号インタフェース回路として用いられるものである。即ち、この信号増幅回路２０は、図６に示すように、その入力側に、入力信号について光−電気変換を施す光−電気変換部としてのフォトダイオード３４と、フォトダイオード３４の出力信号を所定値に増幅する前置増幅回路としてのプリアンプ３５とが接続され、プリアンプ３５からの微弱アナログ信号からパルス信号を再生することにより、伝送時に減衰した光信号の波形整形を行なうものである。
【００５３】
なお、プリアンプ３５は、増幅回路３５Ａ及び抵抗３５Ｂからなるトランスインピーダンス型のプリアンプであり、フォトダイオード３４からの電流信号は、プリアンプ３５により電流−電圧変換された後に信号増幅回路２０に入力されるようになっている。具体的には、信号増幅回路２０は、図５に示すように、信号増幅基本ブロック部９２をそなえるとともに、信号増幅基本ブロック部９２の後段にリミッタ増幅基本ブロック部としてのリミッタ増幅回路３３をそなえて構成されている。
【００５４】
ここで、信号増幅基本ブロック部９２は、自動閾値制御（ＡＴＣ；AutomaticThreshold Control）回路２２，自動利得制御（ＡＧＣ；Automatic Gain Control ）増幅回路２７，利得制御回路２６及び遅延回路４３をそなえてなるＡＴＣ−ＡＧＣ増幅回路２１と、オフセット補償フィードバックループ２８とをそなえて構成されている。
【００５５】
ＡＴＣ回路２２は、入力信号のピーク値とボトム値とを検出してこれらの値の中間値を閾値として自動的に設定するものであり、ピーク検出回路２３，ボトム検出回路２４及び分圧回路２５をそなえて構成されている。ここで、ピーク検出回路２３は、入力信号のピーク値を検出して「１」側レベルとして出力するものであり、「１」側レベル出力回路として機能するものである。
【００５６】
また、ボトム検出回路２４は、入力信号のボトム値を検出して「０」側レベルとして出力するものであり、「０」側レベル出力回路として機能するものである。なお、これらのピーク検出回路２３及びボトム検出回路２４は、それぞれ図示しないダイオード，保持容量及び増幅回路から構成されている。
【００５７】
さらに、分圧回路２５は、図５に示すように、ピーク検出回路２３の出力端子とボトム検出回路２４の出力端子との間で直列接続された抵抗２５Ａ，２５Ｂにより構成され、ピーク検出回路２３及びボトム検出回路２４でそれぞれ得られた入力信号のピーク値とボトム値とを分圧して閾値レベルを生成する。具体的には、分圧回路２５は、ピーク検出回路２３からのピーク値とボトム検出回路２４からのボトム値との分圧レベルを抵抗２５Ａ，２５Ｂの抵抗分割により求め、この分圧レベルを閾値（閾値レベル）として設定し、ＡＧＣ増幅回路２７の反転入力部に対して出力するようになっている。通常、分圧比は１／２に設定され、閾値レベルは「１」レベルと「０」レベルとの中間値となる。
【００５８】
即ち、ＡＴＣ回路２２は、入力信号の「１」側レベルと「０」側レベルとに基づいて閾値を自動的に設定する自動閾値設定部として機能しているのである。また、ＡＧＣ増幅回路２７は、入力信号とＡＴＣ回路２２からの閾値とを入力として、利得制御回路２６からの利得制御信号に基づく利得で、ＡＴＣ回路２２からの閾値レベルを中心にして入力信号の差動増幅を行なうものであり、自動利得制御増幅部として機能するものである。
【００５９】
具体的には、ＡＧＣ増幅回路２７は、図８に示すように、負荷抵抗３６，小利得差動対３７，大利得差動対３８，利得制御差動対３９及び定電流源４０をそなえて構成されている。また、負荷抵抗３６は２つの抵抗３６Ａ，３６Ｂからなり、小利得差動対３７はＭＯＳ−ＦＥＴ３７Ａ，３７Ｂから、大利得差動対３８はＭＯＳ−ＦＥＴ３８Ａ，３８Ｂから、利得制御差動対３９はＭＯＳ−ＦＥＴ３９Ａ，３９Ｂからなる。
【００６０】
ここで、小利得差動対３７及び大利得差動対３８は、それぞれトランスコンダクタンスが異なるように設計されており、これらの２つの差動対３７，３８に流れる電流値の割合を利得制御差動対３９により制御することにより、ＡＧＣ回路２７全体のトランスコンダクタンス値が変化するようになっている。また、ＡＧＣ増幅回路２７全体で流れる電流は定電流源４０により決定されるため、電流値と負荷抵抗３６との積で与えられるリミッタ振幅は、利得が変動した場合においても一定に保たれるようになっている。
【００６１】
即ち、ＡＧＣ増幅回路２７は、同一の負荷抵抗３６にトランスコンダクタンスの異なる２つの差動対３７，３８を接続し、２つの差動対入力に共通に差動入力端子Ｐ１，Ｐ２を接続し、２つの差動対３７，３８に流れる電流の総和をほぼ一定に保ちつつ、電流の比率を変化させることで増幅利得を制御するように構成されているのである。
【００６２】
このような構成により、ＡＧＣ増幅回路２７においては、図８に示すように、入力信号及びＡＴＣ回路２２からの閾値が、入力端子Ｐ１，Ｐ２から小利得差動対３７，大利得差動対３８にそれぞれ入力されるとともに、利得制御回路２６からの利得制御信号が、利得制御端子Ｐ３，Ｐ４から利得制御差動対３９に入力されると、利得制御信号に基づく利得で、閾値レベルを中心にして入力信号の差動増幅が行なわれ、増幅された信号は出力端子Ｐ５，Ｐ６から出力される。
【００６３】
なお、利得制御信号（制御電圧）とＡＧＣ増幅回路２７の利得との関係の一例を図１０に示す。即ち、このＡＧＣ増幅回路２７の利得特性は、利得制御端子Ｐ３，Ｐ４に印加される制御電圧（利得制御信号）が−０．２Ｖpp以上で利得が低下しはじめ、＋０．４Ｖppでほぼ一定となるようなものである。なお、小利得差動対３７，大利得差動対３８及び利得制御差動対３９は、ＭＯＳ−ＦＥＴの代わりに、バイポーラトランジスタにより構成することもでき、このように、バイポーラトランジスタを用いたＡＧＣ増幅回路（このＡＧＣ増幅回路を２７′で示す）の構成を図２１に示す。
【００６４】
即ち、図２１に示すＡＧＣ増幅回路２７′においては、小利得差動対３７はバイポーラトランジスタ３７Ｃ，３７Ｄから、大利得差動対３８はバイポーラトランジスタ３８Ｃ，３８Ｄから、利得制御差動対３９はバイポーラトランジスタ３９Ｃ，３９Ｄからなる。また、ＡＧＣ増幅回路２７′においては、小利得差動対３７に２つの抵抗９６が設けられている。
【００６５】
ところで、利得制御回路２６は、ＡＴＣ回路２２のピーク検出回路２３からのピーク値とボトム検出回路２４からのボトム値との差分から入力信号の振幅情報（入力振幅レベル）を検出して、この入力振幅レベルに応じた利得制御信号を、フィードフォワード信号としてＡＧＣ増幅回路２７へ供給するものであり、利得制御部として機能するものである。
【００６６】
具体的には、利得制御回路２６は、図７に示すように、レベルシフト回路４１及び差動増幅回路４２をそなえて構成されている。ここで、差動増幅回路４２は、ＡＴＣ回路２２のピーク検出回路２３からの出力（ピーク値）とボトム検出回路２４からの出力（ボトム値）とを入力として差動増幅を行なうことにより、ピーク値とボトム値の差レベル（即ち入力振幅レベル）をＡＧＣ増幅回路２７の利得制御信号（＋及び−の利得制御信号）に変換するものである。
【００６７】
また、レベルシフト回路４１は、差動増幅回路４２の入力端の入力側に設けられ、ピーク値又はボトム値のいずれか（図７ではボトム値）が入力されて、入力されたピーク値又はボトム値を所定レベル分シフトさせるものであり、抵抗４１Ａ及び定電流源４１Ｂをそなえて構成されている。ここで、利得制御回路２６によるＡＧＣ増幅回路２７の利得制御について説明する。
【００６８】
本実施形態においては、ＡＧＣ増幅回路２７において増幅される信号がリミットされることを防ぐために、利得制御回路２６により、ＡＧＣ増幅回路２７の利得が入力信号の振幅レベル（入力振幅）に応じて変化するように制御されている。ここで、入力信号の振幅とＡＧＣ増幅回路２７の利得との関係の一例を図９に示す。即ち、利得制御回路２６は、図９に示すように、ＡＧＣ増幅回路２７の利得を、入力振幅が小さいときには最大利得Ｇmaxとし、入力振幅が大きくなりＶg 1を超えると入力振幅に応じて減少させ、更に入力振幅が大きくなりＶg2を超えると最小利得Ｇminとするように、入力信号の振幅情報を用いてフィードフォワード的に制御している。
【００６９】
なお、最大利得Ｇmaxは、図５に示すリミッタ増幅回路３３において入力振幅が最小の信号がリミットされる値となるように設計した値である。また、最小利得Ｇminは、ＡＧＣ増幅回路２７に振幅が最大の信号（最大入力レベル）が入力された場合においても、ＡＧＣ増幅回路２７において増幅される信号の値が、ＡＧＣ増幅回路２７の線形範囲〔図１１（ａ）に示すリミッタ振幅Ｌ参照〕を超えない値となるように（換言すればＡＧＣ増幅回路２７のリミッタ領域にかからないように）設計した値である。
【００７０】
具体的には、ＡＧＣ増幅回路２７の線形範囲を超えない最小の利得Ｇminの値とは、例えば、
Ｇmin＝Ｖlinear／Ｖinmax
Ｖlinear：ＡＧＣ増幅回路２７出力の線形範囲
Ｖinmax：最大入力レベル
となるような値である。
【００７１】
即ち、ＡＧＣ増幅回路２７は、利得制御回路２６により、その出力信号のレベルが線形範囲を超えないように制御されているのである。なお、ＡＧＣ増幅回路２７からの出力信号のレベルは一定にはならないが、本実施形態にかかる信号増幅回路２０における利得制御では、１段目のＡＧＣ増幅回路２７において増幅される信号がリミットしないようにすることが目的であり、出力信号のレベルはＡＧＣ増幅回路２７の後段側に位置するリミッタ増幅回路３３にて決定されるため差し支えない。
【００７２】
さらに、利得制御回路２６によるＡＧＣ増幅回路２７の利得制御について、具体的に説明する。信号増幅回路２０に信号が入力されていないとき（入力信号の振幅が０である時）には、図９に示すように、利得が最大利得ＧmaxとなるようにＡＧＣ増幅回路２７を制御する必要がある。
【００７３】
ところが、入力信号の振幅が０である時には、ピーク値とボトム値とをそのまま利得制御回路２６に入力すると、ピーク値とボトム値との差レベルも０となるため、利得制御回路２６から出力される利得制御信号は０Ｖppとなる。このとき、ＡＧＣ増幅回路２７は図１０に示すような利得特性を有していることから、ＡＧＣ増幅回路２７の利得が最大利得Ｇmax以下に設定されてしまうことになる。
【００７４】
そこで、本実施形態においては、ＡＧＣ増幅回路２７の利得の制御を適正に行なえるようにするために、利得制御回路２６にレベルシフト回路４１を設け、ピーク値又はボトム値のいずれかを所定レベル分シフトさせるように構成しているのである。例えば、図１０に示すような特性を有するＡＧＣ増幅回路２７に対しては、入力信号の振幅がＶg1（図９参照）のときには、利得制御回路２６からの出力（利得制御信号）が−０．２Ｖppとなり（図１０参照）、また、入力信号の振幅がＶg2（図９参照）のときには利得制御回路２６からの出力が＋０．４Ｖppとなる（図１０参照）ように、レベルシフト回路４１におけるレベルシフト値及び差動増幅回路４２における利得とが設計されているのである。
【００７５】
ところで、図５に示すオフセット補償フィードバックループ２８は、ＡＧＣ増幅回路２７の差動出力の各ピーク値の差レベルについて低域フィルタ処理を施したものを、ＡＧＣ増幅回路２７からの出力信号の差情報として、ＡＧＣ増幅回路２７の入力側（図５ではＡＴＣ回路２２の出力部分）へフィードバックして、ＡＧＣ増幅回路２７からの差動出力の各ピーク値が等しくなるようにオフセット補償を行なうものであり、出力ピーク検出回路２９−１，２９−２，誤差増幅回路３０，ローパスフィルタ３１及び抵抗３２をそなえて構成されている。
【００７６】
ここで、出力ピーク検出回路２９−１，２９−２は、ＡＧＣ増幅回路２７からの差動出力（正相出力及び逆相出力）信号のピーク値〔図１１（ａ）に示す正相出力ピーク値Ｃ及び逆相出力ピーク値Ｄ〕をそれぞれ検出するものである。また、誤差増幅回路３０は、出力ピーク検出回路２９−１，２９−２により検出された各ピーク値Ｃ，Ｄの差分を、図１１（ａ）に示すオフセットＯＦとして増幅するものである。
【００７７】
さらに、ローパスフィルタ３１は、誤差増幅回路３０により増幅されたオフセットＯＦについて低域フィルタ処理を施すことにより、高周波成分を除去して直流成分をオフセット情報として取り出すものであり、その出力部は抵抗３２を介して、ＡＴＣ回路２２の分圧回路２５の出力部に接続されている。ここで、抵抗３２は、分圧回路２５の抵抗２５Ａ，２５Ｂよりも抵抗値の大きいものが使用されて、定電流源的に働くことにより、オフセットを補正するように、抵抗２５Ａ，２５Ｂから電流を引き抜いたり、抵抗２５Ａ，２５Ｂに電流を流し込むものである。
【００７８】
そして、オフセット補償フィードバックループ２８により得られたオフセット情報は、ＡＧＣ増幅回路２７の入力側（図５においてはＡＧＣ増幅回路２７の反転入力部）へフィードバックされるようになっている。なお、信号増幅回路２０に信号が入力されないとき（入力の無信号時）にも、オフセット補償フィードバックループ２８は、ＡＧＣ増幅回路２７の差動出力信号の直流レベルを比較してオフセット情報を出力するようになっている。
【００７９】
ここで、図３０に示すように、ＡＧＣ増幅回路２７の代わりにリミッタ増幅回路（図３０の１０６参照）を用いて信号増幅回路を構成した場合には、リミッタ増幅回路からの出力信号の振幅は、図１１（ｂ）に示すように出力信号のピーク値がリミットされることにより〔図１１（ｂ）の符号Ｅ参照〕、入力信号の振幅によらず常に一定の大きさで出力されるため、上述したような出力信号のピーク値を用いたオフセット補償フィードバックループを構成することができない。
【００８０】
これに対し、本実施形態では、前述のごとく、利得制御回路２６によりＡＧＣ増幅回路２７が線形範囲で動作するように制御されているため、ＡＧＣ増幅回路２７からの出力信号のピーク値を用いたオフセット補償フィードバックループ２８を構成することができるのである。ところで、遅延回路４３は、ＡＧＣ増幅回路２７の入力側に接続され、利得制御回路２６からの利得制御信号が立ち上がるのに十分な時間分遅れて、ＡＧＣ増幅回路２７に信号が入力されるようにするものである。
【００８１】
ＡＴＣ−ＡＧＣ増幅回路２１においては、ＡＴＣ回路２２のピーク検出回路２３及びボトム検出回路２４におけるピーク値及びボトム値の検出が完了するまでは、利得制御回路２６からの利得制御信号が立ち上がらないため、ＡＧＣ増幅回路２７の利得制御が正常に行なわれない。ここで、図１２（ａ）に信号増幅回路２０に入力される信号の波形を示し、図１２（ｂ）にＡＧＣ増幅回路２７に入力される信号の波形を示し、図１２（ｃ）にＡＧＣ増幅回路２７から出力される信号の波形を示す。
【００８２】
図１２（ａ）に示すような波形の信号（符号Ｓ参照）が入力された場合には、ＡＴＣ回路２２においては、図１２（ｂ）に示すように、この入力波形Ｓからピーク値及びボトム値（符号Ｐ，Ｂ参照）が検出され、これらの値に基づいて１／２のレベルに閾値レベルが設定される（符号Ｔ参照）。ところが、ピーク値及びボトム値の検出が完了する前に信号が入力されると〔図１２（ｂ）のＧ参照〕、その時点ではＡＧＣ増幅回路２７の利得制御が行なわれていないため、ＡＧＣ増幅回路２７の利得が適正値より大きく、信号の初期部（特に信号の１ビット目）がそれ以降の信号に比べ大きくオーバシュートしてしまう〔図１２（ｃ）のＪ参照〕。
【００８３】
このようにオーバシュートした信号がＡＧＣ増幅回路２７から出力されると、オフセット補償フィードバックループ２８においては、出力ピーク検出回路２９−１，２９−２によりこのオーバシュートした信号が検出されるためフィードバックが異常になる等、後段の回路に悪影響を及ぼす場合がある。また、このようにオーバシュートした信号が、リミッタ増幅回路３３においてリミッタ増幅されると、出力される信号のパルス幅が実際より太くなることもある。
【００８４】
このため、本実施形態においては、このような信号のオーバシュートを防ぐために、ＡＧＣ増幅回路２７の入力側に遅延回路４３を設けて、利得制御回路２６からの利得制御信号が立ち上がった後にＡＧＣ増幅回路２７に信号が入力されるようにして、ＡＧＣ増幅回路２７に信号が入力した時点でＡＧＣ増幅回路２７の利得の設定が完了しているようにしているのである〔図１２（ｂ）のＩ及び図１２（ｃ）のＫ参照〕。
【００８５】
なお、信号増幅回路２０が適用される光通信システムの受信部（図６参照）において、信号の初期部がオーバシュートしても差し支えない場合には、この遅延回路４３を設けなくてもよい。ところで、図５に示すリミッタ増幅回路３３は、信号増幅基本ブロック部９２のＡＧＣ増幅回路２７からの差動信号を入力として、入力された信号を差動増幅した後に所定の信号レベルとなるようにリミットして出力するものであり、リミッタ増幅部として機能するものである。なお、リミッタ増幅回路３３においては、全ての入力範囲で出力振幅が一定レベルにリミットされるようになっている。
【００８６】
上述の構成により、本発明の第１実施形態にかかる信号増幅回路２０においては、信号が入力されると、信号増幅基本ブロック部９２のＡＴＣ回路２２では、自動的に入力信号のピーク値とボトム値に基づいた閾値が設定される。また、オフセット補償フィードバックループ２８では、ＡＧＣ増幅回路２７の差動出力からオフセット情報が検出されてＡＧＣ増幅回路２７の入力側へフィードバックし、オフセットがマイナス側にあるときはオフセット補償フィードバックループ２８から電流が流入し、オフセットがプラス側にあるときはオフセット補償フィードバックループ２８へ電流が流入するように動作することにより、ＡＧＣ増幅回路２７からの差動出力の各ピーク値が等しくなるようにオフセットが補償され、閾値レベルが適正に補償される。
【００８７】
さらに、利得制御回路２６では、ＡＴＣ回路２２にて検出されたピーク値とボトム値との差分から入力振幅レベルが検出され、図９に示すように、入力信号の振幅が小さいときはＡＧＣ増幅回路２７の利得を大きくし、入力信号の振幅が大きいときはＡＧＣ増幅回路２７の利得を小さくするような利得制御信号が生成されて、フィードフォワード信号としてＡＧＣ増幅回路２７へ供給される。
【００８８】
続いて、遅延回路４３を介して入力された信号と、オフセット補償フィードバックループ２８により適正に補償されたＡＴＣ回路２２からの閾値とがＡＧＣ増幅回路２７に入力されると、ＡＧＣ増幅回路２７では、利得制御回路２６からの利得制御信号に基づく利得で、ＡＴＣ回路２２からの閾値レベルを中心にして入力信号の差動増幅が行なわれる。
【００８９】
そして、信号増幅基本ブロック部９２のＡＧＣ増幅回路２７により差動増幅された信号がリミッタ増幅回路３３に入力されると、リミッタ増幅回路３３では、この入力信号が差動増幅された後に所定の信号レベルとなるようにリミットされて出力される。このように、本発明の第１実施形態にかかる信号増幅回路２０によれば、ＡＴＣ回路２２，利得制御回路２６及びＡＧＣ増幅回路２７を有するＡＴＣ−ＡＧＣ増幅回路２１をそなえ、利得制御回路２６を用いて、全ての入力信号の振幅レベルにおいてＡＧＣ増幅回路２７がその線形範囲内で動作するように制御することにより、ＡＧＣ増幅回路２７にて増幅される信号がリミットされることを防ぐことができる。
【００９０】
従って、ＡＧＣ増幅回路２７から出力される信号の振幅情報が失われないため、出力信号のピーク値を用いるオフセット補償フィードバックループ２８を設けることができ、これにより、信号増幅回路２０を構成する各回路が有するオフセットを補償して出力信号のパルス幅の変動を抑制することができ、入力信号レベルに対して広いダイナミックレンジにわたり良好な出力波形を得ることができる。
【００９１】
また、利得制御回路２６を用いて、ＡＧＣ増幅回路２７をフィードフォワード的に制御することにより、一般的に用いられるフィードバック制御によるＡＧＣ増幅回路よりも、応答の時定数を小さくすることができるため、ＡＧＣ増幅回路２７の立ち上がりを速くすることができ、例えば光通信のように信号の高速伝送を行なう際には特に有効に機能する。
【００９２】
さらに、ＡＴＣ回路２２が入力信号の振幅に基づいて閾値を設定することにより、信号が断続的に入力される場合でも速やかに閾値を設定することができる。また、遅延回路４３を設けて、利得制御回路２６からの利得制御信号が立ち上がった後にＡＧＣ増幅回路２７に信号が入力されるようにすることにより、ＡＧＣ増幅回路２７に信号が入力した時点ではＡＧＣ増幅回路２７の利得の設定が完了しているようにできるため、信号のオーバシュートを防いで、信号増幅回路２０の誤動作を防ぐことができる。
【００９３】
なお、本実施形態においては、オフセット補償フィードバックループ２８が、出力ピーク検出回路２９−１，２９−２をそなえ、ＡＧＣ増幅回路２７の差動出力の各ピーク値の差レベルについて低域フィルタ処理を施したものをＡＧＣ増幅回路２７の入力側へフィードバックしてＡＧＣ増幅回路２７のオフセットを補償する場合について説明したが、オフセット補償フィードバックループ２８が、出力ピーク検出回路２９−１，２９−２の代わりに２つの出力ボトム検出回路をそなえ、ＡＧＣ増幅回路２７の差動出力の各ボトム値の差レベルについて低域フィルタ処理を施したものをＡＧＣ増幅回路２７の入力側へフィードバックしてＡＧＣ増幅回路２７のオフセットを補償するようにしてもよく、このようにすれば信号増幅回路２０をその使用に適した構成とすることができる。
【００９４】
この場合は、２つの出力ボトム検出回路が、ＡＧＣ増幅回路２７からの差動出力（正相出力及び逆相出力）信号のボトム値をそれぞれ検出するとともに、誤差増幅回路３０が、出力ボトム検出回路により検出された各ボトム値の差分を増幅してオフセット情報とする。また、本実施形態においては、信号増幅回路２０を、光通信システムの受信部において、伝送時に減衰した光信号の波形整形を行なうための信号インタフェース回路として用いた場合を例に挙げて説明したが、情報処理分野における高速・小振幅信号インタフェース回路としても用いることができる。
【００９５】
（ｂ）第２実施形態の説明
図１３は本発明の第２実施形態にかかる信号増幅回路の構成を示すブロック図である。この図１３に示す信号増幅回路２０Ａも、前述の第１実施形態におけるものと同様に、例えば光通信システムの受信部において、伝送時に減衰した光信号の波形整形を行なうための信号インタフェース回路として用いられるものであり、信号増幅基本ブロック部９２Ａをそなえるとともに、信号増幅基本ブロック部９２Ａの後段にリミッタ増幅基本ブロック部としてのリミッタ増幅回路３３をそなえて構成されている。
【００９６】
本実施形態においては、信号増幅基本ブロック部９２Ａは、オフセット補償フィードバックループ２８Ａを有するＡＴＣ回路２２Ａ，ＡＧＣ増幅回路２７，利得制御回路２６及び遅延回路４３をそなえて構成されている。ここで、ＡＴＣ回路２２Ａは、上述の第１実施形態におけるＡＴＣ回路２２と同様に、入力信号のピーク値とボトム値とを検出してこれらの値の中間値を閾値として自動的に設定するものであるが、本実施形態においては、ＡＴＣ回路２２Ａは、ピーク検出回路２３，オフセット補償フィードバックループ２８Ａ及び分圧回路２５により構成されている。
【００９７】
オフセット補償フィードバックループ２８Ａは、上述の第１実施形態におけるものと同様に、ＡＧＣ増幅回路２７の差動出力の各ピーク値について低域フィルタ処理を施したものをＡＧＣ増幅回路２７の入力側（図１３では分圧回路２５の入力端部）へフィードバックして、ＡＧＣ増幅回路２７からの差動出力の各ピーク値が等しくなるようにオフセット補償を行なうものであり、図５に示す抵抗３２が設けられていない点を除いては、同様の構成を有するものである。
【００９８】
なお、本実施形態において、抵抗３２に相当する抵抗が設けられていないのは、オフセット補償フィードバックループ２８Ａのフィードバック出力を分圧回路２５のボトムレベル入力端部へ入力しているからであるが、このようにしてもオフセットの補償は、前述の第１実施形態と同様にして行なわれる。ここで、本実施形態にかかる信号増幅回路２０Ａを、特に光通信システムにおける信号インタフェース回路として用いる場合には、入力信号が単極性信号であることから、オフセット補償フィードバックループ２８Ａからの出力は入力信号の「０」側レベルに相当するレベルで安定する。
【００９９】
このため、本実施形態においては、ＡＴＣ回路２２Ａが、ピーク検出回路２３からのピーク値を「１」側レベルとして用いるとともに、オフセット補償フィードバックループ２８Ａからの出力情報を「０」側レベル（この「０」側レベルにはオフセット情報が反映されている）として用いることにより、閾値を発生するように構成されているのである。
【０１００】即ち、本実施形態においては、オフセット補償フィードバックループ２８Ａは、「０」側レベル出力回路としての機能も兼ねそなえており、このオフセット補償フィードバックループ２８Ａからの出力は、ＡＧＣ増幅回路２７の入力側（即ち分圧回路２５）へフィードバックされるとともに、利得制御回路２６へ入力されるようになっている。
【０１０１】
なお、オフセット補償フィードバックループ２８Ａは、前述のごとく、信号増幅回路２０Ａに信号が入力されないとき（入力の無信号時）でも、ＡＧＣ増幅回路２７の差動出力信号の直流レベルを比較して、オフセット情報を出力している状態である。また、ＡＧＣ増幅回路２７，利得制御回路２６，リミッタ増幅回路３３，ピーク検出回路２３，分圧回路２５及び遅延回路４３は、上述の第１実施形態において説明したものと同様の機能及び構成を有するものである。
【０１０２】
上述の構成により、本発明の第２実施形態にかかる信号増幅回路２０Ａにおいては、信号が入力されると、信号増幅基本ブロック部９２Ａのオフセット補償フィードバックループ２８Ａでは、入力信号の「０」側レベルをオフセット補償のために変動させることにより、ＡＧＣ増幅回路２７からの差動出力の各ピーク値が等しくなるようにオフセットが補償され、ＡＴＣ回路２２Ａでは、入力信号のピーク値と入力信号の「０」側レベル（即ちオフセット補償フィードバックループ２８Ａからの出力情報）に基づいて、適正に補償された閾値が自動的に設定される。
【０１０３】
また、利得制御回路２６では、ＡＴＣ回路２２Ａにて検出されたピーク値と入力信号の「０」側レベルとの差分に応じた利得制御信号が生成されて、フィードフォワード信号としてＡＧＣ増幅回路２７へ供給される。続いて、遅延回路４３を介して入力された信号と、オフセット補償フィードバックループ２８Ａにより適正に補償されたＡＴＣ回路２２Ａからの閾値とがＡＧＣ増幅回路２７に入力されると、ＡＧＣ増幅回路２７では、利得制御回路２６からの利得制御信号に基づく利得で、ＡＴＣ回路２２Ａからの閾値レベルを中心にして入力信号の差動増幅が行なわれる。
【０１０４】
そして、信号増幅基本ブロック部９２ＡのＡＧＣ増幅回路２７により差動増幅された信号がリミッタ増幅回路３３に入力されると、リミッタ増幅回路３３では、この入力信号が差動増幅された後に所定の信号レベルとなるようにリミットされて出力される。このように、本発明の第２実施形態にかかる信号増幅回路２０Ａによれば、オフセット補償フィードバックループ２８Ａを有するＡＴＣ回路２２，利得制御回路２６，ＡＧＣ増幅回路２７及び遅延回路４３をそなえて構成されることにより、上述した第１実施形態にかかる信号増幅回路２０と同様の利点が得られるほか、オフセット補償フィードバックループ２８Ａが「０」側レベル出力回路としての機能も兼ねそなえることにより、信号増幅回路２０Ａを構成する回路数を削減して、信号増幅回路２０Ａの構成を簡素化することができる。
【０１０５】
（ｃ）第３実施形態の説明
図１４は本発明の第３実施形態にかかる信号増幅回路の構成を示すブロック図である。この図１４に示す信号増幅回路２０Ｂも、前述の第１，第２実施形態におけるものと同様に、例えば光通信システムの受信部において、伝送時に減衰した光信号の波形整形を行なうための信号インタフェース回路として用いられるものであり、信号増幅基本ブロック部９２Ｂをそなえるとともに、信号増幅基本ブロック部９２Ｂの後段にリミッタ増幅基本ブロック部としてのリミッタ増幅回路３３をそなえて構成されている。
【０１０６】
ここで、信号増幅基本ブロック部９２Ｂは、ＡＴＣ回路２２Ｂ，ＡＧＣ増幅回路２７，利得制御回路２６をそなえてなるＡＴＣ−ＡＧＣ増幅回路２１と、オフセット補償フィードバックループ２８Ｂとをそなえて構成されている。ＡＴＣ回路２２Ｂは、前述の第１実施形態におけるＡＴＣ回路２２と同様に、入力信号のピーク値とボトム値とを検出してこれらの値の中間値を閾値として自動的に設定するものであるが、本実施形態においては、ＡＴＣ回路２２Ｂは、ピーク検出回路２３，基準レベル発生回路４５及び分圧回路２５により構成されている。
【０１０７】
ここで、本実施形態にかかる信号増幅回路２０Ｂを、光通信システムにおける信号インタフェース回路として用いる場合のように、入力信号が単極性信号である場合には、入力信号の振幅によらず「０」側レベルは一定となるため、入力信号の「０」側レベルは特に検出する必要がない。このため、本実施形態においては、回路構成を簡略化するために、前述の第１，第２実施形態において説明したボトム検出回路（例えば図５の符号２４参照）の代わりに、入力信号の「０」側レベルに相当する基準レベル信号を発生する基準レベル発生回路４５を設け、ＡＴＣ回路２２Ｂが、ピーク検出回路２３からのピーク値を「１」側レベルとして用いるとともに、基準レベル発生回路４５からの基準レベルを「０」側レベルとして用いることにより、閾値を発生するように構成されているのである。
【０１０８】
また、本実施形態においては、オフセット補償フィードバックループ２８Ｂは、ＡＧＣ増幅回路２７の差動出力のピーク値とボトム値とを分圧したものの差レベルについて低域フィルタ処理を施したものをＡＧＣ増幅回路２７の入力側（図１４ではＡＴＣ回路２２Ｂの出力部分）へフィードバックして、ＡＧＣ増幅回路２７からの差動出力のピーク値とボトム値とを分圧したものが等しくなるようにオフセット補償を行なうように構成されている。
【０１０９】
即ち、オフセット補償フィードバックループ２８Ｂは、図１４に示すように、出力ピーク検出回路４６−１，４６−２，出力ボトム検出回路４７−１，４７−２，抵抗４８Ａ〜４８Ｄ，誤差増幅回路３０Ｂ，ローパスフィルタ３１及び抵抗３２をそなえて構成されており、出力ピーク検出回路４６−１の出力端子と出力ボトム検出回路４７−１の出力端子とは、直列接続された抵抗４８Ａ，４８Ｂを介して接続されており、出力ピーク検出回路４６−２の出力端子と出力ボトム検出回路４７−２の出力端子とは、直列接続された抵抗４８Ｃ，４８Ｄを介して接続されている。
【０１１０】
ここで、出力ピーク検出回路４６−１，４６−２は、ＡＧＣ増幅回路２７からの差動出力（それぞれ正相出力及び逆相出力）信号のピーク値を検出するものであり、出力ボトム検出回路４７−１，４７−２は、ＡＧＣ増幅回路２７からの差動出力（それぞれ正相出力及び逆相出力）信号のボトム値を検出するものである。
【０１１１】
そして、出力ピーク検出回路４６−１により検出されたピーク値と出力ボトム検出回路４７−１により検出されたボトム値とは、抵抗４８Ａ，４８Ｂにより分圧されて、また、出力ピーク検出回路４６−２により検出されたピーク値と出力ボトム検出回路４７−２により検出されたボトム値とは、抵抗４８Ｃ，４８Ｄにより分圧されて、それぞれ誤差増幅回路３０Ｂに対して出力されるようになっている。
【０１１２】
また、誤差増幅回路３０Ｂは、抵抗４８Ａ〜４８Ｄにより分圧されたＡＧＣ増幅回路２７の差動出力のピーク値とボトム値との分圧値の差分を、オフセットとして増幅するものである。なお、ＡＧＣ増幅回路２７，利得制御回路２６，リミッタ増幅回路３３，ピーク検出回路２３，分圧回路２５，ローパスフィルタ３１及び抵抗３２は、上述の第１実施形態において説明したものと同様の機能及び構成を有するものである。
【０１１３】
上述の構成により、本発明の第３実施形態にかかる信号増幅回路２０Ｂにおいては、信号が入力されると、信号増幅基本ブロック部９２ＢのＡＴＣ回路２２Ｂでは、自動的に入力信号のピーク値と基準レベルに基づいた閾値が設定される。また、オフセット補償フィードバックループ２８Ｂでは、ＡＧＣ増幅回路２７の差動出力からオフセット情報が検出されてＡＧＣ増幅回路２７の入力側へフィードバックすることにより、ＡＧＣ増幅回路２７からの差動出力のピーク値とボトム値とを分圧したものが等しくなるようにオフセットが補償され、閾値レベルが適正に補償される。
【０１１４】
さらに、利得制御回路２６では、ＡＴＣ回路２２Ｂにて検出されたピーク値と基準レベルとの差分に応じた利得制御信号が生成されて、フィードフォワード信号としてＡＧＣ増幅回路２７へ供給される。続いて、入力された信号とＡＴＣ回路２２Ｂからの閾値とがＡＧＣ増幅回路２７に入力されると、ＡＧＣ増幅回路２７では、利得制御回路２６からの利得制御信号に基づく利得で、ＡＴＣ回路２２Ｂからの閾値レベルを中心にして入力信号の差動増幅が行なわれる。
【０１１５】
そして、信号増幅基本ブロック部９２ＢのＡＧＣ増幅回路２７により差動増幅された信号がリミッタ増幅回路３３に入力されると、リミッタ増幅回路３３では、この入力信号が差動増幅された後に所定の信号レベルとなるようにリミットされて出力される。このように、本発明の第３実施形態にかかる信号増幅回路２０Ｂによれば、ＡＴＣ回路２２Ｂ，利得制御回路２６，ＡＧＣ増幅回路２７及びオフセット補償フィードバックループ２８Ｂをそなえて構成されることにより、上述した第１実施形態にかかる信号増幅回路２０と同様の利点が得られるほか、ＡＴＣ回路２２Ｂが基準レベル発生回路４５をそなえて構成されることにより、信号増幅回路２０Ｂの構成を簡素化することができる。
【０１１６】
また、オフセット補償フィードバックループ２８Ｂが、出力ピーク検出回路４６−１，４６−２，出力ボトム検出回路４７−１，４７−２をそなえ、ＡＧＣ増幅回路２７の差動出力のピーク値とボトム値とを分圧したもの（即ち、ＡＴＣ回路２２Ｂからの閾値レベルと同様の、ＡＧＣ増幅回路２７の差動出力のピーク値とボトム値との中間値）を用いてＡＧＣ増幅回路２７のオフセットを補償することにより、信号の入力レベルが変動した場合にも安定してオフセット補償を行なうことができる。
【０１１７】
なお、本実施形態においても、ＡＧＣ増幅回路２７の入力側に遅延回路（図５の符号４３参照）を設ければ、前述のごとく、利得制御回路２６からの利得制御信号が立ち上がった後にＡＧＣ増幅回路２７に信号が入力されるようにすることができ、信号のオーバシュート〔図１２（ｃ）のＪ参照〕を防ぐことができる。また、本実施形態においても、オフセット補償フィードバックループ２８Ｂを、図５に示すように２つの出力ピーク検出回路をそなえて構成し、ＡＧＣ増幅回路２７の差動出力の各ピーク値を用いてＡＧＣ増幅回路２７のオフセットを補償するようにしたり、２つの出力ボトム検出回路をそなえて構成し、ＡＧＣ増幅回路２７の差動出力の各ボトム値を用いてＡＧＣ増幅回路２７のオフセットを補償するようにしてもよい。
【０１１８】
さらに、基準レベル発生回路４５の代わりに、ボトム検出回路（図５の符号２４参照）を用いれば、本実施形態にかかる信号増幅回路２０Ｂを、情報処理分野における高速・小振幅信号インタフェース回路としても用いることができる。
（ｄ）第４実施形態の説明
図１５は本発明の第４実施形態にかかる信号増幅回路の構成を示すブロック図である。
【０１１９】
この図１５に示す信号増幅回路５０も、前述の第１〜第３実施形態におけるものと同様に、例えば光通信システムの受信部において、伝送時に減衰した光信号の波形整形を行なうための信号インタフェース回路として用いられるものである。本実施形態にかかる信号増幅回路５０は、ＡＧＣ増幅回路２７を有する信号増幅基本ブロック部９３と、ＡＧＣ増幅回路５３を有するＡＧＣ増幅回路ブロック部５１とをそなえるとともに、信号増幅基本ブロック部９３の後段にリミッタ増幅基本ブロック部としてのリミッタ増幅回路３３をそなえて構成されている。
【０１２０】
本実施形態においては、信号増幅回路５０の設計の自由度を大きくするために、信号増幅回路５０が、複数のＡＧＣ増幅回路（図１５ではＡＧＣ増幅回路２７，５３）をそなえて構成されている。例えば、信号増幅基本ブロック部９３及びＡＧＣ増幅回路ブロック５１を構成するＡＧＣ増幅回路２７，５３として利得特性が異なるＡＧＣ増幅回路を用いれば、信号増幅回路５０の信号増幅特性を任意に設定することができる。
【０１２１】
ここで、信号増幅基本ブロック部９３は、図１５に示すように、ピーク検出回路２３，ボトム検出回路２４，利得制御回路２６，ＡＧＣ増幅回路２７及びオフセット補償フィードバックループ２８Ｃをそなえて構成されている。ピーク検出回路２３，ボトム検出回路２４，利得制御回路２６及びＡＧＣ増幅回路２７は、前述の第１実施形態におけるものと同様の機能及び構成を有するものである。
【０１２２】
また、オフセット補償フィードバックループ２８Ｃは、図５に示す抵抗３２が設けられていない点を除いては、前述の第１実施形態におけるものと同様の構成を有するものである。例えば図５に示すような信号増幅回路２０においては、オフセット補償フィードバックループ２８により、ＡＧＣ増幅回路２７からの差動出力の各ピーク値が等しくなるように、ＡＧＣ増幅回路２７の閾値レベル（参照電圧）が決定される。
【０１２３】
即ち、ＡＧＣ増幅回路２７からの差動出力の各ピーク値が等しくなるということは、ＡＧＣ増幅回路２７では信号振幅の中間レベルを中心にして入力信号が増幅されていることを示しており、換言すれば、オフセット補償フィードバックループ２８は、それ自身が閾値レベルを信号中央（即ち入力信号の振幅の中心）に設定するような機能を有していることになる。
【０１２４】
そこで、本実施形態においては、図１５に示すように、信号増幅回路５０がＡＴＣ回路（図５に示す符号２２参照）をそなえることなく構成されている。この場合は、オフセット補償フィードバックループ２８Ｃは、ＡＧＣ増幅回路５３の差動出力の各ピーク値の差レベルについて低域フィルタ処理を施したものをＡＧＣ増幅回路２７の入力側へ閾値〔参照電圧（参照信号）〕としてフィードバックして、ＡＧＣ増幅回路２７の差動出力の直流レベルがほぼ等しくなるように閾値を設定するように構成されている。即ち、この閾値には、オフセット情報も反映されていることになる。
【０１２５】
また、ＡＧＣ増幅回路２７は、入力信号とこの参照信号とを入力として、利得制御回路２６からの利得制御信号に基づく利得で、オフセット補償フィードバックループ２８Ｃにより設定された参照信号レベル（参照レベル）を中心にして入力信号の差動増幅を行なうように構成されている。なお、オフセット補償フィードバックループ２８Ｃは、前述のごとく、信号増幅回路５０に信号が入力されないとき（入力の無信号時）でも動作しているが、信号が断続的に入力される場合には、その時定数が大きいことから入力信号に対応した参照信号の出力が遅れることになる。従って、本実施形態にかかる信号増幅回路５０は、信号が連続的に入力される場合に特に有効に機能する。
【０１２６】
ところで、ＡＧＣ増幅回路ブロック部５１は、ＡＧＣ増幅回路５３及び利得制御回路５２をそなえて構成されている。ここで、利得制御回路５２は、信号増幅基本ブロック部９３のピーク検出回路２３からのピーク値とボトム検出回路２４からのボトム値との差分から入力信号の振幅情報（入力振幅レベル）を検出して、この入力振幅レベルに応じた利得制御信号を、フィードフォワード信号としてＡＧＣ増幅回路５３へ供給するものであり、利得制御部として機能するものである。
【０１２７】
また、ＡＧＣ増幅回路５３は、信号増幅基本ブロック部９３のＡＧＣ増幅回路２７からの差動信号を入力として、利得制御回路５２からの利得制御信号に基づく利得で、入力信号の差動増幅を行なうものであり、自動利得制御増幅部として機能するものである。なお、ＡＧＣ増幅回路５３及び利得制御回路５２は、ＡＧＣ増幅回路２７及び利得制御回路２６と同様の構成ものを用いることができる（図７及び図８参照）。
【０１２８】
ところで、リミッタ増幅回路３３は、ＡＧＣ増幅回路ブロック部５１のＡＧＣ増幅回路５３からの差動信号を入力として、入力された信号を差動増幅した後に所定の信号レベルとなるようにリミットして出力するものである。上述の構成により、本発明の第４実施形態にかかる信号増幅回路５０においては、信号が入力されると、信号増幅基本ブロック部９３のオフセット補償フィードバックループ２８Ｃでは、自動的にＡＧＣ増幅回路５３からの差動出力に基づいてオフセット情報が反映された参照レベルが設定される。
【０１２９】
また、利得制御回路２６では、ピーク検出回路２３からのピーク値とボトム検出回路２４からのボトム値との差分に応じた利得制御信号が生成されて、フィードフォワード信号としてＡＧＣ増幅回路２７へ供給される。続いて、入力された信号とオフセット補償フィードバックループ２８Ｃからの参照信号とがＡＧＣ増幅回路２７に入力されると、ＡＧＣ増幅回路２７では、利得制御回路２６からの利得制御信号に基づく利得で、オフセット補償フィードバックループ２８Ｃからの参照レベルを中心にして入力信号の差動増幅が行なわれる。
【０１３０】
また、ＡＧＣ増幅回路ブロック部５１の利得制御回路５２では、信号増幅基本ブロック部９３のピーク検出回路２３からのピーク値とボトム検出回路２４からのボトム値との差分に応じた利得制御信号が生成されて、フィードフォワード信号としてＡＧＣ増幅回路５３へ供給される。さらに、信号増幅基本ブロック部９３のＡＧＣ増幅回路２７により差動増幅された信号が、ＡＧＣ増幅回路ブロック部５１のＡＧＣ増幅回路５３に入力されると、ＡＧＣ増幅回路５３では、利得制御回路５２からの利得制御信号に基づく利得で、入力信号の差動増幅が行なわれる。
【０１３１】
そして、ＡＧＣ増幅回路ブロック部５１のＡＧＣ増幅回路５３により差動増幅された信号がリミッタ増幅回路３３に入力されると、リミッタ増幅回路３３では、この入力信号が差動増幅された後に所定の信号レベルとなるようにリミットされて出力される。このように、本発明の第４実施形態にかかる信号増幅回路５０によれば、ピーク検出回路２３，ボトム検出回路２４，利得制御回路２６，ＡＧＣ増幅回路２７及びオフセット補償フィードバックループ２８Ｃをそなえて構成されることにより、上述した第１実施形態にかかる信号増幅回路２０と同様の利点を得ることができる。
【０１３２】
また、オフセット補償フィードバックループ２８Ｃが、閾値レベルを信号中央（即ち入力信号の振幅の中心）に設定するような機能を有し、このオフセット補償フィードバックループ２８Ｃにより閾値を設定することにより、閾値を設定するためのＡＴＣ回路を設ける必要がなくなるため、信号増幅回路５０を簡素に構成することができる。
【０１３３】
さらに、信号増幅回路５０が、多段のＡＧＣ増幅回路２７，５３をそなえて構成されることにより、信号増幅回路５０の設計の自由度を大きくすることができる。なお、本実施形態においても、ＡＧＣ増幅回路２７の入力側に遅延回路（図５の符号４３参照）を設ければ、前述のごとく、利得制御回路２６からの利得制御信号が立ち上がった後にＡＧＣ増幅回路２７に信号が入力されるようにすることができ、信号のオーバシュート〔図１２（ｃ）のＪ参照〕を防ぐことができる。
【０１３４】
また、本実施形態においても、オフセット補償フィードバックループ２８Ｃを、２つの出力ボトム検出回路をそなえて構成し、ＡＧＣ増幅回路２７の差動出力の各ボトム値を用いてＡＧＣ増幅回路２７のオフセットを補償するようにしたり、図１４に示すように、２つの出力ピーク検出回路，２つの出力ボトム検出回路及び４つの抵抗をそなえて構成し、ＡＧＣ増幅回路２７の差動出力のピーク値とボトム値とを分圧したものを用いてＡＧＣ増幅回路２７のオフセットを補償するようにしてもよい。
【０１３５】
特に、本実施形態にかかる信号増幅回路５０を、光通信システムにおける信号インタフェース回路として用いる場合には、ボトム検出回路２４の代わりに基準レベル発生回路（図１４の符号４５参照）を用いて、信号増幅回路５０の構成を簡素化してもよい。さらに、本実施形態においては、信号増幅回路５０を、光通信システムの受信部において、伝送時に減衰した光信号の波形整形を行なうための信号インタフェース回路として用いた場合を例に挙げて説明したが、情報処理分野における高速・小振幅信号インタフェース回路としても用いることができる。
【０１３６】
（ｅ）第５実施形態の説明
図１６は本発明の第５実施形態にかかる信号増幅回路の構成を示すブロック図である。この図１６に示す信号増幅回路６０も、前述の第１〜第４実施形態におけるものと同様に、例えば光通信システムの受信部において、伝送時に減衰した光信号の波形整形を行なうための信号インタフェース回路として用いられるものである。
【０１３７】
本実施形態にかかる信号増幅回路６０は、図１６に示すように、信号増幅基本ブロック部としてのＡＴＣ−ＡＧＣ増幅回路６１をそなえるとともに、ＡＴＣ−ＡＧＣ増幅回路６１の後段にリミッタ増幅基本ブロック部としてのＡＴＣ−リミッタ増幅回路６８をそなえて構成されている。ここで、ＡＴＣ−ＡＧＣ増幅回路６１は、ＡＴＣ回路６２，利得制御回路６６及びＡＧＣ増幅回路６７をそなえて構成されている。
【０１３８】
ＡＴＣ回路６２は、入力信号のピーク値とボトム値とを検出してこれらの値の中間値を閾値として自動的に設定するものであり、ピーク検出回路６３，ボトム検出回路６４及び抵抗６５Ａ，６５Ｂからなる分圧回路６５をそなえて構成されている。なお、ピーク検出回路６３，ボトム検出回路６４及び分圧回路６５は、上述の第１実施形態におけるもの（図５参照）と同様の機能及び構成を有している。
【０１３９】
また、利得制御回路６６は、ＡＴＣ回路６２のピーク検出回路６３からのピーク値とボトム検出回路６４からのボトム値との差分から入力信号の振幅情報（入力振幅レベル）を検出して、この入力振幅レベルに応じた利得制御信号を、フィードフォワード信号としてＡＧＣ増幅回路６７へ供給するものである。さらに、ＡＧＣ増幅回路６７は、入力信号とＡＴＣ回路６２からの閾値とを入力として、利得制御回路６６からの利得制御信号に基づく利得で、ＡＴＣ回路６２からの閾値レベルを中心にして入力信号の差動増幅を行なうものである。
【０１４０】
なお、利得制御回路６６及びＡＧＣ増幅回路６７も、上述の第１実施形態におけるものと同様の機能及び構成を有している（図７及び図８参照）。また、ＡＴＣ−リミッタ増幅回路６８は、ＡＴＣ回路６９及びリミッタ増幅回路９１′をそなえて構成されている。ここで、ＡＴＣ回路６９は、前述したＡＴＣ回路６２と同様に、入力信号（即ちＡＧＣ増幅回路６７からの出力信号）のピーク値とボトム値とを検出してこれらの値の中間値を閾値として自動的に設定するものであり、ピーク検出回路６３Ａ，ボトム検出回路６４Ａ及び抵抗６５Ｄ，６５Ｅからなる分圧回路６５Ｃをそなえて構成されている。なお、ピーク検出回路６３Ａ，ボトム検出回路６４Ａ及び分圧回路６５Ｃも、上述の第１実施形態におけるもの（図５参照）と同様の機能及び構成を有している。
【０１４１】
また、リミッタ増幅回路９１′は、ＡＴＣ−ＡＧＣ増幅回路６１のＡＧＣ増幅回路６７からの正相出力とＡＴＣ回路６９からの閾値とを入力として、ＡＴＣ回路６９からの閾値レベルを中心にしてＡＧＣ増幅回路６７からの入力信号を差動増幅した後、増幅した信号を所定の信号レベルとなるようにリミットして出力するものである。なお、リミッタ増幅回路９１′においては、全ての入力範囲で出力振幅が一定レベルにリミットされるようになっている。
【０１４２】
ここで、図１７（ａ）にＡＧＣ増幅回路６７からの差動出力（正相出力）信号の波形図を示すと、ＡＧＣ増幅回路６７からの出力は、この図１７（ａ）に示すように、常にＡＧＣ増幅回路２７の線形範囲〔図１７（ａ）に示すリミッタ振幅Ｌ〕内にある。このため、ＡＴＣ−ＡＧＣ増幅回路６１が有するオフセットにより、ピーク値Ｐ及びボトム値Ｂにより決定される閾値Ｔがシフトした場合でも、ＡＴＣ−ＡＧＣ増幅回路６１のＡＧＣ増幅回路６７からの出力は、直流レベルが変動するのみで、パルス幅の変動はほとんど生じない。
【０１４３】
そこで、本実施形態においては、ＡＴＣ−ＡＧＣ増幅回路６１が有するオフセットを補償するために、ＡＴＣ−ＡＧＣ増幅回路６１の後段にＡＴＣ−リミッタ増幅回路６８を設けて、ＡＧＣ増幅回路６７からの出力レベルの変動を、ＡＴＣ−リミッタ増幅回路６８のＡＴＣ回路６９により追従して補償するように構成されている。
【０１４４】
換言すれば、ＡＴＣ−リミッタ増幅回路６８においては、リミッタ増幅回路９１′を、ＡＴＣ回路６９によりフィードフォワード的に制御することにより、ＡＴＣ−ＡＧＣ増幅回路６１が有するオフセットを補償するように構成されているのである。なお、このようにＡＴＣ回路が多段接続された信号増幅回路としては、ＡＴＣ−リミッタ増幅回路（符号６８参照）が多段に接続された信号増幅回路もあり、例えば、ＡＴＣ−ＡＧＣ増幅回路６１の代わりにＡＴＣ−リミッタ増幅回路をそなえた信号増幅回路も考えられる。
【０１４５】
ところが、前段のリミッタ増幅回路では、信号の入力レベルが大きいと、図１７（ｂ）に示すように、リミッタ増幅回路の線形範囲〔図１７（ｂ）に示すリミッタ振幅Ｌ〕を超えた部分がリミットされるため、信号の線形性が失われてしまう。なお、このときは、後段のリミッタ増幅回路では、図１７（ｂ）に示すピーク値Ｍ及びボトム値Ｎから閾値Ｕが決定されることになる。
【０１４６】
一方、ＡＴＣ−ＡＧＣ増幅回路６１のＡＧＣ増幅回路６７では、図１７（ａ）に示すように、信号がリミットせずに常に線形範囲で動作するため、リミッタ増幅回路では線形性が失われるような大きなレベルの信号が入力された場合でも、オフセットにより生じた閾値レベルのずれを出力レベルの変動として線形に反映することが可能となる。
【０１４７】
そこで、本実施形態においては、前段の増幅回路をＡＴＣ−ＡＧＣ増幅回路６１とすることにより、後段のＡＴＣ回路６９によりオフセットを補償できるような入力信号の範囲を広げ、ＡＴＣ回路を多段接続する効果をさらに大きくしているのである。上述の構成により、本発明の第５実施形態にかかる信号増幅回路６０においては、信号が入力されると、ＡＴＣ−ＡＧＣ増幅回路６１のＡＴＣ回路６２では、自動的に入力信号のピーク値とボトム値に基づいた閾値が設定される。
【０１４８】
また、利得制御回路６６では、ＡＴＣ回路６２にて検出されたピーク値とボトム値との差分に応じた利得制御信号が生成されて、フィードフォワード信号としてＡＧＣ増幅回路６７へ供給される。続いて、入力信号とＡＴＣ回路６２からの閾値とがＡＧＣ増幅回路６７に入力されると、ＡＧＣ増幅回路６７では、利得制御回路６６からの利得制御信号に基づく利得で、ＡＴＣ回路６２からの閾値レベルを中心にして入力信号の差動増幅が行なわれる。
【０１４９】
さらに、ＡＴＣ−ＡＧＣ増幅回路６１のＡＧＣ増幅回路６７により差動増幅された信号がＡＴＣ−リミッタ増幅回路６８に出力されると、ＡＴＣ−リミッタ増幅回路６８のＡＴＣ回路６９では、自動的にＡＧＣ増幅回路６７からの出力信号のピーク値とボトム値に基づいた閾値が設定される。そして、ＡＧＣ増幅回路６７からの正相出力とＡＴＣ回路６９からの閾値とがリミッタ増幅回路９１′に入力されると、リミッタ増幅回路９１′では、ＡＴＣ回路６９からの閾値レベルを中心にしてＡＧＣ増幅回路６７からの入力信号が差動増幅された後、増幅された信号が所定の信号レベルとなるようにリミットされて出力される。
【０１５０】
このように、本発明の第５実施形態にかかる信号増幅回路６０によれば、ＡＴＣ−ＡＧＣ増幅回路６１をそなえるとともに、その後段にＡＴＣ−リミッタ増幅回路６８をそなえて構成されることにより、上述した第１実施形態にかかる信号増幅回路２０と同様の利点が得られるほか、ＡＴＣ−リミッタ増幅回路６８においてフィードフォワード制御によりオフセットの補償を行なうことにより、オフセット補償フィードバックループ（図５の符号２８参照）を用いることなく信号のパルス幅の変動を低減することができるため、応答の時定数に制限がある高速の信号の増幅を行なう際にも適用することができる。
【０１５１】
なお、本実施形態においても、ＡＴＣ−ＡＧＣ増幅回路６１のＡＧＣ増幅回路６７の入力側に遅延回路（図５の符号４３参照）を設ければ、前述のごとく、利得制御回路６６からの利得制御信号が立ち上がった後にＡＧＣ増幅回路６７に信号が入力されるようにすることができ、信号のオーバシュート〔図１２（ｃ）のＪ参照〕を防ぐことができる。
【０１５２】
特に、本実施形態にかかる信号増幅回路６０を、光通信システムにおける信号インタフェース回路として用いる場合には、ボトム検出回路２４の代わりに基準レベル発生回路（図１４の符号４５参照）を用いて、信号増幅回路６０の構成を簡素化してもよい。また、本実施形態においては、信号増幅回路６０を、光通信システムの受信部において、伝送時に減衰した光信号の波形整形を行なうための信号インタフェース回路として用いた場合を例に挙げて説明したが、情報処理分野における高速・小振幅信号インタフェース回路としても用いることができる。
【０１５３】
（ｆ）第６実施形態の説明
図１８は本発明の第６実施形態にかかる信号増幅回路の構成を示すブロック図である。この図１８に示す信号増幅回路７０も、前述の第１〜第５実施形態におけるものと同様に、例えば光通信システムの受信部において、伝送時に減衰した光信号の波形整形を行なうための信号インタフェース回路として用いられるものである。
【０１５４】
本実施形態にかかる信号増幅回路７０は、図１８に示すように、信号増幅基本ブロック部としてのＡＴＣ−ＡＧＣ増幅回路７１，７８をそなえるとともに、ＡＴＣ−ＡＧＣ増幅回路７８の後段にリミッタ増幅基本ブロック部としてのＡＴＣ−リミッタ増幅回路８５をそなえて構成されている。本実施形態においては、信号増幅回路７０の設計の自由度を大きくするために、信号増幅回路７０が２段のＡＴＣ−ＡＧＣ増幅回路７１，７８をそなえて構成されている。例えば、ＡＴＣ−ＡＧＣ増幅回路７１，７８をそれぞれ利得特性が異なるＡＧＣ増幅回路（図１８の符号７７，８４参照）を用いて構成すれば、信号増幅回路７０の信号増幅特性を任意に設定することができる。
【０１５５】
ここで、ＡＴＣ−ＡＧＣ増幅回路７１は、ＡＴＣ回路７２，利得制御回路７６及びＡＧＣ増幅回路７７をそなえて構成されている。ＡＴＣ回路７２は、入力信号のピーク値とボトム値とを検出してこれらの値の中間値を閾値として自動的に設定するものであり、ピーク検出回路７３，ボトム検出回路７４及び抵抗７５Ａ，７５Ｂからなる分圧回路７５をそなえて構成されている。
【０１５６】
ここで、ピーク検出回路７３は、入力信号のピーク値を検出して「１」側レベルとして出力するものであり、「１」側レベル出力回路として機能するものである。このピーク検出回路７３は、図２２に示すように、差動増幅回路５４，ダイオード５５，検出容量５６及びバッファ５７をそなえて構成されており、入力信号がハイレベル（「１」側レベル）であるときには、検出容量５６を充電し、入力信号がローレベル（「０」側レベル）であるときには、ダイオード５５を用いて差動増幅回路５４の出力インピーダンスを高くして放電パスを断つことにより、入力信号のピーク値の検出及び保持を行なうものである。
【０１５７】
なお、バッファ５７は、高入力インピーダンスのときに低出力インピーダンスとなるような回路であり、検出容量５６に保持された電荷が他の回路（例えばピーク検出回路７３の後段に接続された分圧回路７５）に流出するのを防ぐために設けられている。また、このピーク検出回路７３は、詳細には、図２３に示すような構成を有しており、差動増幅回路５４は２つのＭＯＳ−ＦＥＴ５４Ａからなる差動対と３つのＭＯＳ−ＦＥＴ５４Ｂとをそなえて構成されている。
【０１５８】
さらに、ダイオード５５は、ＭＯＳ−ＦＥＴ５５Ａで構成されており、バッファ５７は、ドレイン接地されたソースホロア構成の一対のＭＯＳ−ＦＥＴ５７Ａをそなえて構成されている。なお、４９は、ピーク検出回路７３内の差動増幅回路５４及びバッファ５７に電流を供給する定電流源としてのバイアス回路であり、図２３に示すように、２つのＭＯＳ−ＦＥＴ４９Ａと２つの定電流源４９Ｂとをそなえている。
【０１５９】
さらに、ボトム検出回路７４は、入力信号のボトム値を検出して「０」側レベルとして出力するものであり、「０」側レベル出力回路として機能するものである。このボトム検出回路７４は、図２４に示すように、差動増幅回路５４′，ダイオード５５′，検出容量５６及びバッファ５７をそなえて構成されており、前述したピーク検出回路７３とは逆に、入力信号がローレベル（「０」側レベル）であるときには、検出容量５６を充電し、入力信号がハイレベル（「１」側レベル）であるときには、ダイオード５５′を用いて差動増幅回路５４′の出力インピーダンスを高くして放電パスを断つことにより、入力信号のボトム値の検出及び保持を行なうものである。
【０１６０】
なお、バッファ５７は、高入力インピーダンスのときに低出力インピーダンスとなるような回路であり、検出容量５６に保持された電荷が他の回路（例えばボトム検出回路７４の後段に接続された分圧回路７５）に流出するのを防ぐために設けられている。また、このボトム検出回路７４は、詳細には、図２５に示すような構成を有しており、差動増幅回路５４′は２つのＭＯＳ−ＦＥＴ５４Ｃからなる差動対と３つのＭＯＳ−ＦＥＴ５４Ｄとをそなえて構成されている。
【０１６１】
さらに、ダイオード５５′は、ＭＯＳ−ＦＥＴ５５Ｂで構成されており、バッファ５７は、ドレイン接地されたソースホロア構成の一対のＭＯＳ−ＦＥＴ５７Ａをそなえて構成されている。また、このボトム検出回路７４にも、前述したピーク検出回路７３と同様に、ボトム検出回路７４内の差動増幅回路５４′及びバッファ５７に電流を供給する定電流源としてのバイアス回路４９が設けられている。このバイアス回路４９は、図２５に示すように、２つのＭＯＳ−ＦＥＴ４９Ａと２つの定電流源４９Ｂとをそなえている。
【０１６２】
なお、分圧回路７５は、上述の第１実施形態におけるもの（図５参照）と同様の機能及び構成を有している。また、利得制御回路７６は、ＡＴＣ回路７２のピーク検出回路７３からのピーク値とボトム検出回路７４からのボトム値との差分から入力信号の振幅情報（入力振幅レベル）を検出して、この入力振幅レベルに応じた利得制御信号を、フィードフォワード信号としてＡＧＣ増幅回路７７へ供給するものであり、利得制御部として機能するものである。
【０１６３】
具体的には、利得制御回路７６は、図２７に示すように、レベルシフト回路５８，差動増幅回路５９及びバイアス回路４９をそなえて構成されている。ここで、差動増幅回路５９は、２つのＭＯＳ−ＦＥＴ５９Ｃからなる差動対，２つの抵抗５９Ａ及び７個のＭＯＳ−ＦＥＴ５９Ｂをそなえて構成されることにより、ＡＴＣ回路７２のピーク検出回路７３からの出力（ピーク値）とボトム検出回路７４からの出力（ボトム値）とを入力として差動増幅を行なって、ピーク値とボトム値の差レベル（即ち入力振幅レベル）をＡＧＣ増幅回路７７の利得制御信号（＋及び−の利得制御信号）に変換するものである。
【０１６４】
また、レベルシフト回路５８は、差動増幅回路５９の入力端の入力側に設けられ、ピーク値又はボトム値のいずれか（図２７ではボトム値）が入力されて、第１実施形態において前述した理由と同様の理由から、入力されたピーク値又はボトム値を所定レベル分シフトさせるものである。なお、このレベルシフト回路５８は、抵抗５８Ａ及び定電流源としてのＭＯＳ−ＦＥＴ５８Ｂをそなえて構成されている。
【０１６５】
さらに、バイアス回路４９は、利得制御回路７６内のレベルシフト回路５８及び差動増幅回路５９に電流を供給する定電流源であり、図２７に示すように、２つのＭＯＳ−ＦＥＴ４９Ａと２つの定電流源４９Ｂとをそなえている。ところで、ＡＧＣ増幅回路７７は、入力信号とＡＴＣ回路７２からの閾値とを入力として、利得制御回路７６からの利得制御信号に基づく利得で、ＡＴＣ回路７２からの閾値レベルを中心にして入力信号の差動増幅を行なうものであり、自動利得制御増幅部として機能するものである。
【０１６６】
具体的には、ＡＧＣ増幅回路７７は、図２８に示すように、負荷抵抗９５Ａ，小利得差動対９５Ｃ，大利得差動対９５Ｅ，利得制御差動対９５Ｇ及び定電流源としてのＭＯＳ−ＦＥＴ９５Ｉをそなえて構成されている。また、負荷抵抗９５Ａは２つの抵抗９５Ｂからなり、小利得差動対９５Ｃは２つのＭＯＳ−ＦＥＴ９５Ｄから、大利得差動対９５Ｅは２つのＭＯＳ−ＦＥＴ９５Ｆから、利得制御差動対９５Ｇは２つのＭＯＳ−ＦＥＴ９５Ｈからなる。
【０１６７】
ここで、小利得差動対９５Ｃ及び大利得差動対９５Ｅは、図８を用いて前述したＡＧＣ増幅回路２７におけるものと同様に、それぞれトランスコンダクタンスが異なるように設計されており、これらの２つの差動対９５Ｃ，９５Ｅに流れる電流値の割合を利得制御差動対９５Ｇにより制御することにより、ＡＧＣ回路７７全体のトランスコンダクタンス値が変化するようになっている。
【０１６８】
また、ＡＧＣ増幅回路７７全体で流れる電流は定電流源としてのＭＯＳ−ＦＥＴ９５Ｉにより決定されるため、電流値と負荷抵抗９５Ａとの積で与えられるリミッタ振幅は、利得が変動した場合においても一定に保たれるようになっている。即ち、ＡＧＣ増幅回路７７は、同一の負荷抵抗９５Ａにトランスコンダクタンスの異なる２つの差動対９５Ｃ，９５Ｅを接続し、２つの差動対入力に共通に差動入力端子Ｐ１，Ｐ２を接続し、２つの差動対９５Ｃ，９５Ｅに流れる電流の総和をほぼ一定に保ちつつ、電流の比率を変化させることで増幅利得を制御するように構成されているのである。
【０１６９】
なお、ＡＧＣ増幅回路７７においては、図２８に示すように、増幅された信号は、ドレイン接地されたソースホロア構成の複数のＭＯＳ−ＦＥＴ９５Ｊ等を介して、出力端子Ｐ５，Ｐ６から出力されるようになっている。また、図２８において、９５Ｋは抵抗であり、９５ＬはＭＯＳ−ＦＥＴである。さらに、ＡＧＣ増幅回路７７には、図２８に示すように、ＡＧＣ増幅回路７７に電流を供給する定電流源としてのバイアス回路９４が付設されている。なお、このバイアス回路９４は、ＭＯＳ−ＦＥＴ９４Ａ及び定電流源９４Ｂとをそなえている。
【０１７０】
また、ＡＧＣ増幅回路７７を構成するトランジスタとしては、図２８に示すようなＭＯＳ−ＦＥＴのほか、バイポーラトランジスタを用いることもできる（図２１参照）。このような構成により、ＡＧＣ増幅回路７７は、図８を用いて前述したＡＧＣ増幅回路２７と同様に動作する。
【０１７１】
即ち、ＡＧＣ増幅回路７７においては、図２８に示すように、入力信号及びＡＴＣ回路７２からの閾値が、入力端子Ｐ１，Ｐ２から小利得差動対９５Ｃ，大利得差動対９５Ｅにそれぞれ入力されるとともに、利得制御回路７６からの利得制御信号が、利得制御端子Ｐ３，Ｐ４から利得制御差動対９５Ｇに入力されると、利得制御信号に基づく利得で、閾値レベルを中心にして入力信号の差動増幅が行なわれ、増幅された信号は、複数のＭＯＳ−ＦＥＴ９５Ｊ等を介して出力端子Ｐ５，Ｐ６から出力される。
【０１７２】
ところで、ＡＴＣ−ＡＧＣ増幅回路７８は、前述のＡＴＣ−ＡＧＣ増幅回路７１と同様に、ＡＴＣ回路７９，利得制御回路８３及びＡＧＣ増幅回路８４をそなえて構成されている。ＡＴＣ回路７９は、前述のＡＴＣ回路７２と同様に、入力信号（即ちＡＴＣ−ＡＧＣ増幅回路７１のＡＧＣ増幅回路７７からの出力信号）のピーク値とボトム値とを検出してこれらの値の中間値を閾値として自動的に設定するものであり、ピーク検出回路８０，ボトム検出回路８１及び抵抗８２Ａ，８２Ｂからなる分圧回路８２をそなえて構成されている。
【０１７３】
なお、ピーク検出回路８０及びボトム検出回路８１は、それぞれ前述したピーク検出回路７３及びボトム検出回路７４と同様の機能及び構成を有しており、分圧回路８２は、上述の第１実施形態におけるもの（図５参照）と同様の機能及び構成を有している。また、利得制御回路８３は、ＡＴＣ−ＡＧＣ増幅回路７１のピーク検出回路７３からのピーク値とボトム検出回路７４からのボトム値との差分から入力信号の振幅情報（入力振幅レベル）を検出して、この入力振幅レベルに応じた利得制御信号を、フィードフォワード信号としてＡＧＣ増幅回路８４へ供給するものである。
【０１７４】
さらに、ＡＧＣ増幅回路８４は、ＡＴＣ−ＡＧＣ増幅回路７１のＡＧＣ増幅回路７７からの出力信号とＡＴＣ回路７９からの閾値とを入力として、利得制御回路８３からの利得制御信号に基づく利得で、ＡＴＣ回路７９からの閾値レベルを中心にしてＡＧＣ増幅回路７７からの入力信号の差動増幅を行なうものである。なお、利得制御回路８３及びＡＧＣ増幅回路８４も、それぞれ前述した利得制御回路７６及びＡＧＣ増幅回路７７と同様の機能及び構成を有している。
【０１７５】
さらに、ＡＴＣ−リミッタ増幅回路８５は、ＡＴＣ回路８６及びリミッタ増幅回路９１をそなえて構成されている。ＡＴＣ回路８６は、前述したＡＴＣ回路７２と同様に、入力信号（即ちＡＧＣ増幅回路８４からの正相出力）のピーク値とボトム値とを検出してこれらの値の中間値を閾値として自動的に設定するものであるが、本実施形態においては、ピーク検出回路８７，ボトム検出回路８８，抵抗８９Ａ，８９Ｂからなる分圧回路８９及びガード電圧発生回路９０をそなえて構成されている。
【０１７６】
なお、ピーク検出回路８７及びボトム検出回路８８は、それぞれ前述したピーク検出回路７３及びボトム検出回路７４と同様の機能及び構成を有しており、分圧回路８９は、上述の第１実施形態におけるもの（図５参照）と同様の機能及び構成を有している。ここで、ＡＴＣ回路を用いて構成された信号増幅回路においては、信号が入力されないとき〔入力の無信号時；図１９（ａ）の符号Ｗ参照〕には、信号レベルと閾値レベルとが等しくなるため、微弱な入力雑音によりその出力が「０」又は「１」に振れ、信号が誤認識されることがある。
【０１７７】
この入力雑音による信号の誤認識を防ぐためには、図１９（ｂ）に示すように、ＡＴＣ回路８６に信号が入力されていないとき（無信号時Ｗ）にも、閾値レベルＴを入力雑音レベルより高くなるように制御すればよい。ここで、ガード電圧発生回路９０は、図１９（ｂ）に示すように、所定の（入力雑音より大きいレベルの）ガード電圧Ｖを発生するものであり、本実施形態においては、このガード電圧発生回路９０が、ＡＴＣ回路８６に信号が入力されていないときにも、閾値レベルＴが入力の無信号時レベルより所定のガード電圧分（即ち入力雑音より大きいレベル分）だけ高くなるようにボトム検出回路８８の出力（ボトム検出レベルＢ）を制御することにより、閾値レベルＴを制御するようになっている。
【０１７８】
なお、ボトム検出回路８８とガード電圧発生回路９０とは、図２６に示すように接続されており、ガード電圧発生回路９０は、具体的には、図２６に示すように、ＭＯＳ−ＦＥＴ９０Ａ及び抵抗９０Ｂをそなえて構成されている。ところで、リミッタ増幅回路９１は、ＡＴＣ−ＡＧＣ増幅回路７８のＡＧＣ増幅回路８４からの正相出力とＡＴＣ回路８６からの閾値とを入力として、ＡＴＣ回路８６からの閾値レベルを中心にしてＡＧＣ増幅回路８４からの入力信号を差動増幅した後、増幅した信号を所定の信号レベルとなるようにリミットして出力するものである。
【０１７９】
なお、リミッタ増幅回路９１においては、全ての入力範囲で出力振幅が一定レベルにリミットされるようになっている。具体的には、リミッタ増幅回路９１は、図２９に示すように、２つの抵抗９１Ａからなる負荷抵抗，２つのＭＯＳ−ＦＥＴ９１Ｂからなる差動対，定電流源としてのＭＯＳ−ＦＥＴ９１Ｃをそなえて構成されている。
【０１８０】
なお、リミッタ増幅回路９１においては、増幅された信号は、ドレイン接地されたソースホロア構成の複数のＭＯＳ−ＦＥＴ９１Ｄ等を介して、出力端子から出力されるようになっている。また、図２９において、９１Ｅは抵抗であり、９１ＦはＭＯＳ−ＦＥＴである。さらに、リミッタ増幅回路９１には、図２９に示すように、リミッタ増幅回路９１に電流を供給する定電流源としてのバイアス回路９４が付設されている。なお、このバイアス回路９４は、ＭＯＳ−ＦＥＴ９４Ａ及び定電流源９４Ｂとをそなえている。
【０１８１】
また、リミッタ増幅回路９１を構成するトランジスタとしては、図２９に示すようなＭＯＳ−ＦＥＴのほか、バイポーラトランジスタを用いることもできる（図２１参照）。このように、本実施形態においても、前述の第５実施形態で説明したように、ＡＴＣ−ＡＧＣ増幅回路７１，７８が有するオフセットを補償するために、ＡＴＣ−ＡＧＣ増幅回路７１のＡＧＣ増幅回路７７の後段にＡＴＣ−ＡＧＣ増幅回路７８のＡＴＣ回路７９を設けるとともに、ＡＴＣ−ＡＧＣ増幅回路７８のＡＧＣ増幅回路８４の後段にＡＴＣ−リミッタ増幅回路８５のＡＴＣ回路８６を設けて、ＡＧＣ増幅回路７７，８４からの出力レベルの変動を、それぞれその後段のＡＴＣ回路７９，８６により追従して補償するように構成されている。
【０１８２】
換言すれば、ＡＴＣ−ＡＧＣ増幅回路７８においてはＡＧＣ増幅回路８４をＡＴＣ回路７９により、またＡＴＣ−リミッタ増幅回路８５においてはリミッタ増幅回路９１をＡＴＣ回路８６により、それぞれフィードフォワード的に制御することにより、ＡＴＣ−ＡＧＣ増幅回路７１，７８が有するオフセットを補償するように構成されているのである。
【０１８３】
上述の構成により、本発明の第６実施形態にかかる信号増幅回路７０においては、信号が入力されると、ＡＴＣ−ＡＧＣ増幅回路７１のＡＴＣ回路７２では、自動的に入力信号のピーク値と基準レベルに基づいた閾値が設定される。また、利得制御回路７６では、ＡＴＣ回路７２にて検出されたピーク値と基準レベルとの差分に応じた利得制御信号が生成されて、フィードフォワード信号としてＡＧＣ増幅回路７７へ供給される。
【０１８４】
入力信号とＡＴＣ回路７２からの閾値とがＡＧＣ増幅回路７７に入力されると、ＡＧＣ増幅回路７７では、利得制御回路７６からの利得制御信号に基づく利得で、ＡＴＣ回路７２からの閾値レベルを中心にして入力信号の差動増幅が行なわれる。さらに、ＡＴＣ−ＡＧＣ増幅回路７１のＡＧＣ増幅回路７７により差動増幅された信号が出力されると、ＡＴＣ−ＡＧＣ増幅回路７８のＡＴＣ回路７９では、自動的にＡＧＣ増幅回路７７からの出力信号のピーク値とボトム値に基づいた閾値が設定される。
【０１８５】
また、利得制御回路８３では、ＡＴＣ回路７９にて検出されたピーク値とボトム値との差分に応じた利得制御信号が生成されて、フィードフォワード信号としてＡＧＣ増幅回路８４へ供給される。ＡＧＣ増幅回路７７からの出力信号とＡＴＣ回路７９からの閾値とがＡＧＣ増幅回路８４に入力されると、ＡＧＣ増幅回路８４では、利得制御回路８３からの利得制御信号に基づく利得で、ＡＴＣ回路７９からの閾値レベルを中心にして入力信号の差動増幅が行なわれる。
【０１８６】
さらに、ＡＴＣ−ＡＧＣ増幅回路７８のＡＧＣ増幅回路８４により差動増幅された信号が出力されると、ＡＴＣ−リミッタ増幅回路８５のＡＴＣ回路８６では、ＡＧＣ増幅回路８４からの出力信号のピーク値とガード電圧発生回路９０により制御されたボトム値に基づいた閾値が自動的に設定される。そして、ＡＧＣ増幅回路８４からの正相出力とＡＴＣ回路８６からの閾値とがリミッタ増幅回路９１に入力されると、リミッタ増幅回路９１では、ＡＴＣ回路８６からの閾値レベルを中心にしてＡＧＣ増幅回路８４からの入力信号が差動増幅された後、増幅された信号が所定の信号レベルとなるようにリミットされて出力される。
【０１８７】
このように、本発明の第６実施形態にかかる信号増幅回路７０によれば、ＡＴＣ−ＡＧＣ増幅回路７１，７８をそなえるとともに、その後段にＡＴＣ−リミッタ増幅回路８５をそなえて構成されることにより、上述した第１実施形態にかかる信号増幅回路２０と同様の利点が得られるほか、ＡＴＣ−ＡＧＣ増幅回路７８，ＡＴＣ−リミッタ増幅回路８５においてフィードフォワード制御によりオフセットの補償を行なうことにより、オフセット補償フィードバックループ（図５の符号２８参照）を用いることなく信号のパルス幅の変動を低減することができるため、応答の時定数に制限がある高速の信号の増幅を行なう際にも適用することができる。
【０１８８】
また、信号増幅回路７０が、多段のＡＧＣ増幅回路７７，８４をそなえて構成されることにより、信号増幅回路７０の設計の自由度を大きくすることができる。さらに、ガード電圧発生回路９０が、ＡＴＣ回路８６に信号が入力されていないときにも、閾値レベルが入力の無信号時レベルより所定のガード電圧分（即ち入力雑音より大きいレベル分）だけ高くなるように閾値レベルを制御することにより、入力雑音による信号の誤認識を防ぐことができ、例えば図１９（ｃ）に示すように、無信号時の出力レベルを論理「０」に固定することができる。
【０１８９】
なお、本実施形態においては、ガード電圧発生回路９０が、ボトム検出回路８８の出力〔図１９（ｂ）に示すボトム検出レベルＢ〕を制御することにより閾値レベルを制御する場合について説明したが、これに限定されず、例えば、ピーク検出回路８７の出力〔図１９（ｂ）に示すピーク検出レベルＰ〕や分圧回路８９の出力を制御することにより閾値レベルを制御してもよい。
【０１９０】
また、本実施形態においても、ＡＧＣ増幅回路７７の入力側に遅延回路（図５の符号４３参照）を設ければ、前述のごとく、利得制御回路７６からの利得制御信号が立ち上がった後にＡＧＣ増幅回路７７に信号が入力されるようにすることができ、信号のオーバシュート〔図１２（ｃ）のＪ参照〕を防ぐことができる。さらに、本実施形態にかかる信号増幅回路７０を、情報処理分野における高速・小振幅信号インタフェース回路としても用いることができる。
【０１９１】
（ｆ１）第６実施形態の変形例の説明
なお、上述の第６実施形態においては、図１８に示すように、信号増幅回路７０が、２段のＡＴＣ−ＡＧＣ増幅回路７１，７８及び１段のＡＴＣ−リミッタ増幅回路８５をそなえて構成される場合について説明したが、最終段がＡＴＣ−リミッタ増幅回路であればよいため、図２０に示すように、１段のＡＴＣ−ＡＧＣ増幅回路と２段のＡＴＣ−リミッタ増幅回路をそなえて構成することもできる。
【０１９２】
ここで、図２０に示す信号増幅回路７０Ａは、信号増幅回路７０のＡＴＣ−ＡＧＣ増幅回路７８が、ＡＴＣ−リミッタ増幅回路７８Ａに置き換えられた点を除いては、信号増幅回路７０と同様に構成されている。ＡＴＣ−リミッタ増幅回路７８Ａは、ＡＴＣ回路７９及びリミッタ増幅回路８４Ａをそなえて構成されており、ＡＴＣ回路７９は、上述の第６実施形態におけるものと同様の機能及び構成を有するものである。
【０１９３】
また、リミッタ増幅回路８４Ａは、ＡＴＣ−ＡＧＣ増幅回路７１のＡＧＣ増幅回路７７からの出力信号とＡＴＣ回路７９からの閾値とを入力として、ＡＴＣ回路７９からの閾値レベルを中心にしてＡＧＣ増幅回路７７からの入力信号を差動増幅した後、増幅した信号を所定の信号レベルとなるようにリミットして出力するものである。
【０１９４】
なお、リミッタ増幅回路８４Ａは、上述の第６実施形態におけるリミッタ増幅回路９１と同様の構成を有しており、このリミッタ増幅回路８４Ａにおいても、全ての入力範囲で出力振幅が一定レベルにリミットされるようになっている。このように、信号増幅装置７０Ａを、１段のＡＴＣ−ＡＧＣ増幅回路と２段のＡＴＣ−リミッタ増幅回路をそなえて構成しても、上述した第６実施形態にかかる信号増幅回路７０と同様の利点が得られるほか、中段のＡＴＣ−リミッタ増幅回路７８Ａが利得制御回路（図１８の符号８３参照）をそなえる必要がないため、信号増幅回路７０Ａを構成する回路数を削減して、信号増幅回路７０Ａの構成を簡素化することができる。
【０１９５】
（ｇ）その他
第６実施形態において説明したような、ピーク検出回路（図２２，図２３参照），ボトム検出回路（図２４〜図２６参照），利得制御回路（図２７参照），ＡＧＣ増幅回路（図２８参照）及びリミッタ増幅回路（図２９参照）は、第１〜第５実施形態においても用いることができる。
【０１９６】
また、前述の第６実施形態においても、第１〜第５実施形態において説明したようなピーク検出回路（図示せず），ボトム検出回路（図示せず），利得制御回路（図７参照）及びＡＧＣ増幅回路（図８，図２１参照）を用いることができる。さらに、上述した第１〜第６実施形態において、ＭＯＳ−ＦＥＴを用いて構成された回路においては、バイポーラトランジスタを用いて構成することもできる。
【０１９７】
【発明の効果】
以上詳述したように、本発明の信号増幅回路によれば、自動閾値設定部，自動利得制御増幅部及び利得制御部をそなえて構成されることにより、全ての入力信号の振幅レベルにおいて自動利得制御増幅部がその線形範囲内で動作することができるため、自動利得制御増幅部にて増幅された信号がリミットされることを防ぐことができる利点がある。
【０１９８】
また、利得制御部により自動利得制御増幅部をフィードフォワード的に制御することにより、一般的に用いられるフィードバック制御による自動利得制御増幅部よりも、応答の時定数を小さくすることができるため、自動利得制御増幅部の立ち上がりを速くすることができ、信号の高速伝送を行なう通信システムに適用することができる。
【０１９９】
また、本発明の信号増幅回路によれば、自動閾値設定部，自動利得制御増幅部，利得制御部及びオフセット補償フィードバック部をそなえて構成されることにより、自動利得制御増幅部にて増幅された信号がリミットされることを防いで、信号増幅回路を構成する各回路が有するオフセットを補償して出力信号のパルス幅の変動を抑制することができる利点があるほか、利得制御部により自動利得制御増幅部をフィードフォワード的に制御することにより、自動利得制御増幅部の立ち上がりを速くすることができるため、信号の高速伝送を行なう通信システムに適用することができる利点がある。
【０２００】
さらに、本発明の信号増幅回路によれば、自動利得制御増幅部，利得制御部及びオフセット補償フィードバック部をそなえて構成されることにより、自動利得制御増幅部にて増幅された信号がリミットされることを防いで、信号増幅回路を構成する各回路が有するオフセットを補償して出力信号のパルス幅の変動を抑制することができる利点があるほか、利得制御部により自動利得制御増幅部をフィードフォワード的に制御することにより、自動利得制御増幅部の立ち上がりを速くすることができ、信号の高速伝送を行なう通信システムに適用することができる。
【０２０１】
また、オフセット補償フィードバック部が、参照信号を自動利得制御増幅部の入力側へフィードバックすることにより、閾値を設定するための自動閾値設定部を設ける必要がなくなるため、信号増幅回路を簡素に構成することができる利点がある。また、本発明の信号増幅回路によれば、自動閾値設定部における「０」側レベル出力回路として、入力信号の「０」側レベルに相当する基準レベルを発生する基準レベル発生回路を用いれば、信号増幅回路の構成を簡素化することができる。
【０２０２】
また、オフセット補償フィードバック部が、「０」側レベル出力回路を兼用するように構成すれば、信号増幅回路を構成する回路数を削減することができるため、更に信号増幅回路の構成を簡素化することができる利点がある。さらに、本発明の信号増幅回路によれば、自動利得制御増幅部における入力信号が入力される側に遅延回路を接続することもでき、このようにすれば、利得制御部からの利得制御信号が立ち上がった後に自動利得制御増幅部に信号が入力されるようにすることができるため、自動利得制御増幅部における信号のオーバシュートを防ぎ、信号増幅回路の誤動作を防ぐことができる利点がある。
【０２０３】
また、本発明の信号増幅回路によれば、オフセット補償フィードバック部が、自動利得制御増幅部の差動出力のピーク値とボトム値とを分圧したものの差レベルを自動利得制御増幅部の入力側へフィードバックして、自動利得制御増幅部のオフセットを補償するように構成することもでき、このようにすれば、信号の入力レベルが変動した場合にも安定してオフセット補償を行なうことができる。
【０２０４】
さらに、本発明の信号増幅回路によれば、自動閾値設定部，自動利得制御増幅部及び利得制御部を有する信号増幅基本ブロック部を少なくとも１つそなえるとともに、リミッタ増幅部を有するリミッタ増幅基本ブロック部を少なくとも１つそなえ、上記の少なくとも１つの信号増幅基本ブロック部の後段に、少なくとも１つのリミッタ増幅基本ブロック部が接続されていることにより、自動利得制御増幅部にて増幅された信号がリミットされることを防ぐことができる利点があるほか、利得制御部により自動利得制御増幅部をフィードフォワード的に制御することにより、自動利得制御増幅部の立ち上がりを速くすることができ、信号の高速伝送を行なう通信システムに適用することができる利点がある。
【０２０５】
また、本発明の信号増幅回路によれば、自動閾値設定部，自動利得制御増幅部，利得制御部及びオフセット補償フィードバック部を有する信号増幅基本ブロック部を少なくとも１つそなえるとともに、リミッタ増幅回路部を有するリミッタ増幅基本ブロック部を少なくとも１つそなえ、上記の少なくとも１つの信号増幅基本ブロック部の後段に、少なくとも１つのリミッタ増幅基本ブロック部が接続されていることにより、自動利得制御増幅部にて増幅された信号がリミットされることを防いで、信号増幅回路を構成する各回路が有するオフセットを補償して出力信号のパルス幅の変動を抑制することができる利点があるほか、利得制御部により自動利得制御増幅部をフィードフォワード的に制御することにより、自動利得制御増幅部の立ち上がりを速くすることができ、信号の高速伝送を行なう通信システムに適用することができる利点がある。
【０２０６】
さらに、本発明の信号増幅回路によれば、自動利得制御増幅部，利得制御部及びオフセット補償フィードバック部を有する信号増幅基本ブロック部を少なくとも１つそなえるとともに、リミッタ増幅部を有するリミッタ増幅基本ブロック部を少なくとも１つそなえ、上記の少なくとも１つの信号増幅基本ブロック部の後段に、少なくとも１つのリミッタ増幅基本ブロック部が接続されていることにより、自動利得制御増幅部にて増幅された信号がリミットされることを防いで、信号増幅回路を構成する各回路が有するオフセットを補償して出力信号のパルス幅の変動を抑制することができる利点があるほか、利得制御部により自動利得制御増幅部をフィードフォワード的に制御することにより、自動利得制御増幅部の立ち上がりを速くすることができ、信号の高速伝送を行なう通信システムに適用することができる。
【０２０７】
また、オフセット補償フィードバック部が、参照信号を自動利得制御増幅部の入力側へフィードバックすることにより、閾値を設定するための自動閾値設定部を設ける必要がなくなるため、信号増幅回路を簡素に構成することができる利点がある。また、本発明の信号増幅回路によれば、自動閾値設定部，自動利得制御増幅部及び利得制御部を有する信号増幅基本ブロック部を少なくとも１つそなえるとともに、自動閾値設定部及びリミッタ増幅部とを有するリミッタ増幅基本ブロック部を少なくとも１つそなえ、上記の少なくとも１つの信号増幅基本ブロック部の後段に、少なくとも１つのリミッタ増幅基本ブロック部が接続されていることにより、自動利得制御増幅部にて増幅された信号がリミットされることを防ぐことができるとともに、利得制御部により自動利得制御増幅部をフィードフォワード的に制御することにより、自動利得制御増幅部の立ち上がりを速くすることができ、信号の高速伝送を行なう通信システムに適用することができる利点がある。
【０２０８】
さらに、本発明の信号増幅回路によれば、ガード電圧発生回路を、リミッタ増幅基本ブロック部の自動閾値設定部に設けることもでき、このようにすれば、入力雑音による信号の誤認識を防ぐことができる利点がある。特に、ガード電圧発生回路を、最後段のリミッタ増幅基本ブロック部の自動閾値設定部に設けることもでき、このようにすれば、入力雑音による信号の誤認識を確実に防ぐことができる利点がある。
【図面の簡単な説明】
【図１】本発明の信号増幅回路を示す原理ブロック図である。
【図２】本発明の信号増幅回路を示す原理ブロック図である。
【図３】本発明の信号増幅回路を示す原理ブロック図である。
【図４】本発明の信号増幅回路を示す原理ブロック図である。
【図５】本発明の第１実施形態にかかる信号増幅回路の構成を示すブロック図である。
【図６】本発明の第１実施形態にかかる信号増幅回路が適用される光通信システムの受信部の構成の一部を示すブロック図である。
【図７】利得制御回路の構成の一例を示すブロック図である。
【図８】ＡＧＣ増幅回路の構成の一例を示す回路図である。
【図９】入力信号の振幅とＡＧＣ増幅回路の利得との関係の一例を示す図である。
【図１０】利得制御信号とＡＧＣ増幅回路の利得との関係の一例を示す図である。
【図１１】（ａ），（ｂ）は、それぞれ本発明の第１実施形態にかかる信号増幅回路の動作を説明するための図である。
【図１２】（ａ）〜（ｃ）は、それぞれ本発明の第１実施形態にかかる信号増幅回路の動作を説明するための図である。
【図１３】本発明の第２実施形態にかかる信号増幅回路の構成を示すブロック図である。
【図１４】本発明の第３実施形態にかかる信号増幅回路の構成を示すブロック図である。
【図１５】本発明の第４実施形態にかかる信号増幅回路の構成を示すブロック図である。
【図１６】本発明の第５実施形態にかかる信号増幅回路の構成を示すブロック図である。
【図１７】（ａ），（ｂ）は、それぞれ本発明の第５実施形態にかかる信号増幅回路の動作を説明するための図である。
【図１８】本発明の第６実施形態にかかる信号増幅回路の構成を示すブロック図である。
【図１９】（ａ）〜（ｃ）は、それぞれ本発明の第６実施形態にかかる信号増幅回路の動作を説明するための図である。
【図２０】本発明の第６実施形態の変形例にかかる信号増幅回路の構成を示すブロック図である。
【図２１】ＡＧＣ増幅回路の構成の他の例を示す回路図である。
【図２２】ピーク検出回路の構成を示すブロック図である。
【図２３】ピーク検出回路の構成を示す回路図である。
【図２４】ボトム検出回路の構成を示すブロック図である。
【図２５】ボトム検出回路の構成を示す回路図である。
【図２６】ボトム検出回路とガード電圧発生回路との接続について説明するための図である。
【図２７】利得制御回路の構成の他の例を示す回路図である。
【図２８】ＡＧＣ増幅回路の構成の他の例を示す回路図である。
【図２９】リミッタ増幅回路の構成を示す回路図である。
【図３０】従来の信号増幅回路の構成を示すブロック図である。
【図３１】（ａ）〜（ｃ）は、それぞれ従来の信号増幅回路の動作を説明するための図である。
【図３２】（ａ），（ｂ）は、それぞれ従来の信号増幅回路からの出力信号のアイパターンを示す図である。
【符号の説明】
１ 信号増幅回路
２ 自動閾値設定部
３ 自動利得制御増幅部
４ 利得制御部
５ 信号増幅回路
６ 自動閾値設定部
７ 自動利得制御増幅部
８ 利得制御部
９ オフセット補償フィードバック部
１０ 信号増幅回路
１１ 自動利得制御増幅部
１２ 利得制御部
１３ オフセット補償フィードバック部
１４ 信号増幅基本ブロック部
１５ リミッタ増幅基本ブロック部
１６ 信号増幅回路
２０，２０Ａ，２０Ｂ 信号増幅回路
２１ ＡＴＣ−ＡＧＣ増幅回路
２２，２２Ａ，２２Ｂ 自動閾値制御回路（ＡＴＣ回路；自動閾値設定部）
２３ ピーク検出回路（「１」側レベル出力回路）
２４ ボトム検出回路（「０」側レベル出力回路）
２５ 分圧回路
２５Ａ，２５Ｂ 抵抗
２６ 利得制御回路（利得制御部）
２７ 自動利得制御増幅回路（ＡＧＣ増幅回路；自動利得制御増幅部）
２８，２８Ａ，２８Ｂ，２８Ｃ オフセット補償フィードバックループ（オフセット補償フィードバック部）
２９−１，２９−２ 出力ピーク検出回路
３０，３０Ｂ 誤差増幅回路
３１ ローパスフィルタ
３２ 抵抗
３３ リミッタ増幅回路（リミッタ増幅部，リミッタ増幅基本ブロック部）
３４ フォトダイオード（光−電気変換部）
３５ プリアンプ（前置増幅回路）
３５Ａ 増幅回路
３５Ｂ 抵抗
３６ 負荷抵抗
３６Ａ，３６Ｂ 抵抗
３７ 小利得差動対
３８ 大利得差動対
３９ 利得制御差動対
３７Ａ，３７Ｂ，３８Ａ，３８Ｂ，３９Ａ，３９Ｂ ＭＯＳ−ＦＥＴ
３７Ｃ，３７Ｄ，３８Ｃ，３８Ｄ，３９Ｃ，３９Ｄ バイポーラトランジスタ
４０ 定電流源
４１ レベルシフト回路
４１Ａ 抵抗
４１Ｂ 定電流源
４２ 差動増幅回路
４３ 遅延回路
４５ 基準レベル発生回路（「０」側レベル出力回路）
４６−１，４６−２ 出力ピーク検出回路
４７−１，４７−２ 出力ボトム検出回路
４８Ａ〜４８Ｄ 抵抗
４９ バイアス回路
４９Ａ ＭＯＳ−ＦＥＴ
４９Ｂ 定電流源
５０ 信号増幅回路
５１ ＡＧＣ増幅回路ブロック部
５２ 利得制御回路
５３ 自動利得制御増幅回路（ＡＧＣ増幅回路）
５４，５４′ 差動増幅回路
５４Ａ，５４Ｂ，５４Ｃ，５４Ｄ ＭＯＳ−ＦＥＴ
５５，５５′ ダイオード
５５Ａ，５５Ｂ ＭＯＳ−ＦＥＴ
５６ 検出容量
５７ バッファ
５７Ａ ＭＯＳ−ＦＥＴ
５８ レベルシフト回路
５８Ａ 抵抗
５８Ｂ ＭＯＳ−ＦＥＴ
５９ 差動増幅回路
５９Ａ 抵抗
５９Ｂ，５９Ｃ ＭＯＳ−ＦＥＴ
６０ 信号増幅回路
６１ ＡＴＣ−ＡＧＣ増幅回路（信号増幅基本ブロック部）
６２ 自動閾値制御回路（ＡＴＣ回路；自動閾値設定部）
６３，６３Ａ ピーク検出回路（「１」側レベル出力回路）
６４，６４Ａ ボトム検出回路（「０」側レベル出力回路）
６５，６５Ｃ 分圧回路
６５Ａ，６５Ｂ，６５Ｄ，６５Ｅ 抵抗
６６ 利得制御回路（利得制御部）
６７ 自動利得制御増幅回路（ＡＧＣ増幅回路；自動利得制御増幅部）
６８ ＡＴＣ−リミッタ増幅回路（リミッタ増幅基本ブロック部）
６９ 自動閾値制御回路（ＡＴＣ回路；自動閾値設定部）
７０ 信号増幅回路
７１，７８ ＡＴＣ−ＡＧＣ増幅回路（信号増幅基本ブロック部）
７２，７９，８６ 自動閾値制御回路（ＡＴＣ回路；自動閾値設定部）
７３，８０，８７ ピーク検出回路（「１」側レベル出力回路）
７４ ボトム検出回路（「０」側レベル出力回路）
７５，８２，８９ 分圧回路
７５Ａ，７５Ｂ，８２Ａ，８２Ｂ，８９Ａ，８９Ｂ 抵抗
７６ 利得制御回路（利得制御部）
７７ 自動利得制御増幅回路（ＡＧＣ増幅回路；自動利得制御増幅部）
７８Ａ，８５ ＡＴＣ−リミッタ増幅回路（リミッタ増幅基本ブロック部）
８１，８８ ボトム検出回路（「０」側レベル出力回路）
９０ ガード電圧発生回路
９０Ａ ＭＯＳ−ＦＥＴ
９０Ｂ 抵抗
９１，９１′，８４Ａ リミッタ増幅回路（リミッタ増幅部）
９１Ａ，９１Ｅ 抵抗
９１Ｂ，９１Ｃ，９１Ｄ，９１Ｆ ＭＯＳ−ＦＥＴ
９２，９２Ａ，９２Ｂ，９３ 信号増幅基本ブロック部
９４ バイアス回路
９４Ａ ＭＯＳ−ＦＥＴ
９４Ｂ 定電流源
９５Ａ 負荷抵抗
９５Ｂ，９５Ｋ 抵抗
９５Ｃ 小利得差動対
９５Ｄ，９５Ｆ，９５Ｈ，９５Ｉ，９５Ｊ，９５Ｌ ＭＯＳ−ＦＥＴ
９５Ｅ 大利得差動対
９５Ｇ 利得制御差動対
９６ 抵抗
１００ 信号増幅回路
１０１ ＡＴＣ−リミッタ増幅回路
１０２ 自動閾値制御回路（ＡＴＣ回路）
１０３ ピーク検出回路
１０４ ボトム検出回路
１０５ 分圧回路
１０５Ａ，１０５Ｂ 抵抗
１０６，１０７ リミッタ増幅回路
Claims (13)
- 入力信号のピーク値を保持するピーク検出回路と、入力信号のボトム値を保持するボトム検出回路とを有し、
該ピーク値と該ボトム値との所定分圧値を閾値とする自動閾値設定部と、
該入力信号と該自動閾値設定部からの閾値とを入力として差動増幅を行なう自動利得制御増幅部と、
該ピーク値と該ボトム値とのレベル差から振幅情報を検出して、該入力信号の振幅に応じた利得制御信号をフィードフォワード信号として該自動利得制御増幅部へ供給する利得制御部とをそなえて構成されたことを特徴とする、信号増幅回路。 - 入力信号のピーク値を保持するピーク検出回路と、入力信号のボトム値を保持するボトム検出回路とを有し、
該ピーク値と該ボトム値との所定分圧値を閾値とする自動閾値設定部と、
該入力信号と該自動閾値設定部からの閾値とを入力として差動増幅を行なう自動利得制御増幅部と、
該ピーク値と該ボトム値とのレベル差から振幅情報を検出して、該入力信号の振幅に応じた利得制御信号をフィードフォワード信号として該自動利得制御増幅部へ供給する利得制御部と、
該自動利得制御増幅部からの出力信号の差情報を該自動利得制御増幅部の入力側へフィードバックして、該自動利得制御増幅部のオフセットを補償するオフセット補償フィードバック部とをそなえて構成されたことを特徴とする、信号増幅回路。 - 入力信号と自動閾値設定部からの参照信号とを入力として差動増幅を行なう自動利得制御増幅部と、
該入力信号のピーク値を保持するピーク検出回路と、該入力信号のボトム値を保持するボトム検出回路とを有し、該ピーク値と該ボトム値とのレベル差から振幅情報を検出して、該入力信号の振幅に応じた利得制御信号をフィードフォワード信号として該自動利得制御増幅部へ供給する利得制御部と、
該自動利得制御増幅部からの出力信号の差情報を、該自動利得制御増幅部のオフセットを補償すべく、該自動利得制御増幅部の入力側へ該参照信号としてフィードバックするオフセット補償フィードバック部とをそなえて構成されたことを特徴とする、信号増幅回路。 - 該利得制御部が、
該自動利得制御増幅部の利得を入力振幅が小さいときには最大利得とし、入力振幅が大きくなり第１の所定値を超えると入力振幅に応じて減少させ、更に入力振幅が大きくなり第２の所定値を超えると最小利得とするように、該利得制御信号を供給するように構成されたことを特徴とする、請求項１〜３のいずれか１項に記載の信号増幅回路。 - 該自動利得制御増幅部における入力信号が入力される側に、遅延回路が接続されていることを特徴とする、請求項１〜３のいずれか１項に記載の信号増幅回路。
- 該利得制御部が、
最大利得として入力振幅が最小の信号がリミットされる値を用いるように構成されたことを特徴とする、請求項１〜３のいずれか１項に記載の信号増幅回路。 - 該利得制御部が、
最小利得として自動利得制御増幅部に振幅が最大の信号が入力された場合において、該自動利得制御増幅部において増幅される信号の値が、該自動利得制御増幅部の線形範囲を超えない値を用いることを特徴とする、請求項１〜３のいずれか１項に記載の信号増幅回路。 - 入力信号のピーク値を保持するピーク検出回路と、入力信号のボトム値を保持するボトム検出回路と、該ピーク値と該ボトム値との所定分圧値を閾値とする自動閾値設定部と、該入力信号と該自動閾値設定部からの閾値とを入力として差動増幅を行なう自動利得制御増幅部と、該ピーク検出回路のピーク値と該ボトム検出回路のボトム値とのレベル差から振幅情報を検出して、該入力信号の振幅に応じた利得制御信号をフィードフォワード信号として該自動利得制御増幅部へ供給する利得制御部とを有する信号増幅基本ブロック部を少なくとも１つそなえるとともに、
差動入力信号を差動増幅するリミッタ増幅部を有するリミッタ増幅基本ブロック部を少なくとも１つそなえ、
上記の少なくとも１つの信号増幅基本ブロック部の後段に、少なくとも１つの該リミッタ増幅基本ブロック部が接続されていることを特徴とする、信号増幅回路。 - 入力信号のピーク値を保持するピーク検出回路と、入力信号のボトム値を保持するボトム検出回路と、該ピーク値と該ボトム値との所定分圧値を閾値とする自動閾値設定部と、該入力信号と該自動閾値設定部からの閾値とを入力として差動増幅を行なう自動利得制御増幅部と、該ピーク検出回路のピーク値と該ボトム検出回路のボトム値とのレベル差から振幅情報を検出して、該入力信号の振幅に応じた利得制御信号をフィードフォワード信号として該自動利得制御増幅部へ供給する利得制御部と、該自動利得制御増幅部からの出力信号の差情報を該自動利得制御増幅部の入力側へフィードバックして該自動利得制御増幅部のオフセットを補償するオフセット補償フィードバック部とを有する信号増幅基本ブロック部を少なくとも１つそなえるとともに、
差動入力信号を差動増幅するリミッタ増幅部を有するリミッタ増幅基本ブロック部を少なくとも１つそなえ、
上記の少なくとも１つの信号増幅基本ブロック部の後段に、少なくとも１つの該リミッタ増幅基本ブロック部が接続されていることを特徴とする、信号増幅回路。 - 入力信号と自動閾値設定部からの参照信号とを入力として差動増幅を行なう自動利得制御増幅部と、該入力信号のピーク値を保持するピーク検出回路と、該入力信号のボトム値を保持するボトム検出回路とを有し、該ピーク値と該ボトム値とのレベル差から振幅情報を検出して、該入力信号の振幅に応じた利得制御信号をフィードフォワード信号として該自動利得制御増幅部へ供給する利得制御部と、該自動利得制御増幅部からの出力信号の差情報を、該自動利得制御増幅部のオフセットを補償すべく、該自動利得制御増幅部の入力側へ該参照信号としてフィードバックするオフセット補償フィードバック部とを有する信号増幅基本ブロック部を少なくとも１つそなえるとともに、
差動入力信号を差動増幅するリミッタ増幅部を有するリミッタ増幅基本ブロック部を少なくとも１つそなえ、
上記の少なくとも１つの信号増幅基本ブロック部の後段に、少なくとも１つの該リミッタ増幅基本ブロック部が接続されていることを特徴とする、信号増幅回路。 - 入力信号のピーク値を保持するピーク検出回路と、入力信号のボトム値を保持するボトム検出回路と、該ピーク値と該ボトム値との所定分圧値を閾値とする自動閾値設定部と、該入力信号と該自動閾値設定部からの閾値とを入力として差動増幅を行なう自動利得制御増幅部と、該ピーク検出回路のピーク値と該ボトム検出回路のボトム値とのレベル差から振幅情報を検出して、該入力信号の振幅に応じた利得制御信号をフィードフォワード信号として該自動利得制御増幅部へ供給する利得制御部とを有する信号増幅基本ブロック部を少なくとも１つそなえるとともに、
入力信号のピーク値を保持するピーク検出回路と、入力信号のボトム値を保持するボトム検出回路と、該ピーク値と該ボトム値との所定分圧値を閾値とする自動閾値設定部と、該入力信号とその自動閾値設定部からの閾値とを入力として差動増幅を行なうリミッタ増幅部とを有するリミッタ増幅基本ブロック部を少なくとも１つそなえ、
上記の少なくとも１つの信号増幅基本ブロック部の後段に、少なくとも１つの該リミッタ増幅基本ブロック部が接続されていることを特徴とする、信号増幅回路。 - 少なくとも１つの該リミッタ増幅基本ブロック部の該自動閾値設定部に信号が入力されていないときにも閾値レベルが入力の無信号時レベルより所定のガード電圧分だけ高くなるよう該閾値レベルを制御するガード電圧発生回路が、該リミッタ増幅基本ブロック部の該自動閾値設定部に設けられていることを特徴とする、請求項１１記載の信号増幅回路。
- 該ガード電圧発生回路が、最後段のリミッタ増幅基本ブロック部の該自動閾値設定部に設けられていることを特徴とする、請求項１２記載の信号増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002111061A JP2002353753A (ja) | 2002-04-12 | 2002-04-12 | 信号増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002111061A JP2002353753A (ja) | 2002-04-12 | 2002-04-12 | 信号増幅回路 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8331255A Division JPH10173456A (ja) | 1996-12-11 | 1996-12-11 | 信号増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002353753A JP2002353753A (ja) | 2002-12-06 |
| JP2002353753A6 true JP2002353753A6 (ja) | 2005-11-17 |
Family
ID=19193914
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002111061A Pending JP2002353753A (ja) | 2002-04-12 | 2002-04-12 | 信号増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002353753A (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE602004011188T2 (de) * | 2003-02-13 | 2008-12-24 | Nxp B.V. | Anordnung zur masseversatzkompensation in einem datenbussystem |
| JP4999774B2 (ja) * | 2008-05-15 | 2012-08-15 | 日本電信電話株式会社 | 振幅制限増幅回路 |
| JP2011142581A (ja) | 2010-01-08 | 2011-07-21 | Fujitsu Optical Components Ltd | 光通信方法、光通信システム、光信号受信装置及び光信号送信装置 |
| KR101814473B1 (ko) * | 2011-07-27 | 2018-01-04 | 삼성전자주식회사 | 오디오 신호 처리 방법 및 이를 적용한 오디오 신호 출력 장치 |
| CN112352381A (zh) * | 2018-07-05 | 2021-02-09 | 三菱电机株式会社 | 限幅放大电路 |
-
2002
- 2002-04-12 JP JP2002111061A patent/JP2002353753A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10173456A (ja) | 信号増幅回路 | |
| US6072366A (en) | Receiver capable of outputting a high quality signal without regard to an input signal level | |
| US6504403B2 (en) | Low voltage differential signal (LVDS) input circuit | |
| JP4032720B2 (ja) | 自動利得制御回路 | |
| US5442321A (en) | Automatic transimpedance control amplifier | |
| US5844445A (en) | Feedback type pre-amplifier | |
| US6587004B2 (en) | Signal amplifier and optical signal receiver using the same | |
| EP0138261A2 (en) | Differential operational amplifier with common mode feedback | |
| EP1006653B1 (en) | Signal amplifying circuit | |
| US20090072903A1 (en) | Variable Gain Amplifier Having Variable Gain DC Offset Loop | |
| JP2002353753A6 (ja) | 信号増幅回路 | |
| JPH0661752A (ja) | 光電変換用プリアンプ回路 | |
| JPH0779259A (ja) | 光ファイバ・システム | |
| JP2002353753A (ja) | 信号増幅回路 | |
| US6441686B1 (en) | Offset correction method and apparatus | |
| US7088174B2 (en) | Offset cancellation and slice adjust amplifier circuit | |
| US11990879B2 (en) | Fully-differential amplifier with input common-mode voltage control | |
| US20030034841A1 (en) | Variable gain amplifier | |
| EP0981197A1 (en) | Amplifying circuit and optical receiver comprising the same | |
| CN116155221A (zh) | 一种连续时间线性均衡自动控制电路、电子设备 | |
| JPH02246604A (ja) | 多段差動増幅器のオフセット調整回路 | |
| US11658630B2 (en) | Single servo loop controlling an automatic gain control and current sourcing mechanism | |
| JP3354892B2 (ja) | 増幅回路およびそれを用いた光受信器 | |
| KR101869887B1 (ko) | 트랜스임피던스 증폭기의 출력 부정합을 보정하기 위한 회로 | |
| JP3085195B2 (ja) | 広帯域増幅回路 |