KR101869887B1 - 트랜스임피던스 증폭기의 출력 부정합을 보정하기 위한 회로 - Google Patents

트랜스임피던스 증폭기의 출력 부정합을 보정하기 위한 회로 Download PDF

Info

Publication number
KR101869887B1
KR101869887B1 KR1020160183398A KR20160183398A KR101869887B1 KR 101869887 B1 KR101869887 B1 KR 101869887B1 KR 1020160183398 A KR1020160183398 A KR 1020160183398A KR 20160183398 A KR20160183398 A KR 20160183398A KR 101869887 B1 KR101869887 B1 KR 101869887B1
Authority
KR
South Korea
Prior art keywords
output
voltage signal
transimpedance amplifier
input
signal
Prior art date
Application number
KR1020160183398A
Other languages
English (en)
Inventor
진후셴
원효섭
박진호
Original Assignee
주식회사 포인투테크놀로지
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 포인투테크놀로지 filed Critical 주식회사 포인투테크놀로지
Priority to KR1020160183398A priority Critical patent/KR101869887B1/ko
Application granted granted Critical
Publication of KR101869887B1 publication Critical patent/KR101869887B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
    • H03F3/45085—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45928—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit
    • H03F3/45932—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by using feedback means
    • H03F3/45937—Measuring at the loading circuit of the differential amplifier
    • H03F3/45941—Controlling the input circuit of the differential amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

본 발명은 트랜스임피던스 증폭기의 출력 부정합을 보정하기 위한 회로에 관한 것이다.
본 발명의 일 태양에 따르면, 트랜스임피던스 증폭기(trans-impedance amplifier)의 출력 부정합을 보정하기 위한 회로로서, 제1 입력단 및 제2 입력단 중 어느 하나에만 입력 신호가 입력되는 상기 트랜스임피던스 증폭기의 제1 출력단 및 제2 출력단에서 각각 출력되는 제1 전압 신호 및 제2 전압 신호를 각각 필터링함으로써, 제1 DC 성분 전압 신호 및 제2 DC 성분 전압 신호를 각각 생성하는 필터부, 및 상기 제1 전압 신호 및 상기 제2 전압 신호 중 상기 트랜스임피던스 증폭기에 관한 출력 요구 조건에 부합하는 어느 하나를 선택하고, 상기 선택되는 전압 신호 및 상기 선택되는 전압 신호의 DC 성분 전압 신호를 상기 트랜스임피던스 증폭기의 출력으로서 결정하는 제어부를 포함하는 회로가 제공된다.

Description

트랜스임피던스 증폭기의 출력 부정합을 보정하기 위한 회로{CIRCUIT FOR CORRECTING THE OUTPUT MISMATCH IN TRANS-IMPEDANCE AMPLIFIER}
본 발명은 트랜스임피던스 증폭기의 출력 부정합을 보정하기 위한 회로에 관한 것이다.
일반적으로, 트랜스임피던스 증폭기(Trans-Impedance Amplifier; TIA)는 입력된 미약한 전류를 전기적 전압 신호로 변환하고 이를 증폭시키는 역할을 수행한다. 특히, 이러한 트랜스임피던스 증폭기는, 대부분의 통신 시스템 수신부의 첫 단(first stage)에서 입력되는 신호를 처리하기 때문에 저잡음 특성과 신호 증폭 특성을 동시에 만족하여야 하고, 그 트랜스임피던스 증폭기 이후 단에 구비되는 전자 회로 특성을 결정하게 되므로 그 역할은 매우 중요하다.
도 1은 종래 기술에 따라 트랜스임피던스 증폭기(100)가 차동 제한 증폭기(200)와 결합되어 활용되는 구성도를 개략적으로 나타내는 도면이다.
도 1을 참조하면, 트랜스임피던스 증폭기(100)에 단일 입력 신호가 입력되고, 이로부터 출력되는 차동 출력 신호는 차동 제한 증폭기(200, differential limiting amplifier)를 통해 다시 한번 증폭된다.
하지만, 도 1에 도시된 종래 기술에 의하면, 트랜스임피던스 증폭기(100)의 두 입력단(110, 120) 중 어느 한 입력단에만 입력 신호가 입력되는 경우에 전류-전압 전이(current to voltage transition)와 단일-차동 전이(single to differential transition)가 동시에 수행되는 트랜스임피던스 증폭기(100)의 물리적인 구조상 두 출력단(130, 140)에서 각각 출력되는 두 출력 신호 사이에서 부정합(mismatch)이 발생할 수 밖에 없었다. 더욱이 이러한 부정합이 발생된 상태에서 차동 제한 증폭기(200)를 통해 트랜스임피던스 증폭기(100)의 출력 신호를 증폭하게 되면, 출력 신호의 신호 무결성(signal integrity)은 더욱 나빠지게 된다.
이러한 트랜스임피던스 증폭기(100)의 출력 부정합을 보정하기 위하여 종래에는 그 트랜스임피던스 증폭기(100)의 출력 이득(gain)을 최대한 크게 잡을 수 밖에 없었는데, 이러한 방식은 광대역(high bandwidth)을 유지하면서 출력 이득(gain)을 크게 가져가기 어려운 고속 장치(high speed application)에는 적용할 수 없는 한계가 있었다.
이에, 본 발명자는, 트랜스 임피던스 증폭기(100)의 두 출력단(130, 140)에서 각각 출력되는 출력 신호 중 어느 한 출력 신호만을 선택적으로 출력시킴으로써 출력 부정합이 보정될 뿐만 아니라 트랜스임피던스 증폭기(100)에 관한 출력 요구 조건에 부합하는 출력 신호가 제공되도록 하는 기술을 제안하는 바이다.
본 발명은 상술한 문제점을 모두 해결하는 것을 그 목적으로 한다.
본 발명은, 트랜스임피던스 증폭기의 두 출력단 사이에서 발생하는 출력 부정합을 보정함으로써, 신호 무결성(signal integrity)을 높이는 것을 다른 목적으로 한다.
또한, 본 발명은, 트랜스임피던스에 관한 출력 요구 조건에 부합하는 출력 신호가 제공되도록 하는 것을 또 다른 목적으로 한다.
상기 목적을 달성하기 위한 본 발명의 대표적인 구성은 다음과 같다.
본 발명의 일 태양에 따르면, 트랜스임피던스 증폭기(trans-impedance amplifier)의 출력 부정합을 보정하기 위한 회로로서, 제1 입력단 및 제2 입력단 중 어느 하나에만 입력 신호가 입력되는 상기 트랜스임피던스 증폭기의 제1 출력단 및 제2 출력단에서 각각 출력되는 제1 전압 신호 및 제2 전압 신호를 각각 필터링함으로써, 제1 DC 성분 전압 신호 및 제2 DC 성분 전압 신호를 각각 생성하는 필터부, 및 상기 제1 전압 신호 및 상기 제2 전압 신호 중 상기 트랜스임피던스 증폭기에 관한 출력 요구 조건에 부합하는 어느 하나를 선택하고, 상기 선택되는 전압 신호 및 상기 선택되는 전압 신호의 DC 성분 전압 신호를 상기 트랜스임피던스 증폭기의 출력으로서 결정하는 제어부를 포함하는 회로가 제공된다.
이 외에도, 본 발명을 구현하기 위한 다른 회로가 더 제공된다.
본 발명에 의하면, 트랜스임피던스 증폭기의 두 출력단 사이에서 발생하는 출력 부정합을 보정함으로써, 신호 무결성(signal integrity)을 높일 수 있는 효과가 달성된다.
또한, 본 발명에 의하면, 트랜스임피던스에 관한 출력 요구 조건에 부합하는 출력 신호가 제공되는 효과가 달성된다.
도 1은 종래 기술에 따라 트랜스임피던스 증폭기가 차동 제한 증폭기와 결합되어 활용되는 구성도를 개략적으로 나타내는 도면이다.
도 2는 본 발명의 일 실시예에 따라 트랜스임피던스 증폭기의 출력 부정합을 보정하는 회로의 구성을 예시적으로 나타내는 도면이다.
도 3은 본 발명의 일 실시예에 따라 트랜스임피던스 증폭기의 출력단에서 출력되는 전압 신호를 시뮬레이션한 결과를 예시적으로 나타내는 도면이다.
후술하는 본 발명에 대한 상세한 설명은, 본 발명이 실시될 수 있는 특정 실시예를 예시로서 도시하는 첨부 도면을 참조한다. 이들 실시예는 당업자가 본 발명을 실시할 수 있기에 충분하도록 상세히 설명된다. 본 발명의 다양한 실시예는 서로 다르지만 상호 배타적일 필요는 없음이 이해되어야 한다. 예를 들어, 여기에 기재되어 있는 특정 형상, 구조 및 특성은 일 실시예에 관련하여 본 발명의 정신 및 범위를 벗어나지 않으면서 다른 실시예로 구현될 수 있다. 또한, 각각의 개시된 실시예 내의 개별 구성요소의 위치 또는 배치는 본 발명의 정신 및 범위를 벗어나지 않으면서 변경될 수 있음이 이해되어야 한다. 따라서, 후술하는 상세한 설명은 한정적인 의미로서 취하려는 것이 아니며, 본 발명의 범위는, 적절하게 설명된다면, 그 청구항들이 주장하는 것과 균등한 모든 범위와 더불어 첨부된 청구항에 의해서만 한정된다. 도면에서 유사한 참조부호는 여러 측면에 걸쳐서 동일하거나 유사한 기능을 지칭한다.
이하에서는, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있도록 하기 위하여, 본 발명의 바람직한 실시예들에 관하여 첨부된 도면을 참조하여 상세히 설명하기로 한다.
부정합 보정 회로의 구성
이하에서는, 본 발명의 구현을 위하여 중요한 기능을 수행하는 부정합 보정 회로(300)의 내부 구성 및 각 구성요소의 기능에 대하여 살펴보기로 한다.
도 2는 본 발명의 일 실시예에 따라 트랜스임피던스 증폭기(100)의 출력 부정합을 보정하기 위한 부정합 보정 회로(300)의 구성을 예시적으로 나타내는 도면이다.
도 2의 실시예에서, 트랜스임피던스 증폭기(100)의 제1 출력단(130)에서 출력되는 제1 전압 신호(도 2의 VOUTP)는 제1 피드백 저항(150)을 통해 트랜스임피던스 증폭기(100)의 제2 입력단(120)으로 피드백될 수 있고, 트랜스임피던스 증폭기(100)의 제2 출력단(140)에서 출력되는 제2 전압 신호(도 2의 VOUTN)는 제2 피드백 저항(160)을 통해 트랜스임피던스 증폭기(100)의 제1 입력단(110)으로 피드백될 수 있다. 또한, 도 2의 실시예에서, 트랜스임피던스 증폭기(100)의 제1 입력단(110)은 비반전(positive) 입력단이고, 제2 입력단(120)은 반전(negative) 입력단이고, 제1 출력단(130)은 비반전(positive) 출력단이고, 제2 출력단(140)은 반전(negative) 출력단일 수 있다. 또한, 도 2의 실시예에서, 트랜스임피던스 증폭기(100)의 제1 입력단(110) 또는 제2 입력단(120)으로는 광통신을 위한 신호(예를 들면, PD(Photon Detector)의 출력 전류 등)가 입력될 수 있다.
다만, 본 발명에 따른 트랜스임피던스 증폭기(100)의 구성이 반드시 상기 열거된 바에 한정되는 것은 아니며, 본 발명의 목적을 달성할 수 있는 범위 내에서 얼마든지 변경될 수 있음을 밝혀 둔다.
도 2를 참조하면, 본 발명의 일 실시예에 따른 부정합 보정 회로(300)는, 트랜스임피던스 증폭기(100)의 제1 출력단(130)에서 출력되는 제1 전압 신호(도 2의 VOUTP)와 트랜스임피던스 증폭기(100)의 제2 출력단(140)에서 출력되는 제2 전압 신호(도 2의 VOUTN)를 각각 필터링함으로써, 제1 DC 성분 전압 신호 및 제2 DC 성분 전압 신호를 각각 생성하는 필터부(310)를 포함할 수 있다. 여기서, 본 발명의 일 실시예에 따르면, 필터부(310)는 제1 전압 신호(도 2의 VOUTP) 및 제2 전압 신호(도 2의 VOUTN)의 DC 성분의 전압 신호만을 통과시키는 로우 패스 필터(LPF; Low Pass Filter)일 수 있다.
계속하여, 도 2를 참조하면, 본 발명의 일 실시예에 따른 부정합 보정 회로(300)는, 위와 같이 출력되는 트랜스임피던스 증폭기(100)의 제1 전압 신호(도 2의 VOUTP) 및 제2 전압 신호(도 2의 VOUTN) 중 트랜스임피던스 증폭기(100)에 관한 출력 요구 조건에 부합하는 어느 하나를 선택하고, 그 선택되는 전압 신호 및 그 선택되는 전압 신호의 DC 성분 전압 신호를 트랜스임피던스 증폭기(100)의 출력으로서 결정하는 제어부(320)를 포함할 수 있다.
본 발명의 일 실시예에 따르면, 트랜스임피던스 증폭기(100)에 관한 출력 요구 조건에는, 트랜스임피던스 증폭기(100)로부터 출력되는 전압 신호의 출력 이득(gain) 및 대역폭(bandwidth) 중 적어도 하나에 관한 조건이 포함될 수 있다. 또한, 본 발명의 일 실시예에 따르면, 트랜스임피던스 증폭기(100)에 관한 출력 요구 조건은 트랜스임피던스 증폭기(100)가 적용되는 어플리케이션(또는 응용 분야)에 따라 다양하게 설정될 수 있다.
구체적으로, 본 발명의 일 실시예에 따른 부정합 보정 회로(300)의 제어부(320)는, 트랜스임피던스 증폭기로(100)부터 출력되는 제1 전압 신호(도 2의 VOUTP) 및 그 제1 전압 신호(도 2의 VOUTP)의 DC 성분 전압인 제1 DC 성분 전압 신호와 트랜스임피던스 증폭기(100)로부터 출력되는 제2 전압 신호(도 2의 VOUTN) 및 그 제2 전압 신호(도 2의 VOUTN)의 DC 성분 전압인 제2 DC 성분 전압 신호 중에서 트랜스임피던스 증폭기(100)에 관한 출력 요구 조건에 부합되는 것을 트랜스임피던스 증폭기(100)의 출력으로서 결정할 수 있다.
예를 들면, 본 발명의 일 실시예에 따라 제어부(320)는 트랜스임피던스 증폭기(100)의 비반전(positive) 입력단인 제1 입력단(110)에만 입력 신호(도 2의 IIN)가 입력되고, 트랜스임피던스 증폭기(100)에 관한 출력 요구 조건이 출력 이득(gain)이 높은 것을 우선시하는 조건인 경우, 트랜스임피던스 증폭기(100)의 출력단에서 부정합이 발생된 출력 전압 신호(도 2의 VOUTP 및 VOUTN) 중에서 대역폭(bandwidth)은 상대적으로 좁지만 출력 이득(gain)이 상대적으로 높은 트랜스임피던스 증폭기(100)의 비반전 출력단(제1 출력단(140))에서 출력되는 제1 전압 신호(도 2의 VOUTP)를 선택하고, 제1 전압 신호(도 2의 VOUTP) 및 제1 DC 성분 전압 신호를 트랜스임피던스 증폭기(100)의 출력으로서 결정할 수 있다.
다른 예를 들면, 본 발명의 일 실시예에 따라, 제어부(320)는 트랜스임피던스 증폭기(100)의 비반전(positive) 입력단인 제1 입력단(110)에만 입력 신호(도 2의 IIN)가 입력되고, 트랜스임피던스 증폭기(100)에 관한 출력 요구 조건이 대역폭(bandwidth)이 넓은 것을 우선시하는 조건인 경우, 트랜스임피던스 증폭기(100)의 출력단에서 부정합이 발생된 출력 전압 신호(도 2의 VOUTP 및 VOUTN) 중에서 출력 이득(gain)은 상대적으로 작지만, 대역폭(bandwidth)이 상대적으로 넓은 트랜스임피던스 증폭기(100)의 반전(negative) 출력단(제2 출력단(130))에서 출력되는 제2 전압 신호(도 2의 VOUTN)를 선택하고, 제2 전압 신호(도 2의 VOUTN) 및 제2 DC 성분 전압 신호를 트랜스임피던스 증폭기(100)의 출력으로서 결정할 수 있다.
따라서, 본 발명에 의하면, 부정합 보정 회로(300)는 트랜스임피던스 증폭기(100)의 제1 출력단(130) 및 제2 출력단(140)에서 출력되는 전압 신호로서 제1 전압 신호(도 2의 VOUTP) 및 제1 DC 성분 전압 신호를 출력하거나 제2 전압 신호(도 2의 VOUTN) 및 제2 DC 성분 전압 신호가 출력함으로써, 즉, 적응적으로 선택되는 단일 전압 신호를 출력함으로써, 트랜스임피던스 증폭기(100)의 출력 부정합을 보정할 수 있다.
한편, 도 2를 참조하면, 본 발명의 일 실시예에 따른 제어부(320)는 트랜스임피던스 증폭기(100)에 관한 출력 요구 조건에 부합되는 출력 신호를 선택하기 위한 셀렉터(321)를 포함할 수 있다.
예를 들면, 본 발명의 일 실시예에 따른 제어부(320)의 셀렉터(321)는, 디지털 제어 신호가 1인 경우에 제1 전압 성분(도 2의 VOUTP) 및 제1 DC 성분 전압 신호를 선택할 수 있고, 디지털 제어 신호가 0인 경우에 제2 전압 신호(도 2의 VOUTN) 및 제2 DC 성분 전압 신호를 선택할 수 있다.
다른 예를 들면, 본 발명의 일 실시예에 따른 제어부(320)의 셀렉터(321)는, 제1 논리 게이트(321a) 및 제2 논리 게이트(321b)를 포함할 수 있으며, 트랜스임피던스 증폭기(100)의 제1 출력단(130)에서 출력되는 제1 전압 신호(도 2의 VOUTP)를 제1 논리 게이트(321a)의 1에 매칭하고, 트랜스임피던스 증폭기(100)의 제2 출력단(140)에서 출력되는 제2 전압 신호(도 2의 VOUTN)를 제1 논리 게이트(321a)의 0에 매칭하고, 필터부(310)에서 생성되는 제1 DC 전압 성분 신호를 제2 논리 게이트(321b)의 1에 매칭하고, 필터부(310)에서 생성되는 제2 DC 전압 성분 신호를 제2 논리 게이트(321b)의 0에 매칭하도록 구성될 수 있으며, 이 경우, 디지털 제어 신호(즉, 0 또는 1)에 따라 제1 전압 신호(도 2의 VOUTP) 및 제1 DC 성분 전압 신호가 선택되거나 제2 전압 성분(도 2의 VOUTN) 및 제2 DC 성분 전압 신호가 선택될 수 있다.
한편, 본 발명의 일 실시예에 따라 제어부(320)는 셀렉터(321)가 출력 요구 조건에 따라 트랜스임피던스 증폭기(100)의 출력 신호를 선택할 수 있도록 제어하기 위하여 셀렉터(321)에 전달되는 디지털 제어 코드를 출력하는 컨트롤러(미도시됨)를 더 포함할 수 있다.
예를 들면, 본 발명의 일 실시예에 따른 컨트롤러는 트랜스임피던스 증폭기(100)의 비반전(positive) 입력단인 제1 입력단(110)에만 입력 신호(도 2의 IIN)가 입력되고, 트랜스임피던스 증폭기(100)에 관한 출력 요구 조건이 출력 이득(gain)이 높은 것을 우선시하는 조건인 경우, 위의 셀렉터(321)에 제1 전압 신호(도 2의 VOUTP) 및 제1 DC 성분 전압 신호를 선택하는 취지의 디지털 제어 신호를 출력할 수 있다.
다른 예를 들면, 본 발명의 일 실시예에 따른 컨트롤러는 트랜스임피던스 증폭기(100)의 비반전(positive) 입력단인 제1 입력단(110)에만 입력 신호(도 2의 IIN)가 입력되고, 트랜스임피던스 증폭기(100)에 관한 출력 요구 조건이 대역폭(bandwidth)이 넓은 것을 우선시하는 조건인 경우, 위의 셀렉터(321)에 제2 전압 신호(도 2의 VOUTN) 및 제2 DC 성분 전압 신호를 선택하는 취지의 디지털 제어 신호를 출력할 수 있다.
다만, 본 발명에 따른 트랜스임피던스 증폭기(100)의 비반전(positive) 입력단인 제1 입력단(110)에 단일 입력 신호(도 2의 IIN)가 입력되는 실시예에 대하여 주로 설명되어 있지만, 이에 한정되는 것은 아님을 밝혀 둔다. 본 발명의 다른 실시예에 따르면, 트랜스임피던스 증폭기(100)의 반전(negative) 입력단인 제2 입력단(120)에 단일 입력 신호(도 2의 IIN)가 입력되는 경우, 부정합 보정 회로(300)의 제어부(320)는 전술한 실시예에서 트랜스임피던스 증폭기의 출력으로서 선택한 제1 전압 신호(도 2의 VOUTP) 및 제1 DC 성분 전압 신호 대신 제2 전압 신호(도 2의 VOUTN) 및 제2 DC 성분 전압 신호를 선택할 수 있고, 트랜스임피던스 증폭기의 출력으로서 선택한 제2 전압 신호(도 2의 VOUTN) 및 제2 DC 성분 전압 신호 대신 제1 전압 신호(도 2의 VOUTP) 및 제1 DC 성분 전압 신호를 선택할 수 있으며, 이로써 본 발명의 목적을 달성할 수 있음은 당업자에게 자명하다.
한편, 도 2를 참조하면, 본 발명의 일 실시예에 따라 트랜스임피던스 증폭기(100)의 출력은 부정합 보정 회로(300)를 거쳐 차동 제한 증폭기(200, differential limiting amplifier)에 입력되고, 그 입력된 전압 신호가 차동 증폭될 수 있다. 이 경우, 본 발명의 일 실시예에 따라, 트랜스임피던스 증폭기(100)의 출력 신호(즉, 제1 전압 신호(도 2의 VOUTP) 및 제1 DC 성분 전압 신호와 제2 전압 신호(도 2의 VOUTN) 및 제2 DC 성분 전압 신호 중 어느 하나)는 그 차동 제한 증폭기의 두 입력단으로 각각 입력될 수 있다. 즉, 본 발명의 일 실시예에 따르면, 차동 제한 증폭기(200)에 의하여 단일-차동 전이(single to differential transition) 동작이 수행될 수 있다.
따라서, 본 발명의 일 실시예에 따르면, 트랜스임피던스 증폭기(100)는 전류-전압 전이 동작만을 수행하고, 부정합 보정 회로(300)는 트랜스임피던스 증폭기(100)의 두 출력 신호 중 출력 요구 조건에 부합하는 어느 한 출력 신호를 선택하고, 차동 제한 증폭기(200)는 위의 선택되는 출력 신호를 입력받아 단일-차동 전이 동작만을 수행하게 되는데, 이로써, 출력 부정합을 보정할 수 있을 뿐만 아니라 트랜스임피던스 증폭기(100)에 관한 출력 요구 조건에 부합하는 출력 신호를 제공할 수 있다. 전류-전압 전이 동작과 단일-차동 전이 동작이 각각 별개의 증폭기에서 따로 수행되는 경우에는 반전 출력단과 비반전 출력단 사이에 부정합이 발생하지 않기 때문이다.
도 3은 본 발명에 따른 부정합 보정 회로가 구비되지 않은 전통적인 트랜스임피던스 증폭기(100)의 출력단에서 출력되는 전압 신호를 시뮬레이션한 결과를 예시적으로 나타내는 도면이다.
도 3의 (a)는, 본 발명에 따른 부정합 보정 회로가 구비되지 않은 전통적인 트랜스임피던스 증폭기(100)의 회로 내부 구성을 개념적으로 도시한 회로도이며, 회로도 내 각 파라미터의 조건이 gm=0.1, RL1=RL2=100Ω, RF=350Ω인 경우를 가정할 수 있다. 즉, 도 3의 (a)는 하나의 증폭기로만 구성되는 원 스테이지(one stage) 구조의 트랜스임피던스 증폭기를 단순화하여 나타내는 도면이다.
도 3의 (b)는, 도 3의 (a)에서 트랜스임피던스 증폭기(100)의 비반전(positive) 입력단인 제1 입력단(110)에만 전류 신호가 입력된 경우에 그 트랜스임피던스 증폭기(100)의 제1 출력단(130) 및 제2 출력단(140)에서 출력되는 전압 신호(AC 응답)를 주파수(Hz)-전압(dBohm) 차원에서 나타낸 시뮬레이션 결과이다.
도 3의 (b)를 참조하면, 제1 출력단(130)에서 출력되는 제1 전압 신호(310, 도 3의 (a)의 VOUTP)와 제2 출력단(140)에서 출력되는 제2 전압 신호(320, 도 3의 (a)의 VOUTN)의 출력 이득(gain) 및 대역폭(bandwidth)에서 부정합(mismatch)이 발생되고, 제1 출력단(130)에서 출력되는 제1 전압 신호(310, 도 3의 (a)의 VOUTP)의 출력 이득(도 3의 (b)의 GOUTP)은 제2 출력단(140)에서 출력되는 제2 전압 신호(320, 도 3의 (a)의 VOUTN)의 출력 이득(도 3의 (b)의 GOUTN)보다 크지만, 제1 출력단(130)에서 출력되는 제1 전압 신호(310, 도 3의 (a)의 VOUTP)의 대역폭(bandwidth)은 제2 출력단(140)에서 출력되는 제2 전압 신호(320, 도 3의 (a)의 VOUTN)의 대역폭(bandwidth) 보다 작게 된다.
따라서, 본 발명의 일 실시예에 따라, 부정합 보정 회로(300)는, 위와 같이 출력되는 트랜스임피던스 증폭기(100)의 제1 전압 신호(310, 도 3의 (a)의 VOUTP) 및 제2 전압 신호(320, 도 3의 (a)의 VOUTN) 중에서 트랜스임피던스 증폭기(100)에 관한 출력 요구 조건(예를 들면, 출력 이득(gain)이 높을 것, 대역폭(bandwidth)이 넓을 것 등)에 부합하는 어느 하나를 선택하고, 그 선택되는 전압 신호 및 그 선택되는 전압 신호의 DC 성분 전압 신호를 트랜스임피던스 증폭기(100)의 출력으로서 결정함으로써, 트랜스임피던스 증폭기(100)로부터 출력되는 출력 부정합이 보정되도록 할 수 있을 뿐만 아니라 트랜스임피던스 증폭기(100)에 관한 출력 요구 조건에 부합하는 출력 신호를 제공할 수 있게 된다.
이상에서 본 발명이 구체적인 구성요소 등과 같은 특정 사항들과 한정된 실시예 및 도면에 의해 설명되었으나, 이는 본 발명의 보다 전반적인 이해를 돕기 위해서 제공된 것일 뿐, 본 발명이 상기 실시예들에 한정되는 것은 아니며, 본 발명이 속하는 기술분야에서 통상적인 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형을 꾀할 수 있다.
따라서, 본 발명의 사상은 상기 설명된 실시예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐만 아니라 이 특허청구범위와 균등하게 또는 등가적으로 변형된 모든 것들은 본 발명의 사상의 범주에 속한다고 할 것이다.
100: 트랜스임피던스 증폭기
110: 제1 입력단
120: 제2 입력단
130: 제1 출력단
140: 제2 출력단
150: 제1 피드백 저항
160: 제2 피드백 저항
200: 차동 제한 증폭기
300: 본 발명에 따른 부정합 보정 회로
310: 필터부
320: 제어부

Claims (4)

  1. 트랜스임피던스 증폭기(trans-impedance amplifier)의 출력 부정합을 보정하기 위하여 상기 트랜스임피던스 증폭기의 출력단에 연결되는 회로로서,
    상기 트랜스임피던스 증폭기의 제1 입력단 및 제2 입력단 중 어느 하나에만 입력 신호가 입력되면, 상기 트랜스임피던스 증폭기의 제1 출력단 및 제2 출력단에서 각각 출력되는 제1 전압 신호 및 제2 전압 신호를 각각 필터링함으로써, 제1 DC 성분 전압 신호 및 제2 DC 성분 전압 신호를 각각 생성하는 필터부, 및
    상기 제1 전압 신호 및 상기 제2 전압 신호 중 상기 트랜스임피던스 증폭기에 관한 출력 요구 조건에 부합하는 어느 하나를 선택하고, 상기 선택되는 전압 신호 및 상기 선택되는 전압 신호의 DC 성분 전압 신호를 상기 트랜스임피던스 증폭기의 출력으로서 결정하는 제어부
    를 포함하고,
    상기 출력 요구 조건에는, 출력 이득(gain) 및 대역폭(bandwidth) 중 적어도 하나에 관한 조건이 포함되고,
    상기 출력 요구 조건은 상기 트랜스임피던스 증폭기가 적용되는 어플리케이션에 따라 미리 설정되는 회로.
  2. 삭제
  3. 제1항에 있어서,
    비반전(positive) 입력단인 상기 제1 입력단에만 상기 입력 신호가 입력되는 경우에, 상기 출력 요구 조건이 출력 이득이 높은 것을 우선시하는 조건이면 상기 선택되는 전압 신호는 비반전 출력단인 상기 제1 출력단에서 출력되는 상기 제1 전압 신호이고, 상기 출력 요구 조건이 대역폭이 넓은 것을 우선시하는 조건이면 상기 선택되는 전압 신호는 반전(negative) 출력단인 상기 제2 출력단에서 출력되는 상기 제2 전압 신호인 회로.
  4. 제1항에 있어서,
    상기 선택되는 전압 신호 및 상기 선택되는 전압 신호의 DC 성분 전압 신호는 차동 제한 증폭기(differential limiting amplifier)의 두 입력단으로 각각 입력되는 회로.
KR1020160183398A 2016-12-30 2016-12-30 트랜스임피던스 증폭기의 출력 부정합을 보정하기 위한 회로 KR101869887B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160183398A KR101869887B1 (ko) 2016-12-30 2016-12-30 트랜스임피던스 증폭기의 출력 부정합을 보정하기 위한 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160183398A KR101869887B1 (ko) 2016-12-30 2016-12-30 트랜스임피던스 증폭기의 출력 부정합을 보정하기 위한 회로

Publications (1)

Publication Number Publication Date
KR101869887B1 true KR101869887B1 (ko) 2018-06-25

Family

ID=62805868

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160183398A KR101869887B1 (ko) 2016-12-30 2016-12-30 트랜스임피던스 증폭기의 출력 부정합을 보정하기 위한 회로

Country Status (1)

Country Link
KR (1) KR101869887B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11159146B2 (en) 2019-10-07 2021-10-26 Samsung Electronics Co., Ltd. Reconfigurable analog filter and integrated circuit including the same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5628871B2 (ja) 2012-08-28 2014-11-19 日本電信電話株式会社 自動オフセット消去回路

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5628871B2 (ja) 2012-08-28 2014-11-19 日本電信電話株式会社 自動オフセット消去回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11159146B2 (en) 2019-10-07 2021-10-26 Samsung Electronics Co., Ltd. Reconfigurable analog filter and integrated circuit including the same

Similar Documents

Publication Publication Date Title
US8274326B2 (en) Equalization circuit
US7560969B2 (en) Receiver of high speed digital interface
US7973602B2 (en) Variable gain amplifier
US20160079943A1 (en) Two Differential Amplifier Configuration
US7948323B2 (en) Linear transimpedance amplifier with wide dynamic range for high rate applications
US20120281991A1 (en) Optical receiver compensating input offset
US9590738B2 (en) Current voltage conversion circuit, light receiving apparatus, and light transmission system
US10523470B1 (en) Apparatus for performing baseline wander correction
US7477109B2 (en) Process and temperature-compensated transimpedance amplifier
JP2017152776A (ja) 光受信回路
KR20150095060A (ko) 공통 모드 궤환 회로를 포함하는 완전 차동 신호 시스템
US11546002B2 (en) Transmitter, receiver and transceiver
KR101869887B1 (ko) 트랜스임피던스 증폭기의 출력 부정합을 보정하기 위한 회로
JP2011109721A (ja) 振幅制限増幅回路
JP2007258956A (ja) 信号増幅回路および光受信器
JP2009239330A (ja) 振幅制限増幅回路
TWI517710B (zh) 可同時處理差模信號及共模信號的接收電路
WO2019208122A1 (ja) 増幅回路
US20040232970A1 (en) Level shift circuit
JP5859168B2 (ja) エンファシス回路
US9860086B1 (en) Equalizer circuit and optical module
US11990879B2 (en) Fully-differential amplifier with input common-mode voltage control
JP2011066751A (ja) 帰還増幅器および帰還増幅方法
CN214412583U (zh) 电源均流电路、电源模块、电源系统和计算机设备
US20130293304A1 (en) Compensation technique for feedback amplifiers

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant