JP2002353197A - 排ガス処理システムおよび半導体装置の製造方法 - Google Patents
排ガス処理システムおよび半導体装置の製造方法Info
- Publication number
- JP2002353197A JP2002353197A JP2001156239A JP2001156239A JP2002353197A JP 2002353197 A JP2002353197 A JP 2002353197A JP 2001156239 A JP2001156239 A JP 2001156239A JP 2001156239 A JP2001156239 A JP 2001156239A JP 2002353197 A JP2002353197 A JP 2002353197A
- Authority
- JP
- Japan
- Prior art keywords
- exhaust gas
- facility
- manufacturing
- abatement
- gas treatment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02T—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO TRANSPORTATION
- Y02T10/00—Road transport of goods or passengers
- Y02T10/10—Internal combustion engine [ICE] based vehicles
- Y02T10/40—Engine management systems
Landscapes
- Exhaust Gas Treatment By Means Of Catalyst (AREA)
- Drying Of Semiconductors (AREA)
- Exhaust Gas After Treatment (AREA)
- Treating Waste Gases (AREA)
Abstract
(57)【要約】
【課題】 除害設備を備えた半導体装置の製造装置のラ
ンニングコストを低減することのできる技術を提供す
る。 【解決手段】 基板を加工する製造設備２に排ガス処理
を行う除害設備３を排気配管６で繋ぎ、さらに製造設備
２と除害設備３との間を通信ケーブル１７で接続して互
いの情報のやりとりを行うことで、製造設備２の運転に
合わせて除害設備３を運転させる。
ンニングコストを低減することのできる技術を提供す
る。 【解決手段】 基板を加工する製造設備２に排ガス処理
を行う除害設備３を排気配管６で繋ぎ、さらに製造設備
２と除害設備３との間を通信ケーブル１７で接続して互
いの情報のやりとりを行うことで、製造設備２の運転に
合わせて除害設備３を運転させる。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
技術に関し、特に、製造工程で発生する排ガスを除害す
る設備を有する半導体装置の製造装置に適用して有効な
技術に関する。
技術に関し、特に、製造工程で発生する排ガスを除害す
る設備を有する半導体装置の製造装置に適用して有効な
技術に関する。
【０００２】
【従来の技術】地球環境問題が深刻さを増していく中
で、半導体装置の製造工程における環境問題はすでに座
視できなくなっている。工場から排出されるガスおよび
廃液は、地球に戻すことができるまでに純化されなけれ
ばならず、人体の安全性にも充分配慮されなければなら
ない。また、近年、微細加工技術の進展に伴い、様々な
新しい材料の導入が必要となり、排ガスおよび廃液対策
にも多様化が求められている。
で、半導体装置の製造工程における環境問題はすでに座
視できなくなっている。工場から排出されるガスおよび
廃液は、地球に戻すことができるまでに純化されなけれ
ばならず、人体の安全性にも充分配慮されなければなら
ない。また、近年、微細加工技術の進展に伴い、様々な
新しい材料の導入が必要となり、排ガスおよび廃液対策
にも多様化が求められている。
【０００３】排ガスの安全性や環境付加の低減を図る方
法の１つとして、半導体装置の製造装置、たとえばドラ
イエッチング装置またはＣＶＤ（chemical vapor depos
ition）装置等の製造設備に除害設備を設け、これに排
ガスを導入することによって排ガス濃度を許容濃度以下
とし、さらに酸排気ダクトへ排出する方法がある。上記
除害設備には、たとえば分解処理方式の除害設備、湿式
除害設備または乾式除害設備などがある。分解処理方式
の除害設備には、触媒方式、燃焼方式または薬剤方式な
どが用いられており、たとえばＰＦＣ（perfluorocompo
und）対策などに用いられている。
法の１つとして、半導体装置の製造装置、たとえばドラ
イエッチング装置またはＣＶＤ（chemical vapor depos
ition）装置等の製造設備に除害設備を設け、これに排
ガスを導入することによって排ガス濃度を許容濃度以下
とし、さらに酸排気ダクトへ排出する方法がある。上記
除害設備には、たとえば分解処理方式の除害設備、湿式
除害設備または乾式除害設備などがある。分解処理方式
の除害設備には、触媒方式、燃焼方式または薬剤方式な
どが用いられており、たとえばＰＦＣ（perfluorocompo
und）対策などに用いられている。
【０００４】なお、たとえば応用物理学会発行「応用物
理」第６８巻、第１１号、１９９９年、Ｐ１２７８の図
２には、ＰＦＣの除害設備の装置構成が記載されてい
る。
理」第６８巻、第１１号、１９９９年、Ｐ１２７８の図
２には、ＰＦＣの除害設備の装置構成が記載されてい
る。
【０００５】
【発明が解決しようとする課題】ところで、従来の半導
体装置の製造装置では、製造設備と除害設備とを互いに
独立に稼動させて、製造設備のアイドリング時または停
止時にも除害設備をフル稼動させている。さらに、製造
設備における加工処理条件、たとえばドライエッチング
装置の反応ガスの種類または流量、あるいは反応処理時
間などにかかわらず、常に除害設備をフル稼動させてい
る。このため、除害設備は常にエネルギーを消費してお
り、そのランニングコストの低減が課題として残されて
いる。
体装置の製造装置では、製造設備と除害設備とを互いに
独立に稼動させて、製造設備のアイドリング時または停
止時にも除害設備をフル稼動させている。さらに、製造
設備における加工処理条件、たとえばドライエッチング
装置の反応ガスの種類または流量、あるいは反応処理時
間などにかかわらず、常に除害設備をフル稼動させてい
る。このため、除害設備は常にエネルギーを消費してお
り、そのランニングコストの低減が課題として残されて
いる。
【０００６】本発明の目的は、除害設備を備えた半導体
装置の製造装置のランニングコストを低減することので
きる技術を提供することにある。
装置の製造装置のランニングコストを低減することので
きる技術を提供することにある。
【０００７】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【０００８】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。
発明のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。
【０００９】本発明は、基板を加工する製造設備に排ガ
ス処理を行う除害設備が排気配管を介して備わってお
り、製造設備と除害設備との間を通信ケーブルで接続す
ることで情報のやりとりを行い、製造設備の運転に合わ
せて除害設備を運転させるものであって、たとえば製造
設備がアイドリング状態の時に除害設備をアイドリング
状態とするものである。
ス処理を行う除害設備が排気配管を介して備わってお
り、製造設備と除害設備との間を通信ケーブルで接続す
ることで情報のやりとりを行い、製造設備の運転に合わ
せて除害設備を運転させるものであって、たとえば製造
設備がアイドリング状態の時に除害設備をアイドリング
状態とするものである。
【００１０】さらに本願のその他の発明の概要を項に分
けて簡単に示す。すなわち、１．基板を加工する製造設
備に排ガス処理を行う除害設備が排気配管を介して備わ
っており、製造設備と除害設備との間で情報のやりとり
を行うことで、製造設備に設定された加工処理条件から
除害設備の排ガス処理条件が自動設定されることを特徴
とする排ガス処理システム。２．基板を加工する製造設
備に排ガス処理を行う除害設備が排気配管を介して備わ
っており、排気配管に設置された排ガスモニタで測定さ
れる排ガス濃度から、除害設備の排ガス処理条件が自動
設定されることを特徴とする排ガス処理システム。
けて簡単に示す。すなわち、１．基板を加工する製造設
備に排ガス処理を行う除害設備が排気配管を介して備わ
っており、製造設備と除害設備との間で情報のやりとり
を行うことで、製造設備に設定された加工処理条件から
除害設備の排ガス処理条件が自動設定されることを特徴
とする排ガス処理システム。２．基板を加工する製造設
備に排ガス処理を行う除害設備が排気配管を介して備わ
っており、排気配管に設置された排ガスモニタで測定さ
れる排ガス濃度から、除害設備の排ガス処理条件が自動
設定されることを特徴とする排ガス処理システム。
【００１１】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。なお、実施の形態を説明す
るための全図において、同一の機能を有する部材には同
一の符号を付し、その繰り返しの説明は省略する。
に基づいて詳細に説明する。なお、実施の形態を説明す
るための全図において、同一の機能を有する部材には同
一の符号を付し、その繰り返しの説明は省略する。
【００１２】図１は、本発明の一実施の形態である製造
設備および除害設備のシステム構成の一例を示す概略図
である。
設備および除害設備のシステム構成の一例を示す概略図
である。
【００１３】半導体装置の製造装置１は、基板の加工、
たとえばドライエッチング法による種々の膜のエッチン
グまたはＣＶＤ法による種々の膜の堆積などを行う製造
設備２、および製造設備２で生成された反応ガス（以
下、排ガスと称す）を除害する除害設備３によって構成
されている。排ガスは、製造設備２のチャンバ４の内部
から真空ポンプ５によって引かれ、排気配管６を通り除
害設備３へと排気される。
たとえばドライエッチング法による種々の膜のエッチン
グまたはＣＶＤ法による種々の膜の堆積などを行う製造
設備２、および製造設備２で生成された反応ガス（以
下、排ガスと称す）を除害する除害設備３によって構成
されている。排ガスは、製造設備２のチャンバ４の内部
から真空ポンプ５によって引かれ、排気配管６を通り除
害設備３へと排気される。
【００１４】製造装置１として、プラズマドライエッチ
ング装置を例示している。この場合、製造設備２のチャ
ンバ４の内部には、エッチングすべき材料に合わせた反
応ガスがガス流量コントローラ７を通して導入されてお
り、接地された一方の電極に対向して平行に置かれた他
方の電極にプラズマ電源８が接続されている。
ング装置を例示している。この場合、製造設備２のチャ
ンバ４の内部には、エッチングすべき材料に合わせた反
応ガスがガス流量コントローラ７を通して導入されてお
り、接地された一方の電極に対向して平行に置かれた他
方の電極にプラズマ電源８が接続されている。
【００１５】除害設備３として、触媒方式の除害設備を
例示している。まず、加熱用ヒータ９で昇温された除害
用触媒１０で排ガスを分解する。分解反応により生じた
ガスは排ガス冷却部１１に導入され、排水部１２で溶解
される。さらに水に溶解したガスは排水口１３へ流され
て別途処理され、水に溶解しないガスは排気口１４から
排出される。なお除害設備３の入り口には排ガスモニタ
１５が備え付けられており、常に製造設備２から排出さ
れた排ガスの濃度を計測することができる。
例示している。まず、加熱用ヒータ９で昇温された除害
用触媒１０で排ガスを分解する。分解反応により生じた
ガスは排ガス冷却部１１に導入され、排水部１２で溶解
される。さらに水に溶解したガスは排水口１３へ流され
て別途処理され、水に溶解しないガスは排気口１４から
排出される。なお除害設備３の入り口には排ガスモニタ
１５が備え付けられており、常に製造設備２から排出さ
れた排ガスの濃度を計測することができる。
【００１６】除害設備３には制御ユニット１６が備え付
けられており、この制御ユニット１６は通信ケーブル１
７を介して製造設備コントローラ１８に接続された上位
着工端末１９と繋がっている。これにより、製造設備２
と除害設備３との間で信号を伝送することができて、そ
れぞれの情報のやりとりを行うことができる。すなわ
ち、製造設備２によって除害設備３の適正な運転を制御
することができる。
けられており、この制御ユニット１６は通信ケーブル１
７を介して製造設備コントローラ１８に接続された上位
着工端末１９と繋がっている。これにより、製造設備２
と除害設備３との間で信号を伝送することができて、そ
れぞれの情報のやりとりを行うことができる。すなわ
ち、製造設備２によって除害設備３の適正な運転を制御
することができる。
【００１７】次に、本発明の一実施の形態である除害設
備の稼動方法を前記図１および図２〜図４を用いて説明
する。図２は、除害設備の稼動方法を説明するための工
程図、図３および図４は、除害設備の排ガス処理条件の
設定方法を説明するための工程図である。
備の稼動方法を前記図１および図２〜図４を用いて説明
する。図２は、除害設備の稼動方法を説明するための工
程図、図３および図４は、除害設備の排ガス処理条件の
設定方法を説明するための工程図である。
【００１８】まず、製造設備２に加工処理条件、たとえ
ばドライエッチング装置の場合は反応ガスの種類、反応
ガスの流量および反応時間等を決定する（図２の工程１
００）。この加工処理条件は、たとえば製造設備コント
ローラ１８にあらかじめ設定されているプロセスレシピ
を選択することによって、あるいは上位着工端末１９か
ら製造設備コントローラ１８へプロセスレシピをダウン
ロードすることによって設定される（図２の工程１０
１）。この際、製造設備２および除害設備３は共にアイ
ドリング状態である。
ばドライエッチング装置の場合は反応ガスの種類、反応
ガスの流量および反応時間等を決定する（図２の工程１
００）。この加工処理条件は、たとえば製造設備コント
ローラ１８にあらかじめ設定されているプロセスレシピ
を選択することによって、あるいは上位着工端末１９か
ら製造設備コントローラ１８へプロセスレシピをダウン
ロードすることによって設定される（図２の工程１０
１）。この際、製造設備２および除害設備３は共にアイ
ドリング状態である。
【００１９】次に、製造設備２に設定された加工処理条
件を基に、その加工処理条件に対して最も適した排ガス
処理条件、たとえば処理温度、水量等が制御ユニット１
６または上位着工端末１９によって自動的に決定され、
さらに除害設備３に設定される（図２の工程１０２）。
その後、除害設備３の運転を開始する（図２の工程１０
３）。除害設備３の排ガス処理条件が設定値になった
後、製造設備２における基板の加工が開始される（図２
の工程１０４）。排ガスは、真空ポンプ５によって除害
設備３へと排気される。
件を基に、その加工処理条件に対して最も適した排ガス
処理条件、たとえば処理温度、水量等が制御ユニット１
６または上位着工端末１９によって自動的に決定され、
さらに除害設備３に設定される（図２の工程１０２）。
その後、除害設備３の運転を開始する（図２の工程１０
３）。除害設備３の排ガス処理条件が設定値になった
後、製造設備２における基板の加工が開始される（図２
の工程１０４）。排ガスは、真空ポンプ５によって除害
設備３へと排気される。
【００２０】製造設備２での所定数の基板の加工が終了
した後（図２の工程１０５）、排気配管６に備え付けら
れている排ガスモニタ１５で排ガス濃度を確認し（図２
の工程１０６）、排ガス濃度が許容値以下となるまで、
除害設備３を稼動させる（図２の工程１０７）。その
後、排ガス濃度が許容値以下となったら除害設備３を停
止して、除害設備３をアイドリング状態に戻す（図２の
工程１０８）。この際、製造設備２で次の工程の加工処
理条件が設定されたら、再度その加工処理条件に対して
最も適した排ガス処理条件が除害設備３に設定される。
した後（図２の工程１０５）、排気配管６に備え付けら
れている排ガスモニタ１５で排ガス濃度を確認し（図２
の工程１０６）、排ガス濃度が許容値以下となるまで、
除害設備３を稼動させる（図２の工程１０７）。その
後、排ガス濃度が許容値以下となったら除害設備３を停
止して、除害設備３をアイドリング状態に戻す（図２の
工程１０８）。この際、製造設備２で次の工程の加工処
理条件が設定されたら、再度その加工処理条件に対して
最も適した排ガス処理条件が除害設備３に設定される。
【００２１】なお、前記図２に示した工程図では、図３
に示すように、製造設備２に設定された加工処理条件に
対して最も適した排ガス処理条件を決定し、この排ガス
処理条件を除害設備３に設定した後、製造設備２におい
て基板の加工を開始した。しかし、図４に示すように、
製造設備２において基板の加工を開始した後に、排ガス
濃度を、たとえば排ガスモニタ１５を用いてリアルタイ
ムで記録して、除害設備３の排ガス処理条件を設定およ
び随時変更することも可能である。
に示すように、製造設備２に設定された加工処理条件に
対して最も適した排ガス処理条件を決定し、この排ガス
処理条件を除害設備３に設定した後、製造設備２におい
て基板の加工を開始した。しかし、図４に示すように、
製造設備２において基板の加工を開始した後に、排ガス
濃度を、たとえば排ガスモニタ１５を用いてリアルタイ
ムで記録して、除害設備３の排ガス処理条件を設定およ
び随時変更することも可能である。
【００２２】次に、本発明の一実施の形態であるＣＭＯ
Ｓ（complementary metal oxide semiconductor）デバ
イスの製造方法の一例を図５〜図１０を用いて工程順に
説明する。
Ｓ（complementary metal oxide semiconductor）デバ
イスの製造方法の一例を図５〜図１０を用いて工程順に
説明する。
【００２３】まず、図５に示すように、たとえばｐ-型
のシリコン単結晶からなる半導体基板２１を用意し、半
導体基板２１の主面に素子分離領域２２を形成する。次
に、パターニングされたフォトレジスト膜をマスクとし
て不純物をイオン注入し、ｐウェル２３およびｎウェル
２４を形成する。ｐウェル２３にはｐ型の導電型を示す
不純物、たとえばボロン（Ｂ）をイオン注入し、ｎウェ
ル２４にはｎ型の導電型を示す不純物、たとえばリン
（Ｐ）をイオン注入する。この後、各ウェル領域にＭＩ
ＳＦＥＴ（metal insulator semiconductor field effe
ct transistor）のしきい値を制御するための不純物を
イオン注入してもよい。
のシリコン単結晶からなる半導体基板２１を用意し、半
導体基板２１の主面に素子分離領域２２を形成する。次
に、パターニングされたフォトレジスト膜をマスクとし
て不純物をイオン注入し、ｐウェル２３およびｎウェル
２４を形成する。ｐウェル２３にはｐ型の導電型を示す
不純物、たとえばボロン（Ｂ）をイオン注入し、ｎウェ
ル２４にはｎ型の導電型を示す不純物、たとえばリン
（Ｐ）をイオン注入する。この後、各ウェル領域にＭＩ
ＳＦＥＴ（metal insulator semiconductor field effe
ct transistor）のしきい値を制御するための不純物を
イオン注入してもよい。
【００２４】次に、ゲート絶縁膜となるシリコン酸化膜
２５ａ、ゲート電極となるシリコン多結晶膜２６ａおよ
びキャップ絶縁膜となるシリコン酸化膜２７ａを順次堆
積して積層膜を形成する。シリコン酸化膜２５ａは、た
とえば熱酸化法または熱ＣＶＤ法により形成することが
でき、シリコン多結晶膜２６ａは、たとえばＣＶＤ法に
より形成することができる。続いてこの積層膜上にパタ
ーニングされたフォトレジスト膜２８を形成する。
２５ａ、ゲート電極となるシリコン多結晶膜２６ａおよ
びキャップ絶縁膜となるシリコン酸化膜２７ａを順次堆
積して積層膜を形成する。シリコン酸化膜２５ａは、た
とえば熱酸化法または熱ＣＶＤ法により形成することが
でき、シリコン多結晶膜２６ａは、たとえばＣＶＤ法に
より形成することができる。続いてこの積層膜上にパタ
ーニングされたフォトレジスト膜２８を形成する。
【００２５】次に、図６に示すように、フォトレジスト
膜２８をマスクとして上記積層膜をドライエッチング装
置で加工する。これにより、ゲート絶縁膜２５、ゲート
電極６およびキャップ絶縁膜２７を形成する。このドラ
イエッチング装置は、前記図１に示した製造装置１であ
って、ドライエッチングを行う製造設備２と排ガス処理
を行う除害設備３とで構成されている。
膜２８をマスクとして上記積層膜をドライエッチング装
置で加工する。これにより、ゲート絶縁膜２５、ゲート
電極６およびキャップ絶縁膜２７を形成する。このドラ
イエッチング装置は、前記図１に示した製造装置１であ
って、ドライエッチングを行う製造設備２と排ガス処理
を行う除害設備３とで構成されている。
【００２６】たとえばゲート電極２６を構成するシリコ
ン多結晶膜２６ａのエッチングでは、反応ガスに、たと
えばフッ化炭素（ＣＦ4）系ガスおよび酸素（Ｏ2）ガス
が用いられ、さらに不活性ガスが供給される。ところ
が、不活性ガスに窒素（Ｎ2）を用いた場合、酸素と窒
素が反応してＮＯｘ等の有害な物質が発生する。ＮＯｘ
は発生濃度に応じて発火または発熱するため、前記図１
に示した製造装置１に備わる排ガスモニタ１５でその濃
度をモニタして、除害設備３における最適な排ガス処理
条件が選択される。
ン多結晶膜２６ａのエッチングでは、反応ガスに、たと
えばフッ化炭素（ＣＦ4）系ガスおよび酸素（Ｏ2）ガス
が用いられ、さらに不活性ガスが供給される。ところ
が、不活性ガスに窒素（Ｎ2）を用いた場合、酸素と窒
素が反応してＮＯｘ等の有害な物質が発生する。ＮＯｘ
は発生濃度に応じて発火または発熱するため、前記図１
に示した製造装置１に備わる排ガスモニタ１５でその濃
度をモニタして、除害設備３における最適な排ガス処理
条件が選択される。
【００２７】次に、図７に示すように、半導体基板２１
上に、たとえばＣＶＤ法でシリコン酸化膜を堆積した
後、このシリコン酸化膜を異方性エッチングすることに
より、ゲート電極２６の側壁にサイドウォールスペーサ
２９を形成する。その後、パターニングされたフォトレ
ジスト膜をマスクとして、ｐウェル２３にｎ型不純物
（たとえばリン、ヒ素（Ａｓ））をイオン注入し、ｐウ
ェル２３上のゲート電極２６の両側にｎ型半導体領域３
０を形成する。ｎ型半導体領域３０は、ゲート電極２６
およびサイドウォールスペーサ２９に対して自己整合的
に形成され、ｎチャネルＭＩＳＦＥＴのソース、ドレイ
ンとして機能する。
上に、たとえばＣＶＤ法でシリコン酸化膜を堆積した
後、このシリコン酸化膜を異方性エッチングすることに
より、ゲート電極２６の側壁にサイドウォールスペーサ
２９を形成する。その後、パターニングされたフォトレ
ジスト膜をマスクとして、ｐウェル２３にｎ型不純物
（たとえばリン、ヒ素（Ａｓ））をイオン注入し、ｐウ
ェル２３上のゲート電極２６の両側にｎ型半導体領域３
０を形成する。ｎ型半導体領域３０は、ゲート電極２６
およびサイドウォールスペーサ２９に対して自己整合的
に形成され、ｎチャネルＭＩＳＦＥＴのソース、ドレイ
ンとして機能する。
【００２８】同様に、パターニングされたフォトレジス
ト膜をマスクとして、ｎウェル２４にｐ型不純物（たと
えばフッ化ボロン（ＢＦ2））をイオン注入し、ｎウェ
ル２４上のゲート電極２６の両側にｐ型半導体領域３１
を形成する。ｐ型半導体領域３１は、ゲート電極２６お
よびサイドウォールスペーサ２９に対して自己整合的に
形成され、ｐチャネルＭＩＳＦＥＴのソース、ドレイン
として機能する。
ト膜をマスクとして、ｎウェル２４にｐ型不純物（たと
えばフッ化ボロン（ＢＦ2））をイオン注入し、ｎウェ
ル２４上のゲート電極２６の両側にｐ型半導体領域３１
を形成する。ｐ型半導体領域３１は、ゲート電極２６お
よびサイドウォールスペーサ２９に対して自己整合的に
形成され、ｐチャネルＭＩＳＦＥＴのソース、ドレイン
として機能する。
【００２９】次に、図８に示すように、半導体基板２１
上にシリコン酸化膜３２を形成した後、そのシリコン酸
化膜３２を、たとえばＣＭＰ（chemical mechanical po
lishing）法で研磨することにより表面を平坦化する。
シリコン酸化膜３２は、たとえばＴＥＯＳ（tetra ethy
l ortho silicate：Ｓｉ（ＯＣ2Ｈ5））とオゾン
（Ｏ 3）とをソースガスに用いたプラズマＣＶＤ法で堆
積されたＴＥＯＳ酸化膜で構成される。
上にシリコン酸化膜３２を形成した後、そのシリコン酸
化膜３２を、たとえばＣＭＰ（chemical mechanical po
lishing）法で研磨することにより表面を平坦化する。
シリコン酸化膜３２は、たとえばＴＥＯＳ（tetra ethy
l ortho silicate：Ｓｉ（ＯＣ2Ｈ5））とオゾン
（Ｏ 3）とをソースガスに用いたプラズマＣＶＤ法で堆
積されたＴＥＯＳ酸化膜で構成される。
【００３０】次に、パターニングされたフォトレジスト
膜をマスクとしたエッチングによってシリコン酸化膜３
２に接続孔３３を形成する。この接続孔３３は、ｎ型半
導体領域３０またはｐ型半導体領域３１上などの必要部
分に形成する。
膜をマスクとしたエッチングによってシリコン酸化膜３
２に接続孔３３を形成する。この接続孔３３は、ｎ型半
導体領域３０またはｐ型半導体領域３１上などの必要部
分に形成する。
【００３１】さらに、接続孔３３の内部を含む半導体基
板２１の全面に窒化チタン（ＴｉＮ）膜を、たとえばＣ
ＶＤ法で形成し、さらに接続孔３３を埋め込むタングス
テン（Ｗ）膜を、たとえばＣＶＤ法で形成する。その
後、接続孔３３以外の領域の窒化チタン膜およびタング
ステン膜を、たとえばＣＭＰ法により除去して接続孔３
３の内部にプラグ３４を形成する。
板２１の全面に窒化チタン（ＴｉＮ）膜を、たとえばＣ
ＶＤ法で形成し、さらに接続孔３３を埋め込むタングス
テン（Ｗ）膜を、たとえばＣＶＤ法で形成する。その
後、接続孔３３以外の領域の窒化チタン膜およびタング
ステン膜を、たとえばＣＭＰ法により除去して接続孔３
３の内部にプラグ３４を形成する。
【００３２】続いて、半導体基板２１の全面に、たとえ
ばタングステン膜を形成した後、パターニングされたフ
ォトレジスト膜をマスクとしたエッチングによってタン
グステン膜を加工し、第１配線層の配線３５を形成す
る。タングステン膜は、ＣＶＤ法またはスパッタ法によ
り形成できる。
ばタングステン膜を形成した後、パターニングされたフ
ォトレジスト膜をマスクとしたエッチングによってタン
グステン膜を加工し、第１配線層の配線３５を形成す
る。タングステン膜は、ＣＶＤ法またはスパッタ法によ
り形成できる。
【００３３】次に、図９に示すように、配線３５を覆う
絶縁膜、たとえばシリコン酸化膜を形成した後、その絶
縁膜を、たとえばＣＭＰ法で研磨することにより、表面
が平坦化された層間絶縁膜３６を形成する。次いで、パ
ターニングされたフォトレジスト膜をマスクとしたエッ
チングによって層間絶縁膜３６の所定の領域に接続孔３
７を形成する。
絶縁膜、たとえばシリコン酸化膜を形成した後、その絶
縁膜を、たとえばＣＭＰ法で研磨することにより、表面
が平坦化された層間絶縁膜３６を形成する。次いで、パ
ターニングされたフォトレジスト膜をマスクとしたエッ
チングによって層間絶縁膜３６の所定の領域に接続孔３
７を形成する。
【００３４】次に、接続孔３７の内部を含む半導体基板
２１の全面にバリアメタル層を形成し、さらに接続孔３
７を埋め込む銅（Ｃｕ）膜を形成する。バリアメタル層
は、たとえば窒化チタン、タンタル（Ｔａ）、窒化タン
タル（ＴａＮ）等であり、たとえばＣＶＤ法またはスパ
ッタ法で形成する。銅膜は主導体層として機能し、たと
えばメッキ法で形成できる。メッキ法による銅膜の形成
前に、たとえばＣＶＤ法またはスパッタ法によりシード
層として薄い銅膜を形成できる。その後、接続孔３７以
外の領域の銅膜およびバリアメタル層を、たとえばＣＭ
Ｐ法により除去して接続孔３７の内部にプラグ３８を形
成する。
２１の全面にバリアメタル層を形成し、さらに接続孔３
７を埋め込む銅（Ｃｕ）膜を形成する。バリアメタル層
は、たとえば窒化チタン、タンタル（Ｔａ）、窒化タン
タル（ＴａＮ）等であり、たとえばＣＶＤ法またはスパ
ッタ法で形成する。銅膜は主導体層として機能し、たと
えばメッキ法で形成できる。メッキ法による銅膜の形成
前に、たとえばＣＶＤ法またはスパッタ法によりシード
層として薄い銅膜を形成できる。その後、接続孔３７以
外の領域の銅膜およびバリアメタル層を、たとえばＣＭ
Ｐ法により除去して接続孔３７の内部にプラグ３８を形
成する。
【００３５】次に、図１０に示すように、層間絶縁膜３
６およびプラグ３８上にストッパ絶縁膜３９を形成し、
さらに配線形成用の絶縁膜４０を形成する。ストッパ絶
縁膜３９は、たとえばシリコン窒化膜とし、絶縁膜４０
は、たとえばシリコン酸化膜とする。次いで、パターニ
ングされたフォトレジスト膜をマスクとしたエッチング
によってストッパ絶縁膜３９および絶縁膜４０の所定の
領域に配線溝４１を形成する。
６およびプラグ３８上にストッパ絶縁膜３９を形成し、
さらに配線形成用の絶縁膜４０を形成する。ストッパ絶
縁膜３９は、たとえばシリコン窒化膜とし、絶縁膜４０
は、たとえばシリコン酸化膜とする。次いで、パターニ
ングされたフォトレジスト膜をマスクとしたエッチング
によってストッパ絶縁膜３９および絶縁膜４０の所定の
領域に配線溝４１を形成する。
【００３６】次に、配線溝４１の内部を含む半導体基板
２１の全面にバリアメタル層４２を形成し、さらに配線
溝４１を埋め込む銅膜を形成する。バリアメタル層４２
は、たとえば窒化チタン、タンタル、窒化タンタル等で
あり、たとえばＣＶＤ法またはスパッタ法で形成する。
銅膜は主導体層として機能し、たとえばメッキ法で形成
できる。メッキ法による銅膜の形成前に、たとえばＣＶ
Ｄ法またはスパッタ法によりシード層として薄い銅膜を
形成できる。その後、配線溝４１以外の領域の銅膜およ
びバリアメタル層４２を、たとえばＣＭＰ法により除去
して配線溝４１の内部に第２配線層の配線４３を形成す
る。
２１の全面にバリアメタル層４２を形成し、さらに配線
溝４１を埋め込む銅膜を形成する。バリアメタル層４２
は、たとえば窒化チタン、タンタル、窒化タンタル等で
あり、たとえばＣＶＤ法またはスパッタ法で形成する。
銅膜は主導体層として機能し、たとえばメッキ法で形成
できる。メッキ法による銅膜の形成前に、たとえばＣＶ
Ｄ法またはスパッタ法によりシード層として薄い銅膜を
形成できる。その後、配線溝４１以外の領域の銅膜およ
びバリアメタル層４２を、たとえばＣＭＰ法により除去
して配線溝４１の内部に第２配線層の配線４３を形成す
る。
【００３７】その後、さらに上層の配線を形成した後、
パッシベーション膜で半導体基板２１の全面を覆うこと
により、ＣＭＯＳデバイスが略完成する。
パッシベーション膜で半導体基板２１の全面を覆うこと
により、ＣＭＯＳデバイスが略完成する。
【００３８】なお、本実施の形態であるＣＭＯＳデバイ
スの製造工程では、ゲート電極２６を構成するシリコン
多結晶膜２６ａの加工に用いるドライエッチング装置に
適用した場合について説明したが、他のエッチング工
程、たとえばシリコン酸化膜またはタングステン膜のエ
ッチングで用いられるドライエッチング装置にも本発明
を適用することができる。さらに、ドライエッチング装
置に限らず、ＣＶＤ装置にも本発明を適用することが可
能である。
スの製造工程では、ゲート電極２６を構成するシリコン
多結晶膜２６ａの加工に用いるドライエッチング装置に
適用した場合について説明したが、他のエッチング工
程、たとえばシリコン酸化膜またはタングステン膜のエ
ッチングで用いられるドライエッチング装置にも本発明
を適用することができる。さらに、ドライエッチング装
置に限らず、ＣＶＤ装置にも本発明を適用することが可
能である。
【００３９】また、本実施の形態である製造装置１で
は、触媒方式の除害設備３を記載したが、これに限られ
るものではなく、燃焼方式、薬剤方式またはプラズマ方
式などの分解処理式除害設備、湿式除害設備、乾式除害
設備、あるいはこれらの組み合わせによる除害設備を用
いてもよい。
は、触媒方式の除害設備３を記載したが、これに限られ
るものではなく、燃焼方式、薬剤方式またはプラズマ方
式などの分解処理式除害設備、湿式除害設備、乾式除害
設備、あるいはこれらの組み合わせによる除害設備を用
いてもよい。
【００４０】このように、本実施の形態によれば、製造
設備２のアイドリングまたは停止時に、除害設備３をア
イドリングまたは停止状態とすることにより、除害設備
３の稼動に要するエネルギーを最低限に抑えることがで
きる。さらに、製造設備２の加工処理条件または排ガス
濃度によって、除害設備３の排ガス処理条件が決定され
て除害設備３が稼動するので、余分なエネルギーの消費
を防ぐことができる。これにより、除害設備３を備えた
製造装置１のランニングコストを低減することができ
る。
設備２のアイドリングまたは停止時に、除害設備３をア
イドリングまたは停止状態とすることにより、除害設備
３の稼動に要するエネルギーを最低限に抑えることがで
きる。さらに、製造設備２の加工処理条件または排ガス
濃度によって、除害設備３の排ガス処理条件が決定され
て除害設備３が稼動するので、余分なエネルギーの消費
を防ぐことができる。これにより、除害設備３を備えた
製造装置１のランニングコストを低減することができ
る。
【００４１】以上、本発明者によってなされた発明を発
明の実施の形態に基づき具体的に説明したが、本発明は
前記実施の形態に限定されるものではなく、その要旨を
逸脱しない範囲で種々変更可能であることは言うまでも
ない。
明の実施の形態に基づき具体的に説明したが、本発明は
前記実施の形態に限定されるものではなく、その要旨を
逸脱しない範囲で種々変更可能であることは言うまでも
ない。
【００４２】たとえば、前記実施の形態では、半導体製
造工程に用いられる製造装置に排ガス処理システムを適
用した場合について説明したが、有害な排ガスを発生す
るいかなる装置にも適用することが可能である。
造工程に用いられる製造装置に排ガス処理システムを適
用した場合について説明したが、有害な排ガスを発生す
るいかなる装置にも適用することが可能である。
【００４３】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば以
下のとおりである。
表的なものによって得られる効果を簡単に説明すれば以
下のとおりである。
【００４４】半導体装置の製造装置に備わる除害設備に
おいて余分な稼動エネルギーの消費を防ぐことにより、
製造装置のランニングコストを低減することができる。
おいて余分な稼動エネルギーの消費を防ぐことにより、
製造装置のランニングコストを低減することができる。
【図１】本発明の一実施の形態である製造設備および除
害設備のシステム構成を示す概略図である。
害設備のシステム構成を示す概略図である。
【図２】本発明の一実施の形態である除害設備の稼動方
法を説明するための工程図である。
法を説明するための工程図である。
【図３】本発明の一実施の形態である除害設備の排ガス
処理条件の設定方法を説明するための工程図の一例であ
る。
処理条件の設定方法を説明するための工程図の一例であ
る。
【図４】本発明の一実施の形態である除害設備の排ガス
処理条件の設定方法を説明するための工程図の他の例で
ある。
処理条件の設定方法を説明するための工程図の他の例で
ある。
【図５】本発明の一実施の形態であるＣＭＯＳデバイス
の製造方法の一例を示す半導体基板の要部断面図であ
る。
の製造方法の一例を示す半導体基板の要部断面図であ
る。
【図６】本発明の一実施の形態であるＣＭＯＳデバイス
の製造方法の一例を示す半導体基板の要部断面図であ
る。
の製造方法の一例を示す半導体基板の要部断面図であ
る。
【図７】本発明の一実施の形態であるＣＭＯＳデバイス
の製造方法の一例を示す半導体基板の要部断面図であ
る。
の製造方法の一例を示す半導体基板の要部断面図であ
る。
【図８】本発明の一実施の形態であるＣＭＯＳデバイス
の製造方法の一例を示す半導体基板の要部断面図であ
る。
の製造方法の一例を示す半導体基板の要部断面図であ
る。
【図９】本発明の一実施の形態であるＣＭＯＳデバイス
の製造方法の一例を示す半導体基板の要部断面図であ
る。
の製造方法の一例を示す半導体基板の要部断面図であ
る。
【図１０】本発明の一実施の形態であるＣＭＯＳデバイ
スの製造方法の一例を示す半導体基板の要部断面図であ
る。
スの製造方法の一例を示す半導体基板の要部断面図であ
る。
１ 製造装置 ２ 製造設備 ３ 除害設備 ４ チャンバ ５ 真空ポンプ ６ 排気配管 ７ ガス流量コントローラ ８ プラズマ電源 ９ 加熱用ヒータ １０ 除害用触媒 １１ 排ガス冷却部 １２ 排水部 １３ 排水口 １４ 排気口 １５ 排ガスモニタ １６ 制御ユニット １７ 通信ケーブル １８ 製造設備コントローラ １９ 上位着工端末 ２１ 半導体基板 ２２ 素子分離領域 ２３ ｐウェル ２４ ｎウェル ２５ ゲート絶縁膜２５ａ シリコン酸化膜 ２６ ゲート電極 ２６ａ シリコン多結晶膜 ２７ キャップ絶縁膜 ２７ａ シリコン酸化膜 ２８ フォトレジスト膜 ２９ サイドウォールスペーサ ３０ ｎ型半導体領域 ３１ ｐ型半導体領域 ３２ シリコン酸化膜 ３３ 接続孔 ３４ プラグ ３５ 配線 ３６ 層間絶縁膜 ３７ 接続孔 ３８ プラグ ３９ ストッパ絶縁膜 ４０ 絶縁膜 ４１ 配線溝 ４２ バリアメタル層 ４３ 配線
フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/31 Ｂ０１Ｄ 53/34 ＺＡＢ Ｆターム(参考） 3G091 AA00 AB01 AB04 BA14 CA01 CB00 DA08 DB10 EA26 EA33 HA01 HA36 4D002 AA22 AC10 BA05 BA12 CA20 GA02 GA03 GB02 GB11 4D048 AA11 CC38 CC51 CC52 DA01 DA02 DA03 DA08 DA20 5F004 AA16 BC08 CA02 CA09 CB01 5F045 BB08 BB20 EG07
Claims (5)
- 【請求項１】 基板を加工する製造設備に排ガス処理を
行う除害設備が排気配管を介して備わっており、前記製
造設備と前記除害設備との間で情報のやりとりを行うこ
とで、前記製造設備がアイドリング状態の時に前記除害
設備をアイドリング状態とすることを特徴とする排ガス
処理システム。 - 【請求項２】 基板を加工する製造設備に排ガス処理を
行う除害設備が排気配管を介して備わっており、前記製
造設備と前記除害設備との間で情報のやりとりを行うこ
とで、前記製造設備に設定された加工処理条件から前記
除害設備の排ガス処理条件が自動設定されることを特徴
とする排ガス処理システム。 - 【請求項３】 基板を加工する製造設備に排ガス処理を
行う除害設備が排気配管を介して備わっており、前記排
気配管に設置された排ガスモニタで測定される排ガス濃
度から、前記除害設備の排ガス処理条件が自動設定され
ることを特徴とする排ガス処理システム。 - 【請求項４】 基板を加工する製造設備に排ガス処理を
行う除害設備が排気配管を介して備わっており、前記製
造設備と前記除害設備との間で情報のやりとりを行うこ
とで、前記製造設備に設定された加工処理条件から前記
除害設備の排ガス処理条件が自動設定されて、前記製造
設備において基板が加工されることを特徴とする半導体
装置の製造方法。 - 【請求項５】 基板を加工する製造設備に排ガス処理を
行う除害設備が排気配管を介して備わっており、前記排
気配管に設置された排ガスモニタで測定される排ガス濃
度から、前記除害設備の排ガス処理条件が自動設定され
て、前記製造設備において基板が加工されることを特徴
とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001156239A JP2002353197A (ja) | 2001-05-25 | 2001-05-25 | 排ガス処理システムおよび半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001156239A JP2002353197A (ja) | 2001-05-25 | 2001-05-25 | 排ガス処理システムおよび半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002353197A true JP2002353197A (ja) | 2002-12-06 |
Family
ID=19000273
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001156239A Pending JP2002353197A (ja) | 2001-05-25 | 2001-05-25 | 排ガス処理システムおよび半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002353197A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005205330A (ja) * | 2004-01-23 | 2005-08-04 | Kanken Techno Co Ltd | パーフルオロコンパウンド排ガスのプラズマ分解処理方法および該方法を利用したプラズマ分解処理装置並びにこのプラズマ分解処理装置を搭載した排ガス処理システム |
| WO2007086283A1 (ja) * | 2006-01-27 | 2007-08-02 | Taiyo Nippon Sanso Corporation | 排ガスの処理装置 |
| JP2009530821A (ja) * | 2006-03-16 | 2009-08-27 | アプライド マテリアルズ インコーポレイテッド | 軽減システムの改善された操作方法及び装置 |
| JP2010217021A (ja) * | 2009-03-17 | 2010-09-30 | Koyo Thermo System Kk | ガス検出装置およびそれを備えた酸窒化処理設備 |
| KR20110111456A (ko) * | 2009-01-01 | 2011-10-11 | 어플라이드 머티어리얼스, 인코포레이티드 | 유출물 기체의 개선된 저감 |
-
2001
- 2001-05-25 JP JP2001156239A patent/JP2002353197A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005205330A (ja) * | 2004-01-23 | 2005-08-04 | Kanken Techno Co Ltd | パーフルオロコンパウンド排ガスのプラズマ分解処理方法および該方法を利用したプラズマ分解処理装置並びにこのプラズマ分解処理装置を搭載した排ガス処理システム |
| WO2007086283A1 (ja) * | 2006-01-27 | 2007-08-02 | Taiyo Nippon Sanso Corporation | 排ガスの処理装置 |
| JP2007196160A (ja) * | 2006-01-27 | 2007-08-09 | Taiyo Nippon Sanso Corp | 排ガスの処理装置 |
| JP2009530821A (ja) * | 2006-03-16 | 2009-08-27 | アプライド マテリアルズ インコーポレイテッド | 軽減システムの改善された操作方法及び装置 |
| JP2009530822A (ja) * | 2006-03-16 | 2009-08-27 | アプライド マテリアルズ インコーポレイテッド | 電子デバイス製造システムの操作を改善する方法及び装置 |
| KR20110111456A (ko) * | 2009-01-01 | 2011-10-11 | 어플라이드 머티어리얼스, 인코포레이티드 | 유출물 기체의 개선된 저감 |
| JP2012514531A (ja) * | 2009-01-01 | 2012-06-28 | アプライド マテリアルズ インコーポレイテッド | 排ガス削減の改善 |
| KR101709525B1 (ko) | 2009-01-01 | 2017-02-23 | 어플라이드 머티어리얼스, 인코포레이티드 | 유출물 가스의 개선된 저감 |
| JP2010217021A (ja) * | 2009-03-17 | 2010-09-30 | Koyo Thermo System Kk | ガス検出装置およびそれを備えた酸窒化処理設備 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI815809B (zh) | 無水的蝕刻方法 | |
| US10354888B2 (en) | Method and apparatus for anisotropic tungsten etching | |
| US7736942B2 (en) | Substrate processing apparatus, substrate processing method and storage medium | |
| US7344983B2 (en) | Clustered surface preparation for silicide and metal contacts | |
| TWI777975B (zh) | 用以減少泵抽排氣系統中之排出物積累的系統及方法 | |
| CN105556643A (zh) | 用于利用循环蚀刻工艺对蚀刻停止层进行蚀刻的方法 | |
| JP2003152102A (ja) | 半導体集積回路装置の製造方法 | |
| WO2014035933A1 (en) | Methods and apparatus for forming tantalum silicate layers on germanium or iii-v semiconductor devices | |
| CN105745740A (zh) | 用于稳定蚀刻后界面以使下一处理步骤之前的队列时间问题最小化的方法 | |
| JP2004111737A (ja) | 半導体装置の製造方法 | |
| TW202044560A (zh) | 用於記憶體應用的垂直電晶體製造 | |
| US5981373A (en) | Semiconductor device, method for manufacturing the same, apparatus for manufacturing the same | |
| JP2002353197A (ja) | 排ガス処理システムおよび半導体装置の製造方法 | |
| TWI808561B (zh) | 因具有由包含銅之合金構成的元件之基板處理室所產生的銅汙染之降低系統及方法 | |
| WO2002093635A1 (en) | Semiconductor integrated circuit device and production method thereof | |
| JP2006336069A (ja) | 半導体装置の製造方法 | |
| JP2003179052A (ja) | 半導体装置の製造方法、成膜時間の決定方法、チャンバー、化学気相成長装置及びそのボート、エッチング装置、並びに成膜処理システム | |
| KR20160145510A (ko) | 초박막 접합들을 형성하기 위한 시스템들 및 방법들 | |
| JP2003282465A (ja) | 半導体装置の製造方法 | |
| US9691590B2 (en) | Selective removal of boron doped carbon hard mask layers | |
| JP2006269528A (ja) | 半導体処理装置 | |
| JP2004031394A (ja) | 半導体装置の製造方法 | |
| US20130095665A1 (en) | Systems and methods for processing substrates | |
| US20040214413A1 (en) | Semiconductor device manufacturing method and film forming method | |
| JP4849711B2 (ja) | 半導体集積回路装置の製造方法 |