JP2002353140A - Semiconductor device and its fabricating method - Google Patents

Semiconductor device and its fabricating method

Info

Publication number
JP2002353140A
JP2002353140A JP2002045913A JP2002045913A JP2002353140A JP 2002353140 A JP2002353140 A JP 2002353140A JP 2002045913 A JP2002045913 A JP 2002045913A JP 2002045913 A JP2002045913 A JP 2002045913A JP 2002353140 A JP2002353140 A JP 2002353140A
Authority
JP
Japan
Prior art keywords
semiconductor device
silicon film
region
laser beam
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002045913A
Other languages
Japanese (ja)
Other versions
JP4289816B2 (en
Inventor
Naoki Makita
直樹 牧田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2002045913A priority Critical patent/JP4289816B2/en
Publication of JP2002353140A publication Critical patent/JP2002353140A/en
Application granted granted Critical
Publication of JP4289816B2 publication Critical patent/JP4289816B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To realize a high performance semiconductor element in which the characteristics are stabilized by suppressing variation, and to fabricate a high integration high performance semiconductor device by a convenient high yield fabrication process. SOLUTION: The semiconductor device has a silicon film including a crystal region wherein the crystal region of the silicon film includes an active region 109 in which migration of carriers is controlled. The active region 109 comprises a group of linear grains arranged substantially in one direction (Y axis) and contains catalyst element Ni for accelerating crystallization of an amorphous silicon film. The lattices of individual grains belonging to the group of linear grains are continuous, in atomic level, to the lattices of adjacent grains through a small inclination angle grain boundary GB located between.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法に関し、更に詳しく言えば、非晶質ケイ素膜
を結晶化した結晶性ケイ素膜を活性領域とする半導体装
置及びその製造方法に関する。特に、本発明は、絶縁表
面を有する基板上に設けられた薄膜トランジスタ(TF
T)を用いた半導体装置に有効であり、アクティブマト
リクス型の液晶表示装置、密着型イメージセンサー、三
次元ICなどに利用できる。
The present invention relates to a semiconductor device and a method of manufacturing the same, and more particularly, to a semiconductor device having a crystalline silicon film obtained by crystallizing an amorphous silicon film as an active region, and a method of manufacturing the same. In particular, the present invention relates to a thin film transistor (TF) provided on a substrate having an insulating surface.
This is effective for a semiconductor device using T), and can be used for an active matrix liquid crystal display device, a contact image sensor, a three-dimensional IC, and the like.

【0002】[0002]

【従来の技術】近年、大型で高解像度の液晶表示装置、
高速で高解像度の密着型イメージセンサー、三次元IC
などへの実現に向けて、ガラス等の絶縁基板上や、絶縁
膜上に高性能な半導体素子を形成する試みがなされてい
る。これらの装置に用いられる半導体素子には、薄膜状
のケイ素半導体を用いるのが一般的である。薄膜状のケ
イ素半導体としては、非晶質ケイ素半導体(a−Si)
からなるものと結晶性を有するケイ素半導体からなるも
のの2つに大別される。
2. Description of the Related Art In recent years, large and high resolution liquid crystal display devices have been developed.
High-speed, high-resolution contact image sensor, 3D IC
In order to realize such a technique, attempts have been made to form a high-performance semiconductor element on an insulating substrate such as glass or an insulating film. In general, a thin film silicon semiconductor is used for a semiconductor element used in these devices. As the thin film silicon semiconductor, an amorphous silicon semiconductor (a-Si)
And those composed of crystalline silicon semiconductors.

【0003】非晶質ケイ素半導体は作製温度が低く、気
相法で比較的容易に作製することが可能で量産性に富む
ため、最も一般的に用いられているが、導電性等の物性
が結晶性を有するケイ素半導体に比べて劣るため、今後
より高速特性を得るためには、結晶性を有するケイ素半
導体からなる半導体装置の作製方法の確立が強く求めら
れていた。
[0003] Amorphous silicon semiconductors are most commonly used because they have a low production temperature, can be produced relatively easily by a gas phase method, and have high mass productivity. Since it is inferior to a crystalline silicon semiconductor, a method for manufacturing a semiconductor device made of a crystalline silicon semiconductor has been strongly demanded in order to obtain higher-speed characteristics in the future.

【0004】これら結晶性を有する薄膜状のケイ素半導
体を得る方法としては、非晶質の半導体膜を成膜してお
き、レーザ光のエネルギーにより結晶性を有せしめる方
法が一般的に用いられている。この方法では、溶融固化
過程の結晶化現象を利用するため、小粒径ながら粒界が
良好に処理され、比較的高品質な結晶性ケイ素膜が得ら
れるが、現在最も一般的に使用されているエキシマレー
ザを例にとると、未だ十分な安定性のものが得られてお
らず、半導体装置の性能面でも十分ではない。特にレー
ザの照射パワーを上げると、全体的に結晶性は向上する
が、ばらつきが大きくなるといった問題点がある。
As a method for obtaining a silicon semiconductor in the form of a thin film having crystallinity, a method in which an amorphous semiconductor film is formed and crystallinity is imparted by the energy of laser light is generally used. I have. In this method, the crystallization phenomenon in the melt-solidification process is utilized, so that the grain boundaries are favorably processed in spite of the small grain size, and a relatively high-quality crystalline silicon film is obtained. Taking an excimer laser as an example, a laser having sufficient stability has not yet been obtained, and the performance of a semiconductor device is not sufficient. In particular, when the irradiation power of the laser is increased, the crystallinity is generally improved, but there is a problem that the dispersion is increased.

【0005】また、その他の有用な方法として、非晶質
ケイ素膜の結晶化を助長する触媒元素を利用する方法が
ある。具体的には、非晶質ケイ素膜の表面にニッケルや
パラジウム等の金属元素を微量に導入させ、しかる後に
加熱を行なうことで、加熱温度の低温化および処理時間
の短縮、そして結晶性の向上を図るものである。
As another useful method, there is a method utilizing a catalytic element which promotes crystallization of an amorphous silicon film. Specifically, a small amount of a metal element such as nickel or palladium is introduced on the surface of the amorphous silicon film, and then heating is performed, thereby lowering the heating temperature, shortening the processing time, and improving the crystallinity. It is intended.

【0006】このような方法により得られた結晶性ケイ
素膜を用いて半導体装置を作製すると、従来よりは高性
能な半導体装置は得られるが、未だその性能は不十分で
ある。従って、特開平7−161634号公報では、触
媒元素を導入して固相結晶化した結晶性ケイ素膜の結晶
性を更に高めるため、前記触媒元素による結晶化工程の
後に、更にレーザ光などの強光を照射する工程を追加し
ている。すなわち、この工程により、触媒元素を用い加
熱処理で結晶化された結晶性ケイ素膜の結晶性を更に高
め、その結果、半導体装置の高速化を図ろうとするもの
である。
When a semiconductor device is manufactured using the crystalline silicon film obtained by such a method, a semiconductor device having higher performance than before can be obtained, but its performance is still insufficient. Therefore, in Japanese Patent Application Laid-Open No. Hei 7-161634, in order to further enhance the crystallinity of a crystalline silicon film that has been solid-phase crystallized by introducing a catalytic element, the intensity of laser light or the like is further increased after the crystallization step using the catalytic element. A step of irradiating light is added. That is, in this step, the crystallinity of the crystalline silicon film crystallized by the heat treatment using the catalytic element is further enhanced, and as a result, the speed of the semiconductor device is increased.

【0007】[0007]

【発明が解決しようとする課題】前記触媒元素を用い結
晶化されたケイ素膜は、良好な結晶性を有してはいる
が、各結晶粒内には欠陥が多い。従って、本発明の目的
とする高性能半導体装置の活性層に用いるケイ素膜とし
ては、より結晶欠陥を低減させた高品質な結晶性ケイ素
膜が望まれる。結晶性をより高めるためには、特開平7
−161634公報のように、触媒元素による結晶成長
後にレーザ光を照射する方法がある。
The silicon film crystallized using the catalyst element has good crystallinity, but has many defects in each crystal grain. Therefore, as a silicon film used for an active layer of a high-performance semiconductor device aimed at by the present invention, a high-quality crystalline silicon film with further reduced crystal defects is desired. To further improve the crystallinity, refer to
There is a method of irradiating a laser beam after crystal growth by a catalytic element as described in 161634.

【0008】しかしながら、実際に、触媒元素により結
晶化された結晶性ケイ素膜にレーザ照射すると、低いレ
ーザパワーでは、ほとんど効果がなく、元の結晶状態を
略維持するだけで改善されない状態となる。逆に、高い
レーザパワーでは、元の結晶状態がリセットされ、レー
ザのみにより結晶化されたのと同様の状態になる。この
ようになった場合には、従来のレーザ結晶化法と同様
に、結晶性のばらつきの問題が生じることになる。
However, when a crystalline silicon film crystallized by a catalytic element is actually irradiated with a laser, there is almost no effect at a low laser power, and the state is not improved because the original crystalline state is almost maintained. Conversely, when the laser power is high, the original crystal state is reset, and a state similar to that obtained by crystallization using only the laser is obtained. In such a case, a problem of crystallinity variation occurs as in the conventional laser crystallization method.

【0009】本発明は上記の事情に鑑みてなされたもの
であり、その主な目的は、特性ばらつきが少ない安定し
た特性の高性能半導体素子を実現し、集積度の高い高性
能半導体装置を簡便で高歩留まりな製造工程プロセスに
より得ることにある。
The present invention has been made in view of the above circumstances, and a main object of the present invention is to realize a high-performance semiconductor element having stable characteristics with little characteristic variation and to easily provide a high-performance semiconductor device with a high degree of integration. And a high-yield manufacturing process.

【0010】[0010]

【課題を解決するための手段】本発明による半導体装置
は、結晶領域を含むケイ素膜を備えた半導体装置であっ
て、前記ケイ素膜の結晶領域はキャリアの移動が制御さ
れる活性領域を含み、前記活性領域は、概略一方向に沿
って並んだライン状結晶粒の群から構成され、非晶質ケ
イ素膜の結晶化を助長する触媒元素を含有している。
According to the present invention, there is provided a semiconductor device having a silicon film including a crystal region, wherein the crystal region of the silicon film includes an active region in which carrier movement is controlled, The active region is composed of a group of linear crystal grains arranged substantially in one direction, and contains a catalytic element that promotes crystallization of the amorphous silicon film.

【0011】ある好ましい実施形態において、前記ケイ
素膜は、絶縁表面を有する基板に支持されている。
[0011] In a preferred embodiment, the silicon film is supported on a substrate having an insulating surface.

【0012】ある好ましい実施形態において、前記ライ
ン状結晶粒の群は、前記活性領域の一端から他端まで延
びている。
In a preferred embodiment, the group of linear crystal grains extends from one end to the other end of the active region.

【0013】ある好ましい実施形態において、前記活性
領域は、前記基板上に複数配列されている。
In a preferred embodiment, a plurality of the active regions are arranged on the substrate.

【0014】ある好ましい実施形態において、前記ライ
ン状結晶粒の群に属する個々の結晶粒の格子と隣接する
結晶粒の格子は、それらの間に位置する結晶粒界を介し
て、原子レベルで連続している。
In a preferred embodiment, the lattice of the individual grains belonging to the group of the linear crystal grains and the lattice of the adjacent grains are continuous at an atomic level via a grain boundary located therebetween. are doing.

【0015】ある好ましい実施形態において、前記ライ
ン状結晶粒の群に属する個々の結晶粒と隣接する結晶粒
子との間には、小傾角結晶粒界が形成されている。
In a preferred embodiment, a small-angle crystal grain boundary is formed between each crystal grain belonging to the group of linear crystal grains and an adjacent crystal grain.

【0016】前記結晶粒界における結晶方位の傾角は、
前記ケイ素膜の表面に平行な面内において10°以下で
あることが好ましい。
The inclination of the crystal orientation at the crystal grain boundary is:
It is preferable that the angle is 10 ° or less in a plane parallel to the surface of the silicon film.

【0017】前記結晶粒界は、前記ケイ素膜のうち、セ
コエッチング法によってエッチングされる部分に位置
し、前記結晶粒は、前記結晶粒界に囲まれた領域によっ
て規定される。また、前記結晶方位の傾角は、EBSP
法による測定値で規定される。
The crystal grain boundary is located at a portion of the silicon film to be etched by the Secco etching method, and the crystal grain is defined by a region surrounded by the crystal grain boundary. The inclination of the crystal orientation is EBSP.
It is specified by the measured value by the method.

【0018】ある好ましい実施形態において、前記活性
領域でのキャリアの移動方向と、前記活性領域を構成し
ているライン状結晶粒が延びている方向とが概略平行に
なるようにレイアウトが規定されている。
In a preferred embodiment, the layout is defined so that the direction of movement of carriers in the active region and the direction in which the linear crystal grains constituting the active region extend are substantially parallel. I have.

【0019】ある好ましい実施形態において、前記活性
領域に形成されたチャネル領域は、ニッケル元素を1×
1016〜5×1017atoms/cm3の濃度で含有し
ている。
In a preferred embodiment, the channel region formed in the active region includes nickel element of 1 ×.
It is contained at a concentration of 10 16 to 5 × 10 17 atoms / cm 3 .

【0020】本発明による半導体装置の製造方法は、非
晶質ケイ素の結晶化を促進する触媒元素を含有するケイ
素膜を用意する工程と、前記ケイ素膜に対してレーザ光
を照射しながら、前記支持部材および/またはレーザ光
を一方向に走査させ、それによって、先にレーザ光の照
射によって結晶化した領域の結晶性を反映した結晶領域
を走査方向に沿って順次形成する結晶化工程とを含む。
The method for manufacturing a semiconductor device according to the present invention comprises the steps of: preparing a silicon film containing a catalytic element for promoting crystallization of amorphous silicon; and irradiating the silicon film with a laser beam. A crystallization step of causing the support member and / or the laser beam to scan in one direction, thereby sequentially forming a crystal region reflecting the crystallinity of the region crystallized by the irradiation of the laser beam in the scanning direction. Including.

【0021】本発明による半導体装置の製造方法は、非
晶質ケイ素の結晶化を促進する触媒元素を含有するケイ
素膜を用意する工程と、前記ケイ素膜に対してパルスレ
ーザ光を照射しながら、前記支持部材および/またはレ
ーザ光を一方向に走査させ、それによって、前段パルス
レーザ光の照射によって結晶化した領域の結晶性を反映
した結晶領域を走査方向に沿って順次形成する結晶化工
程とを含む。
The method of manufacturing a semiconductor device according to the present invention comprises the steps of: preparing a silicon film containing a catalytic element for promoting crystallization of amorphous silicon; and irradiating the silicon film with a pulse laser beam. A crystallization step of scanning the support member and / or the laser beam in one direction, thereby sequentially forming a crystal region reflecting the crystallinity of the region crystallized by irradiation of the pre-pulse laser beam along the scanning direction; including.

【0022】本発明による半導体装置は、非晶質ケイ素
の結晶化を促進する触媒元素を含有するケイ素膜を用意
する工程と、前記ケイ素膜に対して連続発振レーザ光を
照射しながら、前記支持部材および/またはレーザ光を
一方向に走査させ、それによって、先に連続発振レーザ
光の照射によって結晶化した領域の結晶性を反映した結
晶領域を走査方向に沿って順次形成する結晶化工程とを
含む。
A semiconductor device according to the present invention comprises a step of preparing a silicon film containing a catalytic element for promoting crystallization of amorphous silicon, and a step of irradiating the silicon film with a continuous oscillation laser beam while irradiating the silicon film with a continuous wave laser beam. A crystallization step of scanning the member and / or the laser beam in one direction, thereby sequentially forming a crystal region reflecting the crystallinity of the region crystallized by the irradiation of the continuous wave laser beam along the scanning direction. including.

【0023】ある好ましい実施形態において、前記ケイ
素膜を用意する工程は、絶縁表面を有する部材上にケイ
素膜を堆積する工程と、前記ケイ素膜に対して、前記触
媒元素を導入する工程とを含む。
In a preferred embodiment, the step of preparing the silicon film includes a step of depositing a silicon film on a member having an insulating surface, and a step of introducing the catalytic element into the silicon film. .

【0024】ある好ましい実施形態において、前記結晶
化工程における前記パルスレーザ光の走査ピッチは、前
記パルスレーザ光の照射によって溶融する領域が、前記
結晶化した領域の結晶性を反映して再結晶化できるよう
に設定されている。
In a preferred embodiment, the scanning pitch of the pulse laser beam in the crystallization step is such that a region melted by the irradiation of the pulse laser beam is recrystallized by reflecting the crystallinity of the crystallized region. It is set to be able to.

【0025】前記パルスレーザ光の走査ピッチは、0.
1μmから1μmの範囲にあることが好ましい。
The scanning pitch of the pulse laser beam is set to 0.1.
It is preferably in the range of 1 μm to 1 μm.

【0026】ある好ましい実施形態において、前記パル
スレーザ光の前記非晶質ケイ素膜表面におけるビーム断
面形状は概略長尺矩形状であり、前記パルスレーザ光の
走査方向は、前記ビーム断面形状の長尺方向に垂直に設
定される。
In a preferred embodiment, a beam cross-sectional shape of the pulse laser light on the surface of the amorphous silicon film is substantially long and rectangular, and a scanning direction of the pulse laser light is long. Set perpendicular to the direction.

【0027】ある好ましい実施形態において、前記結晶
化工程において、前記パルスレーザ光の走査方向に沿っ
て測定された前記パルスレーザ光の強度プロファイル
は、前記走査方向の後方に位置する領域で急峻に変化す
る矩形波形状を有している。
In a preferred embodiment, in the crystallization step, an intensity profile of the pulse laser beam measured along a scanning direction of the pulse laser beam changes sharply in a region located behind the scanning direction. It has a rectangular wave shape.

【0028】ある好ましい実施形態において、前記パル
スレーザ光の強度プロフィルは、光源から出射されたパ
ルスレーザ光のうち、前記走査方向に沿って後方に位置
する端部を遮断することにより得られたものである。
In a preferred embodiment, the intensity profile of the pulsed laser light is obtained by cutting off an end portion of the pulsed laser light emitted from a light source located rearward in the scanning direction. It is.

【0029】ある好ましい実施形態において、前記光源
から出射されたパルスレーザ光の遮断される部分は、前
記強度プロファイルのうち、前記非晶質ケイ素膜の結晶
化に必要なレベルよりも低いレベルを持つ部分である。
In a preferred embodiment, a portion where the pulse laser beam emitted from the light source is cut off has a level of the intensity profile lower than a level required for crystallization of the amorphous silicon film. Part.

【0030】ある好ましい実施形態において、前記結晶
化工程における前記パルスレーザ光の強度は、前記非晶
質ケイ素膜が膜厚方向の全体にわたって溶融するレベル
にある。
[0030] In a preferred embodiment, the intensity of the pulsed laser beam in the crystallization step is at a level at which the amorphous silicon film is melted in the entire thickness direction.

【0031】前記パルスレーザ光として波長が400n
m以下のエキシマレーザ光を用い、前記ケイ素膜の表面
上でのエネルギー密度が250mJ/cm2以上となる
ように照射条件を設定することが好ましい。
The pulse laser beam has a wavelength of 400 n.
It is preferable to set the irradiation conditions so that the energy density on the surface of the silicon film is 250 mJ / cm 2 or more using excimer laser light of m or less.

【0032】ある好ましい実施形態において、前記ケイ
素膜に連続発振レーザ光を照射する工程は、前記連続発
振レーザ光により照射領域のケイ素膜を溶融し、連続発
振レーザ光の走査に伴い、固体/液体界面を移動させな
がら、順次結晶化を行なう。
In a preferred embodiment, the step of irradiating the silicon film with a continuous wave laser beam includes melting the silicon film in an irradiation area with the continuous wave laser beam, and scanning the solid film with the continuous wave laser beam. Crystallization is performed sequentially while moving the interface.

【0033】ある好ましい実施形態において、前記結晶
化工程における前記連続発振レーザ光の強度は、前記ケ
イ素膜が膜厚方向の全体にわたって溶融するレベルにあ
る。
[0033] In a preferred embodiment, the intensity of the continuous wave laser beam in the crystallization step is at a level at which the silicon film melts over the entire thickness direction.

【0034】ある好ましい実施形態において、前記連続
発振レーザ光として、固体レーザを用いる。
In a preferred embodiment, a solid-state laser is used as the continuous wave laser light.

【0035】ある好ましい実施形態においては、前記レ
ーザ光の走査方向に対して、前記活性領域においてキャ
リアの流れる方向が前記レーザ光の走査方向に対して概
略平行となるようにレイアウトが規定されている。
In a preferred embodiment, the layout is defined so that the direction in which carriers flow in the active region is substantially parallel to the scanning direction of the laser light with respect to the scanning direction of the laser light. .

【0036】本発明による半導体装置の製造方法は、非
晶質ケイ素の結晶化を促進する触媒元素を含有する非晶
質ケイ素膜を用意する工程と、前記非晶質ケイ素膜に対
してパルスレーザ光を照射しながら、前記支持部材およ
び/またはレーザ光を一方向に走査させ、それによっ
て、前段パルスレーザ光の照射によって結晶化した領域
の結晶性を反映した結晶領域を走査方向に沿って順次形
成する結晶化工程とを含む。
A method for manufacturing a semiconductor device according to the present invention comprises the steps of: preparing an amorphous silicon film containing a catalytic element for promoting crystallization of amorphous silicon; While irradiating the light, the support member and / or the laser light is scanned in one direction, whereby the crystal regions reflecting the crystallinity of the regions crystallized by the irradiation of the pre-pulse laser light are sequentially arranged along the scanning direction. Crystallization step.

【0037】ある好ましい実施形態において、前記非晶
質ケイ素膜を用意する工程は、絶縁表面を有する部材上
に非晶質ケイ素膜を堆積する工程と、前記非晶質ケイ素
膜に対して、前記触媒元素を導入する工程とを含む。
[0037] In a preferred embodiment, the step of preparing the amorphous silicon film includes the steps of: depositing an amorphous silicon film on a member having an insulating surface; Introducing a catalytic element.

【0038】ある好ましい実施形態において、前記結晶
化工程における前記パルスレーザ光の走査ピッチは、前
記パルスレーザ光の照射によって溶融する領域が、前記
結晶化した領域の結晶性を反映して再結晶化できるよう
に設定されている。
[0038] In a preferred embodiment, the scanning pitch of the pulse laser beam in the crystallization step is such that a region melted by the irradiation of the pulse laser beam is recrystallized by reflecting the crystallinity of the crystallized region. It is set to be able to.

【0039】前記パルスレーザ光の走査ピッチは、0.
1μmから1μmの範囲にあることが好ましい。
The scanning pitch of the pulse laser beam is set to 0.1.
It is preferably in the range of 1 μm to 1 μm.

【0040】ある好ましい実施形態において、前記パル
スレーザ光の前記非晶質ケイ素膜表面におけるビーム断
面形状は概略長尺矩形状であり、前記パルスレーザ光の
走査方向は、前記ビーム断面形状の長尺方向に垂直に設
定される。
In a preferred embodiment, a beam cross section of the pulse laser beam on the surface of the amorphous silicon film is substantially long and rectangular, and a scanning direction of the pulse laser beam is long. Set perpendicular to the direction.

【0041】ある好ましい実施形態において、前記結晶
化工程において、前記パルスレーザ光の走査方向に沿っ
て測定された前記パルスレーザ光の強度プロファイル
は、前記走査方向の後方に位置する領域で急峻に変化す
る矩形波形状を有している。
In a preferred embodiment, in the crystallization step, an intensity profile of the pulse laser light measured along a scanning direction of the pulse laser light changes sharply in a region located behind the scanning direction. It has a rectangular wave shape.

【0042】ある好ましい実施形態において、前記パル
スレーザ光の強度プロフィルは、光源から出射されたパ
ルスレーザ光のうち、前記走査方向に沿って後方に位置
する端部を遮断することにより得られたものである。
In one preferred embodiment, the intensity profile of the pulsed laser light is obtained by cutting off an end portion of the pulsed laser light emitted from the light source located rearward in the scanning direction. It is.

【0043】ある好ましい実施形態において、前記光源
から出射されたパルスレーザ光の遮断される部分は、前
記強度プロファイルのうち、前記非晶質ケイ素膜の結晶
化に必要なレベルよりも低いレベルを持つ部分である。
In a preferred embodiment, a portion where the pulse laser beam emitted from the light source is cut off has a level of the intensity profile lower than a level required for crystallization of the amorphous silicon film. Part.

【0044】前記結晶化工程における前記パルスレーザ
光の強度は、前記非晶質ケイ素膜が膜厚方向の全体にわ
たって溶融するレベルにある。
The intensity of the pulse laser beam in the crystallization step is at a level at which the amorphous silicon film is melted over the entire thickness direction.

【0045】ある好ましい実施形態においては、前記パ
ルスレーザ光として波長が400nm以下のエキシマレ
ーザ光を用い、前記ケイ素膜の表面上でのエネルギー密
度が250mJ/cm2以上となるように照射条件を設
定する。
In a preferred embodiment, an excimer laser beam having a wavelength of 400 nm or less is used as the pulse laser beam, and irradiation conditions are set so that the energy density on the surface of the silicon film is 250 mJ / cm 2 or more. I do.

【0046】ある好ましい実施形態において、前記パル
スレーザ光の走査方向に対して、前記活性領域において
キャリアの流れる方向が前記パルスレーザ光の走査方向
に対して概略垂直となるようにレイアウトが規定されて
いる。
In a preferred embodiment, the layout is defined such that the direction in which carriers flow in the active region is substantially perpendicular to the scanning direction of the pulsed laser beam with respect to the scanning direction of the pulsed laser beam. I have.

【0047】ある好ましい実施形態において、前記触媒
元素として、Ni、Co、Fe、Pd、Pt、Cu、お
よびAuからなる群から選択された少なくとも一つの元
素を用いる。
In one preferred embodiment, at least one element selected from the group consisting of Ni, Co, Fe, Pd, Pt, Cu, and Au is used as the catalyst element.

【0048】ある好ましい実施形態では、前記結晶性化
工程の後、前記ケイ素膜のうちチャネル領域として最終
的に機能する領域以外の領域に対して、5族Bから選択
された元素を導入する工程と、加熱処理により、5族B
から選択された元素が導入された領域へ前記触媒元素を
移動させ、それによって前記触媒元素の前記チャネル領
域中における濃度を相対的に低下させる工程とを更に含
む。
In a preferred embodiment, after the crystallization step, a step of introducing an element selected from Group V B into a region of the silicon film other than a region finally functioning as a channel region. And heat treatment, group V B
Transferring the catalytic element to the region where the element selected from the above is introduced, thereby relatively reducing the concentration of the catalytic element in the channel region.

【0049】ある好ましい実施形態において、前記加熱
処理による前記触媒元素の移動の方向は、前記パルスレ
ーザ光の走査方向と概略平行である。
[0049] In a preferred embodiment, a direction of movement of the catalyst element by the heat treatment is substantially parallel to a scanning direction of the pulse laser beam.

【0050】5族Bから選ばれた前記元素として、P、
N、As、Sb、およびBiからなる群から選択された
少なくとも一つの元素を用いることが好ましい。
As the element selected from Group V B, P,
It is preferable to use at least one element selected from the group consisting of N, As, Sb, and Bi.

【0051】[0051]

【発明の実施の形態】本発明の目的とする高性能な半導
体装置を実現するためには高品質な結晶性ケイ素膜が不
可欠である。本発明による半導体装置の活性領域は、概
略一方向に沿って並んだ線状(ライン状)の結晶粒群に
より構成されており、活性領域は非晶質ケイ素膜の結晶
化を助長する一定量の触媒元素を含有している。
DESCRIPTION OF THE PREFERRED EMBODIMENTS A high-quality crystalline silicon film is indispensable for realizing a high-performance semiconductor device aimed at by the present invention. The active region of the semiconductor device according to the present invention is composed of a group of linear (line-shaped) crystal grains arranged substantially in one direction, and the active region has a predetermined amount for promoting crystallization of the amorphous silicon film. Of the catalyst element.

【0052】本発明によれば、結晶粒界の影響を小さく
抑えることができるとともに、結晶粒界における半導体
キャリアに対するトラップ密度を低減し、トラップ準位
のエネルギーもより浅く抑えることができる。その結
果、高い電流駆動能力を持つ半導体素子を実現できるだ
けではなく、半導体素子間の特性ばらつきを低減し、安
定した特性を発揮させることが可能になる。
According to the present invention, the influence of the crystal grain boundary can be suppressed to a small value, the trap density of semiconductor carriers at the crystal grain boundary can be reduced, and the energy of the trap level can be suppressed to be shallower. As a result, it is possible not only to realize a semiconductor device having a high current driving capability, but also to reduce variation in characteristics between semiconductor devices and exhibit stable characteristics.

【0053】本発明では、上記のライン状結晶粒群間に
位置する結晶粒界が原子レベルで連続的に格子がつなが
った状態にある。この状態において、結晶粒界でのキャ
リアのトラップ密度およびエネルギー準位が最も小さく
なる。また、結晶粒間で連続的に格子がつながっている
ということは、隣接するライン状の結晶粒の結晶粒界が
いわゆる「小傾角粒界」を構成していることを意味す
る。このような小傾角粒界では、結晶方位のずれが小さ
な回転角で生じている。すなわち、結晶粒界では格子自
体の並びが小さな角度で回転している(屈折している)
が、隣接する結晶粒の格子同士は連続している。このよ
うな場合に、結晶粒界でのキャリアのトラップ密度およ
びエネルギー準位が最も小さくなるため、半導体装置の
動作速度が向上し、素子間の特性ばらつきが低減され
る。
In the present invention, the crystal grain boundaries located between the above-mentioned groups of linear crystal grains are in a state where lattices are continuously connected at the atomic level. In this state, the carrier trap density and the energy level at the crystal grain boundaries are minimized. Further, that the lattice is continuously connected between the crystal grains means that the crystal grain boundaries of adjacent linear crystal grains constitute a so-called “small tilt grain boundary”. In such a small-angle grain boundary, a shift in crystal orientation occurs at a small rotation angle. In other words, at the crystal grain boundaries, the arrangement of the lattice itself is rotated (refracted) by a small angle.
However, the lattices of adjacent crystal grains are continuous. In such a case, the carrier trap density and the energy level at the crystal grain boundary are minimized, so that the operation speed of the semiconductor device is improved and the characteristic variation between elements is reduced.

【0054】上記の小傾角結晶粒界における結晶方位の
回転角は10°以内であることが望ましい。回転角が1
0°以内であれば、粒界部での格子の連続性は略保た
れ、半導体キャリアに対するトラップ密度およびトラッ
プ準位のエネルギーを大きく低減できるからである。
It is desirable that the rotation angle of the crystal orientation at the small-angle crystal grain boundary is within 10 °. Rotation angle is 1
If the angle is within 0 °, the continuity of the lattice at the grain boundary portion is substantially maintained, and the trap density and the energy of the trap level with respect to the semiconductor carrier can be greatly reduced.

【0055】従来、非晶質ケイ素膜に特殊な条件でレー
ザ光を照射することにより概略一方向に沿って並んだラ
イン状の結晶粒群を得る方法は知られているが、従来の
方法によって得られた結晶においては、隣接する結晶粒
間の面方位に関連性が無く、それぞれの結晶粒は独立し
た面方位を有していた。このような場合、本発明に比
べ、キャリアに対する結晶粒界のトラップ性が大きく、
結晶粒を越えてキャリアが移動しなければならない半導
体素子があると、その半導体素子の特性は著しく低下す
るとともに、素子間の特性のばらつきが大きくなるとい
う問題があった。この場合、ライン方向に対してキャリ
アの移動方向が平行または垂直となるようにTFTを作
製した場合、各TFTにおける電界効果移動度(以下、
単に「移動度」と称する)は5倍程度の大きな差を示し
ていた。
Conventionally, there has been known a method of irradiating a laser beam to an amorphous silicon film under special conditions to obtain a group of linear crystal grains arranged substantially in one direction. In the obtained crystal, the plane orientation between adjacent crystal grains was not relevant, and each crystal grain had an independent plane orientation. In such a case, compared to the present invention, the trapping property of the crystal grain boundaries for the carrier is large,
When there is a semiconductor element in which carriers have to move beyond the crystal grains, the characteristics of the semiconductor element are remarkably deteriorated, and there is a problem that the characteristic variation between the elements is increased. In this case, when TFTs are manufactured such that the carrier movement direction is parallel or perpendicular to the line direction, the field-effect mobility (hereinafter, referred to as “the field effect mobility”) of each TFT.
(Referred to simply as "mobility") showed a large difference of about 5 times.

【0056】これに対し、本発明では、上記配置でTF
Tを作製した場合、電流の方位による移動度の差は1.
5倍から2倍程度である。また、本発明によれば、移動
度の平均値が従来例に比べて向上するため、素子の設計
レイアウトの自由度が向上する。
On the other hand, in the present invention, in the above arrangement, the TF
When T was manufactured, the difference in mobility depending on the direction of the current was 1.
It is about 5 to 2 times. Further, according to the present invention, since the average value of the mobility is improved as compared with the conventional example, the degree of freedom of the element design layout is improved.

【0057】なお、本明細書における「結晶粒界」と
は、結晶のうち、セコエッチング法によってエッチング
される部位であり、「結晶粒」とは、結晶粒界に囲まれ
た結晶領域である。また、本明細書における「結晶粒群
の面方位」および「結晶粒界での結晶方位の傾角」は、
EBSP法により測定された値である。
In the present specification, the “crystal grain boundary” is a portion of the crystal that is etched by the Secco etching method, and the “crystal grain” is a crystal region surrounded by the crystal grain boundary. . Further, the “plane orientation of the crystal grain group” and “the tilt angle of the crystal orientation at the crystal grain boundary” in the present specification are:
This is a value measured by the EBSP method.

【0058】本発明の半導体装置においては、活性領域
を構成するライン状結晶粒の長軸方向が活性領域におけ
るキャリア移動方向と概略平行となるようにレイアウト
の設計がなされることが好ましい。前述のように、本発
明によれば、ライン状の結晶粒が隣接する結晶粒界での
キャリアに対するトラップ性が従来例に比べて充分に小
さいが、結晶粒界部がキャリア移動度に与える影響は皆
無ではない。このため、特に高いキャリア移動度が求め
られる素子においては、活性領域でのキャリア移動方向
と結晶粒の長軸方向とを概略平行とすることにより、キ
ャリアに対する粒界の影響を極力排除することが好まし
い。ただし、このような配置をとらない素子でも、本発
明によれば、従来例よりも高い移動度が達成される。
In the semiconductor device of the present invention, it is preferable that the layout is designed so that the major axis direction of the linear crystal grains constituting the active region is substantially parallel to the carrier moving direction in the active region. As described above, according to the present invention, although the trapping property for carriers at the crystal grain boundaries adjacent to the line-shaped crystal grains is sufficiently smaller than that of the conventional example, the influence of the crystal grain boundary portions on the carrier mobility is reduced. Is not nothing. For this reason, in an element requiring particularly high carrier mobility, it is possible to minimize the influence of the grain boundary on carriers by making the carrier movement direction in the active region substantially parallel to the major axis direction of the crystal grains. preferable. However, according to the present invention, even in an element that does not have such an arrangement, higher mobility than that of the conventional example can be achieved.

【0059】本発明による半導体装置は、隣接するライ
ン状の結晶粒の面方位を制御するために、非晶質ケイ素
の結晶化を促進する触媒元素が非晶質ケイ素膜に導入さ
れている。このような触媒元素としては、面方位を制御
するのに最も適したニッケルを用いることが好ましい。
In the semiconductor device according to the present invention, a catalyst element for promoting crystallization of amorphous silicon is introduced into the amorphous silicon film in order to control the plane orientation of adjacent linear crystal grains. As such a catalyst element, it is preferable to use nickel most suitable for controlling the plane orientation.

【0060】本発明では、結晶化のために導入した触媒
元素が、最終的に活性領域のチャネル領域として機能す
る領域に残存することになる。触媒元素としてニッケル
を用いる場合、チャネル領域に含まれるニッケルの濃度
は、1×1016〜5×1017atoms/cm3である
ことが望ましい。ニッケル濃度が5×1017atoms
/cm3を超えると、活性領域における多数の箇所にニ
ッケルシリサイドが形成され、半導体素子の特性が劣化
する。ニッケル濃度が5×1017atoms/cm3
下であれば、ニッケルはケイ素膜中に固溶し、シリサイ
ドとして析出せず、半導体装置への悪影響はみられな
い。逆に、活性領域中のニッケル濃度が1×1016at
oms/cm3よりも少ない場合、ニッケルによる触媒
効果は十分に得られず、結晶粒の面方位を十分に制御す
ることができない。
According to the present invention, the catalytic element introduced for crystallization ultimately remains in a region functioning as a channel region of the active region. When nickel is used as the catalyst element, the concentration of nickel contained in the channel region is desirably 1 × 10 16 to 5 × 10 17 atoms / cm 3 . Nickel concentration of 5 × 10 17 atoms
If it exceeds / cm 3 , nickel silicide will be formed at many locations in the active region, and the characteristics of the semiconductor element will be degraded. If the nickel concentration is 5 × 10 17 atoms / cm 3 or less, nickel is dissolved in the silicon film and does not precipitate as silicide, and no adverse effect on the semiconductor device is observed. Conversely, when the nickel concentration in the active region is 1 × 10 16 at
If it is less than oms / cm 3 , the catalytic effect of nickel cannot be sufficiently obtained, and the plane orientation of crystal grains cannot be sufficiently controlled.

【0061】なお、触媒として十分な効果が期待される
量のニッケルを導入し、結晶成長させた場合、結晶成長
の後、活性領域中のニッケル量を低減する公知の処理を
行なったとしても、ニッケル濃度を1×1016atom
s/cm3以下に低下させることはできない。
When a crystal is grown by introducing an amount of nickel which is expected to have a sufficient effect as a catalyst, even if a known process for reducing the amount of nickel in the active region is performed after the crystal growth, Nickel concentration of 1 × 10 16 atoms
It cannot be reduced below s / cm 3 .

【0062】次に、本発明による半導体装置の製造方法
を説明する。
Next, a method of manufacturing a semiconductor device according to the present invention will be described.

【0063】まず、絶縁表面を有する基板上に形成され
た非晶質ケイ素膜に、その結晶化を促進する触媒元素を
導入した後、この結晶性ケイ素膜に対してレーザ光を照
射しながら、基板および/またはレーザ光を一方向に走
査させる。こうすることにより、レーザ光が先に照射さ
れることによって結晶化された領域の結晶性を反映して
順次結晶化が進行することになる。なお、用いるレーザ
としては、パルスレーザや連続発振レーザを用いること
が可能である。
First, after introducing a catalytic element for promoting crystallization into an amorphous silicon film formed on a substrate having an insulating surface, the crystalline silicon film is irradiated with a laser beam. The substrate and / or the laser beam is scanned in one direction. By doing so, the crystallization proceeds sequentially reflecting the crystallinity of the region crystallized by the previous irradiation with the laser light. Note that a pulsed laser or a continuous wave laser can be used as a laser to be used.

【0064】特開平7−161634号公報に開示され
ている方法では、触媒元素を導入して加熱処理により固
相結晶成長させた後、レーザ光照射による再結晶化を行
なっている。この方法では、加熱処理によって結晶化さ
れた領域の影響を隣接領域に引き継がないようにパルス
レーザの走査が行なわれている。このパルスレーザの走
査工程では、新たな結晶粒界がランダムに生じるため、
触媒元素による結晶化の効果が低減される。このため、
従来のレーザ走査方法によって得られる結晶状態は、触
媒元素を添加しない状態でレーザ結晶化を行なうことに
より得られる結晶状態と略等しい。
In the method disclosed in Japanese Patent Application Laid-Open No. 7-161634, after a catalyst element is introduced and solid phase crystal growth is performed by heat treatment, recrystallization is performed by laser beam irradiation. In this method, the scanning by the pulse laser is performed so that the influence of the region crystallized by the heat treatment is not inherited by the adjacent region. In this pulse laser scanning process, new crystal grain boundaries are randomly generated,
The effect of crystallization by the catalytic element is reduced. For this reason,
The crystal state obtained by the conventional laser scanning method is substantially equal to the crystal state obtained by performing laser crystallization without adding a catalytic element.

【0065】これに対し、本発明では、触媒元素を非晶
質ケイ素膜に導入した後、炉などを用いた加熱処理工程
を行なわずに、レーザ照射による結晶化を行なう。具体
的には、基板またはレーザ光を一方向に走査させること
により、前段のパルスにより結晶化された領域の結晶性
を反映して順次結晶化を進行させる。その結果、走査方
向に沿って配列した結晶粒が形成される。パルス的に照
射されるレーザ光のビーム断面形状を走査方向に対して
垂直な方向に延びる長尺形状にすれば、ライン状の結晶
粒を走査方向に沿って配列させることができる。結晶粒
の長軸と走査方向とがなす角度は、典型的には平行に設
定される。ライン状に延びる結晶粒が走査方向に沿って
規則正しく配列するため、結晶粒界の位置および方向も
制御することができる。
On the other hand, in the present invention, after the catalytic element is introduced into the amorphous silicon film, crystallization by laser irradiation is performed without performing a heat treatment step using a furnace or the like. Specifically, by scanning the substrate or the laser beam in one direction, the crystallization proceeds sequentially reflecting the crystallinity of the region crystallized by the preceding pulse. As a result, crystal grains arranged along the scanning direction are formed. If the beam cross section of the pulsed laser light is elongated in a direction perpendicular to the scanning direction, linear crystal grains can be arranged in the scanning direction. The angle between the major axis of the crystal grain and the scanning direction is typically set to be parallel. Since the crystal grains extending in a line shape are regularly arranged in the scanning direction, the position and direction of the crystal grain boundary can be controlled.

【0066】触媒元素の添加により得られる効果は、結
晶粒界部と結晶粒内とに現れる。結晶粒界部では、シリ
コンの不対結合手が低減され、原子的に略連続した状態
の小傾角粒界が形成される。これは、触媒元素を導入し
ない限り、観察されない現象である。他方、結晶粒内に
おいては、触媒元素を導入しない場合に比べて欠陥密度
が低減される。これらの現象に加えて、本発明では、レ
ーザ照射工程で生じる結晶粒界が再現性良く制御される
結果、従来法で問題となったレーザ照射による特性ばら
つきが低減される。
The effect obtained by the addition of the catalytic element appears in the crystal grain boundaries and in the crystal grains. In the crystal grain boundary portion, dangling bonds of silicon are reduced, and a low-angle grain boundary substantially atomically continuous is formed. This is a phenomenon that is not observed unless a catalytic element is introduced. On the other hand, in the crystal grains, the defect density is reduced as compared with the case where no catalytic element is introduced. In addition to these phenomena, in the present invention, as a result of controlling the crystal grain boundaries generated in the laser irradiation step with good reproducibility, characteristic variations due to laser irradiation, which has been a problem in the conventional method, are reduced.

【0067】本発明では、触媒元素を導入した非晶質ケ
イ素膜に、レーザ光を照射しながら基板および/または
レーザ光を一方向に走査させることにより、先にレーザ
光を照射することによって結晶化した領域の結晶性を反
映させて順次結晶化を進行させる。
In the present invention, the substrate and / or the laser beam is scanned in one direction while irradiating the laser beam onto the amorphous silicon film into which the catalytic element has been introduced. The crystallization proceeds sequentially while reflecting the crystallinity of the crystallized region.

【0068】本発明の効果を得るには、この結晶化工程
が最も重要であり、結果化工程の条件が不適切であれ
ば、十分な効果は得られない。特に、パルスレーザ光を
用いる場合は、パルスレーザ光の走査ピッチが重要なパ
ラメーターであり、この走査ピッチは、パルスレーザ照
射時に溶融する領域が、隣接する非溶融領域の結晶性を
反映して結晶化し得る最大長さ以下に調節される。こう
することにより、結晶粒は、その成長方向に沿ってライ
ン状となって形成される。このときの走査ピッチが前記
長さ以上の場合には、通常のレーザ照射工程で見られる
ランダムな結晶核による領域が形成され、通常のグレイ
ン状の結晶粒が形成されることになる。
This crystallization step is the most important for obtaining the effects of the present invention, and sufficient effects cannot be obtained if the conditions of the result formation step are inappropriate. In particular, when pulsed laser light is used, the scanning pitch of the pulsed laser light is an important parameter, and the scanning pitch is such that the region that is melted when irradiating the pulsed laser reflects the crystallinity of the adjacent unmelted region. It is adjusted to be less than the maximum length that can be achieved. By doing so, the crystal grains are formed in a line along the growth direction. If the scanning pitch at this time is equal to or longer than the above-mentioned length, a region formed by random crystal nuclei seen in a normal laser irradiation step is formed, and normal grain-like crystal grains are formed.

【0069】パルスレーザの照射時に溶融する領域が、
隣接している非溶融領域の結晶性を反映して結晶化でき
る長さは最大でも1μmである。このため、走査ピッチ
は1μm以下であることが求められる。走査ピッチが1
μmを超えて大きくなりすぎると、前段のパルスにより
結晶化された領域の結晶性を反映して結晶化できない領
域(ランダムな核発生領域)が生じてしまう。
The area to be melted during pulsed laser irradiation is
The maximum length that can be crystallized by reflecting the crystallinity of the adjacent non-molten region is 1 μm. For this reason, the scanning pitch is required to be 1 μm or less. Scan pitch is 1
If the size exceeds μm, the region cannot be crystallized (random nucleation region) due to the crystallinity of the region crystallized by the preceding pulse.

【0070】一方、パルスレーザ照射工程のスループッ
ト(時間当たりの処理能力)を高めるためには、走査ピ
ッチは大きいほど好ましい。走査ピッチが0.1μm以
上であれば、レーザ照射条件に大きな制限を与えること
なく、本発明の効果を十分得ることができる。また、走
査ピッチを0.1μmよりも小さくすることによって、
特に大きな利点は生じない。
On the other hand, in order to increase the throughput (processing capacity per time) of the pulse laser irradiation step, the larger the scanning pitch, the more preferable. When the scanning pitch is 0.1 μm or more, the effects of the present invention can be sufficiently obtained without greatly restricting the laser irradiation conditions. Also, by making the scanning pitch smaller than 0.1 μm,
There is no particular advantage.

【0071】以上のことから、パルスレーザ光を用いる
場合は、走査ピッチを0.1μm以上1μm以下の範囲
内に設定することが望ましい。
As described above, when pulse laser light is used, it is desirable to set the scanning pitch in a range of 0.1 μm or more and 1 μm or less.

【0072】以下、パルスレーザ光を用いる場合につい
て本発明を説明するが、ビーム径や強度プロファイルな
どについては、パルスレーザ光について述べた事項が連
続発振レーザ光についても同様に成立する。
Hereinafter, the present invention will be described in the case of using pulsed laser light. However, with respect to the beam diameter and the intensity profile, the items described for the pulsed laser light also hold true for the continuous wave laser light.

【0073】パルスレーザ光が非晶質ケイ素膜表面に形
成するビーム断面の形状は、長尺の略矩形形状であるこ
とが好ましい。パルスレーザの走査は、ビーム断面の長
直方向に対して垂直な方向(短軸方向)に沿って行われ
ることが望ましい。
The cross section of the beam formed by the pulsed laser beam on the surface of the amorphous silicon film is preferably long and substantially rectangular. It is desirable that the scanning by the pulse laser is performed along a direction (short axis direction) perpendicular to the longitudinal direction of the beam cross section.

【0074】走査方向に沿って計測したビーム断面のサ
イズは、走査ピッチ以上であれば良い。レーザ発振器か
ら出力されるレーザパルスのパワーには制限があるた
め、走査方向に平行な方向のビーム断面サイズは小さく
し、その分、走査方向に垂直な方向のビーム断面サイズ
を大きくすることが好ましい。
The size of the beam cross section measured along the scanning direction may be any size as long as it is equal to or larger than the scanning pitch. Since the power of the laser pulse output from the laser oscillator is limited, it is preferable to reduce the beam cross-sectional size in the direction parallel to the scanning direction and increase the beam cross-sectional size in the direction perpendicular to the scanning direction. .

【0075】ビーム断面の形状を、このような長尺矩形
状とすることにより、効率的に広範囲の面積で結晶化を
進めることができ、本工程の処理時間を短縮することが
できる。
By making the cross section of the beam into such a long rectangular shape, crystallization can be efficiently advanced over a wide area, and the processing time of this step can be shortened.

【0076】次に、本発明で好適に用いられるパルスレ
ーザ光のビーム強度プロファイルを詳細に説明する。
Next, the beam intensity profile of the pulse laser beam suitably used in the present invention will be described in detail.

【0077】レーザ光の走査方向におけるビーム強度の
プロファイルは、走査方向の後ろ側における強度が一定
レベルから0レベルまで急激に低下するような矩形波的
な形状を持つことが望ましい。
It is desirable that the profile of the beam intensity in the scanning direction of the laser beam has a rectangular wave shape such that the intensity on the rear side in the scanning direction rapidly decreases from a certain level to a zero level.

【0078】本発明の一実施形態では、前述のように、
触媒元素を導入した非晶質ケイ素膜にレーザ光をパルス
的に照射しながら、基板またはレーザ光を一方向に走査
させることにより、前段のパルスにより結晶化された領
域の結晶性を反映して順次結晶化を進行させる。そし
て、レーザ光の走査方向に沿って計測したビーム断面の
サイズ(照射長)は走査ピッチ以上の長さを持つ。この
ため、ビームの走査方向後端部分が照射された領域(前
段パルスによって結晶化された領域)から結晶成長が横
方向に生じる。従って、適切な結晶化を実現するには、
走査方向の後ろ側に位置する部分のビーム強度プロファ
イルが重要となる。この部分のビーム強度プロファイル
がガウシアン形状のようになだらかなカーブを描いてい
ると、前段パルスにより結晶化された領域から走査方向
に沿って徐々にレーザエネルギーが上昇することにな
る。その場合は、照射されるレーザのエネルギーが前段
パルスで結晶化された領域の近傍で不充分になってしま
う。従って、そのようななだらかに強度が変化するプロ
ファイルを持つレーザでは、結晶化に必要なレベルより
も低いパワーしか与えられない領域が生じ、前段パルス
で結晶化された領域の結晶性を適切に引き継ぐことがで
きない部位が出現する。このような部位は、結晶性の悪
い領域となって残るため、好ましくない。
In one embodiment of the present invention, as described above,
While irradiating the amorphous silicon film with the catalytic element in a pulsed manner with laser light, the substrate or the laser light is scanned in one direction to reflect the crystallinity of the region crystallized by the previous pulse. The crystallization proceeds sequentially. The size (irradiation length) of the beam section measured along the scanning direction of the laser beam has a length equal to or longer than the scanning pitch. For this reason, crystal growth occurs in a lateral direction from a region irradiated with the rear end portion of the beam in the scanning direction (a region crystallized by the former pulse). Therefore, to achieve proper crystallization,
The beam intensity profile of the portion located on the rear side in the scanning direction is important. If the beam intensity profile of this portion has a gentle curve like a Gaussian shape, the laser energy gradually increases in the scanning direction from the region crystallized by the preceding pulse. In that case, the energy of the laser to be irradiated becomes insufficient near the region crystallized by the preceding pulse. Therefore, in the laser having such a profile in which the intensity changes gently, a region in which the power is given lower than the level required for crystallization occurs, and the crystallinity of the region crystallized by the preceding pulse is appropriately inherited. The part which cannot do it appears. Such a portion is not preferable because it remains as a region having poor crystallinity.

【0079】レーザ光のビーム強度プロファイルを最適
化するためには、パルスレーザ光の走査方向後ろ側に位
置する部分を遮断する機構を持ったレーザ照射装置を用
いることが好ましい。このような機構によれば、レーザ
照射装置の光学系を大幅に変更することなく、また、光
学的に困難な調整を行なうことなく、必要なビーム強度
プロファイルを簡便に得ることができる。
In order to optimize the beam intensity profile of the laser light, it is preferable to use a laser irradiation device having a mechanism for blocking a portion located on the rear side in the scanning direction of the pulse laser light. According to such a mechanism, a necessary beam intensity profile can be easily obtained without largely changing the optical system of the laser irradiation apparatus and without making optically difficult adjustments.

【0080】本発明にとって最適なビーム強度プロファ
イルを簡便に得るには、レーザビームのうち、前記触媒
元素が導入された非晶質ケイ素膜の結晶化に必要な強度
よりも低い強度を持つ領域をカットし、その領域の強度
を実質的に0とすればよい。具体的には、開口部を有す
る遮蔽板をレーザビームの光軸上に挿入し、レーザ光の
うち必要な強度を持つ部分と開口部の位置とを整合させ
ればよい。
In order to easily obtain an optimum beam intensity profile for the present invention, a region of the laser beam having an intensity lower than the intensity required for crystallization of the amorphous silicon film into which the catalytic element has been introduced is used. It is sufficient to cut the area and set the intensity of the area to substantially zero. Specifically, a shielding plate having an opening may be inserted on the optical axis of the laser beam, and a portion of the laser beam having a required intensity may be aligned with the position of the opening.

【0081】次に、レーザ光照射工程の強度について説
明する。
Next, the intensity of the laser beam irradiation step will be described.

【0082】レーザ光強度が小さければ、ケイ素膜は十
分に溶融されず、前段のパルスで結晶化した隣接領域の
結晶性を十分に引き継いで結晶化できず、触媒元素によ
る粒界トラップ低減の効果も得られない。従って、レー
ザ光の強度としては、触媒元素を導入した非晶質ケイ素
膜が膜全体にわたって溶融し、前段の結晶化領域の結晶
性を十分に引き継いで結晶化できるような範囲の強度で
行われる必要があり、それは触媒元素を導入した非晶質
ケイ素膜が膜全体にわたって溶融するような強度に相当
する。
When the laser beam intensity is low, the silicon film is not sufficiently melted, cannot sufficiently crystallize the adjacent region crystallized by the preceding pulse, and cannot be crystallized. Can not be obtained. Therefore, the intensity of the laser beam is set to an intensity such that the amorphous silicon film in which the catalytic element is introduced is melted over the entire film and the crystallinity of the preceding crystallization region can be sufficiently inherited and crystallized. It is necessary that the strength is such that the amorphous silicon film into which the catalytic element is introduced is melted over the entire film.

【0083】本発明で用いるレーザ光としては、波長4
00nm以下のエキシマレーザ光が最も適している。波
長400nm以下であれば、ケイ素膜に対する吸収係数
が極めて高く、ガラス基板に熱的ダメージを与えること
なく、ケイ素膜のみを瞬時に加熱することができる。エ
キシマレーザ光は発振出力が大きく、大面積基板を処理
するのに適している。なかでも特に波長308nmのX
eC・エキシマレーザ光は出力が大きいため、基板照射
時のビームサイズを大きくでき、大面積基板に対応しや
すく、また出力も比較的安定しており、量産装置に適用
する上で最も望ましい。
The laser beam used in the present invention has a wavelength of 4
Excimer laser light of 00 nm or less is most suitable. When the wavelength is 400 nm or less, the absorption coefficient for the silicon film is extremely high, and only the silicon film can be instantaneously heated without thermally damaging the glass substrate. Excimer laser light has a large oscillation output and is suitable for processing a large-area substrate. Especially, X of wavelength 308 nm
Since the output of the eC excimer laser beam is large, the beam size at the time of irradiating the substrate can be increased, it is easy to cope with a large-area substrate, and the output is relatively stable.

【0084】レーザ光の表面エネルギー密度は、ケイ素
膜上において250mJ/cm2以上であることが好ま
しい。エネルギー密度が250mJ/cm2以上であれ
ば、前述の触媒元素が導入された非晶質ケイ素を膜全体
にわたって溶融することができるので、前段パルスによ
る結晶化領域の結晶性を十分に引き継いで更に横方向に
結晶化を進行させることが可能になる。
The surface energy density of the laser beam is preferably at least 250 mJ / cm 2 on the silicon film. If the energy density is 250 mJ / cm 2 or more, the above-mentioned amorphous silicon into which the catalytic element has been introduced can be melted over the entire film. The crystallization can be advanced in the lateral direction.

【0085】次に、レーザ光の走査方向と半導体素子の
向きの関係を説明する。
Next, the relationship between the scanning direction of the laser beam and the direction of the semiconductor element will be described.

【0086】レーザ光の走査方向に対して、素子動作時
におけるキャリアの移動方向(チャネル方向)が概略平
行となるように半導体装置の素子レイアウトを設計する
ことが望ましい。このようにレイアウトを採用すること
により、半導体装置の活性領域におけるキャリアの移動
方向と、活性領域を構成するライン状結晶粒のライン方
向(長軸方向)とが略平行となるので、キャリアに対す
る粒界の影響を極力排除することができ、非常に高い電
流駆動能力をもつ素子が得られる。
It is desirable to design the element layout of the semiconductor device such that the carrier movement direction (channel direction) during element operation is substantially parallel to the scanning direction of the laser beam. By adopting the layout in this manner, the moving direction of the carriers in the active region of the semiconductor device is substantially parallel to the line direction (long-axis direction) of the linear crystal grains constituting the active region. The influence of the field can be eliminated as much as possible, and an element having a very high current driving capability can be obtained.

【0087】結晶化を助長する触媒元素としては、N
i、Co、Fe、Pd、Pt、Cu、および/またはA
uを用いることができる。これらの触媒元素は、微量で
結晶化助長の効果を持つ。これらの中でも特にNiを用
いた場合に最も顕著な効果が得られる。
As a catalyst element for promoting crystallization, N
i, Co, Fe, Pd, Pt, Cu, and / or A
u can be used. These catalyst elements have an effect of promoting crystallization in a very small amount. Among these, the most remarkable effect is obtained particularly when Ni is used.

【0088】上記の触媒元素はいずれも金属元素である
ため、半導体中に多量に存在していると、半導体素子の
信頼性や電気的安定性を阻害するおそれがある。特に、
これらの触媒元素がシリサイドとしてチャネル領域中に
析出していると、オフ動作時におけるTFTのリーク電
流を増大させてしまう。
Since all of the above-mentioned catalyst elements are metal elements, if they are present in a large amount in a semiconductor, the reliability and electrical stability of the semiconductor element may be impaired. In particular,
If these catalytic elements are precipitated as silicide in the channel region, the leakage current of the TFT during the off operation increases.

【0089】本発明では、結晶化のため触媒元素を意図
的にケイ素膜に導入しており、最終的な半導体装置の活
性領域内にも触媒元素は残存しているため、この触媒元
素を如何にして低減するかが重要になる。本発明では、
触媒元素を非晶質ケイ素膜の結晶化処理に利用した後、
ケイ素膜中に残存する触媒元素の大部分を半導体素子形
成領域以外の領域に移動させることにより、この問題を
解決している。具体的には、ケイ素膜のうち、少なくと
も半導体装置のチャネル領域と機能することになる領域
以外の領域に、5族Bから選ばれた元素(ゲッター)を
導入し、加熱処理を行なう。これにより、触媒元素はゲ
ッター元素が導入された領域に移動(拡散)するため、
チャネル領域中の触媒元素量を低減することができる。
In the present invention, a catalytic element is intentionally introduced into the silicon film for crystallization, and the catalytic element remains in the active region of the final semiconductor device. It is important to reduce it. In the present invention,
After using the catalytic element for the crystallization treatment of the amorphous silicon film,
This problem has been solved by moving most of the catalyst element remaining in the silicon film to a region other than the semiconductor element formation region. Specifically, an element (getter) selected from Group V B is introduced into at least a region other than a region that functions as a channel region of the semiconductor device in the silicon film, and heat treatment is performed. As a result, the catalyst element moves (diffuses) to the region where the getter element is introduced,
The amount of the catalytic element in the channel region can be reduced.

【0090】この方法は、半導体特性に対して悪影響の
大きいシリサイド状態の触媒元素を低減するのに有効で
ある。触媒元素が集められた領域をエッチングし、それ
以外の半導体領域を用いて半導体素子を形成すれば、基
板上には触媒元素の高濃度領域は残らない。
This method is effective in reducing the amount of a silicide-state catalytic element that has a large adverse effect on semiconductor characteristics. If a region where the catalytic element is collected is etched and a semiconductor element is formed using the other semiconductor region, the catalytic element high concentration region does not remain on the substrate.

【0091】上記のゲッタリング工程における触媒元素
の移動方向は、非晶質ケイ素膜に対するレーザ光の走査
方向と概略平行にすることが望ましい。触媒元素の移動
効率は結晶粒内で高いが、結晶粒界を横切るような移動
に対しては効率が低い。従って、触媒元素の移動方向を
レーザ光の走査方向(結晶粒のライン方向)と一致させ
ることにより、触媒元素が結晶粒界を横切ることなく結
晶粒内を移動できるため、移動効率が高まり、チャネル
領域における触媒元素の残留量も大きく低減できる。
It is desirable that the direction of movement of the catalyst element in the above-mentioned gettering step be substantially parallel to the scanning direction of the laser beam on the amorphous silicon film. Although the transfer efficiency of the catalyst element is high within the crystal grain, the efficiency is low for the movement across the crystal grain boundary. Therefore, by making the moving direction of the catalytic element coincide with the scanning direction of the laser beam (the line direction of the crystal grain), the catalytic element can move within the crystal grain without crossing the crystal grain boundary, so that the moving efficiency is increased and the channel is improved. The residual amount of the catalyst element in the region can be greatly reduced.

【0092】5族B元素としては、P、N、As、S
b、Biからなる群から選択された少なくとも一つの元
素を用いることができる。これらの一種または複数種類
の元素は前記触媒元素を効率的に移動させることができ
る。これらの元素が触媒元素を移動させるメカニズムの
詳細は不明であるが、実験によると、Pによる移動効果
が最も高い。
As the group V element B, P, N, As, S
At least one element selected from the group consisting of b and Bi can be used. One or more of these elements can efficiently move the catalyst element. The details of the mechanism by which these elements move the catalytic element are unknown, but experiments show that the effect of P is the highest.

【0093】[0093]

【実施例】まず、図1を参照しながら、本実施例で用い
るレーザ照射装置の概略構成を説明する。図示されるレ
ーザ照射装置では、レーザ発振器501から出たパルス
レーザ光506がミラー502によって反射された後、
ホモジナイザー503へ導かれる。ホモジナイザー50
3は、レーザ光506のビーム形状を成型する装置であ
り、レーザ光506のビーム軸(光軸)に垂直な面(X
−Y面)における形状は、X軸方向に長く延びた長尺形
状507に変化させられる。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS First, a schematic configuration of a laser irradiation apparatus used in the present embodiment will be described with reference to FIG. In the illustrated laser irradiation apparatus, after a pulse laser beam 506 emitted from a laser oscillator 501 is reflected by a mirror 502,
It is led to the homogenizer 503. Homogenizer 50
Reference numeral 3 denotes an apparatus for shaping the beam shape of the laser beam 506, and a plane (X) perpendicular to the beam axis (optical axis) of the laser beam 506.
The shape in (−Y plane) is changed to a long shape 507 that extends long in the X-axis direction.

【0094】従来のレーザ照射を行なう場合、レーザ光
506はホモジナイザー503により成型された状態の
まま基板101の表面へ照射されるが、本実施例では、
スリット状開口部を持つ遮蔽板504を用いてレーザ光
506の強度プロファイルを調節する。遮蔽板504
は、ホモジナイザー503と基板101との間におい
て、レーザ光507の光軸を垂直に横切るように配置さ
れ、レーザ光507の一部を遮断する。
In the case of performing conventional laser irradiation, the laser beam 506 is irradiated onto the surface of the substrate 101 while being formed by the homogenizer 503.
The intensity profile of the laser beam 506 is adjusted using the shielding plate 504 having a slit-shaped opening. Shield plate 504
Is arranged between the homogenizer 503 and the substrate 101 so as to vertically cross the optical axis of the laser beam 507, and blocks a part of the laser beam 507.

【0095】本実施例では、仮に遮蔽板504が挿入さ
れていない状態で、基板101上におけるレーザ光50
7のビームサイズが10mm×0.2mmとなるように
光学系が設定される。実際には遮蔽板504が適切な位
置に挿入されるため、レーザ光507のビーム断面(長
尺形状)の端部が遮蔽板504でカットされる。ここで
は、遮蔽板504と基板101との間隔が数mm程度に
設定される。
In the present embodiment, the laser beam 50 on the substrate 101 is assumed to be in a state where the shielding plate 504 is not inserted.
The optical system is set so that the beam size of 7 becomes 10 mm × 0.2 mm. Actually, since the shielding plate 504 is inserted at an appropriate position, the end of the beam cross section (long shape) of the laser beam 507 is cut by the shielding plate 504. Here, the interval between the shielding plate 504 and the substrate 101 is set to about several mm.

【0096】本実施例では、図1に示すように、ビーム
断面の長軸方向(Y軸方向)に延びる帯状の両端部を遮
蔽板50でカットしている。このため、基板101上に
おけるレーザ光508のビームは、X軸方向のサイズ
(幅)が狭められ、300mm×0.05mm(50μ
m)のサイズを持つ断面形状を持つように成型される。
In this embodiment, as shown in FIG. 1, both ends of a strip extending in the major axis direction (Y-axis direction) of the beam cross section are cut by the shielding plates 50. For this reason, the beam of the laser beam 508 on the substrate 101 has a reduced size (width) in the X-axis direction, and is 300 mm × 0.05 mm (50 μm).
m) is molded so as to have a cross-sectional shape having a size of m).

【0097】このような成型前後におけるレーザ光の強
度プロファイルを図2に示す。
FIG. 2 shows the intensity profile of the laser beam before and after such molding.

【0098】図2からわかるように、ホモジナイザー5
03によって長尺形状に成型されたレーザ光507の断
面強度プロファイルは、ガウシアン形状を有している。
このレーザ光507が遮蔽板504の開口部(スリッ
ト)を通ることにより、その強度分布のトップ付近の領
域(高エネルギー部分)のみを持つ光が選択的に基板に
照射されることになる。すなわち、緩やかに強度が変化
する裾引き領域(比較的強度は低い部分)はカットさ
れ、これにより、図2の下半分に示されるトップハット
状の強度プロファイルを持つレーザ光508が基板10
1に照射されることになる。
As can be seen from FIG. 2, the homogenizer 5
The cross-sectional intensity profile of the laser beam 507 formed into a long shape by the use of Gaussian 03 has a Gaussian shape.
When the laser light 507 passes through the opening (slit) of the shielding plate 504, light having only a region near the top of the intensity distribution (high energy portion) is selectively irradiated to the substrate. That is, the footing region (the portion having a relatively low intensity) in which the intensity changes gradually is cut, whereby the laser beam 508 having a top hat-shaped intensity profile shown in the lower half of FIG.
1 will be irradiated.

【0099】再び、図1を参照する。Referring back to FIG.

【0100】本実施例では、X軸の正方向を向く矢印の
方向505に沿って基板101を移動させることによ
り、基板101に対するパルスレーザ光の走査を行な
う。基板101は、例えば、2〜18mm/分の速度で
駆動される。基板101を移動させながら、パルス状の
レーザ光を基板101に対して照射する。この場合、n
番目のパルス(前段パルス:nは任意の自然数)を照射
してからn+1番目のパルス(後段パルス)を照射する
までの間(例えば0.003〜0.01秒)に基板10
1が移動する距離が走査ピッチPを規定する。走査ピッ
チPは、矢印505方向への基板移動速度を調節するこ
とにより制御され、本実施例における走査ピッチ幅P
は、0.1〜1μm、例えば0.5μmに設定される。
なお、基板101を基準にした場合のレーザ光の走査方
向は、矢印の方向505に対して反対の方向(X軸の負
方向)である。
In this embodiment, the substrate 101 is scanned with the pulse laser beam by moving the substrate 101 in the direction 505 of the arrow pointing in the positive direction of the X-axis. The substrate 101 is driven at a speed of, for example, 2 to 18 mm / min. The substrate 101 is irradiated with a pulsed laser beam while moving the substrate 101. In this case, n
The substrate 10 is irradiated (for example, 0.003 to 0.01 seconds) between the irradiation of the first pulse (the former pulse: n is an arbitrary natural number) and the irradiation of the (n + 1) th pulse (the latter pulse).
The distance traveled by 1 defines the scanning pitch P. The scanning pitch P is controlled by adjusting the moving speed of the substrate in the direction of arrow 505, and the scanning pitch P in this embodiment is adjusted.
Is set to 0.1 to 1 μm, for example, 0.5 μm.
The scanning direction of the laser beam with respect to the substrate 101 is a direction opposite to the direction 505 of the arrow (negative direction of the X axis).

【0101】次に、図3(a)を参照する。図3(a)
は、レーザ照射装置を用いてパルスレーザ光の照射を行
なっているときの基板表面を模式的に示している。図3
(a)では、矢印Sがレーザの走査方向を示しており、
この方向は図1における基板移動方向505と反対方向
(X軸の負方向)である。
Next, reference will be made to FIG. FIG. 3 (a)
1 schematically shows the substrate surface when pulsed laser light is irradiated using a laser irradiation device. FIG.
In (a), the arrow S indicates the laser scanning direction,
This direction is opposite to the substrate moving direction 505 in FIG. 1 (negative direction of the X axis).

【0102】図3(a)に示されるように、幅(走査方
向Sに沿って計測したサイズ)Lで一方向に長く延びた
ビーム断面を持つパルスレーザが走査ピッチPでケイ素
膜に対して順次照射されてゆくと、走査方向Sに沿って
結晶粒が成長し、走査方向Sに対して平行なライン状結
晶粒が形成される。図3(a)においては、走査方向S
に対して平行な方向に粒界(図3(a)において不図
示)が形成される。
As shown in FIG. 3A, a pulse laser having a width (size measured along the scanning direction S) L and a beam cross section extending in one direction is applied to the silicon film at a scanning pitch P. As the irradiation is sequentially performed, crystal grains grow along the scanning direction S, and linear crystal grains parallel to the scanning direction S are formed. In FIG. 3A, the scanning direction S
Grain boundaries (not shown in FIG. 3A) are formed in a direction parallel to.

【0103】本実施例では、走査方向Sに沿って計測し
たレーザビームの幅Lを50μmとした。その結果、ケ
イ素膜の任意の一点に対して、計100回(=0.5/
50回)のパルスレーザが照射されることになる。
In this embodiment, the width L of the laser beam measured along the scanning direction S is set to 50 μm. As a result, a total of 100 times (= 0.5 /
(50 times) pulse laser irradiation.

【0104】なお、非晶質;ケイ素膜の表面における任
意の位置に対して、連続的に重畳照射される複数回のパ
ルスレーザのうち、最終パルスがその位置における結晶
性に最も重要な影響を与える。この最終パルスにより、
前段パルスにより結晶化された隣接領域(前段領域)の
結晶性を反映した横方向結晶成長が進行する。
Amorphous; Of a plurality of pulsed lasers that are continuously superimposed on an arbitrary position on the surface of the silicon film, the last pulse has the most important effect on the crystallinity at that position. give. With this last pulse,
Lateral crystal growth that reflects the crystallinity of the adjacent region (previous region) crystallized by the pre-pulse proceeds.

【0105】このようなレーザ照射により、前述した本
発明の結晶構造を得ることができる。すなわち、隣接す
るライン状結晶粒群の間に位置する結晶粒界が原子レベ
ルで連続的に格子がつながり、「小傾角粒界」を構成す
る結晶性ケイ素膜を得ることができる。
The above-described crystal structure of the present invention can be obtained by such laser irradiation. That is, the crystal grain boundaries located between the adjacent line-shaped crystal grain groups are continuously connected at the atomic level in a lattice, so that a crystalline silicon film constituting a “small tilt grain boundary” can be obtained.

【0106】〔実施例1〕次に、図3(b)〜(c)お
よび図4(a)〜(g)を参照しながら、本発明の第1
実施例を説明する。図3(b)〜(c)は、N型TFT
の平面レイアウトを示す図であり、図4(a)〜(g)
は、図3(b)または(c)に示すTFTの工程断面図
である。
[Embodiment 1] Next, referring to FIGS. 3B to 3C and FIGS. 4A to 4G, the first embodiment of the present invention will be described.
An embodiment will be described. 3B to 3C show N-type TFTs.
FIGS. 4A to 4G are views showing a planar layout of FIG.
FIG. 6 is a process sectional view of the TFT shown in FIG. 3B or 3C.

【0107】本実施例では、ガラス基板上にN型TFT
を作製している。このTFTはアクティブマトリクス型
の液晶表示装置のドライバー回路や画素部分に用いられ
るだけではなく、薄膜集積回路を構成する素子としても
利用される。
In this embodiment, an N-type TFT is formed on a glass substrate.
Has been produced. This TFT is used not only for a driver circuit and a pixel portion of an active matrix type liquid crystal display device, but also for an element constituting a thin film integrated circuit.

【0108】まず、図4(a)に示すように、ガラス基
板101上に例えばスパッタリング法によって厚さ30
0〜500nm程度の酸化ケイ素からなる下地膜102
を堆積した。この酸化ケイ素膜は、ガラス基板101か
らの不純物の拡散を防ぐために設けられる。
First, as shown in FIG. 4A, a glass substrate 101 having a thickness of 30
Underlayer 102 made of silicon oxide having a thickness of about 0 to 500 nm
Was deposited. This silicon oxide film is provided to prevent diffusion of impurities from the glass substrate 101.

【0109】次に、プラズマCVD法によって、厚さ2
0〜60nm、例えば40nmの真性(I型)の非晶質
ケイ素膜(a−Si膜)103を成膜した後、非晶質ケ
イ素膜103表面上にニッケル104の微量添加を行っ
た。このニッケル104の微量添加は、ニッケルを溶か
した溶液を非晶質ケイ素膜103上に保持し、スピナー
により溶液を基板101上に均一に延ばし乾燥させるこ
とにより行なうことができる。本実施例では、溶質とし
て酢酸ニッケルを、溶媒として水を用い、溶液中のニッ
ケル濃度が10ppmとなるようにした。このようにし
て添加されたニッケルの非晶質ケイ素膜103表面での
濃度を全反射蛍光X線分析(TRXRF)法により測定
すると、5×1012atoms/cm2程度であった。
Next, a thickness of 2
After forming an intrinsic (I-type) amorphous silicon film (a-Si film) 103 of 0 to 60 nm, for example, 40 nm, a small amount of nickel 104 was added on the surface of the amorphous silicon film 103. The addition of a small amount of nickel 104 can be performed by holding a solution in which nickel is dissolved on the amorphous silicon film 103, uniformly spreading the solution on the substrate 101 with a spinner, and drying. In this example, nickel acetate was used as a solute and water was used as a solvent, so that the nickel concentration in the solution was 10 ppm. The concentration of nickel added in this manner on the surface of the amorphous silicon film 103 was measured by total reflection X-ray fluorescence spectroscopy (TRXRF) and found to be about 5 × 10 12 atoms / cm 2 .

【0110】次に、図4(b)に示すように、パルスレ
ーザ光105を照射することで非晶質ケイ素膜103を
結晶化させ、結晶性ケイ素膜103aを得た。レーザ光
としては、XeClエキシマレーザ(波長308nm、
パルス幅40nsec)を用いた。レーザ光の照射条件
は、照射時に基板を200〜450℃、例えば400℃
に加熱し、エネルギー密度は200〜450mJ/cm
2、例えば350mJ/cm2とした。
Next, as shown in FIG. 4B, the amorphous silicon film 103 was crystallized by irradiating a pulsed laser beam 105 to obtain a crystalline silicon film 103a. As a laser beam, a XeCl excimer laser (wavelength 308 nm,
A pulse width of 40 nsec) was used. The irradiation conditions of the laser beam are as follows: the substrate is irradiated at 200 to 450 ° C., for example,
And the energy density is 200-450 mJ / cm
2 , for example, 350 mJ / cm 2 .

【0111】本実施例では、結晶化工程におけるパルス
走査ピッチP、ビーム形状およびビーム形状が重要なパ
ラメーターとなるため、図1に示すレーザ照射装置を用
い、図3(a)に示すようにしてパルスレーザを照射し
た。その結果、図3(b)および(c)に示す結晶性ケ
イ素膜を得ることができた。なお、図3(b)および
(c)に示される結晶粒界GB(図中、「破線」で示す
部分)を目視観察することはできない。結晶粒界GB
は、ケイ素膜に対してセコエッチングを行なうことによ
り観察することかできるようになる。セコエッチングを
行なった後、EBSP法によって結晶面方位の2次元的
な観察を行なうと、結晶粒界GBを挟んで隣接するライ
ン状の結晶粒は面方位に相関関係を有しており、しか
も、結晶粒界GB部に10°以内の小傾角粒界が形成さ
れていることがわかった。このような結晶構造は、Ni
などの触媒元素をシリコンに添加した後、上述のパルス
レーザ光照射を行なったことにより得られたものであ
り、Niを添加しない場合には観察されなかった。
In this embodiment, since the pulse scanning pitch P, the beam shape and the beam shape in the crystallization step are important parameters, the laser irradiation apparatus shown in FIG. Irradiated with pulsed laser. As a result, a crystalline silicon film shown in FIGS. 3B and 3C was obtained. The grain boundaries GB shown in FIGS. 3B and 3C (portions shown by “broken lines” in the drawings) cannot be visually observed. Grain boundary GB
Can be observed by performing secco etching on the silicon film. After performing the Secco etching, two-dimensional observation of the crystal plane orientation by the EBSP method reveals that adjacent linear crystal grains sandwiching the crystal grain boundary GB have a correlation with the plane orientation. It was found that a small-angle grain boundary of 10 ° or less was formed in the crystal grain boundary GB portion. Such a crystal structure is represented by Ni
This was obtained by performing the above-described pulse laser beam irradiation after adding a catalyst element such as silicon to silicon, and was not observed when Ni was not added.

【0112】次に、図4(c)に示すように、結晶性ケ
イ素膜103a上に酸化ケイ素膜または窒化ケイ素膜等
の絶縁性薄膜を堆積した後、この絶縁性薄膜をパターニ
ングすることによりマスク106を形成した。本実施例
では、マスク106を酸化ケイ素膜から形成した。酸化
ケイ素膜は、例えばTEOS(Tetra Ethox
y Ortho Silicate)を原料とし、酸素と
ともにRFプラズマCVD法で分解することにより、結
晶性ケイ素膜103a上に堆積される。マスク106の
厚さは100nm〜400nmであることが望ましく、
本実施例では、150nmとした。
Next, as shown in FIG. 4C, an insulating thin film such as a silicon oxide film or a silicon nitride film is deposited on the crystalline silicon film 103a, and the insulating thin film is patterned to form a mask. 106 was formed. In this embodiment, the mask 106 is formed from a silicon oxide film. The silicon oxide film is made of, for example, TEOS (Tetra Ethox).
y Ortho Silicate) is used as a raw material, and is decomposed together with oxygen by an RF plasma CVD method to be deposited on the crystalline silicon film 103a. The thickness of the mask 106 is preferably 100 nm to 400 nm,
In this embodiment, the thickness is set to 150 nm.

【0113】次に、図4(c)に示すように、基板10
1の上方からリン107をケイ素膜103aの全面にド
ープした。リンイオンのドーピング条件は、加速電圧を
5〜10kVとし、ドーズ量を5×1015〜1×1016
cm-2とした。このイオンドーピング工程により、結晶
性ケイ素膜103aのうちマスク106に覆われていな
い領域にリンが注入され、リンがドープされた結晶性ケ
イ素領域103bが形成される。マスク106によって
覆われている領域の結晶性ケイ素膜103aには、リン
はドーピングされない。
Next, as shown in FIG.
Phosphorus 107 was doped from above the entire surface of the silicon film 103a. The phosphorus ion doping conditions include an acceleration voltage of 5 to 10 kV and a dose of 5 × 10 15 to 1 × 10 16.
cm -2 . By this ion doping step, phosphorus is implanted into a region of the crystalline silicon film 103a that is not covered with the mask 106, and a phosphorus-doped crystalline silicon region 103b is formed. The crystalline silicon film 103a in the region covered by the mask 106 is not doped with phosphorus.

【0114】リンドーピングが終了した時点における結
晶性ケイ素膜103は、図3(b)及び(c)に示され
るように、マスク106に覆われた領域103aと、リ
ンが注入された領域103bと区分される。なお、図3
(b)及び(c)には、後の工程で形成されるTFT活
性領域109が示されている。このTFT活性領域10
9は、リンドーピングが終了した段階では、マスク10
6によって完全に覆われている。
As shown in FIGS. 3B and 3C, the crystalline silicon film 103 at the end of the phosphorus doping has a region 103a covered with a mask 106 and a region 103b into which phosphorus has been implanted. Are classified. Note that FIG.
(B) and (c) show a TFT active region 109 formed in a later step. This TFT active region 10
9 shows a mask 10 at the stage when the phosphorus doping is completed.
6 are completely covered.

【0115】次に、不活性雰囲気(例えば窒素雰囲気)
中において、ケイ素膜103に対して、580〜650
℃の温度で数時間から数十時間の加熱処理を施す。本実
施例では、600℃にて12時間の処理を行った。
Next, an inert atmosphere (for example, a nitrogen atmosphere)
580 to 650 with respect to the silicon film 103
Heat treatment is performed at a temperature of ° C. for several hours to several tens of hours. In this embodiment, the treatment was performed at 600 ° C. for 12 hours.

【0116】この加熱処理により、領域103b中のリ
ンが結晶性ケイ素膜103a中に拡散していたニッケル
104を矢印108に示すように周囲全方向に向かって
引き寄せる。このようにしてニッケルに対するゲッタリ
ングが行われる結果、領域103aにおけるニッケル濃
度は大幅に低減する。
By this heat treatment, the phosphorus in the region 103b draws the nickel 104 diffused in the crystalline silicon film 103a in the entire peripheral direction as shown by the arrow 108. As a result of the gettering performed on nickel in this manner, the nickel concentration in the region 103a is significantly reduced.

【0117】ニッケル104のゲッタリング方向(拡散
方向)108は、領域103aから周囲に向かって四方
に行われる。しかし、本実施例のように、領域103a
が、ある一方向に沿ったライン状の結晶粒によって構成
されている場合は、ニッケルの移動方向と結晶粒が延び
る方向との関係によってゲッタリング効率が異なる。こ
れは、ニッケル104が結晶粒界GBを越えては移動し
にくく、結晶粒内を移動しやすいためである。その結
果、結晶粒の延びる方向(ライン方向)に平行な方向で
ゲッタリング効率が高くなる。図3(b)および(c)
に示されるレイアウトでは、ニッケル104は主として
実線矢印108の方向に移動し、点線矢印で示された方
向108にはほとんど移動しない。本実施例では、TF
T活性領域109を取り囲むようにゲッタリング領域1
03bを設けているため、結晶粒のライン方向に対して
効率良くゲッタリングを行なうことができる。
The gettering direction (diffusion direction) 108 of the nickel 104 is performed in four directions from the region 103a toward the periphery. However, as in the present embodiment, the region 103a
However, when it is composed of linear crystal grains along a certain direction, the gettering efficiency differs depending on the relationship between the moving direction of nickel and the direction in which the crystal grains extend. This is because nickel 104 does not easily move beyond the crystal grain boundary GB and easily moves within the crystal grain. As a result, gettering efficiency is increased in a direction parallel to the direction in which the crystal grains extend (line direction). FIG. 3 (b) and (c)
In the layout shown in FIG. 5, the nickel 104 moves mainly in the direction of the solid arrow 108 and hardly moves in the direction 108 shown by the dotted arrow. In this embodiment, TF
Gettering region 1 surrounding T active region 109
Since 03b is provided, gettering can be efficiently performed in the line direction of crystal grains.

【0118】ゲッタリング効率という観点からは、図3
(b)に示すTFTの配置例よりも図3(c)示す配置
例の方が好ましい。これは、領域103a内からゲッタ
リング領域103bまで実戦矢印108に沿ってニッケ
ルが移動する場合、図3(c)示す配置例における移動
距離が相対的に短くなるためである。
In terms of gettering efficiency, FIG.
The arrangement example shown in FIG. 3C is more preferable than the arrangement example of the TFT shown in FIG. This is because, when nickel moves along the battle arrow 108 from within the area 103a to the gettering area 103b, the movement distance in the arrangement example shown in FIG.

【0119】領域103aのニッケル濃度は、上記ゲッ
タリング工程前において、5×10 17〜1×1018at
oms/cm3程度であったが、ゲッタリング工程後は
5×1016atoms/cm3程度にまで低減されてい
た。ニッケル濃度は、二次イオン質量分析法(SIM
S)により測定した。
The nickel concentration in the region 103a is
5 × 10 17~ 1 × 1018at
oms / cmThreeBut after the gettering process
5 × 1016atoms / cmThreeReduced to a degree
Was. Nickel concentration was measured by secondary ion mass spectrometry (SIM
S).

【0120】次に、マスクとして用いた酸化ケイ素膜1
06をエッチング除去する。エッチャントとしては、酸
化ケイ素膜106と下層に位置するケイ素膜103との
間で充分に大きな選択性のあるエッチングを行なう。本
実施例では、1:10バッファードフッ酸(BHF)に
よるウェットエッチングを行った。
Next, the silicon oxide film 1 used as a mask was
06 is removed by etching. As an etchant, a sufficiently large selective etching is performed between the silicon oxide film 106 and the silicon film 103 located below. In this embodiment, wet etching with 1:10 buffered hydrofluoric acid (BHF) was performed.

【0121】その後、図4(e)に示すように、ケイ素
膜103のうちの不要部分を選択的に除去することによ
り、素子間分離を行なう。この工程により、図4(a)
または図1(b)に示される領域103bが除去され、
ニッケル濃度が低減された領域103aから島(アイラ
ンド)状の結晶性ケイ素膜109がパターニングされ
る。パターニングされた結晶性ケイ素膜109のサイズ
は、例えば30μm×20μmである。この結晶性ケイ素
膜109は、半導体素子の活性領域として機能すること
になる。
Thereafter, as shown in FIG. 4E, isolation between elements is performed by selectively removing unnecessary portions of the silicon film 103. By this step, FIG.
Alternatively, the region 103b shown in FIG.
The island-shaped crystalline silicon film 109 is patterned from the region 103a where the nickel concentration is reduced. The size of the patterned crystalline silicon film 109 is, for example, 30 μm × 20 μm. The crystalline silicon film 109 functions as an active region of a semiconductor device.

【0122】次に、結晶性ケイ素膜109を覆うように
厚さ20〜150nm、ここでは100nmの酸化ケイ
素膜をゲート絶縁膜110として成膜する。酸化ケイ素
膜の形成は、TEOSを原料とし、酸素とともにRFプ
ラズマCVD法で分解・堆積することにより行なった。
堆積時の基板温度は150〜600℃、好ましくは30
0〜450℃とした。この酸化ケイ素膜の形成は、TE
OSを原料としてオゾンガスとともに減圧CVD法また
は常圧CVD法によって行なってもよい。その場合、基
板温度を350〜600℃、好ましくは400〜550
℃とすることが好ましい。
Next, a silicon oxide film having a thickness of 20 to 150 nm, here 100 nm, is formed as the gate insulating film 110 so as to cover the crystalline silicon film 109. The silicon oxide film was formed by using TEOS as a raw material and decomposing and depositing it together with oxygen by an RF plasma CVD method.
The substrate temperature during the deposition is 150 to 600 ° C., preferably 30
0 to 450 ° C. The formation of this silicon oxide film is based on TE
It may be performed by a low pressure CVD method or a normal pressure CVD method using OS as a raw material together with ozone gas. In that case, the substrate temperature is set to 350 to 600 ° C., preferably 400 to 550.
It is preferably set to ° C.

【0123】酸化ケイ素膜の堆積後、ゲート絶縁膜のバ
ルク特性、および結晶性ケイ素膜とゲート絶縁膜との間
の界面特性を向上させるため、不活性ガス雰囲気中にお
いて400〜600℃で1〜4時間のアニールを行っ
た。
After the deposition of the silicon oxide film, in order to improve the bulk characteristics of the gate insulating film and the interfacial characteristics between the crystalline silicon film and the gate insulating film, the silicon oxide film is heated at 400 to 600 ° C. in an inert gas atmosphere. Annealing was performed for 4 hours.

【0124】次に、スパッタリング法によって、厚さ4
00〜800nm、例えば600nmのアルミニウム膜
を堆積した後、このアルミニウム膜をパターニングする
ことによってゲート電極111を形成した。
Next, a thickness of 4
After depositing an aluminum film having a thickness of 00 to 800 nm, for example, 600 nm, the aluminum film was patterned to form a gate electrode 111.

【0125】このアルミニウム膜の表面を陽極酸化法に
よって酸化し、図4(f)に示すように、ゲート電極1
11の表面に酸化物層112を形成した。陽極酸化は、
酒石酸が1〜5%含まれたエチレングリコール溶液中で
行い、最初は一定電流で220Vまで電圧を上げ、その
状態で1時間保持してから終了させた。得られた酸化物
層112の厚さは200nmであった。酸化物層112
の厚さは、後のイオンドーピング工程において、オフセ
ットゲート領域のサイズを規定する。故に、酸化物層1
12の厚さを調節することにより、オフセットゲート領
域のサイズを所望の大きさに制御することができる。
The surface of this aluminum film is oxidized by an anodic oxidation method, and as shown in FIG.
An oxide layer 112 was formed on the surface of No. 11. Anodizing is
The test was carried out in an ethylene glycol solution containing tartaric acid at 1 to 5%. At first, the voltage was increased to 220 V at a constant current, and the state was maintained for 1 hour, and then terminated. The thickness of the obtained oxide layer 112 was 200 nm. Oxide layer 112
Defines the size of the offset gate region in a later ion doping step. Therefore, the oxide layer 1
By adjusting the thickness of the substrate 12, the size of the offset gate region can be controlled to a desired size.

【0126】次に、活性領域109のうち、ゲート電極
111および酸化物層112によって覆われていない流
域に対して、イオンドーピング法によって不純物(リ
ン)を注入した。ドーピングガスとしては、フォスフィ
ン(PH3)を用い、加速電圧を60〜90kV、例え
ば80kV、ドーズ量を1×1015〜8×1015
-2、例えば2×1015cm-2とした。この工程によ
り、不純物が注入された領域114および115は、後
にTFTのソース/ドレイン領域として機能することに
なる。ゲート電極111および酸化層112にマスクさ
れ、不純物が注入されなかった領域113は、TFTの
チャネル領域として機能することになる。
Next, impurities (phosphorus) were implanted into the basin of the active region 109 which was not covered by the gate electrode 111 and the oxide layer 112 by an ion doping method. Phosphine (PH 3 ) is used as the doping gas, the acceleration voltage is 60 to 90 kV, for example, 80 kV, and the dose is 1 × 10 15 to 8 × 10 15 c.
m −2 , for example, 2 × 10 15 cm −2 . By this step, the regions 114 and 115 into which the impurities are implanted later function as source / drain regions of the TFT. The region 113 which is masked by the gate electrode 111 and the oxide layer 112 and in which the impurity is not implanted functions as a channel region of the TFT.

【0127】TFTの配置を図3(b)に示すようにレ
イアウトした場合、TFTの動作時にキャリアが流れる
方向(領域114から領域115へ向かう方向)と、チ
ャネル領域113を構成するライン状結晶粒のライン方
向とが平行となる。この場合は、図3(c)に示す配置
によるTFTに比べて、キャリアの移動が結晶粒界GB
による影響を受けず、より高い移動度を有するTFTを
得ることができる。
When the layout of the TFT is laid out as shown in FIG. 3B, the direction in which carriers flow during the operation of the TFT (the direction from the region 114 to the region 115) and the line-shaped crystal grains forming the channel region 113 are shown. Is parallel to the line direction. In this case, as compared with the TFT having the arrangement shown in FIG.
And a TFT having higher mobility can be obtained.

【0128】次に、図4(f)に示すように、レーザ光
116の照射によってアニールを行い、注入された不純
物の活性化を行なうと同時に、上記不純物導入工程で劣
化した結晶性を回復させる。本実施例では、レーザ光1
16として、XeClエキシマレーザ(波長308n
m、パルス幅40nsec)を用い、エネルギー密度1
50〜400mJ/cm2、好ましくは200〜250
mJ/cm2の条件で照射を行った。このようにして活
性化されたN型不純物(リン)領域114および115
のシート抵抗は、200〜800Ω/□であった。
Next, as shown in FIG. 4F, annealing is performed by irradiation with a laser beam 116 to activate the implanted impurities and, at the same time, recover the crystallinity deteriorated in the impurity introducing step. . In this embodiment, the laser light 1
XeCl excimer laser (wavelength 308 n)
m, pulse width 40 nsec) and energy density 1
50 to 400 mJ / cm 2 , preferably 200 to 250
Irradiation was performed under the condition of mJ / cm 2 . N-type impurity (phosphorus) regions 114 and 115 thus activated
Had a sheet resistance of 200 to 800 Ω / □.

【0129】次に、厚さ600nm程度の酸化ケイ素膜
または窒化ケイ素膜を層間絶縁膜120として形成し
た。TEOSおよび酸素を用いるプラズマCVD法、ま
たは、TEOSおよびオゾンを用いる減圧CVD法もし
くは常圧CVD法によって酸化ケイ素膜を形成すれば、
段差被覆性(ステップカバレッジ)に優れた層間絶縁膜
が得られる。また、SiH4およびNH3を原料ガスとし
て用いるプラズマCVD法によって堆積した窒化ケイ素
膜を層間絶縁膜として用いれば、窒化ケイ素膜中に含ま
れる水素を活性領域とゲート絶縁膜との界面へ供給し、
水素原子で活性領域中の不対結合手(ダングリングボン
ド)をバッシベートすることができる。活性領域中の不
対結合手はトランジスタ特性を劣化させるため、不対結
合手数が減少すれば、トランジスタ特性を向上させるこ
とができる。
Next, a silicon oxide film or a silicon nitride film having a thickness of about 600 nm was formed as the interlayer insulating film 120. If a silicon oxide film is formed by a plasma CVD method using TEOS and oxygen, or a low-pressure CVD method or a normal pressure CVD method using TEOS and ozone,
An interlayer insulating film having excellent step coverage can be obtained. When a silicon nitride film deposited by a plasma CVD method using SiH 4 and NH 3 as a source gas is used as an interlayer insulating film, hydrogen contained in the silicon nitride film is supplied to an interface between the active region and the gate insulating film. ,
Unpaired bonds (dangling bonds) in the active region can be vacated with hydrogen atoms. Since the dangling bonds in the active region deteriorate the transistor characteristics, the transistor characteristics can be improved if the number of dangling bonds is reduced.

【0130】次に、層間絶縁膜120にコンタクトホー
ルを形成した後、金属材料、例えば、窒化チタン(下
層)とアルミニウム(上層)の二層膜を堆積する。下層
の窒化チタン膜は、上層のアルミニウムが半導体層に拡
散すること防止するバリア層として機能する。この二層
膜をパターニングすることにより、TFTのソース・ド
レイン電極・配線121を形成する。
Next, after forming a contact hole in the interlayer insulating film 120, a metal material, for example, a two-layer film of titanium nitride (lower layer) and aluminum (upper layer) is deposited. The lower titanium nitride film functions as a barrier layer for preventing the upper aluminum from diffusing into the semiconductor layer. By patterning this two-layer film, the source / drain electrodes / wirings 121 of the TFT are formed.

【0131】なお、TFT122を液晶表示装置などの
画素スイッチング用のTFTとして用いる場合は、ドレ
イン電極をITOなどの透明導電膜からなる画素電極と
一体的に形成することができる。また、TFT122を
薄膜集積回路などに用いる場合は、ゲート電極111上
にもコンタクトホールを形成した後、低抵抗の裏打ち配
線を層間絶縁膜120上に設けてゲート電極111と電
気的に接続し、それによって信号伝達速度を向上させる
ことが好ましい。
When the TFT 122 is used as a pixel switching TFT in a liquid crystal display device or the like, the drain electrode can be formed integrally with a pixel electrode made of a transparent conductive film such as ITO. In the case where the TFT 122 is used for a thin film integrated circuit or the like, after forming a contact hole also on the gate electrode 111, a low-resistance backing wire is provided on the interlayer insulating film 120 and electrically connected to the gate electrode 111. Thereby, it is preferable to improve the signal transmission speed.

【0132】次に、常圧(1気圧)の水素雰囲気中にお
いて、350℃で1時間のアニールを行い、TFT12
2を完成させる。更に必要に応じて、TFT122を保
護する目的で、TFT122上に窒化ケイ素膜などから
なる保護膜を設けてもよい。
Next, annealing is performed at 350 ° C. for 1 hour in a hydrogen atmosphere at normal pressure (1 atm) to obtain a TFT 12.
2 is completed. If necessary, a protective film made of a silicon nitride film or the like may be provided on the TFT 122 for the purpose of protecting the TFT 122.

【0133】このようにして作製されたTFT122
は、図3(b)に示すレイアウトの場合、移動度が45
0cm2/Vs程度、閾値電圧が1.0V程度と高性能
であるにもかかわらず、基板内での特性ばらつきが、移
動度で±10%程度、しきい値電圧で±0.2V程度と
非常に良好であった。なお、このばらつきは、400×
320mmのサイズを有する基板内で30点のTFTを
測定した結果得られたものである。一方、図3(c)に
示すレイアウトの場合は、移動度が300cm2/Vs
程度、閾値電圧が1.5V程度と、従来の方法に比べて
十分に高性能であった。また、基板内での特性ばらつき
も同様に小さく抑えられた。
The TFT 122 manufactured as described above
Means that in the case of the layout shown in FIG.
Despite the high performance of about 0 cm 2 / Vs and the threshold voltage of about 1.0 V, the characteristic variation in the substrate is about ± 10% in mobility and about ± 0.2 V in threshold voltage. Very good. This variation is 400 ×
This is a result obtained by measuring 30 TFTs in a substrate having a size of 320 mm. On the other hand, in the case of the layout shown in FIG. 3C, the mobility is 300 cm 2 / Vs
And the threshold voltage was about 1.5 V, which was sufficiently higher than the conventional method. In addition, variation in characteristics within the substrate was similarly reduced.

【0134】更に、繰り返し測定やバイアスや温度スト
レスによる耐久性試験を行っても、ほとんど特性劣化は
見られず、高い信頼性が確認された。
Further, even after repeated measurements and durability tests by bias and temperature stress, almost no characteristic deterioration was observed, and high reliability was confirmed.

【0135】触媒元素が特に問題となるTFTのオフ領
域におけるリーク電流の増大およびばらつきは、異常点
が無く、触媒元素を用いない場合と同等の数pA(ピコ
・アンペア)程度にまで低減でき、製造歩留まりを大き
く向上することができた。
The increase and the variation of the leakage current in the off region of the TFT, in which the catalytic element is particularly problematic, can be reduced to about several pA (pico-ampere) which is the same as when no catalytic element is used without any abnormal point. The production yield was greatly improved.

【0136】本実施例のTFTを利用して、液晶表示用
アクティブマトリクス基板を実際に点灯評価した。その
結果、従来法により作成したものに比べて表示むらが小
さく、TFTリークによる画素欠陥も極めて少なく、コ
ントラスト比の高い優れた表示品位の液晶パネルが得ら
れた。
The active matrix substrate for liquid crystal display was actually evaluated for lighting using the TFT of this example. As a result, a liquid crystal panel having excellent display quality and high contrast ratio was obtained, with less display unevenness and extremely less pixel defects due to TFT leak as compared with those produced by the conventional method.

【0137】〔実施例2〕以下、図5(a)〜(c)お
よび図6(a)〜(g)を参照しながら、本発明の第2
実施例を説明する。
Embodiment 2 Hereinafter, a second embodiment of the present invention will be described with reference to FIGS. 5 (a) to 5 (c) and FIGS. 6 (a) to 6 (g).
An embodiment will be described.

【0138】本実施例では、アクティブマトリクス型の
液晶表示装置の周辺駆動回路や、一般の薄膜集積回路を
形成するNチャネル型TFTおよびPチャネル型TFT
を相補的に接続したCMOS回路をガラス基板上に作製
する。
In this embodiment, an N-channel TFT and a P-channel TFT forming a peripheral driving circuit of an active matrix type liquid crystal display device and a general thin film integrated circuit are used.
Are formed on a glass substrate in a complementary manner.

【0139】図5(a)は、パルスレーザ光の走査方向
を示す平面図である。図5(b)〜(c)は、それぞ
れ、本実施例に係るNチャネル型TFTおよびPチャネ
ル型TFTの作製を説明するための平面図であり、図6
(a)〜(g)は、その工程断面図である。
FIG. 5A is a plan view showing the scanning direction of the pulse laser beam. FIGS. 5B to 5C are plan views for explaining the fabrication of the N-channel TFT and the P-channel TFT according to the present embodiment, respectively.
(A)-(g) is sectional drawing of the process.

【0140】まず、図6(a)に示すように、ガラス基
板201上に例えばCVD法によって厚さ300〜50
0nm程度の酸化ケイ素からなる下地膜202を形成す
る。次に、プラズマCVD法によって、厚さ20〜60
nm、例えば30nmの真性(I型)の非晶質ケイ素膜
(a−Si膜)203を成膜する。このときの基板加熱
温度は400℃程度であることが望ましく、本実施例で
は400℃とした。
First, as shown in FIG. 6A, a thickness of 300 to 50 is formed on a glass substrate 201 by, for example, a CVD method.
A base film 202 of about 0 nm made of silicon oxide is formed. Next, a thickness of 20 to 60 is applied by a plasma CVD method.
An intrinsic (I-type) amorphous silicon film (a-Si film) 203 having a thickness of, for example, 30 nm is formed. The substrate heating temperature at this time is desirably about 400 ° C., and was set to 400 ° C. in this embodiment.

【0141】また、プラズマCVD装置としては平行平
板式の装置を採用し、SiH4ガスとH2ガスを原料ガス
として使用した。RFパワーは、パワー密度が10〜1
00mW/cm2、例えば80mW/cm2となるように
低めに設定した。本実施例での非晶質珪素膜203の堆
積レートは50nm/min程度であった。
A parallel plate type apparatus was adopted as a plasma CVD apparatus, and SiH 4 gas and H 2 gas were used as source gases. The RF power has a power density of 10 to 1
00mW / cm 2, it was set lower as for example a 80 mW / cm 2. The deposition rate of the amorphous silicon film 203 in this embodiment was about 50 nm / min.

【0142】このようにして得られたa−Si膜203
の水素濃度は2%程度であった。
The thus obtained a-Si film 203
Was about 2%.

【0143】次に、非晶質珪素膜203の表面上にニッ
ケル204の微量添加を行った。ニッケル204の微量
添加は、ニッケルを溶かせた溶液をa−Si膜203上
に保持し、スピナーにより溶液を基板201上に均一に
延ばし乾燥させることにより行った。本実施例では、溶
質としては酢酸ニッケルを用い、溶媒としては水を用
い、溶液中のニッケル濃度は5ppmとなるようにし
た。a−Si膜203表面上のニッケル濃度をTRXR
F法により測定すると、3×1012atoms/cm2
程度であった。
Next, a slight amount of nickel 204 was added on the surface of the amorphous silicon film 203. The addition of a small amount of nickel 204 was performed by holding the solution in which nickel was dissolved on the a-Si film 203, spreading the solution uniformly on the substrate 201 by a spinner, and drying the solution. In this example, nickel acetate was used as the solute, water was used as the solvent, and the nickel concentration in the solution was adjusted to 5 ppm. The concentration of nickel on the surface of the a-Si film 203 was determined by TRXR.
When measured by the F method, 3 × 10 12 atoms / cm 2
It was about.

【0144】次に、図6(b)に示すように、パルスレ
ーザ光205を照射することで非晶質珪素膜203を結
晶化させ、結晶性ケイ素膜203aを得た。レーザ光と
しては、XeClエキシマレーザ(波長308nm、パ
ルス幅40nsec)を用いた。基板を200〜450
℃、例えば400℃に加熱した状態で、エネルギー密度
200〜450mJ/cm2、例えば350mJ/cm2
のレーザ光を照射した。
Next, as shown in FIG. 6B, the amorphous silicon film 203 was crystallized by irradiating a pulsed laser beam 205 to obtain a crystalline silicon film 203a. XeCl excimer laser (wavelength 308 nm, pulse width 40 nsec) was used as the laser light. 200 to 450 substrates
° C., while heating for example to 400 ° C., the energy density 200~450mJ / cm 2, for example, 350 mJ / cm 2
Was irradiated.

【0145】本実施例でも、図1に示すレーザ照射装置
を用い、第1実施例と同様にして結晶化工程を実行し
た。具体的には、基板201の上に遮蔽板504を設
け、遮蔽板504によってレーザ光507の不必要なビ
ーム端部を遮蔽した。その結果、基板201に照射され
るレーザ光のサイズは、10mm×0.05mm(50
μm)となった。 結晶化工程後、図6(c)に示すよ
うに、ケイ素膜203aの不要部分を除去し、素子間分
離を行いった。これにより、TFTの活性領域(ソース
/ドレイン領域、チャネル領域)として機能する島状の
結晶性ケイ素膜209n、209pを形成した。
Also in this embodiment, the crystallization step was performed in the same manner as in the first embodiment, using the laser irradiation apparatus shown in FIG. Specifically, a shielding plate 504 was provided on the substrate 201, and an unnecessary beam end of the laser light 507 was shielded by the shielding plate 504. As a result, the size of the laser light irradiated on the substrate 201 is 10 mm × 0.05 mm (50 mm).
μm). After the crystallization step, as shown in FIG. 6 (c), unnecessary portions of the silicon film 203a were removed, and element isolation was performed. Thus, island-shaped crystalline silicon films 209n and 209p functioning as active regions (source / drain regions, channel regions) of the TFT were formed.

【0146】次に、結晶性ケイ素膜209n、209p
を覆うように厚さ20〜150nm、ここでは100n
mの酸化ケイ素膜をゲート絶縁膜210として成膜す
る。この酸化ケイ素膜の形成は、本実施例でも、TEO
Sおよび酸素を用いるRFプラズマCVD法によって、
基板温度を150〜600℃、好ましくは300〜45
0℃に設定して行なった。
Next, the crystalline silicon films 209n, 209p
20 to 150 nm, here 100 n to cover
A silicon oxide film having a thickness of m is formed as the gate insulating film 210. In this embodiment, the formation of the silicon oxide film is performed using TEO.
By the RF plasma CVD method using S and oxygen,
The substrate temperature is 150 to 600 ° C., preferably 300 to 45
This was performed at 0 ° C.

【0147】次に、図6(d)に示すように、スパッタ
リング法によって高融点金属膜を堆積した後、この高融
点金属膜をパターニングすることによりってゲート電極
211n、211pを形成した。高融点金属膜は、タン
タル(Ta)またはタングステン(W)から形成するこ
とが望ましい。本実施例では、窒素が微量に添加された
Ta膜と純Ta膜の二層構造を有し、合計厚さが300
〜600nm、例えば450nmとにる高融点金属膜を
用いた。
Next, as shown in FIG. 6D, after a high-melting-point metal film was deposited by a sputtering method, the high-melting-point metal film was patterned to form gate electrodes 211n and 211p. The refractory metal film is desirably formed from tantalum (Ta) or tungsten (W). This embodiment has a two-layer structure of a Ta film to which a small amount of nitrogen is added and a pure Ta film, and has a total thickness of 300.
A high melting point metal film having a thickness of up to 600 nm, for example, 450 nm was used.

【0148】次に、イオンドーピング法によって、活性
領域209n、209pに、ゲート電極211n、21
1pをマスクとして、リン217を注入した。ドーピン
グガスとしてフォスフィン(PH3)を用い、ドーピン
グ条件としては、加速電圧を60〜90kV、例えば8
0kVとし、ドーズ量を2×1015〜8×1015
-2、例えば5×1015cm-2とした。この工程によ
り、ゲート電極211n、211pによってマスクされ
た領域にはリンが注入されず、この領域は、後にTFT
のチャネル領域213n、213pとして機能すること
になる。
Next, the ion doping method is used to activate
The gate electrodes 211n and 21n are provided in the regions 209n and 209p.
Using 1p as a mask, phosphorus 217 was implanted. Dopin
Phosphine as PH (PHThree) Using dopin
The acceleration conditions are as follows: the acceleration voltage is 60 to 90 kV, for example, 8
0 kV, and the dose amount is 2 × 1015~ 8 × 1015c
m -2, For example, 5 × 1015cm-2And By this process
Masked by the gate electrodes 211n and 211p.
Phosphorous is not implanted into the region
Function as channel regions 213n and 213p of
become.

【0149】また、上記ドーピング工程により、Nチャ
ネル型TFTにおけるN型不純物領域214nおよび2
15nが形成される。Pチャネル型TFTのソース・ド
レイン領域214n’、215n’となる領域は、この
段階ではリンがドーピングされた結果、N型不純物領域
となっている。
Further, by the above doping step, the N-type impurity regions 214n and 214n in the N-channel type TFT are formed.
15n are formed. At this stage, the regions that become the source / drain regions 214n 'and 215n' of the P-channel TFT become N-type impurity regions as a result of the phosphorus doping.

【0150】次に、フォトリソグラフィ工程により、図
6(e)に示すように、N型TFT上を完全に覆うよう
にして選択ドーピングのためのマスク219をフォトレ
ジストで形成する。マスク219に覆われていないP型
TFTの活性領域209pのうち、ゲート電極211p
によってマスクされていない領域に対して、イオンドー
ピング法によってホウ素218を注入する。ここでは、
ドーピングガスとして、ジボラン(B26)を用い、4
0kV〜80kV、例えば65kVの加速電圧で1×1
16〜5×1016cm-2、例えば2×1016cm-2の高
ドーズ注入を行った。ホウ素218は、ゲート絶縁膜2
10を透過するようにして活性領域209pに注入され
る。このドーピング工程では、後にP型TFTのチャネ
ル領域213pとして機能することになる領域がゲート
電極211pによってマスクされているため、この領域
に対してはホウ素の注入は行なわれない。
Next, as shown in FIG. 6E, a mask 219 for selective doping is formed of a photoresist by photolithography so as to completely cover the N-type TFT. Of the active region 209p of the P-type TFT not covered by the mask 219, the gate electrode 211p
Boron 218 is implanted into the region not masked by the ion doping method. here,
Using diborane (B 2 H 6 ) as a doping gas,
1 × 1 at an accelerating voltage of 0 kV to 80 kV, for example, 65 kV
A high dose implantation of 0 16 to 5 × 10 16 cm −2 , for example, 2 × 10 16 cm −2 was performed. Boron 218 is deposited on the gate insulating film 2
10 is implanted into the active region 209p so as to pass therethrough. In this doping step, a region that will function as the channel region 213p of the P-type TFT later is masked by the gate electrode 211p, so that boron is not implanted into this region.

【0151】高ドーズのホウ素218がドーピングされ
た領域214n’、215n’のP型不純物濃度は、先
にドーピングされていたN型不純物であるリンの濃度よ
りも高いため、P型の不純物領域214pと215pに
変化する(カウンタードーピング)。このようして、N
チャネル型TFTおよびPチャネル型TFTが同一基板
上に形成される。
Since the P-type impurity concentration of the high-dose boron 218-doped regions 214n 'and 215n' is higher than the concentration of the previously doped N-type impurity phosphorus, the P-type impurity And 215p (counter doping). Thus, N
A channel TFT and a P-channel TFT are formed on the same substrate.

【0152】次に、選択ドーピングのためのマスクとし
て用いたフォトレジストを除去した後、これを不活性雰
囲気下、例えば窒素雰囲気にて500〜600℃の温度
で数時間から数十時間の加熱処理を施す。本実施例で
は、一例として550℃にて6時間の処理を行った。こ
の加熱処理により、ドライバー部のTFT活性領域中に
おいて、ソース・ドレイン領域214n、215n、2
14p、215pにドーピングされているリンがその領
域に存在するニッケルをまずトラップする。そして、図
6(f)に示すように、チャネル領域213n、213
p中に存在しているニッケルを矢印208に示すような
方向に、すなわち隣接するソース・ドレイン領域214
n、215n、214p、215pへと移動させる。そ
の結果、チャネル領域213n、213p中のニッケル
濃度は大幅に低減する。このときのTFTの配置は、図
5(b)および(c)に示すレイアウトとなるようにし
た。すなわち、再結晶化の際のレーザ走査方向Sとニッ
ケルの移動方向208とが概略平行となるように設定し
た。このような配置とすることにより、チャネル領域2
13n、213p内でライン状結晶粒が延びる方向とニ
ッケルの移動方向とが同方向となり、ソース・ドレイン
領域へのニッケルの移動が、結晶粒界GBを超えること
なく行われる。その結果、ニッケルの移動効率が向上
し、チャネル内での残留量が大幅に低減できた。このと
きのチャネル領域213n、213p中のニッケル濃度
をSIMSにより測定したところ1〜3×1016ato
ms/cm 3程度にまで低減されていた。この工程前の
結晶性ケイ素膜中のニッケル濃度は5×1017atom
s/cm3程度であった。
Next, a mask for selective doping is used.
After removing the used photoresist, it is placed in an inert atmosphere.
Temperature of 500-600 ° C under ambient atmosphere, for example, in a nitrogen atmosphere
For several hours to several tens of hours. In this embodiment
Was treated at 550 ° C. for 6 hours as an example. This
Heat treatment in the TFT active area of the driver
The source / drain regions 214n, 215n,
Phosphorus doped at 14p and 215p is
First, nickel existing in the region is trapped. And figure
As shown in FIG. 6 (f), the channel regions 213n, 213
The nickel present in p is represented by arrow 208
Direction, that is, adjacent source / drain regions 214
n, 215n, 214p, and 215p. So
As a result, nickel in the channel regions 213n and 213p
The concentration is greatly reduced. The arrangement of the TFTs at this time is shown in the figure.
5 (b) and 5 (c)
Was. That is, the laser scanning direction S during recrystallization is
Kel's moving direction 208 is set to be approximately parallel
Was. With such an arrangement, the channel region 2
13n, 213p and the direction in which the linear crystal grains extend.
The direction of movement of the socket is the same as that of the
Transfer of nickel to the region exceeds the grain boundary GB
Done without. As a result, nickel transfer efficiency is improved
However, the amount of residue in the channel was significantly reduced. This and
Of nickel in channel regions 213n and 213p of
Was measured by SIMS.16ato
ms / cm ThreeTo a degree. Before this process
Nickel concentration in crystalline silicon film is 5 × 1017atom
s / cmThreeIt was about.

【0153】上記の加熱処理により、ソース・ドレイン
領域214n、215n、214p、215pの活性化
も同時に行われる。この加熱処理によって得られたN型
不純物領域214n、215nのシート抵抗値は0.5
〜1kΩ/□であり、P型不純物領域214p、215
pのシート抵抗値は2〜3kΩ/□であった。
By the above-mentioned heat treatment, the activation of the source / drain regions 214n, 215n, 214p and 215p is simultaneously performed. The sheet resistance of the N-type impurity regions 214n and 215n obtained by this heat treatment is 0.5
11 kΩ / □, and the P-type impurity regions 214p, 215
The sheet resistance value of p was 2-3 kΩ / □.

【0154】上記加熱処理により、ゲート絶縁膜210
の焼成も同時に行われ、ゲート絶縁膜のバルク特性、お
よび結晶性ケイ素膜とゲート絶縁膜との間の界面特性の
向上が図れる。
By the above heat treatment, the gate insulating film 210
Is performed at the same time, thereby improving the bulk characteristics of the gate insulating film and the interface characteristics between the crystalline silicon film and the gate insulating film.

【0155】次に、図6(g)に示すように、厚さ90
0nmの酸化ケイ素膜を層間絶縁膜220としてプラズ
マCVD法によって形成した後、この層間絶縁膜にコン
タクトホールを形成した。金属材料、例えば、窒化チタ
ンとアルミニウムの二層膜を堆積した後、この二層膜を
パターニングすることにより、TFTの電極・配線22
1を形成する。
Next, as shown in FIG.
After a 0 nm silicon oxide film was formed as an interlayer insulating film 220 by a plasma CVD method, a contact hole was formed in the interlayer insulating film. After depositing a two-layered film of a metal material, for example, titanium nitride and aluminum, the two-layered film is patterned to form a TFT electrode / wiring 22.
Form one.

【0156】その後、1気圧の水素雰囲気中において3
50℃で1時間のアニールを行い、Nチャネル型TFT
223とPチャネル型TFT224とを完成させる。更
に必要に応じて、TFT223、224を保護する目的
で、TFT上に窒化ケイ素膜などからなる保護膜を設け
てもよい。
Thereafter, in a hydrogen atmosphere at 1 atm.
Annealed at 50 ° C for 1 hour, N-channel TFT
223 and a P-channel TFT 224 are completed. If necessary, a protective film made of a silicon nitride film or the like may be provided on the TFT for the purpose of protecting the TFTs 223 and 224.

【0157】本実施例のCMOS構造回路によれば、T
FTの移動度がNチャネル型TFTで400〜450c
2/Vs、Pチャネル型TFTで150〜200cm2
/Vsと高い値を示した。また、閾値電圧はNチャネル
型TFTで1.0V程度、Pチャネル型TFTで−1.
5V程度と良好であった。更に、従来、触媒元素を用い
た際に問題となっていた特性ばらつきは、本実施例で
は、移動度で±10%程度、しきい値電圧で±0.2V
程度に抑えることができた。なお、特性ぱらつきは、4
00mm×320mmのサイズを有する基板を用い、基
板内30点測定により求めた。
According to the CMOS structure circuit of this embodiment, T
FT mobility of 400 to 450c with N-channel TFT
m 2 / Vs, 150 to 200 cm 2 for P-channel TFT
/ Vs. The threshold voltage is about 1.0 V for an N-channel TFT, and -1.V for a P-channel TFT.
It was as good as about 5V. Further, in the present embodiment, the characteristic variation, which has conventionally been a problem when a catalytic element is used, is about ± 10% in mobility and ± 0.2 V in threshold voltage.
It was able to be suppressed to the extent. The characteristic fluctuation is 4
Using a substrate having a size of 00 mm × 320 mm, it was determined by measuring 30 points in the substrate.

【0158】繰り返し測定やバイアスや温度ストレスに
よる耐久性試験を行っても、ほとんど特性劣化は見られ
ず、従来のものと比べて非常に信頼性が高く、安定した
回路特性が得られた。
Even after repeated measurements and durability tests with bias and temperature stress, almost no deterioration in characteristics was observed, and very high reliability and stable circuit characteristics were obtained as compared with the conventional one.

【0159】〔実施例3〕以下、本発明の第3の実施例
を説明する。本実施例では、パルスレーザ光に代えて連
続発振レーザ光を用いる。
[Embodiment 3] Hereinafter, a third embodiment of the present invention will be described. In this embodiment, continuous wave laser light is used instead of pulsed laser light.

【0160】まず、第1および第2の実施例と同様に、
ガラス基板上に、膜厚300〜500nm程度の酸化ケ
イ素からなる下地絶縁膜を形成する。この下地膜は、ガ
ラス基板からの不純物の拡散を防ぐために設けられる。
不純物拡散効果をより高めるため、下地膜は窒化ケイ素
膜との二層構造を有していても良い。次に、膜厚20〜
60nmの真性(I型)の非晶質ケイ素膜(a−Si
膜)を下地膜の上に堆積する。
First, as in the first and second embodiments,
A base insulating film made of silicon oxide with a thickness of about 300 to 500 nm is formed over a glass substrate. This base film is provided to prevent diffusion of impurities from the glass substrate.
In order to further enhance the impurity diffusion effect, the base film may have a two-layer structure with the silicon nitride film. Next, a film thickness of 20 to
60 nm intrinsic (I-type) amorphous silicon film (a-Si
Film) is deposited on the underlying film.

【0161】この後、ケイ素膜に対して触媒元素を添加
する。本実施例では、a−Si膜に対して、重量換算で
例えば10ppmの触媒元素(本実施例ではニッケル)
を含む水溶液(酢酸ニッケル水溶液)をスピンコート法
で塗布して、触媒元素含有層を形成する。添加する触媒
元素の量は極微量であるため、ケイ素膜表面上の触媒元
素濃度は全反射蛍光X線分析(TRXRF)法によって
管理される。本実施例における触媒元素の濃度は、7×
1012cm-2程度である。
Thereafter, a catalytic element is added to the silicon film. In the present embodiment, for example, 10 ppm of a catalytic element (in this embodiment, nickel) in terms of weight with respect to the a-Si film.
Is applied by spin coating to form a catalyst element-containing layer. Since the amount of the catalyst element to be added is extremely small, the concentration of the catalyst element on the surface of the silicon film is controlled by total reflection X-ray fluorescence (TRXRF). The concentration of the catalyst element in this embodiment is 7 ×
It is about 10 12 cm -2 .

【0162】なお、本実施例では、スピンコート法でニ
ッケルを添加する方法を用いたが、他の方法、例えば蒸
着法やスパッタ法などにより、触媒元素の薄膜(ニッケ
ル膜など)をケイ素膜上に形成してもよい。
In this embodiment, a method in which nickel is added by a spin coating method is used. However, a thin film of a catalytic element (such as a nickel film) is formed on a silicon film by another method, for example, a vapor deposition method or a sputtering method. May be formed.

【0163】次に、このケイ素膜に連続発振レーザ光を
照射し、連続的に走査することにより、ケイ素膜をレー
ザの走査方向に沿って結晶化させる。このときの連続発
振レーザ光としては、ダイオード励起の連続発振YAG
レーザを用いた。波長は532nmであり、パワー変動
は1%以下であった。連続発振YAGレーザの出力は1
0Wであり、基板に対して50〜200cm/sec
(例えば100cm/sec)の走査速度でレーザ光を
走査した。これにより、レーザ光照射部分におけるケイ
素膜は溶融し、レーザ光照射領域と非照射領域との境界
において固液界面が生じた。連続発振レーザ光の走査に
伴って上記の固液界面が移動することにより、先に結晶
化された領域の結晶性を反映して一方向に沿った結晶粒
群が成長した。
Next, the silicon film is irradiated with a continuous wave laser beam and continuously scanned, so that the silicon film is crystallized in the laser scanning direction. At this time, the continuous oscillation laser light is diode-excited continuous oscillation YAG.
A laser was used. The wavelength was 532 nm and the power fluctuation was 1% or less. The output of the continuous wave YAG laser is 1
0 W, 50-200 cm / sec with respect to the substrate
The laser beam was scanned at a scanning speed (for example, 100 cm / sec). As a result, the silicon film in the portion irradiated with the laser beam melted, and a solid-liquid interface was generated at the boundary between the laser beam irradiated region and the non-irradiated region. As the solid-liquid interface moves with the scanning of the continuous wave laser light, a crystal group along one direction grows, reflecting the crystallinity of the previously crystallized region.

【0164】このように連続発振レーザ光を用いた場合
には、パルスレーザ光と異なり、レーザ光が照射されて
いる領域におけるケイ素膜が部分的に融点以上の高温と
なるため、ケイ素膜の少なくとも一部は常に溶融した状
態となる。その結果、連続発振レーザ光の照射/非照射
領域の境界がケイ素膜中に常に存在し、この境界が固体
/液体界面を形成することになる。従って、図7に示す
ように、レーザ光を走査して上記の固液界面を移動させ
ると、ケイ素膜の結晶化を適切に実行することが可能に
なる。
In the case where the continuous wave laser beam is used, unlike the pulse laser beam, the silicon film in the region irradiated with the laser beam is partially heated to a temperature higher than the melting point. Some are always in a molten state. As a result, the boundary between the irradiation / non-irradiation region of the continuous wave laser beam always exists in the silicon film, and this boundary forms a solid / liquid interface. Therefore, as shown in FIG. 7, when the solid-liquid interface is moved by scanning with a laser beam, crystallization of the silicon film can be appropriately performed.

【0165】連続発振レーザを用いた場合は、パルスレ
ーザ光と異なり、走査中において常に固体/液体界面が
維持されるため、固体/液体界面の移動方向に沿って結
晶成長が行われる。このときのレーザパワーと走査速度
を調節することにより、結晶性を制御することができ
る。もし走査速度が速すぎると、固液界面が固体領域の
結晶性を十分引き継いで結晶成長できないし、逆に、走
査速度が遅すぎると、ケイ素膜が必要以上に加熱され、
触媒元素による結晶性の情報がリセットされてしまう。
従って、レーザパワーを考慮しつつ、レーザ光の走査速
度を適切な範囲に設定する必要がある。
When a continuous wave laser is used, unlike a pulse laser beam, a solid / liquid interface is always maintained during scanning, so that crystal growth is performed in the direction of movement of the solid / liquid interface. The crystallinity can be controlled by adjusting the laser power and the scanning speed at this time. If the scanning speed is too fast, the solid-liquid interface cannot sufficiently take over the crystallinity of the solid region to grow crystals, and if the scanning speed is too slow, the silicon film is heated more than necessary,
The crystallinity information by the catalytic element is reset.
Therefore, it is necessary to set the scanning speed of the laser beam in an appropriate range while considering the laser power.

【0166】上記の結晶化工程の後、結晶性ケイ素膜の
不要な部分を除去して素子間分離を行い、後にTFTの
活性領域(ソース/ドレイン領域、チャネル領域)とな
る島状の結晶性ケイ素膜を形成した。その後、第1およ
び第2実施例で示した方法と同様の方法を用いて、TF
Tを完成させた。
After the above-described crystallization step, unnecessary portions of the crystalline silicon film are removed to perform element isolation, and island-like crystallinity which will later become an active region (source / drain region, channel region) of the TFT. A silicon film was formed. After that, using the same method as that shown in the first and second embodiments, the TF
T was completed.

【0167】このように連続発振レーザを用いてケイ素
膜を横方向(レーザ走査方向)に再結晶化を行った場合
には、パルスレーザによる再結晶化と比べて、より優れ
たTFT特性が得られる。具体的には、Nチャネル型T
FTで600cm2/Vs以上の電界効果移動度が得ら
れる。
In the case where the silicon film is recrystallized in the lateral direction (laser scanning direction) using the continuous wave laser, more excellent TFT characteristics can be obtained as compared with the recrystallization using the pulse laser. Can be Specifically, N-channel type T
Field effect mobility of 600 cm 2 / Vs or more can be obtained by FT.

【0168】以上説明したように、連続発振レーザ光を
触媒元素を含有するケイ素膜に照射し、連続して走査す
ることによっても、触媒元素の効果により、走査方向に
沿って結晶成長を行うことができる。その結果、一方向
に結晶粒群が並び、且つ、その結晶粒間が原子レベルで
連続している組織構造(言い換えると、傾角が10°以
下の小傾角粒界)を形成することができる。
As described above, by irradiating a continuous oscillation laser beam onto a silicon film containing a catalytic element and continuously scanning the same, crystal growth can be performed along the scanning direction by the effect of the catalytic element. Can be. As a result, it is possible to form a texture structure in which the crystal grain groups are arranged in one direction and the crystal grains are continuous at the atomic level (in other words, a small tilt grain boundary having a tilt angle of 10 ° or less).

【0169】連続発振レーザとしては、固体レーザが好
ましく、安定性も高い。波長としては、パルスレーザと
は異なり、600nm以下であれば十分使用可能であ
る。
As the continuous wave laser, a solid-state laser is preferable and stability is high. As a wavelength, unlike a pulse laser, a wavelength of 600 nm or less can be used sufficiently.

【0170】本発明の実施例により得られた結晶粒群
は、図8に示すように、レーザ走査方向に沿って並んで
いる。ここでの結晶粒間の粒界は、セコエッチングによ
り顕在化される粒界であり、結晶粒界が見られるにもか
かわらず、隣接する結晶粒間の面方位は、略同一の面方
位となっている。
The crystal grains obtained by the embodiment of the present invention are arranged along the laser scanning direction as shown in FIG. The grain boundaries between the crystal grains here are grain boundaries that are revealed by seco etching, and despite the crystal grain boundaries being observed, the plane orientation between adjacent crystal grains is substantially the same as the plane orientation. Has become.

【0171】以上、本発明を3つの実施例について具体
的に説明してきたが、本発明は上記の実施例に限定され
るものではなく、本発明の技術的思想に基づく各種の変
形が可能である。例えば、前述の実施例では、ニッケル
を導入する方法として、非晶質ケイ素膜表面にニッケル
塩を溶かせた水溶液を塗布する方法を採用したが、非晶
質ケイ素膜の形成前に、下地膜102または202の表
面にニッケルを導入しても同様の効果が得られる。すな
わち、非晶質ケイ素膜の結晶化を促進する触媒元素は、
非晶質ケイ素膜の上側から導入されても、また下側から
導入されてもよい。
Although the present invention has been specifically described with reference to the three embodiments, the present invention is not limited to the above embodiments, and various modifications based on the technical concept of the present invention are possible. is there. For example, in the above-described embodiment, as a method for introducing nickel, a method in which an aqueous solution in which a nickel salt is dissolved is applied to the surface of the amorphous silicon film is employed. Alternatively, even if nickel is introduced into the surface of 202, the same effect can be obtained. That is, the catalyst element that promotes crystallization of the amorphous silicon film is
It may be introduced from above or below the amorphous silicon film.

【0172】また、ニッケルの導入方法も、塗布法に限
定されず、他の様々な手法を用いることができる。例え
ば、イオンドーピング法により直接導入する方法や、制
御は難しいが蒸着法やメッキ法により極薄膜形成する方
法なども利用できる。
Further, the method of introducing nickel is not limited to the coating method, and various other methods can be used. For example, a method of direct introduction by ion doping or a method of forming an extremely thin film by vapor deposition or plating, which is difficult to control, can be used.

【0173】結晶化を助長する不純物金属元素として
は、ニッケルに代えて、またはニッケルとともに、コバ
ルト、鉄、パラジウム、白金、銅、および/または金を
用いても良い。
As the impurity metal element that promotes crystallization, cobalt, iron, palladium, platinum, copper, and / or gold may be used instead of or together with nickel.

【0174】また、上記の第1および第2実施例では、
触媒元素が導入された非晶質ケイ素膜をレーザ光照射に
より結晶化させる手段として、波長308nmのXeC
lエキシマレーザを用いたが、第3実施例について述べ
たように本発明はこれに限定されない。パルスレーザと
しても、上記の例に限定されず、例えば、波長248n
mのKrFエキシマレーザや、波長198nmのArF
エキシマレーザを用いてよい。
In the first and second embodiments,
As a means for crystallizing an amorphous silicon film into which a catalytic element has been introduced by laser beam irradiation, XeC having a wavelength of 308 nm is used.
Although an excimer laser is used, the present invention is not limited to this as described in the third embodiment. The pulse laser is not limited to the above example.
m KrF excimer laser or ArF with a wavelength of 198 nm
An excimer laser may be used.

【0175】本発明が適用される半導体装置としては、
液晶表示用のアクティブマトリクス型基板以外に、例え
ば、密着型イメージセンサー、ドライバー内蔵型のサー
マルヘッド、有機系EL等を発光素子としたドライバー
内蔵型の光書き込み素子や表示素子、三次元IC等が考
えられる。本発明を適用することにより、これらの素子
の高速、高解像度化等の高性能化が実現される。
As a semiconductor device to which the present invention is applied,
In addition to the active matrix type substrate for liquid crystal display, for example, a contact type image sensor, a thermal head with a built-in driver, an optical writing element and a display element with a built-in driver using an organic EL as a light emitting element, a three-dimensional IC, etc. Conceivable. By applying the present invention, high performance such as high speed and high resolution of these elements is realized.

【0176】また、本発明による半導体装置を構成する
素子はMOS型トランジスタに限定されない。本発明
は、結晶性半導体を用いるバイポーラトランジスタや静
電誘導トランジスタを含む幅広い半導体装置の製造に幅
広く応用され得る。
The elements constituting the semiconductor device according to the present invention are not limited to MOS transistors. INDUSTRIAL APPLICABILITY The present invention can be widely applied to the manufacture of a wide range of semiconductor devices including a bipolar transistor using a crystalline semiconductor and an electrostatic induction transistor.

【0177】[0177]

【発明の効果】本発明によれば、一定の方向に対しては
実質的に単結晶として機能する結晶構造が実現され、し
かも、結晶粒界におけるトラップ準位も低減される。そ
の結果、キャリア移動度が安定的に向上した結晶膜が得
られ、ばらつきの少ない高性能の半導体素子を形成する
ことができる。また、本発明によれば、半導体装置の製
造歩留まりを向上させことができ、製品価格を低く抑え
ることが可能になる。
According to the present invention, a crystal structure substantially functioning as a single crystal in a certain direction is realized, and trap levels at crystal grain boundaries are reduced. As a result, a crystal film in which carrier mobility is stably improved can be obtained, and a high-performance semiconductor element with less variation can be formed. Further, according to the present invention, the production yield of the semiconductor device can be improved, and the product price can be kept low.

【0178】更に、本発明によって液晶表示装置を製造
する場合、アクティブマトリクス基板に要求される画素
スィッチングTFTのスィッチング特性の向上と、周辺
駆動回路部を構成するTFTに要求される高性能化・高
集積化とを達成できる。このため、同一基板上にアクテ
ィブマトリクス部と周辺駆動回路部を構成するドライバ
モノリシック型アクティブマトリクス基板を実現でき、
モジュールのコンパクト化、高性能化、低コスト化がは
かれる。
Further, when a liquid crystal display device is manufactured according to the present invention, the switching characteristics of the pixel switching TFT required for the active matrix substrate are improved, and the high performance and high performance required for the TFT constituting the peripheral drive circuit are required. Integration can be achieved. Therefore, it is possible to realize a driver monolithic active matrix substrate which forms an active matrix portion and a peripheral drive circuit portion on the same substrate,
The module is compact, high performance, and low cost.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の半導体装置の製造方法に好適に用いる
ことができるレーザ照射装置の構成概略図である。
FIG. 1 is a schematic diagram of a configuration of a laser irradiation apparatus that can be suitably used in a method for manufacturing a semiconductor device of the present invention.

【図2】図1のレーザ照射装置におけるレーザ光のビー
ム強度プロファイルを示すグラフである。
FIG. 2 is a graph showing a beam intensity profile of laser light in the laser irradiation apparatus of FIG.

【図3】(a)は、本発明の第1実施例を説明するため
の平面図であり、(b)および(c)は、いずれも、結
晶性ケイ素膜のライン状結晶粒と薄膜トランジスタとの
配置関係を示す平面図である。
FIG. 3A is a plan view for explaining a first embodiment of the present invention, and FIGS. 3B and 3C are each a plan view showing a linear crystal grain of a crystalline silicon film, a thin film transistor, It is a top view which shows the arrangement relationship of.

【図4】本発明の第1実施例の製造工程を示す工程断面
図である。
FIG. 4 is a process sectional view showing a manufacturing process of the first embodiment of the present invention.

【図5】(a)は、パルスレーザ光の走査方向を示す平
面図である。(b)〜(c)は、本発明の第2実施例に
係るTFTの作製を説明するための平面図である。
FIG. 5A is a plan view showing a scanning direction of a pulse laser beam. (B)-(c) are plan views for explaining the fabrication of the TFT according to the second embodiment of the present invention.

【図6】本発明の第2実施例の製造工程を示す工程断面
図である。
FIG. 6 is a process sectional view showing the manufacturing process of the second embodiment of the present invention.

【図7】連続発振レーザ光による再結晶化工程を示す図
である。
FIG. 7 is a diagram showing a recrystallization step using continuous wave laser light.

【図8】本発明によるライン状結晶粒の一例を示す図で
ある。
FIG. 8 is a diagram showing an example of a line-shaped crystal grain according to the present invention.

【符号の説明】[Explanation of symbols]

101、201 ガラス基板または石
英基板 102、202 下地膜 103、203 ケイ素膜 104、204 ニッケル 105、205 レーザ光 106 マスク膜 107 リン 108、208 ニッケルの移動(ゲ
ッタリング)方向 109、209 TFT活性領域(素
子領域) 110、210 ゲート絶縁膜 111、211 ゲート電極 112 陽極酸化層 113、213 チャネル領域 114、214 ソース領域 115、215 ドレイン領域 116 レーザ光 217 リン 218 ホウ素 219 ドーピングマスク 120、220 層間絶縁膜 121、221 電極・配線 122 Nチャネル型TFT 223 Nチャネル型TFT 224 Pチャネル型TFT
101, 201 Glass substrate or quartz substrate 102, 202 Base film 103, 203 Silicon film 104, 204 Nickel 105, 205 Laser beam 106 Mask film 107 Phosphorus 108, 208 Movement (gettering) direction of nickel 109, 209 TFT active region ( Element region) 110, 210 Gate insulating film 111, 211 Gate electrode 112 Anodized layer 113, 213 Channel region 114, 214 Source region 115, 215 Drain region 116 Laser light 217 Phosphorus 218 Boron 219 Doping mask 120, 220 Interlayer insulating film 121 , 221 electrode / wiring 122 N-channel TFT 223 N-channel TFT 224 P-channel TFT

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 21/322 H01L 21/322 R 21/336 29/78 627G 29/786 627Z 618Z Fターム(参考) 2H092 GA11 GA60 JA24 JA28 KA02 KA03 MA17 MA28 MA30 NA05 NA13 NA21 NA24 NA27 PA06 5F045 AA08 AB03 AB04 CA15 HA18 5F052 AA02 BA04 BA18 BB02 BB04 BB07 CA07 DA02 DB03 EA12 EA16 FA06 FA19 HA01 JA01 JA04 5F110 AA01 AA16 AA30 BB02 BB04 BB10 BB11 CC02 DD02 DD13 DD14 DD17 EE03 EE04 EE14 EE34 EE44 FF02 FF29 FF30 FF32 FF36 GG02 GG13 GG25 GG33 GG34 GG35 GG45 HJ01 HJ04 HJ12 HJ23 HL01 HL03 HL11 HM14 NN02 NN03 NN04 NN23 NN24 NN35 PP03 PP04 PP05 PP06 PP10 PP24 PP34 QQ11 QQ23 QQ24 QQ28 ──────────────────────────────────────────────────の Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat ゛ (Reference) H01L 21/322 H01L 21/322 R 21/336 29/78 627G 29/786 627Z 618Z F term (reference) 2H092 GA11 GA60 JA24 JA28 KA02 KA03 MA17 MA28 MA30 NA05 NA13 NA21 NA24 NA27 PA06 5F045 AA08 AB03 AB04 CA15 HA18 5F052 AA02 BA04 BA18 BB02 BB04 BB07 CA07 DA02 DB03 EA12 EA16 FA06 FA19 HA01 JA01 JA04 5F110 AA01BB02 DD02 DD17 EE03 EE04 EE14 EE34 EE44 FF02 FF29 FF30 FF32.

Claims (31)

【特許請求の範囲】[Claims] 【請求項1】 結晶領域を含むケイ素膜を備えた半導体
装置であって、 前記ケイ素膜の結晶領域はキャリアの移動が制御される
活性領域を含み、 前記活性領域は、概略一方向に沿って並んだライン状結
晶粒の群から構成され、非晶質ケイ素膜の結晶化を助長
する触媒元素を含有している半導体装置。
1. A semiconductor device provided with a silicon film including a crystal region, wherein the crystal region of the silicon film includes an active region in which carrier movement is controlled, and the active region extends substantially along one direction. A semiconductor device comprising a group of line-shaped crystal grains arranged side by side and containing a catalytic element for promoting crystallization of an amorphous silicon film.
【請求項2】 前記ケイ素膜は、絶縁表面を有する基板
に支持されている請求項1に記載の半導体装置。
2. The semiconductor device according to claim 1, wherein said silicon film is supported on a substrate having an insulating surface.
【請求項3】 前記ライン状結晶粒の群は、前記活性領
域の一端から他端まで延びている請求項2に記載の半導
体装置。
3. The semiconductor device according to claim 2, wherein the group of linear crystal grains extends from one end to the other end of the active region.
【請求項4】 前記活性領域は、前記基板上に複数配列
されている請求項2または3に記載の半導体装置。
4. The semiconductor device according to claim 2, wherein a plurality of said active regions are arranged on said substrate.
【請求項5】 前記ライン状結晶粒の群に属する個々の
結晶粒の格子と隣接する結晶粒の格子は、それらの間に
位置する結晶粒界を介して、原子レベルで連続している
請求項1に記載の半導体装置。
5. The lattice of individual crystal grains belonging to the group of linear crystal grains and the lattice of adjacent crystal grains are continuous at an atomic level via a grain boundary located therebetween. Item 2. The semiconductor device according to item 1.
【請求項6】 前記ライン状結晶粒の群に属する個々の
結晶粒と隣接する結晶粒子との間には、小傾角結晶粒界
が形成されている請求項1に記載の半導体装置。
6. The semiconductor device according to claim 1, wherein a small-angle crystal grain boundary is formed between each crystal grain belonging to the group of linear crystal grains and an adjacent crystal grain.
【請求項7】 前記結晶粒界における結晶方位の傾角
は、前記ケイ素膜の表面に平行な面内において10°以
下である請求項6に記載の半導体装置。
7. The semiconductor device according to claim 6, wherein a tilt angle of a crystal orientation at the crystal grain boundary is 10 ° or less in a plane parallel to a surface of the silicon film.
【請求項8】 前記結晶粒界は、前記ケイ素膜のうち、
セコエッチング法によってエッチングされる部分に位置
し、 前記結晶粒は、前記結晶粒界に囲まれた領域によって規
定される請求項5から7のいずれかに記載の半導体装
置。
8. The crystal grain boundary of the silicon film,
The semiconductor device according to claim 5, wherein the crystal grain is located at a portion to be etched by a secco etching method, and the crystal grain is defined by a region surrounded by the crystal grain boundary.
【請求項9】 前記結晶方位の傾角は、EBSP法によ
る測定値で規定される請求項7に記載の半導体装置。
9. The semiconductor device according to claim 7, wherein the tilt angle of the crystal orientation is defined by a value measured by an EBSP method.
【請求項10】 前記活性領域でのキャリアの移動方向
と、前記活性領域を構成しているライン状結晶粒が延び
ている方向とが概略平行になるようにレイアウトが規定
されている請求項1から9のいずれかに記載の半導体装
置。
10. The layout is defined such that a direction in which carriers move in the active region and a direction in which linear crystal grains forming the active region extend are substantially parallel to each other. 10. The semiconductor device according to any one of items 1 to 9.
【請求項11】 前記活性領域に形成されたチャネル領
域は、ニッケル元素を1×1016〜5×1017atom
s/cm3の濃度で含有している請求項1から10のい
ずれかに記載の半導体装置。
11. The channel region formed in the active region includes nickel element of 1 × 10 16 to 5 × 10 17 atoms.
The semiconductor device according to claim 1, wherein the semiconductor device is contained at a concentration of s / cm 3 .
【請求項12】 非晶質ケイ素の結晶化を促進する触媒
元素を含有するケイ素膜を用意する工程と、 前記ケイ素膜に対してレーザ光を照射しながら、前記支
持部材および/またはレーザ光を一方向に走査させ、そ
れによって、先にレーザ光の照射によって結晶化した領
域の結晶性を反映した結晶領域を走査方向に沿って順次
形成する結晶化工程と、 を含む半導体装置の製造方法。
12. A step of preparing a silicon film containing a catalytic element for promoting crystallization of amorphous silicon, and irradiating the silicon film with a laser beam while irradiating the support member and / or the laser beam. A method of scanning in one direction, thereby sequentially forming a crystal region reflecting the crystallinity of a region crystallized by irradiation of a laser beam in order along a scanning direction.
【請求項13】 非晶質ケイ素の結晶化を促進する触媒
元素を含有するケイ素膜を用意する工程と、 前記ケイ素膜に対してパルスレーザ光を照射しながら、
前記支持部材および/またはレーザ光を一方向に走査さ
せ、それによって、前段パルスレーザ光の照射によって
結晶化した領域の結晶性を反映した結晶領域を走査方向
に沿って順次形成する結晶化工程と、 を含む半導体装置の製造方法。
13. A step of preparing a silicon film containing a catalytic element for promoting crystallization of amorphous silicon, and irradiating the silicon film with a pulsed laser beam.
A crystallization step of scanning the support member and / or the laser beam in one direction, thereby sequentially forming a crystal region reflecting the crystallinity of the region crystallized by irradiation of the pre-pulse laser beam along the scanning direction; A method for manufacturing a semiconductor device, comprising:
【請求項14】 非晶質ケイ素の結晶化を促進する触媒
元素を含有するケイ素膜を用意する工程と、 前記ケイ素膜に対して連続発振レーザ光を照射しなが
ら、前記支持部材および/またはレーザ光を一方向に走
査させ、それによって、先に連続発振レーザ光の照射に
よって結晶化した領域の結晶性を反映した結晶領域を走
査方向に沿って順次形成する結晶化工程と、 を含む半導体装置の製造方法。
14. A step of preparing a silicon film containing a catalytic element for promoting crystallization of amorphous silicon, and irradiating the silicon film with a continuous oscillation laser beam while irradiating the supporting member and / or the laser. A crystallization step of sequentially forming, in the scanning direction, crystal regions that reflect the crystallinity of the regions crystallized by irradiation with the continuous wave laser light in one direction, thereby scanning the light in one direction. Manufacturing method.
【請求項15】 前記ケイ素膜を用意する工程は、 絶縁表面を有する部材上にケイ素膜を堆積する工程と、 前記ケイ素膜に対して、前記触媒元素を導入する工程と
を含む請求項12から14のいずれかに記載の半導体装
置の製造方法。
15. The method according to claim 12, wherein the step of preparing the silicon film includes: a step of depositing a silicon film on a member having an insulating surface; and a step of introducing the catalytic element into the silicon film. 15. The method for manufacturing a semiconductor device according to any one of 14.
【請求項16】 前記結晶化工程における前記パルスレ
ーザ光の走査ピッチは、前記パルスレーザ光の照射によ
って溶融する領域が、前記結晶化した領域の結晶性を反
映して再結晶化できるように設定されている請求項13
に記載の半導体装置の製造方法。
16. The scanning pitch of the pulse laser beam in the crystallization step is set so that a region melted by the irradiation of the pulse laser beam can be recrystallized by reflecting the crystallinity of the crystallized region. Claim 13
13. The method for manufacturing a semiconductor device according to item 5.
【請求項17】 前記パルスレーザ光の走査ピッチは、
0.1μmから1μmの範囲にある請求項16に記載の
半導体装置の製造方法。
17. The scanning pitch of the pulse laser beam is as follows:
17. The method for manufacturing a semiconductor device according to claim 16, wherein the thickness is in a range of 0.1 μm to 1 μm.
【請求項18】 前記パルスレーザ光の前記非晶質ケイ
素膜表面におけるビーム断面形状は概略長尺矩形状であ
り、 前記パルスレーザ光の走査方向は、前記ビーム断面形状
の長尺方向に垂直に設定される請求項13、16および
18のいずれかに記載の半導体装置の製造方法。
18. A beam cross-sectional shape of the pulsed laser beam on the surface of the amorphous silicon film is substantially a rectangular shape, and a scanning direction of the pulsed laser beam is perpendicular to a long-side direction of the beam cross-sectional shape. 19. The method for manufacturing a semiconductor device according to claim 13, which is set.
【請求項19】 前記結晶化工程において、 前記パルスレーザ光の走査方向に沿って測定された前記
パルスレーザ光の強度プロファイルは、前記走査方向の
後方に位置する領域で急峻に変化する矩形波形状を有し
ている請求項13、および16から18のいずれかに記
載の半導体装置の製造方法。
19. In the crystallization step, the intensity profile of the pulsed laser beam measured along the scanning direction of the pulsed laser beam has a rectangular wave shape that changes sharply in a region located behind the scanning direction. The method of manufacturing a semiconductor device according to claim 13, further comprising:
【請求項20】 前記パルスレーザ光の強度プロフィル
は、光源から出射されたパルスレーザ光のうち、前記走
査方向に沿って後方に位置する端部を遮断することによ
り得られたものである請求項19に記載の半導体装置の
製造方法。
20. The pulse laser light intensity profile is obtained by blocking an end portion of the pulse laser light emitted from a light source, which is located rearward in the scanning direction. 20. The method for manufacturing a semiconductor device according to item 19.
【請求項21】 前記光源から出射されたパルスレーザ
光の遮断される部分は、前記強度プロファイルのうち、
前記非晶質ケイ素膜の結晶化に必要なレベルよりも低い
レベルを持つ部分である請求項20に記載の半導体装置
の製造方法。
21. A portion where the pulsed laser light emitted from the light source is blocked out of the intensity profile.
21. The method according to claim 20, wherein the portion has a level lower than a level required for crystallization of the amorphous silicon film.
【請求項22】 前記結晶化工程における前記パルスレ
ーザ光の強度は、前記非晶質ケイ素膜が膜厚方向の全体
にわたって溶融するレベルにある請求項13、および1
6から21のいずれかに記載の半導体装置の製造方法。
22. The intensity of the pulse laser beam in the crystallization step is at a level at which the amorphous silicon film is melted over the entire thickness direction.
22. The method for manufacturing a semiconductor device according to any one of 6 to 21.
【請求項23】 前記パルスレーザ光として波長が40
0nm以下のエキシマレーザ光を用い、前記ケイ素膜の
表面上でのエネルギー密度が250mJ/cm 2以上と
なるように照射条件を設定する請求項22に記載の半導
体装置の製造方法。
23. The pulse laser beam having a wavelength of 40
Using excimer laser light of 0 nm or less, the silicon film
The energy density on the surface is 250 mJ / cm TwoAnd above
23. The semiconductor device according to claim 22, wherein the irradiation conditions are set so that
Manufacturing method of body device.
【請求項24】 請求項14に記載の半導体装置の製造
方法であって、 前記ケイ素膜に連続発振レーザ光を照射する工程は、 前記連続発振レーザ光により照射領域のケイ素膜を溶融
し、連続発振レーザ光の走査に伴い、固体/液体界面を
移動させながら、順次結晶化を行なう半導体装置の製造
方法。
24. The method of manufacturing a semiconductor device according to claim 14, wherein the step of irradiating the silicon film with a continuous oscillation laser beam includes melting the silicon film in an irradiation area with the continuous oscillation laser beam, A method of manufacturing a semiconductor device in which crystallization is performed sequentially while moving a solid / liquid interface with scanning of an oscillating laser beam.
【請求項25】 請求項14に記載の半導体装置の製造
方法であって、 前記結晶化工程における前記連続発振レーザ光の強度
は、前記ケイ素膜が膜厚方向の全体にわたって溶融する
レベルにあることを特徴とする半導体装置の製造方法。
25. The method of manufacturing a semiconductor device according to claim 14, wherein the intensity of the continuous wave laser beam in the crystallization step is at a level at which the silicon film melts in the entire thickness direction. A method for manufacturing a semiconductor device, comprising:
【請求項26】 請求項14に記載の半導体装置の製造
方法であって、 前記連続発振レーザ光として、固体レーザを用いること
を特徴とする半導体装置の製造方法。
26. The method of manufacturing a semiconductor device according to claim 14, wherein a solid-state laser is used as the continuous wave laser light.
【請求項27】 前記レーザ光の走査方向に対して、 前記活性領域においてキャリアの流れる方向が前記レー
ザ光の走査方向に対して概略平行となるようにレイアウ
トが規定されている請求項12から26のいずれかに記
載の半導体装置の製造方法。
27. The layout is defined such that a carrier flowing direction in the active region is substantially parallel to a scanning direction of the laser light with respect to a scanning direction of the laser light. The method for manufacturing a semiconductor device according to any one of the above.
【請求項28】 前記触媒元素として、Ni、Co、F
e、Pd、Pt、Cu、およびAuからなる群から選択
された少なくとも一つの元素を用いる請求項12から2
7のいずれかに記載の半導体装置の製造方法。
28. Ni, Co, F as the catalyst element
3. The method according to claim 1, wherein at least one element selected from the group consisting of e, Pd, Pt, Cu, and Au is used.
8. The method for manufacturing a semiconductor device according to any one of items 7.
【請求項29】 前記結晶性化工程の後において、前記
ケイ素膜のうちチャネル領域として最終的に機能する領
域以外の領域に対して、5族Bから選択された元素を導
入する工程と、 加熱処理により、5族Bから選択された元素が導入され
た領域へ前記触媒元素を移動させ、それによって前記触
媒元素の前記チャネル領域中における濃度を相対的に低
下させる工程と、 を更に含む請求項12から26のいずれかに記載の半導
体装置の製造方法。
29. After the crystallization step, a step of introducing an element selected from Group V B into a region of the silicon film other than a region finally functioning as a channel region; Treating the catalyst element to a region into which an element selected from Group V B has been introduced, thereby relatively reducing the concentration of the catalyst element in the channel region. 27. The method of manufacturing a semiconductor device according to any one of 12 to 26.
【請求項30】 前記加熱処理による前記触媒元素の移
動の方向は、 前記レーザ光の走査方向と概略平行であることを特徴と
する請求項29に記載の半導体装置の製造方法。
30. The method according to claim 29, wherein a direction of movement of the catalyst element by the heat treatment is substantially parallel to a scanning direction of the laser beam.
【請求項31】 5族Bから選ばれた前記元素として、
P、N、As、Sb、およびBiからなる群から選択さ
れた少なくとも一つの元素を用いる請求項29または3
0に記載の半導体装置の製造方法。
31. The element selected from Group V B:
30. At least one element selected from the group consisting of P, N, As, Sb, and Bi is used.
0. A method for manufacturing a semiconductor device according to item 0.
JP2002045913A 2001-03-22 2002-02-22 Semiconductor device and manufacturing method thereof Expired - Fee Related JP4289816B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002045913A JP4289816B2 (en) 2001-03-22 2002-02-22 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001-81899 2001-03-22
JP2001081899 2001-03-22
JP2002045913A JP4289816B2 (en) 2001-03-22 2002-02-22 Semiconductor device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2002353140A true JP2002353140A (en) 2002-12-06
JP4289816B2 JP4289816B2 (en) 2009-07-01

Family

ID=26611753

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002045913A Expired - Fee Related JP4289816B2 (en) 2001-03-22 2002-02-22 Semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP4289816B2 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005159162A (en) * 2003-11-27 2005-06-16 Toshiba Matsushita Display Technology Co Ltd Display device and its manufacturing method
JP2006066904A (en) * 2004-07-30 2006-03-09 Semiconductor Energy Lab Co Ltd Laser irradiation apparatus and laser irradiation method
JP2006093677A (en) * 2004-08-23 2006-04-06 Semiconductor Energy Lab Co Ltd Semiconductor device and its manufacturing method
JP2010534412A (en) * 2007-07-23 2010-11-04 シリコンファイル・テクノロジーズ・インコーポレイテッド Method for producing crystalline semiconductor thin film
WO2016163347A1 (en) * 2015-04-10 2016-10-13 シャープ株式会社 Photosensor substrate

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005159162A (en) * 2003-11-27 2005-06-16 Toshiba Matsushita Display Technology Co Ltd Display device and its manufacturing method
JP2006066904A (en) * 2004-07-30 2006-03-09 Semiconductor Energy Lab Co Ltd Laser irradiation apparatus and laser irradiation method
JP2006093677A (en) * 2004-08-23 2006-04-06 Semiconductor Energy Lab Co Ltd Semiconductor device and its manufacturing method
JP2010534412A (en) * 2007-07-23 2010-11-04 シリコンファイル・テクノロジーズ・インコーポレイテッド Method for producing crystalline semiconductor thin film
WO2016163347A1 (en) * 2015-04-10 2016-10-13 シャープ株式会社 Photosensor substrate
US10141357B2 (en) 2015-04-10 2018-11-27 Sharp Kabushiki Kaisha Photosensor substrate

Also Published As

Publication number Publication date
JP4289816B2 (en) 2009-07-01

Similar Documents

Publication Publication Date Title
KR100290270B1 (en) Semiconductor device and method for fabricating the same
JP4291539B2 (en) Semiconductor device and manufacturing method thereof
US5851860A (en) Semiconductor device and method for producing the same
JP3072005B2 (en) Semiconductor device and manufacturing method thereof
JP3389022B2 (en) Semiconductor device
JP3277082B2 (en) Semiconductor device and manufacturing method thereof
KR100440602B1 (en) Semiconductor device and method for fabricating the device
JP3715848B2 (en) Manufacturing method of semiconductor device
JPWO2006038351A1 (en) Crystalline semiconductor film and manufacturing method thereof
JP3317482B2 (en) Semiconductor device and manufacturing method thereof
JP4353352B2 (en) Semiconductor device and manufacturing method thereof
WO2011078005A1 (en) Semiconductor device and process for production thereof, and display device
JP4289816B2 (en) Semiconductor device and manufacturing method thereof
JP3981532B2 (en) Manufacturing method of semiconductor device
JP3927756B2 (en) Manufacturing method of semiconductor device
JPH07297125A (en) Semiconductor device and fabrication thereof
JP3357798B2 (en) Semiconductor device and method of manufacturing the same
JP3587292B2 (en) Method for manufacturing semiconductor device
JP3192555B2 (en) Method for manufacturing semiconductor device
JP3227392B2 (en) Semiconductor device and method of manufacturing the same
JP3981517B2 (en) Manufacturing method of semiconductor device
JP3859516B2 (en) Manufacturing method of semiconductor device
JP2002198312A (en) Method for manufacturing semiconductor device
JP3496763B2 (en) Thin film transistor, method of manufacturing the same, and liquid crystal display
JPH09148245A (en) Semiconductor device and its manufacturing method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040728

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080325

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080515

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080722

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080918

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090331

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090331

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120410

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120410

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130410

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130410

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees