JP2002351656A

JP2002351656A - マイクロプロセッサ

Info

Publication number: JP2002351656A
Application number: JP2001163169A
Authority: JP
Inventors: Ryuji Sakai; 隆二境
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2001-05-30
Filing date: 2001-05-30
Publication date: 2002-12-06

Abstract

(57)【要約】【課題】オブジェクト指向プログラムのバイナリプロ
グラムサイズを小さくすることができるマイクロプロセ
ッサを提供する。【解決手段】本発明は、命令コードのレジスタ指定フ
ィールド４ｂ，４ｃの特定のビットＭＳＢが所定の値に
なり、かつモードレジスタ１がオブジェクトプログラム
実行モードを示している場合に、レジスタファイル６で
はなく、メモリ７をアクセスして、オブジェクトインス
タンス変数の値を得るマイクロプロセッサである。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、オブジェクト指向
プログラム等を実行するコンピュータのマイクロプロセ
ッサに関する。

【０００２】

【従来の技術】オブジェクト指向プログラムでは、各オ
ブジェクトの状態や特性をインスタンス変数（またはデ
ータメンバ）に保持している。オブジェクトの実体（イ
ンスタンス）は、これらの変数の集まりである。プログ
ラムの実行は、オブジェクトを生成し（オブジェクトの
実体用のメモリ領域を確保し）、インスタンス変数を初
期化し、メソッドの実行を通してインスタンス変数を書
き換えながら進行する。したがって、オブジェクト指向
プログラムを高速に実行するためには、インスタンス変
数へのアクセスを効率よく行うことがポイントである。

【０００３】オブジェクト指向プログラムの仮想メソッ
ド呼び出しは、オブジェクトへのメッセージの送信とい
われており、メッセージを受信したオブジェクトが主体
となって、仮想メソッドの実行を行う。つまり、仮想メ
ソッドは、特定のオブジェクトインスタンスを介して実
行される。仮想メソッドの実行において、メッセージを
受信したオブジェクトのことを、ｔｈｉｓオブジェクト
という。

【０００４】モジュール化とカプセル化によって、メソ
ッド実行におけるインスタンス変数へのアクセスの多く
は、ｔｈｉｓオブジェクトのインスタンスへのアクセス
となる。

【０００５】オブジェクトインスタンスの内部表現は、
クラスで定義されたインスタンス変数のテーブルを格納
するための領域を指すポインタと、そのオブジェクトが
属するクラスの内部表現のポインタと、メソッドのテー
ブルへのポインタなどによって実現される。この内部表
現には、さまざまな実現方法があるが、オブジェクトの
管理のしやすさとアクセス効率を考えて、インスタンス
変数のテーブルを指すポインタを最初にアクセスできる
ような構造にすることが多い。

【０００６】以下では、インスタンス変数テーブルの先
頭アドレスを、オブジェクトベースアドレスと呼ぶこと
にする。図５にオブジェクトインスタンスの内部表現の
実現例を示す。

【０００７】メソッドテーブルへのポインタは、図５の
ように、インスタンス変数のテーブルの最初にある実装
もあれば、最後にある実装もある。

【０００８】メソッドの実行において、各オブジェクト
は、このオブジェクトベースアドレスによって特定さ
れ、オブジェクトのインスタンス変数にアクセスするに
は、ベースアドレスから変数に対応するオフセットによ
って位置づけられるアドレスによってアクセスされる。

【０００９】ＲＩＳＣプロセッサの場合、このようなア
ドレスによって特定されるメモリへのアクセスは、ロー
ド・ストア命令によって行う。オフセットは、即値オペ
ランドとして命令コードの中に埋め込まれるため、変数
の読み出し（ロード）、書き込み（ストア）とも、それ
ぞれ１命令で実行される。

【００１０】一方、オブジェクト指向プログラムでは、
プログラムの可読性や、メンテナンス性の向上、モジュ
ール化、部品としての再利用化のために、１つのメソッ
ドで多くの自動変数をつかうことは少なく、メソッドの
大きさもコンパクトに設計される。したがって、メソッ
ドの実行にあたって、ＣＰＵ内のレジスタ全てを使うこ
とはまれである。

【００１１】

【発明が解決しようとする課題】マイクロプロセッサに
おけるオブジェクト指向プログラムのメソッド実行にお
いて、多くの変数へのアクセスが、ｔｈｉｓオブジェク
トのインスタンス変数へのアクセスである。

【００１２】したがって、仮想メソッドの実行に際し
て、ｔｈｉｓオブジェクトのベースアドレスをレジスタ
に保持することで、インスタンス変数へのアクセスを高
速におこなうことが可能であるが、ＲＩＳＣプロセッサ
の場合には、インスタンス変数へのアクセスのたびに、
その格納先であるメモリへのロード・ストア命令を実行
しなければならない。

【００１３】しかも、そのときのロード・ストア命令の
ベースアドレスは、ｔｈｉｓオブジェクトのインスタン
ス変数へのアクセスに関する限りは、メソッド内で同じ
値であり、プログラムのコード効率を考えると冗長であ
る。

【００１４】本発明は、上記実情に鑑みてなされたもの
であり、オブジェクト指向プログラムのバイナリプログ
ラムサイズを小さくすることができ、かつ実行速度を向
上することができるマイクロプロセッサを提供すること
を目的とする。

【００１５】

【課題を解決するための手段】したがって、上記目的を
達成するために、本発明の第１の発明は、仮想メソッド
の実行において、メッセージを受信したオブジェクトの
ベースアドレスを格納する専用レジスタと、オブジェク
トのインスタンス変数の値を格納するメモリと、オブジ
ェクト指向プログラムを実行するか否かのモードを指定
するモードレジスタと、マイクロプロセッサの命令コー
ドのレジスタ指定フィールドのうち特定のビット以外の
ビットと、前記専用レジスタに格納されているオブジェ
クトのベースアドレスとに基づいて、前記メモリをアク
セスするためのアドレスを生成するアドレス生成手段
と、前記マイクロプロセッサの命令コードのレジスタ指
定フィールドのうち、特定のビットの値が有効で、かつ
前記モードレジスタがオブジェクト指向プログラムの実
行モードを示している場合に、前記アドレス生成手段に
より生成されたアドレスに対応するオブジェクトのイン
スタンス変数を前記メモリから読み出す読み出し手段
と、前記読み出し手段で得られたインスタンス変数の演
算を行なう演算手段とを具備することを特徴とするマイ
クロプロセッサ、である。

【００１６】このような発明によれば、命令コードにお
けるオペランドの読み出しをレジスタ指定フィールドの
特定のビットが有効で、かつモードレジスタがオブジェ
クトプログラムの実行モードを示している場合に、レジ
スタファイルではなく、メモリからオブジェクトインス
タンス変数の値を読み出すことができる。

【００１７】また、本発明の第２の発明は、仮想メソッ
ドの実行において、メッセージを受信したオブジェクト
のベースアドレスを格納する専用レジスタと、データを
記憶するレジスタファイルと、データを格納するメモリ
と、オブジェクト指向プログラムを実行するか否かのモ
ードを指定するモードレジスタと、マイクロプロセッサ
の命令コードのレジスタ指定フィールドのうち特定のビ
ット以外のビットと、前記専用レジスタに格納されてい
るオブジェクトのベースアドレスとに基づいて、前記メ
モリをアクセスするためのアドレスを生成するアドレス
生成手段と、前記マイクロプロセッサの命令コードのレ
ジスタ指定フィールドのうち、前記特定のビットの値が
有効で、かつ前記モードレジスタがオブジェクト指向プ
ログラムの実行モードを示している場合に、前記アドレ
ス生成手段により生成されたアドレスによって指定され
る前記メモリの番地に演算結果を書き込み手段とを具備
することを特徴とするマイクロプロセッサ、である。

【００１８】このような発明によれば、命令コードのレ
ジスタ指定フィールドのうち、特定のビットの値が有効
で、かつモードレジスタがオブジェクト指向プログラム
の実行モードを示している場合に、レジスタファイルで
はなく、メモリへデータを書き込むことができる。

【００１９】さらに、本発明の第３の発明は、第１又は
第２の発明において、オペレーションコード、メッセー
ジを送る送り先のオブジェクトのベースアドレスを格納
するレジスタ番号、前記オブジェクトのメソッドテーブ
ルのアドレスを格納するレジスタ番号及び呼び出す仮想
メソッドのメソッドテーブルの位置を示すオフセットを
有する命令コードと、仮想メソッドの実行において、メ
ッセージを受信したオブジェクトのベースアドレスを格
納する専用レジスタと、レジスタファイルと、仮想メソ
ッドのエントリアドレスを格納するメモリと、オブジェ
クト指向プログラムを実行するか否かのモード指定する
モードレジスタと、前記命令コードのオペレーションコ
ードが特定のオペレーションコードであるか否かを判別
し、特定のオペレーションコードであると判別された場
合に、前記モードレジスタにオブジェクトプログラムを
実行するモードを設定する制御部と、前記命令コードの
前記ベースアドレスを格納するレジスタ番号を使用し
て、前記レジスタファイルから前記メッセージを送る送
り先のオブジェクトのベースアドレスを読み出し、前記
ベース専用レジスタに設定する設定手段と、前記命令コ
ードの前記メソッドテーブルのアドレスを格納するレジ
スタ番号を使用して前記レジスタファイルから前記オブ
ジェクトのメソッドテーブルのアドレスを読み出し、そ
の値と前記命令コードの前記オフセットとを加算して生
成した仮想メソッドのエントリアドレスをプログラムカ
ウンタにセットする手段とを具備することを特徴とする
マイクロプロセッサ、である。

【００２０】このような発明によれば、命令コードに特
定のオペレーションコードが含まれている場合に、モー
ドレジスタにオブジェクトプログラムを実行するモード
を設定し、命令コードのベースアドレスを格納するレジ
スタ番号を使用して、レジスタファイルからメッセージ
を送る送り先のオブジェクトのベースアドレスを読み出
し、ベース専用レジスタに設定する。そして、命令コー
ドのメソッドテーブルのアドレスを格納するレジスタ番
号を使用してレジスタファイルからオブジェクトのメソ
ッドテーブルのアドレスを読み出し、その値と命令コー
ドの前記オフセットとを加算して生成した仮想メソッド
のエントリアドレスをプログラムカウンタにセットす
る。

【００２１】

【発明の実施の形態】以下、図面を参照して、本発明の
実施の形態に係るマイクロプロセッサについて説明す
る。

【００２２】＜オペランドの読み出し＞図１は、本発明
の実施の形態に係るマイクロプロセッサにおいて、オペ
ランドの読み出しを行なう場合を説明するための図であ
る。

【００２３】同図において、１はモードレジスタであ
る。モードレジスタ１は、例えば、１ビット幅のレジス
タであり、オブジェクト指向プログラム実行モードと、
通常の解釈で実行するモードとのいずれのモードで実行
が行なわれるのかを示す値を格納する。

【００２４】本実施の形態においては、モードレジスタ
１に「１」が設定され、かつ命令レジスタ２にセットさ
れる命令コードに含まれるオペレーションコード３、レ
ジスタ指定フィールド４ａ〜４ｃのうち、レジスタ指定
フィールド４ｂのソースコード（ｓｒｃ１）の最上位ビ
ット（ＭＳＢ）の値が「１」の場合、レジスタ指定フィ
ールド４ｃのソースコード（ｓｒｃ２）の最上位ビット
（ＭＳＢ）の値が「１」の場合にオブジェクトインスタ
ンス変数のメモリ読み出しモードとなる。

【００２５】図４は、モードレジスタの値と、レジスタ
指定フィールドの最上位ビットと、モードとの関係を示
す図である。同図に示すように、モードレジスタ１及び
レジスタ指定フィールドの最上位ビットの値が「１」の
場合にのみ、オブジェクトインスタンス変数のメモリ読
み出しモードとなる。オブジェクトプログラム実行モー
ドでは、レジスタ指定フィールドの値によって、レジス
タアクセスと、オブジェクトインスタンスの実体（メモ
リ）アクセスとを混在させることが可能であり、効率の
良いコードを構成することが可能である。

【００２６】なお、ここでは、命令レジスタ２の命令コ
ードに含まれるオペレーションコード３は、レジスタ指
定フィールド４ｂのソースコード（ｓｒｃ１）によって
指定されたレジスタファイル６又はメモリ７から得られ
る値と、レジスタ指定フィールド４ｃのソースコード
（ｓｒｃ２）によって指定されたレジスタファイル６又
はメモリ７から得られる値との演算処理を指定し、この
演算結果は目的レジスタ指定フィールド（ｄｓｔ）４ａ
によって指定される番地（レジスタファイル又はメモ
リ）に格納されることを意味しているものとする。

【００２７】ＡＮＤ回路５ａは、モードレジスタ１の値
と、レジスタ指定フィールド４ｂのソースコード（ｓｒ
ｃ１）の最上位ビット（ＭＳＢ）の値との論理積をと
り、その結果をマルチプレクサ−（ＭＵＸ）１１ａに出
力する。

【００２８】ＡＮＤ回路５ｂは、モードレジスタ１の値
と、レジスタ指定フィールド４ｃのソースコード（ｓｒ
ｃ２）の最上位ビット（ＭＳＢ）の値との論理積をと
り、その結果をマルチプレクサ−（ＭＵＸ）１１ｂに出
力する。

【００２９】一方、レジスタ指定フィールド４ｂのソー
スコード（ｓｒｃ１）の最上位ビット（ＭＳＢ）以外の
残りのビット（ここでは、下位４ビット）は、シフト回
路８ａ及びレジスタファイル６に出力される。また、レ
ジスタ指定フィールド４ｃのソースコード（ｓｒｃ２）
の最上位ビット（ＭＳＢ）以外の残りのビット（ここで
は、下位４ビット）は、シフト回路８ｂ及びレジスタフ
ァイル６に出力される。

【００３０】シフト回路８ａは、レジスタ指定フィール
ド４ｂのソースコード（ｓｒｃ１）の最上位ビット（Ｍ
ＳＢ）以外の残りのビットにマイクロプロセッサのワー
ドサイズ（例えば、４バイト）を乗じて、加算器９ａに
出力する。なお、ここで、ワードサイズを乗ずるのは、
メモリ７の領域を全体に渡って指定するためである。

【００３１】同様に、シフト回路８ｂは、レジスタ指定
フィールド４ｂのソースコード（ｓｒｃ１）の最上位ビ
ット（ＭＳＢ）以外の残りのビットにマイクロプロセッ
サのワードサイズ（例えば、４バイト）を乗じて、加算
器９ａに出力する。

【００３２】加算器９ａは、シフト回路８ａから出力さ
れる最上位ビット（ＭＳＢ）以外の残りのビットにマイ
クロプロセッサのワードサイズを乗じた値にベース専用
レジスタ１０の値を加算した値を読み出しアドレスとし
て、メモリ７に出力する。

【００３３】加算器９ｂは、シフト回路８ｂから出力さ
れる最上位ビット（ＭＳＢ）以外の残りのビットにマイ
クロプロセッサのワードサイズを乗じた値にベース専用
レジスタ１０の値を加算した値を読み出しアドレスとし
て、メモリ７に出力する。

【００３４】専用レジスタ１０には、仮想メソッドの実
行において、メッセージを受信したオブジェクトのベー
スアドレスが格納されている。なお、通常、専用ベース
レジスタ１０は、メソッドのエントリで設定されるた
め、メソッド実行中に変更されることがなく、先読みが
可能である。

【００３５】メモリ７には、オブジェクトのインスタン
ス変数の値が格納されており、加算器９ａ，９ｂから出
力される読み出しアドレスによってアドレス指定され、
対応するオブジェクトのインスタンス変数の値がそれぞ
れマルチプレクサ−１１ａ，１１ｂに出力される。

【００３６】また、レジスタ指定フィールド４ｂのソー
スコード（ｓｒｃ１）及びレジスタ指定フィールド４ｃ
のソースコード（ｓｒｃ２）は、マイクロプロセッサの
レジスタの内容を記憶するレジスタファイル６のレジス
タ番号を指定するためにそれぞれ使用される。

【００３７】そして、レジスタ指定フィールド４ｂのソ
ースコード（ｓｒｃ１）によって指定されたレジスタ番
号に対応するレジスタの内容がレジスタファイル６から
マルチプレクサ−１１ａに出力され、また、レジスタ指
定フィールド４ｃのソースコード（ｓｒｃ２）によって
指定されたレジスタ番号に対応するレジスタの内容がレ
ジスタファイル６からマルチプレクサ−１１ｂに出力さ
れる。

【００３８】マルチプレクサ−１１ａは、ＡＮＤ回路５
ａから出力される値が「１」の場合、すなわち、インス
タンス変数のメモリ読み出しモードである場合には、メ
モリ７からのオブジェクトのインスタンス変数の値を演
算部１２に出力する。一方、ＡＮＤ回路５ａから出力さ
れる値が「０」の場合、すなわち、通常モードである場
合には、レジスタファイル６からのレジスタの内容を演
算部１２に出力する。

【００３９】同様に、マルチプレクサ−１１ｂは、ＡＮ
Ｄ回路５ｂから出力される値が「１」の場合、すなわ
ち、インスタンス変数のメモリ読み出しモードである場
合には、メモリ７からのオブジェクトのインスタンス変
数の値を演算部１２に出力する。一方、ＡＮＤ回路５ｂ
から出力される値が「０」の場合、すなわち、通常モー
ドである場合には、レジスタファイル６からのレジスタ
の内容を演算部１２に出力する。

【００４０】演算部１２は、マルチプレクサ−１１ａ．
１１ｂからそれぞれ出力される値に基づいて、オペコー
ド３で指定された演算を行ない、その演算結果は目的レ
ジスタ指定フィールド（ｄｓｔ）４ａで指定されるレジ
スタファイル６又はメモリ７に格納される。

【００４１】すなわち、本実施の形態のマイクロプロセ
ッサにおけるオペランドの読み込みにおいては、レジス
タ指定フィールド４ｂ，４ｃのうち最上位ビットが
「１」であり、かつモードレジスタ１が「１」の値の場
合には、レジスタファイル６ではなく、レジスタ指定フ
ィールドの下位４ビット及びベース専用レジスタ１０に
よって指定される読み出しアドレスでオブジェクトイン
スタンス変数の値をメモリ７から読み出し、それ以外の
場合には、レジスタファイル６の内容が取り出される。

【００４２】＜オペランドの書き込み＞次に、オペラン
ドの書き込みについて、図２を参照して説明する。な
お、図１と同一部分には、同一符号を付して説明する。

【００４３】ここでは、図１に示した演算部１２におい
て演算された結果（Ａ）をレジスタファイル６又はメモ
リ７に書き込む場合について説明する。

【００４４】同図において、命令レジスタ２にセットさ
れる命令コードの目的レジスタ指定フィールド４ａ（ｄ
ｓｔ）の下位４ビットは、シフト回路２２によって、マ
イクロプロセッサのワードサイズ（図２では４バイト）
が乗じられ、その値が加算器２３に出力される。

【００４５】加算器２３は、シフト回路２２から出力さ
れた目的レジスタ指定フィールド４ａ（ｄｓｔ）の下位
４ビットにワードサイズが乗じられた値と、ベース専用
レジスタ１０に格納されている仮想メソッドの実行にお
いて、メッセージを受信したオブジェクトのベースアド
レスとを加算した値を、メモリ７の書き込みアドレスと
して出力する。

【００４６】また、命令コードの目的レジスタ指定フィ
ールド４ａ（ｄｓｔ）の全てのビットは、レジスタファ
イル６の書き込みレジスタ番号としてレジスタファイル
６へ出力される。

【００４７】一方、命令コードの目的レジスタ指定フィ
ールド４ａ（ｄｓｔ）の最上位ビットは、モードレジス
タ１に格納された値とＡＮＤ回路２１によって論理積が
とられる。

【００４８】例えば、モードレジスタ１に格納された値
が「１」、目的レジスタ指定フィールド４ａ（ｄｓｔ）
の最上位ビットが「１」の場合には、ＡＮＤ回路２１か
ら「１」が出力され、それ以外の場合には「０」が出力
される。

【００４９】ＡＮＤ回路２１の出力は、ゲート回路２４
ａに出力されるとともに、ＮＯＴ回路２５を介してゲー
ト回路２４ｂに出力される。ゲート回路２４ａ又はゲー
ト回路２４ｂに「１」の値が入力されると、演算結果
（Ａ）がレジスタファイル６又はメモリ７に出力され
る。

【００５０】すなわち、ＡＮＤ回路２１から「１」が出
力されるとゲート回路２４ａが開き、加算器２３から出
力される書き込みアドレスによって指定されるメモリ７
の番地に演算結果（Ａ）が書き込まれる。また、ＡＮＤ
回路２１から「０」が出力されるとゲート回路２４ｂが
開き、目的レジスタ指定フィールド４ａによって指定さ
れるレジスタファイル６の番地に演算結果（Ａ）が書き
込まれる。

【００５１】言い換えれば、モードレジスタ１が「１」
の値で、かつ命令コードの目的レジスタ指定フィールド
４ａの最上位ビットが「１」の場合には、オブジェクト
インスタンス変数のメモリ６への書き込みとなり、演算
結果（Ａ）はメモリ７に書き込まれる。それ以外の場合
には、演算結果（Ａ）は、レジスタファイル６に書き込
まれる。

【００５２】＜ジャンプアンドリンクアンドモ
ード切り替え命令＞上述の説明においては、オペランド
の書き込み、読み出しについて説明した。

【００５３】本実施の形態は、通常モードにおいてプロ
グラムが動作している場合に、モードレジスタ及びベー
ス専用レジスタに値をセットし、オブジェクトプログラ
ムを実行可能にするものである。

【００５４】このような動作を行なうために、本実施の
形態においては、図３に示す命令レジスタ３１の命令コ
ードのオペレーションコード３２にジャンプアンドリン
クアンドモード切替命令をセットする。

【００５５】この命令がセットされた時、レジスタ指定
フィールド（ｓｒｃ１）３３にはメッセージを送る先の
オブジェクトのベースアドレスを格納するレジスタ番
号、レジスタ指定フィールド（ｓｒｃ２）３４にはその
オブジェクトのメソッドテーブルのアドレスを格納する
レジスタ番号、オフセット（ｏｆｆｓｅｔ）３５には呼
び出す仮想メソッドのメソッドテーブルの位置（オフセ
ット）が指定される。

【００５６】制御部３６は、マイクロプロセッサの命令
コードのオペレーションコード３２がジャンプアンドリ
ンクアンドモード切替命令であると解読すると、モード
レジスタ１に「１」の値をセットする。

【００５７】すると、命令コードのレジスタ指定フィー
ルド（ｓｒｃ１）３３に格納された「メッセージを送る
先のオブジェクトのベースアドレスのレジスタ番号」を
使用して、レジスタファイル６からメッセージを送る先
のオブジェクトのベースアドレスが読み出され、ベース
専用レジスタ１０に格納される。

【００５８】また、命令コードのレジスタ指定フィール
ド（ｓｒｃ２）３４に格納された「オブジェクトのメソ
ッドテーブルのアドレスを格納するレジスタ番号」を使
用して、レジスタファイル６からメソッドテーブルのア
ドレスが出力される。

【００５９】そして、命令コードのオフセット（ｏｆｆ
ｓｅｔ）３５に格納されている「仮想メソッドのメソッ
ドテーブルの位置（オフセット）」は、シフト回路３７
によって、プロセッサのワードサイズが乗じられ（図３
では４バイト）、このワードサイズが乗じられたオフセ
ットと、レジスタファイル６から取り出されたメソッド
テーブルのアドレスが加算器３８によって加算され、仮
想メソッドのエントリアドレスを取り出すためのアドレ
スを得る。

【００６０】そして、この加算器３８から出力される仮
想メソッドのエントリアドレスを取り出すためのアドレ
スを使用して、メモリ７から仮想メソッドのエントリア
ドレスを得て、得られた仮想メソッドのエントリアドレ
スをプログラムカウンタ３９に設定する。

【００６１】したがって、本実施の形態のマイクロプロ
セッサによれば、インスタンス変数アクセスに伴うロー
ド・ストア命令を行なうことなく、オブジェクトプログ
ラムの実行を行なうことができるので、バイナリプログ
ラムサイズを小さくすることができる。

【００６２】なお、本実施の形態のジャンプアンドリン
クアンドモード切替命令は、ジャンプ命令の箇所のアド
レスを特定のレジスタに格納する点は、通常のジャンプ
アンドリンク命令と同じである。

【００６３】また、本実施の形態においては、メモリ７
はマイクロプロセッサ内部のものを想定しているが、プ
ロセッサ外部のメモリであってもよい。ハードウェアの
構成としては、プロセッサ内部のメモリマップされたキ
ャッシュメモリでもよいし、キャッシュメモリにマップ
されたレジスタ群であってもよい。この場合のレジスタ
は、通常使用するレジスタファイルとは別のレジスタで
あり、そのレジスタ群のレジスタの個数は、通常のレジ
スタファイルのレジスタ数の１／２となる。また、マル
チプロセッサ構成などの場合の同期のためにキャッシュ
メモリとレジスタ群とのマップ同期機構が必要となる。
さらに、本実施の形態においては、レジスタ指定フィー
ルドのうち、最上位ビットによって、モードを切り替え
る場合について説明したが、最上位ビットである必要は
なく、いずれか特定のビットであればよい。

【００６４】同様に、モードレジスタ１の値が「１」、
レジスタ指定フィールドの最上位ビッドが「１」の場合
に、オブジェクト指向プログラム実行モードに切り替わ
る場合について説明したが、この組み合わせに限るもの
ではない。

【００６５】さらに、本実施の形態においては、ベース
専用レジスタをレジスタファイルとは別個に設けたが、
ベース専用レジスタはレジスタファイルに設けられてい
てもよい。

【００６６】なお、本願発明は、上記各実施形態に限定
されるものでなく、実施段階ではその要旨を逸脱しない
範囲で種々に変形することが可能である。また、各実施
形態は可能な限り適宜組み合わせて実施してもよく、そ
の場合組み合わされた効果が得られる。さらに、上記各
実施形態には種々の段階の発明が含まれており、開示さ
れる複数の構成要件における適宜な組み合わせにより種
々の発明が抽出され得る。例えば実施形態に示される全
構成要件から幾つかの構成要件が省略されることで発明
が抽出された場合には、その抽出された発明を実施する
場合には省略部分が周知慣用技術で適宜補われるもので
ある。

【００６７】

【発明の効果】以上詳記したように、本発明によれば、
オブジェクト指向プログラムのバイナリプログラムサイ
ズを小さくすることができ、かつ実行速度を向上するこ
とができるマイクロプロセッサを提供することができ
る。

【図面の簡単な説明】

【図１】本発明の実施の形態に係るマイクロプロセッサ
において、オペランドの読み出しを行なう場合を説明す
るための図である。

【図２】本発明の実施の形態に係るマイクロプロセッサ
において、オペランドの書き込みを説明するための図で
ある。

【図３】本発明の実施の形態に係るマイクロプロセッサ
において、ジャンプアンドリンクアンドモード切替命令
を説明するための図である。

【図４】モードレジスタの値と、レジスタ指定フィール
ドの最上位ビットと、モードとの関係を示す図である。

【図５】オブジェクトインスタンスの内部表現の実現例
を示す図である。

【符号の説明】

１…モードレジスタ、２…命令レジスタ、３…オペレーションコード、４ａ〜４ｃ…レジスタ指定フィールド、５ａ，５ｂ…ＡＮＤ回路、６…レジスタファイル、７…メモリ、８ａ，８ｂ…シフト回路、９ａ，９ｂ…加算回路、１０…ベース専用レジスタ、１１ａ，１１ｂ…マルチプレクサ−、１２…演算部、２１…ＡＮＤ回路、２２…シフト回路、２３…加算回路、２４ａ，２４ｂ…ゲート回路、２５…ＮＯＴ回路、３１…命令コード、３２…オペレーションコード、３３〜３４… ３５…レジスタ指定フィールド、３６…制御部、３７…シフト回路、３８…加算器。

Claims

【特許請求の範囲】

【請求項１】仮想メソッドの実行において、メッセー
ジを受信したオブジェクトのベースアドレスを格納する
専用レジスタと、オブジェクトのインスタンス変数の値を格納するメモリ
と、オブジェクト指向プログラムを実行するか否かのモード
を指定するモードレジスタと、マイクロプロセッサの命令コードのレジスタ指定フィー
ルドのうち特定のビット以外のビットと、前記専用レジ
スタに格納されているオブジェクトのベースアドレスと
に基づいて、前記メモリをアクセスするためのアドレス
を生成するアドレス生成手段と、前記マイクロプロセッサの命令コードのレジスタ指定フ
ィールドのうち、前記特定のビットの値が有効で、かつ
前記モードレジスタがオブジェクト指向プログラムの実
行モードを示している場合に、前記アドレス生成手段に
より生成されたアドレスに対応するオブジェクトのイン
スタンス変数を前記メモリから読み出す読み出し手段
と、前記読み出し手段で得られたインスタンス変数の演算を
行なう演算手段とを具備することを特徴とするマイクロ
プロセッサ。
【請求項２】仮想メソッドの実行において、メッセー
ジを受信したオブジェクトのベースアドレスを格納する
専用レジスタと、データを記憶するレジスタファイルと、データを格納するメモリと、オブジェクト指向プログラムを実行するか否かのモード
を指定するモードレジスタと、マイクロプロセッサの命令コードのレジスタ指定フィー
ルドのうち特定のビット以外のビットと、前記専用レジ
スタに格納されているオブジェクトのベースアドレスと
に基づいて、前記メモリをアクセスするためのアドレス
を生成するアドレス生成手段と、前記マイクロプロセッサの命令コードのレジスタ指定フ
ィールドのうち、前記特定のビットの値が有効で、かつ
前記モードレジスタがオブジェクト指向プログラムの実
行モードを示している場合に、前記アドレス生成手段に
より生成されたアドレスによって指定される前記メモリ
の番地に演算結果を書き込み手段とを具備することを特
徴とするマイクロプロセッサ。
【請求項３】オペレーションコード、メッセージを送
る送り先のオブジェクトのベースアドレスを格納するレ
ジスタ番号、前記オブジェクトのメソッドテーブルのア
ドレスを格納するレジスタ番号及び呼び出す仮想メソッ
ドのメソッドテーブルの位置を示すオフセットを有する
命令コードと、仮想メソッドの実行において、メッセージを受信したオ
ブジェクトのベースアドレスを格納する専用レジスタ
と、レジスタファイルと、仮想メソッドのエントリアドレスを格納するメモリと、オブジェクト指向プログラムを実行するか否かのモード
指定するモードレジスタと、前記命令コードのオペレーションコードが特定のオペレ
ーションコードであるか否かを判別し、特定のオペレー
ションコードであると判別された場合に、前記モードレ
ジスタにオブジェクトプログラムを実行するモードを設
定する制御部と、前記命令コードの前記ベースアドレスを格納するレジス
タ番号を使用して、前記レジスタファイルから前記メッ
セージを送る送り先のオブジェクトのベースアドレスを
読み出し、前記ベース専用レジスタに設定する設定手段
と、前記命令コードの前記メソッドテーブルのアドレスを格
納するレジスタ番号を使用して前記レジスタファイルか
ら前記オブジェクトのメソッドテーブルのアドレスを読
み出し、その値と前記命令コードの前記オフセットとを
加算して生成した仮想メソッドのエントリアドレスをプ
ログラムカウンタにセットする手段とを具備することを
特徴とする請求項１又は請求項２記載のマイクロプロセ
ッサ。
【請求項４】前記アドレス生成手段は、前記命令コードのレジスタ指定フィールドのうち、前記
特定のビット以外のビットにマイクロプロセッサのワー
ド数を乗じた値を算出する算出手段と、前記算出手段によって算出された値と、前記専用レジス
タに格納されているオブジェクトのベースアドレスとを
加算し、前記メモリをアクセスするためのアドレスを生
成する加算手段とを具備することを特徴とする請求項１
又は請求項２記載のマイクロプロセッサ。
【請求項５】レジスタファイルと、前記命令コードのレジスタ指定フィールドのうち、前記
特定のビットの値が有効でない場合、又は前記モードレ
ジスタがオブジェクト指向プログラムを実行するモード
でない場合には、前記レジスタ指定フィールドの値によ
って前記レジスタファイルからデータを読み出すレジス
タファイル読み出し手段とをさらに具備することを特徴
とする請求項１記載のマイクロプロセッサ。
【請求項６】レジスタファイルと、前記命令コードのレジスタ指定フィールドのうち、前記
特定のビットの値が特定の値が有効でない場合、又は前
記モードレジスタがオブジェクト指向プログラムを実行
するモードでない場合には、前記レジスタ指定フィール
ドの値によって指定された前記レジスタファイルに前記
演算結果を書き込むレジスタファイル書き込み手段とを
さらに具備することを特徴とする請求項２記載のマイク
ロプロセッサ。