JP2002351579A - エラー監視装置 - Google Patents

Abstract

(57)【要約】 【課題】 ＣＰＵ外に配設した制御部により、駆動系装
置への通電時間を計測することで、駆動系装置への通電
制御のエラーを検出し、確実にリセット処理を行なうこ
とのできるエラー監視装置を提供すること。 【解決手段】 駆動系装置３とこの駆動系装置３（２）
への通電を制御するＣＰＵ１とを有する機器に、前記Ｃ
ＰＵ１とは別異の制御手段として配設されたエラー監視
装置１１であって、前記駆動系装置３に対する通電時間
を求め、この通電時間を正常な通電時間の最大値と比較
することにより、通電状態の不正常を検出しうる検出手
段１２と、前記検出手段の検出結果に基づいて、前記通
電制御に関するエラー発生の有無を判断する判断手段１
３と、前記判断手段の判断結果に基づいて、前記駆動系
装置３に対する通電制御のリセットの実行処理を行う処
理手段１４とを有すること。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、駆動系装置とこの
駆動系装置への通電を制御するＣＰＵ（中央制御装置）
を有する機器において、前記駆動系装置が常に通電した
状態となるエラーの発生を検出し、処理するための監視
を行なうエラー監視装置に関する。

【０００２】

【従来の技術】従来より、駆動系装置とこの駆動系装置
の駆動を制御するＣＰＵとを有する機器においては、前
記機器にエラーが発生して、前記駆動系装置に常に通電
した状態となったときに、そのことを検出し、処理する
エラー監視装置が設けられている。

【０００３】前記エラーの１つとして、前記ＣＰＵに格
納された通電制御システムにエラーが発生し、前記駆動
系装置に対して通電が継続されるというエラーがある。
いわゆる、通電制御システムが暴走している状態であ
る。このエラーは通電され続けている駆動系装置が過熱
して故障する原因となったり、あるいは、発火等の重大
な事故の原因となる虞がある。

【０００４】そこで、このような通電制御システムのエ
ラーの発生は、前記ＣＰＵに格納したウォッチドックタ
イマ装置により監視することが一般的になされている。

【０００５】このウォッチドックタイマ装置を利用した
監視方法は、エラー監視システムにおいて、対象の駆動
系装置に通電を開始した時点から所定時間のカウントを
開始し、前記所定時間内に駆動系装置の駆動動作が正常
終了したときは、前記カウントをゼロクリアし、前記所
定時間をカウントアップしたとき、つまり、所定時間を
経過したときは、エラー発生を判断して対象の駆動系装
置の駆動制御システムに強制終了をかけることを内容と
するものである。

【０００６】

【発明が解決しようとする課題】しかしながら、前記ウ
ォッチドックタイマ装置を利用したエラー監視方法にお
いては、前記エラーの発生を検出し、エラー処理を行う
ことができなくなる場合があった。

【０００７】つまり、対象の駆動系装置に通電を開始
し、前記ウォッチドックタイマ装置において所定時間の
カウントを行っている状態で前記ウォッチドックタイマ
装置を含んだシステム部分にエラーが発生し、ウォッチ
ドックタイマ装置が、対象の駆動系装置の駆動動作の正
常終了を待たずしてカウントをゼロクリアし、再度のカ
ウントを開始する一連の動作を繰り返し行なうループに
陥ってしまった場合には、エラー検出が正常に行われ
ず、実際には、エラー検出すべき対象の駆動系装置への
通電状態が継続しているようなケースがあった。

【０００８】そこで、本発明は、ＣＰＵ内の前記ウォッ
チドックタイマ装置を利用せずに、ＣＰＵ外に配設した
制御部により、駆動系装置への通電時間を計測すること
で、駆動系装置への通電制御のエラーを検出し、確実に
リセット処理を行なうことのできるエラー監視装置を提
供することを目的とするものである。

【０００９】

【課題を解決するための手段】前述した目的を達成する
ため、本発明のエラー監視装置の特徴は、駆動系装置と
この駆動系装置への通電を制御するＣＰＵとを有する機
器に、前記ＣＰＵとは別異の制御手段として配設されて
おり、前記駆動系装置に対する通電時間を求め、この通
電時間を正常な通電時間の最大値と比較することによ
り、通電状態の不正常を検出しうる検出手段と、前記検
出手段の検出結果に基づいて、前記通電制御に関するエ
ラー発生の有無を判断する判断手段と、前記判断手段の
判断結果に基づいて、前記駆動系装置に対する通電制御
のリセットの実行処理を行う処理手段とを有する点にあ
る。

【００１０】このような構成を採用することで、ＣＰＵ
の通電制御にエラーが発生した場合であっても、前記Ｃ
ＰＵとは別異の制御部として、駆動系装置に対し、正常
な通電時間の最大値よりも長い時間の通電が行われてい
ることを検出することで、確実に、駆動系装置への通電
制御に関するエラーの発生を検出し、リセット処理を行
なうことができる。

【００１１】また、本発明のエラー監視装置の別の特徴
は、前記検出手段は、ＣＰＵと駆動系装置の制御部のイ
ネーブル端子および通電チャネル端子のそれぞれの間に
配設された制御線に流れる信号により、通電時間を計測
するための計測信号を生成する生成手段と、前記計測信
号に基づいて得た通電時間が正常な通電時間の最大値よ
り長いか短いかを比較する比較手段と、前記比較手段で
の比較結果を前記判断手段に出力する出力手段とを備え
る点にある。

【００１２】このような構成を採用することで、本発明
のエラー監視装置は、直接、ＣＰＵと駆動系装置の制御
部のイネーブル端子および通電チャネル端子のそれぞれ
の間に配設された制御線に流れる信号に基づいて、駆動
系装置の制御部のイネーブル端子に対し、正常な通電時
間の最大値よりも長い時間の通電が行われていることを
検出することができるので、ＣＰＵにエラーが発生した
場合であっても、確実に、駆動系装置への通電制御に関
するエラーの発生を検出し、リセット処理を行なうこと
ができるものとなる。

【００１３】そして、本発明のエラー監視装置の更に他
の特徴は、前記検出手段は、駆動系装置への少なくとも
１つの通電相の通電状態を検出可能とされている点にあ
る。

【００１４】このように、少なくとも１つの通電相の通
電状態を検出可能に前記検出手段を接続することで、本
発明のエラー監視装置は、前述の作用効果を得ることが
できるものとなり、例えば、全ての通電相の通電状態を
検出可能に前記検出手段を複数接続すれば、より早期且
つ確実に通電制御に関するエラーの発生を検出し、リセ
ット処理を行なうことができるものとなる。

【００１５】

【発明の実施の形態】本発明の実施の形態を、前記駆動
系装置として、プリンタに搭載される２−２相駆動モー
タを想定して説明する。

【００１６】図１は、本実施形態の前記モータ３の通電
制御に関するエラーを検出し、プリンタシステムにリセ
ットをかけるためのエラー監視装置１１を示すブロック
図である。

【００１７】通常、駆動系装置のドライバは、通電のＯ
Ｎ／ＯＦＦを制御するイネーブル端子と、出力チャネル
を選択する通電チャネル端子とを有する。本実施形態に
おいても、図１においてＯＵＴ１Ａ，ＯＵＴ１Ｂ，ＯＵ
Ｔ２Ａ，ＯＵＴ２Ｂに示す電気回路を有するモータドラ
イバ２は、ＣＰＵ１にバス接続される４つのイネーブル
端子と、同じくＣＰＵ１に接続される２つの通電チャネ
ル端子とを有しており、ＣＰＵ１とイネーブル端子との
間に配設される制御線には通電信号ＥＮが送信され、Ｃ
ＰＵ１と通電チャネル端子との間に配設される制御線に
は通電相の切替信号ＰＨが送信されるようになってい
る。

【００１８】ここで、前記ＣＰＵ１のモータ３の駆動に
関するタイミング指示を、図２および図３に示す。これ
らの図に示すように、本実施形態においては、同一のイ
ネーブル端子にバス接続された制御線を流れる通電信号
ＥＮ１０と通電信号ＥＮ１１または通電信号ＥＮ２０と
通電信号２１は、それぞれ同一のＬｏｗ／Ｈｉｇｈのタ
イミングを示すように制御されており、本実施形態にお
いては、通電信号ＥＮ１０と通電信号ＥＮ１１または通
電信号ＥＮ２０と通電信号２１がそれぞれＨｉｇｈとな
ったときにのみ相出力電流比が０％となって通電はＯＦ
Ｆ状態となり、逆に、通電信号ＥＮ１０と通電信号ＥＮ
１１または通電信号ＥＮ２０と通電信号２１がそれぞれ
Ｌｏｗとなったときに、相出力電流比が１００％となる
ように制御されている。なお、図４および図５に示すタ
イミングチャートには、通電信号ＥＮ１０と通電信号Ｅ
Ｎ１１、通電信号ＥＮ２０と通電信号ＥＮ２１とをそれ
ぞれ同一のラインで示している。

【００１９】また、図２に示すように、本実施形態のモ
ータ３は、切替信号ＰＨ１または切替信号ＰＨ２がＬｏ
ｗのとき、前記切替信号ＰＨに対応する電気回路ＯＵＴ
１Ａまたは電気回路ＯＵＴ２ＡがそれぞれＬｏｗとなる
と同時に、電気回路ＯＵＴ１Ｂまたは電気回路ＯＵＴ２
ＢがそれぞれＨｉｇｈとなるように制御され、切替信号
ＰＨ１または切替信号ＰＨ２がＨｉｇｈのとき、前記切
替信号ＰＨに対応する電気回路ＯＵＴ１Ａまたは電気回
路ＯＵＴ２ＡがそれぞれＨｉｇｈとなると同時に電気回
路ＯＵＴ１Ｂまたは電気回路ＯＵＴ２ＢがそれぞれＬｏ
ｗとなるように制御されている。

【００２０】このようなＣＰＵ１によるモータ駆動の制
御下において、本実施形態のエラー監視装置１１におけ
る制御を説明する。

【００２１】本実施形態のエラー監視装置１１は、前記
ＣＰＵ１とは別異の制御部としてプリンタに配設されて
いる。

【００２２】そして、前記エラー監視装置１１は、前記
モータ３に対する通電時間を求め、この通電時間を正常
な通電時間の最大値と比較することにより、通電状態の
不正常を検出しうる検出手段としての第１と第２の２つ
の不正ＥＮ通電時間検出部１２Ａ、１２Ｂを有してい
る。また、前記エラー監視装置１１には、前記不正ＥＮ
通電時間検出部１２Ａ，１２Ｂの検出結果に基づいて、
前記通電制御に関するエラー発生の有無を判断する判断
手段としての判断部１３、および、前記判断部１３の判
断結果に基づいて、前記モータ３に対する通電制御のリ
セットの実行処理を行う処理手段としてのシステムリセ
ット部１４を有している。

【００２３】また、本実施形態においては、前記各不正
ＥＮ通電時間検出部１２Ａ，１２Ｂはそれぞれ、ＣＰＵ
１とモータ３の制御部のイネーブル端子および通電チャ
ネル端子とのそれぞれの間に配設された制御線に流れる
通電信号および切替信号により、通電時間を計測するた
めの計測信号を生成する生成手段としての計測信号生成
部２１と、正常な通電時間としての最大許容値をデータ
として格納する正常ＥＮ時間最大値格納部２２と、前記
計測信号に基づいて得た通電時間の監視を行い、正常な
通電時間の最大値とよりも長くなったことを比較検出す
る検出手段としての比較検出部２３と、前記比較検出部
２３での比較結果を前記判断手段に出力する出力手段と
しての検出信号出力部２４とを有している。

【００２４】そして、前記第１不正ＥＮ通電時間検出部
１２Ａは、モータ３の１相の通電状態を検出すべく、そ
の計測信号生成部２１Ａは、前述のモータドライバ２の
２つのイネーブル端子とＣＰＵ１との間をバス接続させ
る２本の制御線を通して送信される通電信号ＥＮ１０，
ＥＮ１１および１つの通電チャネル端子とＣＰＵ１との
間を接続させる制御線を通して送信される切替信号ＰＨ
１を計測し、これらの通電信号ＥＮ１０，ＥＮ１１およ
び切替信号ＰＨ１の組合せから、計測信号Ｍ１を生成す
るようになされている。

【００２５】また、第２不正ＥＮ通電時間検出部１２Ｂ
の前記計測信号生成部２１Ｂも、モータ３の２相の通電
状態を検出すべく、前述のモータドライバ２の他のイネ
ーブル端子とＣＰＵ１との間をバス接続させる２本の制
御線および他の通電チャネル端子とＣＰＵ１との間を接
続させる制御線の計３本の接続線に接続され、各端子へ
の通電信号ＥＮ２０，ＥＮ２１および切替信号ＰＨ２を
計測して、これらの組合せから計測信号Ｍ２を生成する
ようになされている。

【００２６】このように、２−２相駆動のモータ３の各
相への通電時間を検出可能に構成することで、いずれの
通電相に対する通電制御に関するエラーが発生した場合
であっても早期且つ確実に、エラーの発生を検出するこ
とができるものとなるが、いずれかの通電相でのエラー
が他の通電相のエラーをも引き起こすような場合には、
いずれか一方の通電相のエラー発生のみを検出可能な構
成としてもよい。また、モータ３が３相駆動の場合は、
前記不正ＥＮ通電時間検出部１２を各相毎に計３つ、配
設する構成とすることも可能である。

【００２７】また、本実施形態においては、同一の構成
を有する２つの不正ＥＮ通電時間検出部１２Ａ，１２Ｂ
を配設することとしたが、例えば、その構成部分の一部
あるいは全部を共用する構成としてもよい。その場合
は、例えば、検出する相の切替を制御する制御部等を適
宜配設することとする。

【００２８】そして、本実施形態のエラー監視装置１１
を用いたエラー監視に関する制御は、各不正ＥＮ通電時
間検出部１２Ａ，１２Ｂの前記計測信号生成部２１Ａ，
２１Ｂにおいて、前述の計測信号を生成することから始
まる。

【００２９】すなわち、図４のタイミングチャートに示
すように、本実施形態において、前記ＣＰＵ１が当該モ
ータ３の駆動において相出力電流の制御を行なう場合に
は、通電相を切り替えるときに、通電信号ＥＮが一旦Ｏ
ＦＦとされ制御がなされる。また、前記第１不正ＥＮ通
電時間検出部１２Ａの前記計測信号生成部２１Ａに入力
される切替信号ＰＨ１および第２不正ＥＮ通電時間検出
部１２Ｂの前記計測信号生成部２１Ｂに入力される切替
信号ＰＨ２のＬｏｗ／Ｈｉｇｈの切り替えタイミング
は、それぞれの通電信号ＥＮ１０／ＥＮ１１，ＥＮ２０
／ＥＮ２１の通電信号のパルスの発信と同期するよう
に、前記ＣＰＵ１によって信号が作成される。

【００３０】そして、前記計測信号生成部２１Ａ，２１
Ｂは、前記モータドライバ２の２つのイネーブル端子と
ＣＰＵ１とのバスの２本の接続回路を通して送信される
通電信号ＥＮ１０／ＥＮ１１、ＥＮ２０／ＥＮ２１から
これらのパルスと同一のタイミングで発信される計測信
号Ｍ１，Ｍ２を生成する。

【００３１】また、当該モータ３の駆動において相出力
電流の制御を行なわない場合、例えば、プリンタの連続
駆動のような場合は、図５のタイミングチャートに示す
ように、前記計測信号生成部２１Ａ，２１Ｂは、前述の
モータドライバ２の通電チャネル端子とＣＰＵ１との接
続ラインから得た通電相に関する出力信号ＰＨ１、ＰＨ
２のＬｏｗからＨｉｇｈへの立上り部のタイミングを検
出し、同一のタイミングで発信される計測信号Ｍ１，Ｍ
２を生成する。

【００３２】そして、各不正ＥＮ通電時間検出部１２
Ａ，１２Ｂの前記比較検出部２３Ａ，２３Ｂにおいて、
前記計測信号生成部２１Ａ，２１Ｂにおいて生成された
計測信号のパルス間の通電時間を、正常ＥＮ時間最大値
格納部２２Ａ，２２Ｂに格納された通電の最大時間と比
較する監視を行ない、前記検出信号出力部２４Ａ，２４
Ｂにおいて、前記計測信号のパルスに示される通電時間
が正常ＥＮ時間最大値格納部２２Ａ，２２Ｂに格納され
た通電の最大時間を越えた場合に、結果ＲＥＳ１，ＲＥ
Ｓ２をそれぞれ前記判断部１３へ送出する。この結果Ｒ
ＥＳ１，ＲＥＳ２は、図４および図５のタイミングチャ
ートに示すように、ｌｏｗ状態から一瞬、Ｈｉｇｈ状態
となる検出パルスとして出力する。

【００３３】ここで、前記通電時間とは、通電状態とな
っている時間をいい、通電状態とは、イネーブル端子が
有効状態にあることを指す。前記比較検出部２３Ａ，２
３Ｂにおいては、計測信号のパルスを検出するたびに、
正常ＥＮ時間最大値格納部２２Ａ，２２Ｂに格納された
通電の最大時間との比較監視はリセット状態とする。

【００３４】なお、イネーブル端子の有効状態のみを監
視することによっても、カウントＩＣを配設してタイム
カウントする制御を用いれば通電制御のエラー発生の監
視は可能であるが、プリンタの連続出力の場合などに
は、例えば６０秒といった長時間のカウントを要し、カ
ウント桁数が極端に大きくなりすぎるという不具合があ
ったため、本発明においては、前述のように、イネーブ
ル端子の状態のみを前記不正ＥＮ通電時間検出部１２
Ａ，１２Ｂにおいて検出し計測信号を生成することとせ
ず、通電チャネル端子の状態をも検出し、これらの組合
せから計測信号Ｍを生成するようにすることとした。そ
して、このように制御することによって、通電状態であ
るのにモータ３が駆動していないという不正な状態をも
確実に検出することができるものとなった。

【００３５】そして、判断部１３においては、各不正Ｅ
Ｎ通電時間検出部１２Ａ，１２Ｂから送出される結果Ｒ
ＥＳ1，ＲＥＳ２の論理和を採り、総合的な結果ＲＥＳ
＊を出す。

【００３６】つまり、前記第１不正ＥＮ通電時間検出部
１２Ａまたは第２不正ＥＮ通電時間検出部１２Ｂのいず
れかにおいてでも、前記計測信号のパルス間の通電時間
が前記正常ＥＮ時間最大値よりも長いことを検出した結
果ＲＥＳ１，ＲＥＳ２が送出された場合には、ＣＰＵ１
の暴走等の原因により、不正な過剰通電の状態となって
いると判断し、結果ＲＥＳ＊を出す。この結果ＲＥＳ＊
は、図４および図５のタイミングチャートに示すよう
に、Ｈｉｇｈ状態から一瞬、Ｌｏｗ状態となる検出パル
スとして出力する。

【００３７】そして、この検出パルスを受ける前記シス
テムリセット部１４においては、ＣＰＵ１の通電制御に
関するシステムにリセットをかける命令信号（システム
リセット信号）ＲＥＳＥＴ＊を前記ＣＰＵ１に送信し、
通電制御に関するシステムのイニシャライズを図る。

【００３８】つまり、図４および図５に示すタイミング
チャートにおいは、いずれも計測信号Ｍ２において不正
ＥＮ通電時間を検出することとなるため、第２不正ＥＮ
通電時間検出部１２Ｂの検出信号出力部２４Ｂから前記
計測信号のパルス間の通電時間が前記正常ＥＮ時間最大
値よりも長いことを検出した結果ＲＥＳ２の検出パルス
が送出される。この結果ＲＥＳ２に従って、判断部１３
ではＣＰＵ１を含む通電制御にエラーが生じたことを判
断して総合的な結果ＲＥＳ＊を送信する検出パルスが送
出され、システムリセット部１４においては、プリンタ
のＣＰＵ１を含む通電制御のシステムをリセット状態と
するシステムイニシャライズの信号ＲＥＳＥＴ＊がＣＰ
Ｕ１に送出されることとなる。

【００３９】このように、本実施形態においては、ＣＰ
Ｕ１とは別個に当該ＣＰＵ１の暴走をも含めて監視しう
るエラー監視装置１１を配設し、プリンタのモータ３の
通電制御に関するエラー監視を行うことで、確実にモー
タ３の駆動に関するエラーの発生を検出し、リセット処
理を行なうことができるものとなる。

【００４０】なお、本発明は、前述した実施の形態に限
定されるものではなく、必要に応じて種々の変更が可能
である。

【００４１】例えば、前記不正ＥＮ通電時間検出部はい
ずれか１方の相にのみ不正ＥＮ通電時間検出部を設け、
ＣＰＵを含む通電制御にエラーが発生したことを検出す
るようにしてもよい。

【００４２】また、本実施形態においては、プリンタの
モータを例として説明したが、本発明のエラー監視装置
が適用される機器はプリンタに限らないし、駆動系装置
もモータに限らず、例えば、プリンタの場合であればプ
リントヘッドへの通電制御であってもよい。

【００４３】

【発明の効果】以上説明したように、本発明によれば、
ＣＰＵとは別個に、当該ＣＰＵの暴走をも含めて監視し
うるエラー監視装置を配設し、機器の駆動系の通電制御
に関するエラー監視を行うことで、確実にエラーの発生
を検出し、リセット処理を行なうことができるので、過
剰な継続的通電による過熱を原因とする駆動系装置の故
障や、発火等の重大な事故を未然に防止することが可能
となる等の優れた効果を奏することができる。

【図面の簡単な説明】

【図１】 本実施形態のエラー監視装置を示すブロック
図

【図２】 ＣＰＵのモータ駆動に関するタイミング指示
を示す表

【図３】 ＣＰＵのモータ駆動に関するタイミング指示
を示す表

【図４】 ＣＰＵがモータ駆動において相出力電流の制
御を行なう場合のタイミングチャート

【図５】 ＣＰＵがモータ駆動において相出力電流の制
御を行なわない場合のタイミングチャート

【符号の説明】

１ ＣＰＵ ２ モータドライバ ３ モータ １１ エラー監視装置 １２ 不正ＥＮ通電時間検出部 １３ 判断部 １４ システムリセット部 ２１ 計測信号生成部 ２２ 正常ＥＮ時間最大値格納部 ２３ 比較検出部 ２４ 検出信号出力部 ＥＮ 通電信号 ＰＨ 切替信号 ＯＵＴ 電気回路 Ｍ 計測信号

フロントページの続き Ｆターム(参考） 2C061 HH01 HJ10 HK23 HN02 HN21 HV01 HV19 HV44 HV54 5B054 BB05 CC01 5H209 AA13 BB13 CC05 DD04 EE11 GG16 HH06 JJ07 SS01 SS04 TT02 5H223 AA13 BB08 CC05 EE04 FF08

Claims (3)

【特許請求の範囲】
1. 【請求項１】 駆動系装置とこの駆動系装置への通電を
   制御するＣＰＵとを有する機器に、前記ＣＰＵとは別異
   の制御手段として配設されたエラー監視装置であって、 前記駆動系装置に対する通電時間を求め、この通電時間
   を正常な通電時間の最大値と比較しつつ監視することに
   より、通電状態の不正常を検出しうる検出手段と、 前記検出手段の検出結果に基づいて、前記通電制御に関
   するエラー発生の有無を判断する判断手段と、 前記判断手段の判断結果に基づいて、前記駆動系装置に
   対する通電制御のリセットの実行処理を行う処理手段
   と、 を有することを特徴とするエラー監視装置。
2. 【請求項２】 前記検出手段は、 ＣＰＵと駆動系装置の制御部のイネーブル端子および通
   電チャネル端子のそれぞれの間に配設された制御線に流
   れる信号により、通電時間を計測するための計測信号を
   生成する生成手段と、 前記計測信号に基づいて監視する通電時間が正常な通電
   時間の最大値よりも長いことを比較検出する検出手段
   と、 前記比較手段での比較結果を前記判断手段に出力する出
   力手段とを備えていることを特徴とする請求項１に記載
   のエラー監視装置。
3. 【請求項３】 前記検出手段は、駆動系装置への少なく
   とも１つの通電相の通電状態を検出可能とされているこ
   とを特徴とする請求項１または請求項２のいずれかに記
   載のエラー監視装置。