JP2002350893A - 液晶表示装置 - Google Patents

液晶表示装置

Info

Publication number
JP2002350893A
JP2002350893A JP2001161780A JP2001161780A JP2002350893A JP 2002350893 A JP2002350893 A JP 2002350893A JP 2001161780 A JP2001161780 A JP 2001161780A JP 2001161780 A JP2001161780 A JP 2001161780A JP 2002350893 A JP2002350893 A JP 2002350893A
Authority
JP
Japan
Prior art keywords
integrated circuit
polycrystalline silicon
liquid crystal
built
crystal display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001161780A
Other languages
English (en)
Other versions
JP5010070B2 (ja
Inventor
Hiroshi Tabata
弘志 田畠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2001161780A priority Critical patent/JP5010070B2/ja
Publication of JP2002350893A publication Critical patent/JP2002350893A/ja
Application granted granted Critical
Publication of JP5010070B2 publication Critical patent/JP5010070B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)

Abstract

(57)【要約】 【課題】 低温多結晶シリコンＴＦＴからなる集積回路
とＣＯＧ実装されたＩＣを有する液晶表示装置におい
て、取り出し電極端子部の非表示領域が広くなることを
防止するものである。 【解決手段】 低温多結晶シリコンＴＦＴからなる内蔵
集積回路２の入力信号配線４を液晶表示装置にＣＯＧ実
装されたＩＣ３の領域に配置することで、低温多結晶シ
リコン集積回路用取り出し電極端子６をＩＣ用取り出し
電極端子７の両隣に配置し、取り出し電極端子に必要な
非表示領域を狭くする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、多結晶シリコンＴ
ＦＴからなる集積回路を内蔵させ、なおかつ単結晶シリ
コンからなるＩＣをＣＯＧ実装する構成のＴＦＴを用い
た液晶表示装置に関する。
【０００２】
【従来の技術】現在の液晶表示装置は、携帯電話やポケ
ットＰＣ（Personal Computer）などに代表されるよう
に高精細・小型化が進んでおり、特に非表示領域のサイ
ズの縮小化が進んでいる。図４（ａ）（ｂ）に従来の液
晶表示装置の構成図を示す。１は表示領域、２は低温多
結晶シリコンＴＦＴ（Thin Film Transistor）からなる
内蔵集積回路、３は単結晶シリコンＩＣ、４は低温多結
晶シリコン集積回路駆動用の入力信号配線、５は単結晶
ＩＣより出力される画素ＴＦＴ駆動用信号配線、６は低
温多結晶シリコン集積回路駆動の入力信号用取り出し電
極端子、７は単結晶シリコンＩＣ駆動用取り出し電極端
子である。低温多結晶シリコンＴＦＴからなる集積回路
を内蔵し、なおかつ単結晶シリコンからなるＩＣをＣＯ
Ｇ（chip on glass）実装する構成では、画素ＴＦＴ駆
動信号配線には単結晶シリコンＩＣ３を使用し、画素Ｔ
ＦＴ駆動走査線には多結晶シリコンＴＦＴからなる集積
回路２を使用する構成としている。
【０００３】
【発明が解決しようとする課題】低温多結晶シリコンＴ
ＦＴからなる集積回路を内蔵し、なおかつ単結晶シリコ
ンからなるＩＣをＣＯＧ実装する構成では、単結晶シリ
コンＩＣ及び多結晶シリコン内蔵集積回路にはそれぞれ
を駆動する外部入力信号が必要であり、ＩＣ駆動用の取
り出し電極端子の隣に低温多結晶シリコンＴＦＴからな
る内蔵集積回路用の取り出し電極端子を配置することに
なる。電極端子部に必要な非表示領域は総端子数・端子
の配置ピッチ及びＩＣのＣＯＧ実装位置によって決定す
る。図４（ａ）は多結晶シリコンＴＦＴからなる集積回
路を内蔵させ、なおかつ単結晶シリコンからなるＩＣを
ＣＯＧ実装する構成でのＩＣを表示領域のセンターに縦
方向にて（Ｙ軸にて）単結晶シリコンＩＣのセンターを
合わせた位置に配置した構成図を示す。ＩＣ駆動用の取
り出し電極端子７をＩＣ入力信号用のＣＯＧ実装端子近
傍に配置した場合、液晶表示装置中央付近にＩＣ駆動用
の取り出し電極端子７が配置され、低温多結晶シリコン
ＴＦＴからなる集積回路２をパネル左側に配置した場
合、ＩＣ駆動用取り出し電極端子７の左隣の領域に低温
多結晶シリコン内蔵集積回路用の取り出し電極端子６を
配置することになり、端子ピッチが広く、かつ端子数が
多い場合は左横方向に多くの領域が必要になり、非表示
領域が横方向に広くなる問題がある。
【０００４】図４（ｂ）に、多結晶シリコンＴＦＴから
なる集積回路を内蔵させ、なおかつ単結晶シリコンから
なるＩＣをＣＯＧ実装する構成でのＩＣを表示領域セン
ターに対して縦方向にて（Ｙ軸にて）右方向にオフセッ
トさせた位置に配置した構成図を示す。単結晶シリコン
ＩＣをオフセットさせることで、オフセットさせた方向
と逆側にて自動配線ピッチが狭くなることを防ぐ為にＩ
Ｃから表示領域までの自動配線領域が縦方向に多く必要
になる。前記自動配線領域が縦方向に多く必要になるこ
とで、非表示領域が縦方向に広くなる問題がある。これ
らはパネルサイズの小さい液晶表示装置の場合に特に問
題である。
【０００５】そこで本発明の目的は、前記の問題点を解
決するものであり、液晶表示装置の表示領域を確保し非
表示領域の狭くすることにある。
【０００６】
【課題を解決するための手段】上記目的を達成する為、
本発明は多結晶シリコンＴＦＴからなる集積回路を内蔵
させ、なおかつ単結晶シリコンからなるＩＣをＣＯＧ実
装する構成のＴＦＴを用いた液晶表示装置で、前記多結
晶シリコンＴＦＴからなる内蔵集積回路の入力信号配線
を前記液晶表示装置のガラスにＣＯＧ実装されたＩＣの
領域に配置し、低温多結晶シリコン集積回路が内蔵され
ているパネルの辺と逆の辺にて、ＩＣの領域に低温多結
晶シリコン集積回路駆動用の入力信号配線をバイパスさ
せることで、ＩＣ駆動用の取り出し電極の両隣に低温多
結晶シリコン集積回路駆動用の取り出し電極端子を配置
する構造にしたものであり、液晶表示装置の表示領域を
確保し非表示領域の狭くすることが得られる。
【０００７】すなわち、本発明の請求項１記載の発明
は、多結晶シリコンＴＦＴからなる集積回路を内蔵さ
せ、なおかつ単結晶シリコンＴＦＴからなるＩＣをＣＯ
Ｇ実装する構成のＴＦＴを用いた液晶表示パネルで、前
記多結晶シリコンＴＦＴからなる内蔵集積回路の入力信
号配線を前記液晶表示パネルにＣＯＧ実装されたＩＣの
領域に配置することを特徴とするもので、ＩＣの領域に
低温多結晶シリコン集積回路駆動用の入力信号配線をバ
イパスさせることで、ＩＣ駆動用の取り出し電極の両隣
に低温多結晶シリコン集積回路駆動用の取り出し電極を
配置する構造にしたものであり、液晶表示装置の表示領
域を確保し非表示領域の狭くすることができるという作
用を有するものである。
【０００８】また、請求項２に記載の発明は、請求項１
の多結晶シリコンＴＦＴからなる内蔵集積回路の入力信
号配線を多結晶シリコンＴＦＴ基板上に導電性膜で形成
することを特徴とするもので、ＩＣの領域に低温多結晶
シリコン集積回路駆動用の入力信号配線をバイパスさせ
ることで、ＩＣ駆動用の取り出し電極の両隣に低温多結
晶シリコン集積回路駆動用の取り出し電極を配置する構
造にしたものであり、液晶表示装置の表示領域を確保し
非表示領域の狭くすることができるという作用を有する
ものである。
【０００９】また、請求項３に記載の発明は、請求項1
の多結晶シリコンＴＦＴからなる内蔵集積回路の入力信
号配線をＣＯＧ実装するＩＣに内蔵されたバスラインを
バイパスして接続することを特徴とするもので、ＩＣの
領域に低温多結晶シリコン集積回路駆動用の入力信号配
線をバイパスさせることで、ＩＣ駆動用の取り出し電極
の両隣に低温多結晶シリコン集積回路駆動用の取り出し
電極を配置する構造にしたものであり、液晶表示装置の
表示領域を確保し非表示領域の狭くすることができると
いう作用を有するものである。
【００１０】
【発明の実施の形態】
【００１１】以下、本発明の実施の形態について図面を
参照にしながら説明する。
【００１２】（第１の実施の形態）図１は本発明の第１
の実施の形態における多結晶シリコンＴＦＴからなる集
積回路を内蔵させ、なおかつ単結晶シリコンＴＦＴから
なるＩＣをＣＯＧ実装する構成図を示す。１は表示領
域、２は低温多結晶シリコンからなる内蔵集積回路、３
は単結晶シリコンＩＣ、４は低温多結晶シリコン集積回
路駆動用の入力信号配線、５は単結晶ＩＣより出力され
る画素ＴＦＴ駆動用信号配線、６ａ，６ｂは低温多結晶
シリコン集積回路用の取り出し電極端子、７は単結晶シ
リコンＩＣ駆動用の取り出し電極端子である。ＣＯＧ実
装されたＩＣ３の領域に低温多結晶シリコン駆動用の入
力信号配線４を配置しＣＯＧ実装されたＩＣ３の領域を
バイパスさせる構成としている。つまり、取り出し電極
端子６をＩＣ駆動用の取り出し電極７の左右に分散し
て、分散した各々に入力信号配線４を接続させている。
低温多結晶シリコンＴＦＴからなる内蔵集積回路用の取
り出し電極端子６ａ，６ｂをＩＣ駆動用取り出し電極端
子７の両隣に配置する構造にして、取り出し電極に必要
な非表示領域を横方向縦方向に狭くすることを可能にす
る。
【００１３】（第２の実施の形態）図２（ａ）（ｂ）は
本発明の第２の実施の形態における、前記液晶表示装置
にて、ＩＣの領域に配置する低温多結晶シリコン集積回
路駆動用の入力信号配線を低温多結晶シリコンＴＦＴ基
板上に導電性膜にて作成し、ＣＯＧ実装されたＩＣ３の
領域をバイパスさせる構成図を示す。図２（ａ）は低温
多結晶シリコンＴＦＴ基板膜面より見た図であり、図２
（ｂ）はＩＣの短辺方向より見た断面図である。８はア
レイ基板、９は導電膜にて形成した低温多結晶シリコン
集積回路駆動用の入力信号配線、１０は絶縁膜、１１
ａ，１１ｂは単結晶シリコンＩＣのＣＯＧ実装端子であ
る。ＣＯＧ実装されたＩＣ領域でＣＯＧ実装端子１１と
クロスしないように、もしくはＣＯＧ実装端子１１ａ，
１１ｂのＮＣ端子（no-connect端子）とクロスし、ＣＯ
Ｇ実装されたＩＣ３の領域を導電膜で形成された入力信
号配線をバイパスさせることで、低温多結晶シリコンＴ
ＦＴからなる内蔵集積回路用の取り出し電極端子６ａ，
６ｂをＩＣ駆動用取り出し電極端子７の両隣に配置する
構造にして、取り出し電極に必要な非表示領域を横方向
と縦方向に狭くすることを可能にする（図１）。
【００１４】（第３の実施の形態）図３（ａ）（ｂ）は
本発明の第３の実施の形態における、前記液晶表示装置
にて、ＣＯＧ実装された単結晶シリコンＩＣ３の領域に
配置する低温多結晶シリコン集積回路駆動用の入力信号
配線４を、単結晶シリコンＩＣ３内に内蔵されたバイパ
ス配線１２を利用しバイパスさせる構造図を示す。図３
（ａ）は低温多結晶シリコンＴＦＴ基板膜面より見た図
であり、図３（ｂ）はＩＣ３の長辺方向より見た断面図
である。９ａ，９ｂは導電膜にて形成した低温多結晶シ
リコン集積回路駆動用の入力信号配線、１１ｃ，１１ｄ
は中継端子であり、１２はＩＣ内のバイパス配線であ
り、ＣＯＧ実装されたＩＣ領域で、ＩＣ３内のバイパス
配線１２と繋がっている一方のＩＣ実装端子（中継端子
１１ｃ）に、低温多結晶シリコン集積回路からの入力信
号配線９ａを接続し、ＩＣ内のバイパス配線１２のもう
一方と繋がっているＩＣ実装端子（中継端子１１ｄ）に
取り出し電極端子からの入力信号配線９ｂを接続する。
このことで、低温多結晶シリコンからなる内蔵集積回路
用の取り出し電極端子６ａ，６ｂをＩＣ駆動用取り出し
電極端子７の両隣に配置する構造にして（図１）、取り
出し電極に必要な非表示領域を横方向と縦方向に狭くす
ることを可能にする。
【００１５】
【発明の効果】以上説明したように本発明は、多結晶シ
リコンＴＦＴからなる集積回路を内蔵させ、なおかつ単
結晶シリコンからなるＩＣをＣＯＧ実装する構成のＴＦ
Ｔを用いた液晶表示パネルで、前記多結晶シリコンＴＦ
Ｔからなる内蔵集積回路の入力信号配線を液晶表示パネ
ルのガラスにＣＯＧ実装されたＩＣの領域に配置するこ
とで、低温多結晶シリコン集積回路が内蔵されているパ
ネルの辺と逆の辺に、前記ＩＣの領域に低温多結晶シリ
コン集積回路駆動用信号配線及び電源線をバイパスさせ
ることで、ＩＣ駆動用の取り出し電極の両隣に低温多結
晶シリコン集積回路駆動用の取り出し電極を配置する構
造にしたものであり、取り出し電極に必要な非表示領域
を横方向縦方向に狭くすることを可能にする。非表示領
域を狭くすることで、携帯電話やポケットＰＣでパネル
サイズに制約が有る場合、表示領域を大きくとれ、また
表示領域が同サイズである場合、非表示領域が狭くなる
ことでパネルサイズが小さくなり、商品価値を高めるこ
とが可能である。また、表示領域が同サイズの場合非表
示領域が狭くなることで、低温多結晶シリコンＴＦＴ基
板での取れ数が多くなり、コストダウンをすることが可
能である。
【００１６】
【図面の簡単な説明】
【図１】本発明の第１の実施の形態における液晶表示装
置の構成図
【図２】本発明の第２の実施の形態のおける液晶表示装
置の構成図
【図３】本発明の第３の実施の形態のおける液晶表示装
置の構成図
【図４】従来の液晶表示装置の構成図
【符号の説明】
1 表示領域 ２ 低温多結晶シリコンＴＦＴからなる内蔵集積回路領
域 ３ ＣＯＧ実装された単結晶シリコンＩＣ ４ 低温多結晶シリコンＴＦＴからなる内蔵集積回路用
の入力信号配線 ５ 単結晶ＩＣより出力される画素ＴＦＴ駆動用信号配
線 ６ａ，６ｂ 低温多結晶シリコン集積回路駆動用の取り
出し電極端子 ７ ＩＣ駆動用の取り出し電極端子 ８ 低温多結晶シリコンＴＦＴ基板 ９，９ａ，９ｂ 導電膜にて形成した低温多結晶シリコ
ンＴＦＴ集積回路駆動用の入力信号配線 １０ 絶縁膜 １１ａ，１１ｂ 単結晶シリコンＩＣのＣＯＧ実装端子 １２ ＩＣ内のバイパス配線

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 多結晶シリコンＴＦＴからなる集積回路
    を内蔵させ、なおかつ単結晶シリコンからなるＩＣをＣ
    ＯＧ実装する構成のＴＦＴを用いたＴＦＴアレイ基板を
    有する液晶表示パネルを備え、前記多結晶シリコンＴＦ
    Ｔからなる内蔵集積回路の入力信号配線を前記液晶表示
    パネルにＣＯＧ実装されたＩＣの領域に配置することを
    特徴とする液晶表示装置。
  2. 【請求項２】 多結晶シリコンＴＦＴからなる内蔵集積
    回路の入力信号配線を多結晶シリコンＴＦＴ基板アレイ
    基板上に導電性膜で形成することを特徴とする請求項１
    記載の液晶表示装置。
  3. 【請求項３】 多結晶シリコンＴＦＴからなる内蔵集積
    回路の入力信号配線をＣＯＧ実装するＩＣに内蔵された
    バスラインをバイパスして接続することを特徴とする請
    求項１記載の液晶表示装置。
JP2001161780A 2001-05-30 2001-05-30 液晶表示装置 Expired - Lifetime JP5010070B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001161780A JP5010070B2 (ja) 2001-05-30 2001-05-30 液晶表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001161780A JP5010070B2 (ja) 2001-05-30 2001-05-30 液晶表示装置

Publications (2)

Publication Number Publication Date
JP2002350893A true JP2002350893A (ja) 2002-12-04
JP5010070B2 JP5010070B2 (ja) 2012-08-29

Family

ID=19005004

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001161780A Expired - Lifetime JP5010070B2 (ja) 2001-05-30 2001-05-30 液晶表示装置

Country Status (1)

Country Link
JP (1) JP5010070B2 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0545668A (ja) * 1991-08-09 1993-02-26 Sanyo Electric Co Ltd 液晶表示装置
JPH0944100A (ja) * 1995-07-28 1997-02-14 Toshiba Corp 表示装置及びこれに使用されるｉｃチップ
JPH10282522A (ja) * 1997-04-09 1998-10-23 Toshiba Electron Eng Corp 表示装置
JPH1131717A (ja) * 1997-07-11 1999-02-02 Casio Comput Co Ltd 半導体チップ及びそれを備えた表示装置
JP2001100705A (ja) * 1999-09-29 2001-04-13 Matsushita Electric Ind Co Ltd 液晶表示装置
JP2002258765A (ja) * 2001-03-02 2002-09-11 Seiko Epson Corp 電気光学装置および電子機器

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0545668A (ja) * 1991-08-09 1993-02-26 Sanyo Electric Co Ltd 液晶表示装置
JPH0944100A (ja) * 1995-07-28 1997-02-14 Toshiba Corp 表示装置及びこれに使用されるｉｃチップ
JPH10282522A (ja) * 1997-04-09 1998-10-23 Toshiba Electron Eng Corp 表示装置
JPH1131717A (ja) * 1997-07-11 1999-02-02 Casio Comput Co Ltd 半導体チップ及びそれを備えた表示装置
JP2001100705A (ja) * 1999-09-29 2001-04-13 Matsushita Electric Ind Co Ltd 液晶表示装置
JP2002258765A (ja) * 2001-03-02 2002-09-11 Seiko Epson Corp 電気光学装置および電子機器

Also Published As

Publication number Publication date
JP5010070B2 (ja) 2012-08-29

Similar Documents

Publication Publication Date Title
CN107092151B (zh) 阵列基板、电子纸式显示面板及其驱动方法和显示装置
CN101487962A (zh) 具窄型边框区结构的显示装置与其驱动方法
US11282863B2 (en) Demultiplexer and array substrate including the same, display device
US6757043B2 (en) Active matrix devices
JP4526415B2 (ja) 表示装置及び表示装置用ガラス基板
WO2019019315A1 (zh) 显示装置、阵列基板及其制造方法
TWI688092B (zh) 可攜式電子裝置的顯示面板及其設計方法
US20060202931A1 (en) Electro-optical device, method of manufacturing electro-optical device, and electronic apparatus
JP4737870B2 (ja) 液晶表示装置
JPH09258249A (ja) 半導体集積回路
JP2002350893A (ja) 液晶表示装置
US20070296683A1 (en) Display device
JP3850510B2 (ja) 表示装置
JP2000187247A (ja) 半導体回路基板
JPH1078761A (ja) 液晶表示装置
CN218100580U (zh) 显示装置
JP3237038B2 (ja) 液晶表示装置
JP2003207800A (ja) Ｌｃｄ電極端子の接続構造
TWI322296B (en) Liquid cyrstal display (lcd) and a circuit pattern thereon
CN111489634A (zh) 便携式电子装置的显示面板及其设计方法
JPH04281431A (ja) 液晶表示装置
JP2001274551A (ja) 多層配線基板とこれを用いた電気光学装置ならびに電子機器と液晶装置
US20230095839A1 (en) Array substrate, display panel and driving method thereof
JP2006106132A (ja) 表示駆動回路および表示装置
KR20090060054A (ko) 액정표시장치

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20061110

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070112

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080421

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110323

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110517

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110517

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111004

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111013

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120508

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120601

R150 Certificate of patent or registration of utility model

Ref document number: 5010070

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150608

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

EXPY Cancellation because of completion of term
R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350