JP2002342265A - 多重バスを用いたコンピュータシステム - Google Patents
多重バスを用いたコンピュータシステムInfo
- Publication number
- JP2002342265A JP2002342265A JP2001148312A JP2001148312A JP2002342265A JP 2002342265 A JP2002342265 A JP 2002342265A JP 2001148312 A JP2001148312 A JP 2001148312A JP 2001148312 A JP2001148312 A JP 2001148312A JP 2002342265 A JP2002342265 A JP 2002342265A
- Authority
- JP
- Japan
- Prior art keywords
- slave
- bus
- computer system
- buses
- access request
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 主処理装置及び従処理装置がスレーブ装置を
効率よくアクセスすることができる多重バスを用いたコ
ンピュータシステムを得ること。 【解決手段】 １以上の主処理装置１−１〜１−ｐは、
それぞれ専用の主バス４−１〜４−ｐが割り当てられ、
その専用の主バス４−１〜４−ｐを介して１以上のスレ
ーブ装置３−１，３−２〜３−ｍのそれぞれにアクセス
できるようになっている。一方、１以上の従処理装置２
−１，２−２〜２−ｓは、主バスとは異なる別の従バス
５−１〜５−ｋが割り当てられ、従バス５−１〜５−ｋ
を介して１以上のスレーブ装置３−１，３−２〜３−ｍ
のそれぞれにアクセスできるようになっている。
効率よくアクセスすることができる多重バスを用いたコ
ンピュータシステムを得ること。 【解決手段】 １以上の主処理装置１−１〜１−ｐは、
それぞれ専用の主バス４−１〜４−ｐが割り当てられ、
その専用の主バス４−１〜４−ｐを介して１以上のスレ
ーブ装置３−１，３−２〜３−ｍのそれぞれにアクセス
できるようになっている。一方、１以上の従処理装置２
−１，２−２〜２−ｓは、主バスとは異なる別の従バス
５−１〜５−ｋが割り当てられ、従バス５−１〜５−ｋ
を介して１以上のスレーブ装置３−１，３−２〜３−ｍ
のそれぞれにアクセスできるようになっている。
Description
【０００１】
【発明の属する技術分野】この発明は、多重バスを用い
たコンピュータシステムに関するものである。
たコンピュータシステムに関するものである。
【０００２】
【従来の技術】代表的なコンピュータシステムは、メイ
ンＣＰＵ（以下「主処理装置」という）と、ＤＭＡ装置
やサブＣＰＵ（以下「従処理装置」という）と、メモリ
や入出力装置（以下「スレーブ装置」という）とで構成
されている。通常、主処理装置とスレーブ装置との間の
通信や、従処理装置とスレーブ装置との間の通信は、バ
スを介して行うようになっている。
ンＣＰＵ（以下「主処理装置」という）と、ＤＭＡ装置
やサブＣＰＵ（以下「従処理装置」という）と、メモリ
や入出力装置（以下「スレーブ装置」という）とで構成
されている。通常、主処理装置とスレーブ装置との間の
通信や、従処理装置とスレーブ装置との間の通信は、バ
スを介して行うようになっている。
【０００３】近年、処理情報量の増加に伴い、主処理装
置、従処理装置及びスレーブ装置をそれぞれ複数設け、
コンピュータシステムの処理能力を向上させることが行
われている。この場合、複数の主処理装置と複数のスレ
ーブ装置との間を共通のバスを介して接続し、同様に、
複数の従処理装置と複数のスレーブ装置との間を共通の
バスを介して接続する構成が多く採用されている。
置、従処理装置及びスレーブ装置をそれぞれ複数設け、
コンピュータシステムの処理能力を向上させることが行
われている。この場合、複数の主処理装置と複数のスレ
ーブ装置との間を共通のバスを介して接続し、同様に、
複数の従処理装置と複数のスレーブ装置との間を共通の
バスを介して接続する構成が多く採用されている。
【０００４】
【発明が解決しようとする課題】ところで、このコンピ
ュータシステムでは、主処理装置をいかに効率よく使う
かが重要な課題となっている。具体的には、主処理装置
からスレーブ装置にアクセスする際の待ち時間をできる
だけ減らすことが重要である。このとき、従処理装置と
の競合は、できるだけ避ける措置が必要である。また、
複数の従処理装置が共通のバスを介して複数のスレーブ
装置にアクセスする際の独立性を高めることも重要であ
る。
ュータシステムでは、主処理装置をいかに効率よく使う
かが重要な課題となっている。具体的には、主処理装置
からスレーブ装置にアクセスする際の待ち時間をできる
だけ減らすことが重要である。このとき、従処理装置と
の競合は、できるだけ避ける措置が必要である。また、
複数の従処理装置が共通のバスを介して複数のスレーブ
装置にアクセスする際の独立性を高めることも重要であ
る。
【０００５】この発明は、上記に鑑みてなされたもの
で、主処理装置及び従処理装置がスレーブ装置を効率よ
くアクセスすることができる多重バスを用いたコンピュ
ータシステムを得ることを目的とする。
で、主処理装置及び従処理装置がスレーブ装置を効率よ
くアクセスすることができる多重バスを用いたコンピュ
ータシステムを得ることを目的とする。
【０００６】
【課題を解決するための手段】上記目的を達成するた
め、この発明にかかる多重バスを用いたコンピュータシ
ステムは、１以上の主処理装置と、１以上の従処理装置
と、前記主処理装置及び従処理装置からバスを介してア
クセスされる１以上のスレーブ装置とで構成されるコン
ピュータシステムであって、前記主処理装置は、専用の
主バスを介して前記スレーブ装置にアクセスできるよう
に構成され、前記従処理装置は、前記主バスとは異なる
別の従バスを介して前記スレーブ装置にアクセスできる
ように構成されていることを特徴とする。
め、この発明にかかる多重バスを用いたコンピュータシ
ステムは、１以上の主処理装置と、１以上の従処理装置
と、前記主処理装置及び従処理装置からバスを介してア
クセスされる１以上のスレーブ装置とで構成されるコン
ピュータシステムであって、前記主処理装置は、専用の
主バスを介して前記スレーブ装置にアクセスできるよう
に構成され、前記従処理装置は、前記主バスとは異なる
別の従バスを介して前記スレーブ装置にアクセスできる
ように構成されていることを特徴とする。
【０００７】この発明によれば、主処理装置に専用の主
バスが割り当てられ、従処理装置に別の従バスが割り当
てられる。
バスが割り当てられ、従処理装置に別の従バスが割り当
てられる。
【０００８】つぎの発明にかかる多重バスを用いたコン
ピュータシステムは、前記従バスは、複数の従バスで構
成され、前記従処理装置が出力するアクセス要求を受け
て、アクセス要求を選択して順次前記複数の従バスの対
応する従バスへ伝達する集約装置を具備することを特徴
とする。
ピュータシステムは、前記従バスは、複数の従バスで構
成され、前記従処理装置が出力するアクセス要求を受け
て、アクセス要求を選択して順次前記複数の従バスの対
応する従バスへ伝達する集約装置を具備することを特徴
とする。
【０００９】つぎの発明にかかるは、前記集約装置は、
前記複数の従処理装置のそれぞれが出力するアクセス要
求に優先度付けを行う優先度制御手段を具備することを
特徴とする多重バスを用いたコンピュータシステム。
前記複数の従処理装置のそれぞれが出力するアクセス要
求に優先度付けを行う優先度制御手段を具備することを
特徴とする多重バスを用いたコンピュータシステム。
【００１０】つぎの発明にかかる多重バスを用いたコン
ピュータシステムは、前記集約装置は、各従バスにおい
て同じスレーブ装置に対して複数のアクセス要求が発生
しているか否かを検出する競合検出手段と、前記競合検
出手段が競合を検出したとき当該スレーブ装置に対する
アクセス要求を競合のないアクセス要求に切り替えるア
クセス切替手段とを具備することを特徴とする。
ピュータシステムは、前記集約装置は、各従バスにおい
て同じスレーブ装置に対して複数のアクセス要求が発生
しているか否かを検出する競合検出手段と、前記競合検
出手段が競合を検出したとき当該スレーブ装置に対する
アクセス要求を競合のないアクセス要求に切り替えるア
クセス切替手段とを具備することを特徴とする。
【００１１】つぎの発明にかかる多重バスを用いたコン
ピュータシステムは、前記複数の従バスは、同一機能の
ものとして、あるいは、異なる機能のものとして構成さ
れていることを特徴とする。
ピュータシステムは、前記複数の従バスは、同一機能の
ものとして、あるいは、異なる機能のものとして構成さ
れていることを特徴とする。
【００１２】つぎの発明にかかる多重バスを用いたコン
ピュータシステムは、前記異なる機能の従バスは、ＲＥ
ＡＤバスとＷＲＩＴＥバスとで構成されていることを特
徴とする。
ピュータシステムは、前記異なる機能の従バスは、ＲＥ
ＡＤバスとＷＲＩＴＥバスとで構成されていることを特
徴とする。
【００１３】つぎの発明にかかる多重バスを用いたコン
ピュータシステムは、前記異なる機能の従バスは、優先
度の高低に応じて使い分けするように構成されているこ
とを特徴とする。
ピュータシステムは、前記異なる機能の従バスは、優先
度の高低に応じて使い分けするように構成されているこ
とを特徴とする。
【００１４】つぎの発明にかかる多重バスを用いたコン
ピュータシステムは、前記異なる機能の従バスは、一度
にアクセスするデータ量に応じて使い分けするように構
成されていることを特徴とする。
ピュータシステムは、前記異なる機能の従バスは、一度
にアクセスするデータ量に応じて使い分けするように構
成されていることを特徴とする。
【００１５】つぎの発明にかかる多重バスを用いたコン
ピュータシステムは、前記１以上のスレーブ装置は、前
記主バス及び従バスが接続されるバス接続部に、アクセ
ス要求を受け付けるバスを選択する選択装置を具備する
ことを特徴とする。
ピュータシステムは、前記１以上のスレーブ装置は、前
記主バス及び従バスが接続されるバス接続部に、アクセ
ス要求を受け付けるバスを選択する選択装置を具備する
ことを特徴とする。
【００１６】つぎの発明にかかる多重バスを用いたコン
ピュータシステムは、前記１以上のスレーブ装置のそれ
ぞれと前記主バス及び従バスとの間に、アクセス要求を
受け付けるバスを選択する選択装置を具備することを特
徴とする。
ピュータシステムは、前記１以上のスレーブ装置のそれ
ぞれと前記主バス及び従バスとの間に、アクセス要求を
受け付けるバスを選択する選択装置を具備することを特
徴とする。
【００１７】つぎの発明にかかる多重バスを用いたコン
ピュータシステムは、前記選択装置は、優先度に応じて
アクセス要求を受け付けるバスを選択するように構成さ
れていることを特徴とする。
ピュータシステムは、前記選択装置は、優先度に応じて
アクセス要求を受け付けるバスを選択するように構成さ
れていることを特徴とする。
【００１８】
【発明の実施の形態】以下、添付図面を参照して、この
発明にかかる多重バスを用いたコンピュータシステムの
好適な実施の形態を詳細に説明する。
発明にかかる多重バスを用いたコンピュータシステムの
好適な実施の形態を詳細に説明する。
【００１９】実施の形態１．図１は、この発明の実施の
形態１である多重バスを用いたコンピュータシステムの
構成を示すブロック図である。図１に示すように、この
コンピュータシステムは、１以上の主処理装置１−１〜
１−ｐと、１以上の従処理装置２−１，２−２〜２−ｓ
と、１以上のスレーブ装置３−１，３−２〜３−ｍとで
構成されている。
形態１である多重バスを用いたコンピュータシステムの
構成を示すブロック図である。図１に示すように、この
コンピュータシステムは、１以上の主処理装置１−１〜
１−ｐと、１以上の従処理装置２−１，２−２〜２−ｓ
と、１以上のスレーブ装置３−１，３−２〜３−ｍとで
構成されている。
【００２０】主処理装置１−１〜１−ｐは、それぞれ専
用の主バス４−１（主バス１）〜４−ｐ（主バスｐ）が
割り当てられ、その専用の主バス４−１〜４−ｐを介し
てスレーブ装置３−１，３−２〜３−ｍのそれぞれにア
クセスできるようになっている。
用の主バス４−１（主バス１）〜４−ｐ（主バスｐ）が
割り当てられ、その専用の主バス４−１〜４−ｐを介し
てスレーブ装置３−１，３−２〜３−ｍのそれぞれにア
クセスできるようになっている。
【００２１】一方、従処理装置２−１，２−２〜２−ｓ
は、主バス４−１〜４−ｐとは異なる別の従バス５−１
（従バス１）〜５−ｋ（従バスｋ）が割り当てられ、そ
の従バス５−１〜５−ｋを介してスレーブ装置３−１，
３−２〜３−ｍのそれぞれにアクセスできるようになっ
ている。
は、主バス４−１〜４−ｐとは異なる別の従バス５−１
（従バス１）〜５−ｋ（従バスｋ）が割り当てられ、そ
の従バス５−１〜５−ｋを介してスレーブ装置３−１，
３−２〜３−ｍのそれぞれにアクセスできるようになっ
ている。
【００２２】この構成によれば、主処理装置１−１〜１
−ｐで発生したバスアクセスは、従処理装置２−１，２
−２〜２−ｓの影響を受けることなく主バス４−１〜４
−ｐに現れるので、高速処理が可能になる。
−ｐで発生したバスアクセスは、従処理装置２−１，２
−２〜２−ｓの影響を受けることなく主バス４−１〜４
−ｐに現れるので、高速処理が可能になる。
【００２３】スレーブ装置３−１，３−２〜３−ｍは、
それぞれ自己のモジュールに対するアクセス要求が発行
されたバスに対してのみ応答すればよいので、主バス４
−１〜４−ｐ及び従バス５−１〜５−ｋで行われている
バスアクセスは、対象とするスレーブ装置が異なる限り
並列に動作可能である。したがって、主処理装置１−１
〜１−ｐからスレーブ装置３−１，３−２〜３−ｍにア
クセスする際の待ち時間を減らすことができるようにな
る。
それぞれ自己のモジュールに対するアクセス要求が発行
されたバスに対してのみ応答すればよいので、主バス４
−１〜４−ｐ及び従バス５−１〜５−ｋで行われている
バスアクセスは、対象とするスレーブ装置が異なる限り
並列に動作可能である。したがって、主処理装置１−１
〜１−ｐからスレーブ装置３−１，３−２〜３−ｍにア
クセスする際の待ち時間を減らすことができるようにな
る。
【００２４】実施の形態２．図２は、この発明の実施の
形態２である多重バスを用いたコンピュータシステムの
構成を示すブロック図である。なお、図２では、図１で
示した構成要素と同一機能の要素には同一の符号が付さ
れている。この点に関しては、以下の各実施の形態にお
いて同様である。
形態２である多重バスを用いたコンピュータシステムの
構成を示すブロック図である。なお、図２では、図１で
示した構成要素と同一機能の要素には同一の符号が付さ
れている。この点に関しては、以下の各実施の形態にお
いて同様である。
【００２５】この実施の形態２では、図２に示すよう
に、従処理装置が複数ある場合において、複数の従バス
５−１〜５−ｋが共有バスとして従処理装置２−１、２
−２〜２−ｓに割り当てられているものとする。ただ
し、従処理装置が１台の場合を除外する理由はなく、こ
の実施の形態２に含まれる。
に、従処理装置が複数ある場合において、複数の従バス
５−１〜５−ｋが共有バスとして従処理装置２−１、２
−２〜２−ｓに割り当てられているものとする。ただ
し、従処理装置が１台の場合を除外する理由はなく、こ
の実施の形態２に含まれる。
【００２６】そして、複数の従処理装置２−１，２−２
〜２−ｓと従バス５−１〜５−ｋとの間に、集約装置２
１が設けられている。集約装置２１は、複数の従処理装
置２−１，２−２〜２−ｓのそれぞれが出力するアクセ
ス要求を並列に受けて、アクセス要求を選択して順次複
数の従バス５−１〜５−ｋの対応する従バスへ伝達する
ように構成されている。
〜２−ｓと従バス５−１〜５−ｋとの間に、集約装置２
１が設けられている。集約装置２１は、複数の従処理装
置２−１，２−２〜２−ｓのそれぞれが出力するアクセ
ス要求を並列に受けて、アクセス要求を選択して順次複
数の従バス５−１〜５−ｋの対応する従バスへ伝達する
ように構成されている。
【００２７】通常のコンピュータシステムでは、複数の
従処理装置間で従バスの物理的信号線を共有するように
しているので、一方がバスアクセスを発行している間、
それ以外の従処理装置は専用の信号線を使って待たす必
要があった。
従処理装置間で従バスの物理的信号線を共有するように
しているので、一方がバスアクセスを発行している間、
それ以外の従処理装置は専用の信号線を使って待たす必
要があった。
【００２８】ところが、この実施の形態２による構成に
よれば、集約装置２１が、複数の従処理装置２−１，２
−２〜２−ｓのそれぞれが出力するアクセス要求を一旦
受け付け、もしアクセス要求が重複した場合には、一方
のアクセス要求を先に処理し、他方のアクセス要求を待
たせることを行うことにより、複数の従処理装置２−
１，２−２〜２−ｓのそれぞれが出力するアクセス要求
が集約装置２１の内部で調停・選択される。
よれば、集約装置２１が、複数の従処理装置２−１，２
−２〜２−ｓのそれぞれが出力するアクセス要求を一旦
受け付け、もしアクセス要求が重複した場合には、一方
のアクセス要求を先に処理し、他方のアクセス要求を待
たせることを行うことにより、複数の従処理装置２−
１，２−２〜２−ｓのそれぞれが出力するアクセス要求
が集約装置２１の内部で調停・選択される。
【００２９】したがって、複数の従処理装置２−１，２
−２〜２−ｓは、互いに従バス５−１〜５−ｋを共有し
ていることを意識しないで済むので、従処理装置側で従
バスのアクセス調停機能を実現する必要がなくなり、実
現が容易になる他、既設計内容をそのまま部品化しやす
くなる利点が得られる。
−２〜２−ｓは、互いに従バス５−１〜５−ｋを共有し
ていることを意識しないで済むので、従処理装置側で従
バスのアクセス調停機能を実現する必要がなくなり、実
現が容易になる他、既設計内容をそのまま部品化しやす
くなる利点が得られる。
【００３０】また、集約装置２１を設けたことにより、
複数の従処理装置２−１，２−２〜２−ｓのそれぞれに
は、他の従処理装置の存在に関係なく、あたかも自身が
従バス５−１〜５−ｋに直結されているように見える。
したがって、従処理装置の独立性を高めることができ、
システムの構成を変更することなく、同一の従処理装置
を使用することが可能になる。
複数の従処理装置２−１，２−２〜２−ｓのそれぞれに
は、他の従処理装置の存在に関係なく、あたかも自身が
従バス５−１〜５−ｋに直結されているように見える。
したがって、従処理装置の独立性を高めることができ、
システムの構成を変更することなく、同一の従処理装置
を使用することが可能になる。
【００３１】実施の形態３．図３は、この発明の実施の
形態３である多重バスを用いたコンピュータシステムの
構成を示すブロック図である。図３に示すように、この
実施の形態３では、集約装置２１内に、優先度制御装置
３１が設けられている。優先度制御装置３１は、複数の
従処理装置２−１，２−２〜２−ｓのそれぞれが出力す
るアクセス要求に優先度付けを行うように構成されてい
る。
形態３である多重バスを用いたコンピュータシステムの
構成を示すブロック図である。図３に示すように、この
実施の形態３では、集約装置２１内に、優先度制御装置
３１が設けられている。優先度制御装置３１は、複数の
従処理装置２−１，２−２〜２−ｓのそれぞれが出力す
るアクセス要求に優先度付けを行うように構成されてい
る。
【００３２】この構成によれば、複数の従処理装置２−
１，２−２〜２−ｓそれぞれの特性に応じた優先度付け
を行い、優先度の高いアクセス要求から順次複数の従バ
ス５−１〜５−ｋの対応する従バスへ伝達することが行
えるようになる。例えば、複数の従処理装置２−１，２
−２〜２−ｓのうち、サブＣＰＵに最高優先度を与え、
ＤＭＡには低い優先度を与えることができる。これによ
り、メインＣＰＵに次いでシステム性能に影響を与える
サブＣＰＵの動作が低位のＤＭＡに干渉されるのを防ぐ
ことができるようになる。
１，２−２〜２−ｓそれぞれの特性に応じた優先度付け
を行い、優先度の高いアクセス要求から順次複数の従バ
ス５−１〜５−ｋの対応する従バスへ伝達することが行
えるようになる。例えば、複数の従処理装置２−１，２
−２〜２−ｓのうち、サブＣＰＵに最高優先度を与え、
ＤＭＡには低い優先度を与えることができる。これによ
り、メインＣＰＵに次いでシステム性能に影響を与える
サブＣＰＵの動作が低位のＤＭＡに干渉されるのを防ぐ
ことができるようになる。
【００３３】実施の形態４．図４は、この発明の実施の
形態４である多重バスを用いたコンピュータシステムの
構成を示すブロック図である。図４に示すように、この
実施の形態４では、集約装置２１内に、アクセス競合検
出装置４１とアクセス切替え装置４２が設けられてい
る。
形態４である多重バスを用いたコンピュータシステムの
構成を示すブロック図である。図４に示すように、この
実施の形態４では、集約装置２１内に、アクセス競合検
出装置４１とアクセス切替え装置４２が設けられてい
る。
【００３４】アクセス競合検出装置４１は、選択された
従バスにアクセス要求を伝達させる際に、各従バスにお
いて同じスレーブ装置に対して複数のアクセス要求が発
生しているか否かを検出する。同じスレーブ装置に対し
て複数のアクセス要求が発生する場合、処理している１
つのアクセス以外は、スレーブ装置によって待たされ
る。その間従バスは使用されたままとなる。そのため異
なるスレーブ装置へのアクセス要求を発行するための従
バスが不足する場合がある。アクセス切替え装置４２
は、競合検出装置４１が競合を検出したとき、当該スレ
ーブ装置に対するアクセス要求を競合のないアクセス要
求に切り替える。
従バスにアクセス要求を伝達させる際に、各従バスにお
いて同じスレーブ装置に対して複数のアクセス要求が発
生しているか否かを検出する。同じスレーブ装置に対し
て複数のアクセス要求が発生する場合、処理している１
つのアクセス以外は、スレーブ装置によって待たされ
る。その間従バスは使用されたままとなる。そのため異
なるスレーブ装置へのアクセス要求を発行するための従
バスが不足する場合がある。アクセス切替え装置４２
は、競合検出装置４１が競合を検出したとき、当該スレ
ーブ装置に対するアクセス要求を競合のないアクセス要
求に切り替える。
【００３５】この構成によれば、従バス５−１〜５−ｋ
間での無駄なアクセス競合の発生を低減できるので、従
バスの利用効率を向上させ、システム全体の性能向上に
効果がある。
間での無駄なアクセス競合の発生を低減できるので、従
バスの利用効率を向上させ、システム全体の性能向上に
効果がある。
【００３６】実施の形態５．図５は、この発明の実施の
形態５である多重バスを用いたコンピュータシステムの
構成を示すブロック図である。この実施の形態５では、
従バスが異なる機能を持つもので構成される場合の第１
構成例が示されている。
形態５である多重バスを用いたコンピュータシステムの
構成を示すブロック図である。この実施の形態５では、
従バスが異なる機能を持つもので構成される場合の第１
構成例が示されている。
【００３７】この実施の形態５では、従バス５−１〜５
−ｋは、ＲＥＡＤバスとＷＲＩＴＥバスとで構成されて
いる。ＬＳＩ（大規模集積回路）の中では、往路と復路
で通常別の信号線を用いるので、従バス５−１〜５−ｋ
は、ＲＥＡＤ専用とＷＲＩＴＥ専用とに機能分離して構
成することができる。図示例では、従バス５−１（従バ
ス１）がＲＥＡＤ専用であり、従バス５−ｋ（従バス
２）がＷＲＩＴＥ専用である。例えばＤＭＡとバスとの
接続を想定すると、ＤＭＡではＲＥＡＤとＷＲＩＴＥの
発生頻度は同数となる。この場合、ＲＥＡＤ／ＷＲＩＴ
Ｅ可能なバスを２本接続せずに、ＲＥＡＤ専用バスとＷ
ＲＩＴＥ専用バスとに分けて各１本接続することにすれ
ば、各専用バス中の信号線の数を減らすことができ、経
済性の点で効果がある。
−ｋは、ＲＥＡＤバスとＷＲＩＴＥバスとで構成されて
いる。ＬＳＩ（大規模集積回路）の中では、往路と復路
で通常別の信号線を用いるので、従バス５−１〜５−ｋ
は、ＲＥＡＤ専用とＷＲＩＴＥ専用とに機能分離して構
成することができる。図示例では、従バス５−１（従バ
ス１）がＲＥＡＤ専用であり、従バス５−ｋ（従バス
２）がＷＲＩＴＥ専用である。例えばＤＭＡとバスとの
接続を想定すると、ＤＭＡではＲＥＡＤとＷＲＩＴＥの
発生頻度は同数となる。この場合、ＲＥＡＤ／ＷＲＩＴ
Ｅ可能なバスを２本接続せずに、ＲＥＡＤ専用バスとＷ
ＲＩＴＥ専用バスとに分けて各１本接続することにすれ
ば、各専用バス中の信号線の数を減らすことができ、経
済性の点で効果がある。
【００３８】なお、図５では、ＲＥＡＤ専用バス、ＷＲ
ＩＴＥ専用バスを各１本設けた場合を示したが、状況に
応じてそれぞれを複数本設置する場合も同様な効果があ
る。その場合、ＲＥＡＤ専用バスとＷＲＩＴＥ専用バス
本数は同数でなくともよい。
ＩＴＥ専用バスを各１本設けた場合を示したが、状況に
応じてそれぞれを複数本設置する場合も同様な効果があ
る。その場合、ＲＥＡＤ専用バスとＷＲＩＴＥ専用バス
本数は同数でなくともよい。
【００３９】実施の形態６．図６は、この発明の実施の
形態６である多重バスを用いたコンピュータシステムの
構成を示すブロック図である。この実施の形態６では、
従バスが異なる機能を持つもので構成される場合の第２
構成例が示されている。
形態６である多重バスを用いたコンピュータシステムの
構成を示すブロック図である。この実施の形態６では、
従バスが異なる機能を持つもので構成される場合の第２
構成例が示されている。
【００４０】この実施の形態６では、従バス５−１〜５
−ｋは、優先度の高低に応じて使い分けするように構成
されている。例えば、優先度の高いアクセス要求（優先
度１）は、従バス５−１（従バス１）を用い、優先度が
下がるに従って下位の従バスを使用するようにする。図
示例では、従バス５−ｋ（従バスｋ）が最低位の優先度
ｋとなっている。この構成によれば、アクセス要求の優
先度制御が簡単かつ厳密に行えるようになる利点があ
る。
−ｋは、優先度の高低に応じて使い分けするように構成
されている。例えば、優先度の高いアクセス要求（優先
度１）は、従バス５−１（従バス１）を用い、優先度が
下がるに従って下位の従バスを使用するようにする。図
示例では、従バス５−ｋ（従バスｋ）が最低位の優先度
ｋとなっている。この構成によれば、アクセス要求の優
先度制御が簡単かつ厳密に行えるようになる利点があ
る。
【００４１】実施の形態７．図７は、この発明の実施の
形態７である多重バスを用いたコンピュータシステムの
構成を示すブロック図である。この実施の形態７では、
従バスが異なる機能を持つもので構成される場合の第３
構成例が示されている。
形態７である多重バスを用いたコンピュータシステムの
構成を示すブロック図である。この実施の形態７では、
従バスが異なる機能を持つもので構成される場合の第３
構成例が示されている。
【００４２】この実施の形態７では、従バスは、一度に
アクセスするデータ量に応じて使い分けするように構成
されている。例えば、従バスが５−１（従バス１）と５
−２（従バス２）の２つである場合に、従バス５−１
（従バス１）をブロック転送用に用い、従バス５−２
（従バス２）を通常の単発転送用に用いるようにする。
アクセスするデータ量に応じて使い分けするように構成
されている。例えば、従バスが５−１（従バス１）と５
−２（従バス２）の２つである場合に、従バス５−１
（従バス１）をブロック転送用に用い、従バス５−２
（従バス２）を通常の単発転送用に用いるようにする。
【００４３】この構成によれば、アクセス要求種別の特
徴に応じた制御が可能になる。例えば、単発転送をブロ
ック転送よりも優先することで、ブロック転送を単発転
送の空き時間に行う制御が容易に行えるので、単発転送
性能を損なうことなく効率よいブロック転送が行えるよ
うになる。なお、ブロック転送用従バス、単発転送用従
バスが複数の場合も同様な効果が期待できる。
徴に応じた制御が可能になる。例えば、単発転送をブロ
ック転送よりも優先することで、ブロック転送を単発転
送の空き時間に行う制御が容易に行えるので、単発転送
性能を損なうことなく効率よいブロック転送が行えるよ
うになる。なお、ブロック転送用従バス、単発転送用従
バスが複数の場合も同様な効果が期待できる。
【００４４】以上、実施の形態５〜７で具体例をいくつ
か示したが、これら以外であっても、異なる機能を持つ
グループで構成される複数の従バスを設置する場合、主
バスと分離することにより、主バスとしての制約がなく
なるので、各種専用機能の特化が容易となり、経済性ま
たは機能性の面で効果がある。
か示したが、これら以外であっても、異なる機能を持つ
グループで構成される複数の従バスを設置する場合、主
バスと分離することにより、主バスとしての制約がなく
なるので、各種専用機能の特化が容易となり、経済性ま
たは機能性の面で効果がある。
【００４５】従バス５−１〜５−Ｋが同一の機能を持つ
もので構成される場合は、単純に並列にアクセスするこ
とが可能になるので、また従バスの増加分だけ全体のア
クセス許容量が増加するので、システム性能を向上させ
ることができる。
もので構成される場合は、単純に並列にアクセスするこ
とが可能になるので、また従バスの増加分だけ全体のア
クセス許容量が増加するので、システム性能を向上させ
ることができる。
【００４６】実施の形態８．図８は、この発明の実施の
形態８である多重バスを用いたコンピュータシステムの
構成を示すブロック図である。この実施の形態８では、
スレーブ装置側の構成例が示されている。
形態８である多重バスを用いたコンピュータシステムの
構成を示すブロック図である。この実施の形態８では、
スレーブ装置側の構成例が示されている。
【００４７】図８に示すように、この実施の形態８で
は、複数のスレーブ装置３−１，３−２〜３−ｍは、そ
れぞれ、主バス４−１〜４−ｐ及び従バス５−１〜５−
ｋが接続されるバス接続部に、アクセス要求を受け付け
るバスを選択する選択装置５１が設けられている。
は、複数のスレーブ装置３−１，３−２〜３−ｍは、そ
れぞれ、主バス４−１〜４−ｐ及び従バス５−１〜５−
ｋが接続されるバス接続部に、アクセス要求を受け付け
るバスを選択する選択装置５１が設けられている。
【００４８】図９は、選択装置５１の具体的な構成例の
一つである、優先度制御装置として使用した場合の、多
重バスを用いたコンピュータシステムの構成を示すブロ
ック図である。図９に示すように、選択装置５１は、優
先度制御装置６１に置き換えられている。
一つである、優先度制御装置として使用した場合の、多
重バスを用いたコンピュータシステムの構成を示すブロ
ック図である。図９に示すように、選択装置５１は、優
先度制御装置６１に置き換えられている。
【００４９】優先度制御装置６１は、主バス４−１〜４
−ｐ及び従バス５−１〜５−ｋに優先度を付けて、その
優先度に応じてアクセス要求を受け付けるバスを選択す
るように構成されている。
−ｐ及び従バス５−１〜５−ｋに優先度を付けて、その
優先度に応じてアクセス要求を受け付けるバスを選択す
るように構成されている。
【００５０】この構成によれば、主バス４−１〜４−ｐ
及び従バス５−１〜５−ｋの優先度に応じたアクセス制
御が行えるので、従処理装置２−１，２−２〜２−ｓの
性能を活かすことができる。
及び従バス５−１〜５−ｋの優先度に応じたアクセス制
御が行えるので、従処理装置２−１，２−２〜２−ｓの
性能を活かすことができる。
【００５１】図１０は、優先度制御装置６１の具体的な
構成例の一つである、順序制御装置７１として使用した
場合の、多重バスを用いたコンピュータシステムの構成
を示すブロック図である。図１０に示すように、優先度
制御装置６１は、順序制御装置７１に置き換えられてい
る。
構成例の一つである、順序制御装置７１として使用した
場合の、多重バスを用いたコンピュータシステムの構成
を示すブロック図である。図１０に示すように、優先度
制御装置６１は、順序制御装置７１に置き換えられてい
る。
【００５２】順序制御装置７１は、従バス５−１〜５−
ｋからのアクセス要求が先に発生しても、主バス４−１
〜４−ｐからアクセス要求が発生すると、先に主バス４
−１〜４−ｐからのアクセス要求を受け付けるように構
成されている。
ｋからのアクセス要求が先に発生しても、主バス４−１
〜４−ｐからアクセス要求が発生すると、先に主バス４
−１〜４−ｐからのアクセス要求を受け付けるように構
成されている。
【００５３】この構成によれば、主バス４−１〜４−ｐ
に対して、アクセス要求の競合によって生ずる待ち時間
を最小にすることができるので、主処理装置１−１〜１
−ｐの能力を最大限に活かすことが可能となり、システ
ムの性能が向上する。
に対して、アクセス要求の競合によって生ずる待ち時間
を最小にすることができるので、主処理装置１−１〜１
−ｐの能力を最大限に活かすことが可能となり、システ
ムの性能が向上する。
【００５４】以上、選択装置について具体例をいくつか
示したが、これら以外であっても、選択機能を有する装
置５１を設置することにより、各種のバス選択方法を工
夫することができるので、効果的なシステムを構築する
ことができる。
示したが、これら以外であっても、選択機能を有する装
置５１を設置することにより、各種のバス選択方法を工
夫することができるので、効果的なシステムを構築する
ことができる。
【００５５】実施の形態９．図１１は、この発明の実施
の形態９である多重バスを用いたコンピュータシステム
の構成を示すブロック図である。図１１に示すように、
この実施の形態９では、スレーブ装置３−１，３−２〜
３−ｍのそれぞれと、主バス４−１〜４−ｐ及び従バス
５−１〜５−ｋとの間に、アクセス要求を受け付けるバ
スを選択する選択装置８１が設けられている。
の形態９である多重バスを用いたコンピュータシステム
の構成を示すブロック図である。図１１に示すように、
この実施の形態９では、スレーブ装置３−１，３−２〜
３−ｍのそれぞれと、主バス４−１〜４−ｐ及び従バス
５−１〜５−ｋとの間に、アクセス要求を受け付けるバ
スを選択する選択装置８１が設けられている。
【００５６】この構成によれば、スレーブ装置３−１，
３−２〜３−ｍのそれぞれは、選択装置８１から出力さ
れるバスに接続されるだけであるので、応答するバスが
主バス４−１〜４−ｐ及び従バス５−１〜５−ｋから構
成される多重バスの構成であることを意識することなく
動作が行える。
３−２〜３−ｍのそれぞれは、選択装置８１から出力さ
れるバスに接続されるだけであるので、応答するバスが
主バス４−１〜４−ｐ及び従バス５−１〜５−ｋから構
成される多重バスの構成であることを意識することなく
動作が行える。
【００５７】したがって、スレーブ３−１，３−２〜３
−ｍのそれぞれに多重バスの実装を行わないで済むの
で、設計が簡単になる他、既設計内容の再利用が可能と
なる利点がある。また、各選択装置８１は、同一構成で
あるので、共通部品化が可能である。
−ｍのそれぞれに多重バスの実装を行わないで済むの
で、設計が簡単になる他、既設計内容の再利用が可能と
なる利点がある。また、各選択装置８１は、同一構成で
あるので、共通部品化が可能である。
【００５８】なお、この実施の形態９では、選択装置８
１は、実施の形態８における選択装置５１を外部に取り
出して独立の装置とした場合を説明したが、選択装置５
１の具体例の一つである優先度制御装置６１や、優先度
制御装置６１の具体例の一つである順序制御装置７１の
場合も、同様に外部に取り出して独立の装置とし、同様
の効果を得ることができることは言うまでもない。
１は、実施の形態８における選択装置５１を外部に取り
出して独立の装置とした場合を説明したが、選択装置５
１の具体例の一つである優先度制御装置６１や、優先度
制御装置６１の具体例の一つである順序制御装置７１の
場合も、同様に外部に取り出して独立の装置とし、同様
の効果を得ることができることは言うまでもない。
【００５９】
【発明の効果】以上説明したように、この発明によれ
ば、主処理装置に専用の主バスを割り当て、従処理装置
に別の従バスを割り当てるので、主処理装置からのバス
アクセスが従処理装置に邪魔されることなく高速に行え
るようになり、主処理装置からスレーブ装置にアクセス
する際の待ち時間をできるだけ減らすことができるよう
になる。また、主処理装置と従処理装置の明確な切り分
けが行えるので、制御や処理の変更などが容易に行える
ようになる。
ば、主処理装置に専用の主バスを割り当て、従処理装置
に別の従バスを割り当てるので、主処理装置からのバス
アクセスが従処理装置に邪魔されることなく高速に行え
るようになり、主処理装置からスレーブ装置にアクセス
する際の待ち時間をできるだけ減らすことができるよう
になる。また、主処理装置と従処理装置の明確な切り分
けが行えるので、制御や処理の変更などが容易に行える
ようになる。
【００６０】つぎの発明によれば、従バスを複数の従バ
スで構成し、集約装置が、従処理装置が出力するアクセ
ス要求を選択して順次前記複数の従バスの対応する従バ
スへ伝達するので、従バスを共有する複数の従処理装置
の独立性を高めることができ、システムの構成変更によ
らず同一の従処理装置を使用することが可能となる。
スで構成し、集約装置が、従処理装置が出力するアクセ
ス要求を選択して順次前記複数の従バスの対応する従バ
スへ伝達するので、従バスを共有する複数の従処理装置
の独立性を高めることができ、システムの構成変更によ
らず同一の従処理装置を使用することが可能となる。
【００６１】つぎの発明によれば、集約装置としての優
先度制御手段が従処理装置からのアクセス要求を従バス
に伝達する際に従処理装置間の優先度制御を行うので、
より効果的なシステム構成が得られるようになる。
先度制御手段が従処理装置からのアクセス要求を従バス
に伝達する際に従処理装置間の優先度制御を行うので、
より効果的なシステム構成が得られるようになる。
【００６２】つぎの発明によれば、従処理装置からのア
クセス要求を従バスに伝達する際に競合検出手段が従バ
スにおいて同じスレーブ装置に対して複数のアクセス要
求が発生しているのを検出すると、アクセス切替手段が
当該スレーブ装置に対するアクセス要求を競合のないア
クセス要求に切り替えることができるので、従バス間で
無駄なアクセス競合の発生を防ぐことが可能となり、従
バスの利用効率を向上させ、システム性能を向上させる
ことができるようになる。
クセス要求を従バスに伝達する際に競合検出手段が従バ
スにおいて同じスレーブ装置に対して複数のアクセス要
求が発生しているのを検出すると、アクセス切替手段が
当該スレーブ装置に対するアクセス要求を競合のないア
クセス要求に切り替えることができるので、従バス間で
無駄なアクセス競合の発生を防ぐことが可能となり、従
バスの利用効率を向上させ、システム性能を向上させる
ことができるようになる。
【００６３】つぎの発明によれば、複数の従バスが、同
一機能のものとして、あるいは、異なる機能のものとし
て構成されているので、単純に並列にアクセスが行える
ように、あるいは扱うデータの性格に応じたアクセスが
行えるように従バスを使用できるので、システム性能を
向上させることができるようになる。
一機能のものとして、あるいは、異なる機能のものとし
て構成されているので、単純に並列にアクセスが行える
ように、あるいは扱うデータの性格に応じたアクセスが
行えるように従バスを使用できるので、システム性能を
向上させることができるようになる。
【００６４】つぎの発明によれば、異なる機能の従バス
を、ＲＥＡＤバスとＷＲＩＴＥバスとで機能分離するよ
うにしているので、各専用バス中の物理的な信号線の数
を減らすことができ、経済性の点で効果がある。
を、ＲＥＡＤバスとＷＲＩＴＥバスとで機能分離するよ
うにしているので、各専用バス中の物理的な信号線の数
を減らすことができ、経済性の点で効果がある。
【００６５】つぎの発明によれば、異なる機能の従バス
を、優先度の高低によって機能分離するようにしている
ので、優先度制御が簡単に行えるようになる。
を、優先度の高低によって機能分離するようにしている
ので、優先度制御が簡単に行えるようになる。
【００６６】つぎの発明によれば、異なる機能の従バス
を、一度にアクセスするデータ量に応じて使い分けする
ようにしているので、アクセス要求の特徴に応じた制御
が簡単に行えるようになる。
を、一度にアクセスするデータ量に応じて使い分けする
ようにしているので、アクセス要求の特徴に応じた制御
が簡単に行えるようになる。
【００６７】つぎの発明によれば、各スレーブ装置で
は、選択装置がアクセス要求を受け付けるバスを選択で
きるので、適切な選択方法の採用により、効果的なシス
テムを構築することが可能となる。
は、選択装置がアクセス要求を受け付けるバスを選択で
きるので、適切な選択方法の採用により、効果的なシス
テムを構築することが可能となる。
【００６８】つぎの発明によれば、スレーブ装置は、単
に、外部に設けられる選択装置から通知されたバスに対
して応答すればよいので、多重バスの実装を行う必要が
なくなる。また、選択装置は、同一構成でよいので、共
通部品化が行える。
に、外部に設けられる選択装置から通知されたバスに対
して応答すればよいので、多重バスの実装を行う必要が
なくなる。また、選択装置は、同一構成でよいので、共
通部品化が行える。
【００６９】つぎの発明によれば、主バスと従バスに優
先度を付けてバス選択を行うようにしているので、従処
理装置の性能を減殺しないようにすることができる。
先度を付けてバス選択を行うようにしているので、従処
理装置の性能を減殺しないようにすることができる。
【図１】 この発明の実施の形態１である多重バスを用
いたコンピュータシステムの構成を示すブロック図であ
る。
いたコンピュータシステムの構成を示すブロック図であ
る。
【図２】 この発明の実施の形態２である多重バスを用
いたコンピュータシステムの構成を示すブロック図であ
る。
いたコンピュータシステムの構成を示すブロック図であ
る。
【図３】 この発明の実施の形態３である多重バスを用
いたコンピュータシステムの構成を示すブロック図であ
る。
いたコンピュータシステムの構成を示すブロック図であ
る。
【図４】 この発明の実施の形態４である多重バスを用
いたコンピュータシステムの構成を示すブロック図であ
る。
いたコンピュータシステムの構成を示すブロック図であ
る。
【図５】 この発明の実施の形態５である多重バスを用
いたコンピュータシステムの構成を示すブロック図であ
る。
いたコンピュータシステムの構成を示すブロック図であ
る。
【図６】 この発明の実施の形態６である多重バスを用
いたコンピュータシステムの構成を示すブロック図であ
る。
いたコンピュータシステムの構成を示すブロック図であ
る。
【図７】 この発明の実施の形態７である多重バスを用
いたコンピュータシステムの構成を示すブロック図であ
る。
いたコンピュータシステムの構成を示すブロック図であ
る。
【図８】 この発明の実施の形態８の選択装置を具備し
た多重バスを用いたコンピュータシステムの構成を示す
ブロック図である。
た多重バスを用いたコンピュータシステムの構成を示す
ブロック図である。
【図９】 この発明の実施の形態８の優先度制御装置を
具備した多重バスを用いたコンピュータシステムの構成
を示すブロック図である。
具備した多重バスを用いたコンピュータシステムの構成
を示すブロック図である。
【図１０】 この発明の実施の形態８の順序制御装置を
具備した多重バスを用いたコンピュータシステムの構成
を示すブロック図である。
具備した多重バスを用いたコンピュータシステムの構成
を示すブロック図である。
【図１１】 この発明の実施の形態９である多重バスを
用いたコンピュータシステムの構成を示すブロック図で
ある。
用いたコンピュータシステムの構成を示すブロック図で
ある。
１−１〜１−ｐ 主処理装置、２−１，２−２〜２−ｓ
従処理装置、３−１，３−２〜３−ｍ スレーブ装
置、４−１〜４−ｐ 主バス、５−１〜５−ｋ従バス、
２１ 集約装置、３１ 優先度制御装置、４１ アクセ
ス競合検出装置、４２ アクセス切替え装置、５１，８
１ 選択装置、６１ 優先度制御装置、７１ 順序制御
装置。
従処理装置、３−１，３−２〜３−ｍ スレーブ装
置、４−１〜４−ｐ 主バス、５−１〜５−ｋ従バス、
２１ 集約装置、３１ 優先度制御装置、４１ アクセ
ス競合検出装置、４２ アクセス切替え装置、５１，８
１ 選択装置、６１ 優先度制御装置、７１ 順序制御
装置。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 設楽 達哉 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 Ｆターム(参考） 5B061 BA01 BB16 BC01 SS02 SS04
Claims (11)
- 【請求項１】 １以上の主処理装置と、１以上の従処理
装置と、前記主処理装置及び従処理装置からバスを介し
てアクセスされる１以上のスレーブ装置とで構成される
コンピュータシステムであって、 前記主処理装置は、専用の主バスを介して前記スレーブ
装置にアクセスできるように構成され、 前記従処理装置は、前記主バスとは異なる別の従バスを
介して前記スレーブ装置にアクセスできるように構成さ
れている、ことを特徴とする多重バスを用いたコンピュ
ータシステム。 - 【請求項２】 前記従バスは、複数の従バスで構成さ
れ、前記従処理装置が出力するアクセス要求を受けて、
アクセス要求を選択して順次前記複数の従バスの対応す
る従バスへ伝達する集約装置を具備することを特徴とす
る請求項１に記載の多重バスを用いたコンピュータシス
テム。 - 【請求項３】 前記集約装置は、前記複数の従処理装置
のそれぞれが出力するアクセス要求に優先度付けを行う
優先度制御手段を具備することを特徴とする請求項２に
記載の多重バスを用いたコンピュータシステム。 - 【請求項４】 前記集約装置は、各従バスにおいて同じ
スレーブ装置に対して複数のアクセス要求が発生してい
るか否かを検出する競合検出手段と、前記競合検出手段
が競合を検出したとき当該スレーブ装置に対するアクセ
ス要求を競合のないアクセス要求に切り替えるアクセス
切替手段とを具備することを特徴とする請求項２に記載
の多重バスを用いたコンピュータシステム。 - 【請求項５】 前記複数の従バスは、同一機能のものと
して構成されている、あるいは、異なる機能のものとし
て構成されていることを特徴とする請求項１〜４の何れ
か一つに記載の多重バスを用いたコンピュータシステ
ム。 - 【請求項６】 前記異なる機能の従バスは、ＲＥＡＤバ
スとＷＲＩＴＥバスとで構成されていることを特徴とす
る請求項５に記載の多重バスを用いたコンピュータシス
テム。 - 【請求項７】 前記異なる機能の従バスは、優先度の高
低に応じて使い分けするように構成されていることを特
徴とする請求項５に記載の多重バスを用いたコンピュー
タシステム。 - 【請求項８】 前記異なる機能の従バスは、一度にアク
セスするデータ量に応じて使い分けするように構成され
ていることを特徴とする請求項５に記載の多重バスを用
いたコンピュータシステム。 - 【請求項９】 前記１以上のスレーブ装置は、前記主バ
ス及び従バスが接続されるバス接続部に、アクセス要求
を受け付けるバスを選択する選択装置を具備することを
特徴とする請求項１〜８の何れか一つに記載の多重バス
を用いたコンピュータシステム。 - 【請求項１０】 前記１以上のスレーブ装置のそれぞれ
と前記主バス及び従バスとの間に、アクセス要求を受け
付けるバスを選択する選択装置を具備することを特徴と
する請求項１〜８の何れか一つに記載の多重バスを用い
たコンピュータシステム。 - 【請求項１１】 前記選択装置は、優先度に応じてアク
セス要求を受け付けるバスを選択するように構成されて
いることを特徴とする請求項９または１０に記載の多重
バスを用いたコンピュータシステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001148312A JP2002342265A (ja) | 2001-05-17 | 2001-05-17 | 多重バスを用いたコンピュータシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001148312A JP2002342265A (ja) | 2001-05-17 | 2001-05-17 | 多重バスを用いたコンピュータシステム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002342265A true JP2002342265A (ja) | 2002-11-29 |
Family
ID=18993655
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001148312A Pending JP2002342265A (ja) | 2001-05-17 | 2001-05-17 | 多重バスを用いたコンピュータシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002342265A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006039849A (ja) * | 2004-07-26 | 2006-02-09 | Matsushita Electric Ind Co Ltd | モジュール間通信装置および方法 |
| JP2009116378A (ja) * | 2007-11-01 | 2009-05-28 | Renesas Technology Corp | 半導体装置 |
| JP2009294853A (ja) * | 2008-06-04 | 2009-12-17 | Fujitsu Ltd | 情報処理装置、データ伝送装置及びデータ伝送方法 |
-
2001
- 2001-05-17 JP JP2001148312A patent/JP2002342265A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006039849A (ja) * | 2004-07-26 | 2006-02-09 | Matsushita Electric Ind Co Ltd | モジュール間通信装置および方法 |
| JP4567391B2 (ja) * | 2004-07-26 | 2010-10-20 | パナソニック株式会社 | モジュール間通信装置および方法 |
| JP2009116378A (ja) * | 2007-11-01 | 2009-05-28 | Renesas Technology Corp | 半導体装置 |
| US7984215B2 (en) | 2007-11-01 | 2011-07-19 | Renesas Electronics Corporation | Semiconductor device |
| US8214572B2 (en) | 2007-11-01 | 2012-07-03 | Renesas Electronics Corporation | Semiconductor device |
| JP2009294853A (ja) * | 2008-06-04 | 2009-12-17 | Fujitsu Ltd | 情報処理装置、データ伝送装置及びデータ伝送方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6557069B1 (en) | Processor-memory bus architecture for supporting multiple processors | |
| JP3899142B2 (ja) | パイプライン分散バス・アービトレーション・システム | |
| EP1239374B1 (en) | Shared program memory for use in multicore DSP devices | |
| JP3807250B2 (ja) | クラスタシステム、コンピュータ及びプログラム | |
| JP6984022B2 (ja) | マルチノードシステムの低電力管理 | |
| US5802333A (en) | Network inter-product stacking mechanism in which stacked products appear to the network as a single device | |
| US8213461B2 (en) | Method of designating slots in a transmission frame for controlling transmission of data over an interconnect coupling a plurality of master units with a plurality of slave units | |
| US20200213464A1 (en) | Memory Control Method, Memory Control Apparatus, and Image Forming Method That Uses Memory Control Method | |
| JP2008159075A (ja) | 集積回路及びそれを用いた情報処理装置 | |
| CN100401279C (zh) | 支持包处理的可配置的多端口多协议网络接口 | |
| KR20120037785A (ko) | 부하 균형을 유지하는 시스템 온 칩 및 그것의 부하 균형 유지 방법 | |
| US6813673B2 (en) | Bus arbitrator supporting multiple isochronous streams in a split transactional unidirectional bus architecture and method of operation | |
| US7185128B1 (en) | System and method for machine specific register addressing in external devices | |
| CN116303221B (zh) | 一种多核处理器片上网络系统的数据传输方法 | |
| US20140310444A1 (en) | Dynamic balancing of bus bandwidth across multiple routes | |
| KR100288036B1 (ko) | 정보처리장치용 프로세서 | |
| JP2002342265A (ja) | 多重バスを用いたコンピュータシステム | |
| GB2366029A (en) | Arbitration method to allow multiple translation lookaside buffers to access a common hardware page walker | |
| JPH052552A (ja) | バーストモード能力を備えたワークステーシヨン | |
| JP2007199859A (ja) | データ転送システム | |
| JPH09153009A (ja) | 階層構成バスのアービトレーション方法 | |
| KR100475438B1 (ko) | 데이터 버스 시스템 및 버스간 크로스 액세스 방법 | |
| JPH1125036A (ja) | 調停システム、およびアクセスを調停する方法 | |
| JPH052555A (ja) | ワークステーシヨンインターフエース装置用の内部バス | |
| KR100581196B1 (ko) | 다중 채널을 제공하는 에스오씨 버스 구조 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060522 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060530 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060713 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070220 |