JP2002335144A - スイッチド・キャパシタ・フィルタ回路 - Google Patents
スイッチド・キャパシタ・フィルタ回路Info
- Publication number
- JP2002335144A JP2002335144A JP2001137109A JP2001137109A JP2002335144A JP 2002335144 A JP2002335144 A JP 2002335144A JP 2001137109 A JP2001137109 A JP 2001137109A JP 2001137109 A JP2001137109 A JP 2001137109A JP 2002335144 A JP2002335144 A JP 2002335144A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- frequency
- capacitance
- capacitor
- capacitors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H19/00—Networks using time-varying elements, e.g. N-path filters
- H03H19/004—Switched capacitor networks
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Filters That Use Time-Delay Elements (AREA)
- Networks Using Active Elements (AREA)
Abstract
(57)【要約】
【課題】 ＬＳＩに内蔵されるスイッチド・キャパシタ
・フィルタ回路において、異なる複数の周波数が原因で
発生するビート周波数を外部から変更することによっ
て、ＬＳＩを再設計することなく、ビート周波数の影響
によるフィルタ特性の劣化を防ぐこと。 【解決手段】 アンプ３８の帰還容量（容量可変手段４
の容量値）Ｃｆを可変とし、外部からの制御信号ＣＴ
１，ＣＴ２，ＣＴ３によってその帰還容量Ｃｆを変える
とともに、コンデンサ３１，３２の充放電を切り替える
ためのスイッチ回路３４，３５，３６，３７の切り替え
信号の周波数ｆ１を、ｆ１／Ｃｆの値を常に一定に保ち
ながらビート周波数ｆｂがカットオフ周波数に対して影
響がない範囲となるように、変化させる。
・フィルタ回路において、異なる複数の周波数が原因で
発生するビート周波数を外部から変更することによっ
て、ＬＳＩを再設計することなく、ビート周波数の影響
によるフィルタ特性の劣化を防ぐこと。 【解決手段】 アンプ３８の帰還容量（容量可変手段４
の容量値）Ｃｆを可変とし、外部からの制御信号ＣＴ
１，ＣＴ２，ＣＴ３によってその帰還容量Ｃｆを変える
とともに、コンデンサ３１，３２の充放電を切り替える
ためのスイッチ回路３４，３５，３６，３７の切り替え
信号の周波数ｆ１を、ｆ１／Ｃｆの値を常に一定に保ち
ながらビート周波数ｆｂがカットオフ周波数に対して影
響がない範囲となるように、変化させる。
Description
【０００１】
【発明の属する技術分野】本発明は、ＬＳＩに内蔵され
るアナログフイルタを構成するスイッチド・キャパシタ
・フィルタ（Ｓｗｉｔｃｈｅｄ Ｃａｐａｃｉｔｏｒ
Ｆｉｌｔｅｒ）回路に関する。
るアナログフイルタを構成するスイッチド・キャパシタ
・フィルタ（Ｓｗｉｔｃｈｅｄ Ｃａｐａｃｉｔｏｒ
Ｆｉｌｔｅｒ）回路に関する。
【０００２】ＬＳＩの多機能化・複雑化にともなって、
機能の集約や経済化を達成するため、デジタル回路とア
ナログ回路が同一チップに集積されるようになってきて
いる。スイッチド・キャパシタ・フィルタ回路は、抵抗
素子とコンデンサで構成されるＲＣフィルタ回路と等価
であるが、実際のＲＣフィルタ回路に比べて、製造プロ
セスに起因するばらつきの影響が少なく、面積も小さく
できるため、ＬＳＩに集積するアナログフィルタとして
頻繁に用いられる。
機能の集約や経済化を達成するため、デジタル回路とア
ナログ回路が同一チップに集積されるようになってきて
いる。スイッチド・キャパシタ・フィルタ回路は、抵抗
素子とコンデンサで構成されるＲＣフィルタ回路と等価
であるが、実際のＲＣフィルタ回路に比べて、製造プロ
セスに起因するばらつきの影響が少なく、面積も小さく
できるため、ＬＳＩに集積するアナログフィルタとして
頻繁に用いられる。
【０００３】
【従来の技術】図５は、従来のスイッチド・キャパシタ
・フィルタ回路の構成を示す回路図であり、また図６
は、その等価回路図である。図５において、従来のスイ
ッチド・キャパシタ・フィルタ回路は、３個のコンデン
サ１１，１２，１３と、４個のスイッチ回路１４，１
５，１６，１７と、アンプ１８とによって構成されてい
る。第１のコンデンサ１１の一方の電極は、第１のスイ
ッチ回路１４を介してスイッチド・キャパシタ・フィル
タ回路の入力端子２１に接続されている。
・フィルタ回路の構成を示す回路図であり、また図６
は、その等価回路図である。図５において、従来のスイ
ッチド・キャパシタ・フィルタ回路は、３個のコンデン
サ１１，１２，１３と、４個のスイッチ回路１４，１
５，１６，１７と、アンプ１８とによって構成されてい
る。第１のコンデンサ１１の一方の電極は、第１のスイ
ッチ回路１４を介してスイッチド・キャパシタ・フィル
タ回路の入力端子２１に接続されている。
【０００４】第１のコンデンサ１１の他方の電極は、第
２のスイッチ回路１５を介してアンプ１８の一方の入力
端子に接続されている。アンプ１８のもう一方の入力端
子は接地される。アンプ１８の出力端子は、スイッチド
・キャパシタ・フィルタ回路の出力端子２２に接続され
ている。第２のコンデンサ１２の両電極は、それぞれ第
３のスイッチ回路１６および第４のスイッチ回路１７を
介して、それぞれアンプ１８の入力端子および出力端子
に接続されている。第３のコンデンサ１３は、アンプ１
８の入力端子と出力端子との間に接続されている。
２のスイッチ回路１５を介してアンプ１８の一方の入力
端子に接続されている。アンプ１８のもう一方の入力端
子は接地される。アンプ１８の出力端子は、スイッチド
・キャパシタ・フィルタ回路の出力端子２２に接続され
ている。第２のコンデンサ１２の両電極は、それぞれ第
３のスイッチ回路１６および第４のスイッチ回路１７を
介して、それぞれアンプ１８の入力端子および出力端子
に接続されている。第３のコンデンサ１３は、アンプ１
８の入力端子と出力端子との間に接続されている。
【０００５】第１〜第４の各スイッチ回路１４，１５，
１６，１７は、切り替え信号入力端子２３から入力され
る信号の切り替え周波数ｆに基づいて周期的にオン／オ
フ動作を繰り返す。それによって、第１および第２のコ
ンデンサ１１，１２の充放電が繰り返しおこなわれるの
で、第１および第２のコンデンサ１１，１２および第１
〜第４のスイッチ回路１４，１５，１６，１７は、図６
に示すように、等価的に抵抗回路２６，２７となる。一
般に、スイッチド・キャパシタ・フィルタ回路のカット
オフ周波数特性は、スイッチ回路１４，１５，１６，１
７の切り替え周波数ｆと、３個のコンデンサ１１，１
２，１３のそれぞれの容量値とによって決まる。
１６，１７は、切り替え信号入力端子２３から入力され
る信号の切り替え周波数ｆに基づいて周期的にオン／オ
フ動作を繰り返す。それによって、第１および第２のコ
ンデンサ１１，１２の充放電が繰り返しおこなわれるの
で、第１および第２のコンデンサ１１，１２および第１
〜第４のスイッチ回路１４，１５，１６，１７は、図６
に示すように、等価的に抵抗回路２６，２７となる。一
般に、スイッチド・キャパシタ・フィルタ回路のカット
オフ周波数特性は、スイッチ回路１４，１５，１６，１
７の切り替え周波数ｆと、３個のコンデンサ１１，１
２，１３のそれぞれの容量値とによって決まる。
【０００６】
【発明が解決しようとする課題】しかしながら、ＬＳＩ
の機能の集約化にともなって、回路の内部で周波数が異
なる複数のクロックを使用することによって複数種類の
転送速度のデータ処理をおこなう場合がある。このよう
なＬＳＩでは、複数の周波数の差分の周波数を有するビ
ートと呼ばれる信号が発生することがある。たとえば、
ｆ１およびｆ２の２つの周波数に対して発生するビート
周波数ｆｂは、ｍ１およびｍ２を整数とすると、つぎの
（１）式で表される。
の機能の集約化にともなって、回路の内部で周波数が異
なる複数のクロックを使用することによって複数種類の
転送速度のデータ処理をおこなう場合がある。このよう
なＬＳＩでは、複数の周波数の差分の周波数を有するビ
ートと呼ばれる信号が発生することがある。たとえば、
ｆ１およびｆ２の２つの周波数に対して発生するビート
周波数ｆｂは、ｍ１およびｍ２を整数とすると、つぎの
（１）式で表される。
【０００７】 ｆｂ＝｜ｍ１×ｆ１−ｍ２×ｆ２｜ （１）
【０００８】上記（１）式から明らかなように、ビート
周波数ｆｂはｍ１とｍ２の組み合わせによって種々存在
するが、高い信号レベルを持つビートがフィルタ帯域内
で発生すると、フィルタ特性を悪化させる原因となる。
しかし、各ビートの信号レベルは、回路構成やレイアウ
トによって異なるため、あらかじめフィルタ帯域内で発
生し得るビートのレベルを推定して回路設計をおこなう
ことは困難である。したがって、従来は、ビートによる
特性劣化が発生した場合には、ＬＳＩを再設計しなけれ
ばならず、設計工数が増えるという問題点があった。
周波数ｆｂはｍ１とｍ２の組み合わせによって種々存在
するが、高い信号レベルを持つビートがフィルタ帯域内
で発生すると、フィルタ特性を悪化させる原因となる。
しかし、各ビートの信号レベルは、回路構成やレイアウ
トによって異なるため、あらかじめフィルタ帯域内で発
生し得るビートのレベルを推定して回路設計をおこなう
ことは困難である。したがって、従来は、ビートによる
特性劣化が発生した場合には、ＬＳＩを再設計しなけれ
ばならず、設計工数が増えるという問題点があった。
【０００９】本発明は、上記問題点に鑑みてなされたも
のであって、異なる複数の周波数が原因で発生するビー
ト周波数を外部から変更することによって、ＬＳＩを再
設計することなく、ビート周波数の影響によるフィルタ
特性の劣化を防ぐことができるスイッチド・キャパシタ
・フィルタ回路を提供することを目的とする。
のであって、異なる複数の周波数が原因で発生するビー
ト周波数を外部から変更することによって、ＬＳＩを再
設計することなく、ビート周波数の影響によるフィルタ
特性の劣化を防ぐことができるスイッチド・キャパシタ
・フィルタ回路を提供することを目的とする。
【００１０】
【課題を解決するための手段】上記目的を達成するた
め、本発明は、アンプの帰還容量を可変とし、外部から
の制御信号によってその帰還容量を変えるとともに、そ
の帰還容量の変化量に応じて、コンデンサの充放電を切
り替えるためのスイッチ回路の切り替え周波数を変化さ
せることを特徴とする。
め、本発明は、アンプの帰還容量を可変とし、外部から
の制御信号によってその帰還容量を変えるとともに、そ
の帰還容量の変化量に応じて、コンデンサの充放電を切
り替えるためのスイッチ回路の切り替え周波数を変化さ
せることを特徴とする。
【００１１】この発明によれば、ビート周波数の影響に
よるフィルタ特性の低下を改善する場合、外部からの制
御信号によってアンプの帰還容量が変わるとともに、コ
ンデンサの充放電を切り替えるためのスイッチ回路の切
り替え周波数が、その帰還容量の変化量に応じて変化す
る。
よるフィルタ特性の低下を改善する場合、外部からの制
御信号によってアンプの帰還容量が変わるとともに、コ
ンデンサの充放電を切り替えるためのスイッチ回路の切
り替え周波数が、その帰還容量の変化量に応じて変化す
る。
【００１２】
【発明の実施の形態】以下に、本発明の実施の形態につ
いて図面を参照しつつ詳細に説明する。図１は、本発明
にかかるスイッチド・キャパシタ・フィルタ回路の一例
を示す回路図である。このスイッチド・キャパシタ・フ
ィルタ回路は、２個のコンデンサ３１，３２と、４個の
スイッチ回路３４，３５，３６，３７と、アンプ３８
と、入力端子６１と、出力端子６２と、クロック入力端
子６３と、特にその数を限定しないが、たとえば３個の
コントロール端子６６，６７，６８と、をそれぞれ備え
ている。
いて図面を参照しつつ詳細に説明する。図１は、本発明
にかかるスイッチド・キャパシタ・フィルタ回路の一例
を示す回路図である。このスイッチド・キャパシタ・フ
ィルタ回路は、２個のコンデンサ３１，３２と、４個の
スイッチ回路３４，３５，３６，３７と、アンプ３８
と、入力端子６１と、出力端子６２と、クロック入力端
子６３と、特にその数を限定しないが、たとえば３個の
コントロール端子６６，６７，６８と、をそれぞれ備え
ている。
【００１３】また、スイッチド・キャパシタ・フィルタ
回路は、容量可変手段４と、周波数可変手段５と、を備
えている。容量可変手段４は、コントロール端子６６，
６７，６８と同数のコンデンサ、すなわちここでは３個
のコンデンサ４１，４２，４３と、選択回路７と、を備
えている。選択回路７は、容量可変手段４のコンデンサ
４１，４２，４３と同数のスイッチング回路、すなわち
ここでは３個のスイッチ回路７１，７２，７３を有す
る。また、周波数可変手段５は、たとえば可変分周回路
５１によって構成される。
回路は、容量可変手段４と、周波数可変手段５と、を備
えている。容量可変手段４は、コントロール端子６６，
６７，６８と同数のコンデンサ、すなわちここでは３個
のコンデンサ４１，４２，４３と、選択回路７と、を備
えている。選択回路７は、容量可変手段４のコンデンサ
４１，４２，４３と同数のスイッチング回路、すなわち
ここでは３個のスイッチ回路７１，７２，７３を有す
る。また、周波数可変手段５は、たとえば可変分周回路
５１によって構成される。
【００１４】第１のコンデンサ３１の一方の電極は、第
１のスイッチ回路３４を介してスイッチド・キャパシタ
・フィルタ回路の入力端子６１に接続されている。第１
のコンデンサ３１の他方の電極は、第２のスイッチ回路
３５を介してアンプ３８の一方の入力端子に接続されて
いる。アンプ３８のもう一方の入力端子は接地されてい
る。アンプ３８の出力端子は、スイッチド・キャパシタ
・フィルタ回路の出力端子６２に接続されている。第２
のコンデンサ３２の一方の電極は、第３のスイッチ回路
３６を介してアンプ３８の入力端子に接続されている。
第２のコンデンサ３２の他方の電極は、第４のスイッチ
回路３７を介してアンプ３８の出力端子に接続されてい
る。
１のスイッチ回路３４を介してスイッチド・キャパシタ
・フィルタ回路の入力端子６１に接続されている。第１
のコンデンサ３１の他方の電極は、第２のスイッチ回路
３５を介してアンプ３８の一方の入力端子に接続されて
いる。アンプ３８のもう一方の入力端子は接地されてい
る。アンプ３８の出力端子は、スイッチド・キャパシタ
・フィルタ回路の出力端子６２に接続されている。第２
のコンデンサ３２の一方の電極は、第３のスイッチ回路
３６を介してアンプ３８の入力端子に接続されている。
第２のコンデンサ３２の他方の電極は、第４のスイッチ
回路３７を介してアンプ３８の出力端子に接続されてい
る。
【００１５】第１〜第４の各スイッチ回路３４，３５，
３６，３７は、可変分周回路５１から供給される切り替
え信号の周波数ｆ１に基づいて周期的にオン／オフ動作
を繰り返し、充放電を繰り返す。したがって、第１およ
び第２のコンデンサ３１，３２は、従来同様、等価的に
抵抗回路となる。
３６，３７は、可変分周回路５１から供給される切り替
え信号の周波数ｆ１に基づいて周期的にオン／オフ動作
を繰り返し、充放電を繰り返す。したがって、第１およ
び第２のコンデンサ３１，３２は、従来同様、等価的に
抵抗回路となる。
【００１６】容量可変手段４において、第３のコンデン
サ４１は、第５のスイッチ回路７１を介して、アンプ３
８の入力端子と出力端子との間に並列に接続されてい
る。また第４のコンデンサ４２は同様に、第６のスイッ
チ回路７２を介して、アンプ３８の入力端子と出力端子
との間に並列に接続されている。また第５のコンデンサ
４３も同様に、第７のスイッチ回路７３を介して、アン
プ３８の入力端子と出力端子との間に並列に接続されて
いる。
サ４１は、第５のスイッチ回路７１を介して、アンプ３
８の入力端子と出力端子との間に並列に接続されてい
る。また第４のコンデンサ４２は同様に、第６のスイッ
チ回路７２を介して、アンプ３８の入力端子と出力端子
との間に並列に接続されている。また第５のコンデンサ
４３も同様に、第７のスイッチ回路７３を介して、アン
プ３８の入力端子と出力端子との間に並列に接続されて
いる。
【００１７】ここで、特に限定しないが、たとえば第５
のコンデンサ４３の容量値をＣとすれば、第３のコンデ
ンサ４１および第４のコンデンサ４２の各容量値はそれ
ぞれ０．５×Ｃおよび０．２５×Ｃである。換言すれ
ば、第３のコンデンサ４１の容量値は第４のコンデンサ
４２の容量値の略２倍であり、また第５のコンデンサ４
３の容量値は第４のコンデンサ４２の容量値の略４倍で
ある。
のコンデンサ４３の容量値をＣとすれば、第３のコンデ
ンサ４１および第４のコンデンサ４２の各容量値はそれ
ぞれ０．５×Ｃおよび０．２５×Ｃである。換言すれ
ば、第３のコンデンサ４１の容量値は第４のコンデンサ
４２の容量値の略２倍であり、また第５のコンデンサ４
３の容量値は第４のコンデンサ４２の容量値の略４倍で
ある。
【００１８】第５のスイッチ回路７１は、第１のコント
ロール端子６７を介して外部から入力される第１の制御
信号ＣＴ１の入力レベルに応じてオン／オフ動作をおこ
なう。第６のスイッチ回路７２および第７のスイッチ回
路７３も同様であり、それぞれ第２の制御信号ＣＴ２お
よび第３の制御信号ＣＴ３の入力レベルに応じてオン／
オフ動作をおこなう。そして、第３〜第５のコンデンサ
４１，４２，４３のうち、第５〜第７のスイッチ回路７
１，７２，７３においてオン状態となっているスイッチ
回路に接続されたコンデンサのみがアンプ３８の帰還容
量として有効となる。
ロール端子６７を介して外部から入力される第１の制御
信号ＣＴ１の入力レベルに応じてオン／オフ動作をおこ
なう。第６のスイッチ回路７２および第７のスイッチ回
路７３も同様であり、それぞれ第２の制御信号ＣＴ２お
よび第３の制御信号ＣＴ３の入力レベルに応じてオン／
オフ動作をおこなう。そして、第３〜第５のコンデンサ
４１，４２，４３のうち、第５〜第７のスイッチ回路７
１，７２，７３においてオン状態となっているスイッチ
回路に接続されたコンデンサのみがアンプ３８の帰還容
量として有効となる。
【００１９】可変分周回路５１は、クロック入力端子６
３を介して外部から供給される周波数ｆ０のクロック
を、第１〜第３の制御信号ＣＴ１，ＣＴ２，ＣＴ３の入
力レベルに応じた周波数ｆ１に分周し、それを切り替え
信号として第１〜第４のスイッチ回路３４，３５，３
６，３７に供給する。ここで、切り替え信号の周波数ｆ
１は、容量可変手段４において回路に対して有効とされ
ているコンデンサの容量値に対応した値となる。
３を介して外部から供給される周波数ｆ０のクロック
を、第１〜第３の制御信号ＣＴ１，ＣＴ２，ＣＴ３の入
力レベルに応じた周波数ｆ１に分周し、それを切り替え
信号として第１〜第４のスイッチ回路３４，３５，３
６，３７に供給する。ここで、切り替え信号の周波数ｆ
１は、容量可変手段４において回路に対して有効とされ
ているコンデンサの容量値に対応した値となる。
【００２０】たとえば、容量値Ｃの第５のコンデンサ４
３のみが有効である場合の切り替え信号の周波数ｆ１を
ｆ２として説明すると、容量値０．５×Ｃの第３のコン
デンサ４１のみが有効である場合の切り替え信号の周波
数ｆ１はｆ２の２分の１、すなわち０．５×ｆ２であ
る。また、容量値０．２５×Ｃの第４のコンデンサ４２
のみが有効である場合の切り替え信号の周波数ｆ１はｆ
２の４分の１、すなわち０．２５×ｆ２である。
３のみが有効である場合の切り替え信号の周波数ｆ１を
ｆ２として説明すると、容量値０．５×Ｃの第３のコン
デンサ４１のみが有効である場合の切り替え信号の周波
数ｆ１はｆ２の２分の１、すなわち０．５×ｆ２であ
る。また、容量値０．２５×Ｃの第４のコンデンサ４２
のみが有効である場合の切り替え信号の周波数ｆ１はｆ
２の４分の１、すなわち０．２５×ｆ２である。
【００２１】図２に、第１〜第３の制御信号ＣＴ１，Ｃ
Ｔ２，ＣＴ３の入力レベル、容量可変手段４の第５〜第
７のスイッチ回路７１，７２，７３の状態、切り替え信
号の周波数ｆ１および容量可変手段４の容量値Ｃｆとの
関係の一例を示す。特に限定しないが、図２に示す例で
は、第１〜第３の制御信号ＣＴ１，ＣＴ２，ＣＴ３の入
力レベルは、いずれか一つのみが「１」となり、残りの
２つが「０」となる。つまり、第５〜第７のスイッチ回
路７１，７２，７３のうち、いずれか一つのみがオン状
態となり、残りの２つがオフ状態となる。
Ｔ２，ＣＴ３の入力レベル、容量可変手段４の第５〜第
７のスイッチ回路７１，７２，７３の状態、切り替え信
号の周波数ｆ１および容量可変手段４の容量値Ｃｆとの
関係の一例を示す。特に限定しないが、図２に示す例で
は、第１〜第３の制御信号ＣＴ１，ＣＴ２，ＣＴ３の入
力レベルは、いずれか一つのみが「１」となり、残りの
２つが「０」となる。つまり、第５〜第７のスイッチ回
路７１，７２，７３のうち、いずれか一つのみがオン状
態となり、残りの２つがオフ状態となる。
【００２２】たとえば、本実施の形態のスイッチド・キ
ャパシタ・フィルタ回路では、第３の制御信号ＣＴ３の
みが「１」の場合には、第７のスイッチ回路７３のみが
オン状態となる。その結果、切り替え信号の周波数ｆ１
は１×ｆ２となり、また容量可変手段４の容量値Ｃｆは
１×Ｃとなる。
ャパシタ・フィルタ回路では、第３の制御信号ＣＴ３の
みが「１」の場合には、第７のスイッチ回路７３のみが
オン状態となる。その結果、切り替え信号の周波数ｆ１
は１×ｆ２となり、また容量可変手段４の容量値Ｃｆは
１×Ｃとなる。
【００２３】また、第１の制御信号ＣＴ１のみが「１」
の場合には、第５のスイッチ回路７１のみがオン状態と
なり、切り替え信号の周波数ｆ１および容量可変手段４
の容量値Ｃｆはそれぞれ０．５×ｆ２および０．５×Ｃ
となる。また、第２の制御信号ＣＴ２のみが「１」の場
合には、第６のスイッチ回路７２のみがオン状態とな
り、切り替え信号の周波数ｆ１および容量可変手段４の
容量値Ｃｆはそれぞれ０．２５×ｆ２および０．２５×
Ｃとなる。
の場合には、第５のスイッチ回路７１のみがオン状態と
なり、切り替え信号の周波数ｆ１および容量可変手段４
の容量値Ｃｆはそれぞれ０．５×ｆ２および０．５×Ｃ
となる。また、第２の制御信号ＣＴ２のみが「１」の場
合には、第６のスイッチ回路７２のみがオン状態とな
り、切り替え信号の周波数ｆ１および容量可変手段４の
容量値Ｃｆはそれぞれ０．２５×ｆ２および０．２５×
Ｃとなる。
【００２４】ここで、第１のコンデンサ３１および第２
のコンデンサ３２の容量値をそれぞれＣ３１およびＣ３
２とすると、本実施の形態のスイッチド・キャパシタ・
フィルタ回路の回路特性である直流ゲインは、つぎの
（２）式となる。
のコンデンサ３２の容量値をそれぞれＣ３１およびＣ３
２とすると、本実施の形態のスイッチド・キャパシタ・
フィルタ回路の回路特性である直流ゲインは、つぎの
（２）式となる。
【００２５】 直流ゲイン＝Ｃ３１／Ｃ３２ （２）
【００２６】したがって、直流ゲインは常に一定値とな
る。また、カットオフ周波数は、つぎの（３）式とな
る。
る。また、カットオフ周波数は、つぎの（３）式とな
る。
【００２７】 カットオフ周波数＝Ｃ３２・ｆ１／２πＣｆ （３）
【００２８】第２のコンデンサ３２の容量値Ｃ３２は一
定であり、また、切り替え信号の周波数ｆ１および容量
可変手段４の容量値Ｃｆが変化しても、図２より明らか
なように、ｆ１／Ｃｆの値は常にｆ２／Ｃとなり一定で
ある。したがって、本実施の形態ではカットオフ周波数
も常に一定値となる。
定であり、また、切り替え信号の周波数ｆ１および容量
可変手段４の容量値Ｃｆが変化しても、図２より明らか
なように、ｆ１／Ｃｆの値は常にｆ２／Ｃとなり一定で
ある。したがって、本実施の形態ではカットオフ周波数
も常に一定値となる。
【００２９】それに対して、ビート周波数ｆｂは切り替
え信号の周波数ｆ１の影響を受ける。したがって、本実
施の形態のスイッチド・キャパシタ・フィルタ回路で
は、切り替え信号の周波数ｆ１がｆ２、０．５×ｆ２ま
たは０．２５×ｆ２に変更されることによって、ビート
周波数ｆｂが変化する。つまり、本実施の形態では、ス
イッチド・キャパシタ・フィルタ回路の直流ゲインおよ
びカットオフ周波数を一定に保ったまま、ビート周波数
ｆｂを変更することが可能となる。
え信号の周波数ｆ１の影響を受ける。したがって、本実
施の形態のスイッチド・キャパシタ・フィルタ回路で
は、切り替え信号の周波数ｆ１がｆ２、０．５×ｆ２ま
たは０．２５×ｆ２に変更されることによって、ビート
周波数ｆｂが変化する。つまり、本実施の形態では、ス
イッチド・キャパシタ・フィルタ回路の直流ゲインおよ
びカットオフ周波数を一定に保ったまま、ビート周波数
ｆｂを変更することが可能となる。
【００３０】上述した実施の形態によれば、外部から第
１〜第３の制御信号ＣＴ１，ＣＴ２，ＣＴ３を適宜入力
させることによって、容量可変手段４の容量値Ｃｆを変
更するとともに、その容量値Ｃｆの変化量に応じて、可
変分周回路５１から出力される切り替え信号の周波数ｆ
１が変わるので、直流ゲインおよびカットオフ周波数を
変えることなく、ビート周波数ｆｂを変更することが可
能となる。したがって、Ｂと信号が発生した場合に、ビ
ート周波数ｆｂをカットオフ周波数に対して影響がない
範囲に変更することができるので、ＬＳＩの再設計をお
こなうことなく、ビート周波数の影響によるフィルタ特
性の劣化を防ぐことができる。
１〜第３の制御信号ＣＴ１，ＣＴ２，ＣＴ３を適宜入力
させることによって、容量可変手段４の容量値Ｃｆを変
更するとともに、その容量値Ｃｆの変化量に応じて、可
変分周回路５１から出力される切り替え信号の周波数ｆ
１が変わるので、直流ゲインおよびカットオフ周波数を
変えることなく、ビート周波数ｆｂを変更することが可
能となる。したがって、Ｂと信号が発生した場合に、ビ
ート周波数ｆｂをカットオフ周波数に対して影響がない
範囲に変更することができるので、ＬＳＩの再設計をお
こなうことなく、ビート周波数の影響によるフィルタ特
性の劣化を防ぐことができる。
【００３１】なお、上述した実施の形態においては、容
量可変手段４は３個のコンデンサ４１，４２，４３およ
び３個のスイッチ回路７１，７２，７３によって構成さ
れるとしたが、これに限らず、容量可変手段が２個また
は４個以上のコンデンサとスイッチ回路を有する構成と
してもよい。また、スイッチ回路７１，７２，７３のオ
ン／オフ動作を切り替るための制御信号が入力されるコ
ントロール端子の数も２個または４個以上であってもよ
い。
量可変手段４は３個のコンデンサ４１，４２，４３およ
び３個のスイッチ回路７１，７２，７３によって構成さ
れるとしたが、これに限らず、容量可変手段が２個また
は４個以上のコンデンサとスイッチ回路を有する構成と
してもよい。また、スイッチ回路７１，７２，７３のオ
ン／オフ動作を切り替るための制御信号が入力されるコ
ントロール端子の数も２個または４個以上であってもよ
い。
【００３２】また、上述した実施の形態においては、周
波数可変手段５は外部クロックを分周する可変分周回路
５１であるとしたが、これに限らず、周波数可変手段が
周波数を逓倍する構成のものでもよい。
波数可変手段５は外部クロックを分周する可変分周回路
５１であるとしたが、これに限らず、周波数可変手段が
周波数を逓倍する構成のものでもよい。
【００３３】また、上述した実施の形態においては、容
量可変手段４の３個のコンデンサ４１，４２，４３はい
ずれか一つのみが回路に対して有効に接続されるとした
が、これに限らず、２個のコンデンサが同時に回路に対
して有効に接続される構成としてもよい。また、３個と
も接続される場合を含んでいてもよい。
量可変手段４の３個のコンデンサ４１，４２，４３はい
ずれか一つのみが回路に対して有効に接続されるとした
が、これに限らず、２個のコンデンサが同時に回路に対
して有効に接続される構成としてもよい。また、３個と
も接続される場合を含んでいてもよい。
【００３４】そうすれば、ビート周波数ｆｂに影響を及
ぼす切り替え信号の周波数ｆ１を、図３に示すように、
０．２５×ｆ２、０．５×ｆ２、０．７５×ｆ２、１×
ｆ２、１．２５×ｆ２、１．５×ｆ２および１．７５×
ｆ２というように、等周波数間隔で細かく変化させるこ
とができる。したがって、ビート周波数ｆｂをカットオ
フ周波数に対して影響がない範囲に変更するための調整
をより細かくおこなうことができる。
ぼす切り替え信号の周波数ｆ１を、図３に示すように、
０．２５×ｆ２、０．５×ｆ２、０．７５×ｆ２、１×
ｆ２、１．２５×ｆ２、１．５×ｆ２および１．７５×
ｆ２というように、等周波数間隔で細かく変化させるこ
とができる。したがって、ビート周波数ｆｂをカットオ
フ周波数に対して影響がない範囲に変更するための調整
をより細かくおこなうことができる。
【００３５】さらにまた、上述した実施の形態において
は、容量可変手段４の３個のコンデンサ４１，４２，４
３の容量値は互いに異なっているが、これに限らず、同
じ容量値Ｃであってもよい。この場合には、図４に示す
ように、制御信号ＣＴ１，ＣＴ２，ＣＴ３の入力レベル
に応じて、容量可変手段４の容量値Ｃｆは１×Ｃ、２×
Ｃまたは３×Ｃとなり、それに応じて切り替え信号の周
波数ｆ１を１×ｆ２、２×ｆ２または３×ｆ２とすれば
よい。
は、容量可変手段４の３個のコンデンサ４１，４２，４
３の容量値は互いに異なっているが、これに限らず、同
じ容量値Ｃであってもよい。この場合には、図４に示す
ように、制御信号ＣＴ１，ＣＴ２，ＣＴ３の入力レベル
に応じて、容量可変手段４の容量値Ｃｆは１×Ｃ、２×
Ｃまたは３×Ｃとなり、それに応じて切り替え信号の周
波数ｆ１を１×ｆ２、２×ｆ２または３×ｆ２とすれば
よい。
【００３６】
【発明の効果】本発明によれば、ビート周波数の影響に
よるフィルタ特性の低下を改善する場合、外部からの制
御信号によってアンプの帰還容量が変わるとともに、コ
ンデンサの充放電を切り替えるためのスイッチ回路の切
り替え周波数が、その帰還容量の変化量に応じて変化す
るため、外部からビート周波数を変更することができ
る。したがって、ＬＳＩの再設計をおこなうことなく、
ビート周波数の影響によるフィルタ特性の劣化を防ぐこ
とができる。
よるフィルタ特性の低下を改善する場合、外部からの制
御信号によってアンプの帰還容量が変わるとともに、コ
ンデンサの充放電を切り替えるためのスイッチ回路の切
り替え周波数が、その帰還容量の変化量に応じて変化す
るため、外部からビート周波数を変更することができ
る。したがって、ＬＳＩの再設計をおこなうことなく、
ビート周波数の影響によるフィルタ特性の劣化を防ぐこ
とができる。
【図１】本発明にかかるスイッチド・キャパシタ・フィ
ルタ回路の一例を示す回路図である。
ルタ回路の一例を示す回路図である。
【図２】図１に示す構成のスイッチド・キャパシタ・フ
ィルタ回路の動作を説明するための図表である。
ィルタ回路の動作を説明するための図表である。
【図３】本発明にかかるスイッチド・キャパシタ・フィ
ルタ回路の別の例の動作を説明するための図表である。
ルタ回路の別の例の動作を説明するための図表である。
【図４】本発明にかかるスイッチド・キャパシタ・フィ
ルタ回路のさらに別の例の動作を説明するための図表で
ある。
ルタ回路のさらに別の例の動作を説明するための図表で
ある。
【図５】従来のスイッチド・キャパシタ・フィルタ回路
の構成を示す回路図である。
の構成を示す回路図である。
【図６】従来のスイッチド・キャパシタ・フィルタ回路
の等価回路図である。
の等価回路図である。
４ 容量可変手段 ５ 周波数可変手段 ７ 選択回路 ３１，３２ コンデンサ ３８ アンプ ４１，４２，４３ 容量可変手段のコンデンサ ５１ 可変分周回路 ６３ クロック入力端子 ６７，６８ コントロール端子 ｆ０ 外部クロックの周波数 ｆ１ 切り替え信号の周波数 ＣＴ１，ＣＴ２，ＣＴ３ 制御信号
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5J023 CA01 CB01 5J098 AA15 AB03 AC20
Claims (6)
- 【請求項１】 外部からクロックが入力されるクロック
入力端子と、 外部から制御信号が入力されるコントロール端子と、 前記コントロール端子に入力された制御信号に基づい
て、容量値が可変する容量可変手段と、 前記コントロール端子に入力された制御信号に基づい
て、前記クロック入力端子に入力されたクロックの周波
数を、前記容量可変手段による容量値の変化量に応じて
可変する周波数可変手段と、 前記周波数可変手段から出力された切り替え信号に基づ
いて周期的に充放電を繰り返すコンデンサと、 を備えたことを特徴とするスイッチド・キャパシタ・フ
ィルタ回路。 - 【請求項２】 前記容量可変手段は、複数のコンデンサ
と、それら複数のコンデンサのうちの１個以上を選択し
て回路に接続し、かつ残りのコンデンサを回路から遮断
する選択回路とからなることを特徴とする請求項１に記
載のスイッチド・キャパシタ・フィルタ回路。 - 【請求項３】 前記容量可変手段は、３個のコンデンサ
と、それら３個のコンデンサのうちの１個を選択して回
路に接続し、かつ残りの２個のコンデンサを回路から遮
断する選択回路とからなることを特徴とする請求項１に
記載のスイッチド・キャパシタ・フィルタ回路。 - 【請求項４】 前記容量可変手段の３個のコンデンサの
うち、第１のコンデンサの容量値は、第２のコンデンサ
の容量値の略２倍であり、かつ第３のコンデンサの容量
値は、第２のコンデンサの容量値の略４倍であることを
特徴とする請求項３に記載のスイッチド・キャパシタ・
フィルタ回路。 - 【請求項５】 前記周波数可変手段は前記クロックを２
分周および４分周する分周回路であることを特徴とする
請求項４に記載のスイッチド・キャパシタ・フィルタ回
路。 - 【請求項６】 アンプをさらに有し、前記容量可変手段
は前記アンプの帰還容量となることを特徴とする請求項
１〜５のいずれか一つに記載のスイッチド・キャパシタ
・フィルタ回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001137109A JP4861566B2 (ja) | 2001-05-08 | 2001-05-08 | スイッチド・キャパシタ・フィルタ回路 |
| US10/050,841 US6509791B2 (en) | 2001-05-08 | 2002-01-18 | Switched capacitor filter circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001137109A JP4861566B2 (ja) | 2001-05-08 | 2001-05-08 | スイッチド・キャパシタ・フィルタ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002335144A true JP2002335144A (ja) | 2002-11-22 |
| JP4861566B2 JP4861566B2 (ja) | 2012-01-25 |
Family
ID=18984263
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001137109A Expired - Fee Related JP4861566B2 (ja) | 2001-05-08 | 2001-05-08 | スイッチド・キャパシタ・フィルタ回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6509791B2 (ja) |
| JP (1) | JP4861566B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010210562A (ja) * | 2009-03-12 | 2010-09-24 | Seiko Epson Corp | 液体残量検出システム |
| JP2010208271A (ja) * | 2009-03-12 | 2010-09-24 | Seiko Epson Corp | 半導体装置、液体噴霧装置、液体噴霧システム |
| JP5495356B2 (ja) * | 2005-06-01 | 2014-05-21 | シチズンホールディングス株式会社 | 物理量センサ |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4674976B2 (ja) * | 2001-01-29 | 2011-04-20 | ローム株式会社 | 音質調整装置 |
| JP2003258604A (ja) * | 2002-03-06 | 2003-09-12 | Mitsubishi Electric Corp | フィルタを搭載した半導体集積回路 |
| JP4159935B2 (ja) * | 2003-03-25 | 2008-10-01 | 三菱電機株式会社 | オフセット補償回路と、それを用いたオフセット補償機能付駆動回路および液晶表示装置 |
| US6819276B1 (en) | 2003-05-13 | 2004-11-16 | Analog Devices, Inc. | Noise-shaper system and method |
| US7477079B2 (en) * | 2004-09-10 | 2009-01-13 | Cirrus Logic, Inc. | Single ended switched capacitor circuit |
| JP4844403B2 (ja) * | 2007-01-19 | 2011-12-28 | 富士通株式会社 | 半導体集積回路 |
| US7904048B2 (en) * | 2007-06-29 | 2011-03-08 | Texas Instruments Incorporated | Multi-tap direct sub-sampling mixing system for wireless receivers |
| CN103095246B (zh) * | 2013-01-04 | 2016-04-13 | 中国兵器工业集团第二一四研究所苏州研发中心 | 低通滤波电路 |
| IT201700077220A1 (it) * | 2017-07-10 | 2019-01-10 | St Microelectronics Srl | Circuito convertitore digitale-analogico, dispositivo e procedimento corrispondenti |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60109321A (ja) * | 1983-11-18 | 1985-06-14 | Hitachi Ltd | 半導体集積回路装置 |
| JPS63196109A (ja) * | 1987-02-10 | 1988-08-15 | Fujitsu Ltd | スイツチト・キヤパシタ・フイルタ回路 |
| JPH01265710A (ja) * | 1988-04-18 | 1989-10-23 | Nec Corp | スイッチトキャパシタ型オートボリウム回路 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55123226A (en) | 1979-03-16 | 1980-09-22 | Fujitsu Ltd | Switched capacitor filter |
| US4468798A (en) * | 1980-10-24 | 1984-08-28 | American Microsystems, Inc. | Dual charge pump envelope generator |
| US4446438A (en) * | 1981-10-26 | 1984-05-01 | Gte Automatic Electric Incorporated | Switched capacitor n-path filter |
-
2001
- 2001-05-08 JP JP2001137109A patent/JP4861566B2/ja not_active Expired - Fee Related
-
2002
- 2002-01-18 US US10/050,841 patent/US6509791B2/en not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60109321A (ja) * | 1983-11-18 | 1985-06-14 | Hitachi Ltd | 半導体集積回路装置 |
| JPS63196109A (ja) * | 1987-02-10 | 1988-08-15 | Fujitsu Ltd | スイツチト・キヤパシタ・フイルタ回路 |
| JPH01265710A (ja) * | 1988-04-18 | 1989-10-23 | Nec Corp | スイッチトキャパシタ型オートボリウム回路 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5495356B2 (ja) * | 2005-06-01 | 2014-05-21 | シチズンホールディングス株式会社 | 物理量センサ |
| JP2010210562A (ja) * | 2009-03-12 | 2010-09-24 | Seiko Epson Corp | 液体残量検出システム |
| JP2010208271A (ja) * | 2009-03-12 | 2010-09-24 | Seiko Epson Corp | 半導体装置、液体噴霧装置、液体噴霧システム |
Also Published As
| Publication number | Publication date |
|---|---|
| US20020167353A1 (en) | 2002-11-14 |
| US6509791B2 (en) | 2003-01-21 |
| JP4861566B2 (ja) | 2012-01-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3327028B2 (ja) | 周波数シンセサイザ | |
| JP4861566B2 (ja) | スイッチド・キャパシタ・フィルタ回路 | |
| JP3114680B2 (ja) | アクティブフィルタ | |
| US20230246634A1 (en) | Oscillator circuit, device and method for generating an oscillator signal | |
| JP2008252774A (ja) | 電圧制御発振器、及び電圧制御発振方法 | |
| JPH08272461A (ja) | ボルテージ・レギュレータ | |
| US5606293A (en) | Clock generator for microcomputer having reduced start-up time | |
| JPH10163750A (ja) | 電圧制御発振器 | |
| JP2003258604A (ja) | フィルタを搭載した半導体集積回路 | |
| KR19980071284A (ko) | 필터 | |
| JPWO2007069360A1 (ja) | フィルタのカットオフ周波数調整回路 | |
| CN112202420B (zh) | 一种可编程电容基本电路单元以及基于该电路单元并联和串联的电容选调电路 | |
| JPH09283372A (ja) | 可変キャパシタ | |
| JPH01220914A (ja) | 遅延時間調整回路 | |
| JP2000174570A (ja) | 多機能演算回路 | |
| JPH03195109A (ja) | 差動増幅回路 | |
| JPH0918233A (ja) | Ｃｒ発振回路 | |
| JP5287439B2 (ja) | 電圧電流変換利得制御器、電圧電流変換利得制御方法及び無線装置 | |
| JPH08250686A (ja) | 発振回路 | |
| JPS62254515A (ja) | バツフア回路 | |
| JPH08288793A (ja) | ミラー容量回路およびこれを用いた周波数選択回路 | |
| JP2004064301A (ja) | 周波数シンセサイザ装置 | |
| JPH01265710A (ja) | スイッチトキャパシタ型オートボリウム回路 | |
| JPH0832410A (ja) | スイッチドキャパシタ回路 | |
| JPS61280111A (ja) | 多段フイルタ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080222 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080730 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101221 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110221 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110308 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110413 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111101 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111107 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4861566 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141111 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |