JP2002320134A - デジタル画像データ処理装置及びそれを備えた撮像装置 - Google Patents
デジタル画像データ処理装置及びそれを備えた撮像装置Info
- Publication number
- JP2002320134A JP2002320134A JP2001125266A JP2001125266A JP2002320134A JP 2002320134 A JP2002320134 A JP 2002320134A JP 2001125266 A JP2001125266 A JP 2001125266A JP 2001125266 A JP2001125266 A JP 2001125266A JP 2002320134 A JP2002320134 A JP 2002320134A
- Authority
- JP
- Japan
- Prior art keywords
- terminals
- signal
- image data
- input
- memory card
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Studio Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 ワンチップ画像信号処理ＩＣの端子数を削減
する。 【解決手段】 複数の第１の入力端子と複数の第１の入
出力端子とを有する画像処理回路と、複数の端子であっ
て、それぞれが撮像装置からの画像データ信号の１つお
よびメモリカードからの画像データ信号の１つを受ける
ことができる複数の端子と、複数の端子と第１の入力端
子との間をそれぞれ接続し、複数の端子から供給される
画像データ信号を画像処理回路に供給する複数本の第１
の信号線と、複数の端子と第１の入出力端子との間をそ
れぞれ接続し、複数の端子とメモリカードとの間の画像
データ信号のやりとりを行う複数本の第２の信号線と、
複数の端子と、第１の信号線及び第２の信号線との間の
いずれか一方と、の間の画像データのやりとりのみを許
容するよう選択できる第１のセレクト回路とを１チップ
上に集積化する。
する。 【解決手段】 複数の第１の入力端子と複数の第１の入
出力端子とを有する画像処理回路と、複数の端子であっ
て、それぞれが撮像装置からの画像データ信号の１つお
よびメモリカードからの画像データ信号の１つを受ける
ことができる複数の端子と、複数の端子と第１の入力端
子との間をそれぞれ接続し、複数の端子から供給される
画像データ信号を画像処理回路に供給する複数本の第１
の信号線と、複数の端子と第１の入出力端子との間をそ
れぞれ接続し、複数の端子とメモリカードとの間の画像
データ信号のやりとりを行う複数本の第２の信号線と、
複数の端子と、第１の信号線及び第２の信号線との間の
いずれか一方と、の間の画像データのやりとりのみを許
容するよう選択できる第１のセレクト回路とを１チップ
上に集積化する。
Description
【０００１】
【発明の属する技術分野】 本発明は、デジタル画像デ
ータ処理装置及びそれを備えた撮像装置に関し、特にワ
ンチップデジタル画像処理装置に関する。
ータ処理装置及びそれを備えた撮像装置に関し、特にワ
ンチップデジタル画像処理装置に関する。
【０００２】
【従来の技術】 近年、デジタルカメラ用ワンチップ画
像処理装置、いわゆるワンチップ画像処理ＩＣが、研究
・開発されている。
像処理装置、いわゆるワンチップ画像処理ＩＣが、研究
・開発されている。
【０００３】図６に、デジタルカメラ用ワンチップ画像
処理ＩＣを含めたデジタルスチルカメラの機能ブロック
図の一例を示す。図６に示すように、デジタルスチルカ
メラＡは、ＣＣＤ固体撮像装置１００と、デジタルカメ
ラ用ワンチップ画像処理ＩＣ１１０とを備えている。
処理ＩＣを含めたデジタルスチルカメラの機能ブロック
図の一例を示す。図６に示すように、デジタルスチルカ
メラＡは、ＣＣＤ固体撮像装置１００と、デジタルカメ
ラ用ワンチップ画像処理ＩＣ１１０とを備えている。
【０００４】デジタルカメラ用ワンチップ画像処理ＩＣ
１１０は、中央演算処理装置（ＣＰＵ）１１３と、ＣＣ
Ｄ用デジタル信号処理装置（ＣＣＤ−ＤＳＰ）１１５と
を備えている。ＣＰＵ１１３は、種々の演算処理を行
う。ＣＣＤ−ＤＳＰ１１５は、デジタル信号の補間処理
や輪郭補正・彩度補正などの補正処理など、画像データ
信号の処理を行う専用回路である。デジタルカメラ用ワ
ンチップ画像処理ＩＣ１１０には、ＣＣＤ１００とのイ
ンタフェイス１２１と、メモリカード１５０とのインタ
フェイス１２５とが備えられている。さらに、外部記憶
装置、例えばＳＤＲＡＭ１６０とのインタフェイス１３
１、液晶表示装置（ＬＣＤ）１７０とのインタフェイス
１３５を有している。加えて、例えばパーソナルコンピ
ュータ（ＰＣ）１８０とのインタフェイスとして用いら
れるＵＳＢ用インタフェイス１４１、メニューボタンや
各種警告装置などのユーザインタフェイス１９０との信
号のやりとりを行う周辺処理部（ペリフェラル）１４５
を有している。
１１０は、中央演算処理装置（ＣＰＵ）１１３と、ＣＣ
Ｄ用デジタル信号処理装置（ＣＣＤ−ＤＳＰ）１１５と
を備えている。ＣＰＵ１１３は、種々の演算処理を行
う。ＣＣＤ−ＤＳＰ１１５は、デジタル信号の補間処理
や輪郭補正・彩度補正などの補正処理など、画像データ
信号の処理を行う専用回路である。デジタルカメラ用ワ
ンチップ画像処理ＩＣ１１０には、ＣＣＤ１００とのイ
ンタフェイス１２１と、メモリカード１５０とのインタ
フェイス１２５とが備えられている。さらに、外部記憶
装置、例えばＳＤＲＡＭ１６０とのインタフェイス１３
１、液晶表示装置（ＬＣＤ）１７０とのインタフェイス
１３５を有している。加えて、例えばパーソナルコンピ
ュータ（ＰＣ）１８０とのインタフェイスとして用いら
れるＵＳＢ用インタフェイス１４１、メニューボタンや
各種警告装置などのユーザインタフェイス１９０との信
号のやりとりを行う周辺処理部（ペリフェラル）１４５
を有している。
【０００５】機能ブロックで示される各回路間は、複数
本の信号線からなるデータバスラインＬDB101からＬ
DB131までにより接続されている。
本の信号線からなるデータバスラインＬDB101からＬ
DB131までにより接続されている。
【０００６】このように、デジタルカメラ用ワンチップ
画像処理ＩＣ１１０は、デジタル信号処理回路１１５、
ＣＣＤインタフェイス、メモリカードインタフェイス１
９０などの各種インタフェイス回路から、ＣＰＵ１１３
までを１チップ内に集積化したものである。種々の機能
を１チップに集積化することで、チップ面積を縮小する
ことができ、製造コストの削減が可能となる。
画像処理ＩＣ１１０は、デジタル信号処理回路１１５、
ＣＣＤインタフェイス、メモリカードインタフェイス１
９０などの各種インタフェイス回路から、ＣＰＵ１１３
までを１チップ内に集積化したものである。種々の機能
を１チップに集積化することで、チップ面積を縮小する
ことができ、製造コストの削減が可能となる。
【０００７】
【発明が解決しようとする課題】ところで、上記のよう
に１チップ内に多くの機能を内蔵する際に特に問題にな
る点として、ＩＣの端子数の増加という問題が挙げられ
る。最近の例では、１６０ピン以上の端子を有するＩ
Ｃ、さらには２８０ピンの端子を有するＩＣも見受けら
れる。パッケージ端子とチップとはワイヤボンディング
により接続されるため、端子数が増加すると、通常はチ
ップの周辺にワイヤボンディング用のパッドを用意する
必要が生じる。ワイヤボンディング用のパッドの面積が
支配的になり、チップサイズを縮小させることが困難に
なる。また、たとえチップサイズを何らかの方法により
縮小できたとしても、端子数が増加すれば、チップを搭
載するためのパッケージのサイズを大きくせざるを得な
い。パッケージにかかるコストが支配的になり、チップ
面積の縮小によるコスト削減の効果を上回ってしまうと
いう問題が生じていた。
に１チップ内に多くの機能を内蔵する際に特に問題にな
る点として、ＩＣの端子数の増加という問題が挙げられ
る。最近の例では、１６０ピン以上の端子を有するＩ
Ｃ、さらには２８０ピンの端子を有するＩＣも見受けら
れる。パッケージ端子とチップとはワイヤボンディング
により接続されるため、端子数が増加すると、通常はチ
ップの周辺にワイヤボンディング用のパッドを用意する
必要が生じる。ワイヤボンディング用のパッドの面積が
支配的になり、チップサイズを縮小させることが困難に
なる。また、たとえチップサイズを何らかの方法により
縮小できたとしても、端子数が増加すれば、チップを搭
載するためのパッケージのサイズを大きくせざるを得な
い。パッケージにかかるコストが支配的になり、チップ
面積の縮小によるコスト削減の効果を上回ってしまうと
いう問題が生じていた。
【０００８】本発明は、デジタル画像データ処理装置の
端子数を低減し、製造コストを削減することを目的とす
る。
端子数を低減し、製造コストを削減することを目的とす
る。
【０００９】
【課題を解決するための手段】本発明の一観点によれ
ば、複数の第１の入力端子と複数の第１の入出力端子と
を有する画像処理回路と、複数の端子であって、それぞ
れが撮像装置からの画像データ信号の１つおよびメモリ
カードからの画像データ信号の１つを受けることができ
る複数の端子と、前記複数の端子と前記第１の入力端子
との間をそれぞれ接続し、前記複数の端子から供給され
る画像データ信号を前記画像処理回路に供給する複数本
の第１の信号線と、前記複数の端子と前記第１の入出力
端子との間をそれぞれ接続し、前記複数の端子と前記メ
モリカードとの間の画像データ信号のやりとりを行う複
数本の第２の信号線と、前記複数の端子と、前記第１の
信号線及び前記第２の信号線との間のいずれか一方と、
の間の画像データのやりとりのみを許容するよう選択で
きる第１のセレクト回路とを１チップ上に集積化したデ
ジタル画像データ処理装置が提供される。
ば、複数の第１の入力端子と複数の第１の入出力端子と
を有する画像処理回路と、複数の端子であって、それぞ
れが撮像装置からの画像データ信号の１つおよびメモリ
カードからの画像データ信号の１つを受けることができ
る複数の端子と、前記複数の端子と前記第１の入力端子
との間をそれぞれ接続し、前記複数の端子から供給され
る画像データ信号を前記画像処理回路に供給する複数本
の第１の信号線と、前記複数の端子と前記第１の入出力
端子との間をそれぞれ接続し、前記複数の端子と前記メ
モリカードとの間の画像データ信号のやりとりを行う複
数本の第２の信号線と、前記複数の端子と、前記第１の
信号線及び前記第２の信号線との間のいずれか一方と、
の間の画像データのやりとりのみを許容するよう選択で
きる第１のセレクト回路とを１チップ上に集積化したデ
ジタル画像データ処理装置が提供される。
【００１０】本発明の他の観点によれば、複数の第１の
入力端子と複数の第１の入出力端子とを有する画像処理
回路と、複数の端子であって、それぞれが撮像装置から
の画像データ信号の１つおよびメモリカードからの画像
データ信号の１つを受けることができる複数の端子と、
前記複数の端子と前記第１の入力端子との間をそれぞれ
接続し、前記複数の端子から供給される画像データ信号
を前記画像処理回路に供給する複数本の第１の信号線
と、前記複数の端子と前記第１の入出力端子との間をそ
れぞれ接続し、前記複数の端子と前記メモリカードとの
間の画像データ信号のやりとりを行う複数本の第２の信
号線と、前記複数の端子と、前記第１の信号線及び前記
第２の信号線との間のいずれか一方と、の間の画像デー
タのやりとりのみを許容するよう選択できる第１のセレ
クト回路とを１チップ上に集積化したデジタル画像デー
タ処理装置と；画像データ信号を生成し、該画像データ
信号を出力するための複数本の第１の出力端子を備えた
撮像素子と、前記メモリカードを装着するためのメモリ
カードスロットであって、画像データを入出力するため
の複数本の第２の入出力端子を備えたメモリカードスロ
ットと、前記複数の端子と前記第１の出力端子との間を
それぞれ接続し、前記複数の端子に画像データ信号を供
給する複数本の第３の信号線と、前記複数の端子と前記
第２の入出力端子との間をそれぞれ接続し、前記複数の
端子と前記メモリカードとの間の画像データ信号のやり
とりを行う複数本の第４の信号線と、前記複数の端子
と、前記第３の信号線及び前記第４の信号線との間のい
ずれか一方と、の間の画像データのやりとりのみを許容
するよう選択できる第２のセレクト回路とを備えた撮像
装置が提供される。
入力端子と複数の第１の入出力端子とを有する画像処理
回路と、複数の端子であって、それぞれが撮像装置から
の画像データ信号の１つおよびメモリカードからの画像
データ信号の１つを受けることができる複数の端子と、
前記複数の端子と前記第１の入力端子との間をそれぞれ
接続し、前記複数の端子から供給される画像データ信号
を前記画像処理回路に供給する複数本の第１の信号線
と、前記複数の端子と前記第１の入出力端子との間をそ
れぞれ接続し、前記複数の端子と前記メモリカードとの
間の画像データ信号のやりとりを行う複数本の第２の信
号線と、前記複数の端子と、前記第１の信号線及び前記
第２の信号線との間のいずれか一方と、の間の画像デー
タのやりとりのみを許容するよう選択できる第１のセレ
クト回路とを１チップ上に集積化したデジタル画像デー
タ処理装置と；画像データ信号を生成し、該画像データ
信号を出力するための複数本の第１の出力端子を備えた
撮像素子と、前記メモリカードを装着するためのメモリ
カードスロットであって、画像データを入出力するため
の複数本の第２の入出力端子を備えたメモリカードスロ
ットと、前記複数の端子と前記第１の出力端子との間を
それぞれ接続し、前記複数の端子に画像データ信号を供
給する複数本の第３の信号線と、前記複数の端子と前記
第２の入出力端子との間をそれぞれ接続し、前記複数の
端子と前記メモリカードとの間の画像データ信号のやり
とりを行う複数本の第４の信号線と、前記複数の端子
と、前記第３の信号線及び前記第４の信号線との間のい
ずれか一方と、の間の画像データのやりとりのみを許容
するよう選択できる第２のセレクト回路とを備えた撮像
装置が提供される。
【００１１】上記のデジタル画像データ処理装置又はそ
れを備えた撮像装置を用いると、メモリカードとの間の
データのやりとりと、撮像素子からの画像データの取り
込みと、を共通の端子を介して行うことができる。従っ
て、１チップデジタル画像データ処理装置の端子数を少
なくすることができる。
れを備えた撮像装置を用いると、メモリカードとの間の
データのやりとりと、撮像素子からの画像データの取り
込みと、を共通の端子を介して行うことができる。従っ
て、１チップデジタル画像データ処理装置の端子数を少
なくすることができる。
【００１２】
【発明の実施の形態】本発明の実施の形態について説明
する前に、発明者の行った考察について図１から図３ま
でを参照して説明する。図１は、ＣＣＤ固体撮像装置の
平面図である。図２は、メモリカード（スマートメディ
アを例に示す）の平面図である。図３は、デジタルカメ
ラ用ワンチップ画像処理ＩＣを含む画像データ処理装置
の構成を示すブロック図である。
する前に、発明者の行った考察について図１から図３ま
でを参照して説明する。図１は、ＣＣＤ固体撮像装置の
平面図である。図２は、メモリカード（スマートメディ
アを例に示す）の平面図である。図３は、デジタルカメ
ラ用ワンチップ画像処理ＩＣを含む画像データ処理装置
の構成を示すブロック図である。
【００１３】図１は、ＣＣＤ固体撮像装置の平面図であ
る。図１に示すように、ＣＣＤ固体撮像装置１は、２次
元平面２上に形成された画素部３と、垂直駆動部５と、
水平駆動部７と、信号出力部１１とを備えている。画素
部３は、行方向及び列方向に整列した多数の光電変換素
子２１と、光電変換素子２１に蓄積された電荷を列方向
（図では垂直方向）に転送する複数本の垂直電荷転送チ
ャネル２５と、垂直電荷転送チャネル２５を介して転送
された電荷を水平方向に転送する１本の水平電荷転送チ
ャネル２７とを有している。光電変換素子２１と垂直電
荷転送チャネル２５上には、水平方向に延在する複数本
の垂直電荷転送電極２３が形成されている。水平電荷転
送チャネル２７上には、複数の水平電荷転送電極２８が
形成されている。
る。図１に示すように、ＣＣＤ固体撮像装置１は、２次
元平面２上に形成された画素部３と、垂直駆動部５と、
水平駆動部７と、信号出力部１１とを備えている。画素
部３は、行方向及び列方向に整列した多数の光電変換素
子２１と、光電変換素子２１に蓄積された電荷を列方向
（図では垂直方向）に転送する複数本の垂直電荷転送チ
ャネル２５と、垂直電荷転送チャネル２５を介して転送
された電荷を水平方向に転送する１本の水平電荷転送チ
ャネル２７とを有している。光電変換素子２１と垂直電
荷転送チャネル２５上には、水平方向に延在する複数本
の垂直電荷転送電極２３が形成されている。水平電荷転
送チャネル２７上には、複数の水平電荷転送電極２８が
形成されている。
【００１４】尚、タイミングパルス信号発生器１５は、
通常、ＣＣＤ固体撮像装置１とは別チップで供給される
が、タイミングパルス信号発生器１５をＣＣＤ固体撮像
装置１と同一チップ上に形成しても良いし、後述するデ
ジタルカメラ用ワンチップ画像処理ＩＣ中に集積化して
も良い。
通常、ＣＣＤ固体撮像装置１とは別チップで供給される
が、タイミングパルス信号発生器１５をＣＣＤ固体撮像
装置１と同一チップ上に形成しても良いし、後述するデ
ジタルカメラ用ワンチップ画像処理ＩＣ中に集積化して
も良い。
【００１５】垂直駆動部５は、光電変換素子２１から垂
直電荷転送チャネル２５へ電荷を読み出すための電荷読
み出し信号と、読み出された電荷を転送するための電荷
転送信号とを垂直電荷転送電極２３に印加する。電荷転
送信号は、例えばΦＶ１からΦＶ４までの４相の駆動信
号である。
直電荷転送チャネル２５へ電荷を読み出すための電荷読
み出し信号と、読み出された電荷を転送するための電荷
転送信号とを垂直電荷転送電極２３に印加する。電荷転
送信号は、例えばΦＶ１からΦＶ４までの４相の駆動信
号である。
【００１６】水平駆動部７は、水平電荷転送チャネル２
７内の電荷を転送するための電荷転送信号を水平電荷転
送電極２８に印加する。電荷転送信号は、例えばΦＨ１
とΦＨ２との２相の駆動信号である。
７内の電荷を転送するための電荷転送信号を水平電荷転
送電極２８に印加する。電荷転送信号は、例えばΦＨ１
とΦＨ２との２相の駆動信号である。
【００１７】出力部１１は、水平電荷転送チャネル２７
から出力された電荷信号を増幅するための出力アンプ３
１と、出力アンプ３１から出力されたアナログデータ信
号をＡ／Ｄ変換してデジタル画像データ信号として出力
するＡ／Ｄ変換器３３とを有している。Ａ／Ｄ変換器３
３は、例えば８ビットのデジタルデータを出力するため
の８本の出力端子ＴPD[0]からＴPD[7]までを有してい
る。
から出力された電荷信号を増幅するための出力アンプ３
１と、出力アンプ３１から出力されたアナログデータ信
号をＡ／Ｄ変換してデジタル画像データ信号として出力
するＡ／Ｄ変換器３３とを有している。Ａ／Ｄ変換器３
３は、例えば８ビットのデジタルデータを出力するため
の８本の出力端子ＴPD[0]からＴPD[7]までを有してい
る。
【００１８】タイミングパルス信号発生器１５は、ＣＣ
Ｄの駆動に必要な種々のタイミング信号を発生する。例
えば、ＣＣＤ、タイミングパルス発生器、後述するデジ
タルカメラ用ワンチップ画像処理ＩＣ間での同期関係を
保つ上で必要となるピクセルクロックＰＣＬＫ、水平方
向への電荷転送の基準信号となる水平同期信号ＨＤと垂
直方向への電荷転送の基準信号となる垂直同期信号ＶＤ
と、複数のフィールドに分けて画像データを取り出す際
のフィールド認識を行うために必要なフィールド認識信
号ＦＩなどを発生する。これらの信号は、相互に同期関
係が保たれている。
Ｄの駆動に必要な種々のタイミング信号を発生する。例
えば、ＣＣＤ、タイミングパルス発生器、後述するデジ
タルカメラ用ワンチップ画像処理ＩＣ間での同期関係を
保つ上で必要となるピクセルクロックＰＣＬＫ、水平方
向への電荷転送の基準信号となる水平同期信号ＨＤと垂
直方向への電荷転送の基準信号となる垂直同期信号ＶＤ
と、複数のフィールドに分けて画像データを取り出す際
のフィールド認識を行うために必要なフィールド認識信
号ＦＩなどを発生する。これらの信号は、相互に同期関
係が保たれている。
【００１９】タイミングパルス信号発生器１５から出力
される同期されたこれらのタイミングパルス信号は、Ｃ
ＣＤ固体撮像装置１に向けて出力されるとともに、同じ
信号が後述するデジタルカメラ用ワンチップ画像処理Ｉ
Ｃに向けても出力される。
される同期されたこれらのタイミングパルス信号は、Ｃ
ＣＤ固体撮像装置１に向けて出力されるとともに、同じ
信号が後述するデジタルカメラ用ワンチップ画像処理Ｉ
Ｃに向けても出力される。
【００２０】より詳細には、タイミングパルス信号発生
器１５は、さらに垂直同期信号ＶＤを元にして、ＣＣＤ
の垂直駆動部５が電荷転送電極２３に印加する４相駆動
信号ΦＶ１からΦＶ４までを発生し、また、水平同期信
号ＨＤを元にして、水平駆動部７が電荷転送電極２７に
印加する２相駆動信号ΦＨ１とΦＨ２も発生する。
器１５は、さらに垂直同期信号ＶＤを元にして、ＣＣＤ
の垂直駆動部５が電荷転送電極２３に印加する４相駆動
信号ΦＶ１からΦＶ４までを発生し、また、水平同期信
号ＨＤを元にして、水平駆動部７が電荷転送電極２７に
印加する２相駆動信号ΦＨ１とΦＨ２も発生する。
【００２１】タイミングパルス信号発生器１５は、上記
の各種信号を出力するためのタイミングパルス信号を出
力する出力端子ＴVD、ＴPCLK、ＴFI、ＴHD、ＴΦV1から
ＴΦ V4まで、及びＴΦH1とＴΦH2とを有している。
の各種信号を出力するためのタイミングパルス信号を出
力する出力端子ＴVD、ＴPCLK、ＴFI、ＴHD、ＴΦV1から
ＴΦ V4まで、及びＴΦH1とＴΦH2とを有している。
【００２２】図２に示すように、画像データを記憶させ
ておくためのメモリカードの代表例としてスマートメデ
ィア（商標名）４１がある。スマートメディア４１は、
不揮発性のメモリの一種であるフラッシュメモリ４３が
内蔵されたカード状の記憶メディアであり、デジタルス
チルカメラ用のメモリカードとして広く用いられてい
る。メモリカードとしては、スマートメディア以外に、
コンパクトフラッシュ（ＣＦ）カード（商標名）やマル
チメディアカード（ＭＭＣ：商標名）などが用いられ
る。メモリカードの種類によって出力端子の本数や種類
は異なるが、データバス用の入出力端子を複数本備えて
いる点は同じである。スマートメディア４１では、例え
ばデータの入出力に用いられる端子の数は、ＴI/O[0]か
らＴI/O[7]までの８本である。これらの端子は、アドレ
ス、コマンドおよび入出力データを入出力するための端
子である。
ておくためのメモリカードの代表例としてスマートメデ
ィア（商標名）４１がある。スマートメディア４１は、
不揮発性のメモリの一種であるフラッシュメモリ４３が
内蔵されたカード状の記憶メディアであり、デジタルス
チルカメラ用のメモリカードとして広く用いられてい
る。メモリカードとしては、スマートメディア以外に、
コンパクトフラッシュ（ＣＦ）カード（商標名）やマル
チメディアカード（ＭＭＣ：商標名）などが用いられ
る。メモリカードの種類によって出力端子の本数や種類
は異なるが、データバス用の入出力端子を複数本備えて
いる点は同じである。スマートメディア４１では、例え
ばデータの入出力に用いられる端子の数は、ＴI/O[0]か
らＴI/O[7]までの８本である。これらの端子は、アドレ
ス、コマンドおよび入出力データを入出力するための端
子である。
【００２３】スマートメディア４１は、その他、各種の
制御信号用の端子などを備えている。コマンドラッチイ
ネーブル端子ＴCLEは、動作コマンドのデバイス内部の
コマンドレジスタへの取り込みをコントロールするため
の信号用の端子である。アドレスラッチイネーブル端子
ＴALEは、アドレスデータおよび入力データのデバイス
内部のアドレスレジスタ、データレジスタへの取り込み
をコントロールするための信号用の端子である。チップ
イネーブル端子Ｔ(/CE)は、デバイス選択信号ＣＥ用の
端子である。尚（／ＣＥ）は、ＣＥの反転信号を表す記
号であり、図においては記号ＣＥの上に線が引かれてい
る。ライトイネーブル端子Ｔ(/WE)は、Ｉ／Ｏ端子から
各データをデバイス内部に取り込むための信号用の端子
である。
制御信号用の端子などを備えている。コマンドラッチイ
ネーブル端子ＴCLEは、動作コマンドのデバイス内部の
コマンドレジスタへの取り込みをコントロールするため
の信号用の端子である。アドレスラッチイネーブル端子
ＴALEは、アドレスデータおよび入力データのデバイス
内部のアドレスレジスタ、データレジスタへの取り込み
をコントロールするための信号用の端子である。チップ
イネーブル端子Ｔ(/CE)は、デバイス選択信号ＣＥ用の
端子である。尚（／ＣＥ）は、ＣＥの反転信号を表す記
号であり、図においては記号ＣＥの上に線が引かれてい
る。ライトイネーブル端子Ｔ(/WE)は、Ｉ／Ｏ端子から
各データをデバイス内部に取り込むための信号用の端子
である。
【００２４】リードイネーブル端子Ｔ(/RE)は、データ
をシリアル出力させる信号用の端子である。ライトプロ
テクト端子Ｔ(/WP)は、書き込み又は消去の動作を強制
的に禁止するための信号用の端子である。レディ・ビジ
ィ端子ＴRDY/(/BSY)は、デバイスの内部動作状態を外部
に知らせるための出力信号用端子である。ロー・ボルテ
ージ・ディテクト端子ＴLVDは、デバイスの電源電圧を
検知するための端子である。スマートメディアは、以上
のように、例えば、計１６本の端子を備えている。
をシリアル出力させる信号用の端子である。ライトプロ
テクト端子Ｔ(/WP)は、書き込み又は消去の動作を強制
的に禁止するための信号用の端子である。レディ・ビジ
ィ端子ＴRDY/(/BSY)は、デバイスの内部動作状態を外部
に知らせるための出力信号用端子である。ロー・ボルテ
ージ・ディテクト端子ＴLVDは、デバイスの電源電圧を
検知するための端子である。スマートメディアは、以上
のように、例えば、計１６本の端子を備えている。
【００２５】図３は、ＣＣＤ固体撮像装置及びメモリカ
ードと、デジタルカメラ用ワンチップ画像処理ＩＣとを
含む撮像装置（デジタルスチルカメラ）の全体構成を示
すブロック図である。図３に示すように、デジタルスチ
ルカメラ（デジタル画像データ処理装置）Ｂは、ＣＣＤ
固体撮像装置１と、デジタルカメラ用ワンチップ画像処
理ＩＣ５０とを備えている。
ードと、デジタルカメラ用ワンチップ画像処理ＩＣとを
含む撮像装置（デジタルスチルカメラ）の全体構成を示
すブロック図である。図３に示すように、デジタルスチ
ルカメラ（デジタル画像データ処理装置）Ｂは、ＣＣＤ
固体撮像装置１と、デジタルカメラ用ワンチップ画像処
理ＩＣ５０とを備えている。
【００２６】デジタルカメラ用ワンチップ画像処理ＩＣ
５０は、中央演算処理装置（ＣＰＵ）５１と、画像デー
タ信号の処理を行うデジタル信号処理回路（ＣＣＤ−Ｄ
ＤＳＰ）５２とを備えている。ＣＰＵ５１は、種々のデ
ータ処理を行う。ＣＣＤ−ＤＳＰ５２は、デジタル画像
信号を処理するための専用回路として、データの補間処
理や補正処理などを行う。デジタルカメラ用ワンチップ
画像処理ＩＣ５０には、ＣＣＤ固体撮像装置１とのイン
タフェイスであるＣＣＤインタフェイス部５３と、メモ
リカード４１とのインタフェイスであるメモリカードイ
ンタフェイス部５４とが設けられている。さらに、外部
記憶装置（ＳＤＲＡＭ）６１とのインタフェイスである
ＳＤＲＡＭインタフェイス部５４、液晶表示装置（ＬＣ
Ｄ）６３などのディスプレイ用のインタフェイスである
ディスプレイ・インタフェイス部５５をも有している。
加えて、例えばパーソナルコンピュータ（ＰＣ）６５と
のインタフェイスとして用いられるＵＳＢ用インタフェ
イス５６、メニューボタンや各種警告装置（ここでは、
ユーザインタフェイス）６７などとの信号のやりとりを
行うペリフェラル５７を有している。上記の機能ブロッ
クで示される各回路間は、ＬDB1からＬDB38までの符号
で示される複数のデータバス信号線により接続されてい
る。
５０は、中央演算処理装置（ＣＰＵ）５１と、画像デー
タ信号の処理を行うデジタル信号処理回路（ＣＣＤ−Ｄ
ＤＳＰ）５２とを備えている。ＣＰＵ５１は、種々のデ
ータ処理を行う。ＣＣＤ−ＤＳＰ５２は、デジタル画像
信号を処理するための専用回路として、データの補間処
理や補正処理などを行う。デジタルカメラ用ワンチップ
画像処理ＩＣ５０には、ＣＣＤ固体撮像装置１とのイン
タフェイスであるＣＣＤインタフェイス部５３と、メモ
リカード４１とのインタフェイスであるメモリカードイ
ンタフェイス部５４とが設けられている。さらに、外部
記憶装置（ＳＤＲＡＭ）６１とのインタフェイスである
ＳＤＲＡＭインタフェイス部５４、液晶表示装置（ＬＣ
Ｄ）６３などのディスプレイ用のインタフェイスである
ディスプレイ・インタフェイス部５５をも有している。
加えて、例えばパーソナルコンピュータ（ＰＣ）６５と
のインタフェイスとして用いられるＵＳＢ用インタフェ
イス５６、メニューボタンや各種警告装置（ここでは、
ユーザインタフェイス）６７などとの信号のやりとりを
行うペリフェラル５７を有している。上記の機能ブロッ
クで示される各回路間は、ＬDB1からＬDB38までの符号
で示される複数のデータバス信号線により接続されてい
る。
【００２７】尚、画像処理装置を有する撮像装置、例え
ばデジタルスチルカメラには、画像データを保存して外
部に持ち出したり、別の画像データをデジタルスチルカ
メラに備えられた表示装置などで表示させたりするため
に、メモリカードを装着するためのメモリカードスロッ
トが設けられている。
ばデジタルスチルカメラには、画像データを保存して外
部に持ち出したり、別の画像データをデジタルスチルカ
メラに備えられた表示装置などで表示させたりするため
に、メモリカードを装着するためのメモリカードスロッ
トが設けられている。
【００２８】画像処理装置が組み込まれた撮像装置、例
えばデジタルスチルカメラの用途から考えて、撮影中に
メモリカードにアクセスする機会は少ないと考えた。前
の撮影駒の画像データをメモリカードに記憶させている
間に、次の撮影を行うことができるようになっている場
合もあるが、このような機能は、例えばローコストデジ
タルカメラにおいては省略できるものであると考えられ
る。
えばデジタルスチルカメラの用途から考えて、撮影中に
メモリカードにアクセスする機会は少ないと考えた。前
の撮影駒の画像データをメモリカードに記憶させている
間に、次の撮影を行うことができるようになっている場
合もあるが、このような機能は、例えばローコストデジ
タルカメラにおいては省略できるものであると考えられ
る。
【００２９】発明者は、比較的多くの端子を必要とする
デジタルカメラ用ワンチップ画像処理ＩＣ５０とＣＣＤ
固体撮像装置１との間と、デジタルカメラ用ワンチップ
画像処理ＩＣ５０とメモリカード４１との間の端子を少
なくとも一部共通化することができれば、ＩＣ全体の端
子数を削減できると考えた。
デジタルカメラ用ワンチップ画像処理ＩＣ５０とＣＣＤ
固体撮像装置１との間と、デジタルカメラ用ワンチップ
画像処理ＩＣ５０とメモリカード４１との間の端子を少
なくとも一部共通化することができれば、ＩＣ全体の端
子数を削減できると考えた。
【００３０】以下、上記の考察に基づいて、本発明の一
実施の形態によるデジタル画像データ処理装置について
図３から図５までを参照して説明する。
実施の形態によるデジタル画像データ処理装置について
図３から図５までを参照して説明する。
【００３１】図３に示す本実施の形態による画像データ
処理装置では、ＣＣＤ固体撮像装置１からＣＣＤインタ
フェイス５３へと信号を送るための複数本の信号ライン
を含む第１のバスラインＬDB1−ＬDB1'と、メモリカー
ド４１とメモリカードインタフェイス５４間の双方向通
信を行うための複数本の信号ラインを含む第２のバスラ
インＬDB31−ＬDB31'とのうち、少なくとも一部がＣＣ
Ｄ固体撮像装置１とデジタルカメラ用ワンチップ画像処
理ＩＣ５０との境界を含む区間において共通のバスライ
ンＬDBCを構成している。
処理装置では、ＣＣＤ固体撮像装置１からＣＣＤインタ
フェイス５３へと信号を送るための複数本の信号ライン
を含む第１のバスラインＬDB1−ＬDB1'と、メモリカー
ド４１とメモリカードインタフェイス５４間の双方向通
信を行うための複数本の信号ラインを含む第２のバスラ
インＬDB31−ＬDB31'とのうち、少なくとも一部がＣＣ
Ｄ固体撮像装置１とデジタルカメラ用ワンチップ画像処
理ＩＣ５０との境界を含む区間において共通のバスライ
ンＬDBCを構成している。
【００３２】ＣＣＤ固体撮像装置１と、メモリカード４
１とＣＣＤインタフェイス５３及びデジタル信号処理回
路５２と中央演算処理装置（ＣＰＵ）５１とメモリカー
ドインタフェイス５４とを含む破線Ｃで示される範囲内
の詳細な構成を図４に示す。
１とＣＣＤインタフェイス５３及びデジタル信号処理回
路５２と中央演算処理装置（ＣＰＵ）５１とメモリカー
ドインタフェイス５４とを含む破線Ｃで示される範囲内
の詳細な構成を図４に示す。
【００３３】図４に示すように、デジタル信号処理回路
５２に、ＣＣＤ固体撮像装置１内の出力端子ＴPD[0]か
らＴPD[7]までと出力端子ＴVD、ＴPCLK、ＴFIおよびＴ
HDに対応する複数の入力端子ＴPD[0']からＴPD[7']まで
と入力端子ＴVD'、ＴPCLK '、Ｔ FI 'およびＴHD 'が設けら
れている。
５２に、ＣＣＤ固体撮像装置１内の出力端子ＴPD[0]か
らＴPD[7]までと出力端子ＴVD、ＴPCLK、ＴFIおよびＴ
HDに対応する複数の入力端子ＴPD[0']からＴPD[7']まで
と入力端子ＴVD'、ＴPCLK '、Ｔ FI 'およびＴHD 'が設けら
れている。
【００３４】ＣＣＤ固体撮像装置１とデジタル信号処理
回路５２との間にＣＣＤインタフェイス５３が設けられ
ている。ＣＣＤ固体撮像装置１の出力端子ＴPD[0]から
ＴPD[ 7]までと出力端子ＴVD、ＴPCLK、ＴFIおよびＴHD
とから、それぞれ、８本の画像データ信号線ＬPD[0]か
らＬPD[7]までにより構成されるバスラインＬDB1と、タ
イミング基準信号線ＬPLCK、ＬHD、ＬVD及びＬFIとが延
びている。バスラインＬ DB1により、ＣＣＤ固体撮像装
置１からの信号がデジタル信号処理回路５２に向けて画
像データ信号が送信される。
回路５２との間にＣＣＤインタフェイス５３が設けられ
ている。ＣＣＤ固体撮像装置１の出力端子ＴPD[0]から
ＴPD[ 7]までと出力端子ＴVD、ＴPCLK、ＴFIおよびＴHD
とから、それぞれ、８本の画像データ信号線ＬPD[0]か
らＬPD[7]までにより構成されるバスラインＬDB1と、タ
イミング基準信号線ＬPLCK、ＬHD、ＬVD及びＬFIとが延
びている。バスラインＬ DB1により、ＣＣＤ固体撮像装
置１からの信号がデジタル信号処理回路５２に向けて画
像データ信号が送信される。
【００３５】メモリカード４１は、メモリカードスロッ
ト４１ａ内に収納される。メモリカードスロット４１ａ
には、メモリカード４１が有する入出力端子ＴI/O[0]か
らＴ I/O[7]までとＴ(/RE)からＴLVDまでに対応する入出
力端子が設けられている。このメモリカードスロット４
１ａに設けられた入出力端子は、そこから延びる信号線
ＬDB31及びＬDB31'メモリカードインタフェイス５４と
を介して、中央演算装置５１に設けられている入出力端
子ＴI/O[0']からＴI/O[7']までとＴ(/RE) 'からＴLVD 'ま
でがそれぞれ接続されている。
ト４１ａ内に収納される。メモリカードスロット４１ａ
には、メモリカード４１が有する入出力端子ＴI/O[0]か
らＴ I/O[7]までとＴ(/RE)からＴLVDまでに対応する入出
力端子が設けられている。このメモリカードスロット４
１ａに設けられた入出力端子は、そこから延びる信号線
ＬDB31及びＬDB31'メモリカードインタフェイス５４と
を介して、中央演算装置５１に設けられている入出力端
子ＴI/O[0']からＴI/O[7']までとＴ(/RE) 'からＴLVD 'ま
でがそれぞれ接続されている。
【００３６】メモリカード４１が有する入出力端子Ｔ
I/O[0]からＴI/O[7]までと中央演算装置５１に設けられ
ている入出力端子ＴI/O[0']からＴI/O[7']までとの間
に、８本の画像データ信号線ＬI/O[0]からＬI/O[7]まで
が形成されている。入出力端子Ｔ (/WE)からＴLVDまでと
入出力端子Ｔ(/RE) 'からＴLVD 'までとの間に、制御信号
線Ｌ(/WE)からＬLVDまでが形成されている。画像データ
信号線ＬI/O[0]からＬI/O[ 7]までにより構成されるバス
ラインＬDB31と同じくバスラインＬDB31'により、メモ
リカード４１と中央演算装置５１との間の画像データ信
号のやり取りが行われる。
I/O[0]からＴI/O[7]までと中央演算装置５１に設けられ
ている入出力端子ＴI/O[0']からＴI/O[7']までとの間
に、８本の画像データ信号線ＬI/O[0]からＬI/O[7]まで
が形成されている。入出力端子Ｔ (/WE)からＴLVDまでと
入出力端子Ｔ(/RE) 'からＴLVD 'までとの間に、制御信号
線Ｌ(/WE)からＬLVDまでが形成されている。画像データ
信号線ＬI/O[0]からＬI/O[ 7]までにより構成されるバス
ラインＬDB31と同じくバスラインＬDB31'により、メモ
リカード４１と中央演算装置５１との間の画像データ信
号のやり取りが行われる。
【００３７】上記の構成において、８本の画像データ信
号線ＬPD[0]からＬPD[7]までから選択された１本の信号
線、例えばＬPD[0]と、８本の画像データ信号線Ｌ
I/O[0]からＬI/O[7]までから選択された１本の信号線、
例えばＬI/O[0]とを１本の共通信号線ＬDBC[0]とする。
他の信号線に関しても共通化できるものは共通化する。
例えば、８本ずつの信号線のうちからそれぞれ１本ずつ
を選択してそれらを共通化すれば、計１６本の信号線が
半数になる。これら８本の共通信号線ＬDBC[0]からＬ
DBC[7]までにより、共通バスラインＬDBCが形成され
る。共通バスラインＬDBCは、ＣＣＤ固体撮像装置１及
びメモリカード４１側と、デジタルカメラ用ワンチップ
画像処理ＩＣ５０側との境界を仮想的に示す仮想境界線
７５を跨いで形成されている。仮想信号線７５に、８本
の端子７４−０から７４−７までが形成されている。
号線ＬPD[0]からＬPD[7]までから選択された１本の信号
線、例えばＬPD[0]と、８本の画像データ信号線Ｌ
I/O[0]からＬI/O[7]までから選択された１本の信号線、
例えばＬI/O[0]とを１本の共通信号線ＬDBC[0]とする。
他の信号線に関しても共通化できるものは共通化する。
例えば、８本ずつの信号線のうちからそれぞれ１本ずつ
を選択してそれらを共通化すれば、計１６本の信号線が
半数になる。これら８本の共通信号線ＬDBC[0]からＬ
DBC[7]までにより、共通バスラインＬDBCが形成され
る。共通バスラインＬDBCは、ＣＣＤ固体撮像装置１及
びメモリカード４１側と、デジタルカメラ用ワンチップ
画像処理ＩＣ５０側との境界を仮想的に示す仮想境界線
７５を跨いで形成されている。仮想信号線７５に、８本
の端子７４−０から７４−７までが形成されている。
【００３８】端子７４−０から７４−７までとＣＣＤイ
ンタフェイス５３との間に、データ信号線ＬPD[0']から
ＬPD[7']までにより構成されるバスラインＬDBC1'が延
びている。これらの信号線が、デジタル信号処理回路５
２の入力端子ＴPD[0']からＴ PD[7']までに入力される。
端子７４−０から７４−７までとメモリカードインタフ
ェイス５４との間に、データ信号線ＬI/O[0']からＬ
I/O[7']までにより構成されるバスラインＬＤＢ３１'が
延びている。これらが、中央演算処理装置５１の入出力
端子ＴI/O[0']からＴI/O[7']に入力する。
ンタフェイス５３との間に、データ信号線ＬPD[0']から
ＬPD[7']までにより構成されるバスラインＬDBC1'が延
びている。これらの信号線が、デジタル信号処理回路５
２の入力端子ＴPD[0']からＴ PD[7']までに入力される。
端子７４−０から７４−７までとメモリカードインタフ
ェイス５４との間に、データ信号線ＬI/O[0']からＬ
I/O[7']までにより構成されるバスラインＬＤＢ３１'が
延びている。これらが、中央演算処理装置５１の入出力
端子ＴI/O[0']からＴI/O[7']に入力する。
【００３９】尚、図４に示すように、ＣＣＤ固体撮像装
置１とメモリカード４１とのそれぞれ８本ずつの信号線
を全て共通化して８本の共通信号線を形成しても良い
が、その一部の信号線のみを共通化しても良い。両方の
画像データ信号ライン数が一致していない場合には、少
ない方のデータ信号線の本数だけを共通にすれば良い。
置１とメモリカード４１とのそれぞれ８本ずつの信号線
を全て共通化して８本の共通信号線を形成しても良い
が、その一部の信号線のみを共通化しても良い。両方の
画像データ信号ライン数が一致していない場合には、少
ない方のデータ信号線の本数だけを共通にすれば良い。
【００４０】図４においては、例えば、画像データ信号
線ＬPD[0]と画像データ信号線ＬI/O [0]とが共通になっ
ている。より詳細に説明すると、２入力１出力のデータ
セレクト回路７１が設けられている。データセレクト回
路７１は、ＣＣＤ固体撮像装置１から出る画像データ信
号線ＬPD[0]とメモリカード４１から出る画像データ信
号線ＬI/O[0]との２本の信号線を入力とし、１つの出力
を端子７４−０に出力する。データセレクト回路７１
は、２本の画像データ信号線ＬPD[0]と画像データ信号
線ＬI/O[0]とから送られる画像データ信号のうちの一方
のみを選択して端子７４−０に出力する。いずれの信号
線からの入力データを選択して出力するかは、データセ
レクト回路７１に別途入力されているセレクト信号によ
り決められる。
線ＬPD[0]と画像データ信号線ＬI/O [0]とが共通になっ
ている。より詳細に説明すると、２入力１出力のデータ
セレクト回路７１が設けられている。データセレクト回
路７１は、ＣＣＤ固体撮像装置１から出る画像データ信
号線ＬPD[0]とメモリカード４１から出る画像データ信
号線ＬI/O[0]との２本の信号線を入力とし、１つの出力
を端子７４−０に出力する。データセレクト回路７１
は、２本の画像データ信号線ＬPD[0]と画像データ信号
線ＬI/O[0]とから送られる画像データ信号のうちの一方
のみを選択して端子７４−０に出力する。いずれの信号
線からの入力データを選択して出力するかは、データセ
レクト回路７１に別途入力されているセレクト信号によ
り決められる。
【００４１】図５（Ａ）にデータセレクト回路７１の簡
単な構成例を示し、図５（Ｂ）にその真理表を示す。入
力端子ＡとＢとにそれぞれ信号が入力された時に、出力
信号Ｙは図５（Ｂ）に示すように、セレクト信号Ｓ１に
よりＡ又はＢのいずれかに決められる。図の回路構成で
は、セレクト信号Ｓ１がＬｏｗ（Ｌ）の時に、出力はＹ
＝Ｂとなり、セレクト信号Ｓ１がＨｉｇｈ（Ｈ）の時に
出力はＹ＝Ａとなる。２本の入力端子から入力されるデ
ータを、データセレクト回路７１により切り分けて１本
の出力端子から出力させることができる。従って、仮想
境界線７５上に設けられている端子７４の数を減少させ
ることができる。同様に８本ずつのデータ信号線につい
てそれぞれ共通化できれば、１６本必要であった端子数
を８本に減らすことができる。
単な構成例を示し、図５（Ｂ）にその真理表を示す。入
力端子ＡとＢとにそれぞれ信号が入力された時に、出力
信号Ｙは図５（Ｂ）に示すように、セレクト信号Ｓ１に
よりＡ又はＢのいずれかに決められる。図の回路構成で
は、セレクト信号Ｓ１がＬｏｗ（Ｌ）の時に、出力はＹ
＝Ｂとなり、セレクト信号Ｓ１がＨｉｇｈ（Ｈ）の時に
出力はＹ＝Ａとなる。２本の入力端子から入力されるデ
ータを、データセレクト回路７１により切り分けて１本
の出力端子から出力させることができる。従って、仮想
境界線７５上に設けられている端子７４の数を減少させ
ることができる。同様に８本ずつのデータ信号線につい
てそれぞれ共通化できれば、１６本必要であった端子数
を８本に減らすことができる。
【００４２】図４に示す端子７４−０から７４−７まで
からデジタルカメラ用ワンチップ画像処理ＩＣ５０にデ
ータを振り分ける際には、共通化されたデータ信号線Ｌ
DBCを、信号線ＬPD[0']からＬPD[7']までとＣＣＤイン
タフェイス部５３と信号線Ｌ DB33とを介してＣＣＤ信号
処理回路５２に向かうルートと、信号線ＬI/O[0']から
ＬI/O[7']までとメモリカードインタフェイス部５４と
信号線ＬDB21とを介して中央演算処理装置５１に向かう
ルートとに分岐させれば良い。
からデジタルカメラ用ワンチップ画像処理ＩＣ５０にデ
ータを振り分ける際には、共通化されたデータ信号線Ｌ
DBCを、信号線ＬPD[0']からＬPD[7']までとＣＣＤイン
タフェイス部５３と信号線Ｌ DB33とを介してＣＣＤ信号
処理回路５２に向かうルートと、信号線ＬI/O[0']から
ＬI/O[7']までとメモリカードインタフェイス部５４と
信号線ＬDB21とを介して中央演算処理装置５１に向かう
ルートとに分岐させれば良い。
【００４３】共通バスラインＬDBCを通る画像データ信
号を、ＣＣＤインタフェイス５３を介してＣＣＤ用信号
処理回路５２に出力させるか、或いは、メモリカードイ
ンタフェイス５４を介して中央演算処理装置５１に出力
させるかを選択する際にも、図５に示すデータセレクト
回路（実際にはデータセレクト回路７１の入出力端子の
入力と出力とを反対にした回路）７３を用いれば良い。
号を、ＣＣＤインタフェイス５３を介してＣＣＤ用信号
処理回路５２に出力させるか、或いは、メモリカードイ
ンタフェイス５４を介して中央演算処理装置５１に出力
させるかを選択する際にも、図５に示すデータセレクト
回路（実際にはデータセレクト回路７１の入出力端子の
入力と出力とを反対にした回路）７３を用いれば良い。
【００４４】データセレクト回路７３は、１本の入力端
子と、２本の出力端子と制御信号端子とを有している。
制御信号端子から入力される制御信号Ｓ２がＬｏｗの場
合には、入力端子Ｙからの信号が出力端子Ｂから出力さ
れる。制御信号Ｓ２がＨｉｇｈの場合には、入力端子Ｙ
からの信号が出力端子Ａから出力される。従って、制御
信号Ｓ２により、共通バスラインＬDBCを通る画像デー
タ信号を、ＣＣＤ信号処理回路５２又は中央演算処理装
置５１のいずれに送るかを選択することができる。
子と、２本の出力端子と制御信号端子とを有している。
制御信号端子から入力される制御信号Ｓ２がＬｏｗの場
合には、入力端子Ｙからの信号が出力端子Ｂから出力さ
れる。制御信号Ｓ２がＨｉｇｈの場合には、入力端子Ｙ
からの信号が出力端子Ａから出力される。従って、制御
信号Ｓ２により、共通バスラインＬDBCを通る画像デー
タ信号を、ＣＣＤ信号処理回路５２又は中央演算処理装
置５１のいずれに送るかを選択することができる。
【００４５】尚、制御信号Ｓ２はセレクト信号Ｓ１と共
通端子にすることができる。また、セレクト信号Ｓ１と
制御信号Ｓ２とは、例えば１６本の信号線を８本の端子
にまとめる際には、それぞれ８ビット分のデータセレク
ト回路について共通化することができる。
通端子にすることができる。また、セレクト信号Ｓ１と
制御信号Ｓ２とは、例えば１６本の信号線を８本の端子
にまとめる際には、それぞれ８ビット分のデータセレク
ト回路について共通化することができる。
【００４６】尚、上記実施の形態においては、ＣＣＤ固
体撮像装置１からの画像データ出力端子とメモリカード
４１からの画像データ入出力端子とを共通にするための
信号線の分岐手段及び信号線の合流手段として、図５に
示すデータセレクト回路７１を用いたが、他の分岐・合
流手段を用いても良い。例えば、ＣＣＤ固体撮像装置１
からの画像データ信号線ＬPD[1]と、メモリカード４１
からの画像データ信号線ＬI/O[1]とを、１本の共通信号
線に共通化する場合に、２本の画像データ信号線Ｌ
PD[1]とＬI/O[1]とが交わる節点を形成し、この節点か
ら１本の信号線を延ばすようにする。加えて、ＣＣＤ固
体撮像装置１の出力に、例えばトライステートの出力バ
ッファを取り付ける。トライステートの出力バッファを
用いると、出力を"０"又は"１"の状態にする以外に、ハ
イ・インピーダンス状態にすることができる。ＣＣＤ固
体撮像装置１の出力端子をハイ・インピーダンス状態に
すれば、メモリカード４１の入出力端子とデジタルカメ
ラ用ワンチップ画像処理ＩＣ５０との間でのみデータの
やりとりをさせることができる。
体撮像装置１からの画像データ出力端子とメモリカード
４１からの画像データ入出力端子とを共通にするための
信号線の分岐手段及び信号線の合流手段として、図５に
示すデータセレクト回路７１を用いたが、他の分岐・合
流手段を用いても良い。例えば、ＣＣＤ固体撮像装置１
からの画像データ信号線ＬPD[1]と、メモリカード４１
からの画像データ信号線ＬI/O[1]とを、１本の共通信号
線に共通化する場合に、２本の画像データ信号線Ｌ
PD[1]とＬI/O[1]とが交わる節点を形成し、この節点か
ら１本の信号線を延ばすようにする。加えて、ＣＣＤ固
体撮像装置１の出力に、例えばトライステートの出力バ
ッファを取り付ける。トライステートの出力バッファを
用いると、出力を"０"又は"１"の状態にする以外に、ハ
イ・インピーダンス状態にすることができる。ＣＣＤ固
体撮像装置１の出力端子をハイ・インピーダンス状態に
すれば、メモリカード４１の入出力端子とデジタルカメ
ラ用ワンチップ画像処理ＩＣ５０との間でのみデータの
やりとりをさせることができる。
【００４７】尚、メモリカード４１は、ＣＰＵからのコ
マンドに従って動作する。ＣＣＤ固体撮像装置１からデ
ータが転送されている間はメモリカード４１が動作しな
いように設定すれば、ＣＣＤ固体撮像装置１からデジタ
ルカメラ用ワンチップ画像処理ＩＣ５０のみに向けてデ
ータを送ることができる。
マンドに従って動作する。ＣＣＤ固体撮像装置１からデ
ータが転送されている間はメモリカード４１が動作しな
いように設定すれば、ＣＣＤ固体撮像装置１からデジタ
ルカメラ用ワンチップ画像処理ＩＣ５０のみに向けてデ
ータを送ることができる。
【００４８】図４及び図５を参照して、本実施の形態に
よるデジタル画像データ処理装置Ｂの動作について説明
する。
よるデジタル画像データ処理装置Ｂの動作について説明
する。
【００４９】まず、デジタルスチルカメラのシャッタボ
タンを押すと、ＣＣＤ固体撮像装置１中の光電変換素子
内に信号電荷が蓄積される。この蓄積された信号電荷を
垂直電荷転送チャネル内に読み出し、水平電荷転送チャ
ネルを介して出力アンプに出力させる。出力アンプに出
力されたアナログ画像データは、Ａ／Ｄ変換器によりデ
ジタル画像データに変換される。デジタル画像データ
は、デジタル画像データ用のバスラインＬDB1を通り、
例えば８ビットのデータセレクト回路７１に入力され
る。ここで、セレクト信号Ｓ１をＨｉｇｈにしておけ
ば、ＣＣＤ固体撮像装置１からのデジタル画像データ信
号のみが、８本の信号線からなる共通データバスライン
ＬDBCに入る。共通データバスラインＬDBC中のデジタル
画像データ信号は、制御信号Ｓ２としてＳ１と共通の信
号（この場合にはＨｉｇｈ）が入力されているデータセ
レクト回路７３により、ＣＣＤインタフェイス部５３を
介してＣＣＤ用信号処理回路５２に向けて出力される。
タンを押すと、ＣＣＤ固体撮像装置１中の光電変換素子
内に信号電荷が蓄積される。この蓄積された信号電荷を
垂直電荷転送チャネル内に読み出し、水平電荷転送チャ
ネルを介して出力アンプに出力させる。出力アンプに出
力されたアナログ画像データは、Ａ／Ｄ変換器によりデ
ジタル画像データに変換される。デジタル画像データ
は、デジタル画像データ用のバスラインＬDB1を通り、
例えば８ビットのデータセレクト回路７１に入力され
る。ここで、セレクト信号Ｓ１をＨｉｇｈにしておけ
ば、ＣＣＤ固体撮像装置１からのデジタル画像データ信
号のみが、８本の信号線からなる共通データバスライン
ＬDBCに入る。共通データバスラインＬDBC中のデジタル
画像データ信号は、制御信号Ｓ２としてＳ１と共通の信
号（この場合にはＨｉｇｈ）が入力されているデータセ
レクト回路７３により、ＣＣＤインタフェイス部５３を
介してＣＣＤ用信号処理回路５２に向けて出力される。
【００５０】メモリカードインタフェイス５４を介して
メモリカード４１と中央演算処理装置５１との間の双方
向データ通信を行う際には、セレクト信号Ｓ１と制御信
号Ｓ２との両方をＬｏｗにすれば良い。
メモリカード４１と中央演算処理装置５１との間の双方
向データ通信を行う際には、セレクト信号Ｓ１と制御信
号Ｓ２との両方をＬｏｗにすれば良い。
【００５１】以上のように、本発明の実施の形態による
撮像装置では、デジタルカメラ用ワンチップ画像処理Ｉ
Ｃ５０の１つの端子７４を介して、ＣＣＤ固体撮像装置
１からの第１の画像データ信号とメモリカード４１から
の第２の画像データ信号との２種類の信号のいずれかを
選択して入力する。この端子７４を介して、デジタルカ
メラ用ワンチップ画像処理ＩＣ５０内において、第１の
画像データ信号をＣＣＤ用信号処理回路５２に向けて、
第２の画像データ信号を中央演算処理装置５１に向けて
出力する。
撮像装置では、デジタルカメラ用ワンチップ画像処理Ｉ
Ｃ５０の１つの端子７４を介して、ＣＣＤ固体撮像装置
１からの第１の画像データ信号とメモリカード４１から
の第２の画像データ信号との２種類の信号のいずれかを
選択して入力する。この端子７４を介して、デジタルカ
メラ用ワンチップ画像処理ＩＣ５０内において、第１の
画像データ信号をＣＣＤ用信号処理回路５２に向けて、
第２の画像データ信号を中央演算処理装置５１に向けて
出力する。
【００５２】従って、画像データの転送に関与するデジ
タルカメラ用ワンチップ画像処理ＩＣ５０の端子数を低
減することができる。
タルカメラ用ワンチップ画像処理ＩＣ５０の端子数を低
減することができる。
【００５３】以上説明したように、本実施の形態による
デジタル画像データ処理装置を用いると、デジタルカメ
ラ用ワンチップ画像処理装置の端子数を少なくすること
ができる。従って、デジタルカメラ用ワンチップ画像処
理ＩＣ及びそれを備えた撮像装置の製造コストを削減す
ることができる。また、デジタルカメラ用ワンチップ画
像処理ＩＣ用のパッケージを小さくすることができる。
デジタル画像データ処理装置を用いると、デジタルカメ
ラ用ワンチップ画像処理装置の端子数を少なくすること
ができる。従って、デジタルカメラ用ワンチップ画像処
理ＩＣ及びそれを備えた撮像装置の製造コストを削減す
ることができる。また、デジタルカメラ用ワンチップ画
像処理ＩＣ用のパッケージを小さくすることができる。
【００５４】以上実施の形態に沿って本発明を説明した
が、本発明はこれらに制限されるものではない。例え
ば、種々の変更、改良、組み合わせ等が可能なことは当
業者に自明であろう。
が、本発明はこれらに制限されるものではない。例え
ば、種々の変更、改良、組み合わせ等が可能なことは当
業者に自明であろう。
【００５５】例えば、本実施の形態によるワンチップ画
像処理ＩＣは、デジタルスチルカメラに用いるのに適す
るものとして説明したが、パーソナルコンピュータ（Ｐ
Ｃ）内に組み込まれている画像処理用のＩＣとして用い
ることもできる。また、ＰＣなどに画像を表示するため
のプロジェクタ（マルチメディアプロジェクタ）内の画
像処理用のＩＣとして用いることも可能である。
像処理ＩＣは、デジタルスチルカメラに用いるのに適す
るものとして説明したが、パーソナルコンピュータ（Ｐ
Ｃ）内に組み込まれている画像処理用のＩＣとして用い
ることもできる。また、ＰＣなどに画像を表示するため
のプロジェクタ（マルチメディアプロジェクタ）内の画
像処理用のＩＣとして用いることも可能である。
【００５６】また、固体撮像装置としてはＣＣＤ固体撮
像装置を例にして説明したが、ＣＭＯＳ型固体撮像装置
用のワンチップ画像処理ＩＣに適用することも可能であ
る。
像装置を例にして説明したが、ＣＭＯＳ型固体撮像装置
用のワンチップ画像処理ＩＣに適用することも可能であ
る。
【００５７】
【発明の効果】本発明によれば、デジタルスチルカメラ
向けのワンチップ画像信号処理ＩＣの端子数を削減する
ことができる。従って、ＩＣ全体としてのコストダウン
を実現することができる。
向けのワンチップ画像信号処理ＩＣの端子数を削減する
ことができる。従って、ＩＣ全体としてのコストダウン
を実現することができる。
【図１】 ＣＣＤ固体撮像装置の概略構造を示す平面図
である。
である。
【図２】 メモリカード（スマートメディア）の外部端
子を中心とした概略構造を示す平面図である。
子を中心とした概略構造を示す平面図である。
【図３】 本発明の一実施の形態によるワンチップ画像
信号処理ＩＣを含むデジタル画像データ処理装置の機能
ブロック図である。
信号処理ＩＣを含むデジタル画像データ処理装置の機能
ブロック図である。
【図４】 本発明の一実施の形態によるデジタル画像デ
ータ処理装置のうち、ＣＣＤ固体撮像装置及びメモリカ
ードと、ワンチップ画像信号処理ＩＣ中に含まれるＣＣ
Ｄインタフェイス及びメモリカードインタフェイスとの
接続関係を示す回路図である。
ータ処理装置のうち、ＣＣＤ固体撮像装置及びメモリカ
ードと、ワンチップ画像信号処理ＩＣ中に含まれるＣＣ
Ｄインタフェイス及びメモリカードインタフェイスとの
接続関係を示す回路図である。
【図５】 本発明の一実施の形態によるデジタル画像デ
ータ処理装置のうち、ＣＣＤ固体撮像装置及びメモリカ
ードと、ワンチップ画像信号処理ＩＣ中に含まれるＣＣ
Ｄインタフェイス及びメモリカードインタフェイスとの
間を接続するデータバスラインに設けられるデータセレ
クト回路の回路図（図５（Ａ））とその真理表（図５
（Ｂ））である。
ータ処理装置のうち、ＣＣＤ固体撮像装置及びメモリカ
ードと、ワンチップ画像信号処理ＩＣ中に含まれるＣＣ
Ｄインタフェイス及びメモリカードインタフェイスとの
間を接続するデータバスラインに設けられるデータセレ
クト回路の回路図（図５（Ａ））とその真理表（図５
（Ｂ））である。
【図６】 ワンチップ画像信号処理ＩＣを含む一般的な
デジタル画像データ処理装置の機能ブロック図である。
デジタル画像データ処理装置の機能ブロック図である。
１ ＣＣＤ固体撮像装置 ２ ２次元平面 ３ 画素部 ５ 垂直駆動部 ７ 水平駆動部 １１ 信号出力部 １５ タイミングパルス信号発生器 ２１ 光電変換素子 ２３ 垂直電荷転送電極 ２５ 垂直電荷転送チャネル ２７ 水平電荷転送チャネル ２８ 水平電荷転送電極 ３１ 出力アンプ ３３ Ａ／Ｄ変換器 ４１ メモリカード（スマートメディア） ５０ デジタルカメラ用ワンチップ画像処理ＩＣ ５１ 中央演算処理装置（ＣＰＵ） ５２ ＣＣＤ用デジタル信号処理装置（ＤＳＰ） ５３ ＣＣＤインタフェイス ５４ メモリカードインタフェイス ６１ 外部記憶装置（ＳＤＲＡＭ） ５４ ＳＤＲＡＭインタフェイス ６３ 液晶表示装置（ＬＣＤ） ５５ ディスプレイ・インタフェイス ６５ パーソナルコンピュータ（ＰＣ） ５６ ＵＳＢ用インタフェイス ６７ ユーザインタフェイス Ｂ デジタルデータ処理装置（デジタルスチルカメラ） ＬDB データバス信号線 ＬDB1 第１のバスライン（信号線） ＬDB2 第２のバスライン（信号線） ＬDBC 共通バスライン（信号線） ＬPD 画像データ信号線 ＬI/O 画像データ信号線 ７１、７３ データセレクト回路 Ｓ１ セレクト信号 Ｓ２ 制御信号
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 4M118 AA10 AB01 BA10 DB06 DB08 FA06 FA50 5C022 AA00 AC69 5F038 CD05 DF01 DF05 DF20 EZ20
Claims (5)
- 【請求項１】 複数の第１の入力端子と複数の第１の入
出力端子とを有する画像処理回路と、 複数の端子であって、それぞれが撮像装置からの画像デ
ータ信号の１つおよびメモリカードからの画像データ信
号の１つを受けることができる複数の端子と、 前記複数の端子と前記第１の入力端子との間をそれぞれ
接続し、前記複数の端子から供給される画像データ信号
を前記画像処理回路に供給する複数本の第１の信号線
と、 前記複数の端子と前記第１の入出力端子との間をそれぞ
れ接続し、前記複数の端子と前記メモリカードとの間の
画像データ信号のやりとりを行う複数本の第２の信号線
と、 前記複数の端子と、前記第１の信号線及び前記第２の信
号線との間のいずれか一方と、の間の画像データのやり
とりのみを許容するよう選択できる第１のセレクト回路
とを１チップ上に集積化したデジタル画像データ処理装
置。 - 【請求項２】 前記画像処理回路は、前記第１の入力端
子を有し、前記撮像装置からの画像データ信号の信号処
理を行うデジタル信号処理回路と、前記第１の入出力端
子を有するとともに、前記デジタル信号処理回路とも接
続され、種々の演算処理を行う中央演算処理装置とを有
している請求項１に記載のデジタルデータ処理装置。 - 【請求項３】 さらに、前記複数本の第１の信号線の途
中に設けられ、前記撮像装置から前記デジタル信号処理
回路へ送られる画像データ信号の中継を行う第１のイン
タフェイス回路と、 前記複数本の第２の信号線の途中に設けられ、前記中央
演算処理装置と前記メモリカードとの間でやり取りされ
る画像データ信号の中継を行う第２のインタフェイス回
路とを有している請求項１又は２に記載のデジタル画像
データ処理装置。 - 【請求項４】 複数の第１の入力端子と複数の第１の入
出力端子とを有する画像処理回路と、 複数の端子であって、それぞれが撮像装置からの画像デ
ータ信号の１つおよびメモリカードからの画像データ信
号の１つを受けることができる複数の端子と、 前記複数の端子と前記第１の入力端子との間をそれぞれ
接続し、前記複数の端子から供給される画像データ信号
を前記画像処理回路に供給する複数本の第１の信号線
と、 前記複数の端子と前記第１の入出力端子との間をそれぞ
れ接続し、前記複数の端子と前記メモリカードとの間の
画像データ信号のやりとりを行う複数本の第２の信号線
と、 前記複数の端子と、前記第１の信号線及び前記第２の信
号線との間のいずれか一方と、の間の画像データのやり
とりのみを許容するよう選択できる第１のセレクト回路
とを１チップ上に集積化したデジタル画像データ処理装
置と；画像データ信号を生成し、該画像データ信号を出
力するための複数本の第１の出力端子を備えた撮像素子
と、 前記メモリカードを装着するためのメモリカードスロッ
トであって、画像データを入出力するための複数本の第
２の入出力端子を備えたメモリカードスロットと、 前記複数の端子と前記第１の出力端子との間をそれぞれ
接続し、前記複数の端子に画像データ信号を供給する複
数本の第３の信号線と、 前記複数の端子と前記第２の入出力端子との間をそれぞ
れ接続し、前記複数の端子と前記メモリカードとの間の
画像データ信号のやりとりを行う複数本の第４の信号線
と、 前記複数の端子と、前記第３の信号線及び前記第４の信
号線との間のいずれか一方と、の間の画像データのやり
とりのみを許容するよう選択できる第２のセレクト回路
とを備えた撮像装置。 - 【請求項５】 さらに、前記第１の信号線と第３の信号
線、及び、前記第２の信号線と前記第４の信号線のいず
れか一方のみが接続される別の端子を有する請求項４に
記載の撮像装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001125266A JP2002320134A (ja) | 2001-04-24 | 2001-04-24 | デジタル画像データ処理装置及びそれを備えた撮像装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001125266A JP2002320134A (ja) | 2001-04-24 | 2001-04-24 | デジタル画像データ処理装置及びそれを備えた撮像装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002320134A true JP2002320134A (ja) | 2002-10-31 |
Family
ID=18974514
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001125266A Withdrawn JP2002320134A (ja) | 2001-04-24 | 2001-04-24 | デジタル画像データ処理装置及びそれを備えた撮像装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002320134A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007317236A (ja) * | 2007-08-27 | 2007-12-06 | Renesas Technology Corp | 不揮発性記憶装置 |
| JP2020519967A (ja) * | 2017-05-19 | 2020-07-02 | ドンウン アナテック カンパニー リミテッド | カメラモジュール用アクチュエータ移動感知素子とそれらを含むカメラモジュール用フレキシブル回路基板 |
-
2001
- 2001-04-24 JP JP2001125266A patent/JP2002320134A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007317236A (ja) * | 2007-08-27 | 2007-12-06 | Renesas Technology Corp | 不揮発性記憶装置 |
| JP2020519967A (ja) * | 2017-05-19 | 2020-07-02 | ドンウン アナテック カンパニー リミテッド | カメラモジュール用アクチュエータ移動感知素子とそれらを含むカメラモジュール用フレキシブル回路基板 |
| US11178331B2 (en) | 2017-05-19 | 2021-11-16 | Dongwoon Anatech Co., Ltd. | Camera module actuator movement sensing element and camera module flexible circuit board including same |
| JP7084945B2 (ja) | 2017-05-19 | 2022-06-15 | ドンウン アナテック カンパニー リミテッド | カメラモジュール用アクチュエータ移動感知素子とそれらを含むカメラモジュール用フレキシブル回路基板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107077304B (zh) | 数据转换设备、芯片、方法、装置及影像系统 | |
| US8537242B2 (en) | Host interface for imaging arrays | |
| US9621830B2 (en) | Image sensor, image capturing apparatus, and cellular phone | |
| TW201631466A (zh) | 影像訊號處理器以及包括其之裝置 | |
| KR100663380B1 (ko) | 촬상 장치 및 영상 신호 생성 방법 | |
| US20110193988A1 (en) | Semiconductor device and semiconductor integrated circuit | |
| US7502063B2 (en) | Camera with scalable resolution | |
| KR20170049191A (ko) | 이미지 처리 장치 및 이미지 처리 방법 | |
| JP4298358B2 (ja) | 画像処理システム | |
| JP2005006061A (ja) | 画像処理装置 | |
| JP2002320134A (ja) | デジタル画像データ処理装置及びそれを備えた撮像装置 | |
| US7675545B2 (en) | Camera module having image processing procedure and method for integrating the same with host | |
| US20130169758A1 (en) | Three-dimensional image generating device | |
| KR101782334B1 (ko) | 촬상 소자, 촬상장치 및 휴대전화기 | |
| US20180091762A1 (en) | Electronic apparatus, reproduction device, reproduction method, recording medium, and recording method | |
| JP6752640B2 (ja) | 撮像装置 | |
| JP2002176611A (ja) | 画像処理装置 | |
| KR20100125744A (ko) | 카메라부, 영상표시부 및 다중 포트 메모리를 갖는 멀티미디어 정보기기 | |
| JP4425365B2 (ja) | 画像入力装置における信号処理回路 | |
| KR100658588B1 (ko) | 메모리 공유 시스템 및 그 방법 | |
| US10750077B1 (en) | Camera system with multiple camera | |
| US11711595B2 (en) | Imaging apparatus, image data processing method of imaging apparatus, and program | |
| JP2009033438A (ja) | 撮像装置 | |
| JP4219939B2 (ja) | 画像入力装置における信号処理回路 | |
| JP2019020924A (ja) | 画像処理装置、画像処理方法及び撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20080701 |