JP2002319802A - Laminated dielectric filter - Google Patents
Laminated dielectric filterInfo
- Publication number
- JP2002319802A JP2002319802A JP2001123176A JP2001123176A JP2002319802A JP 2002319802 A JP2002319802 A JP 2002319802A JP 2001123176 A JP2001123176 A JP 2001123176A JP 2001123176 A JP2001123176 A JP 2001123176A JP 2002319802 A JP2002319802 A JP 2002319802A
- Authority
- JP
- Japan
- Prior art keywords
- input
- laminated
- ground electrode
- output terminal
- dielectric filter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Control Of Motors That Do Not Use Commutators (AREA)
Abstract
Description
【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION
【0001】[0001]
【発明の属する技術分野】本発明は、高周波回路に好適
な積層型誘電体フィルタに関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a laminated dielectric filter suitable for a high-frequency circuit.
【0002】[0002]
【従来の技術】従来の積層型誘電体フィルタについて図
15及び図16を参照して説明する。図15は従来の積
層型誘電体フィルタの外観斜視図、図16はグランド電
極の形成層で切断した積層型フィルタの断面図である。2. Description of the Related Art A conventional laminated dielectric filter will be described with reference to FIGS. FIG. 15 is an external perspective view of a conventional laminated dielectric filter, and FIG. 16 is a cross-sectional view of the laminated filter cut along a ground electrode forming layer.
【0003】図15に示すように、従来の積層型誘電体
フィルタ10は、誘電体と導体とを積層してなる積層体
11と、積層体11の両端部に付設した一対の入出力端
子12と、積層体11の外面に形成したグランド端子1
3とを備えている。As shown in FIG. 15, a conventional laminated dielectric filter 10 includes a laminated body 11 formed by laminating a dielectric and a conductor, and a pair of input / output terminals 12 attached to both ends of the laminated body 11. And a ground terminal 1 formed on the outer surface of the laminate 11
3 is provided.
【0004】入出力端子12は、積層体11の積層方向
に平行な両端面11aの中央部において積層方向に直交
する上下面11bの端部に亘り線状に形成されている。
グランド端子13は、積層体11の積層方向に平行な側
面11cの全面から端面11a及び上下面11bの端部
に亘り形成されている。The input / output terminals 12 are formed linearly at the center of both end faces 11a parallel to the stacking direction of the stacked body 11 and at the ends of upper and lower surfaces 11b orthogonal to the stacking direction.
The ground terminal 13 is formed from the entire surface of the side surface 11c parallel to the stacking direction of the stacked body 11 to the end surface 11a and the end of the upper and lower surfaces 11b.
【0005】積層体11は、共振素子やグランド電極1
4などの導体と誘電体とを積層してなる。ここで、グラ
ンド電極14は積層体11の上下面11bの近傍の層に
配置されている。また、共振素子は、誘電体を介して一
対のグランド電極14に挟まるように積層体11の中層
に配置されている。The laminated body 11 includes a resonance element and a ground electrode 1.
4 and a dielectric. Here, the ground electrode 14 is disposed in a layer near the upper and lower surfaces 11 b of the multilayer body 11. Further, the resonance element is disposed in the middle layer of the multilayer body 11 so as to be sandwiched between the pair of ground electrodes 14 via the dielectric.
【0006】図16に示すように、グランド電極14は
グランド端子13と接続している。また、グランド電極
14は、入出力端子12の形成面と対向する辺が内側に
引き込んだ形状をしている。[0006] As shown in FIG. 16, the ground electrode 14 is connected to the ground terminal 13. Further, the ground electrode 14 has a shape in which a side facing the surface on which the input / output terminal 12 is formed is drawn inward.
【0007】この積層型誘電体フィルタ10の製造方法
について説明する。まず、共振素子やグランド電極など
を形成するための導電性ペーストをグリーンシートに印
刷する。次に、このグリーンシートを所定順序で積層・
圧着してシート積層体を得る。次に、このシート積層体
を単位部品大に裁断して積層チップを得る。次に、この
積層チップを所定温度で焼成して前記積層体10を得
る。次に、入出力端子12及びグランド端子13を形成
するための導電性ペーストを積層体10の外面に塗布す
る。次に、この積層体10を焼成することにより積層型
誘電体フィルタ10を得る。A method for manufacturing the laminated dielectric filter 10 will be described. First, a conductive paste for forming a resonance element, a ground electrode, and the like is printed on a green sheet. Next, the green sheets are laminated in a predetermined order.
Crimping is performed to obtain a sheet laminate. Next, the sheet laminate is cut into unit parts to obtain a laminated chip. Next, the laminated chip is fired at a predetermined temperature to obtain the laminated body 10. Next, a conductive paste for forming the input / output terminals 12 and the ground terminals 13 is applied to the outer surface of the laminate 10. Next, the laminated body 10 is fired to obtain the laminated dielectric filter 10.
【0008】[0008]
【発明が解決しようとする課題】しかし、従来の積層型
誘電体フィルタ10では周波数特定など各種特性を安定
させることが困難であった。その要因の一つとして、入
出力端子12用の導電性ペーストの塗布精度が挙げられ
る。以下に導電性ペーストの塗布精度と周波数特性の安
定性の関係について説明する。However, it is difficult for the conventional laminated dielectric filter 10 to stabilize various characteristics such as frequency specification. One of the factors is the application accuracy of the conductive paste for the input / output terminals 12. The relationship between the application accuracy of the conductive paste and the stability of the frequency characteristics will be described below.
【0009】一般的に、入出力端子12用の導電性ペー
ストの塗布には転写法などが用いられる。転写法では、
まず、シリコンゴムなどの弾性体の表面に溝を設け、該
溝に導電性ペーストを充填する。そして、該弾性体に積
層体11の側面11aを押し当てることにより導電性ペ
ーストを付着させる。このような塗布方法では、図15
に示すように、積層体11の側面11aだけでなく隣接
する上下面11bにまで導電性ペーストが回り込んで付
着する。ここで、この回り込みの長さの精度は、積層体
の導電性ペーストへの浸漬距離、弾性体への押圧力、導
電性ペーストの粘度、弾性体の硬度などに影響されるた
め、この精度の向上には限界がある。Generally, a transfer method or the like is used for applying the conductive paste for the input / output terminals 12. In the transfer method,
First, a groove is provided on the surface of an elastic body such as silicon rubber, and the groove is filled with a conductive paste. Then, the conductive paste is attached by pressing the side surface 11a of the laminate 11 against the elastic body. In such a coating method, FIG.
As shown in FIG. 7, the conductive paste wraps around and adheres to not only the side surface 11a of the laminate 11 but also the adjacent upper and lower surfaces 11b. Here, the accuracy of the wraparound length is affected by the immersion distance of the laminate in the conductive paste, the pressing force on the elastic body, the viscosity of the conductive paste, the hardness of the elastic body, and the like. There are limits to improvement.
【0010】一方、図16に示すように、入出力端子1
2の回り込み部12aは誘電体を介してグランド電極1
4と対向する。このため、回り込み部12aとグランド
電極14との間には浮遊容量が形成される。この浮遊容
量の値は回り込み部12aの回り込み長さに依存する。
しかし、前述したように、回り込み部12aの回り込み
長さは高精度で制御することが困難である。このため、
個々の積層型誘電体フィルタ10は浮遊容量の値が安定
しない。一方、この浮遊容量の変動は、積層型誘電体フ
ィルタ10の各種特性に大きな影響を与える。特に高周
波領域において浮遊容量が各種特性に与える影響が大き
い。On the other hand, as shown in FIG.
2 is connected to the ground electrode 1 via a dielectric.
4. Therefore, a stray capacitance is formed between the wraparound portion 12a and the ground electrode 14. The value of the stray capacitance depends on the wraparound length of the wraparound portion 12a.
However, as described above, it is difficult to control the wraparound length of the wraparound portion 12a with high accuracy. For this reason,
The value of the stray capacitance of each laminated dielectric filter 10 is not stable. On the other hand, the fluctuation of the stray capacitance greatly affects various characteristics of the laminated dielectric filter 10. In particular, the stray capacitance greatly affects various characteristics in a high frequency region.
【0011】本発明は、上記事情に鑑みてなされたもの
であり、その目的とするところは、特性のばらつきが少
ない積層型誘電体フィルタを提供することにある。SUMMARY OF THE INVENTION The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a laminated dielectric filter having less variation in characteristics.
【0012】[0012]
【課題を解決するための手段】上記目的を達成するため
に、請求項1では、誘電体と導体とを積層した積層体
と、該積層体の外面に形成された入出力端子及びグラン
ド端子とを備えた積層型誘電体フィルタにおいて、前記
入出力端子は、前記積層体の積層方向に対して平行な一
の外面に形成された主部と該外面から隣接し且つ積層方
向に対して直交する他の外面に回り込んだ回り込み部と
を備え、前記積層体は、前記入出力端子の回り込み部と
誘電体層を介して重ならないように形成され且つ前記グ
ランド端子と接続したグランド電極と、前記入出力端子
と接続し且つグランド電極との間に生じる容量が前記入
出力端子の回り込み部とグランド電極との間に生じる容
量よりも十分に大きくなる容量形成電極とを備えたこと
を特徴とするものを提案する。In order to achieve the above object, according to the present invention, a laminated body in which a dielectric and a conductor are laminated, an input / output terminal and a ground terminal formed on the outer surface of the laminated body are provided. Wherein the input / output terminal is adjacent to the main portion formed on one outer surface parallel to the laminating direction of the laminate and is orthogonal to the laminating direction. A wraparound part wrapped around another outer surface, wherein the laminate is formed so as not to overlap with the wraparound part of the input / output terminal via a dielectric layer, and a ground electrode connected to the ground terminal; A capacitance forming electrode connected to the input / output terminal and having a capacitance generated between the wraparound portion of the input / output terminal and the ground electrode, which is sufficiently larger than a capacitance generated between the wraparound portion of the input / output terminal and the ground electrode. Things To draft.
【0013】本発明によれば、入出力端子とグランド電
極間の浮遊容量は、容量形成電極とグランド電極の間に
生じる容量と、入出力端子の回り込み部とグランド電極
との間に生じる容量とが並列に接続されてなる合成容量
になる。ここで、容量形成電極とグランド電極の間に生
じる容量は、入出力端子の回り込み部とグランド電極と
の間に生じる容量よりも十分に大きい。したがって、入
出力端子の回り込み部とグランド電極との間に生じる容
量が変動しても、入出力端子とグランド電極間の浮遊容
量の変動は無視できるほど小さくなる。一方、入出力端
子とグランド電極間の浮遊容量の変動は、容量形成電極
とグランド電極間の容量の変動に影響を受けることにな
る。この容量は、容量形成電極の形状、グランド電極と
の距離などにより決定される。そして、容量形成電極の
形状、グランド電極との距離などについては、入出力端
子の回り込み部の長さよりも高精度で制御が可能であ
る。一般的には、前者の精度と後者の精度は1桁以上の
オーダーの開きがある。したがって、本発明に係る積層
型誘電体フィルタでは、浮遊容量の値を高精度に制御で
きるので、特性のばらつきを抑えることができる。According to the present invention, the stray capacitance between the input / output terminal and the ground electrode is the capacitance generated between the capacitance forming electrode and the ground electrode, and the capacitance generated between the wraparound portion of the input / output terminal and the ground electrode. Is a combined capacitance connected in parallel. Here, the capacitance generated between the capacitance forming electrode and the ground electrode is sufficiently larger than the capacitance generated between the wraparound portion of the input / output terminal and the ground electrode. Therefore, even if the capacitance generated between the wraparound portion of the input / output terminal and the ground electrode fluctuates, the fluctuation of the stray capacitance between the input / output terminal and the ground electrode becomes negligibly small. On the other hand, the fluctuation of the stray capacitance between the input / output terminal and the ground electrode is affected by the fluctuation of the capacitance between the capacitance forming electrode and the ground electrode. This capacitance is determined by the shape of the capacitance forming electrode, the distance from the ground electrode, and the like. The shape of the capacitance forming electrode, the distance to the ground electrode, and the like can be controlled with higher precision than the length of the wraparound portion of the input / output terminal. Generally, the accuracy of the former and the accuracy of the latter have an order of magnitude of one digit or more. Therefore, in the laminated dielectric filter according to the present invention, the value of the stray capacitance can be controlled with high accuracy, and thus, variation in characteristics can be suppressed.
【0014】本実施の形態の好適な態様の一例として、
請求項2では、請求項1記載の積層型誘電体フィルタに
おいて、前記容量形成電極とグランド電極との間に生じ
る容量は、前記入出力端子の回り込み部とグランド電極
との間に生じる容量の2倍以上であることを特徴とする
ものを提案する。また、請求項3では、請求項1又は2
何れか1項記載の積層型誘電体フィルタにおいて、前記
容量形成電極はグランド電極と同層に形成されているこ
とを特徴とするものを提案する。さらに、請求項4で
は、請求項1乃至3何れか1項記載の積層型誘電体にお
いて、前記入出力端子の回り込み部は誘電体層を介して
前記容量形成電極の一部と重なり合うことを特徴とする
ものを提案する。As an example of a preferred mode of the present embodiment,
According to a second aspect, in the multilayer dielectric filter according to the first aspect, the capacitance generated between the capacitance forming electrode and the ground electrode is two times the capacitance generated between the wraparound portion of the input / output terminal and the ground electrode. We propose something that is more than double. In claim 3, claim 1 or 2
2. The multilayer dielectric filter according to claim 1, wherein the capacitance forming electrode is formed in the same layer as a ground electrode. According to a fourth aspect of the present invention, in the laminated dielectric according to any one of the first to third aspects, the wraparound portion of the input / output terminal overlaps a part of the capacitance forming electrode via a dielectric layer. I suggest something.
【0015】また、請求項5では、誘電体と導体とを積
層した積層体と、該積層体の外面に形成された入出力端
子及びグランド端子とを備えた積層型誘電体フィルタに
おいて、前記入出力端子は、前記積層体の積層方向に対
して平行な一の外面に形成された主部と該外面から隣接
し且つ積層方向に対して直交する他の外面に回り込んだ
回り込み部とを備え、前記積層体は、前記入出力端子の
回り込み部と誘電体層を介して重ならないように形成さ
れ且つ前記グランド端子と接続したグランド電極とを備
え、前記回り込み部の長さは、前記入出力端子の主部と
該主部に対向するグランド電極の辺との距離の50%以
下であることを特徴とするものを提案する。According to a fifth aspect of the present invention, there is provided a laminated dielectric filter comprising a laminate in which a dielectric and a conductor are laminated, and an input / output terminal and a ground terminal formed on an outer surface of the laminate. The output terminal includes a main portion formed on one outer surface parallel to the laminating direction of the laminate and a wraparound portion adjacent to the outer surface and wrapping around to another outer surface orthogonal to the laminating direction. The laminate includes a wraparound portion of the input / output terminal and a ground electrode formed so as not to overlap with a dielectric layer interposed therebetween, and a ground electrode connected to the ground terminal. It is proposed that the distance between the main part of the terminal and the side of the ground electrode facing the main part be 50% or less.
【0016】本発明によれば、グランド端子の回り込み
部とグランド電極との間に生じる容量を軽減することが
できる。したがって、グランド端子の形成精度に拘わら
ず、特性のばらつきを抑えることができる。According to the present invention, the capacitance generated between the wraparound portion of the ground terminal and the ground electrode can be reduced. Therefore, it is possible to suppress variations in characteristics regardless of the formation accuracy of the ground terminal.
【0017】さらに、請求項6では、請求項5記載の積
層型誘電体フィルタにおいて、実装時に実装先と対向す
る外面に前記回り込み部と一体に形成された特性測定用
端子を備えたことを特徴とするものを提案する。According to a sixth aspect of the present invention, there is provided the multilayer dielectric filter according to the fifth aspect, further comprising a characteristic measuring terminal formed integrally with the wraparound portion on an outer surface facing the mounting destination during mounting. I suggest something.
【0018】前述の請求項5記載の積層型誘電体フィル
タでは、入出力端子の回り込み部の面積が従来のものと
比較して小さなものとなる。この回り込み部は実装の際
には特に必要とはしないが、特性を測定する際には必要
となる。本発明では、回り込み部と一体に形成された特
性測定用端子を備えているので、特性測定を容易に行う
ことができる。In the laminated dielectric filter according to the fifth aspect, the area of the wraparound portion of the input / output terminal is smaller than that of the conventional one. This wraparound portion is not particularly required for mounting, but is required for measuring characteristics. According to the present invention, since the characteristic measuring terminal formed integrally with the wraparound portion is provided, characteristic measurement can be easily performed.
【0019】本発明の好適な態様の一例として、請求項
7では、請求項6記載の積層型誘電体フィルタにおい
て、前記特性測定用端子の幅は入出力端子の幅よりも狭
いことを特徴とするものを提案する。また、請求項8で
は、請求項6又は7何れか1項記載の積層型誘電体フィ
ルタにおいて、前記特性測定用端子は前記グランド電極
と誘電体層を介して重ならないように形成されているこ
とを特徴とするものを提案する。According to a seventh aspect of the present invention, in the laminated dielectric filter according to the sixth aspect, the width of the characteristic measuring terminal is smaller than the width of the input / output terminal. Suggest what to do. According to claim 8, in the multilayer dielectric filter according to any one of claims 6 and 7, the characteristic measurement terminal is formed so as not to overlap with the ground electrode via a dielectric layer. We propose the one that features.
【0020】[0020]
【発明の実施の形態】(第1の実施の形態)本発明の一
実施の形態に係る積層型誘電体フィルタについて図1〜
図5を参照して説明する。図1は積層型誘電体フィルタ
の外観斜視図、図2は積層型誘電体フィルタの積層構造
を説明する図、図3は積層型誘電体フィルタの図2にお
けるA−A’線断面図、図4は積層型誘電体フィルタの
図2におけるB−B’線断面図、図5はグランド電極の
形成層で切断した積層型フィルタの断面図、図6は積層
型誘電体フィルタの等価回路図、図7は積層型誘電体フ
ィルタの図4におけるC部の拡大断面図である。(First Embodiment) A laminated dielectric filter according to an embodiment of the present invention is shown in FIGS.
This will be described with reference to FIG. 1 is an external perspective view of a multilayer dielectric filter, FIG. 2 is a diagram illustrating a multilayer structure of the multilayer dielectric filter, and FIG. 3 is a cross-sectional view of the multilayer dielectric filter taken along line AA ′ in FIG. 4 is a cross-sectional view of the multilayer dielectric filter taken along line BB 'in FIG. 2, FIG. 5 is a cross-sectional view of the multilayer filter cut by a ground electrode forming layer, FIG. 6 is an equivalent circuit diagram of the multilayer dielectric filter, FIG. 7 is an enlarged sectional view of a portion C in FIG. 4 of the laminated dielectric filter.
【0021】図1に示すように、この積層型誘電体フィ
ルタ100は、誘電体と導体を積層してなる積層体10
1と、積層体101の両端部に付設した一対の入出力端
子102と、積層体101の外面に形成したグランド端
子103とを備えている。As shown in FIG. 1, this laminated dielectric filter 100 is composed of a laminated body 10 formed by laminating a dielectric and a conductor.
1, a pair of input / output terminals 102 attached to both ends of the multilayer body 101, and a ground terminal 103 formed on the outer surface of the multilayer body 101.
【0022】入出力端子102は、積層体101の積層
方向に平行な両端面101aの中央部において積層方向
に延びる主部102aと、該端面101aから積層方向
に直交する上下面101bの端部に回り込んで形成され
た回り込み部102bとを備えている。The input / output terminal 102 has a main portion 102a extending in the laminating direction at the center of both end surfaces 101a parallel to the laminating direction of the laminated body 101, and an upper and lower surface 101b perpendicular to the laminating direction from the end surface 101a. And a wraparound portion 102b formed by wraparound.
【0023】グランド端子103は、積層体101の積
層方向に平行な側面101cの全面から端面101a及
び上下面101bの端部に亘り形成されている。すなわ
ち、グランド端子103は、積層体101の積層方向に
平行な側面101cの全面に形成された主部103a
と、該側面101cから端面101a及び上下面101
bの端部に回り込んで形成された回り込み部103bと
からなる。The ground terminal 103 is formed from the entire side surface 101c parallel to the laminating direction of the laminated body 101 to the end surface 101a and the ends of the upper and lower surfaces 101b. That is, the ground terminal 103 is formed on the main portion 103a formed on the entire surface of the side surface 101c parallel to the stacking direction of the stacked body 101.
And the end face 101a and the upper and lower faces 101 from the side face 101c.
and a wraparound portion 103b formed so as to wrap around the end of b.
【0024】図2乃至図4に示すように、積層体101
は、導体が形成されていない誘電体層110と所定パタ
ーンの導体を形成した複数の誘電体層111〜119を
積層した一体構造となっている。各誘電体層110〜1
19は、例えばBaTiO3系の誘電性を有するセラミ
ック焼結体からなる。As shown in FIG. 2 to FIG.
Has an integrated structure in which a dielectric layer 110 on which no conductor is formed and a plurality of dielectric layers 111 to 119 on which conductors of a predetermined pattern are formed are laminated. Each dielectric layer 110-1
Reference numeral 19 is made of, for example, a BaTiO 3 -based ceramic sintered body having a dielectric property.
【0025】誘電体層111には、第1のグランド電極
121が形成されている。第1のグランド電極121
は、誘電体層111の長辺側に露出しており、グランド
端子103の主部103aと接続している。また、第1
のグランド電極121は、誘電体層111の短辺側の端
部には形成されていない。これは、第1には、誘電体層
111の全面に第1のグランド電極121を形成する
と、誘電体層111と誘電体層110との接着強度が低
下するためである。また、第2には、グランド端子10
3と入出力端子102との短絡を防止するためである。The first ground electrode 121 is formed on the dielectric layer 111. First ground electrode 121
Are exposed on the long side of the dielectric layer 111 and are connected to the main portion 103a of the ground terminal 103. Also, the first
The ground electrode 121 is not formed at the end on the short side of the dielectric layer 111. First, when the first ground electrode 121 is formed on the entire surface of the dielectric layer 111, the bonding strength between the dielectric layer 111 and the dielectric layer 110 is reduced. Second, the ground terminal 10
3 to prevent a short circuit between the input / output terminal 3 and the input / output terminal 102.
【0026】また、第1のグランド電極121は、入出
力端子102と対向する辺の中央部が誘電体層111の
中心方向に向かって引き込んだ形状となっている。これ
により、第1のグランド電極121は、図5に示すよう
に、誘電体層110を介して入出力端子102の回り込
み部102bとは重ならない。The first ground electrode 121 has a shape in which the center of the side facing the input / output terminal 102 is drawn toward the center of the dielectric layer 111. Thus, the first ground electrode 121 does not overlap with the wraparound portion 102b of the input / output terminal 102 via the dielectric layer 110 as shown in FIG.
【0027】さらに、誘電体層111には、入出力端子
102の主部102aと接続する容量形成電極122及
び123が形成されている。この容量形成電極122及
び123は、前述した第1のグランド電極121の引き
込み部に配置されている。これにより、容量形成電極1
22,123と第1のグランド電極121の間には所定
の容量が形成される。また、容量形成電極122及び1
23は、図5に示すように、その一部が誘電体層110
を介して入出力端子102の回り込み部102bと重な
るように形成されている。Further, on the dielectric layer 111, capacitance forming electrodes 122 and 123 connected to the main portion 102a of the input / output terminal 102 are formed. These capacitance forming electrodes 122 and 123 are arranged in the lead-in portion of the first ground electrode 121 described above. Thereby, the capacitance forming electrode 1
A predetermined capacitance is formed between the first and second ground electrodes 121 and 123. Further, the capacitance forming electrodes 122 and 1
23, as shown in FIG.
Are formed so as to overlap with the wraparound portion 102b of the input / output terminal 102 through the.
【0028】誘電体層112には、互いに平行に形成さ
れた矩形の波長短縮用電極124,125,126が形
成されている。この波長短縮用電極124〜126は、
誘電体層112の短手方向に延びている。すなわち、各
波長短縮用電極124〜126は、前記一対の入出力端
子102を結ぶ方向と直交する方向に延びている。波長
短縮用電極124〜126の一方の端部は、誘電体層1
12の一方の長辺に露出し、前記グランド端子103の
主部103aに接続している。この波長短縮用電極12
4〜126は、誘電体層112を介して後述する第1共
振素子片127〜129と重なるように配置されてい
る。これにより、波長短縮用電極124〜126と第1
共振素子片127〜129とが容量結合するので、共振
素子の波長短縮効果が得られる。On the dielectric layer 112, rectangular wavelength shortening electrodes 124, 125 and 126 formed in parallel with each other are formed. The wavelength shortening electrodes 124 to 126 are
The dielectric layer 112 extends in the short direction. That is, each of the wavelength shortening electrodes 124 to 126 extends in a direction orthogonal to a direction connecting the pair of input / output terminals 102. One end of each of the wavelength shortening electrodes 124 to 126 is connected to the dielectric layer 1.
12, and is connected to the main portion 103a of the ground terminal 103. This wavelength shortening electrode 12
4 to 126 are disposed so as to overlap with first resonance element pieces 127 to 129 described later via the dielectric layer 112. Thus, the wavelength shortening electrodes 124 to 126 and the first
Since the resonance element pieces 127 to 129 are capacitively coupled, an effect of shortening the wavelength of the resonance element can be obtained.
【0029】誘電体層113には、矩形の第1共振素子
片127,128,129が形成されている。この第1
共振素子片127〜129は、前記一対の入出力端子1
02を結ぶ方向と直交する方向に延びている。また、第
1共振素子片127〜129は、誘電体層113におい
て、前記波長短縮用電極124〜126が形成されてい
る側に配置されている。さらに、第1共振素子片127
〜129は、誘電体層113を介して後述する第2共振
素子片134〜136と重なるように配置されている。
さらに、第1共振素子片127〜129の一方の端部に
はビアホール152(図3参照)が形成されている。第
1共振素子片127〜129は、このビアホール152
(図3参照)を介して第2共振素子片134〜136及
び第3共振素子片143〜145と接続している。On the dielectric layer 113, rectangular first resonance element pieces 127, 128, and 129 are formed. This first
The resonance element pieces 127 to 129 are connected to the pair of input / output terminals 1.
02 extends in a direction perpendicular to the direction connecting the two. The first resonance element pieces 127 to 129 are arranged on the dielectric layer 113 on the side where the wavelength shortening electrodes 124 to 126 are formed. Further, the first resonance element piece 127
To 129 are disposed so as to overlap with second resonance element pieces 134 to 136 described later via the dielectric layer 113.
Further, via holes 152 (see FIG. 3) are formed at one ends of the first resonance element pieces 127 to 129. The first resonance element pieces 127 to 129 are
They are connected to the second resonance element pieces 134 to 136 and the third resonance element pieces 143 to 145 via (see FIG. 3).
【0030】誘電体層114には、結合用電極130が
形成されている。結合用電極130は、誘電体層114
のほぼ中央付近において誘電体層114の長手方向に延
びて形成されている。結合用電極130は、両端部に形
成された矩形の結合部130aと、両結合部130aを
結び該結合部130aよりも幅の狭い接続線部130b
からなる。結合用電極130の一方の結合部130a
は、第1共振素子片127及び第2共振素子片134の
中央部付近と誘電体層113及び114を挟んで重なる
位置に配置されている。結合用電極130の他方の結合
部130aは、第1共振素子片128及び第2共振素子
片135の中央部付近と誘電体層113及び114を挟
んで重なると位置に配置されている。また、誘電体層1
14には、誘電体層113のビアホール152(図3参
照)と接続するランド131〜133が形成されてい
る。各ランド131〜133の形成位置には前記ビアホ
ール152(図3参照)が形成されている。The coupling electrode 130 is formed on the dielectric layer 114. The coupling electrode 130 is formed on the dielectric layer 114.
Is formed so as to extend in the longitudinal direction of the dielectric layer 114 substantially in the vicinity of the center. The coupling electrode 130 has a rectangular coupling portion 130a formed at both ends and a connecting line portion 130b which connects the coupling portions 130a and has a width smaller than the coupling portion 130a.
Consists of One coupling portion 130a of the coupling electrode 130
Are arranged at positions overlapping the vicinity of the center of the first resonance element piece 127 and the second resonance element piece 134 with the dielectric layers 113 and 114 interposed therebetween. The other coupling portion 130a of the coupling electrode 130 is disposed at a position where the vicinity of the center of the first resonance element piece 128 and the second resonance element piece 135 overlaps with the dielectric layers 113 and 114 therebetween. Also, the dielectric layer 1
14, lands 131 to 133 connected to via holes 152 (see FIG. 3) of the dielectric layer 113 are formed. The via holes 152 (see FIG. 3) are formed at the positions where the lands 131 to 133 are formed.
【0031】誘電体層115には、ストリップライン型
の第2共振素子片134,135,136が互いに平行
となるように形成されている。各第2共振素子片135
〜136は、前記一対の入出力端子102を結ぶ方向と
直交する方向に延びている。各第2共振素子片134〜
136の一端側は、前記波長短縮用電極124〜126
が接続していない側のグランド端子103の主部103
aに接続している。各第2共振素子片134〜136の
他端側は、前記波長短縮用電極124〜126が接続し
ている側のグランド端子103と所定の距離をおいて対
向している。各第2共振素子片134〜136の開放端
側には前記ビアホール152(図3参照)が形成されて
いる。On the dielectric layer 115, strip line type second resonance element pieces 134, 135, and 136 are formed so as to be parallel to each other. Each second resonance element piece 135
136 extend in a direction orthogonal to the direction connecting the pair of input / output terminals 102. Each of the second resonance element pieces 134 to
One end of 136 is connected to the wavelength shortening electrodes 124 to 126.
Of the ground terminal 103 on the side where is not connected
a. The other end of each of the second resonance element pieces 134 to 136 is opposed to the ground terminal 103 to which the wavelength shortening electrodes 124 to 126 are connected at a predetermined distance. The via holes 152 (see FIG. 3) are formed at the open ends of the second resonance element pieces 134 to 136.
【0032】3つの第2共振素子134〜136のうち
入出力側の第2共振素子片134及び136には、前記
入出力端子102の主部102aと接続する入出力電極
137及び138が接続されている。入出力電極137
及び138は、それぞれ誘電体層115の端部に配置さ
れた入出力部137a,138aと、該入出力部137
a,138aと第2共振素子片134,136を接続す
る接続線部137b,138bとからなる。接続線部1
37b,138bは、蛇行した線状に形成されており、
中央部よりやや開放端側の位置で第2共振素子片13
4,136と接続している。なお、接続線部137b,
138bと第2共振素子片134,136との接続位置
は、設計目標となるフィルタ特性に応じて、適宜、開放
端側又は短絡端側に移動させてもよい。The input / output electrodes 137 and 138 connected to the main part 102a of the input / output terminal 102 are connected to the input / output side second resonance element pieces 134 and 136 of the three second resonance elements 134 to 136. ing. Input / output electrode 137
And 138, input / output units 137a, 138a arranged at the ends of the dielectric layer 115, and the input / output units 137
a, 138a and connection lines 137b, 138b connecting the second resonance element pieces 134, 136. Connection line 1
37b and 138b are formed in a meandering linear shape,
The second resonance element piece 13 is located at a position slightly open from the center.
4,136. Note that the connection line portion 137b,
The connection position between the 138b and the second resonance element pieces 134 and 136 may be appropriately moved to the open end side or the short-circuit end side according to a filter characteristic to be a design target.
【0033】誘電体層116には、結合用電極139が
形成されている。結合用電極139は、誘電体層116
のほぼ中央付近において誘電体層116の長手方向に延
びて形成されている。結合用電極139は、両端部に形
成された矩形の結合部139aと、両結合部139aを
結び該結合部139aよりも幅の狭い接続線部139b
からなる。結合用電極139の一方の結合部139a
は、第2共振素子片135及び後述する第3共振素子片
144の中央部付近と誘電体層115及び116を挟ん
で重なる位置に配置されている。結合用電極139の他
方の結合部139aは、第2共振素子片136及び後述
する第3共振素子片145の中央部付近と誘電体層11
5及び116を挟んで重なると位置に配置されている。
また、誘電体層116には、誘電体層115のビアホー
ル152(図3参照)と接続するランド140〜142
が形成されている。各ランド140〜142の形成位置
にはビアホール152(図3参照)が形成されている。The coupling electrode 139 is formed on the dielectric layer 116. The coupling electrode 139 is formed on the dielectric layer 116.
Is formed so as to extend in the longitudinal direction of the dielectric layer 116 substantially in the vicinity of the center. The coupling electrode 139 includes a rectangular coupling portion 139a formed at both ends and a connecting line portion 139b which connects the coupling portions 139a and has a width smaller than the coupling portion 139a.
Consists of One coupling portion 139a of the coupling electrode 139
Are arranged at positions overlapping the vicinity of the center of the second resonance element piece 135 and a third resonance element piece 144 described later with the dielectric layers 115 and 116 interposed therebetween. The other coupling portion 139a of the coupling electrode 139 is located near the center of the second resonance element piece 136 and a third resonance element piece 145, which will be described later, and the dielectric layer 11.
5 and 116 are disposed at positions overlapping each other.
In the dielectric layer 116, lands 140 to 142 connected to the via holes 152 (see FIG. 3) of the dielectric layer 115 are provided.
Are formed. Via holes 152 (see FIG. 3) are formed at the positions where the lands 140 to 142 are formed.
【0034】誘電体層117には、矩形の第3共振素子
片143〜145が形成されている。この第3共振素子
片143〜145は、形状及び配置は前記第1共振素子
片127〜129と同様である。第3共振素子片143
〜145の一方の端部は、誘電体層116のビアホール
152(図3参照)と接続している。これにより、第1
共振素子片127〜129,第2共振素子片134〜1
36,第3共振素子片143〜145の端部が接続され
る。On the dielectric layer 117, rectangular third resonance element pieces 143 to 145 are formed. The shape and arrangement of the third resonance element pieces 143 to 145 are the same as those of the first resonance element pieces 127 to 129. Third resonance element piece 143
145 are connected to via holes 152 of the dielectric layer 116 (see FIG. 3). Thereby, the first
Resonance element pieces 127 to 129, second resonance element pieces 134 to 1
36, the ends of the third resonance element pieces 143 to 145 are connected.
【0035】誘電体層118には、互いに平行に形成さ
れた矩形の波長短縮用電極146〜148が形成されて
いる。各波長短縮用電極146〜146の形状及び配置
は前記波長短縮用電極124〜126と同様である。On the dielectric layer 118, rectangular wavelength shortening electrodes 146 to 148 formed in parallel with each other are formed. The shape and arrangement of the wavelength shortening electrodes 146 to 146 are the same as those of the wavelength shortening electrodes 124 to 126.
【0036】誘電体層119には、第2のグランド電極
149並びに容量形成電極150及び151が形成され
ている。第2のグランド電極149は、前記第1のグラ
ンド電極121と同一の形状を有する。また、容量形成
電極150及び151の形状及び配置については、誘電
体層111に形成された容量形成電極122及び123
と同様である。On the dielectric layer 119, a second ground electrode 149 and capacitance forming electrodes 150 and 151 are formed. The second ground electrode 149 has the same shape as the first ground electrode 121. Further, regarding the shape and arrangement of the capacitance forming electrodes 150 and 151, the capacitance forming electrodes 122 and 123 formed on the dielectric layer 111 are formed.
Is the same as
【0037】図6に積層型誘電体フィルタ100の等価
回路を示す。図において、インダクタ161及び162
は、それぞれ入出力電極137,138の接続線部13
7b,138bによるインダクタ成分である。FIG. 6 shows an equivalent circuit of the laminated dielectric filter 100. In the figure, inductors 161 and 162
Are the connection lines 13 of the input / output electrodes 137 and 138, respectively.
7b and 138b.
【0038】キャパシタ163は、波長短縮用電極12
4と第1共振素子片127との間に生じるキャパシタ成
分である。キャパシタ164は、波長短縮用電極146
と第1共振素子片143との間に生じるキャパシタ成分
である。キャパシタ165は、波長短縮用電極125と
第1共振素子片128との間に生じるキャパシタ成分で
ある。キャパシタ166は、波長短縮用電極147と第
1共振素子片144との間に生じるキャパシタ成分であ
る。キャパシタ167は、波長短縮用電極126と第1
共振素子片129との間に生じるキャパシタ成分であ
る。キャパシタ168は、波長短縮用電極148と第1
共振素子片145との間に生じるキャパシタ成分であ
る。The capacitor 163 is connected to the wavelength shortening electrode 12.
4 and a capacitor component generated between the first resonance element piece 127. The capacitor 164 is connected to the wavelength shortening electrode 146.
And the first resonance element piece 143. The capacitor 165 is a capacitor component generated between the wavelength shortening electrode 125 and the first resonance element piece 128. The capacitor 166 is a capacitor component generated between the wavelength shortening electrode 147 and the first resonance element piece 144. The capacitor 167 is connected to the wavelength shortening electrode 126 and the first
This is a capacitor component generated between the resonance element piece 129 and the resonance element piece 129. The capacitor 168 is connected to the wavelength shortening electrode 148 and the first
This is a capacitor component generated between the resonance element piece 145 and the resonance element piece 145.
【0039】キャパシタ169は、第1共振素子片12
7及び第2共振素子片134と結合用電極130の一方
の結合部130aとの間に生じるキャパシタ成分であ
る。インダクタ170は、結合用電極130の接続線部
130bにより生じるインダクタ成分である。キャパシ
タ171は、第1共振素子片128及び第2共振素子片
135と結合用電極130の他方の結合部130aとの
間に生じるキャパシタ成分である。The capacitor 169 is connected to the first resonance element piece 12.
7 and a capacitor component generated between the second resonance element piece 134 and one coupling portion 130 a of the coupling electrode 130. The inductor 170 is an inductor component generated by the connection line portion 130b of the coupling electrode 130. The capacitor 171 is a capacitor component generated between the first resonance element piece 128 and the second resonance element piece 135 and the other coupling part 130 a of the coupling electrode 130.
【0040】キャパシタ172は、第2共振素子片13
5及び第3共振素子片144と結合用電極139の一方
の結合部139aとの間に生じるキャパシタ成分であ
る。インダクタ173は、結合用電極139の接続線部
139bにより生じるインダクタ成分である。キャパシ
タ174は、第2共振素子片136及び第3共振素子片
145と結合用電極139の他方の結合部139aとの
間に生じるキャパシタ成分である。The capacitor 172 is connected to the second resonance element piece 13.
This is a capacitor component generated between the fifth and third resonance element pieces 144 and one coupling portion 139 a of the coupling electrode 139. The inductor 173 is an inductor component generated by the connection line portion 139b of the coupling electrode 139. The capacitor 174 is a capacitor component generated between the second resonance element piece 136 and the third resonance element piece 145 and the other coupling portion 139 a of the coupling electrode 139.
【0041】キャパシタ175は、一方の入出力端子1
02の回り込み部102bと第1のグランド電極121
及び第2のグランド電極149との間に生じるキャパシ
タ成分である。キャパシタ176は、容量形成電極12
2及び150と第1のグランド電極121及び第2のグ
ランド電極149との間に生じるキャパシタ成分であ
る。キャパシタ177は、他方の入出力端子102の回
り込み部102bと第1のグランド電極121及び第2
のグランド電極149との間に生じるキャパシタ成分で
ある。キャパシタ178は、容量形成電極123及び1
51と第1のグランド電極121及び第2のグランド電
極149との間に生じるキャパシタ成分である。The capacitor 175 is connected to one input / output terminal 1
02 and the first ground electrode 121
And the second ground electrode 149. The capacitor 176 is connected to the capacitance forming electrode 12.
2 and 150, and a capacitor component generated between the first ground electrode 121 and the second ground electrode 149. The capacitor 177 is provided between the wraparound portion 102b of the other input / output terminal 102, the first ground electrode 121, and the second
Capacitor component generated between the ground electrode 149 and the ground electrode 149. The capacitor 178 includes the capacitance forming electrodes 123 and 1
This is a capacitor component generated between the first ground electrode 121 and the first ground electrode 121 and the second ground electrode 149.
【0042】ここで、キャパシタ176は、キャパシタ
175の変動に対して該キャパシタ175とキャパシタ
176の合成容量の変動を無視できる程度に、キャパシ
タ175と比較して十分に大きい値となっている(図7
参照)。同様に、キャパシタ178は、キャパシタ17
7の変動に対して該キャパシタ177とキャパシタ17
8の合成容量の変動を無視できる程度に、キャパシタ1
77と比較して十分に大きい値となっている。キャパシ
タ176,178は、キャパシタ175,177と比較
して2倍以上が好ましく、さらに好ましくは10倍以上
である。Here, the value of the capacitor 176 is sufficiently larger than that of the capacitor 175 such that the change in the combined capacitance of the capacitor 175 and the capacitor 176 is negligible with respect to the change in the capacitor 175 (FIG. 7
reference). Similarly, capacitor 178 is
7, the capacitors 177 and 17
8 so that the change in the combined capacitance of capacitor 8 can be ignored.
This is a sufficiently large value compared to 77. The size of the capacitors 176 and 178 is preferably twice or more, more preferably ten times or more, as compared with the capacitors 175 and 177.
【0043】また、この積層型誘電体フィルタ100で
は、この等価回路に示すように、共振素子は、各1共振
素子片127〜129と第3共振素子片143〜145
の並列回路に、第2共振素子片134〜136を直列に
接続した構成となる。Further, in this laminated dielectric filter 100, as shown in this equivalent circuit, the resonance elements are composed of one resonance element pieces 127 to 129 and third resonance element pieces 143 to 145, respectively.
The second resonance element pieces 134 to 136 are connected in series to the parallel circuit.
【0044】次に、この積層型誘電体フィルタ100の
製造方法について説明する。ここでは、多数の積層型誘
電体フィルタを同時に製造する場合について説明する。Next, a method of manufacturing the laminated dielectric filter 100 will be described. Here, a case where a number of laminated dielectric filters are manufactured simultaneously will be described.
【0045】まず、例えばBaTiO3などを主原料と
し添加物としてSiO2などを混合した誘電体セラミッ
ク材料に、有機バインダ、有機溶剤又は水を所定量混合
・撹拌してセラミックスラリーを得る。次に、このセラ
ミックスラリーをドクターブレード法等のテープ成型法
によりセラミックグリーンシートを形成する。First, a predetermined amount of an organic binder, an organic solvent or water is mixed and stirred with a dielectric ceramic material in which, for example, BaTiO 3 or the like is used as a main material and SiO 2 or the like is added as an additive to obtain a ceramic slurry. Next, the ceramic slurry is formed into a ceramic green sheet by a tape molding method such as a doctor blade method.
【0046】次に、このセラミックグリーンシートに、
必要に応じてパンチやレーザなどで穿孔した後に、スク
リーン印刷法、凹版印刷法、凸版印刷法などにより所定
形状で導電性ペーストを印刷する。ここで、導電性ペー
ストの塗布パターンは、前述した各種電極及びランドに
対応する。本実施の形態では、この印刷工程における寸
法精度は±0.05mmとなった。Next, on this ceramic green sheet,
After punching with a punch or a laser if necessary, a conductive paste is printed in a predetermined shape by a screen printing method, an intaglio printing method, a relief printing method, or the like. Here, the application pattern of the conductive paste corresponds to the various electrodes and lands described above. In the present embodiment, the dimensional accuracy in this printing step was ± 0.05 mm.
【0047】次いで、セラミックグリーンシートをプレ
ス装置を用いて積層及び圧着してシート積層体を得る。
ここで、セラミックグリーンシートの積層順序は、図2
を参照して説明した構成となるように実施する。Next, the ceramic green sheets are laminated and pressed by using a pressing device to obtain a sheet laminate.
Here, the lamination order of the ceramic green sheets is as shown in FIG.
And the configuration described with reference to FIG.
【0048】次に、シート積層体を部品単位あたりの大
きさに裁断して積層チップを得る。次に、この積層チッ
プを、所定の温度条件及び雰囲気条件で焼成して積層体
101を得る。Next, the sheet laminate is cut into a size per component unit to obtain a laminated chip. Next, the laminated chip is fired under predetermined temperature and atmosphere conditions to obtain a laminated body 101.
【0049】次に、この積層体101の外面に入出力端
子102用の導電性ペーストを転写法にて塗布する。具
体的には、まず入出力端子102の幅に対応した溝を形
成したシリコンゴムなどの弾性体を用意する。そして、
該弾性体の溝に導電性ペーストを充填させる。次いで、
積層体101の端面101aを弾性体に押し当てる。こ
の時弾性体がやや弾性変形して溝に充填された導電性ペ
ーストが端面101aに隣接する上下面101bに付着
するようにする。これにより、入出力端子102の回り
込み部102bが形成される。本実施の形態では、この
塗布工程における回り込み部102bの寸法精度は±
0.2mmとなった。Next, a conductive paste for the input / output terminals 102 is applied to the outer surface of the laminate 101 by a transfer method. Specifically, first, an elastic body such as silicon rubber having a groove corresponding to the width of the input / output terminal 102 is prepared. And
The conductive paste is filled in the grooves of the elastic body. Then
The end face 101a of the laminated body 101 is pressed against the elastic body. At this time, the elastic paste is slightly elastically deformed so that the conductive paste filled in the groove adheres to the upper and lower surfaces 101b adjacent to the end surface 101a. Thereby, a wraparound portion 102b of the input / output terminal 102 is formed. In the present embodiment, the dimensional accuracy of the wraparound portion 102b in this coating process is ±
0.2 mm.
【0050】次に、積層体101の外面にグランド端子
103用の導電性ペーストをディップ法にて塗布する。
具体的には、まず、支持台の平面上に導電性ペーストを
所定厚みで塗布する。この導電性ペーストの厚みにより
グランド端子103の回り込み部103bの回り込み長
さが決定される。そして、積層体101の側面101c
側を平面上の導電性ペーストに浸漬させる。これによ
り、側面101cのみならず隣接する端面101a及び
上下面101bにも導電性ペーストが付着する。Next, a conductive paste for the ground terminal 103 is applied to the outer surface of the laminate 101 by a dipping method.
Specifically, first, a conductive paste is applied with a predetermined thickness on the flat surface of the support base. The wraparound length of the wraparound portion 103b of the ground terminal 103 is determined by the thickness of the conductive paste. Then, the side surface 101c of the laminate 101
The side is immersed in a conductive paste on a flat surface. As a result, the conductive paste adheres not only to the side surface 101c but also to the adjacent end surface 101a and the upper and lower surfaces 101b.
【0051】次に、積層体101を所定温度の炉に投入
することにより外面に付着した導電性ペーストを焼成さ
せる。最後に、入出力端子102及びグランド端子10
3の表面をメッキ処理して積層型誘電体フィルタ100
を得る。Next, the laminate 101 is put into a furnace at a predetermined temperature to bake the conductive paste attached to the outer surface. Finally, the input / output terminal 102 and the ground terminal 10
3 is plated to obtain a laminated dielectric filter 100
Get.
【0052】このような積層型誘電体フィルタ100で
は、図6に示したように、フィルタ回路の前段にキャパ
シタ175とキャパシタ176の並列接続された合成容
量が接続され、後段にキャパシタ177とキャパシタ1
77の並列接続された合成容量が接続された等価回路と
なる。ここで、前述したように、キャパシタ176,1
78はキャパシタ175,177と比較して十分の大き
いので、これら合成容量の精度は、専らキャパシタ17
6,178の精度にのみ影響し、キャパシタ175,1
77の変動には影響されない。In such a laminated dielectric filter 100, as shown in FIG. 6, a combined capacitor in which a capacitor 175 and a capacitor 176 are connected in parallel is connected before the filter circuit, and a capacitor 177 and a capacitor 1 are connected after the filter circuit.
An equivalent circuit is formed by connecting 77 combined capacitors connected in parallel. Here, as described above, the capacitors 176, 1
Since 78 is sufficiently larger than capacitors 175 and 177, the accuracy of these combined capacitances is exclusively
6,178 only affects the accuracy and the capacitors 175,1
77 is not affected.
【0053】そして、キャパシタ176,178は、容
量形成電極122,123,150,151並びに第1
のグランド電極121及び第2のグランド電極122の
形成精度に影響される。一方、キャパシタ175,17
7の値は、外部電極102の回り込み部102bの形成
精度に影響される。一般的に、前者の形成精度は、後者
の形成精度よりも1桁以上高い精度を有している。した
がって、この積層型誘電体フィルタ100では、フィル
タ回路の前段及び後段に接続された合成容量が安定化す
るので、特性のばらつきを抑えることができる。The capacitors 176 and 178 are connected to the capacitance forming electrodes 122, 123, 150, 151 and the first
Of the first ground electrode 121 and the second ground electrode 122. On the other hand, capacitors 175 and 17
The value of 7 is affected by the accuracy of forming the wraparound portion 102b of the external electrode 102. In general, the former has higher precision than the latter by one digit or more. Therefore, in the laminated dielectric filter 100, the combined capacitance connected before and after the filter circuit is stabilized, so that variations in characteristics can be suppressed.
【0054】以上本発明の第1の実施の形態について説
明したが本発明はこれに限定されるものではない。本発
明の範囲は特許請求の範囲によって示されており、各請
求項の意味の中に入るすべての変形例は本発明に含まれ
るものである。Although the first embodiment of the present invention has been described above, the present invention is not limited to this. The scope of the invention is indicated by the appended claims, and all modifications that fall within the meaning of each claim are included in the present invention.
【0055】例えば、本実施の形態では、容量形成電極
122,123,150,151を第1のグランド電極
121,第2のグランド電極149と同一の層に設けた
が、他の層に設けてもよい。また、複数の層に設けるよ
うにしてもよい。For example, in the present embodiment, the capacitance forming electrodes 122, 123, 150, and 151 are provided on the same layer as the first ground electrode 121 and the second ground electrode 149, but are provided on other layers. Is also good. Further, it may be provided in a plurality of layers.
【0056】また、ビアホール152による各共振素子
片の接続位置や接続個数などを、所望の特性を得るため
に適宜変更してもよい。これにより、各共振素子の特性
インピーダンスを制御できるので、所望の特性を有する
積層型誘電体フィルタを得ることができる。例えば、図
8に示すように、ビアホール152を第2共振素子の短
絡側及び中央部付近に形成してもよい。また、図9に示
すように、ビアホール152を第2共振素子の中央部付
近にのみ形成してもよい。さらに、図10に示すよう
に、波長短縮用電極を設けなくてもよい。さらに、図1
1に示すように、一の共振素子片により各共振素子を構
成してもよい。なお、図8〜図11において、上記実施
の形態と同一の要素には同一の符号を付した。Further, the connection position and the number of connection of each resonance element piece by the via hole 152 may be appropriately changed in order to obtain desired characteristics. Thereby, since the characteristic impedance of each resonance element can be controlled, a laminated dielectric filter having desired characteristics can be obtained. For example, as shown in FIG. 8, the via hole 152 may be formed on the short-circuit side and near the center of the second resonance element. Further, as shown in FIG. 9, the via hole 152 may be formed only near the center of the second resonance element. Further, as shown in FIG. 10, a wavelength shortening electrode may not be provided. Further, FIG.
As shown in FIG. 1, each resonance element may be constituted by one resonance element piece. 8 to 11, the same elements as those in the above embodiment are denoted by the same reference numerals.
【0057】さらにまた、本実施の形態では、図6の等
価回路で示したように、等価回路共振素子と入出力端子
102との接続をインダクタで接続するようにしたが、
キャパシタで接続するようにしてもよい。また、入力側
と出力側で接続回路を異なるようにしてもよい。例え
ば、入力側をキャパシタ接続とし、出力側をインダクタ
接続としてもよい。Furthermore, in the present embodiment, as shown in the equivalent circuit of FIG. 6, the connection between the equivalent circuit resonance element and the input / output terminal 102 is connected by the inductor.
You may make it connect with a capacitor. The connection circuits may be different between the input side and the output side. For example, the input side may be connected to a capacitor and the output side may be connected to an inductor.
【0058】さらにまた、本実施音形態では、グランド
端子をディップ法にて形成したが転写法など他の手法に
より形成してもよい。Further, in the present embodiment, the ground terminal is formed by the dip method, but may be formed by another method such as the transfer method.
【0059】さらにまた、本実施の形態では、積層体内
に共振回路が3段構成になるものを例示したが2段であ
っても4段以上であってもよい。Furthermore, in the present embodiment, a configuration in which the resonance circuit has a three-stage configuration in the laminated body is illustrated, but the number may be two or four or more.
【0060】(第2の実施の形態)本発明の第2の実施
形態に係る積層型誘電体フィルタについて図12〜図1
4を参照して説明する。図12は積層型誘電体フィルタ
の外観斜視図、図13は積層型誘電体フィルタの上面
図、図14は積層型誘電体フィルタの下面図である。(Second Embodiment) A laminated dielectric filter according to a second embodiment of the present invention is shown in FIGS.
This will be described with reference to FIG. FIG. 12 is an external perspective view of the multilayer dielectric filter, FIG. 13 is a top view of the multilayer dielectric filter, and FIG. 14 is a bottom view of the multilayer dielectric filter.
【0061】本実施の形態に係る積層型誘電体フィルタ
200が第1の実施形態に係る積層型誘電体フィルタ1
00と相違する点は、容量形成電極を備えていない点、
入出力端子の形状が異なる点、特性測定用端子を備えて
いる点にある。他の構成についてには第1の実施形態と
同様なので、ここでは相違点のみを説明する。The multilayer dielectric filter 200 according to the present embodiment is different from the multilayer dielectric filter 1 according to the first embodiment.
The point different from 00 is that the capacitor forming electrode is not provided,
The difference lies in that the shape of the input / output terminals is different and that the input / output terminals are provided with characteristic measurement terminals. Other configurations are the same as those of the first embodiment, and therefore, only the differences will be described here.
【0062】図12に示すように、積層型誘電体フィル
タ200は、誘電体と導体を積層してなる積層体201
と、積層体201の両端部に付設した一対の入出力端子
202と、積層体201の外面に形成したグランド端子
203とを備えている。As shown in FIG. 12, a laminated dielectric filter 200 has a laminated body 201 formed by laminating a dielectric and a conductor.
And a pair of input / output terminals 202 attached to both ends of the multilayer body 201 and a ground terminal 203 formed on the outer surface of the multilayer body 201.
【0063】入出力端子202は、積層体201の積層
方向に平行な両端面201aの中央部において積層方向
に延びる主部202aと、該端面201aから積層方向
に直交する上面201b及び下面201cの端部に回り
込んで形成された回り込み部202bとを備えている。The input / output terminal 202 has a main portion 202a extending in the laminating direction at the center of both end surfaces 201a parallel to the laminating direction of the laminate 201, and an upper surface 201b and a lower surface 201c perpendicular to the laminating direction from the end surface 201a. And a wraparound portion 202b formed around the portion.
【0064】グランド端子203は、積層体201の積
層方向に平行な側面201dの全面から端面201a並
びに上面201b及び下面201cの端部に亘り形成さ
れている。すなわち、グランド端子203は、積層体2
01の積層方向に平行な側面201dの全面に形成され
た主部203aと、該側面201dから端面201a並
びに上面201b及び下面201cの端部に回り込んで
形成された回り込み部203bとからなる。The ground terminal 203 is formed from the entire surface of the side surface 201d parallel to the laminating direction of the laminated body 201 to the end surface 201a and the ends of the upper surface 201b and the lower surface 201c. That is, the ground terminal 203 is
No. 01 includes a main portion 203a formed on the entire side surface 201d parallel to the laminating direction, and a wraparound portion 203b formed to wrap around the end surface 201a and the ends of the upper surface 201b and the lower surface 201c from the side surface 201d.
【0065】図13に示すように、積層体201の上面
201b及び下面201cに形成された回り込み部20
2bの長さL1は、積層体201内に積層されたグラン
ド電極210と入出力端子202の形成面までの距離D
よりも小さい。長さL1は、距離Dの50%以下が好ま
しく、さらに好ましくは20%以下である。なお、ここ
でグランド電極210の形状は、第1の実施形態に係る
第1のグランド電極121と同様である。As shown in FIG. 13, the wraparound portions 20 formed on the upper surface 201b and the lower surface 201c of the laminate 201 are formed.
The length L1 of 2b is a distance D between the ground electrode 210 laminated in the laminate 201 and the surface on which the input / output terminal 202 is formed.
Less than. The length L1 is preferably 50% or less of the distance D, and more preferably 20% or less. Here, the shape of the ground electrode 210 is the same as that of the first ground electrode 121 according to the first embodiment.
【0066】また、図14に示すように、積層体201
の下面201cに形成された回り込み部202bの端部
には、特性測定用端子204が該回り込み部202bと
一体となって形成されている。この特性測定用端子20
4の幅は入出力端子202の主部202aの幅よりも狭
い。また、この特性測定用端子204の長さL2は、層
体201内に積層されたグランド電極210と入出力端
子202の形成面までの距離Dよりも小さい。Further, as shown in FIG.
A characteristic measuring terminal 204 is formed integrally with the wraparound portion 202b at an end portion of the wraparound portion 202b formed on the lower surface 201c of the device. This characteristic measuring terminal 20
4 is smaller than the width of the main part 202a of the input / output terminal 202. The length L2 of the characteristic measuring terminal 204 is smaller than the distance D between the ground electrode 210 laminated in the layer body 201 and the surface on which the input / output terminal 202 is formed.
【0067】なお、本実施の形態では、積層型誘電体フ
ィルタ200を実装する際に、実装先となる回路基板等
と対向する面を下面201cと言い、該下面201cに
対して反対側の面を上面201bと言う。In this embodiment, when mounting the laminated dielectric filter 200, the surface facing the circuit board or the like on which the multilayer dielectric filter 200 is mounted is called the lower surface 201c, and the surface opposite to the lower surface 201c. Is referred to as an upper surface 201b.
【0068】このような積層型誘電体フィルタ200に
よれば、入出力端子202の回り込み部202bとグラ
ンド電極210との間に生じる浮遊容量を小さく抑える
ことができるので、入出力端子202の形成精度に拘わ
らず、特性のばらつきが小さなものとなる。また、特性
測定用端子204を備えているので、入出力端子202
の回り込み部202bの長さが従来のものと比較して著
しく小さいにも拘わらず、製品の特性試験を容易且つ確
実に行うことができる。According to such a laminated dielectric filter 200, the stray capacitance generated between the wraparound portion 202b of the input / output terminal 202 and the ground electrode 210 can be reduced, so that the accuracy of forming the input / output terminal 202 can be reduced. Irrespective of this, variations in characteristics are small. In addition, since the terminal 204 for measuring characteristics is provided, the input / output terminal 202
Despite the fact that the length of the wraparound portion 202b is significantly smaller than that of the conventional one, the characteristic test of the product can be easily and reliably performed.
【0069】以上本発明の第2の実施の形態について説
明したが本発明はこれに限定されるものではない。本発
明の範囲は特許請求の範囲によって示されており、各請
求項の意味の中に入るすべての変形例は本発明に含まれ
るものである。したがって、第1の実施の形態において
前述したような各種変形例について、本実施の形態にお
いても同様に適用できる。Although the second embodiment of the present invention has been described above, the present invention is not limited to this. The scope of the invention is indicated by the appended claims, and all modifications that fall within the meaning of each claim are included in the present invention. Therefore, various modifications described above in the first embodiment can be similarly applied to the present embodiment.
【0070】[0070]
【発明の効果】以上詳述したように、本発明に係る積層
型誘電体フィルタによれば、入出力端子の形成に多少の
誤差が生じても、該誤差による特性のばらつきを抑える
ことができる。As described above in detail, according to the multilayer dielectric filter of the present invention, even if a slight error occurs in the formation of the input / output terminals, it is possible to suppress variations in characteristics due to the error. .
【図1】第1の実施形態に係る積層型誘電体フィルタの
外観斜視図FIG. 1 is an external perspective view of a multilayer dielectric filter according to a first embodiment.
【図2】第1の実施形態に係る積層型誘電体フィルタの
積層構造を説明する図FIG. 2 is a diagram illustrating a laminated structure of the laminated dielectric filter according to the first embodiment.
【図3】第1の実施形態に係る積層型誘電体フィルタの
図2におけるA−A’線断面図FIG. 3 is a sectional view of the multilayer dielectric filter according to the first embodiment taken along line AA ′ in FIG. 2;
【図4】第1の実施形態に係る積層型誘電体フィルタの
図2におけるB−B’線断面図FIG. 4 is a cross-sectional view of the multilayer dielectric filter according to the first embodiment taken along line BB ′ in FIG. 2;
【図5】第1の実施形態に係るグランド電極の形成層で
切断した積層型フィルタの断面図FIG. 5 is a cross-sectional view of the multilayer filter cut by a ground electrode forming layer according to the first embodiment;
【図6】第1の実施形態に係る積層型誘電体フィルタの
等価回路図FIG. 6 is an equivalent circuit diagram of the multilayer dielectric filter according to the first embodiment.
【図7】第1の実施形態に係る積層型誘電体フィルタの
図4におけるC部の拡大断面図FIG. 7 is an enlarged sectional view of a portion C in FIG. 4 of the multilayer dielectric filter according to the first embodiment;
【図8】第1の実施形態の他の例に係る積層型誘電体フ
ィルタの断面図FIG. 8 is a sectional view of a multilayer dielectric filter according to another example of the first embodiment.
【図9】第1の実施形態の他の例に係る積層型誘電体フ
ィルタの断面図FIG. 9 is a sectional view of a multilayer dielectric filter according to another example of the first embodiment.
【図10】第1の実施形態の他の例に係る積層型誘電体
フィルタの断面図FIG. 10 is a sectional view of a multilayer dielectric filter according to another example of the first embodiment.
【図11】第1の実施形態の他の例に係る積層型誘電体
フィルタの断面図FIG. 11 is a sectional view of a multilayer dielectric filter according to another example of the first embodiment.
【図12】第2の実施形態に係る積層型誘電体フィルタ
の外観斜視図FIG. 12 is an external perspective view of a multilayer dielectric filter according to a second embodiment.
【図13】第2の実施形態に係る積層型誘電体フィルタ
の上面図FIG. 13 is a top view of the multilayer dielectric filter according to the second embodiment.
【図14】第2の実施形態に係る積層型誘電体フィルタ
の下面図FIG. 14 is a bottom view of the multilayer dielectric filter according to the second embodiment.
【図15】従来の積層型誘電体フィルタの外観斜視図FIG. 15 is an external perspective view of a conventional laminated dielectric filter.
【図16】グランド電極の形成層で切断した積層型フィ
ルタの断面図FIG. 16 is a cross-sectional view of a multilayer filter cut along a formation layer of a ground electrode.
100,200…積層型誘電体フィルタ、101,20
1…積層体、102,202…入出力端子、102a,
202a…主部、102b,202b…回り込み部、1
03,203…グランド端子、121…第1のグランド
電極、122,123,150,151…容量形成電
極、124〜126,146〜148…波長短縮用電
極、127〜129…第1の共振素子片、130,13
9…結合電極、134〜136…第2の共振素子片、1
43〜146…第3の共振素子片、149…第2のグラ
ンド電極、204…特性測定用端子、210…グランド
電極100, 200: laminated dielectric filter, 101, 20
1 ... laminated body, 102, 202 ... input / output terminal, 102a,
202a ... main part, 102b, 202b ... wraparound part, 1
03, 203: ground terminal, 121: first ground electrode, 122, 123, 150, 151: capacitance forming electrode, 124 to 126, 146 to 148: wavelength shortening electrode, 127 to 129: first resonance element piece , 130, 13
9: coupling electrode, 134 to 136: second resonance element piece, 1
43 to 146: third resonance element piece, 149: second ground electrode, 204: terminal for measuring characteristics, 210: ground electrode
Claims (8)
積層体の外面に形成された入出力端子及びグランド端子
とを備えた積層型誘電体フィルタにおいて、 前記入出力端子は、前記積層体の積層方向に対して平行
な一の外面に形成された主部と該外面から隣接し且つ積
層方向に対して直交する他の外面に回り込んだ回り込み
部とを備え、 前記積層体は、前記入出力端子の回り込み部と誘電体層
を介して重ならないように形成され且つ前記グランド端
子と接続したグランド電極と、前記入出力端子と接続し
且つグランド電極との間に生じる容量が前記入出力端子
の回り込み部とグランド電極との間に生じる容量よりも
十分に大きくなる容量形成電極とを備えたことを特徴と
する積層型誘電体フィルタ。1. A laminated dielectric filter comprising: a laminated body in which a dielectric and a conductor are laminated; and an input / output terminal and a ground terminal formed on an outer surface of the laminated body. The laminate includes a main portion formed on one outer surface parallel to the laminating direction of the laminate and a wraparound portion adjacent to the outer surface and wrapping around to another outer surface orthogonal to the laminating direction. The ground electrode formed so as not to overlap with the wraparound portion of the input / output terminal via the dielectric layer and connected to the ground terminal, and the capacitance generated between the ground electrode connected to the input / output terminal and the ground electrode are A laminated dielectric filter comprising: a capacitance forming electrode which is sufficiently larger than a capacitance generated between a wraparound portion of a writing output terminal and a ground electrode.
に生じる容量は、前記入出力端子の回り込み部とグラン
ド電極との間に生じる容量の2倍以上であることを特徴
とする請求項1記載の積層型誘電体フィルタ。2. A capacitance generated between the capacitance forming electrode and a ground electrode is at least twice as large as a capacitance generated between a wraparound portion of the input / output terminal and a ground electrode. The laminated dielectric filter as described in the above.
に形成されていることを特徴とする請求項1又は2何れ
か1項記載の積層型誘電体フィルタ。3. The multilayer dielectric filter according to claim 1, wherein the capacitance forming electrode is formed in the same layer as a ground electrode.
を介して前記容量形成電極の一部と重なり合うことを特
徴とする請求項1乃至3何れか1項記載の積層型誘電体
フィルタ。4. The multilayer dielectric filter according to claim 1, wherein the wraparound portion of the input / output terminal overlaps a part of the capacitance forming electrode via a dielectric layer.
積層体の外面に形成された入出力端子及びグランド端子
とを備えた積層型誘電体フィルタにおいて、 前記入出力端子は、前記積層体の積層方向に対して平行
な一の外面に形成された主部と該外面から隣接し且つ積
層方向に対して直交する他の外面に回り込んだ回り込み
部とを備え、 前記積層体は、前記入出力端子の回り込み部と誘電体層
を介して重ならないように形成され且つ前記グランド端
子と接続したグランド電極とを備え、 前記回り込み部の長さは、前記入出力端子の主部と該主
部に対向するグランド電極の辺との距離の50%以下で
あることを特徴とする積層型誘電体フィルタ。5. A laminated dielectric filter comprising: a laminated body in which a dielectric and a conductor are laminated; and an input / output terminal and a ground terminal formed on an outer surface of the laminated body. The laminate includes a main portion formed on one outer surface parallel to the laminating direction of the laminate and a wraparound portion adjacent to the outer surface and wrapping around to another outer surface orthogonal to the laminating direction. And a ground electrode formed so as not to overlap with the wraparound portion of the input / output terminal via a dielectric layer and connected to the ground terminal. The length of the wraparound portion is different from that of the main portion of the input / output terminal. The laminated dielectric filter is 50% or less of the distance from the side of the ground electrode facing the main part.
り込み部と一体に形成された特性測定用端子を備えたこ
とを特徴とする請求項5記載の積層型誘電体フィルタ。6. The laminated dielectric filter according to claim 5, further comprising a characteristic measuring terminal formed integrally with the wraparound portion on an outer surface facing the mounting destination during mounting.
幅よりも狭いことを特徴とする請求項6記載の積層型誘
電体フィルタ。7. The multilayer dielectric filter according to claim 6, wherein the width of the characteristic measuring terminal is smaller than the width of the input / output terminal.
と誘電体層を介して重ならないように形成されているこ
とを特徴とする請求項6又は7何れか1項記載の積層型
誘電体フィルタ。8. The laminated dielectric filter according to claim 6, wherein the characteristic measuring terminal is formed so as not to overlap with the ground electrode via a dielectric layer. .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001123176A JP2002319802A (en) | 2001-04-20 | 2001-04-20 | Laminated dielectric filter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001123176A JP2002319802A (en) | 2001-04-20 | 2001-04-20 | Laminated dielectric filter |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2002319802A true JP2002319802A (en) | 2002-10-31 |
Family
ID=18972775
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001123176A Withdrawn JP2002319802A (en) | 2001-04-20 | 2001-04-20 | Laminated dielectric filter |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2002319802A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008069022A1 (en) * | 2006-12-08 | 2008-06-12 | Murata Manufacturing Co., Ltd. | Electronic component |
-
2001
- 2001-04-20 JP JP2001123176A patent/JP2002319802A/en not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008069022A1 (en) * | 2006-12-08 | 2008-06-12 | Murata Manufacturing Co., Ltd. | Electronic component |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4864271B2 (en) | Multilayer capacitor | |
US6727782B2 (en) | Multilayered LC composite component and method for manufacturing the same | |
US20070279836A1 (en) | Monolithic capacitor and mounting structure thereof | |
US5146191A (en) | Delay line device and a method for producing the same | |
JP4730424B2 (en) | Multilayer capacitor | |
KR100970838B1 (en) | Monolithic ceramic capacitor | |
US6165866A (en) | Manufacturing method for laminated chip electronic part | |
JP2003051729A (en) | Layered filter array | |
JPH0897070A (en) | Ceramic capacitor | |
JP4618362B2 (en) | Manufacturing method of multilayer capacitor | |
JP3264037B2 (en) | Capacitor array | |
JP2002319802A (en) | Laminated dielectric filter | |
JP5031650B2 (en) | Multilayer capacitor | |
EP1605477B1 (en) | Multilayer ceramic capacitor for three-dimensional mounting | |
JP3940561B2 (en) | Multilayer dielectric filter | |
JP2002271106A (en) | Laminated dielectric filter and its manufacturing method | |
JP4748177B2 (en) | Multilayer capacitor | |
JP2006196608A (en) | Circuit wiring board and its manufacturing method | |
JPH0897603A (en) | Laminated dielectric filter | |
JP2001345661A (en) | High frequency circuit board | |
JPH05152803A (en) | Dielectric filter | |
US11158462B2 (en) | Multilayer ceramic capacitor and multilayer ceramic capacitor mount structure | |
JPH09214204A (en) | Lamination filter | |
JP2002344138A (en) | Method for manufacturing ceramic laminate | |
JP2004296927A (en) | Wiring board for housing electronic component |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20080701 |