JP2002318779A - Device, and access method for its register - Google Patents
Device, and access method for its registerInfo
- Publication number
- JP2002318779A JP2002318779A JP2001120128A JP2001120128A JP2002318779A JP 2002318779 A JP2002318779 A JP 2002318779A JP 2001120128 A JP2001120128 A JP 2001120128A JP 2001120128 A JP2001120128 A JP 2001120128A JP 2002318779 A JP2002318779 A JP 2002318779A
- Authority
- JP
- Japan
- Prior art keywords
- register
- registers
- mapped
- initialization
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、PCIデバイス等
のデバイス装置に関し、特に、デバイス装置内の各種の
レジスタを効率よくアクセスするデバイス装置とそのレ
ジスタのアクセス方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a device such as a PCI device, and more particularly to a device for efficiently accessing various registers in the device and a method of accessing the registers.
【0002】[0002]
【従来の技術】パソコン等の情報処理装置の周辺機器で
あるデバイス装置においては、初期設定の処理を行うた
めのレジスタを、通常の運用時に使用するレジスタとは
別に備える場合がある。例えば、PCI(Peripheral C
omponent Interconnect Bus)デバイスにおいては、主
に初期設定に関わるコンフィグレーションレジスタと、
通常運用時に使用するメモリマップドIOレジスタを備
えている。2. Description of the Related Art In a device device which is a peripheral device of an information processing apparatus such as a personal computer, a register for performing initialization processing may be provided separately from a register used in a normal operation. For example, PCI (Peripheral C
omponent Interconnect Bus) device, the configuration register mainly related to the initial setting,
It has a memory-mapped IO register used during normal operation.
【0003】[0003]
【発明が解決しようとする課題】上述したように従来の
PCIデバイス等のデバイス装置では、以下に述べるよ
うな問題点があった。As described above, the conventional device such as a PCI device has the following problems.
【0004】従来では、初期設定用のレジスタと通常運
用時のレジスタとはそれぞれ別の空間に設定されてお
り、複数(2つ)の異なるアクセス手段をソフトウェア
等により実現する必要があった。Conventionally, a register for initial setting and a register for normal operation are respectively set in different spaces, and it is necessary to realize a plurality (two) of different access means by software or the like.
【0005】例えば、PCIデバイスの場合には、障害
発生時のデバッグ等の場合に、外部のPCIバスからデ
ータを採取するために初期設定用のレジスタであるコン
フィグレーションレジスタにアクセスする必要がある。For example, in the case of a PCI device, it is necessary to access a configuration register, which is a register for initial setting, in order to collect data from an external PCI bus in debugging or the like when a failure occurs.
【0006】しかし、PCIバスからの初期設定用のレ
ジスタであるコンフィグレーションレジスタへのアクセ
スは、通常の運用時に用いるメモリマップドIOレジス
タの場合と異なり、固定番地のCONFIG_ADDR
ESSレジスタやCONFIG_DATAレジスタへの
アクセスを要するため、ユニットダンプやログダンプの
プログラムでは、連続したメモリマップドIOレジスタ
の読み出し以外に別途通常と異なる特殊な手法でコンフ
ィグレーションレジスタの内容を読み出す必要があっ
た。However, access to the configuration register, which is a register for initial setting, from the PCI bus is different from the case of the memory-mapped IO register used during normal operation, and the fixed address CONFIG_ADDR is used.
Since it is necessary to access the ESS register and the CONFIG_DATA register, in the unit dump or log dump program, it is necessary to read the contents of the configuration register by a special method different from the normal method in addition to the continuous reading of the memory mapped IO register. .
【0007】また、PCIデバイスは、連続したアドレ
スに対するバーストアクセスによるPCIバスを介した
高速なデータ読み出しが特徴であるのに、初期設定のた
めのレジスタであるコンフィグレーションレジスタの読
み出しにおいては、通常運用時のためのメモリマップド
IOレジスタと異なるためにバーストアクセスができな
いという問題点があった。Further, the PCI device is characterized by high-speed data reading via a PCI bus by burst access to continuous addresses. However, when reading a configuration register which is a register for initial setting, a normal operation is performed. There is a problem that the burst access cannot be performed because it is different from the memory mapped IO register for time.
【0008】本発明の目的は、上記従来技術の欠点を解
決し、通常運用時に用いるのではない初期設定等のため
のレジスタを効率の良くアクセスし、デバイス装置の負
荷の削減と、処理の高速化を実現するデバイス装置とそ
のレジスタのアクセス方法を提供することである。An object of the present invention is to solve the above-mentioned drawbacks of the prior art, to efficiently access registers for initialization and the like which are not used during normal operation, to reduce the load on the device and to increase the processing speed. It is an object of the present invention to provide a device for realizing the generalization and a method of accessing the register.
【0009】[0009]
【課題を解決するための手段】上記目的を達成するため
本発明のデバイス装置は、情報処理装置に備えられ前記
情報処理装置の制御により動作するデバイス装置におい
て、初期設定の処理を行うためのレジスタである複数の
初期設定レジスタと、通常の運用時に使用するレジスタ
である複数の運用レジスタを備え、前記運用レジスタの
アドレス空間内に、前記初期設定レジスタのアドレス空
間を規定し、前記運用レジスタのアドレス空間内に規定
された前記初期設定レジスタのアドレスを指定して、前
記初期設定レジスタに対しアクセスすることを特徴とす
る。According to a first aspect of the present invention, there is provided a device device provided in an information processing apparatus and operating under the control of the information processing apparatus. A plurality of initial setting registers, and a plurality of operating registers which are registers used during normal operation, and within the address space of the operating register, the address space of the initial setting register is defined, and the address of the operating register is defined. An address of the initialization register specified in a space is designated to access the initialization register.
【0010】これにより、本発明のデバイス装置は、通
常の運用時に用いるレジスタの読み出しと同じ手法によ
る初期設定用のレジスタへのアクセスを実現する。As a result, the device of the present invention realizes access to the register for the initial setting in the same manner as the reading of the register used during normal operation.
【0011】請求項2の本発明のデバイス装置は、前記
情報処理装置がPCIバスに接続するためのPCIデバ
イスとすることを特徴とする。[0011] According to a second aspect of the present invention, the information processing apparatus is a PCI device for connecting to a PCI bus.
【0012】請求項3の本発明のデバイス装置は、前記
初期設定レジスタを、コンフィグレーションレジスタと
し、前記運用レジスタを、メモリマップドIOレジスタ
とすることを特徴とする。According to a third aspect of the present invention, the device is characterized in that the initial setting register is a configuration register and the operation register is a memory mapped IO register.
【0013】請求項4の本発明のデバイス装置は、前記
メモリマップドIOレジスタは、アクセスするレジスタ
を選択するメモリマップドIOレジスタデータセレクタ
を備え、前記メモリマップドIOレジスタデータセレク
タは、各前記初期設定レジスタ10と接続し、前記運用
レジスタのアドレス空間内に前記初期設定レジスタのア
ドレス空間を規定し、前記初期設定レジスタ10を前記
運用レジスタのアドレス空間を介してアクセスするする
ことを特徴とする。According to a fourth aspect of the present invention, the memory-mapped IO register includes a memory-mapped IO register data selector for selecting a register to be accessed, and the memory-mapped IO register data selector includes: It is connected to the initial setting register 10, defines the address space of the initial setting register in the address space of the operation register, and accesses the initial setting register 10 via the address space of the operation register. .
【0014】請求項5の本発明のアクセス方法は、情報
処理装置に備えられ前記情報処理装置の制御により動作
するデバイス装置の、前記デバイス装置内に備えるレジ
スタのアクセス方法において、前記バイス装置は、初期
設定の処理を行うためのレジスタである複数の初期設定
レジスタと、通常の運用時に使用するレジスタである複
数の運用レジスタを備え、前記運用レジスタのアドレス
空間内に、前記初期設定レジスタのアドレス空間を規定
し、前記運用レジスタのアドレス空間内に規定された前
記初期設定レジスタのアドレスを指定して、前記初期設
定レジスタに対しアクセスすることを特徴とする。According to a fifth aspect of the present invention, there is provided a method for accessing a register provided in the device of the device which is provided in the information processing apparatus and operates under the control of the information processing apparatus. A plurality of initial setting registers, which are registers for performing initial setting processing, and a plurality of operating registers, which are registers used during normal operation, include an address space of the initial setting register in an address space of the operating register. And accessing the initial setting register by designating the address of the initial setting register specified in the address space of the operation register.
【0015】請求項6の本発明のアクセス方法は、前記
デバイス装置を、前記情報処理装置がPCIバスに接続
するためのPCIデバイスとすることを特徴とする。According to a sixth aspect of the present invention, in the access method, the device device is a PCI device for connecting the information processing device to a PCI bus.
【0016】[0016]
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して詳細に説明する。Embodiments of the present invention will be described below in detail with reference to the drawings.
【0017】本発明は、PCIデバイス等のデバイス装
置において、初期設定用の特別のレジスタのアドレス空
間を、通常の運用時において使用するレジスタのアドレ
ス空間内に新たに規定することにより、初期設定用のレ
ジスタの内容を、通常運用時のレジスタのアドレス空間
からのアクセスを実現することを特徴とする。According to the present invention, in a device device such as a PCI device, an address space of a special register for initial setting is newly defined in an address space of a register used in a normal operation, so that the initial setting is performed. The contents of the register are accessed from the address space of the register during normal operation.
【0018】以下、本発明のデバイス装置を、PCIデ
バイスによる実施例により説明する。図1は、本発明の
一実施例によるPCIデバイスの構成を示すブロック図
である。The device of the present invention will be described below with reference to an embodiment using a PCI device. FIG. 1 is a block diagram showing a configuration of a PCI device according to one embodiment of the present invention.
【0019】図1を参照すると、本実施例のPCIデバ
イス100は、初期設定用のレジスタである複数のコン
フィグレーションレジスタ10と、通常の運用時におい
て用いるレジスタである複数のメモリマップドIOレジ
スタ20を備えている。Referring to FIG. 1, a PCI device 100 according to the present embodiment includes a plurality of configuration registers 10 as registers for initial setting and a plurality of memory-mapped IO registers 20 as registers used in normal operation. It has.
【0020】そして、PCIデバイス100は、コンフ
ィグレーション空間に割り当てられた複数のコンフィグ
レーションレジスタ10に対して書き込みや読み出し等
のアクセスを行う手段と、メモリマップドIO空間に割
り当てられた複数のメモリマップドIOレジスタ20に
対する書き込みや読み出し等のアクセス行う手段を備え
る。The PCI device 100 includes means for accessing the plurality of configuration registers 10 assigned to the configuration space, such as writing and reading, and a plurality of memory maps assigned to the memory mapped IO space. A means for performing access such as writing and reading to the IO register 20 is provided.
【0021】本実施例においては、あるコンフィグレー
ションレジスタ10の内容を参照するためには、図1に
示されるように、そのコンフィグレーションレジスタ1
0をメモリマップドIOレジスタデータセレクタ23に
接続して、固有のメモリマップドIO空間内にコンフィ
グレーション空間の固有のアドレスを規定することによ
り、接続されたコンフィグレーションレジスタ10の内
容をメモリマップドIO空間のアドレスからの参照を実
現する。In the present embodiment, in order to refer to the contents of a certain configuration register 10, as shown in FIG.
0 is connected to the memory-mapped IO register data selector 23 to define the unique address of the configuration space in the unique memory-mapped IO space, thereby allowing the contents of the connected configuration register 10 to be memory-mapped. Reference from an address in the IO space is realized.
【0022】以下、本実施例の動作につき説明する。The operation of this embodiment will be described below.
【0023】PCIデバイス100は、コンフィグレー
ション空間に割り当てられた各コンフィグレーションレ
ジスタ10に対して書き込みを行うために、PCIバス
200からのコマンドをデコードするコンフィグレーシ
ョンコマンドデコーダ11、コンフィグレーションアド
レスデコーダ12を備える。そして、書き込みコマンド
を受け付けて、指定したアドレスにデータを書き込む。The PCI device 100 includes a configuration command decoder 11 for decoding commands from the PCI bus 200 and a configuration address decoder 12 for writing to each configuration register 10 allocated to the configuration space. Prepare. Then, a write command is accepted, and data is written to the specified address.
【0024】PCIデバイス100は、コンフィグレー
ション空間に割り当てられた各コンフィグレーションレ
ジスタ10に対して読み出しを行うために、PCIバス
200からのコマンドをデコードするコンフィグレーシ
ョンコマンドデコーダ11、コンフィグレーションアド
レスデコーダ12、コンフィグレーションレジスタデー
タセレクタ13を備える。そして、読み出しコマンドを
受け付けて、指定したアドレスのデータを読み出す。The PCI device 100 decodes a command from the PCI bus 200 to read out each of the configuration registers 10 allocated to the configuration space. The configuration command decoder 11, the configuration address decoder 12, A configuration register data selector 13 is provided. Then, the read command is accepted, and the data at the specified address is read.
【0025】また、PCIデバイス100は、メモリマ
ップドIO空間に割り当てられた各メモリマップドIO
レジスタ20に対して書き込みを行うために、PCIバ
ス200からのコマンドをデコードするメモリマップド
IOコマンドデコーダ21、メモリマップドIOアドレ
スデコーダ22を備える。そして、書き込みコマンドを
受け付けて、指定したアドレスにデータを書き込む。Also, the PCI device 100 stores each memory-mapped IO assigned to the memory-mapped IO space.
A memory-mapped IO command decoder 21 and a memory-mapped IO address decoder 22 for decoding a command from the PCI bus 200 are provided for writing to the register 20. Then, a write command is accepted, and data is written to the specified address.
【0026】PCIデバイス100は、メモリマップド
IO空間に割り当てられた各メモリマップドIOレジス
タ20に対して読み出しを行うために、PCIバス20
0からのコマンドをデコードするメモリマップドIOコ
マンドデコーダ21、メモリマップドIOアドレスデコ
ーダ22、メモリマップドIOレジスタデータセレクタ
23を備える。そして、読み出しコマンドを受け付け
て、指定したアドレスのデータを読み出す。The PCI device 100 reads data from each memory-mapped IO register 20 assigned to the memory-mapped IO space by using a PCI bus 20.
It includes a memory mapped IO command decoder 21, a memory mapped IO address decoder 22, and a memory mapped IO register data selector 23 for decoding commands from 0. Then, the read command is accepted, and the data at the specified address is read.
【0027】本実施例のPCIデバイスは、コンフィグ
レーションレジスタ10の出力をメモリマップドIOレ
ジスタデータセレクタ23に接続し、固有のメモリマッ
プドIO空間内に、コンフィグレーション空間の固有の
アドレスを規定する。The PCI device of this embodiment connects the output of the configuration register 10 to the memory-mapped IO register data selector 23, and defines a unique address of the configuration space in a unique memory-mapped IO space. .
【0028】これにより、本実施例のPCIデバイス
は、コンフィグレーションレジスタ10へのアクセス
を、そのメモリマップドIO空間内に規定されたコンフ
ィグレーション空間のアドレスにより指定することによ
り、そのコンフィグレーションレジスタ10の内容をメ
モリマップドIO空間の固有のアドレスから参照するこ
とができる。Thus, the PCI device of the present embodiment specifies the access to the configuration register 10 by the address of the configuration space defined in the memory-mapped IO space. Can be referenced from a unique address in the memory-mapped IO space.
【0029】以上説明したように本実施例のPCIデバ
イスによれば、通常の運用時に用いるメモリマップドI
Oレジスタの読み出しと同じ手法を用いて、初期設定用
のコンフィグレーションレジスタの内容を読み出すこと
ができる。As described above, according to the PCI device of this embodiment, the memory mapped I
Using the same method as that for reading the O register, the contents of the configuration register for initial setting can be read.
【0030】また、上記の実施例においては、本発明の
デバイス装置をPCIデバイスを例に説明したが、本発
明のデバイス装置はPCIデバイスに限るものではな
く、上述の実施例において説明されたように、初期設定
用のレジスタと通常運用時のレジスタ等の複数の種類の
レジスタを備える他のデバイス装置においても同様に、
本発明によるレジスタへのアクセスを実施することがで
きる。Further, in the above embodiment, the device of the present invention has been described by taking the PCI device as an example. However, the device of the present invention is not limited to the PCI device. Similarly, in other device devices including a plurality of types of registers such as a register for initial setting and a register during normal operation,
Access to a register according to the invention can be implemented.
【0031】以上好ましい実施の形態及び実施例をあげ
て本発明を説明したが、本発明は必ずしも上記実施の形
態及び実施例に限定されるものではなく、その技術的思
想の範囲内において様々に変形して実施することができ
る。Although the present invention has been described with reference to the preferred embodiments and examples, the present invention is not necessarily limited to the above-described embodiments and examples, and various modifications may be made within the scope of the technical idea. Modifications can be made.
【0032】[0032]
【発明の効果】以上説明したように本発明のデバイス装
置によれば、通常の運用時に用いるレジスタの読み出し
と同じ手法を用いて、初期設定用のレジスタの内容を読
み出すことができる。このため、初期設定用のレジスタ
へのアクセスのために従来必要であった、デバイスドラ
イバが不要となり、こうした複雑なプログラムを作成す
るための手間が解消され、またユニットダンプやログダ
ンプの際の処理時間の短縮を実現することができる。As described above, according to the device of the present invention, the contents of the register for initial setting can be read using the same method as that for reading the register used during normal operation. This eliminates the need for a device driver, which was conventionally required for accessing the registers for initial settings, and eliminates the trouble of creating such a complicated program, and the processing time for unit dumps and log dumps. Can be shortened.
【図1】 本発明の一実施例によるPCIデバイスの構
成を示すブロック図である。FIG. 1 is a block diagram illustrating a configuration of a PCI device according to an embodiment of the present invention.
100 PCIデバイス 10 コンフィグレーションレジスタ 11 コンフィグレーションコマンドデコーダ 12 コンフィグレーションアドレスデコーダ 13 コンフィグレーションレジスタデータセレクタ 20 メモリマップドIOレジスタ 23 メモリマップドIOレジスタデータセレクタ 21 メモリマップドIOコマンドデコーダ 22 メモリマップドIOアドレスデコーダ 200 PCIバス Reference Signs List 100 PCI device 10 Configuration register 11 Configuration command decoder 12 Configuration address decoder 13 Configuration register data selector 20 Memory mapped IO register 23 Memory mapped IO register data selector 21 Memory mapped IO command decoder 22 Memory mapped IO address Decoder 200 PCI bus
Claims (6)
置の制御により動作するデバイス装置において、 初期設定の処理を行うためのレジスタである複数の初期
設定レジスタと、 通常の運用時に使用するレジスタである複数の運用レジ
スタを備え、 前記運用レジスタのアドレス空間内に、前記初期設定レ
ジスタのアドレス空間を規定し、前記運用レジスタのア
ドレス空間内に規定された前記初期設定レジスタのアド
レスを指定して、前記初期設定レジスタに対しアクセス
することを特徴とするデバイス装置。1. A device provided in an information processing apparatus and operated under the control of the information processing apparatus, comprising: a plurality of initialization registers which are registers for performing initialization processing; and a register used in a normal operation. Comprising a plurality of operation registers, in the address space of the operation register, defining the address space of the initialization register, specifying the address of the initialization register defined in the address space of the operation register, A device device for accessing the initialization register.
るためのPCIデバイスとすることを特徴とする請求項
1に記載のデバイス装置。2. The device device according to claim 1, wherein the information processing device is a PCI device for connecting to a PCI bus.
ーションレジスタとし、 前記運用レジスタを、メモリマップドIOレジスタとす
ることを特徴とする請求項2に記載のデバイス装置。3. The device according to claim 2, wherein the initial setting register is a configuration register, and the operation register is a memory-mapped IO register.
ジスタデータセレクタを備え、 前記メモリマップドIOレジスタデータセレクタは、 各前記初期設定レジスタ10と接続し、前記運用レジス
タのアドレス空間内に前記初期設定レジスタのアドレス
空間を規定し、前記初期設定レジスタ10を前記運用レ
ジスタのアドレス空間を介してアクセスするすることを
特徴とする請求項3に記載のデバイス装置。4. The memory-mapped IO register includes a memory-mapped IO register data selector for selecting a register to be accessed. The memory-mapped IO register data selector is connected to each of the initial setting registers 10, 4. The device device according to claim 3, wherein an address space of the initialization register is defined in an address space of an operation register, and the initialization register 10 is accessed via an address space of the operation register.
置の制御により動作するデバイス装置の、前記デバイス
装置内に備えるレジスタのアクセス方法において、 前記バイス装置は、初期設定の処理を行うためのレジス
タである複数の初期設定レジスタと、通常の運用時に使
用するレジスタである複数の運用レジスタを備え、 前記運用レジスタのアドレス空間内に、前記初期設定レ
ジスタのアドレス空間を規定し、前記運用レジスタのア
ドレス空間内に規定された前記初期設定レジスタのアド
レスを指定して、前記初期設定レジスタに対しアクセス
することを特徴とするアクセス方法。5. A register access method for a device provided in an information processing apparatus and operating under the control of the information processing apparatus, wherein the device includes a register for performing an initialization process. A plurality of initial setting registers, and a plurality of operating registers which are registers used during normal operation, and within the address space of the operating register, the address space of the initial setting register is defined, and the address of the operating register is defined. An access method, wherein an address of the initialization register specified in a space is designated to access the initialization register.
がPCIバスに接続するためのPCIデバイスとするこ
とを特徴とする請求項5に記載のアクセス方法。6. The access method according to claim 5, wherein the device device is a PCI device for the information processing device to connect to a PCI bus.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001120128A JP2002318779A (en) | 2001-04-18 | 2001-04-18 | Device, and access method for its register |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001120128A JP2002318779A (en) | 2001-04-18 | 2001-04-18 | Device, and access method for its register |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2002318779A true JP2002318779A (en) | 2002-10-31 |
Family
ID=18970227
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001120128A Pending JP2002318779A (en) | 2001-04-18 | 2001-04-18 | Device, and access method for its register |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2002318779A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011028650A (en) * | 2009-07-28 | 2011-02-10 | Oki Semiconductor Co Ltd | Information processor |
US8302110B2 (en) | 2009-03-05 | 2012-10-30 | Nec Corporation | Method of configuration processing of PCI device on virtualization apparatus and computer system |
-
2001
- 2001-04-18 JP JP2001120128A patent/JP2002318779A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8302110B2 (en) | 2009-03-05 | 2012-10-30 | Nec Corporation | Method of configuration processing of PCI device on virtualization apparatus and computer system |
JP2011028650A (en) * | 2009-07-28 | 2011-02-10 | Oki Semiconductor Co Ltd | Information processor |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2633458B2 (en) | DMA channel device and DMA channel conversion device | |
US5577230A (en) | Apparatus and method for computer processing using an enhanced Harvard architecture utilizing dual memory buses and the arbitration for data/instruction fetch | |
JPH04229329A (en) | Personal computer apparatus | |
US8914602B2 (en) | Display controller having an embedded non-volatile memory divided into a program code block and a data block and method for updating parameters of the same | |
US6851036B1 (en) | Method and apparatus for controlling external devices through address translation buffer | |
KR100699268B1 (en) | Computer using flash memory of hard disk drive as main ? video memory | |
JPH0221616B2 (en) | ||
US5751998A (en) | Memory accessing system with portions of memory being selectively write protectable and relocatable based on predefined register bits and memory selection RAM outputs | |
JPS581451B2 (en) | Data transfer method | |
JP2002318779A (en) | Device, and access method for its register | |
JP3701045B2 (en) | Processing unit and method for generating a memory access cycle in a processing unit | |
JPH0353363A (en) | Bus architecture converting circuit | |
JP2751878B2 (en) | Multiprocessor device | |
JPS6113628B2 (en) | ||
JP3006487B2 (en) | Emulation device | |
JP2954988B2 (en) | Information processing device | |
JPH10312307A (en) | Emulator for computer system | |
JPH0566992A (en) | Data access system for eeprom | |
JPS6265149A (en) | Rewriting system for memory control unit | |
JPH0855058A (en) | Expanding method for memory area | |
JPS62130438A (en) | Memory access system | |
JPH03266159A (en) | Input/output controller | |
JPH0378049A (en) | Microcomputer | |
JPH04112251A (en) | Microcomputer | |
JPH1021152A (en) | Device for transmitting data and system for accessing configuration space in data transmitting device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050125 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050208 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050411 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20051102 |