JP2002314580A - スケジューリング装置及びそれに用いるスケジューリング方法 - Google Patents
スケジューリング装置及びそれに用いるスケジューリング方法Info
- Publication number
- JP2002314580A JP2002314580A JP2001118973A JP2001118973A JP2002314580A JP 2002314580 A JP2002314580 A JP 2002314580A JP 2001118973 A JP2001118973 A JP 2001118973A JP 2001118973 A JP2001118973 A JP 2001118973A JP 2002314580 A JP2002314580 A JP 2002314580A
- Authority
- JP
- Japan
- Prior art keywords
- scheduler
- scheduling
- sub
- output port
- blocks
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
く、入出力ポート数の拡張やポート速度の向上にスケー
ラブルに対応可能なスケジューリング装置を提供する。 【解決手段】 各サブスケジューラブロック21−1〜
21−N/KはそれぞれK個の入力バッファ1−1〜1
−Nに対応し、出力ポート時分割制御部22の出力ポー
ト分割信号によってスケジューリング対象とする出力ポ
ートを選択する機能を有し、選択した出力ポートを対象
にスケジューリングを行い、そのスケジューリング結果
であるグラント信号を対応する入力バッファ1−1〜1
−N及びセレクト信号生成部23に送出する。セレクト
信号生成部23はグラント信号と出力ポート分割信号と
を基に信号のフォーマット変換を行い、セレクト信号を
生成する。
Description
置及びそれに用いるスケジューリング方法に関し、特に
入力バッファ型のパケット交換システムにおけるスケジ
ューリング方法に関する。
い、大容量かつ高速な交換システムが必要とされてお
り、これを実現する手段として入力バッファ型のパケッ
ト交換システムが有力視されている。
交換システムの場合には、入力バッファから送出される
データが出力ポート間で衝突しないためのスケジューラ
が必要であり、入出力ポート速度でスケジューリング処
理が可能な高速なスケジューラ及びスケジューリング方
法が必要とされている。
方法としては、特開2000−174817号公報に開
示されたRRGS(Round Robin Gree
dyScheduling)アルゴリズム、またはフレ
ーム化RRGSアルゴリズム等が提案されている。
ッファ型パケット交換システムに適用した構成例を図5
に示し、そのタイムチャートを図6に示す。これら図5
及び図6を参照して上記の構成例について説明する。
適用した構成例では、スケジューラ部5をサブスケジュ
ーラブロック(SB)6が分割されていない。つまり、
スケジューラ部5はサブスケジューラブロック6と、セ
レクト信号生成部7とから構成され、サブスケジューラ
ブロック6はキューテーブル(QT)61−1〜61−
8と、ラウンドロビン回路(RR)62−1〜62−8
と、GNT(グラント信号)生成部63−1〜63−8
とから構成されている。
回路62−1〜62−8においてキュー信号(QS)6
01−1〜601−8,602−1〜602−8,・・
・,608−1〜608−8から1出力ポートを選択す
るのに要する時間を表し、スケジューラ部5はこのT時
間を基準に動作する。ラウンドロビン回路62−1〜6
2−8においては1出力ポートを選択するのに必要な処
理時間が出力ポート数に正比例する。
1〜701−8,702−1〜702−8,・・・,7
08−1〜708−8に示した値は、図中に示したT時
間(T9→T=9を示す)にGNT60−1〜60−8
として送出する出力ポートを選択することを表す。
ロック6の動作について説明する。図5に示すキューテ
ーブル61−1〜61−8、ラウンドロビン回路62−
1〜62−8、GNT生成部63−1〜63−8各々は
全出力ポートの8ポートに対して処理を行う。また、サ
ブスケジューラブロック6には8個のラウンドロビン回
路62−1〜62−8がリング構造をとっているため、
図6に示すように、同時に8スケジューリングがパイプ
ライン処理される。フレーム化RRGSではスケジュー
リングを完全なパイプラインを組んで処理することによ
って、高速なスケジューリングを実現している。
た従来の技術では、スケジューリング時間が入出力ポー
ト数に比例するため、スケジューリングに使用している
ラウンドロビン回路において、1出力ポートを選択する
のに必要な処理時間が出力ポート数に正比例するので、
交換システムの大容量化に伴い、入出力ポート数Nが増
大すると、ラウンドロビン回路における処理時間が入出
力ポート数Nに正比例して大きくなる。
ングをパイプライン処理しているため、一番初めのスケ
ジューリング結果を送出するまでの時間が入出力ポート
数Nに正比例するため、入出力ポート数Nが増大する
と、一番初めのスケジューリング結果を送出するまでの
時間が入出力ポート数Nに正比例して大きくなる。した
がって、従来の技術ではスケジューリング処理に時間が
かかるという問題がある。
では、入出力ポート数と同じスケジューリングをパイプ
ライン処理する必要があるため、入出力ポート数Nが増
大すると、Nスケジューリングをパイプライン処理する
ことにつながり、さらに制御が複雑になるので、スケジ
ューラ部の制御が複雑になるという問題がある。
消し、スケジューラ部の制御を複雑化することなく、入
出力ポート数の拡張やポート速度の向上にスケーラブル
に対応することができるスケジューリング装置及びそれ
に用いるスケジューリング方法を提供することにある。
リング装置は、入力ポートからのデータに対するスケジ
ューリングを行って当該データの宛先に対応する出力ポ
ートに出力するスケジューラを含むスケジューリング装
置であって、各々独立に前記スケジューリングを行いか
つ前記スケジューラを分割してなる複数のサブスケジュ
ーラブロックと、前記スケジューリングの対象となる出
力ポートが重複しないように前記複数のサブスケジュー
ラブロック各々に割り当てる割り当て手段とを備えてい
る。
ケジューラを用いて入力ポートからのデータに対するス
ケジューリングを行って当該データの宛先に対応する出
力ポートに出力するスケジューリング方法であって、前
記スケジューラを各々独立に前記スケジューリングを行
う複数のサブスケジューラブロックに分割し、前記スケ
ジューリングの対象となる出力ポートが重複しないよう
に前記複数のサブスケジューラブロック各々に割り当て
るようにしている。
は、スケジューラ部を幾つかのサブスケジューラブロッ
クに分割し、分割したサブスケジューラブロック毎に独
立にスケジューリングを行っている。この時、単位スケ
ジューリング時間で、スケジューリング対象となる出力
ポートが重複しないように各サブスケジューラブロック
に割り当てることで、各サブスケジューラブロックでは
入出力ポートの組み合わせが競合することがなくなり、
またスケジューリング時間の高速化を図ることが可能と
なる。よって、本発明のスケジューリング装置では入出
力ポート数の拡張やポート速度の向上にスケーラブル
で、高速なスケジューリングを実現することが可能とな
る。
ューリング装置では、N×N入力バッファ型パケット交
換システム(Nは正の整数)において、スケジューラ部
をN/K個(K<N、KはNの約数とする)のサブスケ
ジューラブロックに分割し、入力バッファ部からのリク
エスト信号をN/Kに分割して各サブスケジューラブロ
ックに割り当てる。
ト時分割制御部の出力ポート分割信号に沿って、スケジ
ューリング対象とする出力ポートKを選択し、スケジュ
ーリングを行う。ここで、出力ポート分割信号は重複し
ないように全て異なる値をとるものとする。
クで独立にスケジューリングを行うこと、またスケジュ
ーリング対象となる出力ポートをKに減少させることの
2点によって、高速なスケジューリングが可能となる。
図面を参照して説明する。図1は本発明の一実施例によ
るパケット交換システムの構成を示すブロック図であ
る。図1において、本発明の一実施例によるパケット交
換システムはN×N入力バッファ型パケット交換システ
ムであり、入力ポート#1〜#Nに対応した入力バッフ
ァ1−1〜1−Nと、スケジューラ部2と、N×Nクロ
スバスイッチ制御部3と、N×Nクロスバスイッチ部4
とから構成されている。
先となる出力ポート別のバッファ(図示せず)を有し、
各バッファにパケットが蓄積された情報をスケジューラ
部2に対してリクエスト信号(REQ)10−1〜10
−Nを送出する。
号10−1〜10−Nから入出力ポートの組み合わせが
競合しないようにスケジューリングを行い、スケジュー
リング結果であるグラント信号(GNT)20−1〜2
0−Nを入力バッファ1−1〜1−Nへ、セレクト信号
(SEL)30−1〜30−NをN×Nクロスバスイッ
チ制御部3に送出する。
ァ1−1〜1−NからN×Nクロスバスイッチ部4に送
出される。ここで、各グラント信号20−1〜20−N
は対応する入力ポート#1〜#Nに対してパケット送出
宛先である出力ポート#1〜#Nを示し、各セレクト信
号30−1〜30−Nは対応する出力ポート#1〜#N
に対してパケット送出元である入力ポート#1〜#Nを
示す。
成を示すブロック図である。図2において、スケジュー
ラ部2はN/K個(K<N、KはNの約数とする)のサ
ブスケジューラブロック(SB)21−1〜21−N/
Kと、出力ポート時分割制御部22と、セレクト信号生
成部23とから構成されている。
1−N/KはそれぞれK個の入力バッファ1−1〜1−
K,1−K+1〜1−2K,・・・,1−(N/K−
1)×K+1〜1−Nに対応する。各サブスケジューラ
ブロック21−1〜21−N/Kは出力ポート時分割制
御部22の出力ポート分割信号(DIV)40−1〜4
0−N/Kによってスケジューリング対象とする出力ポ
ート#Kを選択する機能を有し、選択した出力ポート#
Kを対象にスケジューリングを行う。
1−N/Kはスケジューリング結果であるグラント信号
20−1〜20−Nを対応する入力バッファ1−1〜1
−N及びセレクト信号生成部23に送出する。
ーラブロック21−1〜21−N/Kからのグラント信
号20−1〜20−Nと、出力ポート時分割制御部22
からの出力ポート分割信号40−1〜40−N/Kとを
基に信号のフォーマット変換を行い、セレクト信号30
−1〜30−Nを生成する。
1−1の詳細な構成を示すブロック図である。図3にお
いて、サブスケジューラブロック21−1はリクエスト
信号10−1〜10−Nにそれぞれ対応するキューテー
ブル(QT)31−1−1〜31−K−1と、ラウンド
ロビン回路(RR)32−1−1〜32−K−1と、G
NT生成部33−1−1〜33−K−1と、ラウンドロ
ビン制御部34−1とから構成されている。
キューテーブル31−1−1、ラウンドロビン回路32
−1−1、GNT生成部33−1−1の動作について説
明する。キューテーブル31−1−1はクラス別、出力
ポートN別のテーブル(図示せず)を有し、リクエスト
信号10−1の情報に基づいて該当するテーブルにキュ
ーをスタックし、各テーブルにキューが1つでも存在す
る場合、ラウンドロビン回路32−1−1にキュー信号
(QS)101−1〜101−Kを送出する。この時、
キュー信号101−1〜101−Kは出力ポート分割信
号40−1の値に基づいて出力ポート#1〜#Nの中か
ら選択された出力ポート#Kに対するものである。
したラウンドロビン回路32−1−1はキュー信号10
1−1〜101−Kを対象にラウンドロビン回路を用い
てスケジューリングを行い、リザルト信号(RES)2
01−1〜201−Kをキューテーブル31−1−1及
びGNT生成部33−1−1に送出する。
ザルト信号201−1〜201−Kに該当するキューテ
ーブルのキューを削除し、GNT生成部33−1−1は
グラント信号20−1を生成する。
する。ラウンドロビン回路32−1−1〜32−K−1
はリング構造をとっており、ラウンドロビン制御部34
−1のスタート信号500に沿って新たなスケジューリ
ングを開始する。
1はキュー信号101−1〜101−Kから1つの出力
ポートを選択する。ラウンドロビン回路32−1−1は
選択した出力ポートの情報であるマスク信号(MSK)
301−1〜301−Kを次段のラウンドロビン回路3
2−2−1に送出する。
ー信号102−1〜102−Kからマスク信号301−
1〜301−Kによって既に選択された出力ポート以外
の出力ポートを対象にして1つの出力ポートを選択す
る。ラウンドロビン回路32−2−1はマスク信号30
1−1〜301−Kに選択した出力ポート情報を加えた
マスク信号302−1〜302−Kを次段のラウンドロ
ビン回路32−3−1に送出する。
回路32−K−1まで繰り返して行うことで、ラウンド
ロビン回路32−1−1〜32−K−1によるスケジュ
ーリング処理が終了となる。
交換システムにおけるスケジューリング方法であるパイ
プライン・スケジューリング方法に関するものである。
パイプライン・スケジューリング方法には、特開200
0−174817号公報に開示されたRRGS(Rou
nd Robin Greedy Schedulin
g)アルゴリズムがある。このRRGSアルゴリズムで
は入力ポート#1〜#Nに対応したN個のスケジューラ
を有し、各スケジューラがスケジューリング結果を順次
次のスケジューラに渡していく。この時、前のスケジュ
ーラで既に決定された出力ポートはスケジューリング対
象からはずされる。
理を行うことによって、複数のスケジューリングをタイ
ミングをずらして開始し、Nタイムスロットだけ未来の
タイムスロットが決定される。このパイプライン処理に
よって高速なスケジューリングが可能である。
としてフレーム化RRGSアルゴリズムがある。フレー
ム化RRGSアルゴリズムは複数のスケジューリングを
同時に開始し、同時に終了させるという点で上記のRR
GSアルゴリズムとは異なる。本実施例のスケジューリ
ングては上記のフレーム化RRGSアルゴリズムを用い
て行う。
換システムの動作を示すタイムチャートである。これら
図1〜図4を参照して本発明の一実施例によるパケット
交換システムの動作について説明する。以下、本実施例
によるパケット交換システムが8×8入力バッファ型パ
ケット交換システム(N=8)で、スケジューラ部2を
2個のサブスケジューラブロック21−1,21−2に
分割する場合(K=4)について説明する。
システムにおけるサブスケジューラブロック21−1,
21−2での動作を示し、図4に示すt時間が各ラウン
ドロビン回路32−1−1〜32−4−1,32−1−
2〜32−4−2においてキュー信号101−1〜10
1−4から1つの出力ポートを選択するのに要する時間
を表し、スケジューラ部2はこのt時間を基準に動作す
るものとする。
−2の値は対応する出力ポートを表し、本実施例では
‘0’→出力ポート#1〜#4、‘1’→出力ポート#
5〜#8に対応するものとする。
1−4,202−1〜202−4,203−1〜203
−4,204−1〜204−4,205−1〜205−
4,206−1〜206−4,207−1〜207−
4,208−1〜208−4に示した値は、図中に示し
たt時間(t5→t=5を示す)にグラント信号20−
1〜20−4,20−5〜20−8として送出する出力
ポートを選択することを表している。
ロック21−1の動作について説明する。入力バッファ
1−1からt=1時間にリクエスト信号10−1を受信
したキューテーブル31−1−1は該当するキューテー
ブルにキューをスタックする。次に、キューテーブル3
1−1−1は出力ポート分割信号40−1=‘0’か
ら、出力ポート#1〜#4に該当するキューテーブルに
キューが存在する場合に‘1’として、存在しない場合
に‘0’としてキュー信号101−1〜101−4をラ
ウンドロビン回路32−1−1に送出する。
信号101−1〜101−4から、次回選択した出力ポ
ートが最低優先となるようなラウンドロビン回路を用い
て1つの出力ポートを選択する。その結果、ラウンドロ
ビン回路32−1−1はリザルト信号201−1〜20
1−4のうちの選択した出力ポートに該当するものを
‘1’、それ以外のものを‘0’としてキューテーブル
31−1−1とGNT生成部33−1−1とに送出す
る。
リザルト信号201−1〜201−4と同様の信号をマ
スク信号301−1〜301−4としてラウンドロビン
回路32−2−1に送出する。リザルト信号201−1
〜201−4を受信したキューテーブル31−1−1は
選択された出力ポートに該当するキューテーブルのスタ
ックを削除し、GNT生成部33−1−1はt=5時間
に送出するグラント信号20−1を生成する。但し、グ
ラント信号20−1が送出されるのはt=5時間であ
り、生成されたグラント信号20−1は内部で保持され
るものとする。
1−4−1、ラウンドロビン回路32−2−1〜32−
4−1、GNT生成部33−2−1〜33−4−1にお
いても上記と同様の動作を行う。
1を受信したキューテーブル31−1−1は、上記のt
=1時間と同様の動作を繰り返し、キュー信号101−
1〜101−4をラウンドロビン回路32−1−1に送
出する。
テーブル31−1−1からキュー信号101−1〜10
1−4、ラウンドロビン回路32−1−4からマスク信
号304−1〜304−4をそれぞれ受信し、マスク信
号304−1〜304−4から既にラウンドロビン回路
32−4−1で選択された出力ポート以外の出力ポート
を対象として1つの出力ポートを選択し、リザルト信号
201−1〜201−4を送出する。ここで、マスク信
号301−1〜301−4はマスク信号304−1〜3
04−4に自身で選択した出力ポートの情報を加えたも
のとし、ラウンドロビン回路32−2−1に送出する。
信したキューテーブル31−1−1、GNT生成部33
−1−1の動作は上記のt=1の時と同様である。但
し、図4から、t=2時間にGNT生成部33−1−1
で生成されるGNT20−1が送出されるのはt=8時
間である。
ことで、サブスケジューラブロック21−1によるスケ
ジューリングが終了となる。また、サブスケジューラブ
ロック21−2の動作も、上記のサブスケジューラブロ
ック21−1の動作と同様である。
の立上りを検出し、新たなスケジューリングを開始す
る。t=5時間では出力ポート分割信号40−1=
‘1’から、キューテーブル31−1−1は出力ポート
#5〜#8に該当するキューテーブルを参照し、キュー
信号101−1〜101−4を送出する。また、ラウン
ドロビン回路32−1−1ではラウンドロビン回路32
−4−1からのマスク信号304−1〜304−4を無
視して新たなスケジューリングを開始する。
ロビン回路32−1−1の動作に関しては、上述したt
=1時間の場合と同様である。GNT生成部33−1−
1は、上述したt=1時間の場合と同様に、t=9時間
に送出するグラント信号20−1を生成するとともに、
t=1時間の場合に生成し、保持していたt=5時間に
送出するグラント信号20−1を入力バッファ1−1及
びセレクト信号生成部23に送出する。
ては、上述したt=2〜t=4時間の場合の動作を繰り
返すものとする。
ーラブロック21−2の動作について説明する。図4に
示すように、サブスケジューラブロック21−2では参
照している出力ポート分割信号40−2の信号値が出力
ポート分割信号40−1の反転の値を取るため、t=1
〜4時間にスケジューリング対象となるのは出力ポート
#5〜#8であり、t=5〜8時間では出力ポート#1
〜#4となる。
−2、ラウンドロビン回路32−1−2〜32−4−
2、GNT生成部33−1−2〜33−4−2の動作に
関しては、上述したサブスケジューラブロック21−1
の動作と同様である。
サブスケジューラブロック21−1〜21−N/Kに分
割し、分割したサブスケジューラブロック21−1〜2
1−N/K毎に独立にスケジューリングを行う。その
際、各サブスケジューラブロック21−1〜21−N/
Kでのスケジューリング結果が競合しないように、スケ
ジューリング対象とする出力ポートをサブスケジューラ
ブロック21−1〜21−N/Kに分散する必要があ
り、これによって、スケジューリング対象となる出力ポ
ート数が減少することで更なるスケジューリング時間の
短縮を図ることができる。
21−1〜21−N/Kの数を多くすることでもスケジ
ューリング時間の短縮を図ることができる。よって、高
速なスケジューリングを行うことができ、入出力ポート
数の拡張やポート速度の向上にスケーラブルに対応する
ことができる。
1〜21−N/Kが独立にスケジューリングを行うこと
から、各サブスケジューラブロック21−1〜21−N
/K間での制御が不要となり、またサブスケジューラブ
ロック21−1〜21−N/K各々の規模も小さいこと
から、複雑な制御が不要となる。よって、スケジューラ
部2の制御が容易となる。
ファ型パケット交換システムを例にとってスケジューラ
部2を2つのサブスケジューラブロック21−1,21
−2に分割する場合について述べたが、スケジューラ部
2を幾つに分割するかはシステムの特性に依存するもの
であり、分割数に制限はない。
示す出力ポート時分割制御部22を外部から制御する例
について説明する。尚、本発明の他の実施例では出力ポ
ート時分割制御部22を外部から制御するようにするこ
と以外は、つまり図示していないが、その構成や動作は
本発明の一実施例と同様である。
ラ部2を2つのサブスケジューラブロック21−1,2
1−2に分割する場合について、出力ポート時分割制御
部22の出力ポート分割信号40−1,40−2に対応
する出力ポートを‘0’→出力ポート#1〜#4、
‘1’→出力ポート#5〜#8と一意的に定義してい
る。また、図4に示すように、出力ポート分割信号値の
変化も出力ポート分割信号40−1,40−2が機械的
に変化するように定義している。
の公平性が確保され、出力ポート時分割制御部22の制
御も不要であるという利点がある。しかしながら、トラ
フィックが特定の入出力ポートに集中した場合、該当す
る出力ポートがスケジューリング対象外であった場合に
は、当然、その出力ポートが選択されることはなく、キ
ューテーブルのキューがオーバフローすることが考えら
れる。すなわち、入力バッファ1−1〜1−Nがオーバ
フローすることが考えられる。
定の入出力ポートに集中した場合、出力ポート時分割制
御部22を外部から制御することで、出力ポート分割信
号の値を任意に変更することが可能なため、該当する出
力ポートがスケジューリング対象となる割合を任意に変
更することが可能となる。この他にも、出力ポート分割
信号の値に対応する出力ポートを一意的ではなく任意に
設定することも可能である。
2に対して外部からの制御を加えることで、トラフィッ
クの増減に柔軟に対応することができるスケジューリン
グが可能であるという新たな効果を奏する。
力ポートからのデータに対するスケジューリングを行っ
て当該データの宛先に対応する出力ポートに出力するス
ケジューラを含むスケジューリング装置において、スケ
ジューラを各々独立にスケジューリングを行う複数のサ
ブスケジューラブロックに分割し、スケジューリングの
対象となる出力ポートが重複しないように複数のサブス
ケジューラブロック各々に割り当てることによって、ス
ケジューラ部の制御を複雑化することなく、入出力ポー
ト数の拡張やポート速度の向上にスケーラブルに対応す
ることができるという効果がある。
の構成を示すブロック図である。
ック図である。
を示すブロック図である。
の動作を示すタイムチャートである。
テムにおけるスケジューラ部の構成を示すブロック図で
ある。
グ動作を示すタイムチャートである。
Claims (8)
- 【請求項1】 入力ポートからのデータに対するスケジ
ューリングを行って当該データの宛先に対応する出力ポ
ートに出力するスケジューラを含むスケジューリング装
置であって、各々独立に前記スケジューリングを行いか
つ前記スケジューラを分割してなる複数のサブスケジュ
ーラブロックと、前記スケジューリングの対象となる出
力ポートが重複しないように前記複数のサブスケジュー
ラブロック各々に割り当てる割り当て手段とを有するこ
とを特徴とするスケジューリング装置。 - 【請求項2】 前記割り当て手段は、単位スケジューリ
ング時間で前記スケジューリングの対象となる出力ポー
トが重複しないように前記複数のサブスケジューラブロ
ックに割り当てるよう構成したことを特徴とする請求項
1記載のスケジューリング装置。 - 【請求項3】 前記割り当て手段は、前記出力ポートの
割り当てを外部からの制御に基づいて行うよう構成した
ことを特徴とする請求項1または請求項2記載のスケジ
ューリング装置。 - 【請求項4】 N×N入力バッファ型パケット交換シス
テム(Nは正の整数)において前記スケジューラをN/
K個(K<N、KはNの約数とする)のサブスケジュー
ラブロックに分割するようにしたことを特徴とする請求
項1から請求項3のいずれか記載のスケジューリング装
置。 - 【請求項5】 スケジューラを用いて入力ポートからの
データに対するスケジューリングを行って当該データの
宛先に対応する出力ポートに出力するスケジューリング
方法であって、前記スケジューラを各々独立に前記スケ
ジューリングを行う複数のサブスケジューラブロックに
分割し、前記スケジューリングの対象となる出力ポート
が重複しないように前記複数のサブスケジューラブロッ
ク各々に割り当てるようにしたことを特徴とするスケジ
ューリング方法。 - 【請求項6】 前記出力ポートを前記複数のサブスケジ
ューラブロック各々に割り当てる際に、単位スケジュー
リング時間で前記スケジューリングの対象となる出力ポ
ートが重複しないように前記複数のサブスケジューラブ
ロックに割り当てるようにしたことを特徴とする請求項
5記載のスケジューリング方法。 - 【請求項7】 前記出力ポートを前記複数のサブスケジ
ューラブロック各々に割り当てる際に、前記出力ポート
の割り当てを外部からの制御に基づいて行うようにした
ことを特徴とする請求項5または請求項6記載のスケジ
ューリング方法。 - 【請求項8】 N×N入力バッファ型パケット交換シス
テム(Nは正の整数)において前記スケジューラをN/
K個(K<N、KはNの約数とする)のサブスケジュー
ラブロックに分割するようにしたことを特徴とする請求
項5から請求項7のいずれか記載のスケジューリング方
法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001118973A JP3586660B2 (ja) | 2001-04-18 | 2001-04-18 | スケジューリング装置及びそれに用いるスケジューリング方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001118973A JP3586660B2 (ja) | 2001-04-18 | 2001-04-18 | スケジューリング装置及びそれに用いるスケジューリング方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002314580A true JP2002314580A (ja) | 2002-10-25 |
JP3586660B2 JP3586660B2 (ja) | 2004-11-10 |
Family
ID=18969267
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001118973A Expired - Fee Related JP3586660B2 (ja) | 2001-04-18 | 2001-04-18 | スケジューリング装置及びそれに用いるスケジューリング方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3586660B2 (ja) |
-
2001
- 2001-04-18 JP JP2001118973A patent/JP3586660B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP3586660B2 (ja) | 2004-11-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8005092B2 (en) | Two-dimensional pipelined scheduling technique | |
US7606250B2 (en) | Assigning resources to items such as processing contexts for processing packets | |
EP1741229B1 (en) | Weighted random scheduling | |
JP2000295228A (ja) | スイッチ及びそのスケジューラ並びにスイッチスケジューリング方法 | |
US10146468B2 (en) | Addressless merge command with data item identifier | |
US7184443B2 (en) | Packet scheduling particularly applicable to systems including a non-blocking switching fabric and homogeneous or heterogeneous line card interfaces | |
US10938715B2 (en) | Throughput in a crossbar network element by modifying mappings between time slots and ports | |
US20060069897A1 (en) | Information processing device and information processing method | |
JP2018533787A (ja) | 統合メモリ管理ユニット(mmu)を使用したメモリ管理機能の提供 | |
CA2399186C (en) | Data transfer apparatus and data transfer method | |
US6684317B2 (en) | Method of addressing sequential data packets from a plurality of input data line cards for shared memory storage and the like, and novel address generator therefor | |
JP3473687B2 (ja) | 分散パイプラインスケジューリング方法および方式 | |
JP3586660B2 (ja) | スケジューリング装置及びそれに用いるスケジューリング方法 | |
US7817651B2 (en) | Method and apparatus for controlling storage of data | |
JP2003110599A (ja) | パケットスイッチ装置のポート制御システムとスイッチカードとの間におけるウェイティングの分配 | |
US10341246B1 (en) | Update packet sequence number packet ready command | |
KR100527341B1 (ko) | 크로스바 방식의 방송스위치 | |
JP3099325B2 (ja) | クロスバスイッチ装置及びその制御方法 | |
EP1650912B1 (en) | Data queue control circuit for variable length packets | |
JP2002140201A (ja) | データベース更新方法及びそれを用いたデータベース管理システム | |
US9727513B1 (en) | Unicast packet ready command | |
JP2001298489A (ja) | マルチモードスケジューラ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040423 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040427 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040517 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040713 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040809 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070813 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080813 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080813 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090813 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090813 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100813 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110813 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110813 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120813 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |