JP2003110599A - パケットスイッチ装置のポート制御システムとスイッチカードとの間におけるウェイティングの分配 - Google Patents
パケットスイッチ装置のポート制御システムとスイッチカードとの間におけるウェイティングの分配Info
- Publication number
- JP2003110599A JP2003110599A JP2002257018A JP2002257018A JP2003110599A JP 2003110599 A JP2003110599 A JP 2003110599A JP 2002257018 A JP2002257018 A JP 2002257018A JP 2002257018 A JP2002257018 A JP 2002257018A JP 2003110599 A JP2003110599 A JP 2003110599A
- Authority
- JP
- Japan
- Prior art keywords
- weighting
- arbiter
- control system
- port control
- packet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L47/00—Traffic control in data switching networks
- H04L47/10—Flow control; Congestion control
- H04L47/30—Flow control; Congestion control in combination with information about buffer occupancy at either end or at transit nodes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L47/00—Traffic control in data switching networks
- H04L47/10—Flow control; Congestion control
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L47/00—Traffic control in data switching networks
- H04L47/10—Flow control; Congestion control
- H04L47/24—Traffic characterised by specific attributes, e.g. priority or QoS
- H04L47/2441—Traffic characterised by specific attributes, e.g. priority or QoS relying on flow classification, e.g. using integrated services [IntServ]
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L47/00—Traffic control in data switching networks
- H04L47/50—Queue scheduling
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L47/00—Traffic control in data switching networks
- H04L47/50—Queue scheduling
- H04L47/62—Queue scheduling characterised by scheduling criteria
- H04L47/6215—Individual queue per QOS, rate or priority
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L47/00—Traffic control in data switching networks
- H04L47/50—Queue scheduling
- H04L47/62—Queue scheduling characterised by scheduling criteria
- H04L47/622—Queue service order
- H04L47/6225—Fixed service order, e.g. Round Robin
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L47/00—Traffic control in data switching networks
- H04L47/50—Queue scheduling
- H04L47/62—Queue scheduling characterised by scheduling criteria
- H04L47/622—Queue service order
- H04L47/623—Weighted service order
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L47/00—Traffic control in data switching networks
- H04L47/50—Queue scheduling
- H04L47/62—Queue scheduling characterised by scheduling criteria
- H04L47/625—Queue scheduling characterised by scheduling criteria for service slots or service orders
- H04L47/6255—Queue scheduling characterised by scheduling criteria for service slots or service orders queue load conditions, e.g. longest queue first
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/90—Buffering arrangements
- H04L49/9057—Arrangements for supporting packet reassembly or resequencing
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Bus Control (AREA)
Abstract
(57)【要約】
【課題】 複数のスイッチカードを備えたパケットスイ
ッチ装置を提供する。 【解決手段】 複数のラインカード（１，２）を備えて
いるパケットスイッチ装置であって、前記複数のライン
カードの各々が、出力キュー内にパケットを記憶及び配
置し且つ前記出力キューの状態に関する情報を含むウェ
イティングをクロック生成及び修正するためのポート制
御システム（６，７）を備えており、また、複数のスイ
ッチカード（３乃至５）を備えており、前記複数のスイ
ッチカードの各々が、クロスポイント・マトリックス
（８）と、前記クロスポイント・マトリックス（８）を
制御するためのアービタ（９）とから構成されている。
ここで、前記ポート制御（６，７）の各々は、前記アー
ビタ（９）へ、ラウンドロビン法（３０）を用いてテー
ブルから選択し修正されたウェイティングを送信する。
ッチ装置を提供する。 【解決手段】 複数のラインカード（１，２）を備えて
いるパケットスイッチ装置であって、前記複数のライン
カードの各々が、出力キュー内にパケットを記憶及び配
置し且つ前記出力キューの状態に関する情報を含むウェ
イティングをクロック生成及び修正するためのポート制
御システム（６，７）を備えており、また、複数のスイ
ッチカード（３乃至５）を備えており、前記複数のスイ
ッチカードの各々が、クロスポイント・マトリックス
（８）と、前記クロスポイント・マトリックス（８）を
制御するためのアービタ（９）とから構成されている。
ここで、前記ポート制御（６，７）の各々は、前記アー
ビタ（９）へ、ラウンドロビン法（３０）を用いてテー
ブルから選択し修正されたウェイティングを送信する。
Description
【０００１】
【発明の属する技術分野】本発明は、複数のスイッチカ
ードを備えたパケットスイッチ装置に関する。
ードを備えたパケットスイッチ装置に関する。
【０００２】
【従来の技術】ネットワークにおけるデータ送信値が大
幅に増加しているため、スイッチ装置の開発により、デ
ータスループットがこれまでにない程高くなっている。
R.Schoenen, G.Post, G.Sander著の「ブロードバンドス
イッチシンポジウム ’９９」（Broadband Switching
Symposium '99）の出版物「１００％のスループットで
の入力キュースイッチするための優先順位を備えたウェ
イティングしたアービトレーションアルゴリズム」（We
ighted Arbitration Algorithms with Priorities for
Input-Queued Switches with 100% Throughput）では、
パケットスイッチ装置の、様々なウェイティングしたス
イッチアルゴリズムを比較している。スイッチアルゴリ
ズムは、異なるスイッチ段階において、パケットスイッ
チ装置の同じ出力ポートに向かう複数のパケット間の衝
突の防止を試み、また、これによるデータの損失あるい
は遅延の減少を試みる。
幅に増加しているため、スイッチ装置の開発により、デ
ータスループットがこれまでにない程高くなっている。
R.Schoenen, G.Post, G.Sander著の「ブロードバンドス
イッチシンポジウム ’９９」（Broadband Switching
Symposium '99）の出版物「１００％のスループットで
の入力キュースイッチするための優先順位を備えたウェ
イティングしたアービトレーションアルゴリズム」（We
ighted Arbitration Algorithms with Priorities for
Input-Queued Switches with 100% Throughput）では、
パケットスイッチ装置の、様々なウェイティングしたス
イッチアルゴリズムを比較している。スイッチアルゴリ
ズムは、異なるスイッチ段階において、パケットスイッ
チ装置の同じ出力ポートに向かう複数のパケット間の衝
突の防止を試み、また、これによるデータの損失あるい
は遅延の減少を試みる。
【０００３】パケットスイッチ装置の入力ポートに到達
するデータパケットは、一定長のセルに分割される。デ
ータパケットのセグメント化により、セルのクロックス
イッチが実行される。入力ポート制御システム及び出力
ポート制御システムの両方は、セルを一時的に記憶する
ためのバッファを備えている。スイッチするセルは、パ
ケットスイッチ装置の優先順位と所望の出力ポートとに
従って配置されるため、優先順位及び所望の出力ポート
に従ったパケットの配置は指定された仮想出力キュー
（ＶＯＱ）である。
するデータパケットは、一定長のセルに分割される。デ
ータパケットのセグメント化により、セルのクロックス
イッチが実行される。入力ポート制御システム及び出力
ポート制御システムの両方は、セルを一時的に記憶する
ためのバッファを備えている。スイッチするセルは、パ
ケットスイッチ装置の優先順位と所望の出力ポートとに
従って配置されるため、優先順位及び所望の出力ポート
に従ったパケットの配置は指定された仮想出力キュー
（ＶＯＱ）である。
【０００４】どのセルが宛先されているかを出力ポート
のスイッチカードに通知するためのウェイティング（we
ightings）が、セルと共にスイッチカードへ送信され
る。セル及びウェイティングのスイッチカードへの送信
は、接続の一定の帯域によって規制されている。
のスイッチカードに通知するためのウェイティング（we
ightings）が、セルと共にスイッチカードへ送信され
る。セル及びウェイティングのスイッチカードへの送信
は、接続の一定の帯域によって規制されている。
【０００５】パケットスイッチ装置は、複数のラインカ
ード及び複数のスイッチカードで構成されている。ライ
ンカードの構成部分には、重要な構成部分であるポート
制御システムが含まれる。各ポート制御システムは複数
のスイッチカードに接続されており、前記スイッチカー
ドは並列動作し、スイッチするセルがパケットスイッチ
装置に到達すると、パケットスイッチ装置の優先順位及
び所望の出力に従って、前記セルを配置するタスクを有
している。
ード及び複数のスイッチカードで構成されている。ライ
ンカードの構成部分には、重要な構成部分であるポート
制御システムが含まれる。各ポート制御システムは複数
のスイッチカードに接続されており、前記スイッチカー
ドは並列動作し、スイッチするセルがパケットスイッチ
装置に到達すると、パケットスイッチ装置の優先順位及
び所望の出力に従って、前記セルを配置するタスクを有
している。
【０００６】さらに、ポート制御システムは、各々が入
力ポートと出力ポートとのリンケージを表すウェイティ
ングを生成する。ウェイティングはポート制御システム
によって生成されるため、ポート制御システムは、入力
ポート内にあるセルをスイッチすべきか、また、その緊
急性について、アービタに通知することができる。ウェ
イティングは、セルの優先順位とクラス、及び／又は、
出力キューのウェイティング時間あるいはサイズに関す
る情報を含み得る。
力ポートと出力ポートとのリンケージを表すウェイティ
ングを生成する。ウェイティングはポート制御システム
によって生成されるため、ポート制御システムは、入力
ポート内にあるセルをスイッチすべきか、また、その緊
急性について、アービタに通知することができる。ウェ
イティングは、セルの優先順位とクラス、及び／又は、
出力キューのウェイティング時間あるいはサイズに関す
る情報を含み得る。
【０００７】各スイッチカードは、クロスポイント・マ
トリックス及びアービタにより構成されている。クロス
ポイント・マトリックスの構成は、クロックド・サイク
ルにより、アービタによって新規に決定され、セルをス
イッチするためのパケットスイッチ装置の入力ポートと
出力ポートとの間に新規のリンケージが形成される。
トリックス及びアービタにより構成されている。クロス
ポイント・マトリックスの構成は、クロックド・サイク
ルにより、アービタによって新規に決定され、セルをス
イッチするためのパケットスイッチ装置の入力ポートと
出力ポートとの間に新規のリンケージが形成される。
【０００８】ポート制御システムとアービタとの間の帯
域は規制されているため、ポート制御システムは、アー
ビタの各クロックド・サイクル内で限定された数のウェ
イティングしか送信することができない。複数のスイッ
チカード及び高速動作ポート制御システムによりスイッ
チを行う場合、ポート制御システムのクロックド・サイ
クルは、１つのスイッチカードによりスイッチする場合
よりも短いが、一方で、アービタのクロックド・サイク
ルは不変のままである。
域は規制されているため、ポート制御システムは、アー
ビタの各クロックド・サイクル内で限定された数のウェ
イティングしか送信することができない。複数のスイッ
チカード及び高速動作ポート制御システムによりスイッ
チを行う場合、ポート制御システムのクロックド・サイ
クルは、１つのスイッチカードによりスイッチする場合
よりも短いが、一方で、アービタのクロックド・サイク
ルは不変のままである。
【０００９】その結果、ポート制御システム内のアービ
タの１クロックド・サイクル中に、ウェイティングへの
いくつかの修正が生じる。アービタのポート制御システ
ムがアービタの１クロックド・サイクル内に送信できる
ウェイティングの数は限定されているため（例えば２
つ）、個々のアービタに送信できる修正済みのウェイテ
ィングは数個のみである。
タの１クロックド・サイクル中に、ウェイティングへの
いくつかの修正が生じる。アービタのポート制御システ
ムがアービタの１クロックド・サイクル内に送信できる
ウェイティングの数は限定されているため（例えば２
つ）、個々のアービタに送信できる修正済みのウェイテ
ィングは数個のみである。
【００１０】
【発明が解決しようとする課題】本発明の目的は、ポー
ト制御システム及びスイッチカード間の接続の一定の帯
域を用いて、高速動作ポート制御システムと、追加のス
イッチカードと、スイッチ動作に重要な情報の分配方法
とにより、パケットスイッチ装置の送信値を増加させる
ことである。
ト制御システム及びスイッチカード間の接続の一定の帯
域を用いて、高速動作ポート制御システムと、追加のス
イッチカードと、スイッチ動作に重要な情報の分配方法
とにより、パケットスイッチ装置の送信値を増加させる
ことである。
【００１１】
【課題を解決するための手段】この目的は、上記特定し
たタイプのパケットスイッチ装置により達成され、前記
パケットスイッチ装置においては、ラウンドロビン法を
使用してテーブルから選択した修正済みのウェイティン
グをアービタへ送信するために、ポート制御システムが
設けられている。
たタイプのパケットスイッチ装置により達成され、前記
パケットスイッチ装置においては、ラウンドロビン法を
使用してテーブルから選択した修正済みのウェイティン
グをアービタへ送信するために、ポート制御システムが
設けられている。
【００１２】ウェイティングへの修正が実施された場
合、各ウェイティングへの修正がテーブル内に記憶され
る。ウェイティングへの修正は、クロスポイント・マト
リックスへスイッチするための、出力キューからのセル
が送信されたか、又は、入力ポートへ到達したセルが出
力キューへ挿入されたかの事実によるものであってよ
い。
合、各ウェイティングへの修正がテーブル内に記憶され
る。ウェイティングへの修正は、クロスポイント・マト
リックスへスイッチするための、出力キューからのセル
が送信されたか、又は、入力ポートへ到達したセルが出
力キューへ挿入されたかの事実によるものであってよ
い。
【００１３】アービタへ送信される修正済みのウェイテ
ィングは、テーブルからのオペレータ計画（スケジュー
リング）としてのラウンドロビン法により、テーブルか
ら決定される。ラウンドロビン法は、競合する複数のプ
ロセスがリソースにアクセスすることを目的とする場合
に使用される。各プロセスには、リソースへアクセスで
きる制限時間が与えられている。この時間が経過する
と、次のプロセスがリソースを利用できるようになる。
制限は、ポート制御システム及びアービタ間の帯域を規
制することにより与えられるが、これは、ポート制御シ
ステムが、アービタの１クロックド・サイクル内にアー
ビタへ送信できるウェイティングの最大数を決定するも
のである。
ィングは、テーブルからのオペレータ計画（スケジュー
リング）としてのラウンドロビン法により、テーブルか
ら決定される。ラウンドロビン法は、競合する複数のプ
ロセスがリソースにアクセスすることを目的とする場合
に使用される。各プロセスには、リソースへアクセスで
きる制限時間が与えられている。この時間が経過する
と、次のプロセスがリソースを利用できるようになる。
制限は、ポート制御システム及びアービタ間の帯域を規
制することにより与えられるが、これは、ポート制御シ
ステムが、アービタの１クロックド・サイクル内にアー
ビタへ送信できるウェイティングの最大数を決定するも
のである。
【００１４】ラウンドロビン法は総てのウェイティング
に適用されるものではなく、修正されたウェイティング
のみに適用され、また、修正済みのウェイティングのみ
が送信される。ラウンドロビン法を実現する際に、ポイ
ンタが補助として使用されるが、このポインタは、送信
するウェイティングの方向付けの目的で参照するための
ものである。送信するウェイティングのターゲット選択
により、ポート制御システムが高速動作でき、また、パ
ケットスイッチ装置の送信値を高めるために追加のスイ
ッチカードを挿入することができる。
に適用されるものではなく、修正されたウェイティング
のみに適用され、また、修正済みのウェイティングのみ
が送信される。ラウンドロビン法を実現する際に、ポイ
ンタが補助として使用されるが、このポインタは、送信
するウェイティングの方向付けの目的で参照するための
ものである。送信するウェイティングのターゲット選択
により、ポート制御システムが高速動作でき、また、パ
ケットスイッチ装置の送信値を高めるために追加のスイ
ッチカードを挿入することができる。
【００１５】修正されたウェイティングがない場合に
は、未修正のウェイティングが選択され、第２ラウンド
ロビン法の手段によって送信される。これにより、各ス
イッチカードに第２ラウンドロビン法のポインタが提供
される。スイッチカードのアービタが、ポート制御シス
テムから送信された情報を受信する準備ができると、第
２ラウンドロビン法のポインタが増加される。
は、未修正のウェイティングが選択され、第２ラウンド
ロビン法の手段によって送信される。これにより、各ス
イッチカードに第２ラウンドロビン法のポインタが提供
される。スイッチカードのアービタが、ポート制御シス
テムから送信された情報を受信する準備ができると、第
２ラウンドロビン法のポインタが増加される。
【００１６】ウェイティングの修正はテーブル内に保存
されるため、ポート制御システム内のウェイティングに
割り当てられたカウンタが、そのウェイティングが、最
後に修正されてからどの程度の頻度でアービタに送信さ
れたかを数えることができる。ウェイティングがアービ
タに送信されると、カウンタ内の数が１だけ増加する。
送信の数は、ポート制御システムにより、同じテーブル
内に記憶される。
されるため、ポート制御システム内のウェイティングに
割り当てられたカウンタが、そのウェイティングが、最
後に修正されてからどの程度の頻度でアービタに送信さ
れたかを数えることができる。ウェイティングがアービ
タに送信されると、カウンタ内の数が１だけ増加する。
送信の数は、ポート制御システムにより、同じテーブル
内に記憶される。
【００１７】この数に基づいて、ポート制御システムが
ウェイティングの優先順位を決定する。少数の送信を既
に実行した結果、ウェイティングの優先順位が高くな
る。ウェイティングが変更すると、ポインタがゼロに初
期化される。修正済みのウェイティングの数が、ポート
制御システム及びアービタ間のリンクの帯域を超えた場
合、ウェイティングの優先順位に基づいて、最初に送信
するウェイティングが決定される。各修正済みのウェイ
ティングに最大の送信数を定義するために、カウンタを
使用することができる。各修正済みウェイティングの最
大送信数が１に設定された場合、その結果、修正済みの
ウェイティングがアービタの１つのみに送信される。
ウェイティングの優先順位を決定する。少数の送信を既
に実行した結果、ウェイティングの優先順位が高くな
る。ウェイティングが変更すると、ポインタがゼロに初
期化される。修正済みのウェイティングの数が、ポート
制御システム及びアービタ間のリンクの帯域を超えた場
合、ウェイティングの優先順位に基づいて、最初に送信
するウェイティングが決定される。各修正済みのウェイ
ティングに最大の送信数を定義するために、カウンタを
使用することができる。各修正済みウェイティングの最
大送信数が１に設定された場合、その結果、修正済みの
ウェイティングがアービタの１つのみに送信される。
【００１８】ポート制御システムが、最も新しく送信さ
れたウェイティングを第２テーブル内に記憶する。ポー
ト制御システムは、テーブルを使用して、最も新しく送
信されたウェイティングと現在のウェイティングとの間
に差分を作成する。各ウェイティングについて決定され
たこの差分から、最大差分が決定され、対応するウェイ
ティングがアービタへ送信される。
れたウェイティングを第２テーブル内に記憶する。ポー
ト制御システムは、テーブルを使用して、最も新しく送
信されたウェイティングと現在のウェイティングとの間
に差分を作成する。各ウェイティングについて決定され
たこの差分から、最大差分が決定され、対応するウェイ
ティングがアービタへ送信される。
【００１９】さらに、各アービタについて、各出力ポー
トのこのアービタに既に送信されたウェイティングで、
テーブルが個別に作成される。このテーブルは、１つの
アービタに既知のウェイティングを含む。このアービタ
へ最も新しく送信されたウェイティングと現在のウェイ
ティグとの間の差分が、各出力ポートについて個別に計
算され、総ての差分の内の最大差分が決定される。この
最大差分を用いて、アービタへ送信されるウェイティン
グを決定することができる。最大差分は複数のウェイテ
ィング間で等しくなくてはならないため、第１ラウンド
ロビン法が、どのウェイティングを送信するかを決定す
る。
トのこのアービタに既に送信されたウェイティングで、
テーブルが個別に作成される。このテーブルは、１つの
アービタに既知のウェイティングを含む。このアービタ
へ最も新しく送信されたウェイティングと現在のウェイ
ティグとの間の差分が、各出力ポートについて個別に計
算され、総ての差分の内の最大差分が決定される。この
最大差分を用いて、アービタへ送信されるウェイティン
グを決定することができる。最大差分は複数のウェイテ
ィング間で等しくなくてはならないため、第１ラウンド
ロビン法が、どのウェイティングを送信するかを決定す
る。
【００２０】ポート制御システムは、セルの優先順位と
クラス、及び／又は、出力キューのキューイング時間あ
るいはサイズに関する情報を含む。ウェイティングはこ
の上方から作成される。この情報は、各アービタについ
て個別に記憶される。各テーブルは情報の一部分を受け
取り、対応するテーブルの全部分が総ての情報を生み出
す。
クラス、及び／又は、出力キューのキューイング時間あ
るいはサイズに関する情報を含む。ウェイティングはこ
の上方から作成される。この情報は、各アービタについ
て個別に記憶される。各テーブルは情報の一部分を受け
取り、対応するテーブルの全部分が総ての情報を生み出
す。
【００２１】セルの、ポート制御システムへの到達、又
は、同システムからの出発により、待機しているか、除
去された出力キューの状態（例えばサイズ）に修正を加
えることができる。これにより、この出力キューに関す
る情報が変更され、この修正がアービタのテーブルの１
つに送信される。総てのアービタの総てのテーブル内に
修正が記述されているわけではないので、修正を送信す
るアービタのテーブルを選択する必要がある。この選択
は、ラウンドロビン法の手段により達成できる。
は、同システムからの出発により、待機しているか、除
去された出力キューの状態（例えばサイズ）に修正を加
えることができる。これにより、この出力キューに関す
る情報が変更され、この修正がアービタのテーブルの１
つに送信される。総てのアービタの総てのテーブル内に
修正が記述されているわけではないので、修正を送信す
るアービタのテーブルを選択する必要がある。この選択
は、ラウンドロビン法の手段により達成できる。
【００２２】出力キューについての情報は、その一部分
がいくつかのテーブルに記憶されるため、総てのテーブ
ルを修正する必要はない。複数のテーブルにかけての情
報の補助的な分配により、前記情報の各部分は１つのテ
ーブルのみに記憶される。１つのテーブルのみを修正す
ることで、出力キューの状態が修正される。テーブルの
選択は、いくつかの方法の手段により達成できる（例え
ば、第１、第２ラウンドロビン、又は、各仮想出力キュ
ーについての、情報の均等分配）。
がいくつかのテーブルに記憶されるため、総てのテーブ
ルを修正する必要はない。複数のテーブルにかけての情
報の補助的な分配により、前記情報の各部分は１つのテ
ーブルのみに記憶される。１つのテーブルのみを修正す
ることで、出力キューの状態が修正される。テーブルの
選択は、いくつかの方法の手段により達成できる（例え
ば、第１、第２ラウンドロビン、又は、各仮想出力キュ
ーについての、情報の均等分配）。
【００２３】アービタのテーブル内にある情報に基づい
て、ポート制御システムがこのアービタについてウェイ
ティングを計算する。ウェイティングはアービタの非常
に上質な計算を生じるため、ポート制御システム及びア
ービタ間の接続の一定の低帯域により、パケットスイッ
チ装置の送信値が増加する。
て、ポート制御システムがこのアービタについてウェイ
ティングを計算する。ウェイティングはアービタの非常
に上質な計算を生じるため、ポート制御システム及びア
ービタ間の接続の一定の低帯域により、パケットスイッ
チ装置の送信値が増加する。
【００２４】本発明は、パケットを出力キュー内に配置
及び記憶し、前記出力キューの状態に関する情報を含ん
だクロックド・ウェイティングを生成及び修正する、ラ
インカードのポート制御システムに関する。ポート制御
システムは、ラウンドロビン法を用いてテーブルから選
択した修正済みのウェイティングをアービタに送信す
る。
及び記憶し、前記出力キューの状態に関する情報を含ん
だクロックド・ウェイティングを生成及び修正する、ラ
インカードのポート制御システムに関する。ポート制御
システムは、ラウンドロビン法を用いてテーブルから選
択した修正済みのウェイティングをアービタに送信す
る。
【００２５】さらに、本発明は、複数のスイッチカード
及び複数のラインカードを備えたパケットスイッチ装置
用のスイッチ方法に関する。各スイッチカードは、クロ
スポイント・マトリックスと、クロスポイント・マトリ
ックスを制御するためのアービタとによって構成されて
いる。各ラインカードは、少なくとも１つのポート制御
システムで構成されており、ここで、ポート制御システ
ムがパケットを出力キュー内に記憶及び配置し、クロッ
クトウェイティングを生成及び修正する。ウェイティン
グは、出力キューの状態に関する情報を含んでいる。テ
ーブルから、修正済みのウェイティングが選択され、ラ
ウンドロビン法を用いて、このウェイティングがアービ
タに送信される。
及び複数のラインカードを備えたパケットスイッチ装置
用のスイッチ方法に関する。各スイッチカードは、クロ
スポイント・マトリックスと、クロスポイント・マトリ
ックスを制御するためのアービタとによって構成されて
いる。各ラインカードは、少なくとも１つのポート制御
システムで構成されており、ここで、ポート制御システ
ムがパケットを出力キュー内に記憶及び配置し、クロッ
クトウェイティングを生成及び修正する。ウェイティン
グは、出力キューの状態に関する情報を含んでいる。テ
ーブルから、修正済みのウェイティングが選択され、ラ
ウンドロビン法を用いて、このウェイティングがアービ
タに送信される。
【００２６】次に、図面に示す実施形態の例証を参照し
て本発明をさらに説明するが、本発明はこれに規制され
るものではない。
て本発明をさらに説明するが、本発明はこれに規制され
るものではない。
【００２７】
【発明の実施の形態】図１に示すパケットスイッチ装置
は、２つのラインカード１、２と、複数のスイッチカー
ド３乃至５とから構成されている。ラインカード１、２
は、光送信ユニット、フレーム生成器、ネットワークプ
ロセッサ等の、実施形態の例を記述する上で関連性のな
い、従って図示しない様々な構成部分と、実施形態の例
に顕著なポート制御システム６、７とにより構成されて
いる。しばしば、制御システムの数は２つよりも相等に
多いが、この実施形態の例では明確性の理由から２つに
限定されている。各スイッチカード３乃至５は、クロス
ポイント・マトリックス８とアービタ９とにより構成さ
れている。いずれの場合においても、並列動作スイッチ
カード３乃至５の各々のアービタ９及びクロスポイント
・マトリックス８の両方は、ポート制御システム６、７
と接続している。
は、２つのラインカード１、２と、複数のスイッチカー
ド３乃至５とから構成されている。ラインカード１、２
は、光送信ユニット、フレーム生成器、ネットワークプ
ロセッサ等の、実施形態の例を記述する上で関連性のな
い、従って図示しない様々な構成部分と、実施形態の例
に顕著なポート制御システム６、７とにより構成されて
いる。しばしば、制御システムの数は２つよりも相等に
多いが、この実施形態の例では明確性の理由から２つに
限定されている。各スイッチカード３乃至５は、クロス
ポイント・マトリックス８とアービタ９とにより構成さ
れている。いずれの場合においても、並列動作スイッチ
カード３乃至５の各々のアービタ９及びクロスポイント
・マトリックス８の両方は、ポート制御システム６、７
と接続している。
【００２８】一定長のデータパケットは指定されたセル
である。一定長のセルは、スイッチ中におけるその扱い
が、サイズが変動するパケットよりも容易であるため、
到着するパケットがラインカード１、２内で一定長のセ
ルに分割され、出力キュー内の一時的な記憶装置に入れ
られる。これに続く、各入力ポートの出力ポートへのス
イッチの成功、すなわち付値の受諾において、出力キュ
ーからセルが取り除かれる。
である。一定長のセルは、スイッチ中におけるその扱い
が、サイズが変動するパケットよりも容易であるため、
到着するパケットがラインカード１、２内で一定長のセ
ルに分割され、出力キュー内の一時的な記憶装置に入れ
られる。これに続く、各入力ポートの出力ポートへのス
イッチの成功、すなわち付値の受諾において、出力キュ
ーからセルが取り除かれる。
【００２９】ポート制御システム１、２のタスクは、出
力キュー内に到着するセルを、その優先順位と、パケッ
トスイッチ装置の望ましい出力ポート（ターゲットの出
力ポート）に従って配置する。この配置は指定された仮
想出力キュー（ＶＯＱ）である。ポート制御システム
は、ウェイティングを用いて、入力ポート内にあるセル
をスイッチすべきか、及び、その緊急性をアービタに通
知する。ウェイティングは、パケットの優先順位と分
類、及び／又は、出力キューのキューイング時間又はサ
イズに関する情報を含むことができる。
力キュー内に到着するセルを、その優先順位と、パケッ
トスイッチ装置の望ましい出力ポート（ターゲットの出
力ポート）に従って配置する。この配置は指定された仮
想出力キュー（ＶＯＱ）である。ポート制御システム
は、ウェイティングを用いて、入力ポート内にあるセル
をスイッチすべきか、及び、その緊急性をアービタに通
知する。ウェイティングは、パケットの優先順位と分
類、及び／又は、出力キューのキューイング時間又はサ
イズに関する情報を含むことができる。
【００３０】各スイッチカード３乃至５のアービタ９
は、パケットスイッチ装置の入力ポート及び出力ポート
のリンケージについてのクロスポイント・マトリックス
８の最良の構成を、クロックド・サイクルとして知られ
る規則的間隔で計算する。このアービタ９の計算はポー
ト制御システム６、７のウェイティングに基づいてお
り、ここで、セルは、出力ポートにスイッチされるべく
出力キュー内で待機している。このリンケージは２つの
条件を満たす必要がある。スイッチカードのクロックド
・サイクル内で、１つのリンケージは、パケットスイッ
チ装置の複数の出力ポートを１つの入力ポートと、及び
／又は、複数の入力ポートを１つの出力ポートと、リン
クしてはならない。アービタ９は、ポート制御システム
６、７により受け取った現在のウェイティングの総てを
含み、各クロックド・サイクルにおいて、クロスポイン
ト・マトリックス８の計算した構成を、ポート制御シス
テム６、７、クロスポイント・マトリックス８へ送信す
る。
は、パケットスイッチ装置の入力ポート及び出力ポート
のリンケージについてのクロスポイント・マトリックス
８の最良の構成を、クロックド・サイクルとして知られ
る規則的間隔で計算する。このアービタ９の計算はポー
ト制御システム６、７のウェイティングに基づいてお
り、ここで、セルは、出力ポートにスイッチされるべく
出力キュー内で待機している。このリンケージは２つの
条件を満たす必要がある。スイッチカードのクロックド
・サイクル内で、１つのリンケージは、パケットスイッ
チ装置の複数の出力ポートを１つの入力ポートと、及び
／又は、複数の入力ポートを１つの出力ポートと、リン
クしてはならない。アービタ９は、ポート制御システム
６、７により受け取った現在のウェイティングの総てを
含み、各クロックド・サイクルにおいて、クロスポイン
ト・マトリックス８の計算した構成を、ポート制御シス
テム６、７、クロスポイント・マトリックス８へ送信す
る。
【００３１】スイッチカード３乃至５は並列動作される
ため、各スイッチカード３乃至５の動作値は、ポート制
御システム６、７の内部動作値よりも低い。そのため、
スイッチカード３乃至５のクロックド・サイクルはポー
ト制御システム１、２の内部クロックド・サイクルより
も長い。ポート制御システム１、２は、複数のスイッチ
カード３乃至５と同時に接続するため、複数のスイッチ
カード３乃至５で同時に動作できるインターフェースが
必要である。ポート制御システム６、７の内部動作値
は、スイッチカード３乃至５の動作値の３倍である。
ため、各スイッチカード３乃至５の動作値は、ポート制
御システム６、７の内部動作値よりも低い。そのため、
スイッチカード３乃至５のクロックド・サイクルはポー
ト制御システム１、２の内部クロックド・サイクルより
も長い。ポート制御システム１、２は、複数のスイッチ
カード３乃至５と同時に接続するため、複数のスイッチ
カード３乃至５で同時に動作できるインターフェースが
必要である。ポート制御システム６、７の内部動作値
は、スイッチカード３乃至５の動作値の３倍である。
【００３２】ポート制御システムは、アービタ９が計算
した構成と、リンケージを受け取ると、スイッチカード
の次のクロックド・サイクルにおいて、接続されるスイ
ッチカード３乃至５を知る。
した構成と、リンケージを受け取ると、スイッチカード
の次のクロックド・サイクルにおいて、接続されるスイ
ッチカード３乃至５を知る。
【００３３】図２に示す入力ポートのポート制御システ
ムは、仮想出力キュー（ＶＯＱ）を記憶するための記憶
装置ユニット１０、ＶＯＱの状態を記憶するための第２
記憶装置ユニット１１、第１、第２決定ユニット１２、
１３を備えている。第１決定ユニット１２は、どのウェ
イティングをアービタに送信するかを決定し、第２決定
ユニット１３は、ポート制御システムに記憶されたセル
のどれを、事前に選択した出力ポートへ送るかを決定す
る。ポート制御システムは、複数のアービタ及び複数の
クロスポイント・マトリックスへのリンケージを確実に
するインターフェース１４を備えている。
ムは、仮想出力キュー（ＶＯＱ）を記憶するための記憶
装置ユニット１０、ＶＯＱの状態を記憶するための第２
記憶装置ユニット１１、第１、第２決定ユニット１２、
１３を備えている。第１決定ユニット１２は、どのウェ
イティングをアービタに送信するかを決定し、第２決定
ユニット１３は、ポート制御システムに記憶されたセル
のどれを、事前に選択した出力ポートへ送るかを決定す
る。ポート制御システムは、複数のアービタ及び複数の
クロスポイント・マトリックスへのリンケージを確実に
するインターフェース１４を備えている。
【００３４】入力ポートへ到着したセル１５は、ポート
制御システム６により、その優先順位及びターゲットの
出力ポートの関数として、第１記憶装置１０内のＶＯＱ
に記憶される。同時に、到着したセルによって修正され
たＶＯＱの状態が記憶装置ユニット１１に記憶される。
制御システム６により、その優先順位及びターゲットの
出力ポートの関数として、第１記憶装置１０内のＶＯＱ
に記憶される。同時に、到着したセルによって修正され
たＶＯＱの状態が記憶装置ユニット１１に記憶される。
【００３５】ＶＯＱは状態によって説明される。ＶＯＱ
の状態は、ＶＯＱの長さ又はサイズを表すことができ
る。ＶＯＱの状態は第２記憶装置ユニット１１に記憶さ
れる。その状態に基づいて、第１決定ユニット１０が、
インターフェース１４を介してアービタ９に送信された
ウェイティングを選択する。
の状態は、ＶＯＱの長さ又はサイズを表すことができ
る。ＶＯＱの状態は第２記憶装置ユニット１１に記憶さ
れる。その状態に基づいて、第１決定ユニット１０が、
インターフェース１４を介してアービタ９に送信された
ウェイティングを選択する。
【００３６】アービタ９がインターフェース１４に送信
した結果（承認）は、ポート制御システムがセル１５に
送信できる出力ポートを示す。決定ユニット１３によっ
て結果に割当てられるのは、選択した出力ポートにスイ
ッチされたセル１５である。同時に、スイッチされたセ
ルによって修正されたＶＯＱの状態が記憶装置ユニット
１１に記憶される。スイッチ後に、セルは記憶装置ユニ
ット１０から取り除かれる。
した結果（承認）は、ポート制御システムがセル１５に
送信できる出力ポートを示す。決定ユニット１３によっ
て結果に割当てられるのは、選択した出力ポートにスイ
ッチされたセル１５である。同時に、スイッチされたセ
ルによって修正されたＶＯＱの状態が記憶装置ユニット
１１に記憶される。スイッチ後に、セルは記憶装置ユニ
ット１０から取り除かれる。
【００３７】図３は、記憶装置ユニット１０に記憶され
た複数のＶＯＱ１６乃至１８を示す。
た複数のＶＯＱ１６乃至１８を示す。
【００３８】ＶＯＱ１６は、ターゲット出力ポートとし
て出力ポート０１を指定されたセルを含む。ＶＯＱ１７
は、ターゲット出力ポート０２にスイッチされるセルを
含み、ＶＯＱ１８は、ターゲット出力ポートとして出力
ポート０３に指定されたセルを示す。入力ポート及び出
力ポートの数は３つに制限されているが、例えば６４の
値に達することもできる。
て出力ポート０１を指定されたセルを含む。ＶＯＱ１７
は、ターゲット出力ポート０２にスイッチされるセルを
含み、ＶＯＱ１８は、ターゲット出力ポートとして出力
ポート０３に指定されたセルを示す。入力ポート及び出
力ポートの数は３つに制限されているが、例えば６４の
値に達することもできる。
【００３９】そのターゲット出力ポートに従って、ポー
ト制御システム６に到達するセル１５がＶＯＱ１６乃至
１８のうちの１つに配置される。決定ユニット１３が、
アービタ９が送信した結果を用いて、ＶＯＱ１６乃至１
８の１つのセル１５を選択した出力ポートにスイッチす
る。
ト制御システム６に到達するセル１５がＶＯＱ１６乃至
１８のうちの１つに配置される。決定ユニット１３が、
アービタ９が送信した結果を用いて、ＶＯＱ１６乃至１
８の１つのセル１５を選択した出力ポートにスイッチす
る。
【００４０】図４は、ウェイティング２２乃至２４の生
成を明示している。生成器ユニット１９乃至２１の各々
が出力ポートに割り当てられて、記憶装置ユニット１１
に記憶され且つこの出力ポートに属するＶＯＱの状態を
評価する。
成を明示している。生成器ユニット１９乃至２１の各々
が出力ポートに割り当てられて、記憶装置ユニット１１
に記憶され且つこの出力ポートに属するＶＯＱの状態を
評価する。
【００４１】記憶ユニット１１に記憶されたＶＯＱの状
態を使用して、生成器ユニット１９がウェイティング２
２を計算する。関連するＶＯＱの状態を使用して類推に
より、生成器ユニット２０によってウェイティング２３
が、生成器ユニット２１によってウェイティング２４が
決定される。ウェイティング２２乃至２４の決定は、生
成器１９乃至２１によって実行された機能に依存する。
態を使用して、生成器ユニット１９がウェイティング２
２を計算する。関連するＶＯＱの状態を使用して類推に
より、生成器ユニット２０によってウェイティング２３
が、生成器ユニット２１によってウェイティング２４が
決定される。ウェイティング２２乃至２４の決定は、生
成器１９乃至２１によって実行された機能に依存する。
【００４２】図５は、第１ラウンドロビン法３０、第２
ラウンドロビン法３２の２つの動作方法を示しており、
これらの方法は、アービタにそれぞれ送信するウェイテ
ィング２５乃至２９を選択するものである。これによ
り、ウェイティング２５、２７は修正され、ウェイティ
ング２６、２８、２９は不変のままである。
ラウンドロビン法３２の２つの動作方法を示しており、
これらの方法は、アービタにそれぞれ送信するウェイテ
ィング２５乃至２９を選択するものである。これによ
り、ウェイティング２５、２７は修正され、ウェイティ
ング２６、２８、２９は不変のままである。
【００４３】修正されたウェイティング２５、２７か
ら、第１ラウンドロビン法３０が、アービタ９へ送信す
るウェイティングを決定する。修正されたウェイティン
グがない場合には、第２ラウンドロビン法３２が、ウェ
イティング２５乃至２９の内のどれを送信するかを決定
する。ポートシステム６の次のクロックド・サイクルで
は、第１ラウンドロビン法３０が、アービタ９へ送信す
る、一番新しく修正したウェイティング２５を決定す
る。
ら、第１ラウンドロビン法３０が、アービタ９へ送信す
るウェイティングを決定する。修正されたウェイティン
グがない場合には、第２ラウンドロビン法３２が、ウェ
イティング２５乃至２９の内のどれを送信するかを決定
する。ポートシステム６の次のクロックド・サイクルで
は、第１ラウンドロビン法３０が、アービタ９へ送信す
る、一番新しく修正したウェイティング２５を決定す
る。
【００４４】各スイッチカードに、第２ラウンドロビン
法３２のポインタが提供される。このポインタは、第１
ラウンドロビン法及び第２ラウンドロビン法３２の両方
について、ウェイティングをマーキングする補助として
機能する。第２ラウンドロビン法３２のポインタは、ス
イッチカード５のアービタ９が、ポート制御システム６
により送信された情報を受信する準備ができた際にイン
クリメントされる。第１ラウンドロビン法３０のポイン
タは、ポート制御システム６の各クロックド・サイクル
において、次の修正されたウェイティング２７へと増加
される。ポインタの増加は、複数のインクリメントによ
り、又は、論理回路の適切な組み合わせにより実施でき
る。どちらのオプションを用いても、ポインタはＮを法
とする関数を実行する。ここで、Ｎは出力ポートの数を
示す。新規のウェイティングがない場合には、第１ラウ
ンドロビン法のポインタは修正されない。
法３２のポインタが提供される。このポインタは、第１
ラウンドロビン法及び第２ラウンドロビン法３２の両方
について、ウェイティングをマーキングする補助として
機能する。第２ラウンドロビン法３２のポインタは、ス
イッチカード５のアービタ９が、ポート制御システム６
により送信された情報を受信する準備ができた際にイン
クリメントされる。第１ラウンドロビン法３０のポイン
タは、ポート制御システム６の各クロックド・サイクル
において、次の修正されたウェイティング２７へと増加
される。ポインタの増加は、複数のインクリメントによ
り、又は、論理回路の適切な組み合わせにより実施でき
る。どちらのオプションを用いても、ポインタはＮを法
とする関数を実行する。ここで、Ｎは出力ポートの数を
示す。新規のウェイティングがない場合には、第１ラウ
ンドロビン法のポインタは修正されない。
【００４５】図６に示すテーブル３３は、ウェイティン
グ２５乃至２９に割り当てられ、且つ、ウェイティング
２５乃至２９のアービタへの多数の送信を表すいくつか
の値を含む。
グ２５乃至２９に割り当てられ、且つ、ウェイティング
２５乃至２９のアービタへの多数の送信を表すいくつか
の値を含む。
【００４６】ポート制御システムのカウンタにより、各
ウェイティングのアービタ９への多数の送信を記憶する
ことが可能である。ウェイティングがアービタ９に送信
されると、カウンタ内の数が１だけ増加する。送信の数
は、ポート制御システムによりテーブル３３内に記憶さ
れる。この数に基づき、ポート制御システムはウェイテ
ィングの優先順位を決定する。既に実行された少数の送
信は、優先順位の高いウェイティングとなる。最初に送
信するウェイティングの選択は、ウェイティングの優先
順位によって決定される。
ウェイティングのアービタ９への多数の送信を記憶する
ことが可能である。ウェイティングがアービタ９に送信
されると、カウンタ内の数が１だけ増加する。送信の数
は、ポート制御システムによりテーブル３３内に記憶さ
れる。この数に基づき、ポート制御システムはウェイテ
ィングの優先順位を決定する。既に実行された少数の送
信は、優先順位の高いウェイティングとなる。最初に送
信するウェイティングの選択は、ウェイティングの優先
順位によって決定される。
【００４７】ポート制御システムは、テーブル３３の値
から最少数を決定する。テーブル３３はウェイティング
２８について最少数の送信を指定するため、ウェイティ
ング２８はアービタ９へ送信される。ウェイティングの
値が変更すると、カウンタがゼロで初期化される。
から最少数を決定する。テーブル３３はウェイティング
２８について最少数の送信を指定するため、ウェイティ
ング２８はアービタ９へ送信される。ウェイティングの
値が変更すると、カウンタがゼロで初期化される。
【００４８】カウンタは、各修正されたウェイティング
２５、２７について、最大数の送信を決定するために使
用できる。各修正されたウェイティング２５、２７につ
いての最大数の送信が１と定義されている場合、修正さ
れたウェイティング２５、２７がアービタ９の内の１つ
のみに送信される。その結果、カウンタをシングルビッ
トで実現することができる。ウェイティングの送信の修
正がテーブルから取られる場合、又は、未修正にリセッ
トされた場合は、カウンタは必要ない。
２５、２７について、最大数の送信を決定するために使
用できる。各修正されたウェイティング２５、２７につ
いての最大数の送信が１と定義されている場合、修正さ
れたウェイティング２５、２７がアービタ９の内の１つ
のみに送信される。その結果、カウンタをシングルビッ
トで実現することができる。ウェイティングの送信の修
正がテーブルから取られる場合、又は、未修正にリセッ
トされた場合は、カウンタは必要ない。
【００４９】図７は、２つのテーブル３４、３５を示
す。テーブル３４は、各出力ポートについて最も新し
く、各スイッチカードのアービタ９に送信された複数の
ウェイティングを含む。テーブル３５は、最も新しく送
信されたウェイティングと現在のウェイティング２５乃
至２９との間の各場合において決定された差分を含む。
す。テーブル３４は、各出力ポートについて最も新し
く、各スイッチカードのアービタ９に送信された複数の
ウェイティングを含む。テーブル３５は、最も新しく送
信されたウェイティングと現在のウェイティング２５乃
至２９との間の各場合において決定された差分を含む。
【００５０】テーブル３４では、ポート制御システム
が、最も新しく送信されたウェイティングを記憶する。
このテーブルを使用して、ポート制御システムは、最も
新しく送信されたウェイティングと現在のウェイティン
グ２５乃至２９との間の差分を形成する。ウェイティン
グ２５乃至２９と同様に、出力ポートに差分がそれぞれ
割り当てられる。この決定された差分から、ウェイティ
ング２８に対応する最大差分が決定される。次に、関連
するウェイティング２８がアービタへ送信される。
が、最も新しく送信されたウェイティングを記憶する。
このテーブルを使用して、ポート制御システムは、最も
新しく送信されたウェイティングと現在のウェイティン
グ２５乃至２９との間の差分を形成する。ウェイティン
グ２５乃至２９と同様に、出力ポートに差分がそれぞれ
割り当てられる。この決定された差分から、ウェイティ
ング２８に対応する最大差分が決定される。次に、関連
するウェイティング２８がアービタへ送信される。
【００５１】図８は複数のテーブル３４を示す。各テー
ブル３４がアービタ９に割り当てられている。各アービ
タ９について、このアービタに最も新しく送信された各
出力ポートのウェイティングがテーブル３４の１つに記
憶される。この方法で、各テーブル３４が、関連するア
ービタ９に既知のウェイティングを受信する。
ブル３４がアービタ９に割り当てられている。各アービ
タ９について、このアービタに最も新しく送信された各
出力ポートのウェイティングがテーブル３４の１つに記
憶される。この方法で、各テーブル３４が、関連するア
ービタ９に既知のウェイティングを受信する。
【００５２】アービタ９に対応する特定のテーブル３４
を使用して、各々の最も新しく送信されたウェイティン
グと現在のウェイティング２５乃至２９との差分が計算
される。ウェイティング２５乃至２９について、出力ポ
ートに差分がそれぞれ指定される。決定した差分から、
ウェイティング２８に対応する最大差分が決定される。
次に、対応するウェイティング２８が対応するアービタ
に送信される。
を使用して、各々の最も新しく送信されたウェイティン
グと現在のウェイティング２５乃至２９との差分が計算
される。ウェイティング２５乃至２９について、出力ポ
ートに差分がそれぞれ指定される。決定した差分から、
ウェイティング２８に対応する最大差分が決定される。
次に、対応するウェイティング２８が対応するアービタ
に送信される。
【００５３】図９は複数の記憶装置ユニット１１を示
し、これら記憶装置ユニットの各々がアービタに割り当
てられており、また、特定のアービタ９に割り当てられ
たＶＯＱの特定の状態を含んでいる。テーブル３４、３
５はそれぞれアービタ９に割り当てられている。
し、これら記憶装置ユニットの各々がアービタに割り当
てられており、また、特定のアービタ９に割り当てられ
たＶＯＱの特定の状態を含んでいる。テーブル３４、３
５はそれぞれアービタ９に割り当てられている。
【００５４】各記憶装置ユニット１０のＶＯＱの状態を
用いて、生成器１９乃至２１が、現在のウェイティング
２２乃至２４を各アービタ９について計算する。各アー
ビタ９について、アービタ９に最も新しく送信されたウ
ェイティングが、各出力ポートについて、テーブル３４
に記憶される。ポート制御システムは、各アービタ９に
ついて、テーブル３５内の、現在のウェイティング２２
乃至２４の間と、テーブル３４の対応する最も新しく送
信されたウェイティングとの差から、最大差分を決定
し、対応するウェイティングをアービタ９へ送信する。
用いて、生成器１９乃至２１が、現在のウェイティング
２２乃至２４を各アービタ９について計算する。各アー
ビタ９について、アービタ９に最も新しく送信されたウ
ェイティングが、各出力ポートについて、テーブル３４
に記憶される。ポート制御システムは、各アービタ９に
ついて、テーブル３５内の、現在のウェイティング２２
乃至２４の間と、テーブル３４の対応する最も新しく送
信されたウェイティングとの差から、最大差分を決定
し、対応するウェイティングをアービタ９へ送信する。
【００５５】図１０は、ＶＯＱの状態の修正の分配を示
す。複数の記憶装置ユニット１１にわたって分配された
ＶＯＱの最新状態が、各クロックド・サイクルで、テー
ブル３６に記憶される。各記憶装置ユニット１１は、そ
れぞれの場合において、このアービタ９に指定されたＶ
ＯＱの状態に関する情報の一部分を含む。各ＶＯＱにつ
いて、全体状態の一部分が各アービタ９内に個別に記憶
される。この状態の部分が、補足的な方法で相互に補助
するため、２つの部分が同じ情報を含むことになる。
す。複数の記憶装置ユニット１１にわたって分配された
ＶＯＱの最新状態が、各クロックド・サイクルで、テー
ブル３６に記憶される。各記憶装置ユニット１１は、そ
れぞれの場合において、このアービタ９に指定されたＶ
ＯＱの状態に関する情報の一部分を含む。各ＶＯＱにつ
いて、全体状態の一部分が各アービタ９内に個別に記憶
される。この状態の部分が、補足的な方法で相互に補助
するため、２つの部分が同じ情報を含むことになる。
【００５６】これが、ＶＯＱの全体値の例を用いて部分
値に分割されることで、部分値の合計がＶＯＱの全体値
に対応する。ＶＯＱ内のセルのキューイング時間の例を
使用して、ＶＯＱのキューイング時間の全体合計が部分
値に分割される。
値に分割されることで、部分値の合計がＶＯＱの全体値
に対応する。ＶＯＱ内のセルのキューイング時間の例を
使用して、ＶＯＱのキューイング時間の全体合計が部分
値に分割される。
【００５７】各記憶装置ユニット１１に含まれる情報に
基づき、生成器ユニット１９乃至２１が、各アービタに
ついてウェイティング２２乃至２４を計算する。
基づき、生成器ユニット１９乃至２１が、各アービタに
ついてウェイティング２２乃至２４を計算する。
【００５８】セルがポート制御システムに到達し又はこ
れを離れた結果、前記セルが組み込まれるか又は除去さ
れるという修正がＶＯＱになされる。ＶＯＱの全体状態
がこのようにして修正され、この修正がアービタ９の記
憶装置ユニット１１の１つへ送信されることで、状態の
一部分が修正される。修正は総てのアービタの総ての記
憶装置ユニット内に記述されないため、ＶＯＱ状態を修
正するアービタの記憶装置ユニット１１を選択する必要
がある。この選択を実行する方法は、いくつかある。
れを離れた結果、前記セルが組み込まれるか又は除去さ
れるという修正がＶＯＱになされる。ＶＯＱの全体状態
がこのようにして修正され、この修正がアービタ９の記
憶装置ユニット１１の１つへ送信されることで、状態の
一部分が修正される。修正は総てのアービタの総ての記
憶装置ユニット内に記述されないため、ＶＯＱ状態を修
正するアービタの記憶装置ユニット１１を選択する必要
がある。この選択を実行する方法は、いくつかある。
【００５９】選択は単一のラウンドロビン法で実行でき
る。以下に、これを行うためのいくつかのオプションを
示す。
る。以下に、これを行うためのいくつかのオプションを
示す。
【００６０】１．ポート制御システムの各クロックド・
サイクルにおいて、ラウンドロビン法のポインタが次の
記憶装置ユニット１１を参照する。 ２．ポート制御システムに到達する各セルについて、ラ
ウンドロビン法のポインタが次の記憶装置ユニット１１
を参照する。 ３．ラウンドロビン法のポインタが次の記憶装置ユニッ
ト１１を参照する。 ４．全体状態の各個別の修正について、ラウンドロビン
法のポインタが次の記憶措置ユニット１１を参照する。
サイクルにおいて、ラウンドロビン法のポインタが次の
記憶装置ユニット１１を参照する。 ２．ポート制御システムに到達する各セルについて、ラ
ウンドロビン法のポインタが次の記憶装置ユニット１１
を参照する。 ３．ラウンドロビン法のポインタが次の記憶装置ユニッ
ト１１を参照する。 ４．全体状態の各個別の修正について、ラウンドロビン
法のポインタが次の記憶措置ユニット１１を参照する。
【００６１】選択は、第２ラウンドロビン法によって行
うことができる。これにより、第１ラウンドロビン法が
ポート制御システムの入力ポートと関連し、第２ラウン
ドロビン法がスイッチカード３乃至４と関連する。第１
ラウンドロビン法を実行するためのオプションを以下に
示す。
うことができる。これにより、第１ラウンドロビン法が
ポート制御システムの入力ポートと関連し、第２ラウン
ドロビン法がスイッチカード３乃至４と関連する。第１
ラウンドロビン法を実行するためのオプションを以下に
示す。
【００６２】１．ポート制御システムの各クロックド・
サイクルにおいて、ラウンドロビン法のポインタが次の
記憶装置ユニット１１を参照する。 ２．到達する各セルについて、ポインタが次の記憶装置
ユニット１１を参照する。
サイクルにおいて、ラウンドロビン法のポインタが次の
記憶装置ユニット１１を参照する。 ２．到達する各セルについて、ポインタが次の記憶装置
ユニット１１を参照する。
【００６３】状態の修正をポインタの指定に変換するた
めに必要な期間は短縮することができ、ここで、修正は
記憶装置ユニット１１内で実行され、そのポインタは、
新規の指定を実行する準備ができた最初のものである。
この方法は、スイッチ動作により実行された修正、若し
くは、到達するセルにより実行された修正のいずれに
も、又は、両方の修正に同時に適用することができる。
めに必要な期間は短縮することができ、ここで、修正は
記憶装置ユニット１１内で実行され、そのポインタは、
新規の指定を実行する準備ができた最初のものである。
この方法は、スイッチ動作により実行された修正、若し
くは、到達するセルにより実行された修正のいずれに
も、又は、両方の修正に同時に適用することができる。
【００６４】さらなる方法は、各ＶＯＱの個別の分配状
態の均一な分配を目的とする。
態の均一な分配を目的とする。
【００６５】ＶＯＱの全体値は１２である。全部で４つ
の記憶装置ユニット１１の各々におけるＶＯＱの部分値
が３である場合、このＶＯＱの状態は均一に分配されて
いる。ＶＯＱの状態は、各セルが到着すると増加し、各
スイッチ動作により減少するため、記憶装置ユニット１
１の選択は、以下の方法の手段により行われる。
の記憶装置ユニット１１の各々におけるＶＯＱの部分値
が３である場合、このＶＯＱの状態は均一に分配されて
いる。ＶＯＱの状態は、各セルが到着すると増加し、各
スイッチ動作により減少するため、記憶装置ユニット１
１の選択は、以下の方法の手段により行われる。
【００６６】１．到着する各セルについて、ＶＯＱ状態
が最小である記憶装置ユニット１１が選択される。複数
のＶＯＱ状態は、同時に等しく小さくなくてはならない
ため、これは、これらの最小のＶＯＱ状態を選択するラ
ウンドロビン法によってさらに決定される。 ２．セルの各スイッチ動作について、ＶＯＱ状態が最大
である記憶装置ユニット１１が選択される。複数のＶＯ
Ｑ状態は等しく大きくなくてはならないため、これは、
これらの最大ＶＯＱ状態を選択するラウンドロビン法に
より、さらに決定される。
が最小である記憶装置ユニット１１が選択される。複数
のＶＯＱ状態は、同時に等しく小さくなくてはならない
ため、これは、これらの最小のＶＯＱ状態を選択するラ
ウンドロビン法によってさらに決定される。 ２．セルの各スイッチ動作について、ＶＯＱ状態が最大
である記憶装置ユニット１１が選択される。複数のＶＯ
Ｑ状態は等しく大きくなくてはならないため、これは、
これらの最大ＶＯＱ状態を選択するラウンドロビン法に
より、さらに決定される。
【００６７】ＶＯＱ状態の値は、例えば、ＶＯＣの値か
ら、又は、このＶＯＱのセルのキューイング期間数から
決定することができる。
ら、又は、このＶＯＱのセルのキューイング期間数から
決定することができる。
【図１】パケットスイッチ装置を示す。
【図２】入力ポートのポート制御システムを示す。
【図３】所望の出力ポートに従い、ポート制御システム
の仮想出力キュー内に配置されたセルを示す。
の仮想出力キュー内に配置されたセルを示す。
【図４】複数のウェイティングの生成を示す。
【図５】動作方法としてのラウンドロビン法を示す。
【図６】ウェイティング１つについての送信の数を備え
たテーブルを示す。
たテーブルを示す。
【図７】最も新しく送信されたウェイティングを備える
テーブルと、最も新しく送信されたウェイティングと現
在のウェイティングとの間の差分を備える第２テーブル
とを示す。
テーブルと、最も新しく送信されたウェイティングと現
在のウェイティングとの間の差分を備える第２テーブル
とを示す。
【図８】最も新しく送信されたウェイティングを備える
アービタに指定されたテーブルと、最も新しく送信され
たウェイティングと現在のウェイティングとの間の差分
を備えるテーブルとを示す。
アービタに指定されたテーブルと、最も新しく送信され
たウェイティングと現在のウェイティングとの間の差分
を備えるテーブルとを示す。
【図９】情報及びウェイティングを備えるアービタに指
定されたテーブルと、最も新しく送信されたウェイティ
ングと、最も新しく送信されたウェイティングと現在の
ウェイティングとの間のウェイティングとを備えるアー
ビタに指定されたテーブルを示す。
定されたテーブルと、最も新しく送信されたウェイティ
ングと、最も新しく送信されたウェイティングと現在の
ウェイティングとの間のウェイティングとを備えるアー
ビタに指定されたテーブルを示す。
【図１０】１つのアービタに指定された複数テーブルへ
の情報の分配を示す。
の情報の分配を示す。
１，２ ラインカード
３，４，５ スイッチカード
６，７ ポート制御システム
８ クロスポイント・マトリックス
９ アービタ
１０ 記憶装置ユニット
１１ 第２記憶装置ユニット
１２ 第１決定ユニット
１３ 第２決定ユニット
１４ インターフェース
１５ セル
１６，１７，１８ ＶＯＱ
１９，２０，２１ 生成器ユニット
２２，２３，２４ ウェイティング
２５，２６，２７，２８，２９ ウェイティング
３０ 第１ラウンドロビン法
３２ 第２ラウンドロビン法
３３ テーブル
３４，３５，３６ テーブル
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 アンドリース、バン、バーゲニンゲン
オランダ国6321、ベーエー、ビルレ、バ
ン、ワヒテンドンクプレイン、１アー
(72)発明者 ハンス、ユルゲン、ロイマーマン
ドイツ連邦共和国アーヘン、クレルモンシ
ュトラーセ、63
(72)発明者 アルマント、エム．エム．レルケンス
オランダ国6416、ハーエス、ヘールレン、
ヨーク、スミットストラート、15
(72)発明者 イエルン、ユンゲルマン
ドイツ連邦共和国アーヘン、アム、バイセ
ンベルク、６
(72)発明者 ライナー、ショーネン
ドイツ連邦共和国アーヘン、レールモンダ
ー、シュトラート、42
Ｆターム(参考） 5K030 GA01 HA08 KX09 KX13 KX18
Claims (8)
- 【請求項１】複数のラインカードを備えているパケット
スイッチ装置であって、前記複数のラインカードの各々
が、出力キュー内にパケットを記憶及び配置し且つ前記
出力キューの状態に関する情報を含むウェイティングを
クロック生成及び修正するためのポート制御システムか
ら構成され、また、複数のスイッチカードが備えられ、
前記複数のスイッチカードの各々が、クロスポイント・
マトリックスと、前記クロスポイント・マトリックスを
制御するためのアービタとから構成され、前記ポート制
御システムの各々が、ラウンドロビン法を用いてテーブ
ルから選択されて修正されたウェイティングを、前記ア
ービタへ送信するために設けられていることを特徴とす
るパケットスイッチ装置。 - 【請求項２】前記ポート制御システムは、修正されたウ
ェイティングがない場合に、第２ラウンドロビン法によ
って、前記アービタへ送信するウェイティングを選択す
るために備えられており、ウェイティングのマーキング
を行うために前記第２ラウンドロビン法のポインタが各
スイッチカードに備えられ、また、前記スイッチカード
の前記アービタが情報を受信する準備ができたときに、
前記ポインタがインクリメントされることを特徴とする
請求項１に記載のパケットスイッチ装置。 - 【請求項３】前記ウェイティングへの最新の修正以降
の、前記ウェイティングの前記アービタへの送信をカウ
ントするために、各ウェイティングに割り当てられたカ
ウンタが前記ポート制御システムに備えられており、 テーブルにおける送信の数を記憶するために、前記ポー
ト制御システムが備えられており、 送信の数の関数として前記ウェイティングの優先順位を
決定し、且つ、優先順位の最も高いウェイティングを前
記アービタへ送信するために、前記ポート制御システム
が備えられており、 前記ウェイティングの最新の修正以降の送信の数を規制
することができることを特徴とする請求項２に記載のパ
ケットスイッチ装置。 - 【請求項４】前記ポート制御システムは、各出力ポート
について最も新しく送信されたウェイティングを含む第
２テーブルを記憶するために備えられており、また、前
記ポート制御システムは、送信されたウェイティングと
現在のウェイティングとの間の差分を決定し且つウェイ
ティング間の最大差分を決定するために備えられている
ことを特徴とする請求項３に記載のパケットスイッチ装
置。 - 【請求項５】最も新しく前記アービタへ送信された前記
ウェイティングを含む個別のテーブルが各出力ポートに
設けられ、前記ポート制御システムは、現在のウェイテ
ィングと最も新しく前記アービタへ送信されたウェイテ
ィングとの間の差分及び最大差分を決定するために備え
られていることを特徴とする請求項４に記載のパケット
スイッチ装置。 - 【請求項６】前記ポート制御システムは、各アービタに
関する情報をテーブルを個別に記憶するために備えられ
ており、前記情報への修正は、前記アービタの情報を含
んだ前記テーブルにわたって分配され、また、前記ポー
ト制御システムは、前記個別テーブルから、各アービタ
にウェイティングを生成するための情報が供給されるこ
とを特徴とする請求項４に記載のパケットスイッチ装
置。 - 【請求項７】パケットを出力キュー内に記憶及び配置
し、 前記出力キューの状態に関する情報を含むウェイティン
グをクロック生成及び修正し、 ラウンドロビン法により、テーブルから選択した修正済
みのウェイティングを前記アービタに送信するためのも
のであることを特徴とする、ラインカードのポート制御
システム。 - 【請求項８】複数のスイッチカードを備えているパケッ
トスイッチ装置のためのスイッチ方法であって、前記ス
イッチカードの各々が、クロスポイント・マトリックス
と、前記クロスポイント・マトリックスを制御するため
のアービタと、複数のラインカードとから構成されてお
り、前記ラインカードの各々が、ポート制御システムに
より構成されており、前記ポート制御システムは、 パケットが出力キュー内に配置及び記憶され、 前記出力キューの状態に関する情報を含んだクロックウ
ェイティングが生成及び修正され、 修正されたウェイティングが、ラウンドロビン法を用い
て前記アービタへ送信されるために、テーブルから選択
されることを特徴とするスイッチ方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE10142460.4 | 2001-08-31 | ||
| DE10142460A DE10142460A1 (de) | 2001-08-31 | 2001-08-31 | Verteilung von Gewichtungen zwischen Portsteuerung und Vermittlungseinheiten einer Paketvermittlungsvorrichtung |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003110599A true JP2003110599A (ja) | 2003-04-11 |
Family
ID=7697083
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002257018A Withdrawn JP2003110599A (ja) | 2001-08-31 | 2002-09-02 | パケットスイッチ装置のポート制御システムとスイッチカードとの間におけるウェイティングの分配 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20030152082A9 (ja) |
| EP (1) | EP1289209A3 (ja) |
| JP (1) | JP2003110599A (ja) |
| DE (1) | DE10142460A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010218170A (ja) * | 2009-03-16 | 2010-09-30 | Ricoh Co Ltd | データ転送装置、情報処理装置、アービトレーション方法及び画像形成システム |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006501749A (ja) * | 2002-10-02 | 2006-01-12 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | パケットスイッチにおける重み適応 |
| US7080168B2 (en) * | 2003-07-18 | 2006-07-18 | Intel Corporation | Maintaining aggregate data counts for flow controllable queues |
| US20070268825A1 (en) * | 2006-05-19 | 2007-11-22 | Michael Corwin | Fine-grain fairness in a hierarchical switched system |
| US9294301B2 (en) * | 2012-09-20 | 2016-03-22 | Arm Limited | Selecting between contending data packets to limit latency differences between sources |
| US10911366B2 (en) * | 2017-06-30 | 2021-02-02 | Intel Corporation | Technologies for balancing throughput across input ports of a multi-stage network switch |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5517495A (en) * | 1994-12-06 | 1996-05-14 | At&T Corp. | Fair prioritized scheduling in an input-buffered switch |
| US5689506A (en) * | 1996-01-16 | 1997-11-18 | Lucent Technologies Inc. | Multicast routing in multistage networks |
| US5689500A (en) * | 1996-01-16 | 1997-11-18 | Lucent Technologies, Inc. | Multistage network having multicast routing congestion feedback |
| US6813274B1 (en) * | 2000-03-21 | 2004-11-02 | Cisco Technology, Inc. | Network switch and method for data switching using a crossbar switch fabric with output port groups operating concurrently and independently |
| US6915372B2 (en) * | 2000-08-31 | 2005-07-05 | Tellabs Operations, Inc. | Methods and apparatus for managing traffic through a buffered crossbar switch fabric |
| US7023840B2 (en) * | 2001-02-17 | 2006-04-04 | Alcatel | Multiserver scheduling system and method for a fast switching element |
| US6999453B1 (en) * | 2001-07-09 | 2006-02-14 | 3Com Corporation | Distributed switch fabric arbitration |
| US6757246B2 (en) * | 2001-08-14 | 2004-06-29 | Pts Corporation | Method and apparatus for weighted arbitration scheduling separately at the input ports and the output ports of a switch fabric |
| US6990072B2 (en) * | 2001-08-14 | 2006-01-24 | Pts Corporation | Method and apparatus for arbitration scheduling with a penalty for a switch fabric |
-
2001
- 2001-08-31 DE DE10142460A patent/DE10142460A1/de not_active Withdrawn
-
2002
- 2002-08-30 EP EP02102244A patent/EP1289209A3/de not_active Withdrawn
- 2002-08-30 US US10/232,014 patent/US20030152082A9/en not_active Abandoned
- 2002-09-02 JP JP2002257018A patent/JP2003110599A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010218170A (ja) * | 2009-03-16 | 2010-09-30 | Ricoh Co Ltd | データ転送装置、情報処理装置、アービトレーション方法及び画像形成システム |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1289209A3 (de) | 2003-11-26 |
| EP1289209A2 (de) | 2003-03-05 |
| US20030043813A1 (en) | 2003-03-06 |
| DE10142460A1 (de) | 2003-03-20 |
| US20030152082A9 (en) | 2003-08-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8902883B1 (en) | Method and apparatus for priority-provisioned arbitration scheduling for a switch fabric | |
| US7525978B1 (en) | Method and apparatus for scheduling in a packet buffering network | |
| EP1741229B1 (en) | Weighted random scheduling | |
| US6044061A (en) | Method and apparatus for fair and efficient scheduling of variable-size data packets in an input-buffered multipoint switch | |
| US6757246B2 (en) | Method and apparatus for weighted arbitration scheduling separately at the input ports and the output ports of a switch fabric | |
| US20030072326A1 (en) | Method and apparatus for parallel, weighted arbitration scheduling for a switch fabric | |
| US7830903B2 (en) | Method and apparatus for scheduling packets and/or cells | |
| WO2006091175A1 (en) | Method and apparatus for buffer management in shared memory packet processors | |
| US20030035427A1 (en) | Method and apparatus for arbitration scheduling with a penalty for a switch fabric | |
| US7289443B1 (en) | Slow-start packet scheduling particularly applicable to systems including a non-blocking switching fabric and homogeneous or heterogeneous line card interfaces | |
| US8005097B2 (en) | Integrated circuit and method of arbitration in a network on an integrated circuit | |
| US20080031262A1 (en) | Load-balanced switch architecture for reducing cell delay time | |
| JP2003110599A (ja) | パケットスイッチ装置のポート制御システムとスイッチカードとの間におけるウェイティングの分配 | |
| JP2002199000A (ja) | カスケード接続された制御部及びバッファ無しのカスケード接続されたスイッチング・マトリクスを有するパケット交換装置 | |
| US7623456B1 (en) | Apparatus and method for implementing comprehensive QoS independent of the fabric system | |
| US7486687B2 (en) | Method and allocation device for allocating pending requests for data packet transmission at a number of inputs to a number of outputs of a packet switching device in successive time slots | |
| US7675910B2 (en) | Distribution of status information from several virtual output queus over a plurality of switch cards of a packet switching device | |
| JP2003124974A (ja) | パケット切換装置、切換ユニット、アービタユニットおよびパケット切換方法 | |
| JP2007259073A (ja) | パケットスイッチにおけるスケジューリング装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050831 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20060322 |