JP2002314360A - 高周波増幅回路 - Google Patents
高周波増幅回路Info
- Publication number
- JP2002314360A JP2002314360A JP2001112130A JP2001112130A JP2002314360A JP 2002314360 A JP2002314360 A JP 2002314360A JP 2001112130 A JP2001112130 A JP 2001112130A JP 2001112130 A JP2001112130 A JP 2001112130A JP 2002314360 A JP2002314360 A JP 2002314360A
- Authority
- JP
- Japan
- Prior art keywords
- inductor
- input
- frequency
- frequency signal
- amplifier circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】 従来の高周波増幅回路を構成する部品点数を
少なくし小型化を図ることができるデュアルバンドまた
はマルチバンド機能を有する高周波増幅回路を提供する
ことを目的としている。 【解決手段】 本発明の高周波増幅回路は、第１および
第２の所定周波数帯のいずれかに設定される高周波信号
をセレクタ回路１０を介して直列に接続されているイン
ダクタの１つに供給することにより第１および第２の所
定周波数帯のいずれにおいても、入力ノードＮ１のイン
ピーダンスと、当該トランジスタ２００および負荷３０
０のインピーダンスとが整合するように設計する。これ
により、インダクタの１つを共通化しトランジスタ２０
０を１つにすることにより、小型化が図れる。
少なくし小型化を図ることができるデュアルバンドまた
はマルチバンド機能を有する高周波増幅回路を提供する
ことを目的としている。 【解決手段】 本発明の高周波増幅回路は、第１および
第２の所定周波数帯のいずれかに設定される高周波信号
をセレクタ回路１０を介して直列に接続されているイン
ダクタの１つに供給することにより第１および第２の所
定周波数帯のいずれにおいても、入力ノードＮ１のイン
ピーダンスと、当該トランジスタ２００および負荷３０
０のインピーダンスとが整合するように設計する。これ
により、インダクタの１つを共通化しトランジスタ２０
０を１つにすることにより、小型化が図れる。
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、周波数帯の異なる
複数の高周波信号を増幅するための高周波増幅回路に関
するものである。
複数の高周波信号を増幅するための高周波増幅回路に関
するものである。
【０００２】
【従来の技術】近年、５ＧＨｚ帯を利用する無線ＬＡＮ
用端末に、２ＧＨｚ帯を利用するＢｌｕｅｔｏｏｔｈ等
を搭載することなど、１つの端末において２周波（デュ
アルバンド）対応とする要求が高まっている。
用端末に、２ＧＨｚ帯を利用するＢｌｕｅｔｏｏｔｈ等
を搭載することなど、１つの端末において２周波（デュ
アルバンド）対応とする要求が高まっている。
【０００３】従来より、異なる２つの周波数帯の高周波
信号を使用するデュアルバンド対応の端末では、マイク
ロ波等の高周波信号を増幅するための高周波増幅回路の
回路構成は、周波数帯によって電力を最大にするまたは
雑音のレベルを最小にする最適な条件が異なるため、通
常は電力増幅器を２つの周波数帯ごとに２系統用意する
必要があった。
信号を使用するデュアルバンド対応の端末では、マイク
ロ波等の高周波信号を増幅するための高周波増幅回路の
回路構成は、周波数帯によって電力を最大にするまたは
雑音のレベルを最小にする最適な条件が異なるため、通
常は電力増幅器を２つの周波数帯ごとに２系統用意する
必要があった。
【０００４】図５は、従来の高周波増幅回路４０００の
回路構成を示す図である。高周波増幅回路４０００は、
スイッチ回路１および２と、インダクタＬＡおよびＬＢ
と、トランジスタ２０１および２０２と、負荷３０１と
を備える。
回路構成を示す図である。高周波増幅回路４０００は、
スイッチ回路１および２と、インダクタＬＡおよびＬＢ
と、トランジスタ２０１および２０２と、負荷３０１と
を備える。
【０００５】スイッチ回路１は、ｆ１（ＧＨｚ）の高周
波信号を有する入力を受けて、インダクタＬＡに供給す
る。
波信号を有する入力を受けて、インダクタＬＡに供給す
る。
【０００６】スイッチ回路２は、ｆ２（ＧＨｚ）の高周
波信号を有する入力を受けて、インダクタＬＢに供給す
る。
波信号を有する入力を受けて、インダクタＬＢに供給す
る。
【０００７】負荷３００は、高周波増幅回路の出力側の
負荷を示している。インダクタＬＡおよびＬＢは、負荷
３００において所望の電力レベルを出力するために増幅
素子の入力ノードに至る信号経路のインピーダンスと増
幅素子の入力側から見たインピーダンスが整合している
状態すなわちインピーダンス整合状態を維持するように
それぞれのインダクタンス値が設定されている。
負荷を示している。インダクタＬＡおよびＬＢは、負荷
３００において所望の電力レベルを出力するために増幅
素子の入力ノードに至る信号経路のインピーダンスと増
幅素子の入力側から見たインピーダンスが整合している
状態すなわちインピーダンス整合状態を維持するように
それぞれのインダクタンス値が設定されている。
【０００８】たとえば、ｆ１＝５（ＧＨｚ）の高周波信
号が入力される場合には、インピーダンス整合状態を維
持するために、インダクタＬＡを２（ｎＨ）に設定した
とする。
号が入力される場合には、インピーダンス整合状態を維
持するために、インダクタＬＡを２（ｎＨ）に設定した
とする。
【０００９】そうすると、ｆ２＝２（ＧＨｚ）の高周波
信号が入力される場合には、インピーダンス整合状態を
維持するために、インダクタのインピーダンスωＬ（ω
＝２πｆ）の値が一定の値となるようインダクタＬＢを
５（ｎＨ）に設定する。
信号が入力される場合には、インピーダンス整合状態を
維持するために、インダクタのインピーダンスωＬ（ω
＝２πｆ）の値が一定の値となるようインダクタＬＢを
５（ｎＨ）に設定する。
【００１０】
【発明が解決しようとする課題】しかしながら、このよ
うな従来の高周波増幅回路４０００においては、２つの
異なる周波数帯に対応して増幅器であるトランジスタ２
００を２系統用意する必要があるため、回路を構成する
部品も多くなり、また、回路規模も大きくなってしまう
という問題点があった。
うな従来の高周波増幅回路４０００においては、２つの
異なる周波数帯に対応して増幅器であるトランジスタ２
００を２系統用意する必要があるため、回路を構成する
部品も多くなり、また、回路規模も大きくなってしまう
という問題点があった。
【００１１】したがって、デュアルバンド対応の携帯電
話等の小型端末に適用するためには、高周波増幅回路の
部品点数を減らすことが必要となる。
話等の小型端末に適用するためには、高周波増幅回路の
部品点数を減らすことが必要となる。
【００１２】本発明は、上記従来技術における問題点に
鑑みてなされたものであり、その目的は、高周波増幅回
路を構成する部品点数を少なくして回路規模を小型化す
ると共に低コスト化を図ることができるデュアルバンド
またはマルチバンド（３周波以上）機能を有する高周波
増幅回路を提供することを目的としている。
鑑みてなされたものであり、その目的は、高周波増幅回
路を構成する部品点数を少なくして回路規模を小型化す
ると共に低コスト化を図ることができるデュアルバンド
またはマルチバンド（３周波以上）機能を有する高周波
増幅回路を提供することを目的としている。
【００１３】
【課題を解決するための手段】本発明の高周波増幅回路
は、第１から第Ｎ（Ｎ：２以上の整数）の所定周波数帯
のいずれかに設定される高周波信号を増幅するための増
幅素子と、高周波信号が供給される入力ノードと、入力
ノードと増幅素子との間に配置される入力整合部とを備
え、入力整合部は、互いに直列に接続された第１番目か
ら第Ｎ番目のＮ個のインダクタと、入力ノードに入力さ
れる高周波信号の周波数帯に応じて、第１番目から第Ｎ
番目のＮ個のインダクタの入力側のいずれか１つを選択
して高周波信号を伝達するためのセレクタ回路とを含
み、第Ｎ個のインダクタのうちの最終段の出力は、増幅
素子に出力される。
は、第１から第Ｎ（Ｎ：２以上の整数）の所定周波数帯
のいずれかに設定される高周波信号を増幅するための増
幅素子と、高周波信号が供給される入力ノードと、入力
ノードと増幅素子との間に配置される入力整合部とを備
え、入力整合部は、互いに直列に接続された第１番目か
ら第Ｎ番目のＮ個のインダクタと、入力ノードに入力さ
れる高周波信号の周波数帯に応じて、第１番目から第Ｎ
番目のＮ個のインダクタの入力側のいずれか１つを選択
して高周波信号を伝達するためのセレクタ回路とを含
み、第Ｎ個のインダクタのうちの最終段の出力は、増幅
素子に出力される。
【００１４】好ましくは、入力整合部において、第１番
目のインダクタは、第Ｎ個のインダクタのうちの最終段
に相当し、セレクタ回路は、入力された高周波信号が第
Ｍ番目（Ｍ：１以上Ｎ以下の整数）の所定周波数帯であ
る場合には、第Ｍ番目のインダクタの入力側に高周波信
号を伝達し、第Ｍ番目の所定周波数帯における、第１番
目から第Ｍ番目までの直列に接続されたインダクタは、
増幅素子の入力整合部となる。
目のインダクタは、第Ｎ個のインダクタのうちの最終段
に相当し、セレクタ回路は、入力された高周波信号が第
Ｍ番目（Ｍ：１以上Ｎ以下の整数）の所定周波数帯であ
る場合には、第Ｍ番目のインダクタの入力側に高周波信
号を伝達し、第Ｍ番目の所定周波数帯における、第１番
目から第Ｍ番目までの直列に接続されたインダクタは、
増幅素子の入力整合部となる。
【００１５】本発明の高周波増幅回路は、複数の所定周
波数帯のいずれかに設定される高周波信号を増幅するた
めの増幅素子と、高周波信号が供給される入力ノード
と、入力ノードと増幅素子との間に配置される入力整合
部とを備え、入力整合部は、増幅素子と直列に接続され
る少なくとも１つの第１のインダクタと、入力ノードと
第１のインダクタとの間に接続される少なくとも１つの
第２のインダクタと、高周波信号の周波数帯に応じて、
第１および第２のインダクタの入力側のいずれか１つを
選択して高周波信号を伝達するためのセレクタ回路とを
含み、複数の所定周波数帯のいずれにおいても、セレク
タ回路によって選択されたインダクタの入力側から増幅
素子までのインピーダンスは、増幅素子の入力側から負
荷側を見たインピーダンスに整合する。
波数帯のいずれかに設定される高周波信号を増幅するた
めの増幅素子と、高周波信号が供給される入力ノード
と、入力ノードと増幅素子との間に配置される入力整合
部とを備え、入力整合部は、増幅素子と直列に接続され
る少なくとも１つの第１のインダクタと、入力ノードと
第１のインダクタとの間に接続される少なくとも１つの
第２のインダクタと、高周波信号の周波数帯に応じて、
第１および第２のインダクタの入力側のいずれか１つを
選択して高周波信号を伝達するためのセレクタ回路とを
含み、複数の所定周波数帯のいずれにおいても、セレク
タ回路によって選択されたインダクタの入力側から増幅
素子までのインピーダンスは、増幅素子の入力側から負
荷側を見たインピーダンスに整合する。
【００１６】特に、増幅素子は、半導体基板上に形成さ
れたトランジスタを有し、インダクタは、スパイラルイ
ンダクタを含む。
れたトランジスタを有し、インダクタは、スパイラルイ
ンダクタを含む。
【００１７】
【発明の実施の形態】本発明の実施の形態について図面
を参照しながら詳細に説明する。なお、図中同一または
相当部分には同一符号を付しその説明は繰返さない。 （実施の形態１）図１は、本発明の実施の形態１の高周
波増幅回路１０００を示す図である。
を参照しながら詳細に説明する。なお、図中同一または
相当部分には同一符号を付しその説明は繰返さない。 （実施の形態１）図１は、本発明の実施の形態１の高周
波増幅回路１０００を示す図である。
【００１８】高周波増幅回路１０００は、入力整合部１
００と、トランジスタ２００と、負荷３００とを備え
る。
００と、トランジスタ２００と、負荷３００とを備え
る。
【００１９】入力整合部１００は、ｆ１（ＧＨｚ）およ
びｆ２（ＧＨｚ）（ｆ２＜ｆ１）の高周波信号のいずれ
においても、入力ノードＮ１のインピーダンスをトラン
ジスタ２００および負荷３００のインピーダンスと整合
させるものであり、トランジスタ２００に信号を供給す
る。
びｆ２（ＧＨｚ）（ｆ２＜ｆ１）の高周波信号のいずれ
においても、入力ノードＮ１のインピーダンスをトラン
ジスタ２００および負荷３００のインピーダンスと整合
させるものであり、トランジスタ２００に信号を供給す
る。
【００２０】入力整合部１００は、セレクタ回路１０
と、インダクタＬ１およびＬ２とを含む。
と、インダクタＬ１およびＬ２とを含む。
【００２１】セレクタ回路１０は、スイッチ回路Ｓ１お
よびＳ２を有する。インダクタＬ１およびＬ２は、直列
に接続されており、セレクタ回路１０により選択された
高周波信号を受けてトランジスタ２００に信号を出力す
る。
よびＳ２を有する。インダクタＬ１およびＬ２は、直列
に接続されており、セレクタ回路１０により選択された
高周波信号を受けてトランジスタ２００に信号を出力す
る。
【００２２】セレクタ回路１０は、ｆ１（ＧＨｚ）およ
びｆ２（ＧＨｚ）の高周波信号に応じて、１つのスイッ
チを選択的にオンする。これに応じて、インダクタＬ１
またはＬ２の入力側に高周波信号が伝達される。
びｆ２（ＧＨｚ）の高周波信号に応じて、１つのスイッ
チを選択的にオンする。これに応じて、インダクタＬ１
またはＬ２の入力側に高周波信号が伝達される。
【００２３】たとえば、ｆ１（ＧＨｚ）の高周波信号が
入力されれば、スイッチ回路Ｓ１をオンにする。一方、
ｆ２（ＧＨｚ）の信号が入力されれば、スイッチ回路Ｓ
２をオンにする。したがって、ｆ１（ＧＨｚ）の高周波
信号は、スイッチ回路Ｓ１、インダクタＬ１およびトラ
ンジスタ２００を通過して負荷３００に伝達される。ま
た、ｆ２（ＧＨｚ）の高周波信号は、スイッチ回路Ｓ
２、インダクタＬ１、Ｌ２およびトランジスタ２００を
通過して負荷３００に伝達される。
入力されれば、スイッチ回路Ｓ１をオンにする。一方、
ｆ２（ＧＨｚ）の信号が入力されれば、スイッチ回路Ｓ
２をオンにする。したがって、ｆ１（ＧＨｚ）の高周波
信号は、スイッチ回路Ｓ１、インダクタＬ１およびトラ
ンジスタ２００を通過して負荷３００に伝達される。ま
た、ｆ２（ＧＨｚ）の高周波信号は、スイッチ回路Ｓ
２、インダクタＬ１、Ｌ２およびトランジスタ２００を
通過して負荷３００に伝達される。
【００２４】トランジスタ２００と、負荷３００とにつ
いては、「従来の技術」の項で説明したとおりであるの
で、その詳細な説明は繰り返さない。
いては、「従来の技術」の項で説明したとおりであるの
で、その詳細な説明は繰り返さない。
【００２５】たとえば、ｆ１＝５（ＧＨｚ）の高周波信
号またはｆ２＝２（ＧＨｚ）の高周波信号が入力される
場合を考える。
号またはｆ２＝２（ＧＨｚ）の高周波信号が入力される
場合を考える。
【００２６】ここで、インピーダンス整合状態とするた
めには、ｆ１（ＧＨｚ）の高周波信号に対応して、イン
ダクタの値を、２（ｎＨ）と設定し、また、ｆ２（ＧＨ
ｚ）の高周波信号に対応してインダクタの値を、５（ｎ
Ｈ）に設定することが必要であるとする。
めには、ｆ１（ＧＨｚ）の高周波信号に対応して、イン
ダクタの値を、２（ｎＨ）と設定し、また、ｆ２（ＧＨ
ｚ）の高周波信号に対応してインダクタの値を、５（ｎ
Ｈ）に設定することが必要であるとする。
【００２７】そこで、本実施の形態１の入力整合部１０
０内のインダクタについて、インダクタＬ１＝２（ｎ
Ｈ）、Ｌ２＝３（ｎＨ）と設定する。
０内のインダクタについて、インダクタＬ１＝２（ｎ
Ｈ）、Ｌ２＝３（ｎＨ）と設定する。
【００２８】ｆ１（ＧＨｚ）の高周波信号は、インダク
タＬ１を通過し、ｆ２（ＧＨｚ）の高周波信号は、イン
ダクタＬ１およびＬ２を通過するため、ｆ１（ＧＨｚ）
の高周波信号およびｆ２（ＧＨｚ）の高周波信号のいず
れかの信号が入力された場合であってもインピーダンス
整合状態とすることができる。
タＬ１を通過し、ｆ２（ＧＨｚ）の高周波信号は、イン
ダクタＬ１およびＬ２を通過するため、ｆ１（ＧＨｚ）
の高周波信号およびｆ２（ＧＨｚ）の高周波信号のいず
れかの信号が入力された場合であってもインピーダンス
整合状態とすることができる。
【００２９】したがって、本発明によりｆ１（ＧＨｚ）
の高周波信号およびｆ２（ＧＨｚ）の高周波信号が通過
する経路のインダクタＬ１を共通化することにより増幅
器であるトランジスタ２００を１つにすることができ
る。また、配置されるインダクタのインダクタンス値の
総和についても、高周波信号の周波数帯にそれぞれ対応
させて独立にインダクタを設ける場合よりも抑制するこ
とができる。また、部品点数削減および低コスト化を図
ることができる。
の高周波信号およびｆ２（ＧＨｚ）の高周波信号が通過
する経路のインダクタＬ１を共通化することにより増幅
器であるトランジスタ２００を１つにすることができ
る。また、配置されるインダクタのインダクタンス値の
総和についても、高周波信号の周波数帯にそれぞれ対応
させて独立にインダクタを設ける場合よりも抑制するこ
とができる。また、部品点数削減および低コスト化を図
ることができる。
【００３０】図２は、シリコン基板上に作成されたスパ
イラルインダクタを示す図である。一般的なシリコン集
積化技術において、シリコン基板を用いた１チップ化素
子では、基板側から４層の金属配線が使われており、図
２におけるスパイラルインダクタは、４層目の金属配線
Ｋ１により平面状にスパイラル型に巻かれ、中心部分に
おいてコンタクトホールＨ１により３層目の金属配線Ｋ
２と接続された構成となっている。
イラルインダクタを示す図である。一般的なシリコン集
積化技術において、シリコン基板を用いた１チップ化素
子では、基板側から４層の金属配線が使われており、図
２におけるスパイラルインダクタは、４層目の金属配線
Ｋ１により平面状にスパイラル型に巻かれ、中心部分に
おいてコンタクトホールＨ１により３層目の金属配線Ｋ
２と接続された構成となっている。
【００３１】図２におけるスパイラルインダクタは、シ
リコン基板上の４層目に形成されたスパイラルインダク
タを上から見た図である。
リコン基板上の４層目に形成されたスパイラルインダク
タを上から見た図である。
【００３２】本発明の例として挙げたインダクタのサイ
ズについては、５ｎＨ程度のものを作製するためには、
外径Ｄが、２５０μｍ程度必要である。
ズについては、５ｎＨ程度のものを作製するためには、
外径Ｄが、２５０μｍ程度必要である。
【００３３】一方、２〜３ｎＨのインダクタについて
は、外径Ｄが、１５０μｍ程度の小径のもので十分であ
る。
は、外径Ｄが、１５０μｍ程度の小径のもので十分であ
る。
【００３４】ここで、この配線とシリコン基板との距離
は、せいぜい２μｍ程度であり、基板が導電性であるた
め、スパイラルインダクタによる磁界が、シリコン基板
に影響を及ぼす。すなわち、スパイラルインダクタの径
に対応し、シリコン基板内に渦電流（Ｅｄｄｙ ｃｕｒ
ｒｅｎｔ）と呼ばれる電流が発生し、これが損失とな
る。
は、せいぜい２μｍ程度であり、基板が導電性であるた
め、スパイラルインダクタによる磁界が、シリコン基板
に影響を及ぼす。すなわち、スパイラルインダクタの径
に対応し、シリコン基板内に渦電流（Ｅｄｄｙ ｃｕｒ
ｒｅｎｔ）と呼ばれる電流が発生し、これが損失とな
る。
【００３５】外径Ｄの大きなインダクタ（外径Ｄ：２５
０μｍ）を作製すると、それだけ、基板深くまで磁界が
影響を及ぼし、深さ方向のボリュームが増えることで損
失成分が大きくなる。また、インダクタの径と、基板に
よる損失とは、非線型の関係になっており、小径のイン
ダクタを用いることが望ましい。
０μｍ）を作製すると、それだけ、基板深くまで磁界が
影響を及ぼし、深さ方向のボリュームが増えることで損
失成分が大きくなる。また、インダクタの径と、基板に
よる損失とは、非線型の関係になっており、小径のイン
ダクタを用いることが望ましい。
【００３６】したがって、本発明の実施の形態１のよう
に小径インダクタの直列接続とすることにより基板への
信号損失を減少させることができ、消費電力を低減する
ことができる。また、シリコン基板を占める面積の割合
を従来より減少させることができる。 （実施の形態２）本発明の実施の形態２は、マルチバン
ド対応の高周波増幅回路を提供することを目的とする。
に小径インダクタの直列接続とすることにより基板への
信号損失を減少させることができ、消費電力を低減する
ことができる。また、シリコン基板を占める面積の割合
を従来より減少させることができる。 （実施の形態２）本発明の実施の形態２は、マルチバン
ド対応の高周波増幅回路を提供することを目的とする。
【００３７】図３は、本発明の実施の形態２の高周波増
幅回路２０００を示す図である。高周波増幅回路２００
０は、実施の形態１の高周波増幅回路１０００の入力整
合部１００において、インダクタをさらに直列に接続す
ることによりマルチバンド対応の高周波増幅回路を提供
することができる。
幅回路２０００を示す図である。高周波増幅回路２００
０は、実施の形態１の高周波増幅回路１０００の入力整
合部１００において、インダクタをさらに直列に接続す
ることによりマルチバンド対応の高周波増幅回路を提供
することができる。
【００３８】インダクタＬ１からＬｎ（ｎ：３以上の整
数）は、周波数帯の一番低い高周波（ｆ１＞ｆ２＞ｆ
ｎ：ｎは、３以上の整数）から直列に接続されたインダ
クタを通過する個数を増やしていくように接続してい
る。
数）は、周波数帯の一番低い高周波（ｆ１＞ｆ２＞ｆ
ｎ：ｎは、３以上の整数）から直列に接続されたインダ
クタを通過する個数を増やしていくように接続してい
る。
【００３９】また、ｆ１（ＧＨｚ）からｆｎ（ＧＨｚ）
の高周波信号のいずれにおいても、入力ノードＮ１のイ
ンピーダンスは実施の形態１と同様にトランジスタ２０
０および負荷３００のインピーダンスと整合している。
の高周波信号のいずれにおいても、入力ノードＮ１のイ
ンピーダンスは実施の形態１と同様にトランジスタ２０
０および負荷３００のインピーダンスと整合している。
【００４０】セレクタ回路１０は、スイッチ回路Ｓ１〜
Ｓｎを有し、インダクタＬ１からＬｎに対応して接続さ
れている。
Ｓｎを有し、インダクタＬ１からＬｎに対応して接続さ
れている。
【００４１】したがって、マルチバンド対応においても
本発明の実施の形態２の発明により、インダクタＬ１を
共通化することにより増幅器であるトランジスタ２００
を１つにすることができ、部品点数を削減またそれに伴
う低コスト化を図ることができる。
本発明の実施の形態２の発明により、インダクタＬ１を
共通化することにより増幅器であるトランジスタ２００
を１つにすることができ、部品点数を削減またそれに伴
う低コスト化を図ることができる。
【００４２】また、実施の形態１で述べたようにスパイ
ラルインダクタを用いる際、小径インダクタの直列接続
とすることにより基板への信号損失を減少させることが
できる。また、小型化によりインダクタがシリコン基板
に占める面積の割合を従来より減少させることができ
る。 （実施の形態２の変形例）また、図４は、実施の形態２
の変形例の高周波増幅回路３０００である。
ラルインダクタを用いる際、小径インダクタの直列接続
とすることにより基板への信号損失を減少させることが
できる。また、小型化によりインダクタがシリコン基板
に占める面積の割合を従来より減少させることができ
る。 （実施の形態２の変形例）また、図４は、実施の形態２
の変形例の高周波増幅回路３０００である。
【００４３】図４に示すように、高周波増幅回路３００
０において、いずれの周波数帯の場合にも、高周波信号
は、最終段に位置するインダクタＬ１を通過して、トラ
ンジスタ２００に伝送される。
０において、いずれの周波数帯の場合にも、高周波信号
は、最終段に位置するインダクタＬ１を通過して、トラ
ンジスタ２００に伝送される。
【００４４】この様に、インダクタＬ１の前段について
は、実施の形態２の高周波増幅回路２０００に示すよう
な全てのインダクタを直列に接続する構成に限定される
ことなく、最終段のインダクタＬ１を多周波帯で共有す
ることができる。
は、実施の形態２の高周波増幅回路２０００に示すよう
な全てのインダクタを直列に接続する構成に限定される
ことなく、最終段のインダクタＬ１を多周波帯で共有す
ることができる。
【００４５】これにより、トランジスタの削減による部
品点数削減および低コスト化を図ることができる。
品点数削減および低コスト化を図ることができる。
【００４６】今回開示された実施の形態はすべての点で
例示であって制限的なものではないと考えられるべきで
ある。本発明の範囲は上記した実施の形態の説明ではな
くて特許請求の範囲によって示され、特許請求の範囲と
均等の意味および範囲内でのすべての変更が含まれるこ
とが意図される。
例示であって制限的なものではないと考えられるべきで
ある。本発明の範囲は上記した実施の形態の説明ではな
くて特許請求の範囲によって示され、特許請求の範囲と
均等の意味および範囲内でのすべての変更が含まれるこ
とが意図される。
【００４７】
【発明の効果】本発明によれば、インダクタを直列に接
続することによりインダクタの１つを共通化することが
でき、部品点数削減およびコスト低下が可能となる。
続することによりインダクタの１つを共通化することが
でき、部品点数削減およびコスト低下が可能となる。
【００４８】また、インダクタをシリコン基板上に設け
られたスパイラルインダクタとした場合に、スパイラル
インダクタの外径を小さくすることが可能となり、信号
損失の割合また基板を占める割合を減少させることがで
きる。
られたスパイラルインダクタとした場合に、スパイラル
インダクタの外径を小さくすることが可能となり、信号
損失の割合また基板を占める割合を減少させることがで
きる。
【図１】 本発明の実施の形態１の高周波増幅回路１０
００を示す図である。
００を示す図である。
【図２】 シリコン基板上に作成されたスパイラルイン
ダクタを示す図である。
ダクタを示す図である。
【図３】 本発明の実施の形態２の高周波増幅回路２０
００を示す図である。
００を示す図である。
【図４】 実施の形態２の変形例の高周波増幅回路３０
００を示す図である。
００を示す図である。
【図５】 従来の高周波増幅回路４０００を示す図であ
る。
る。
１，２ スイッチ回路、１０ セレクタ回路、１００
入力整合部、２００，２０１ トランジスタ、３００，
３０１ 負荷、１０００，２０００，３０００，４００
０ 高周波増幅回路。
入力整合部、２００，２０１ トランジスタ、３００，
３０１ 負荷、１０００，２０００，３０００，４００
０ 高周波増幅回路。
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5J092 AA01 AA41 CA00 CA75 CA92 FA18 HA01 HA33 HA38 KA00 KA29 QA04 SA14 TA01 VL08
Claims (4)
- 【請求項１】 第１から第Ｎ（Ｎ：２以上の整数）の所
定周波数帯のいずれかに設定される高周波信号を増幅す
るための増幅素子と、 前記高周波信号が供給される入力ノードと、 前記入力ノードと前記増幅素子との間に配置される入力
整合部とを備え、 前記入力整合部は、 互いに直列に接続された第１番目から第Ｎ番目のＮ個の
インダクタと、 前記入力ノードに入力される前記高周波信号の周波数帯
に応じて、前記第１番目から第Ｎ番目のＮ個のインダク
タの入力側のいずれか１つを選択して前記高周波信号を
伝達するためのセレクタ回路とを含み、 前記第Ｎ個のインダクタのうちの最終段の出力は、前記
増幅素子に出力される、高周波増幅回路。 - 【請求項２】 前記入力整合部において、 前記第１番目のインダクタは、前記第Ｎ個のインダクタ
のうちの前記最終段に相当し、 前記セレクタ回路は、前記入力された高周波信号が第Ｍ
番目（Ｍ：１以上Ｎ以下の整数）の所定周波数帯である
場合には、第Ｍ番目のインダクタの入力側に前記高周波
信号を伝達し、 前記第Ｍ番目の所定周波数帯における、第１番目から第
Ｍ番目までの直列に接続された前記インダクタは、前記
増幅素子の前記入力整合部となる、請求項１記載の高周
波増幅回路。 - 【請求項３】 複数の所定周波数帯のいずれかに設定さ
れる高周波信号を増幅するための増幅素子と、 前記高周波信号が供給される入力ノードと、 前記入力ノードと前記増幅素子との間に配置される入力
整合部とを備え、 前記入力整合部は、 前記増幅素子と直列に接続される少なくとも１つの第１
のインダクタと、 前記入力ノードと前記第１のインダクタとの間に接続さ
れる少なくとも１つの第２のインダクタと、 前記高周波信号の周波数帯に応じて、前記第１および第
２のインダクタの入力側のいずれか１つを選択して前記
高周波信号を伝達するためのセレクタ回路とを含み、 前記複数の所定周波数帯のいずれにおいても、前記セレ
クタ回路によって選択されたインダクタの入力側から前
記増幅素子までのインピーダンスは、前記増幅素子の入
力側から負荷側を見たインピーダンスに整合する、高周
波増幅回路。 - 【請求項４】 前記増幅素子は、半導体基板上に形成さ
れたトランジスタを有し、 前記インダクタは、スパイラルインダクタを含む、請求
項２または３に記載の高周波増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001112130A JP2002314360A (ja) | 2001-04-11 | 2001-04-11 | 高周波増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001112130A JP2002314360A (ja) | 2001-04-11 | 2001-04-11 | 高周波増幅回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002314360A true JP2002314360A (ja) | 2002-10-25 |
Family
ID=18963595
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001112130A Withdrawn JP2002314360A (ja) | 2001-04-11 | 2001-04-11 | 高周波増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002314360A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006262240A (ja) * | 2005-03-18 | 2006-09-28 | Sony Ericsson Mobilecommunications Japan Inc | 電力増幅装置および携帯電話端末 |
| JP2007281714A (ja) * | 2006-04-04 | 2007-10-25 | Matsushita Electric Ind Co Ltd | インピーダンス変換回路及びそれを用いた電力増幅装置 |
| US7389091B2 (en) | 2003-07-08 | 2008-06-17 | Nec Corporation | High-frequency amplification circuit |
| JP2015154485A (ja) * | 2014-02-13 | 2015-08-24 | 富士通株式会社 | 増幅回路の帯域幅を改善するための方法及び回路 |
| US11121444B2 (en) | 2018-08-31 | 2021-09-14 | Murata Manufacturing Co., Ltd. | Directional coupler |
-
2001
- 2001-04-11 JP JP2001112130A patent/JP2002314360A/ja not_active Withdrawn
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7389091B2 (en) | 2003-07-08 | 2008-06-17 | Nec Corporation | High-frequency amplification circuit |
| US7535299B2 (en) | 2003-07-08 | 2009-05-19 | Nec Corporation | High-frequency amplification circuit |
| JP2006262240A (ja) * | 2005-03-18 | 2006-09-28 | Sony Ericsson Mobilecommunications Japan Inc | 電力増幅装置および携帯電話端末 |
| JP2007281714A (ja) * | 2006-04-04 | 2007-10-25 | Matsushita Electric Ind Co Ltd | インピーダンス変換回路及びそれを用いた電力増幅装置 |
| JP2015154485A (ja) * | 2014-02-13 | 2015-08-24 | 富士通株式会社 | 増幅回路の帯域幅を改善するための方法及び回路 |
| US11121444B2 (en) | 2018-08-31 | 2021-09-14 | Murata Manufacturing Co., Ltd. | Directional coupler |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7538741B2 (en) | Impedance matched passive radio frequency transmit/receive switch | |
| US7091814B2 (en) | On-chip differential multi-layer inductor | |
| US8823466B2 (en) | Miniaturized wide-band baluns for RF applications | |
| US8319578B2 (en) | Method and system for configurable differential or single-ended signaling in an integrated circuit | |
| US6424223B1 (en) | MMIC power amplifier with wirebond output matching circuit | |
| US7868409B2 (en) | Semiconductor integrated circuit with solder bump | |
| US20080265995A1 (en) | Amplifier circuit and wireless communication device | |
| JP2005303940A (ja) | アンテナスイッチ回路、ならびにそれを用いた複合高周波部品および移動体通信機器 | |
| JPH0879116A (ja) | 利得切り替え回路及びこれを用いた無線装置 | |
| JP2002314360A (ja) | 高周波増幅回路 | |
| US9667217B2 (en) | High performance integrated tunable impedance matching network with coupled merged inductors | |
| JP2001102511A (ja) | 高周波回路モジュールおよび通信装置 | |
| KR20200089134A (ko) | 인덕터 및 인덕터를 포함하는 저잡음 증폭기 | |
| US8242858B2 (en) | Method and system for matching networks embedded in an integrated circuit package | |
| US20090275295A1 (en) | Method and system for flip-chip rf front end with a switchable power amplifier | |
| US7248118B2 (en) | Radio frequency power amplifier module | |
| CN113411053B (zh) | 半导体装置 | |
| JPH10322141A (ja) | 高周波電力増幅器およびそれを用いた無線通信装置 | |
| JP2005534218A (ja) | マルチタップコイル | |
| US7548732B2 (en) | Power amplifier arrangement having two or more antenna coupling respective amplifiers to a supply potential | |
| JP4013751B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| US20230387044A1 (en) | Integrated circuit (ic) package employing on-package tunable inductor formed in redistribution layer (rdl) for impedance tuner circuit, and related methods | |
| JPH06275780A (ja) | 半導体装置 | |
| JPH04261206A (ja) | 増幅器 | |
| JPH0832366A (ja) | バイアス回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20080701 |