JP2002313805A - 薄膜トランジスタの製造方法とそれを用いた液晶表示装置の製造方法 - Google Patents
薄膜トランジスタの製造方法とそれを用いた液晶表示装置の製造方法Info
- Publication number
- JP2002313805A JP2002313805A JP2001118669A JP2001118669A JP2002313805A JP 2002313805 A JP2002313805 A JP 2002313805A JP 2001118669 A JP2001118669 A JP 2001118669A JP 2001118669 A JP2001118669 A JP 2001118669A JP 2002313805 A JP2002313805 A JP 2002313805A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- manufacturing
- film transistor
- semiconductor thin
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】ｎ+領域とｎ-領域の作り分けのためだけの専用
のフォトリソグラフィー工程を用いることなく、しかも
従来と同レベルの精度でＬＤＤ構造を効率よく作ること
により、生産性とコストが改善された薄膜トランジスタ
の製造方法を提供する。 【解決手段】基板１の上に少なくとも半導体薄膜３、ゲ
ート絶縁膜４及びゲート電極５をこの順番に形成した
後、前記半導体薄膜３にｎ型イオン種を低ドーズで注入
し、その後前記ゲート絶縁膜４及び前記ゲート電極５を
層間絶縁膜２３で覆い、続いて前記半導体薄膜３上の前
記ゲート絶縁膜４及び前記層間絶縁膜２３の一部を選択
的に除去して開口部２４を形成した後、前記開口部２４
から前記半導体薄膜３にｎ型イオン種を高ドーズで注入
する薄膜トランジスタの製造方法とする。
のフォトリソグラフィー工程を用いることなく、しかも
従来と同レベルの精度でＬＤＤ構造を効率よく作ること
により、生産性とコストが改善された薄膜トランジスタ
の製造方法を提供する。 【解決手段】基板１の上に少なくとも半導体薄膜３、ゲ
ート絶縁膜４及びゲート電極５をこの順番に形成した
後、前記半導体薄膜３にｎ型イオン種を低ドーズで注入
し、その後前記ゲート絶縁膜４及び前記ゲート電極５を
層間絶縁膜２３で覆い、続いて前記半導体薄膜３上の前
記ゲート絶縁膜４及び前記層間絶縁膜２３の一部を選択
的に除去して開口部２４を形成した後、前記開口部２４
から前記半導体薄膜３にｎ型イオン種を高ドーズで注入
する薄膜トランジスタの製造方法とする。
Description
【０００１】
【発明の属する技術分野】本発明は薄膜トランジスタの
製造方法とそれを用いた液晶表示装置の製造方法に関す
るものであり、とりわけ大版ガラス基板を使用し、半導
体層にはポリシリコン薄膜を用いたトップゲート型（半
導体層の上にゲート電極を形成したタイプ）の薄膜トラ
ンジスタの製造方法及びそれを用いた液晶表示装置の製
造方法に関するものである。
製造方法とそれを用いた液晶表示装置の製造方法に関す
るものであり、とりわけ大版ガラス基板を使用し、半導
体層にはポリシリコン薄膜を用いたトップゲート型（半
導体層の上にゲート電極を形成したタイプ）の薄膜トラ
ンジスタの製造方法及びそれを用いた液晶表示装置の製
造方法に関するものである。
【０００２】
【従来の技術】図４は液晶表示装置用のｎ型ポリシリコ
ン薄膜トランジスタの従来の製造方法を示す工程模式断
面図である。先ず、基板１の上にアンダーコート膜２を
形成し、その上に島状に分離されたポリシリコン薄膜３
が形成され、その上にゲート絶縁膜４とゲート電極５が
形成される（図４（ａ））。次に、ｎ型イオン種を低ド
ーズで注入（６のイオン注入（Ａ））してゲート電極５
の下のチャンネル部の両脇にｎ-半導体層（ｎ-領域７）
を配置する（図４（ｂ））。液晶表示装置用のｎ型ポリ
シリコン薄膜トランジスタの場合、チャンネル部の両側
にドーズ量の少ないｎ-半導体層を配置したＬＤＤ（ラ
イトリー・ドープト・ドレイン）構造にすることで信頼
性の向上（ホットキャリア劣化抑制）とＯＦＦ電流制御
（ＯＦＦ電流を小さく抑える）が行なわれている。そこ
で、この場合もゲート電極５より太いフォトレジストパ
ターンでドーピングマスク８を形成し、次にｎ型イオン
種を高ドーズで注入（９のイオン注入（Ｂ））してドー
ピングマスク８の無い部分にｎ+半導体層（ｎ+領域１
０）を形成し（図４（ｃ））、この後、ドーピングマス
ク８を除去してＬＤＤ構造を実現している。この後、層
間絶縁膜１１を形成し、先のｎ+領域１０の上のゲート
絶縁膜４と層間絶縁膜１１をフォトリソグラフイー工程
により選択的に除去して開口部１２を開け（図４
（ｄ））、ｎ+領域との接続と結線のためのソースドレ
イン配線１３を形成し、最後に保護膜１４を形成して薄
膜トランジスタが完成する（図４（ｅ））。
ン薄膜トランジスタの従来の製造方法を示す工程模式断
面図である。先ず、基板１の上にアンダーコート膜２を
形成し、その上に島状に分離されたポリシリコン薄膜３
が形成され、その上にゲート絶縁膜４とゲート電極５が
形成される（図４（ａ））。次に、ｎ型イオン種を低ド
ーズで注入（６のイオン注入（Ａ））してゲート電極５
の下のチャンネル部の両脇にｎ-半導体層（ｎ-領域７）
を配置する（図４（ｂ））。液晶表示装置用のｎ型ポリ
シリコン薄膜トランジスタの場合、チャンネル部の両側
にドーズ量の少ないｎ-半導体層を配置したＬＤＤ（ラ
イトリー・ドープト・ドレイン）構造にすることで信頼
性の向上（ホットキャリア劣化抑制）とＯＦＦ電流制御
（ＯＦＦ電流を小さく抑える）が行なわれている。そこ
で、この場合もゲート電極５より太いフォトレジストパ
ターンでドーピングマスク８を形成し、次にｎ型イオン
種を高ドーズで注入（９のイオン注入（Ｂ））してドー
ピングマスク８の無い部分にｎ+半導体層（ｎ+領域１
０）を形成し（図４（ｃ））、この後、ドーピングマス
ク８を除去してＬＤＤ構造を実現している。この後、層
間絶縁膜１１を形成し、先のｎ+領域１０の上のゲート
絶縁膜４と層間絶縁膜１１をフォトリソグラフイー工程
により選択的に除去して開口部１２を開け（図４
（ｄ））、ｎ+領域との接続と結線のためのソースドレ
イン配線１３を形成し、最後に保護膜１４を形成して薄
膜トランジスタが完成する（図４（ｅ））。
【０００３】そして、数１０ｃｍ角の大きなガラス基板
に図４に示す薄膜トランジスタを多数作り込んだ薄膜ト
ランジスタアレイ基板を用いて、これにカラーフィル
タ、液晶、偏光板、バックライト、駆動回路等の様々な
部品から液晶表示装置が製造されることになる。
に図４に示す薄膜トランジスタを多数作り込んだ薄膜ト
ランジスタアレイ基板を用いて、これにカラーフィル
タ、液晶、偏光板、バックライト、駆動回路等の様々な
部品から液晶表示装置が製造されることになる。
【０００４】また、薄膜トランジスタをＣＭＯＳ構成
（ｎ型とｐ型の２種のトランジスタを用いたもの）と
し、画面部と周辺駆動回路を同時に形成した薄膜トラン
ジスタアレイも量産されている。
（ｎ型とｐ型の２種のトランジスタを用いたもの）と
し、画面部と周辺駆動回路を同時に形成した薄膜トラン
ジスタアレイも量産されている。
【０００５】以上の図４に示した構成と同種の薄膜トラ
ンジスタとしては、例えば、雑誌「フラットパネルディ
スプレイ１９９５」（日経ＢＰ社刊１９９４年１２月９
日発行）２０３ページ等に記載されている。
ンジスタとしては、例えば、雑誌「フラットパネルディ
スプレイ１９９５」（日経ＢＰ社刊１９９４年１２月９
日発行）２０３ページ等に記載されている。
【０００６】
【発明が解決しようとする課題】前述のようなｎ-領域
とｎ+領域が必要なＬＤＤ構造を有する薄膜トランジス
タを製造する場合、どうしてもｎ-領域とｎ+領域の作り
分けのための工程が複雑になるという問題がある。即
ち、前記図４の例では８のドーピングマスクが必要にな
る。特に、フォトリソグラフィー工程は設備価格も設備
設置面積も大きく、その製造ラインの生産能力を決める
大きな要因となっており、生産性とコストの両面からフ
ォトリソグラフィー工程の使用回数をできるだけ減らし
た製造工程が望まれている。
とｎ+領域が必要なＬＤＤ構造を有する薄膜トランジス
タを製造する場合、どうしてもｎ-領域とｎ+領域の作り
分けのための工程が複雑になるという問題がある。即
ち、前記図４の例では８のドーピングマスクが必要にな
る。特に、フォトリソグラフィー工程は設備価格も設備
設置面積も大きく、その製造ラインの生産能力を決める
大きな要因となっており、生産性とコストの両面からフ
ォトリソグラフィー工程の使用回数をできるだけ減らし
た製造工程が望まれている。
【０００７】そこで、本発明は前記従来の問題を解決す
るため、ｎ+領域とｎ-領域の作り分けのためだけの専用
のフォトリソグラフィー工程を用いることなく、しかも
従来と同レベルの精度でＬＤＤ構造を効率よく作ること
により、生産性とコストが改善された薄膜トランジスタ
の製造方法を実現し、そうして作られた薄膜トランジス
タアレイ基板を用いることにより液晶表示装置の生産を
改善することを目的としている。
るため、ｎ+領域とｎ-領域の作り分けのためだけの専用
のフォトリソグラフィー工程を用いることなく、しかも
従来と同レベルの精度でＬＤＤ構造を効率よく作ること
により、生産性とコストが改善された薄膜トランジスタ
の製造方法を実現し、そうして作られた薄膜トランジス
タアレイ基板を用いることにより液晶表示装置の生産を
改善することを目的としている。
【０００８】
【課題を解決するための手段】前記目的を達成するた
め、本発明の薄膜トランジスタの製造方法は、基板の上
に少なくとも半導体薄膜、ゲート絶縁膜及びゲート電極
をこの順番に形成した後、前記半導体薄膜にｎ型イオン
種を低ドーズで注入し、その後前記ゲート絶縁膜及び前
記ゲート電極を層間絶縁膜で覆い、続いて前記半導体薄
膜上の前記ゲート絶縁膜及び前記層間絶縁膜の一部を選
択的に除去して開口部を形成した後、前記開口部から前
記半導体薄膜にｎ型イオン種を高ドーズで注入すること
を特徴とする。
め、本発明の薄膜トランジスタの製造方法は、基板の上
に少なくとも半導体薄膜、ゲート絶縁膜及びゲート電極
をこの順番に形成した後、前記半導体薄膜にｎ型イオン
種を低ドーズで注入し、その後前記ゲート絶縁膜及び前
記ゲート電極を層間絶縁膜で覆い、続いて前記半導体薄
膜上の前記ゲート絶縁膜及び前記層間絶縁膜の一部を選
択的に除去して開口部を形成した後、前記開口部から前
記半導体薄膜にｎ型イオン種を高ドーズで注入すること
を特徴とする。
【０００９】また、本発明の薄膜トランジスタの製造方
法は、前記ｎ型イオン種の高ドーズでの注入を前記開口
部の周辺部を除いた中央部分に行なうことが好ましい。
法は、前記ｎ型イオン種の高ドーズでの注入を前記開口
部の周辺部を除いた中央部分に行なうことが好ましい。
【００１０】また、本発明の薄膜トランジスタの製造方
法は、基板の上に少なくとも半導体薄膜、ゲート絶縁膜
及びゲート電極をこの順番に形成した後、前記半導体薄
膜にｎ型イオン種を低ドーズで注入し、その後前記ゲー
ト絶縁膜及び前記ゲート電極を層間絶縁膜で覆い、続い
て前記半導体薄膜上の前記ゲート絶縁膜及び前記層間絶
縁膜の一部を選択的に除去して開口部を形成した後、前
記開口部から前記半導体薄膜にｎ型イオン種を高ドーズ
で注入することにより、前記開口部又はその近傍にｎ+
型半導体薄膜を形成し、且つ前記ゲート電極と前記開口
部の間にｎ-型半導体薄膜を配置し、しかる後前記ｎ+型
半導体薄膜と電気的接続を行なうための配線を形成する
ことを特徴とする。
法は、基板の上に少なくとも半導体薄膜、ゲート絶縁膜
及びゲート電極をこの順番に形成した後、前記半導体薄
膜にｎ型イオン種を低ドーズで注入し、その後前記ゲー
ト絶縁膜及び前記ゲート電極を層間絶縁膜で覆い、続い
て前記半導体薄膜上の前記ゲート絶縁膜及び前記層間絶
縁膜の一部を選択的に除去して開口部を形成した後、前
記開口部から前記半導体薄膜にｎ型イオン種を高ドーズ
で注入することにより、前記開口部又はその近傍にｎ+
型半導体薄膜を形成し、且つ前記ゲート電極と前記開口
部の間にｎ-型半導体薄膜を配置し、しかる後前記ｎ+型
半導体薄膜と電気的接続を行なうための配線を形成する
ことを特徴とする。
【００１１】また、本発明の薄膜トランジスタの製造方
法は、前記半導体薄膜が、ポリシリコン薄膜であること
が好ましい。
法は、前記半導体薄膜が、ポリシリコン薄膜であること
が好ましい。
【００１２】また、本発明の薄膜トランジスタの製造方
法は、前記ｎ+型半導体薄膜と電気的接続を行なうため
の配線を形成する際、前記ゲート電極と前記開口部の間
に配置した前記ｎ-型半導体薄膜の上には前記配線をオ
ーバーラップさせないことが好ましい。
法は、前記ｎ+型半導体薄膜と電気的接続を行なうため
の配線を形成する際、前記ゲート電極と前記開口部の間
に配置した前記ｎ-型半導体薄膜の上には前記配線をオ
ーバーラップさせないことが好ましい。
【００１３】また、本発明の液晶表示装置の製造方法
は、前記薄膜トランジスタの製造方法で作成した薄膜ト
ランジスタを多数基板上に配置して薄膜トランジスタア
レイ基板を形成し、前記薄膜トランジスタアレイ基板を
液晶表示装置に組み込むことを特徴とする。
は、前記薄膜トランジスタの製造方法で作成した薄膜ト
ランジスタを多数基板上に配置して薄膜トランジスタア
レイ基板を形成し、前記薄膜トランジスタアレイ基板を
液晶表示装置に組み込むことを特徴とする。
【００１４】即ち、半導体層との電気的接続をとるため
のｎ+半導体層上に開口部を設けることはトランジスタ
を作成する上では避けられない必須の工程であるが、開
口部作成時のフォトリソグラフィー工程をｎ+領域とｎ-
領域の作り分けにも用いる（開口部のパターンに準じて
ｎ+領域を作成する）ことにより、効率よくＬＤＤ構造
を作り、結果としてフォトリソグラフィー工程を１回省
略することができる。
のｎ+半導体層上に開口部を設けることはトランジスタ
を作成する上では避けられない必須の工程であるが、開
口部作成時のフォトリソグラフィー工程をｎ+領域とｎ-
領域の作り分けにも用いる（開口部のパターンに準じて
ｎ+領域を作成する）ことにより、効率よくＬＤＤ構造
を作り、結果としてフォトリソグラフィー工程を１回省
略することができる。
【００１５】
【発明の実施の形態】以下、図面を用いて本願発明の実
施の形態について説明する。
施の形態について説明する。
【００１６】（実施の形態１）図１に本発明に関わる、
液晶表示装置用の薄膜トランジスタの製造方法を示す工
程模式断面図を示す。基板１（コーニング社製１７３７
ガラス基板）にアンダーコート膜２としてＣＶＤ法によ
る酸化珪素薄膜を形成する。次に、半導体薄膜としてア
モルファスシリコン薄膜を形成し、レーザー結晶化でポ
リシリコン薄膜３に変換し、それをフォトリソグラフィ
ー工程とエッチング工程により島状の分離パターンとす
る。この上にゲート絶縁膜４を酸化珪素薄膜で形成す
る。さらに、その上にＭｏＷからなるゲート電極５を形
成する（図１（ａ））。この後、２１のイオン注入
（Ｃ）でｎ型イオン種の低ドーズの注入を行ないｎ-領
域２２を作成する（図１（ｂ））。ここまでは前記従来
例の図４と同様の工程である。
液晶表示装置用の薄膜トランジスタの製造方法を示す工
程模式断面図を示す。基板１（コーニング社製１７３７
ガラス基板）にアンダーコート膜２としてＣＶＤ法によ
る酸化珪素薄膜を形成する。次に、半導体薄膜としてア
モルファスシリコン薄膜を形成し、レーザー結晶化でポ
リシリコン薄膜３に変換し、それをフォトリソグラフィ
ー工程とエッチング工程により島状の分離パターンとす
る。この上にゲート絶縁膜４を酸化珪素薄膜で形成す
る。さらに、その上にＭｏＷからなるゲート電極５を形
成する（図１（ａ））。この後、２１のイオン注入
（Ｃ）でｎ型イオン種の低ドーズの注入を行ないｎ-領
域２２を作成する（図１（ｂ））。ここまでは前記従来
例の図４と同様の工程である。
【００１７】この後、層間絶縁膜２３をＣＶＤ法による
酸化珪素薄膜により形成する。続いて、フォトリソグラ
フィー工程とエッチング工程を行なってゲート絶縁膜４
と層間絶縁膜２３を選択的に除去して開口部２４を形成
する。この際ゲート電極５と開口部２４の距離はＬＤＤ
構造に必要なｎ-領域幅とした。次に、２５のイオン注
入（Ｄ）でｎ型イオン種を高ドーズで注入してｎ+半導
体層（ｎ+領域２６）を形成する（図１（ｃ））。この
後、Ａｌ合金薄膜を含むソースドレイン配線２７を形成
する。最後に、ＳｉＮxからなる保護膜２８を形成して
薄膜トランジスタを完成する（図１（ｄ））。このとき
ソースドレイン配線２７はＯＮ電流低下を防ぐため、Ｌ
ＤＤ構造に必要なｎ-領域２９（ゲート電極下のチャン
ネル領域の両脇にあるｎ-領域）にオーバーラップさせ
ない構成とした。本発明では、前記従来例の図４で示し
たｎ+領域とｎ-領域を作り分けるための専用のドーピン
グマスク８は不要であり、フォトリソグラフィー工程が
１工程減ることになる。しかも、ＬＤＤ構造のパターン
精度は従来のものと同レベルのものが得られる。
酸化珪素薄膜により形成する。続いて、フォトリソグラ
フィー工程とエッチング工程を行なってゲート絶縁膜４
と層間絶縁膜２３を選択的に除去して開口部２４を形成
する。この際ゲート電極５と開口部２４の距離はＬＤＤ
構造に必要なｎ-領域幅とした。次に、２５のイオン注
入（Ｄ）でｎ型イオン種を高ドーズで注入してｎ+半導
体層（ｎ+領域２６）を形成する（図１（ｃ））。この
後、Ａｌ合金薄膜を含むソースドレイン配線２７を形成
する。最後に、ＳｉＮxからなる保護膜２８を形成して
薄膜トランジスタを完成する（図１（ｄ））。このとき
ソースドレイン配線２７はＯＮ電流低下を防ぐため、Ｌ
ＤＤ構造に必要なｎ-領域２９（ゲート電極下のチャン
ネル領域の両脇にあるｎ-領域）にオーバーラップさせ
ない構成とした。本発明では、前記従来例の図４で示し
たｎ+領域とｎ-領域を作り分けるための専用のドーピン
グマスク８は不要であり、フォトリソグラフィー工程が
１工程減ることになる。しかも、ＬＤＤ構造のパターン
精度は従来のものと同レベルのものが得られる。
【００１８】（実施の形態２）図２に本発明に関わる、
液晶表示装置用の薄膜トランジスタの製造方法を示す工
程模式断面図を示す。本実施の形態は、前記実施の形態
１と異なりＣＭＯＳ構成（ｎ型とｐ型）の薄膜トランジ
スタの作成を示している。基板１（コーニング社製１７
３７ガラス基板）にアンダーコート膜２としてＣＶＤ法
による酸化珪素薄膜を形成する。次に、半導体薄膜とし
てアモルファスシリコン薄膜を形成し、レーザー結晶化
でポリシリコン薄膜３に変換し、それをフォトリソグラ
フィー工程とエッチング工程により島状の分離パターン
とする。この上にゲート絶縁膜４を酸化珪素薄膜で形成
する。さらに、その上にＭｏＷからなるゲート電極５を
形成する（図２（ａ））。ここまでは前記従来例や前記
実施の形態１と同様の工程である。ただし、トランジス
タのしきい値制御のためチャンネルドーピングを行なう
場合もある。
液晶表示装置用の薄膜トランジスタの製造方法を示す工
程模式断面図を示す。本実施の形態は、前記実施の形態
１と異なりＣＭＯＳ構成（ｎ型とｐ型）の薄膜トランジ
スタの作成を示している。基板１（コーニング社製１７
３７ガラス基板）にアンダーコート膜２としてＣＶＤ法
による酸化珪素薄膜を形成する。次に、半導体薄膜とし
てアモルファスシリコン薄膜を形成し、レーザー結晶化
でポリシリコン薄膜３に変換し、それをフォトリソグラ
フィー工程とエッチング工程により島状の分離パターン
とする。この上にゲート絶縁膜４を酸化珪素薄膜で形成
する。さらに、その上にＭｏＷからなるゲート電極５を
形成する（図２（ａ））。ここまでは前記従来例や前記
実施の形態１と同様の工程である。ただし、トランジス
タのしきい値制御のためチャンネルドーピングを行なう
場合もある。
【００１９】この後、ｎ型トランジスタ作成領域Ａは３
２のｐ+領域用ドーピングマスクで覆い、３１のイオン
注入（Ｅ）でｐ型イオン種の高ドーズの注入を行なって
ｐ+領域３３を作成する（図２（ｂ））。この後、３２
のｐ+領域用ドーピングマスクを除去して全面にｎ型イ
オン種の低ドーズ注入を３４のイオン注入（Ｆ）で行な
い、ｎ型トランジスタ作成領域Ａにｎ-領域３５を形成
する（図２（ｃ））。この後、層間絶縁膜３８をＣＶＤ
法による酸化珪素薄膜により形成し、この後にフォトリ
ソグラフィー工程とエッチング工程を行なってゲート絶
縁膜４と層間絶縁膜３８を選択的に除去して開口部３７
を形成する。この際、ｎ型トランジスタのゲート電極５
と開口部３７の距離はＬＤＤ構造に必要なｎ-領域幅と
した。そして、この開口部３７にｎ型イオン種の３６の
イオン注入（Ｇ）を行ないｎ型トランジスタ作成領域Ａ
の開口部中をｎ+領域３９とした（図２（ｄ））。ここ
で、ｐ型トランジスタ作成領域Ｂのｐ+領域３３の開口
部３７はそのままｐ+特性を示すように各イオン注入
（Ｅ）（Ｆ）（Ｇ）の注入条件を設定した。この後、Ａ
ｌ合金薄膜を含むソースドレイン配線４８と保護膜４９
を形成して薄膜トランジスタを完成する（図２
（ｅ））。このときソースドレイン配線４８はＯＮ電流
低下を防ぐため、ＬＤＤ構造に必要なｎ-領域（ゲート
電極下のチャンネル領域の両脇にあるｎ-領域）にオー
バーラップさせない構成とした。本実施の形態でも前記
従来例の図４で示したｎ+領域とｎ-領域を作り分けるた
めの専用のドーピングマスク８は不要である。しかも、
ＬＤＤ構造のパターン精度は従来のものと同レベルのも
のが得られる。
２のｐ+領域用ドーピングマスクで覆い、３１のイオン
注入（Ｅ）でｐ型イオン種の高ドーズの注入を行なって
ｐ+領域３３を作成する（図２（ｂ））。この後、３２
のｐ+領域用ドーピングマスクを除去して全面にｎ型イ
オン種の低ドーズ注入を３４のイオン注入（Ｆ）で行な
い、ｎ型トランジスタ作成領域Ａにｎ-領域３５を形成
する（図２（ｃ））。この後、層間絶縁膜３８をＣＶＤ
法による酸化珪素薄膜により形成し、この後にフォトリ
ソグラフィー工程とエッチング工程を行なってゲート絶
縁膜４と層間絶縁膜３８を選択的に除去して開口部３７
を形成する。この際、ｎ型トランジスタのゲート電極５
と開口部３７の距離はＬＤＤ構造に必要なｎ-領域幅と
した。そして、この開口部３７にｎ型イオン種の３６の
イオン注入（Ｇ）を行ないｎ型トランジスタ作成領域Ａ
の開口部中をｎ+領域３９とした（図２（ｄ））。ここ
で、ｐ型トランジスタ作成領域Ｂのｐ+領域３３の開口
部３７はそのままｐ+特性を示すように各イオン注入
（Ｅ）（Ｆ）（Ｇ）の注入条件を設定した。この後、Ａ
ｌ合金薄膜を含むソースドレイン配線４８と保護膜４９
を形成して薄膜トランジスタを完成する（図２
（ｅ））。このときソースドレイン配線４８はＯＮ電流
低下を防ぐため、ＬＤＤ構造に必要なｎ-領域（ゲート
電極下のチャンネル領域の両脇にあるｎ-領域）にオー
バーラップさせない構成とした。本実施の形態でも前記
従来例の図４で示したｎ+領域とｎ-領域を作り分けるた
めの専用のドーピングマスク８は不要である。しかも、
ＬＤＤ構造のパターン精度は従来のものと同レベルのも
のが得られる。
【００２０】（実施の形態３）図３に本発明に関わる、
液晶表示装置用の薄膜トランジスタの製造方法を示す工
程模式断面図を示す。本実施の形態も前記実施の形態２
と同様ＣＭＯＳ構成（ｎ型とｐ型）の薄膜トランジスタ
の作成を示しているが、前記実施の形態２ではｐ型トラ
ンジスタの開口部をｐ+領域に保つためにｐ型イオン種
のイオン注入のドーズ量がどうしても多くなってしまう
ので、本実施の形態ではそれを改善している。前記図２
（ｃ）までは実施の形態２と同じ工程であり、ここでは
説明を省略する。この後、層間絶縁膜４１をＣＶＤ法に
よる酸化珪素薄膜により形成し、続いてフォトリソグラ
フィー工程とエッチング工程を行なってゲート絶縁膜４
と層間絶縁膜４１を選択的に除去して開口部４３を形成
する。この際、開口部４３をエッチングするときのフォ
トレジスト４０に対して約１μｍのサイドエッチング部
４４ができるようにオーバーエッチングを実施した。そ
して、フォトレジスト４０を除去せずにｎ型イオン種の
４２のイオン注入（Ｈ）を行なってｎ型トランジスタ作
成領域Ａの開口部中央部分をｎ+領域４５とした（図３
（ａ））。ここで、ｐ型トランジスタ作成領域Ｂの開口
部中央部分は高抵抗領域４６となるが、開口部４３の周
辺部分はフォトレジスト４０に遮蔽されてそのままｐ+
領域４７が残ることになる。この後、Ａｌ合金薄膜を含
むソースドレイン配線４８を形成する。最後に、ＳｉＮ
xからなる保護膜４９を形成し薄膜トランジスタを完成
する（図３（ｂ））。このときソースドレイン配線４８
はＯＮ電流低下を防ぐため、ＬＤＤ構造に必要なｎ-領
域（ゲート電極下のチャンネル領域の両脇にあるｎ-領
域）にオーバーラップさせない構成とした。本実施の形
態でも前記従来例の図４で示したｎ+領域とｎ-領域を作
り分けるための専用のドーピングマスク８は不要であ
る。しかも、ＬＤＤ構造のパターン精度は従来のものと
同レベルのものが得られる。
液晶表示装置用の薄膜トランジスタの製造方法を示す工
程模式断面図を示す。本実施の形態も前記実施の形態２
と同様ＣＭＯＳ構成（ｎ型とｐ型）の薄膜トランジスタ
の作成を示しているが、前記実施の形態２ではｐ型トラ
ンジスタの開口部をｐ+領域に保つためにｐ型イオン種
のイオン注入のドーズ量がどうしても多くなってしまう
ので、本実施の形態ではそれを改善している。前記図２
（ｃ）までは実施の形態２と同じ工程であり、ここでは
説明を省略する。この後、層間絶縁膜４１をＣＶＤ法に
よる酸化珪素薄膜により形成し、続いてフォトリソグラ
フィー工程とエッチング工程を行なってゲート絶縁膜４
と層間絶縁膜４１を選択的に除去して開口部４３を形成
する。この際、開口部４３をエッチングするときのフォ
トレジスト４０に対して約１μｍのサイドエッチング部
４４ができるようにオーバーエッチングを実施した。そ
して、フォトレジスト４０を除去せずにｎ型イオン種の
４２のイオン注入（Ｈ）を行なってｎ型トランジスタ作
成領域Ａの開口部中央部分をｎ+領域４５とした（図３
（ａ））。ここで、ｐ型トランジスタ作成領域Ｂの開口
部中央部分は高抵抗領域４６となるが、開口部４３の周
辺部分はフォトレジスト４０に遮蔽されてそのままｐ+
領域４７が残ることになる。この後、Ａｌ合金薄膜を含
むソースドレイン配線４８を形成する。最後に、ＳｉＮ
xからなる保護膜４９を形成し薄膜トランジスタを完成
する（図３（ｂ））。このときソースドレイン配線４８
はＯＮ電流低下を防ぐため、ＬＤＤ構造に必要なｎ-領
域（ゲート電極下のチャンネル領域の両脇にあるｎ-領
域）にオーバーラップさせない構成とした。本実施の形
態でも前記従来例の図４で示したｎ+領域とｎ-領域を作
り分けるための専用のドーピングマスク８は不要であ
る。しかも、ＬＤＤ構造のパターン精度は従来のものと
同レベルのものが得られる。
【００２１】なお、上記実施の形態１〜３において、基
板１の材質は石英ガラスやプラスチックであってもよ
い。アンダーコート膜２やゲート絶縁膜４や層間絶縁膜
１１等の一部には窒化珪素膜を用いてもよい。ポリシリ
コン薄膜３は固相成長法や直接堆積法などを用いたポリ
シリコン薄膜であってもよい。イオン注入は質量分離を
行なわないイオンドーピング法であってもかまわない。
板１の材質は石英ガラスやプラスチックであってもよ
い。アンダーコート膜２やゲート絶縁膜４や層間絶縁膜
１１等の一部には窒化珪素膜を用いてもよい。ポリシリ
コン薄膜３は固相成長法や直接堆積法などを用いたポリ
シリコン薄膜であってもよい。イオン注入は質量分離を
行なわないイオンドーピング法であってもかまわない。
【００２２】ところで、ポリシリコン薄膜とソースドレ
イン配線のコンタクト（電気的接続）は、従来であれば
ｎ+領域作製の後にポリシリコン薄膜の上層膜（ゲート
絶縁膜及び層間絶縁膜）に開口部を設けるため、特に開
口部形成時にドライエッチングを用いた場合には、どう
しても接続抵抗が大きくなる傾向にあるが、本発明では
開口部形成後、ソースドレイン配線用メタル成膜直前に
ｎ+イオン注入を行なうため、イオン注入時に水素処理
プラズマや注入を併せて実施でき、コンタクト抵抗を低
くするのに好都合であるという効果もある。また、特に
断っていないが、ゲート電極やソースドレイン配線のパ
ターンニングにはフォトリソグラフィー工程とエッチン
グ工程が用いられる。また、実際の液晶表示装置用の薄
膜トランジスタ基板ではこの他に画素電極や平坦化用薄
膜の形成などが行われる。
イン配線のコンタクト（電気的接続）は、従来であれば
ｎ+領域作製の後にポリシリコン薄膜の上層膜（ゲート
絶縁膜及び層間絶縁膜）に開口部を設けるため、特に開
口部形成時にドライエッチングを用いた場合には、どう
しても接続抵抗が大きくなる傾向にあるが、本発明では
開口部形成後、ソースドレイン配線用メタル成膜直前に
ｎ+イオン注入を行なうため、イオン注入時に水素処理
プラズマや注入を併せて実施でき、コンタクト抵抗を低
くするのに好都合であるという効果もある。また、特に
断っていないが、ゲート電極やソースドレイン配線のパ
ターンニングにはフォトリソグラフィー工程とエッチン
グ工程が用いられる。また、実際の液晶表示装置用の薄
膜トランジスタ基板ではこの他に画素電極や平坦化用薄
膜の形成などが行われる。
【００２３】以上のように実施の形態１〜３で作成した
薄膜トランジスタを多数基板上に配置して薄膜トランジ
スタアレイ基板を形成し、これを用いて液晶表示装置を
作成すれば、その生産性とコストの面で有利に展開でき
る。
薄膜トランジスタを多数基板上に配置して薄膜トランジ
スタアレイ基板を形成し、これを用いて液晶表示装置を
作成すれば、その生産性とコストの面で有利に展開でき
る。
【００２４】
【発明の効果】以上説明したように本発明によれば、ｎ
+領域とｎ-領域の作り分けのためだけに専用のフォトリ
ソグラフィー工程を用いることなく、しかも従来と同レ
ベルの精度でＬＤＤ構造を効率よく作ることができるよ
うになり、生産性とコストが改善した薄膜トランジスタ
の製造方法を実現できことになり、そうして作られた薄
膜トランジスタによる薄膜トランジスタアレイ基板を用
いることにより液晶表示装置の生産をも改善することが
できる。
+領域とｎ-領域の作り分けのためだけに専用のフォトリ
ソグラフィー工程を用いることなく、しかも従来と同レ
ベルの精度でＬＤＤ構造を効率よく作ることができるよ
うになり、生産性とコストが改善した薄膜トランジスタ
の製造方法を実現できことになり、そうして作られた薄
膜トランジスタによる薄膜トランジスタアレイ基板を用
いることにより液晶表示装置の生産をも改善することが
できる。
【図１】本発明の第１の実施の形態に相当する薄膜トラ
ンジスタの製造方法を示す工程模式断面図である。
ンジスタの製造方法を示す工程模式断面図である。
【図２】本発明の第２の実施の形態に相当する薄膜トラ
ンジスタの製造方法を示す工程模式断面図である。
ンジスタの製造方法を示す工程模式断面図である。
【図３】本発明の第３の実施の形態に相当する薄膜トラ
ンジスタの製造方法を示す工程模式断面図である。
ンジスタの製造方法を示す工程模式断面図である。
【図４】従来の薄膜トランジスタの製造方法を示す工程
模式断面図である。
模式断面図である。
１ 基板 ２ アンダーコート膜 ３ ポリシリコン薄膜 ４ ゲート絶縁膜 ５ ゲート電極 ６ イオン注入（Ａ） ７，２２，３５ ｎ-領域 ８ ドーピングマスク ９ イオン注入（Ｂ） １０，２６，３９，４５ ｎ+領域 １１，２３，３８，４１ 層間絶縁膜 １２，２４，３７，４３ 開口部 １３，２７，４８ ソースドレイン配線 １４，２８，４９ 保護膜 ２１ イオン注入（Ｃ） ２５ イオン注入（Ｄ） ２９ ＬＤＤ構造に必要なｎ-領域 ３１ イオン注入（Ｅ） ３２ ｐ+領域用ドーピングマスク ３３，４７ ｐ+領域 ３４ イオン注入（Ｆ） ３６ イオン注入（Ｇ） ４０ フォトレジスト ４２ イオン注入（Ｈ） ４４ サイドエッチング部 ４６ 高抵抗領域
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 27/08 ３３１ Ｈ０１Ｌ 27/08 ３２１Ｎ 27/092 ３２１Ｆ 29/786 21/90 Ｃ Ｆターム(参考） 2H092 JA25 JA34 JA37 KA04 KA10 MA27 NA27 NA29 4M104 AA01 AA09 BB13 CC05 DD16 DD26 GG09 GG10 HH16 5F033 HH09 HH22 JJ01 JJ09 KK01 NN12 QQ08 QQ09 QQ10 QQ33 QQ37 QQ58 QQ73 RR04 RR06 SS11 VV15 XX33 5F048 AA09 AC01 AC04 BA16 BB09 BB11 BB14 BC06 BF02 BF16 5F110 AA03 AA06 AA07 AA14 AA16 BB02 BB04 CC02 DD01 DD02 DD03 DD13 DD14 EE06 FF02 FF03 GG02 GG13 HJ12 HJ13 HK06 HL06 HL14 HM11 HM15 HM19 NN03 NN05 NN23 NN24 NN35 PP03 QQ03 QQ11
Claims (6)
- 【請求項１】 基板の上に少なくとも半導体薄膜、ゲー
ト絶縁膜及びゲート電極をこの順番に形成した後、前記
半導体薄膜にｎ型イオン種を低ドーズで注入し、その後
前記ゲート絶縁膜及び前記ゲート電極を層間絶縁膜で覆
い、続いて前記半導体薄膜上の前記ゲート絶縁膜及び前
記層間絶縁膜の一部を選択的に除去して開口部を形成し
た後、前記開口部から前記半導体薄膜にｎ型イオン種を
高ドーズで注入することを特徴とする薄膜トランジスタ
の製造方法。 - 【請求項２】 前記ｎ型イオン種の高ドーズでの注入を
前記開口部の周辺部を除いた中央部分に行なう請求項１
に記載の薄膜トランジスタの製造方法。 - 【請求項３】 基板の上に少なくとも半導体薄膜、ゲー
ト絶縁膜及びゲート電極をこの順番に形成した後、前記
半導体薄膜にｎ型イオン種を低ドーズで注入し、その後
前記ゲート絶縁膜及び前記ゲート電極を層間絶縁膜で覆
い、続いて前記半導体薄膜上の前記ゲート絶縁膜及び前
記層間絶縁膜の一部を選択的に除去して開口部を形成し
た後、前記開口部から前記半導体薄膜にｎ型イオン種を
高ドーズで注入することにより、前記開口部又はその近
傍にｎ+型半導体薄膜を形成し、且つ前記ゲート電極と
前記開口部の間にｎ-型半導体薄膜を配置し、しかる後
前記ｎ+型半導体薄膜と電気的接続を行なうための配線
を形成することを特徴とする薄膜トランジスタの製造方
法。 - 【請求項４】 前記半導体薄膜が、ポリシリコン薄膜で
ある請求項１又は３に記載の薄膜トランジスタの製造方
法。 - 【請求項５】 前記ｎ+型半導体薄膜と電気的接続を行
なうための配線を形成する際、前記ゲート電極と前記開
口部の間に配置した前記ｎ-型半導体薄膜の上には前記
配線をオーバーラップさせない請求項３に記載の薄膜ト
ランジスタの製造方法。 - 【請求項６】 請求項１〜５のいずれかに記載の薄膜ト
ランジスタの製造方法で作成した薄膜トランジスタを多
数基板上に配置して薄膜トランジスタアレイ基板を形成
し、前記薄膜トランジスタアレイ基板を液晶表示装置に
組み込むことを特徴とする液晶表示装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001118669A JP2002313805A (ja) | 2001-04-17 | 2001-04-17 | 薄膜トランジスタの製造方法とそれを用いた液晶表示装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001118669A JP2002313805A (ja) | 2001-04-17 | 2001-04-17 | 薄膜トランジスタの製造方法とそれを用いた液晶表示装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002313805A true JP2002313805A (ja) | 2002-10-25 |
Family
ID=18969027
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001118669A Pending JP2002313805A (ja) | 2001-04-17 | 2001-04-17 | 薄膜トランジスタの製造方法とそれを用いた液晶表示装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002313805A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006147750A (ja) * | 2004-11-18 | 2006-06-08 | Sony Corp | 表示装置 |
| JP2008299070A (ja) * | 2007-05-31 | 2008-12-11 | Hitachi Displays Ltd | 表示装置の製造方法 |
| KR100891989B1 (ko) * | 2002-12-11 | 2009-04-08 | 엘지디스플레이 주식회사 | 구동회로 일체형 액정표시장치용 박막 트랜지스터 제조방법 |
-
2001
- 2001-04-17 JP JP2001118669A patent/JP2002313805A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100891989B1 (ko) * | 2002-12-11 | 2009-04-08 | 엘지디스플레이 주식회사 | 구동회로 일체형 액정표시장치용 박막 트랜지스터 제조방법 |
| JP2006147750A (ja) * | 2004-11-18 | 2006-06-08 | Sony Corp | 表示装置 |
| JP4604675B2 (ja) * | 2004-11-18 | 2011-01-05 | ソニー株式会社 | 表示装置 |
| JP2008299070A (ja) * | 2007-05-31 | 2008-12-11 | Hitachi Displays Ltd | 表示装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2564725B2 (ja) | Ｍｏｓ型トランジスタの作製方法 | |
| JP3019885B2 (ja) | 電界効果型薄膜トランジスタの製造方法 | |
| US20030211667A1 (en) | Method of fabricating thin film transistor | |
| JPH10135475A (ja) | 半導体装置およびその作製方法 | |
| JPH06177154A (ja) | Ｍｏｓ ｆｅｔの製造方法と構造 | |
| JP2001203360A (ja) | トップゲートセルフアラインポリシリコン薄膜トランジスタ、その製造方法、及びアレイ | |
| JP3066365B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| US7157321B2 (en) | Semiconductor device and method for manufacturing the same | |
| CN100514608C (zh) | 薄膜晶体管阵列的制造方法及其结构 | |
| KR100635038B1 (ko) | 금속유도화 측면결정화방법을 이용한 박막 트랜지스터의제조방법 | |
| JP2002313805A (ja) | 薄膜トランジスタの製造方法とそれを用いた液晶表示装置の製造方法 | |
| JPH0637314A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP2002033489A (ja) | ポリ薄膜トランジスタ及びその製造方法 | |
| KR100753635B1 (ko) | 금속유도측면결정화를 이용한 ｌｄｄ 구조를 갖는 박막트랜지스터의 제조방법 | |
| US6841475B1 (en) | Method for fabricating thin film transistors | |
| JPH11354808A (ja) | 薄膜トランジスタの製造方法 | |
| US6731352B2 (en) | Method for fabricating liquid crystal display | |
| JP3125429B2 (ja) | 半導体装置及びその製造方法 | |
| JP3358284B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3345756B2 (ja) | 半導体装置の製造方法 | |
| JPH10173197A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH09199677A (ja) | マスクｒｏｍの製造方法 | |
| JP3312541B2 (ja) | 薄膜半導体装置の製造方法 | |
| US7064017B2 (en) | Method of forming a CMOS transistor | |
| JP2754184B2 (ja) | 薄膜トランジスタ及びその製造方法 |