JP2002305281A - Lead frame and electronic apparatus using the same - Google Patents

Lead frame and electronic apparatus using the same

Info

Publication number
JP2002305281A
JP2002305281A JP2001106374A JP2001106374A JP2002305281A JP 2002305281 A JP2002305281 A JP 2002305281A JP 2001106374 A JP2001106374 A JP 2001106374A JP 2001106374 A JP2001106374 A JP 2001106374A JP 2002305281 A JP2002305281 A JP 2002305281A
Authority
JP
Japan
Prior art keywords
lead
lead frame
leads
insulating material
separating means
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001106374A
Other languages
Japanese (ja)
Inventor
Shigeru Ishii
滋 石井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alps Alpine Co Ltd
Original Assignee
Alps Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alps Electric Co Ltd filed Critical Alps Electric Co Ltd
Priority to JP2001106374A priority Critical patent/JP2002305281A/en
Publication of JP2002305281A publication Critical patent/JP2002305281A/en
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a lead frame, in which the electrode pads of an electronic component and leads of the lead frame can be bump-connected easily, without bringing the adjacent leads into contact, when pitches of the electrode pads of the electronic component such as a semiconductor chip or the like are smaller than 200 μm and, even if the pitches of the electrode pads are preferably small at about 100 to 110 μm, and to provide an electronic apparatus provided with the lead frame. SOLUTION: The semiconductor chip 95, on which a plurality of electrode pads 96, and so on are installed is mounted on the lead frame. In the lead frame, a plurality of leads 5 whose ends on one side are connected to the electrode pads 96 are formed, insulation materials 7 are attached and formed on faces on both sides or faces on one side of the leads 5, by excluding at least parts connected to the electrode pads 96, and lead separation means 8 which are used to prevent the adjacent leads 5, 5 from coming into contact are installed at the insulation materials 7.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は半導体チップ等の電
子部品を載置するためのリードフレーム及びこれを用い
た半導体装置等の電子機器に係わり、詳しくは半導体チ
ップ等の電子部品の電極パッドピッチが狭ピッチ化され
ても、この電子部品の電極パッドと、リードフレームの
リードとを、容易に、かつ隣接するリードが接触するこ
となくバンプ接続が可能なリードフレーム及びこれを用
いた電子機器に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a lead frame for mounting an electronic component such as a semiconductor chip and an electronic device such as a semiconductor device using the same, and more particularly, to an electrode pad pitch of an electronic component such as a semiconductor chip. The present invention relates to a lead frame capable of easily connecting an electrode pad of an electronic component and a lead of a lead frame to a lead frame without contact between adjacent leads even when the pitch is reduced, and an electronic device using the same. .

【0002】[0002]

【従来の技術】従来からICチップやLSIチップ等の
半導体チップは微細な小片であるため、そのままでは取
り扱いや装着し難いためにICパッケージと呼ばれる容
器に収納して半導体装置として用いられている。半導体
チップをICパッケージに装着するときは、リードフレ
ームといわれる金属板を打ち抜きしたフレーム上に取り
付け、半導体チップに設けられた複数の電極パッドとリ
ードフレームを接続している。このリードフレームに
は、チップ電極パッドと接続するための複数のリードが
形成されている。上記のチップ電極パッドとリードフレ
ームを接続する方法としては、ワイヤボンディング法や
バンプ接続法が採用されている。
2. Description of the Related Art Conventionally, semiconductor chips such as IC chips and LSI chips are small pieces and are difficult to handle and mount as they are, so that they are housed in containers called IC packages and used as semiconductor devices. When a semiconductor chip is mounted on an IC package, a metal plate called a lead frame is mounted on a punched frame, and a plurality of electrode pads provided on the semiconductor chip are connected to the lead frame. A plurality of leads for connecting to the chip electrode pads are formed on the lead frame. As a method for connecting the chip electrode pad and the lead frame, a wire bonding method or a bump connection method is adopted.

【0003】ワイヤボンディング法は、図16に示すよ
うに複数のリード125・・・が設けられたリードフレー
ム120上に、複数の電極パッド101・・・が設けられ
た半導体チップ100を電極パッド形成面を上側(リー
ドフレーム120側とは反対側)に向けて載置し、各電
極パッド(ボールグリッドアレイ型端子)101とこれ
と対応するリード125の一端とをボンディングワイヤ
130により接続する方法である。一方、バンプ接続法
は、図17に示すように複数のリード125a・・・が設
けられたリードフレーム120a上に、半導体チップ1
00の電極パッド形成面を下側(リードフレーム120
a側)に向けて載置する際、各電極パッド101とこれ
と対応するリード125aの間にはんだボール(バン
プ)126を介在させ接続する方法である。図16及び
図17中、符号135、136は、上記のようにして接
続された半導体チップとリードフレームの接続部及び半
導体チップを覆うICパッケージである バンプ接続法
は、ワイヤボンディング法に比べてICパッケージを小
型化できる等の理由から最近多様されるようになってき
ている。
[0003] In the wire bonding method, as shown in FIG. 16, a semiconductor chip 100 provided with a plurality of electrode pads 101 is formed on a lead frame 120 provided with a plurality of leads 125. The surface is placed facing upward (opposite to the lead frame 120 side), and each electrode pad (ball grid array type terminal) 101 is connected to one end of a corresponding lead 125 by a bonding wire 130. is there. On the other hand, in the bump connection method, as shown in FIG. 17, a semiconductor chip 1 is mounted on a lead frame 120a provided with a plurality of leads 125a.
00 on the lower side (lead frame 120).
This is a method in which a solder ball (bump) 126 is interposed between each electrode pad 101 and a corresponding lead 125a when the semiconductor device is mounted toward the (a side). In FIGS. 16 and 17, reference numerals 135 and 136 denote IC packages covering the semiconductor chip and the connection portion of the lead frame and the semiconductor chip connected as described above. Recently, the package has been diversified for reasons such as miniaturization of the package.

【0004】ところで、最近、上記半導体装置はマイク
ロ波やミリ波長帯域などの高周波領域での使用の目的か
らこれに備えられる半導体チップの多電極化や高密度実
装が進められており、これに伴って電極パッドが狭ピッ
チ化されるようになってきており、電極パッドのピッチ
(チップ電極パッドピッチ)が100〜110μm程度
の半導体チップが多用されるようになってきている。チ
ップ電極パッドピッチが100〜110μm程度の半導
体チップのチップ電極パッドは、80〜100μm角程
度とされている。
Recently, for the purpose of using the above-mentioned semiconductor device in a high frequency region such as a microwave and a millimeter wavelength band, a semiconductor chip included in the semiconductor device has been provided with multiple electrodes and a high-density mounting. As a result, the pitch of the electrode pads has been narrowed, and semiconductor chips having a pitch of the electrode pads (chip electrode pad pitch) of about 100 to 110 μm have been frequently used. A chip electrode pad of a semiconductor chip having a chip electrode pad pitch of about 100 to 110 μm is about 80 to 100 μm square.

【0005】[0005]

【発明が解決しようとする課題】しかしながらチップ電
極パッドピッチが200μmより小さい半導体チップを
用いる場合、バンプ接続を採用するのが困難であった。
その理由を以下に述べる。図18は、図17の半導体チ
ップ100とリードフレーム120aを下面側から見た
図である。チップ電極パッドピッチP1が200μmの
半導体チップ100を載置する場合、リードフレーム1
20aのリード幅W1が150μm、リード間隔L1が5
0μmとされている。チップ電極パッドピッチP1を2
00μm以下の半導体チップを載置する場合、リード間
隔L1を50μmより小さくすればよいが、リード間隔
1が50μmより小さくなると、バンプ接続のための
ボンディングの際、隣接するリード152a、125a
どうしが接触してしまうという問題がある。
However, when a semiconductor chip having a chip electrode pad pitch smaller than 200 μm is used, it has been difficult to employ bump connection.
The reason is described below. FIG. 18 is a view of the semiconductor chip 100 and the lead frame 120a of FIG. 17 as viewed from the lower surface side. When the semiconductor chip 100 having a chip electrode pad pitch P 1 of 200 μm is mounted, the lead frame 1
Lead width W 1 of 20a is 150μm, lead spacing L 1 5
0 μm. Chip electrode pad pitch P 1 is 2
When mounting a semiconductor chip of not more than 00 μm, the lead interval L 1 may be smaller than 50 μm. However, when the lead interval L 1 is smaller than 50 μm, the adjacent leads 152 a and 125 a
There is a problem that they come into contact with each other.

【0006】なお、リードフレーム120aは先に述べ
たように金属板を打ち抜いて作製しており、このときリ
ード幅W1はリードフレーム120aの厚みと同程度の
大きさまでは寸法精度が良好であるとされているため、
厚みが150μmのリードフレーム120aを用いる場
合、リード125aの幅W1を150μm程度までは寸
法精度を良好に保つことができるが、150μmより小
さくなると寸法精度が悪くなってしまため、リード幅W
1を150μmより小さくできなかった。また、チップ
電極パッドピッチP1が200μmの半導体チップを載
置する場合、厚みが薄いリードフレームを用いることも
考えられるが、その場合もリード間隔が50μmより小
さくなってしまいリードどうしの接触の問題が生じてし
まう。上記の理由によりチップ電極パッドピッチP1
200μmより小さい半導体チップをリードフレームに
載置する場合、バンプ接続を採用するのが困難であるか
ら、当然、チップ電極パッドピッチP1が100〜11
0μm程度に狭ピッチ化された半導体チップを載置する
場合もバンプ接続を採用できなかった。
[0006] Incidentally, lead frames 120a are fabricated by punching a metal plate as mentioned above, the lead width W 1 at this time is good dimensional accuracy to the size of about the same as the thickness of the lead frame 120a It is said that
When the lead frame 120a having a thickness of 150 μm is used, the dimensional accuracy can be kept good up to the width W 1 of the lead 125a of about 150 μm. However, when the width is smaller than 150 μm, the dimensional accuracy deteriorates.
1 could not be smaller than 150 μm. Also, if the tip electrode pad pitch P 1 is placed on 200μm semiconductor chip, it is considered to use a thin thickness lead frame, in that case also contact leads interval is each other lead becomes smaller than 50μm problem Will occur. If tip electrode pad pitch P 1 by the above-mentioned reasons for placing a 200μm smaller semiconductor chip to a lead frame, because it is difficult to adopt the bump connection, of course, the chip electrode pad pitch P 1 is from 100 to 11
Even when a semiconductor chip with a narrow pitch of about 0 μm is mounted, bump connection cannot be adopted.

【0007】このような問題は、半導体チップ等の電子
部品に設けられた電極パッドとリードフレームのリード
とをバンプ接続する際に限った問題でなく、回路等が形
成された基板等の他の部品の電極パッド等の接続端子部
と、外部接続用の複数のリード(リード)が導出された
電子部品のリード(ピン)とをバンプ接続する場合に
も、上記接続端子部のピッチが200μmより小さい
と、上記電子部品の隣接するリード(ピン)が接触して
しまうといった上記と同様の問題が生じてしまう。
Such a problem is not limited to the problem of bump connection between an electrode pad provided on an electronic component such as a semiconductor chip and a lead of a lead frame, but may be another problem such as a substrate on which a circuit or the like is formed. Also in the case where a connection terminal portion such as an electrode pad of a component is bump-connected to a lead (pin) of an electronic component from which a plurality of leads (leads) for external connection are led out, the pitch of the connection terminal portion is set to 200 μm or more. If the size is small, the same problem as described above occurs in that adjacent leads (pins) of the electronic component come into contact with each other.

【0008】本発明は上記の事情に鑑みてなされたもの
で、半導体チップ等の電子部品の電極パッドピッチが2
00μmより小さい場合、好ましくは電極パッドピッチ
が100〜110μm程度と小さい場合であっても、こ
の電子部品の電極パッドと、リードフレームのリードと
を、容易に、かつ隣接するリードが接触することなくバ
ンプ接続が可能なリードフレーム及びこのようなリード
フレームを備えた電子機器を提供することを目的とす
る。また、本発明は、基板等の他の部品に設けられた電
極パッド等の接続端子部のピッチが200μmより小さ
い場合、好ましくは接続端子部のピッチが100〜11
0μm程度と小さい場合であっても、上記接続端子部
と、電子部品に設けられた外部接続用のリード(ピン)
とを、容易にかつ、隣接するリードが接触することなく
バンプ接続が可能な電子部品及びこのような電子部品を
備えた電子機器を提供することを他の目的とする。
The present invention has been made in view of the above circumstances, and has an electrode pad pitch of 2 for an electronic component such as a semiconductor chip.
When it is smaller than 00 μm, and preferably even when the electrode pad pitch is as small as about 100 to 110 μm, the electrode pad of this electronic component and the lead of the lead frame can be easily and without the adjacent lead contacting. It is an object of the present invention to provide a lead frame capable of bump connection and an electronic device provided with such a lead frame. In addition, the present invention provides a case where the pitch of connection terminals such as electrode pads provided on another component such as a substrate is smaller than 200 μm, preferably the pitch of connection terminals is 100 to 11 μm.
Even if it is as small as about 0 μm, the connection terminal portion and an external connection lead (pin) provided on the electronic component.
Another object of the present invention is to provide an electronic component that can be easily and easily connected to bumps without contact between adjacent leads, and an electronic device including such an electronic component.

【0009】[0009]

【課題を解決するための手段】上記課題を解決するため
に本発明のリードフレームは、複数の電極パッドが設け
られた電子部品を載置するためのリードフレームであっ
て、上記電極パッドに一端が接続されるリードが複数形
成されてなり、上記リードの両面又は一方の面に、少な
くとも上記電極パッドと接続する部分を除いて絶縁材が
添設され、該絶縁材に、上記隣接するリードの接触を防
止するためのリード離間手段が設けられたことを特徴と
する。
In order to solve the above-mentioned problems, a lead frame according to the present invention is a lead frame for mounting an electronic component provided with a plurality of electrode pads. A plurality of leads to be connected are formed, and an insulating material is added to both surfaces or one surface of the leads except for at least a portion connected to the electrode pad. A lead separating means for preventing contact is provided.

【0010】また、本発明のリードフレームにおいて
は、上記リードの両面が上記絶縁材で覆われるとともに
該絶縁材は上記リード間に介在されて上記リード離間手
段とされたものであってもよい。また、本発明のリード
フレームにおいては、上記絶縁材は上記リードの下面側
に設けられ、該絶縁材に上記リード離間手段としての凸
部が設けられたことを特徴とするものであってもよい。
また、本発明のリードフレームにおいては、上記絶縁材
は上記リードの下面側と上面側にそれぞれ設けられ、上
記上面側の絶縁材に上記リード離間手段としての凸部が
設けられたことを特徴とするものであってもよい。ま
た、本発明のリードフレームにおいては、上記電子部品
が半導体チップであるものであってもよい。
Further, in the lead frame of the present invention, both surfaces of the lead may be covered with the insulating material, and the insulating material may be interposed between the leads to serve as the lead separating means. Further, in the lead frame of the present invention, the insulating material may be provided on a lower surface side of the lead, and the insulating material may be provided with a protrusion as the lead separating means. .
Further, in the lead frame of the present invention, the insulating material is provided on the lower surface side and the upper surface side of the lead, and the insulating material on the upper surface side is provided with a convex portion as the lead separating means. May be used. In the lead frame of the present invention, the electronic component may be a semiconductor chip.

【0011】本発明のリードフレームによれば、チップ
電極パッドピッチが200μmより小さくした半導体チ
ップ等の電子部品の電極パッドにバンプ接続するために
上記リード間隔を50μmより狭くしても、上記リード
間に上記のリード離間手段が設けられているので、上記
電極パッドと上記リードとをバンプ接合する際に、隣接
するリードが接触することなく、容易にバンプ接続する
ことができる。また、本発明のリードフレームは、チッ
プ電極パッドピッチが100μm〜110μm程度とさ
れた半導体チップ等の電子部品の電極パッドにバンプ接
続するために上記リード間隔を50μmより狭くして
も、上記リード間に上記のリード離間手段が設けられて
いるので、上記電極パッドと上記リードとをバンプ接合
する際に、隣接するリードが接触することなく、容易に
バンプ接続することができる。また、本発明のリードフ
レームにおいては、上記絶縁材の外側面(リード側と反
対側の面)には、リードを補強するための補強板が設け
られていることがバンプ接続の際にリードのぶれの防止
効果を高めることができ、リードを安定させることがで
き、バンプ接続が更に容易にできる点で好ましい。
According to the lead frame of the present invention, even if the lead interval is narrower than 50 μm for bump connection to the electrode pad of an electronic component such as a semiconductor chip having a chip electrode pad pitch smaller than 200 μm, Is provided with the above-described lead separating means, so that when the electrode pad and the lead are bump-bonded, the bump can be easily connected without contact between adjacent leads. In addition, the lead frame of the present invention can be connected to the electrode pads of an electronic component such as a semiconductor chip having a chip electrode pad pitch of about 100 μm to 110 μm by bump connection. Is provided with the above-described lead separating means, so that when the electrode pad and the lead are bump-bonded, the bump can be easily connected without contact between adjacent leads. In the lead frame of the present invention, a reinforcing plate for reinforcing the lead is provided on the outer surface (the surface opposite to the lead side) of the insulating material. This is preferable because the effect of preventing blur can be enhanced, leads can be stabilized, and bump connection can be further facilitated.

【0012】また、上記の課題を解決するために、本発
明の電子機器は、上記のいずれかの構成の本発明のリー
ドフレームを備えたことを特徴とする。本発明の電子機
器にあっては、上記のいずれかの構成の本発明のリード
フレームが備えられたことにより、電極パッド間が20
0μm以下、好ましくは100〜110μm程度とされ
た多電極化ならびに高密度実装された電子部品の電極パ
ッドと対応するリードをバンプ接続する際に、隣接する
リードが接触することがなく、容易にバンプ接続できる
ので、小型化及び薄型で、しかも高周波特性に優れた電
子機器を提供できる。
According to another aspect of the present invention, there is provided an electronic apparatus including the above-described lead frame according to the present invention. In the electronic device of the present invention, the provision of the lead frame of the present invention having any one of the above-described configurations allows the space between the electrode pads to be reduced by 20%.
When multiple electrodes having a thickness of 0 μm or less, and preferably about 100 to 110 μm, and bumps are connected to electrode pads of electronic components mounted at high density and corresponding leads, adjacent leads are not in contact with each other and bumps are easily formed. Since the connection can be made, it is possible to provide an electronic device that is small and thin and has excellent high-frequency characteristics.

【0013】また、上記の課題を解決するために、本発
明の半導体装置は、上記電子部品が半導体チップである
上記の本発明のリードフレームを備えたことを特徴とす
る。本発明の半導体装置にあっては、上記電子部品が半
導体チップである上記のいずれかの構成の本発明のリー
ドフレームが備えられたことにより、電極パッド間が2
00μm以下、好ましくは100〜110μm程度とさ
れた多電極化ならびに高密度実装された半導体チップの
チップ電極パッドと対応するリードをバンプ接続する際
に、隣接するリードが接触することがなく、容易にバン
プ接続できるので、小型化及び薄型で、しかも高周波特
性に優れた半導体装置を提供できる。
According to another aspect of the present invention, there is provided a semiconductor device including the lead frame according to the present invention, wherein the electronic component is a semiconductor chip. In the semiconductor device of the present invention, the electronic component is a semiconductor chip, and the lead frame of the present invention having any one of the above structures is provided, so that the distance between the electrode pads is 2 mm.
When a multi-electrode having a thickness of 00 μm or less, preferably about 100 to 110 μm and a bump corresponding to a chip electrode pad of a high-density mounted semiconductor chip and a corresponding lead are bump-connected, an adjacent lead does not come into contact with the chip easily. Since a bump connection can be made, a semiconductor device that is small and thin and has excellent high-frequency characteristics can be provided.

【0014】また、上記の課題を解決するために、本発
明の電子部品は、外部接続用の複数のリードが導出され
た電子部品であって、上記リードの両面又は一方の面
に、少なくとも上記外部と接続する部分を除いて絶縁材
が添設され、該絶縁材に、上記隣接するリードの接触を
防止するためのリード離間手段が設けられたことを特徴
とする。
In order to solve the above-mentioned problems, an electronic component according to the present invention is an electronic component from which a plurality of leads for external connection are led out. An insulating material is provided except for a portion connected to the outside, and the insulating material is provided with a lead separating means for preventing contact of the adjacent lead.

【0015】また、外部接続用の複数のリードが導出さ
れた本発明の電子部品において、上記リードの両面が上
記絶縁材で覆われるとともに該絶縁材は上記リード間に
介在されて上記リード離間手段とされたことを特徴とす
るものであってもよい。また、外部接続用の複数のリー
ドが導出された本発明の電子部品において、上記絶縁材
は上記リードの下面側に設けられ、該絶縁材に上記リー
ド離間手段としての凸部が設けられたことを特徴とする
ものであってもよい。また、外部接続用の複数のリード
が導出された本発明の電子部品において、上記絶縁材は
上記リードの下面側と上面側にそれぞれ設けられ、上記
上面側の絶縁材に上記リード離間手段としての凸部が設
けられたことを特徴とするものであってもよい。
Further, in the electronic component of the present invention in which a plurality of leads for external connection are led out, both surfaces of the lead are covered with the insulating material, and the insulating material is interposed between the leads so that the lead separating means is provided. May be characterized. Further, in the electronic component of the present invention in which a plurality of leads for external connection are led out, the insulating material is provided on a lower surface side of the lead, and the insulating material has a protrusion as the lead separating means. May be characterized. Further, in the electronic component of the present invention in which a plurality of leads for external connection are led out, the insulating material is provided on the lower surface side and the upper surface side of the lead, respectively, and the insulating material on the upper surface side serves as the lead separating means. It may be characterized in that a convex portion is provided.

【0016】本発明の電子部品によれば、電極パッド等
の接続端子部のピッチが200μmより小さくした基板
等の他の部品の接続端子部にバンプ接続するために上記
の外部接続用のリード間隔を50μmより狭くしても、
上記リード間に上記のリード離間手段が設けられている
ので、上記接続端子部と上記リードとをバンプ接合する
際に、隣接するリードが接触することなく、容易にバン
プ接続することができる。また、本発明の電子部品は、
接続端子部のピッチが100μm〜110μm程度とさ
れた基板等の他の部品の接続端子部にバンプ接続するた
めに上記リード間隔を50μmより狭くしても、上記リ
ード間に上記のリード離間手段が設けられているので、
上記接続端子部と上記リードとをバンプ接合する際に、
隣接するリードが接触することなく、容易にバンプ接続
することができる。また、外部接続用の複数のリードが
導出された本発明の電子部品においては、上記絶縁材の
外側面(リード側と反対側の面)には、上記リードを補
強するための補強板が設けられていることが、バンプ接
続の際に上記リードのぶれの防止効果を高めることがで
き、リードを安定させることができ、バンプ接続が更に
容易にできる点で好ましい。
According to the electronic component of the present invention, the above-mentioned lead interval for external connection is used for bump connection to the connection terminal portion of another component such as a substrate in which the pitch of the connection terminal portion such as an electrode pad is smaller than 200 μm. Is smaller than 50 μm,
Since the lead separating means is provided between the leads, when the connection terminal portion and the leads are bump-bonded, the bumps can be easily connected without contacting the adjacent leads. Further, the electronic component of the present invention includes:
Even if the lead spacing is narrower than 50 μm for bump connection to the connection terminal of another component such as a substrate having a connection terminal pitch of about 100 μm to 110 μm, the above lead separating means is provided between the leads. Since it is provided,
When bump connection between the connection terminal portion and the lead,
Bump connection can be easily performed without contact between adjacent leads. Further, in the electronic component of the present invention in which a plurality of leads for external connection are led out, a reinforcing plate for reinforcing the leads is provided on an outer surface (a surface opposite to the lead side) of the insulating material. This is preferable in that the effect of preventing the movement of the lead during bump connection can be enhanced, the lead can be stabilized, and the bump connection can be further facilitated.

【0017】また、上記の課題を解決するために、本発
明の電子機器は、外部接続用の複数のリードが導出され
た上記のいずれかの構成の本発明の電子部品を備えたこ
とを特徴とするものであってもよい。本発明の電子機器
にあっては、外部接続用の複数のリードが導出された上
記のいずれかの構成の本発明の電子部品が備えられたこ
とにより、接続端子部間が200μm以下、好ましくは
100〜110μm程度とされた基板等の他の部品の接
続端子部と対応するリードをバンプ接続する際に、隣接
するリードが接触することがなく、容易にバンプ接続で
きるので、小型化及び薄型化された電子機器を提供でき
る。
According to another aspect of the present invention, there is provided an electronic apparatus including the electronic component of the present invention having one of the above-described configurations from which a plurality of leads for external connection are led out. May be used. In the electronic device of the present invention, the provision of the electronic component of the present invention having any one of the above-described configurations in which a plurality of leads for external connection are provided allows a connection terminal portion to be 200 μm or less, preferably When bumps are connected to leads corresponding to connection terminals of other components such as a substrate having a thickness of about 100 to 110 μm, adjacent leads can be easily bump-connected without contact, so that the size and thickness can be reduced. Electronic equipment can be provided.

【0018】[0018]

【発明の実施の形態】以下に本発明の実施形態について
図面を参照して説明するが、本発明は以下の実施形態に
限定されるものではない。 (リードフレームの第1の実施形態)図1は本発明のリ
ードフレームの第1の実施形態を示す図であり、図1
(A)はこのリードフレームの平面図、図1(B)はB
−B線に沿う断面図である。なお、図1中には、このリ
ードフレームに半導体チップを載置したときのこれらの
位置関係がわかるように半導体チップ95を二点鎖線で
示した。また、このリードフレームと半導体チップにI
Cパッケージを装着したときのこれらの位置関係がわか
るようにICパッケージ98を二点鎖線で示した。図
中、符号cは本実施形態のリードフレームに半導体チッ
プ95及びICパッケージ98を取り付け後、リードの
端部(アウターリード部の端部)を切断して個々の半導
体装置を得るための切断線である。
Embodiments of the present invention will be described below with reference to the drawings, but the present invention is not limited to the following embodiments. (First Embodiment of Lead Frame) FIG. 1 is a view showing a first embodiment of a lead frame of the present invention.
1A is a plan view of the lead frame, and FIG.
It is sectional drawing which follows the -B line. In FIG. 1, the semiconductor chip 95 is shown by a two-dot chain line so that the positional relationship when the semiconductor chip is mounted on the lead frame can be understood. Also, the lead frame and the semiconductor chip
The IC package 98 is shown by a two-dot chain line so that these positional relationships when the C package is mounted can be understood. In the figure, reference symbol c denotes a cutting line for obtaining an individual semiconductor device by cutting the end of the lead (the end of the outer lead portion) after attaching the semiconductor chip 95 and the IC package 98 to the lead frame of the present embodiment. It is.

【0019】第1の実施形態のリードフレーム1は、複
数の電極パッド(ボールグリッドアレイ型端子)96・・
・が設けられた半導体チップ(電子部品)95をICパ
ッケージ98に収納するために、この半導体チップ95
を載置するためのものである。このリードフレーム1
は、電極パッド96に一端が接続されるリード5が複数
形成されたリードフレーム本体2と、複数のリード5・・
・の下面に添設された絶縁フィルム(絶縁材)7と、こ
の絶縁フィルム7に設けられ、隣接するリード5、5の
接触を防止するためのリード離間手段としての凸部8と
を備えてなるものである。
The lead frame 1 of the first embodiment has a plurality of electrode pads (ball grid array type terminals) 96.
In order to house the semiconductor chip (electronic component) 95 provided with
Is to be placed. This lead frame 1
Is a lead frame main body 2 in which a plurality of leads 5 each having one end connected to an electrode pad 96 are formed, and a plurality of leads 5.
An insulating film (insulating material) 7 attached to the lower surface of the .. and a convex portion 8 provided on the insulating film 7 and serving as a lead separating means for preventing adjacent leads 5 and 5 from contacting each other. It becomes.

【0020】リードフレーム本体2は、長尺の短冊状の
ものであり、半導体チップ実装部1aが複数設けられる
ものである。なお、図1は、一つの半導体チップ実装部
1aが設けられた領域のみ示した。半導体チップ実装部
1aには、矩形状の孔が設けられており、この孔1bに
これの周縁から内側に向けて延びる複数(図面では16
本)のリード5・・・が設けられている。リードフレーム
本体2の材質は、鉄、銅、鉄ニッケル合金等の金属板が
挙げられる。このリードフレーム本体2は、板厚が90
μm以下、好ましくは50μmから90μm程度のもの
が用いられる。また、このリードフレーム1に載置する
半導体チップ95の電極パッドピッチ(チップ電極パッ
ドピッチ)P2が110μm〜150μm程度の場合、
リード5の幅Wが100μm以下、好ましくは60μm
から90μm程度、電極パッドピッチP2が70μm〜
100μm程度の場合、リード5の幅Wが80μm以
下、好ましくは50μmから80μm程度のものが用い
られる。リードフレーム本体2の寸法の具体例として
は、チップ電極パッドピッチP2が110μmの場合、
板厚は90μmとされ、リード幅Wが90μm、リード
ピッチPが110μm、リード間隔Lが20μmとされ
る。
The lead frame main body 2 has a long and narrow strip shape and is provided with a plurality of semiconductor chip mounting portions 1a. FIG. 1 shows only a region where one semiconductor chip mounting portion 1a is provided. The semiconductor chip mounting portion 1a is provided with a rectangular hole, and a plurality of holes (16 in the drawing) extending inward from the periphery of the hole 1b are provided in the hole 1b.
) Are provided. Examples of the material of the lead frame main body 2 include metal plates such as iron, copper, and iron-nickel alloy. The lead frame body 2 has a thickness of 90
μm or less, preferably about 50 μm to 90 μm is used. The electrode pad pitch (tip electrode pad pitch) of the semiconductor chip 95 is placed on the lead frame 1 if P 2 is about 110Myuemu~150myuemu,
The width W of the lead 5 is 100 μm or less, preferably 60 μm
From about 90 μm, and the electrode pad pitch P 2 is 70 μm or more.
In the case of about 100 μm, a lead 5 having a width W of 80 μm or less, preferably about 50 μm to 80 μm is used. Specific examples of the dimensions of the lead frame body 2, when the chip electrode pad pitch P 2 is 110 [mu] m,
The plate thickness is 90 μm, the lead width W is 90 μm, the lead pitch P is 110 μm, and the lead interval L is 20 μm.

【0021】リードフレーム本体2に設けられた各リー
ド5で、ICパッケージ98を装着したときにパッケー
ジ98内に入る部分をインナーリード部5a、パッケー
ジ98の外側に導出される部分をアウターリード部5b
と呼ぶ。上記のようなリードフレーム本体2は、上記の
材料からなる金属板を打ち抜いて作製する以外に、金属
板にエッチング等を施して形成する方法等により作製す
ることが可能である。
In each of the leads 5 provided on the lead frame body 2, a portion which enters the package 98 when the IC package 98 is mounted is an inner lead portion 5a, and a portion led out of the package 98 is an outer lead portion 5b.
Call. The lead frame main body 2 as described above can be manufactured by a method of forming the metal plate by etching or the like, in addition to punching and manufacturing the metal plate made of the above-described material.

【0022】絶縁フィルム(絶縁材)7は、矩形の枠状
のものであり、上記複数のリード5・・・のインナーリー
ド部5aの下面に添設されている。即ち、この絶縁フィ
ルム7は、電極パッド96と接続する部分を有するイン
ナーリード部5aの上面には設けられておらず、また、
リード5のアウターリード部5bの両面にも設けられて
いない。絶縁フィルム7の材質は、耐熱性ポリイミド等
が用いられる。絶縁フィルム7の厚みは、5μmから2
0μm程度、好ましくは5〜10μm程度のものが用い
られている。
The insulating film (insulating material) 7 has a rectangular frame shape, and is provided on the lower surface of the inner lead portion 5a of the plurality of leads 5. That is, the insulating film 7 is not provided on the upper surface of the inner lead portion 5a having a portion connected to the electrode pad 96.
It is not provided on both surfaces of the outer lead portion 5b of the lead 5. As a material of the insulating film 7, a heat-resistant polyimide or the like is used. The thickness of the insulating film 7 is from 5 μm to 2
Those having a thickness of about 0 μm, preferably about 5 to 10 μm are used.

【0023】絶縁フィルム7の上面(リード5側の面)
で、隣接するリード5、5の間に対応する部分にはそれ
ぞれリード離間手段としての長尺凸部8がこの絶縁フィ
ルム7と一体に設けられている。この長尺凸部8は、リ
ード5の長さ方向に沿った長尺のものである。この長尺
凸部8の断面の輪郭は、逆U字形状とされている。長尺
凸部8の厚み(高さ)は、リード5の厚みと略同じ厚み
か、このリード5の厚みよりもやや薄い程度の厚みとさ
れている。
Upper surface of insulating film 7 (surface on lead 5 side)
A long projection 8 as a lead separating means is provided integrally with the insulating film 7 at a portion corresponding to between the adjacent leads 5,5. The long protrusion 8 is long along the length direction of the lead 5. The contour of the cross section of the long projection 8 is an inverted U-shape. The thickness (height) of the long convex portion 8 is substantially the same as the thickness of the lead 5 or a thickness slightly smaller than the thickness of the lead 5.

【0024】このような絶縁フィルム7の外面(リード
5側と反対側の面)には、リード5を補強するための金
属等からなる矩形枠状の補強板9が設けられている。こ
のような補強板9が設けられていると、半導体チップ9
5の電極パッド96とリード5とをバンプ接続する際に
リード5を補強してリード5のぶれの防止効果を高めて
リードを安定させることができ、バンプ接続を容易にで
きる。この補強板9は、ICパッケージ98取り付け後
に絶縁フィルム7から剥離可能に設けられたものであっ
てもよい。
A rectangular frame-shaped reinforcing plate 9 made of metal or the like for reinforcing the leads 5 is provided on the outer surface of the insulating film 7 (the surface opposite to the leads 5). When such a reinforcing plate 9 is provided, the semiconductor chip 9
When the electrode pad 96 of No. 5 and the lead 5 are bump-connected, the lead 5 is reinforced to enhance the effect of preventing the lead 5 from blurring, thereby stabilizing the lead and facilitating the bump connection. The reinforcing plate 9 may be provided so as to be detachable from the insulating film 7 after the IC package 98 is attached.

【0025】このようなリードフレーム1の作製方法と
しては、例えば、補強板9と、リード離間手段8・・・が
形成された絶縁フィルム7と、リードフレーム本体2と
を耐熱性接着付きのポリイミドフィルム等の接着手段を
用いて貼り合わせる方法や、あるいは図2に示すように
リードフィルム本体材料2aの下面と、リード離間手段
8・・・が形成された絶縁フィルム材料7aの両面と、補
強板材料9bの上面にそれぞれだぼ9a・・・を設けてお
き、補強板材料9b、絶縁フィルム材料7a、リードフ
レーム本体材料2aを重ね合わせる際、対応するだぼ9
a・・・を組み合わせて積層体とした後、この積層体を切
断線dに沿って切断する方法等により作製することがで
きる。
As a method for manufacturing such a lead frame 1, for example, a reinforcing plate 9, an insulating film 7 on which lead separating means 8... 2, a lower surface of a lead film main body material 2a, both surfaces of an insulating film material 7a on which lead separation means 8 are formed, and a reinforcing plate as shown in FIG. .. Are provided on the upper surface of the material 9b, and when the reinforcing plate material 9b, the insulating film material 7a, and the lead frame body material 2a are overlapped, the corresponding dowels 9a are provided.
can be manufactured by, for example, a method of cutting the laminated body along the cutting line d after combining a.

【0026】第1の実施形態のリードフレーム1によれ
ば、チップ電極パッドピッチP2が200μmより小さ
くした半導体チップ95の電極パッド96にバンプ接続
するためにリード5、5の間隔Lを50μmより狭くし
ても、これらリード5、5間にリード離間手段としての
長尺凸部8が設けられているので、上記電極パッド96
とこれと対応する上記リード5とをバンプ接合する際
に、隣接するリード5、5の接触を防止でき、容易にバ
ンプ接続することができる。また、本実施形態のリード
フレーム1では、特に、チップ電極パッドピッチP 2
110μm程度とされた半導体チップ95の電極パッド
96にバンプ接続するためにリード5、5の間隔Lが2
0μmであっても、リード5、5間に長尺凸部8が設け
られているので、電極パッド96とこれと対応するリー
ド5とをバンプ接合する際に、隣接するリード5、5が
接触することなく、容易にバンプ接続することができ
る。
According to the lead frame 1 of the first embodiment,
If the chip electrode pad pitch PTwoIs smaller than 200 μm
Bump connection to electrode pad 96 of semiconductor chip 95
The distance L between the leads 5 and 5 should be smaller than 50 μm.
However, as a lead separating means between these leads 5,5,
Since the long protrusion 8 is provided, the electrode pad 96
When bump-bonding the lead 5 and the corresponding lead 5
In addition, contact between the adjacent leads 5 and 5 can be prevented, and
Can be connected. Also, the lead of the present embodiment
In the frame 1, the chip electrode pad pitch P TwoBut
Electrode pad of the semiconductor chip 95 having a thickness of about 110 μm
The distance L between the leads 5 and 5 is 2
Even if it is 0 μm, a long protrusion 8 is provided between the leads 5 and 5.
The electrode pad 96 and its corresponding lead.
When the bump 5 is bonded to the lead 5, the adjacent leads 5, 5
Easy bump connection without contact
You.

【0027】なお、本実施形態では、リード離間手段が
長尺凸部8である場合について説明したが、リード離間
手段としては図3に示すような突起8aを部分的に設け
てもよく、その場合にこの突起8aはリード5、5間に
それぞれ複数(図面では2個)ずつ設けれている。この
突起8aの断面の輪郭は、図1に示した長尺凸部8と同
様に逆U字形状とされている。また、リード離間手段と
しては図4に示すような長尺凸部8bであってもよい。
この長尺凸部8bの断面の輪郭は、矩形状のものであ
る。また、この長尺凸部8bと、これの両側のリード
5、5との間には隙間16、16が開いている。このよ
うに断面の輪郭が矩形状のリード離間手段は、図3と同
様に隣接するリード5、5の間に部分的に設けるように
してもよい。
In this embodiment, the case where the lead separating means is the long convex portion 8 has been described. However, as the lead separating means, a projection 8a as shown in FIG. In this case, a plurality (two in the drawing) of the projections 8a are provided between the leads 5 and 5, respectively. The contour of the cross section of the projection 8a is formed in an inverted U-shape, similarly to the elongated projection 8 shown in FIG. Further, the lead separating means may be a long convex portion 8b as shown in FIG.
The contour of the cross section of the long projection 8b is rectangular. In addition, gaps 16 are opened between the long protrusion 8b and the leads 5 on both sides thereof. The lead separating means having a rectangular cross section may be partially provided between the adjacent leads 5, 5 as in FIG.

【0028】また、リード離間手段としては図5に示す
ような長尺凸部8cであってもよい。この長尺凸部8c
の断面の輪郭は、矩形状のものである。この長尺凸部8
cと、これの両側のリード5、5との間には隙間が開い
ておらず、即ち、隣接するリード5、5間(インナーリ
ード部5a、5a間)が長尺凸部8cで埋められてい
る。この長尺凸部8cは予め絶縁フィルム7に形成され
たものであってもよいが、例えば、図6に示すように絶
縁フィルム材料7aと、リードフレーム本体材料2a
と、補強板材料9bとを上記の接着剤を用いて貼り合わ
せて積層体とした後、上記長尺凸部8c形成位置(離間
部材形成位置)と対応する位置に孔11aを有する型
(離間部材に応じたパターンを有するマスク)11をリ
ードフレーム本体材料2aの上面に配置して、上記孔1
1aから樹脂を流し込み、硬化させて長尺凸部cを形成
したのち、上記積層体を切断線dに沿って切断する方法
等により作製することができる。
The lead separating means may be a long projection 8c as shown in FIG. This long projection 8c
Has a rectangular shape in cross section. This long projection 8
There is no gap between the lead c and the leads 5 on both sides thereof, that is, the space between the adjacent leads 5 and 5 (between the inner lead portions 5a and 5a) is filled with the long protrusion 8c. ing. The long convex portion 8c may be formed on the insulating film 7 in advance. For example, as shown in FIG. 6, the insulating film material 7a and the lead frame body material 2a
And a reinforcing plate material 9b are bonded to each other using the above-mentioned adhesive to form a laminate, and then a mold having a hole 11a at a position corresponding to the position where the long protrusion 8c is formed (separation member forming position) (separation). A mask having a pattern corresponding to the member) 11 is disposed on the upper surface of the lead frame body material 2a, and
After the resin is poured from 1a and cured to form the long convex portion c, the laminate can be manufactured by a method of cutting along the cutting line d, or the like.

【0029】また、リード離間手段としては図7に示す
ような長尺凸部8dであってもよい。この長尺凸部8d
の断面の輪郭は、三角状のものである。このように断面
の輪郭が三角状のリード離間手段は、図3と同様に隣接
するリード5、5の間に部分的に設けるようにしてもよ
い。なお、図1乃至図6に示した実施形態では、絶縁フ
ィルム7は、リード5のインナーリード部5aの下面に
設けられている場合について説明したが、図7に示すよ
うに絶縁フィルム7がリード5のインナーリード部5よ
りさらに内側に突出して設けられていてもよい。また、
絶縁フィルム7はリード5のアウターリード部5aにも
外部と接続する部分を除いて設けられていてもよい。
The lead separating means may be a long projection 8d as shown in FIG. This long projection 8d
Has a triangular profile. The lead separating means having a triangular cross section may be partially provided between the adjacent leads 5, 5 as in FIG. In addition, in the embodiment shown in FIGS. 1 to 6, the case where the insulating film 7 is provided on the lower surface of the inner lead portion 5 a of the lead 5 has been described, but as shown in FIG. 5 may be provided so as to protrude further inward than the inner lead portion 5. Also,
The insulating film 7 may be provided on the outer lead portion 5a of the lead 5 except for a portion connected to the outside.

【0030】(リードフレームの第2の実施形態)図8
は本発明のリードフレームの第2の実施形態の要部を示
す斜視図である。第2の実施形態のリードフレーム21
が図1乃至図3に示したリードフレーム1と異なるとこ
ろは、リード離間手段として設けられた長尺凸部28の
断面形状が逆U字状である点である。この長尺凸部28
と補強板9との間には、隙間26が開いている。このよ
うなリードフレーム21の作製方法としては、例えば、
絶縁フィルム7のリード5、5の間に対応する位置の裏
面を、ピン等を用いて突き上げることにより、断面逆U
字状の長尺凸部28・・・を形成した後、補強板9とこの
絶縁フィルム7とリードフレーム本体2と上記接着剤を
用いて貼り合わせる方法等により作製することができ
る。本実施形態のリードフレーム21においても、第1
の実施形態のリードフレーム1と同様の作用効果が得ら
れる。
(Second Embodiment of Lead Frame) FIG. 8
FIG. 4 is a perspective view showing a main part of a second embodiment of the lead frame of the present invention. Lead frame 21 of second embodiment
However, the difference from the lead frame 1 shown in FIGS. 1 to 3 is that the cross-sectional shape of the long convex portion 28 provided as the lead separating means is inverted U-shaped. This long projection 28
A gap 26 is opened between the reinforcing plate 9 and the reinforcing plate 9. As a method for manufacturing such a lead frame 21, for example,
By pushing up the back surface of the insulating film 7 at the position corresponding to between the leads 5 and 5 using a pin or the like, the cross section is inverted U
After the formation of the long convex portions 28..., The reinforcing plate 9, the insulating film 7, the lead frame body 2, and the bonding method using the above-mentioned adhesive can be used. In the lead frame 21 of the present embodiment, the first
The same operation and effect as those of the lead frame 1 of the embodiment can be obtained.

【0031】(リードフレームの第3の実施形態)図9
は本発明のリードフレームの第3の実施形態の要部を示
す斜視図である。第3の実施形態のリードフレーム31
が図4に示したリードフレーム1と異なるところは、絶
縁フィルム(絶縁材)7がリード5・・・の下面側と上面
側にそれぞれ設けられ、上面側の絶縁フィルム7にリー
ド離間手段としての長尺凸部8bが設けられた点であ
る。本実施形態の長尺凸部8bは上側からリード5、5
間に垂下するように設けられたものである。なお、複数
のリード5・・・のインナーリード部5aの上面側の端
部、即ち、半導体チップの電極パッドと接続する部分
は、上面側の絶縁フィルム7で覆われていない。また下
面側の絶縁フィルム7には、リード離間手段としての長
尺凸部8bは設けられていない。
(Third Embodiment of Lead Frame) FIG. 9
FIG. 9 is a perspective view showing a main part of a third embodiment of the lead frame of the present invention. Lead frame 31 of third embodiment
Are different from the lead frame 1 shown in FIG. 4 in that insulating films (insulating materials) 7 are provided on the lower surface side and the upper surface side of the leads 5. This is the point where the long protrusion 8b is provided. The long convex portion 8b of the present embodiment includes the leads 5, 5 from the upper side.
It is provided so as to hang down between them. The ends on the upper surface side of the inner leads 5a of the plurality of leads 5,..., That is, the portions connected to the electrode pads of the semiconductor chip are not covered with the insulating film 7 on the upper surface side. Further, the insulating film 7 on the lower surface side is not provided with the long protrusion 8b as a lead separating means.

【0032】本実施形態での長尺凸部8bの断面の輪郭
は、図4と同様に矩形状のものである。また、この長尺
凸部8bと、これの両側のリード5、5との間には隙間
16、16が開いている。
The contour of the cross section of the long convex portion 8b in this embodiment is rectangular as in FIG. In addition, gaps 16 are opened between the long protrusion 8b and the leads 5 on both sides thereof.

【0033】このようなリードフレーム31の作製方法
としては、例えば、補強板9と、下側の絶縁フィルム7
と、リードフレーム本体2と、長尺凸部8b・・・が形成
された上面側の絶縁フィルム7とを上記接着剤を用いて
貼り合わせる方法等により作製することができる。上面
側の絶縁フィルム7をリードフレーム本体2に貼り合わ
せる際は、長尺凸部8b・・・が設けられた側をリードフ
レーム本体2側を向け、リード5、5間に長尺凸部8b
が配置されるように貼り合わせる。このリードフレーム
31の他の作製方法としては、例えば、上面側の絶縁フ
ィルム7の長尺凸部8bが形成された側の面を上面に配
置し、この上にリードフレーム本体2、下面側の絶縁フ
ィルム7、補強板9の順に積層し、上記接着剤を用いて
貼り合わせる方法等により作製することができる。
As a method of manufacturing such a lead frame 31, for example, a reinforcing plate 9 and a lower insulating film 7
And the lead frame main body 2 and the insulating film 7 on the upper surface side on which the long protrusions 8b are formed, by using the above-mentioned adhesive, and the like. When the insulating film 7 on the upper surface is bonded to the lead frame main body 2, the side on which the long convex portions 8 b are provided faces the lead frame main body 2 side, and the long convex portions 8 b
Paste so that is arranged. As another manufacturing method of the lead frame 31, for example, the surface on the side where the long protrusion 8 b of the insulating film 7 on the upper surface is formed is disposed on the upper surface, and the lead frame main body 2 and the lower surface side are disposed thereon. The insulating film 7 and the reinforcing plate 9 may be laminated in this order, and may be laminated by using the above-mentioned adhesive and the like.

【0034】本実施形態のリードフレーム31において
も、第1の実施形態のリードフレーム1と同様の作用効
果が得られる。
In the lead frame 31 of the present embodiment, the same operation and effect as those of the lead frame 1 of the first embodiment can be obtained.

【0035】(第4実施形態)図10は本発明のリード
フレームの第4の実施形態の要部を示す斜視図である。
第4の実施形態のリードフレーム41が図1乃至図3に
示したリードフレーム1と異なるところは、複数のリー
ド5・・・の両面が絶縁材47で覆われるとともに該絶縁
材47は隣接するリード5、5間に介在されてリード離
間手段とされた点である。複数のリード5・・・の各イン
ナーリード部5aの上面側の端部、即ち、半導体チップ
の電極パッドと接続する部分は、絶縁材47で覆われて
いない。また、リード5・・・の各アウターリード部5a
も絶縁材47で覆われていない。絶縁材47の材質は、
耐熱性ポリイミド等が用いられる。
(Fourth Embodiment) FIG. 10 is a perspective view showing a main part of a fourth embodiment of the lead frame of the present invention.
The lead frame 41 of the fourth embodiment is different from the lead frame 1 shown in FIGS. 1 to 3 in that a plurality of leads 5 are covered on both sides with an insulating material 47 and the insulating materials 47 are adjacent to each other. The point is that the lead is interposed between the leads 5 and 5 to serve as a lead separating means. The ends of the plurality of leads 5 on the upper surface side of the inner lead portions 5a, that is, the portions connected to the electrode pads of the semiconductor chip are not covered with the insulating material 47. Also, each outer lead portion 5a of the lead 5.
Are not covered with the insulating material 47. The material of the insulating material 47 is
Heat-resistant polyimide or the like is used.

【0036】このようなリードフレーム41の作製方法
としては、リードフレーム本体2の絶縁材47形成位置
に絶縁材47材料の樹脂を塗布、硬化させた後、これの
下面に補強材9を上記の接着剤を用いて貼り合わせる方
法等が挙げられる。なお、リードフレーム本体2に絶縁
材47材料の樹脂を塗布する際、複数のリード5・・・の
各インナーリード部5aの上面側の端部や各アウターリ
ード部5aをマスクしておくことで、余分な部分に絶縁
材47が付着するのを防止できる。本実施形態のリード
フレーム41においても、第1の実施形態のリードフレ
ーム1と同様の作用効果が得られる。なお、上記の実施
形態においては、絶縁フィルム7あるいは絶縁材47の
下面に補強板9が設けられる場合について説明したが、
絶縁フィルム7あるいは絶縁材47の厚みが厚く、バン
プ接続の際にリードのぶれを防止できる強度がある場合
には、補強板9は設けなくてもよい。
As a method of manufacturing such a lead frame 41, a resin of the insulating material 47 is applied to the position of the lead frame main body 2 where the insulating material 47 is to be formed, cured, and then the reinforcing material 9 is coated on the lower surface thereof. A method of bonding with an adhesive and the like can be given. When the resin of the insulating material 47 is applied to the lead frame main body 2, the ends of the plurality of leads 5... On the upper surface side of each inner lead portion 5a and each outer lead portion 5a are masked. In addition, it is possible to prevent the insulating material 47 from adhering to an extra portion. In the lead frame 41 of the present embodiment, the same operation and effect as those of the lead frame 1 of the first embodiment can be obtained. In the above embodiment, the case where the reinforcing plate 9 is provided on the lower surface of the insulating film 7 or the insulating material 47 has been described.
When the thickness of the insulating film 7 or the insulating material 47 is large and has a strength capable of preventing the displacement of the lead at the time of bump connection, the reinforcing plate 9 may not be provided.

【0037】(電子機器の実施形態)図11は本発明の
リードフレームを備えた半導体装置(電子機器)の実施
形態を示す図で、図11(A)は断面図、図11の
(B)はD−D線に沿った半導体チップ及びリードフレ
ームの断面図である。この半導体装置90は、半導体チ
ップ95と、該半導体チップ95が載置されたリードフ
レーム1と、リードフレーム1のインナーリード部5a
と半導体チップ95を覆うICパッケージ98から概略
構成されている。リードフレーム1は、図1乃至図2の
第1の実施形態のリードフレームである。
(Embodiment of Electronic Apparatus) FIG. 11 is a view showing an embodiment of a semiconductor device (electronic apparatus) having a lead frame according to the present invention. FIG. 11 (A) is a sectional view and FIG. 11 (B). FIG. 3 is a cross-sectional view of the semiconductor chip and the lead frame taken along line DD. The semiconductor device 90 includes a semiconductor chip 95, a lead frame 1 on which the semiconductor chip 95 is mounted, and an inner lead 5 a of the lead frame 1.
And an IC package 98 that covers the semiconductor chip 95. The lead frame 1 is the lead frame according to the first embodiment shown in FIGS.

【0038】半導体チップ95は、図12に示すように
その裏面に電極パッド(ボールグリッドアレイ型端子)
96が複数(図面では16個)設けられている。これら
電極パッド96・・・のピッチ(チップ電極パッドピッ
チ)P2 は、200μm以下、好ましくは60μm〜1
10μm程度とされている。この半導体チップ95の各
電極パッド96は、対応するリード5のインナーリード
部5aの上面の端部にハンダボール(バンプ)97を介
して接続されている。そして、このようにリード5が電
極パッド96と接続されたリードフレーム1のインナー
リード部5aと半導体チップ95は、ICパッケージ9
8で覆われている。
As shown in FIG. 12, the semiconductor chip 95 has electrode pads (ball grid array type terminals) on its back surface.
96 (16 in the drawing) are provided. These electrode pads 96 ... of the pitch (tip electrode pad pitch) P 2 is, 200 [mu] m or less, preferably 60μm~1
It is about 10 μm. Each electrode pad 96 of the semiconductor chip 95 is connected to an end of the upper surface of the inner lead portion 5a of the corresponding lead 5 via a solder ball (bump) 97. The semiconductor chip 95 and the inner lead portion 5a of the lead frame 1 in which the lead 5 is connected to the electrode pad 96 are connected to the IC package 9 as described above.
8 covered.

【0039】この半導体装置90の製造方法としては、
例えば、図1に示すリードフレーム1の半導体チップ載
置面1a上に、半導体チップ95をその電極パッド形成
面を下側(リードフレーム1側)に向けて載置する際、
電極パッド96とこれと対応するリード5の間にはんだ
ボール(バンプ)97を介在させバンプ接続した後、図
1に示す各リード5のアウターリード部5bを切断線c
に沿ってカットすることにより製造できる。ここでバン
プ接続する際、各電極パッド96とこれと対応するリー
ド5を接続する際、隣接リード5、5の間にはリード離
間手段としての長尺凸部8が設けられているので、隣接
するリード5、5が接触することがない。
The method for manufacturing the semiconductor device 90 is as follows.
For example, when the semiconductor chip 95 is mounted on the semiconductor chip mounting surface 1a of the lead frame 1 shown in FIG. 1 with its electrode pad formation surface facing downward (lead frame 1 side),
After a solder ball (bump) 97 is interposed between the electrode pad 96 and the corresponding lead 5 for bump connection, the outer lead portion 5b of each lead 5 shown in FIG.
It can be manufactured by cutting along. Here, when bump connection is made, when each electrode pad 96 is connected to the corresponding lead 5, a long convex portion 8 is provided between adjacent leads 5 and 5 as a lead separating means. Leads 5 and 5 do not come into contact with each other.

【0040】本実施形態の半導体装置90にあっては、
図1乃至図2に示したリードフレーム1が備えられたこ
とにより、チップ電極パッドピッチP2が200μm以
下、好ましくは100〜110μm程度とされた多電極
化ならびに高密度実装された半導体チップのチップ電極
パッド96・・・と対応するリード5・・・をバンプ接続する
際に、隣接するリード5、5が接触することがなく、容
易にバンプ接続できるので、小型化及び薄型で、しかも
高周波特性に優れた半導体装置とすることができる。
In the semiconductor device 90 of this embodiment,
Since the lead frame 1 shown in FIGS. 1 and 2 is provided, the chip electrode pad pitch P 2 is 200 μm or less, preferably about 100 to 110 μm. When bumps are connected between the electrode pads 96 and the corresponding leads 5, the adjacent leads 5, 5 do not come into contact with each other, and can be easily bump-connected. A semiconductor device having excellent characteristics can be obtained.

【0041】なお、上記実施形態の半導体装置90にお
いては、半導体チップ95を載置するリードフレームと
して図1乃至図2に示すリードフレーム1を用いる場合
について説明したが、図3乃至図5、図7、図8、図
9、図10の本発明の実施形態のリードフレームのいず
れを用いてもバンプ接続する際に、隣接するリード5、
5が接触することがなく、容易にバンプ接続でき、小型
化及び薄型で、しかも高周波特性に優れた半導体装置と
することができる。また、上記半導体装置90において
は、ICパッケージ98の外部に導出されたアウターリ
ード部5bがフラットなものである場合について説明し
たが、図13に示すように各リード5のアウターリード
部5bが90度づつ2回折り曲げられたガルウイングタ
イプであってもよいし、図14に示すように各リード5
のアウターリード部5が約90度折り曲げられたストレ
ートタイプ(バットリードタイプ)であってもよい。
In the semiconductor device 90 of the above embodiment, the case where the lead frame 1 shown in FIGS. 1 and 2 is used as the lead frame on which the semiconductor chip 95 is mounted has been described. When bump connection is performed using any of the lead frames according to the embodiments of the present invention shown in FIGS.
The semiconductor device 5 can be easily bump-connected without contact with the semiconductor device 5, and can be reduced in size and thickness, and also excellent in high-frequency characteristics. In the semiconductor device 90, the case where the outer lead portions 5b led out of the IC package 98 are flat has been described. However, as shown in FIG. The gull wing type may be bent twice every time, or each lead 5 may be bent as shown in FIG.
May be of a straight type (butt lead type) in which the outer lead portion 5 is bent by about 90 degrees.

【0042】(電子部品のその他の実施形態)図15
は、本発明の電子部品のその他の実施形態を示す斜視図
である。この電子部品80は、パッケージ88から外部
接続用の複数のリード85・・・が導出された電子部品で
あって、リード85・・・の下面に、外部と接続する部分
を除いてポリイミド等からなる絶縁フィルム87が添設
され、該絶縁フィルム87に、上記隣接するリード8
5、85の接触を防止するためのリード離間手段として
の長尺凸部88が設けられたものである。絶縁フィルム
87の外側面(リード85側と反対側の面)には、上記
リード85・・・を補強するための金属板等からなる補強
板89が設けられている。この補強板89が設けられて
いると、リード85・・・を他の部品の接続端子部にバン
プ接続する際に上記リードのぶれの防止効果を高めるこ
とができ、リードを安定させることができ、バンプ接続
が容易にできる点で好ましい。
(Other Embodiments of Electronic Parts) FIG.
FIG. 9 is a perspective view showing another embodiment of the electronic component of the present invention. The electronic component 80 is an electronic component in which a plurality of leads 85... For external connection are led out of the package 88, and the lower surface of the leads 85. An insulating film 87 is attached to the adjacent lead 8.
A long convex portion 88 is provided as a lead separating means for preventing the contact between 5, 85. A reinforcing plate 89 made of a metal plate or the like for reinforcing the leads 85... Is provided on the outer surface (the surface opposite to the leads 85) of the insulating film 87. When the reinforcing plate 89 is provided, when the leads 85 are connected to the connection terminals of other components by bumps, the effect of preventing the leads from being blurred can be enhanced, and the leads can be stabilized. This is preferable in that bump connection can be easily performed.

【0043】本実施形態の電子部品80によれば、電極
パッド等の接続端子部のピッチが200μmより小さく
した基板等の他の部品の接続端子部にバンプ接続するた
めに上記の外部接続用のリード85、85の間隔を50
μmより狭くしても、上記リード85、85間に上記の
リード離間手段としての長尺凸部88が設けられている
ので、上記接続端子部とこれと対応する上記リード85
とをバンプ接合する際に、隣接するリード85、85が
接触することなく、容易にバンプ接続することができ
る。また、本実施形態の電子部品80は、接続端子部の
ピッチが100μm〜110μm程度とされた基板等の
他の部品の接続端子部にバンプ接続するために上記リー
ド85、85間隔を50μmより狭くしても、上記リー
ド85、85間に上記のリード離間手段としての長尺凸
部88が設けられているので、上記接続端子部と上記リ
ード85とをバンプ接合する際に、隣接するリード8
5、85が接触することなく、容易にバンプ接続するこ
とができる。図15に示す電子部品80においては、リ
ード離間手段が長尺凸部である場合について説明した
が、図15に示す形状に限定されず、隣接するリード8
5、85を離間できるものであれば他の形状のものであ
ってもよい。
According to the electronic component 80 of this embodiment, the bumps are connected to the connection terminals of other components such as a substrate in which the pitch of the connection terminals such as electrode pads is smaller than 200 μm. Set the interval between the leads 85, 85 to 50
Even if it is narrower than μm, since the long convex portion 88 as the lead separating means is provided between the leads 85, 85, the connection terminal portion and the lead 85 corresponding thereto are provided.
When bumps are bonded, the bumps can be easily connected without the adjacent leads 85 contacting each other. Further, in the electronic component 80 of the present embodiment, the interval between the leads 85 and 85 is narrower than 50 μm in order to perform bump connection with the connection terminal portion of another component such as a substrate having a connection terminal pitch of about 100 μm to 110 μm. However, since the long convex portion 88 as the lead separating means is provided between the leads 85, 85, when the connection terminal portion and the lead 85 are bump-bonded, the adjacent lead 8
Bump connection can be easily performed without contact between the bumps 5 and 85. In the electronic component 80 shown in FIG. 15, the case where the lead separating means is a long convex portion has been described, but it is not limited to the shape shown in FIG.
Other shapes may be used as long as they can separate 5, 85.

【0044】なお、上記の実施形態の電子部品において
は、リード85・・・の下面が外部と接続する部分を除い
て絶縁フィルム(絶縁材)87が添設された場合につい
て説明したが、上記絶縁フィルム87はリード85・・・
の下面側と上面側にそれぞれ設けられ、上記上面側の絶
縁フィルム87にリード離間手段としての凸部を設けた
ものであってもよく、あるいはリード85・・・の両面が
ポリイミド等の絶縁材で覆われるとともに該絶縁材はリ
ード85、85間に介在されてリード離間手段とされた
ものであってもよい。
In the electronic component of the above-described embodiment, the case where the insulating film (insulating material) 87 is added except that the lower surfaces of the leads 85... Are connected to the outside has been described. The insulating film 87 has leads 85 ...
May be provided on the lower surface side and the upper surface side, respectively, and the insulating film 87 on the upper surface side may be provided with a convex portion as a lead separating means, or both surfaces of the leads 85. And the insulating material may be interposed between the leads 85 and 85 as a lead separating means.

【0045】また、図15に示したような外部接続用の
複数のリード85・・・が導出され、これらリード85、
85間にリード離間手段88が設けられた電子部品80
が備えられた電子機器にあっては、接続端子部間が20
0μm以下、好ましくは100〜110μm程度とされ
た基板等の他の部品の接続端子部と対応するリード85
・・・をバンプ接続する際に、隣接するリード85、85
が接触することがなく、容易にバンプ接続できるので、
小型化及び薄型化された電子機器とすることが可能であ
る。
Further, a plurality of leads 85... For external connection as shown in FIG.
Electronic component 80 provided with lead separation means 88 between
In an electronic device provided with
A lead 85 corresponding to a connection terminal of another component such as a substrate having a thickness of 0 μm or less, preferably about 100 to 110 μm.
.. Are connected by bumps.
Can be easily bump connected without contact.
The electronic device can be reduced in size and thickness.

【0046】[0046]

【発明の効果】以上説明したように本発明のリードフレ
ームによれば、上記リードの両面又は一方の面に、少な
くとも上記電極パッドと接続する部分を除いて絶縁材が
添設され、該絶縁材に、上記隣接するリードの接触を防
止するためのリード離間手段が設けられたものであるの
で、チップ電極パッドピッチが200μmより小さくし
た半導体チップ等の電子部品の電極パッドにバンプ接続
するために上記リード間隔を50μmより狭くしても、
上記リード間に上記のリード離間手段が設けられている
ので、上記電極パッドと上記リードとをバンプ接合する
際に、隣接するリードが接触することなく、容易にバン
プ接続することができる。また、本発明のリードフレー
ムは、チップ電極パッドピッチが100μm〜110μ
m程度とされた半導体チップ等の電子部品の電極パッド
にバンプ接続するために上記リード間隔を50μmより
狭くしても、上記リード間に上記のリード離間手段が設
けられているので、上記電極パッドと上記リードとをバ
ンプ接合する際に、隣接するリードが接触することな
く、容易にバンプ接続することができる。
As described above, according to the lead frame of the present invention, an insulating material is provided on both surfaces or one surface of the lead except for at least a portion connected to the electrode pad. Is provided with a lead separating means for preventing contact between the adjacent leads, so that the bump electrode is connected to an electrode pad of an electronic component such as a semiconductor chip having a chip electrode pad pitch smaller than 200 μm. Even if the lead interval is narrower than 50 μm,
Since the lead separating means is provided between the leads, when the electrode pads and the leads are bump-bonded, the bumps can be easily connected without the adjacent leads coming into contact. The lead frame of the present invention has a chip electrode pad pitch of 100 μm to 110 μm.
Even if the lead spacing is narrower than 50 μm for bump connection to an electrode pad of an electronic component such as a semiconductor chip having a length of about m, the lead pad is provided between the leads. When bumps are connected to the above-mentioned leads, bumps can be easily connected without contact between adjacent leads.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明のリードフレームの第1の実施形態を
示す図であり、図1(A)はこのリードフレームの平面
図、図1(B)は図1(A)のB−B線に沿う断面図。
FIG. 1 is a view showing a first embodiment of a lead frame of the present invention, FIG. 1 (A) is a plan view of the lead frame, and FIG. 1 (B) is a line BB in FIG. 1 (A). FIG.

【図2】 図1に示すリードフレームの製造方法の一例
を示す斜視図。
FIG. 2 is a perspective view showing an example of a method for manufacturing the lead frame shown in FIG.

【図3】 第1の実施形態のリードフレームに備えられ
るリード離間手段の他の例を説明するための要部の斜視
図。
FIG. 3 is a perspective view of a main part for describing another example of the lead separating means provided in the lead frame of the first embodiment.

【図4】 第1の実施形態のリードフレームに備えられ
るリード離間手段の他の例を説明するための要部の斜視
図。
FIG. 4 is a perspective view of a main part for describing another example of the lead separating means provided in the lead frame of the first embodiment.

【図5】 第1の実施形態のリードフレームに備えられ
るリード離間手段の他の例を説明するための要部の斜視
図。
FIG. 5 is a perspective view of a main part for explaining another example of the lead separating means provided in the lead frame of the first embodiment.

【図6】 図5のリードフレームに備えられたリード離
間手段の作製方法の例を説明するための要部の斜視図。
FIG. 6 is a perspective view of a main part for explaining an example of a method of manufacturing a lead separating means provided in the lead frame of FIG. 5;

【図7】 第1の実施形態のリードフレームに備えられ
るリード離間手段の他の例を説明するための要部の斜視
図。
FIG. 7 is a perspective view of a main part for explaining another example of the lead separating means provided in the lead frame of the first embodiment.

【図8】 本発明の第2の実施形態のリードフレームの
要部の斜視図。
FIG. 8 is a perspective view of a main part of a lead frame according to a second embodiment of the present invention.

【図9】 本発明の第3の実施形態のリードフレームの
要部の斜視図。
FIG. 9 is a perspective view of a main part of a lead frame according to a third embodiment of the present invention.

【図10】 本発明の第4の実施形態のリードフレーム
の要部の斜視図。
FIG. 10 is a perspective view of a main part of a lead frame according to a fourth embodiment of the present invention.

【図11】 本発明のリードフレームを備えた半導体装
置の実施形態を示す図で、図11(A)は断面図、図1
1(B)はD−D線に沿った断面図。
FIG. 11 is a view showing an embodiment of a semiconductor device having a lead frame according to the present invention, wherein FIG.
1B is a cross-sectional view along the line DD.

【図12】 図11の半導体装置に備えられた半導体チ
ップを裏面側から見た平面図。
FIG. 12 is a plan view of a semiconductor chip provided in the semiconductor device of FIG. 11 as viewed from the back surface side.

【図13】 アウターリード部がガルウイングタイプの
リードフレームを備えた半導体装置の他の実施形態を示
す図。
FIG. 13 is a view showing another embodiment of a semiconductor device in which an outer lead portion includes a gull-wing type lead frame.

【図14】 アウターリード部がストレートタイプのリ
ードフレームを備えた半導体装置の他の実施形態を示す
図。
FIG. 14 is a diagram showing another embodiment of a semiconductor device including a lead frame having a straight outer lead portion.

【図15】 本発明の電子部品のその他の実施形態を示
す斜視図。
FIG. 15 is a perspective view showing another embodiment of the electronic component of the present invention.

【図16】 半導体チップの電極パッドと従来のリード
フレームのリードをワイヤボンディング法で接続する方
法の説明図。
FIG. 16 is an explanatory diagram of a method of connecting an electrode pad of a semiconductor chip and a lead of a conventional lead frame by a wire bonding method.

【図17】 半導体チップの電極パッドと従来のリード
フレームのリードをバンプ接続により接続する方法の説
明図。
FIG. 17 is an explanatory view of a method of connecting electrode pads of a semiconductor chip and leads of a conventional lead frame by bump connection.

【図18】 図17の半導体チップとリードフレームを
下面側から見た図。
18 is a view of the semiconductor chip and the lead frame of FIG. 17 as viewed from the lower surface side.

【符号の説明】[Explanation of symbols]

1、21、31、41・・・リードフレーム、2・・・リード
フレーム本体、5、85・・・リード、5a・・・インナーリ
ード部、5b・・・アウターリード部、7、87・・・絶縁フ
ィルム(絶縁材)、8、8b、8c、8d、28、88
・・・長尺凸部(リード離間手段)、8a・・・突起(リード
離間手段)、9、89・・・補強板、47・・・絶縁材、80
・・・電子部品、81・・・パッケージ、90・・・半導体装置
(電子機器)、95・・・半導体チップ(電子部品)、9
6・・・電極パッド(ボールグリッドアレイ型端子)、9
7・・・ハンダボール(バンプ)、98・・・ICパッケー
ジ、W・・・幅、P・・・リードピッチ、L・・・間隔、P2・・・
チップ電極パッドピッチ。
1, 21, 31, 41: Lead frame, 2: Lead frame body, 5, 85: Lead, 5a: Inner lead part, 5b: Outer lead part, 7, 87 ... -Insulating film (insulating material), 8, 8b, 8c, 8d, 28, 88
... Long convex portion (lead separating means), 8a ... projection (lead separating means), 9, 89 ... Reinforcement plate, 47 ... Insulating material, 80
... Electronic components, 81 ... Packages, 90 ... Semiconductor devices (electronic devices), 95 ... Semiconductor chips (electronic components), 9
6 ... electrode pad (ball grid array type terminal), 9
7 ... solder ball (bump), 98 ··· IC package, W ··· width, P ··· lead pitch, L ··· interval, P 2 ···
Chip electrode pad pitch.

Claims (12)

【特許請求の範囲】[Claims] 【請求項1】 複数の電極パッドが設けられた電子部品
を載置するためのリードフレームであって、前記電極パ
ッドに一端が接続されるリードが複数形成されてなり、 前記リードの両面又は一方の面に、少なくとも前記電極
パッドと接続する部分を除いて絶縁材が添設され、該絶
縁材に、前記隣接するリードの接触を防止するためのリ
ード離間手段が設けられたことを特徴とするリードフレ
ーム。
1. A lead frame for mounting an electronic component provided with a plurality of electrode pads, wherein a plurality of leads each having one end connected to the electrode pad are formed, and both or one of the leads is provided. Surface, an insulating material is added except for at least a portion connected to the electrode pad, and the insulating material is provided with a lead separating means for preventing contact of the adjacent lead. Lead frame.
【請求項2】 前記リードの両面が前記絶縁材で覆われ
るとともに該絶縁材は前記リード間に介在されて前記リ
ード離間手段とされたことを特徴とする請求項1記載の
リードフレーム。
2. The lead frame according to claim 1, wherein both surfaces of said lead are covered with said insulating material, and said insulating material is interposed between said leads to serve as said lead separating means.
【請求項3】 前記絶縁材は前記リードの下面側に設け
られ、該絶縁材に前記リード離間手段としての凸部が設
けられたことを特徴とする請求項1記載のリードフレー
ム。
3. The lead frame according to claim 1, wherein said insulating material is provided on a lower surface side of said lead, and said insulating material is provided with a convex portion as said lead separating means.
【請求項4】 前記絶縁材は前記リードの下面側と上面
側にそれぞれ設けられ、前記上面側の絶縁材に前記リー
ド離間手段としての凸部が設けられたことを特徴とする
請求項1記載のリードフレーム。
4. The lead according to claim 1, wherein the insulating material is provided on the lower surface side and the upper surface side of the lead, respectively, and the insulating material on the upper surface side is provided with a convex portion as the lead separating means. Lead frame.
【請求項5】 前記電子部品が半導体チップであること
を特徴とする請求項1乃至4のいずれか一項に記載のリ
ードフレーム。
5. The lead frame according to claim 1, wherein the electronic component is a semiconductor chip.
【請求項6】 請求項1乃至4のいずれか一項に記載の
リードフレームを備えたことを特徴とする電子機器。
6. An electronic device comprising the lead frame according to claim 1. Description:
【請求項7】 請求項5に記載のリードフレームを備え
たことを特徴とする半導体装置。
7. A semiconductor device comprising the lead frame according to claim 5.
【請求項8】 外部接続用の複数のリードが導出された
電子部品であって、前記リードの両面又は一方の面に、
少なくとも前記外部と接続する部分を除いて絶縁材が添
設され、該絶縁材に、前記隣接するリードの接触を防止
するためのリード離間手段が設けられたことを特徴とす
る電子部品。
8. An electronic component from which a plurality of leads for external connection are led out, wherein:
An electronic component, wherein an insulating material is provided except for at least a portion connected to the outside, and the insulating material is provided with a lead separating means for preventing contact between the adjacent leads.
【請求項9】 前記リードの両面が前記絶縁材で覆われ
るとともに該絶縁材は前記リード間に介在されて前記リ
ード離間手段とされたことを特徴とする請求項8記載の
電子部品。
9. The electronic component according to claim 8, wherein both sides of said lead are covered with said insulating material, and said insulating material is interposed between said leads to serve as said lead separating means.
【請求項10】 前記絶縁材は前記リードの下面側に設
けられ、該絶縁材に前記リード離間手段としての凸部が
設けられたことを特徴とする請求項8記載の電子部品。
10. The electronic component according to claim 8, wherein said insulating material is provided on a lower surface side of said lead, and said insulating material is provided with a projection as said lead separating means.
【請求項11】 前記絶縁材は前記リードの下面側と上
面側にそれぞれ設けられ、前記上面側の絶縁材に前記リ
ード離間手段としての凸部が設けられたことを特徴とす
る請求項8記載の電子部品。
11. The lead according to claim 8, wherein the insulating material is provided on the lower surface side and the upper surface side of the lead, respectively, and the insulating material on the upper surface side is provided with a convex portion as the lead separating means. Electronic components.
【請求項12】 請求項8乃至11のいずれか一項に記
載の電子部品を備えたことを特徴とする電子機器。
12. An electronic device comprising the electronic component according to claim 8. Description:
JP2001106374A 2001-04-04 2001-04-04 Lead frame and electronic apparatus using the same Withdrawn JP2002305281A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001106374A JP2002305281A (en) 2001-04-04 2001-04-04 Lead frame and electronic apparatus using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001106374A JP2002305281A (en) 2001-04-04 2001-04-04 Lead frame and electronic apparatus using the same

Publications (1)

Publication Number Publication Date
JP2002305281A true JP2002305281A (en) 2002-10-18

Family

ID=18958892

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001106374A Withdrawn JP2002305281A (en) 2001-04-04 2001-04-04 Lead frame and electronic apparatus using the same

Country Status (1)

Country Link
JP (1) JP2002305281A (en)

Similar Documents

Publication Publication Date Title
JP4343158B2 (en) Semiconductor device package manufacturing method
US6049125A (en) Semiconductor package with heat sink and method of fabrication
TWI453838B (en) No lead package with heat spreader
US20020030252A1 (en) Semiconductor device and method of making the same, circuit board and electronic equipment
JP2002343902A (en) Tape carrier for semiconductor device and semiconductor device using the same
JP6636846B2 (en) Semiconductor device and method of manufacturing semiconductor device
US7781899B2 (en) Leadframe having mold lock vent
US8067698B2 (en) Wiring substrate for use in semiconductor apparatus, method for fabricating the same, and semiconductor apparatus using the same
JP2004022862A (en) Semiconductor device
WO2000054323A1 (en) Flexible wiring substrate, film carrier, tapelike semiconductor device, semiconductor device, method of manufacture of semiconductor device, circuit board, and electronic device
JP2000307049A (en) Lead frame, resin-sealed-type semiconductor device using lead frame, and its manufacturing method
JPH0714974A (en) Plastic-molded integrated circuit package
KR20020070107A (en) Surface mountable chip type semiconductor device and manufacturing method
JP3482850B2 (en) Semiconductor device and its manufacturing method, circuit board, and electronic equipment
KR100658120B1 (en) Process for manufacturing semiconductor device using film substrate
JPH11163024A (en) Semiconductor device and lead frame for assembling the same, and manufacture of the device
JP2002305281A (en) Lead frame and electronic apparatus using the same
JP2006060106A (en) Lead member and surface mounted semiconductor device
JPH08148526A (en) Semiconductor device
JPH11163197A (en) Semiconductor mounting board
JP3851541B2 (en) Chip component and manufacturing method thereof
JP2602834B2 (en) Semiconductor device
JP2004207415A (en) Semiconductor module, electronic equipment, and manufacturing method of semiconductor module
JP2001210737A (en) Semiconductor chip package and method of manufacturing the same
KR100891652B1 (en) Substrate for mounting a semiconductor chip on

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040805

A977 Report on retrieval

Effective date: 20050303

Free format text: JAPANESE INTERMEDIATE CODE: A971007

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20051110

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20060522