JP2002299354A

JP2002299354A - パワー半導体装置

Info

Publication number: JP2002299354A
Application number: JP2001100795A
Authority: JP
Inventors: Katsuji Iida; 克二飯田; Naohiro Shimizu; 尚博清水
Original assignee: NGK Insulators Ltd
Current assignee: NGK Insulators Ltd
Priority date: 2001-03-30
Filing date: 2001-03-30
Publication date: 2002-10-11

Abstract

(57)【要約】【課題】大電流・高電圧のパルス駆動において、高速の
ターンオン・ターンオフができ、ゲートパワーを軽減
し、ミスターンオンをなくし、半導体スイッチング素子
を破壊から保護するパワー半導体装置を提供する。【解決手段】静電誘導サイリスタを形成したシリコン基
板４１の一方の表面に、補助カソード電極４２を介して
カソ−ド電極４３を配置し、シリコン基板の他方の表面
にはアノード電極４４を配置し、これら両電極の間を絶
縁パッケージ４５で連結する。補助カソ−ド電極４２と
カソード領域との間はカソ−ド電極４３を介することな
く電気的に接続しカソード領域をゲート駆動回路に接続
する配線のインダクタンスを小さくする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体基板の第１
および第２の主表面にそれぞれ形成された第１および第
２の主電極領域と、これら第1および第2の主電極領域間
を流れる電流を制御するように形成された制御領域と、
前記半導体基板の第1および第2の主表面のほぼ全体にそ
れぞれ圧接され、前記第1および第2の主電極領域にそれ
ぞれ接続された第1および第2の主電極と、これら第1お
よび第2の主電極の周縁部に、これらを囲むように連結
された絶縁パッケージと、一端が前記制御領域に接続さ
れ、他端が前記絶縁パッケージを貫通して外部へ導出さ
れた制御電極とを具え、この制御電極の他端と、前記第
1の主電極領域との間に制御回路を接続するようにした
パワー半導体装置に関するものである。

【０００２】

【従来の技術】上述した種類のパワー半導体装置は既知
であり、種々の形式のものが実用化されているが、中で
も静電誘導サイリスタを構成要素とするパワー半導体装
置は、高電圧、大電流および高速動作が可能であり、特
にパルス電力用として注目されている。

【０００３】図１は従来の代表的な平形構造のパワー半
導体装置の構成を線図的に示す断面図である。静電誘導
サイリスタの各種領域やそれらに対する各種のコンタク
ト層を形成した、例えばシリコン基板より成る半導体基
板１１の上下の主表面には、それぞれモリブデンより成
る圧接緩衝板１２および１３を介して１０ｍｍ以上の相
当厚肉の銅ブロックより成り、上述した第１および第２
の主電極として作用するカソード電極１４およびアノー
ド電極１５が配置されている。これらカソード電極１４
およびアノード電極１５には、実際の使用時において
は、半導体基板１１を挟持するように１５ｋN/ｃｍ^２程
度の圧力を外部より加え圧接されている。

【０００４】半導体基板１１に形成された制御領域とし
て作用するゲート領域に接続された導電コンタクト層と
対向するカソード電極１４の内側表面中心部に凹部１４
ａが形成され、そこに配置された制御電極として作用す
るゲート電極１６はばね１７によって導電コンタクト層
に圧接されている。このゲート電極１６には、ゲートリ
ード１８の一端がはんだ付けされている。また、カソー
ド電極１４およびアノード電極１５には金属リング１９
および２０がそれぞれ嵌合され、これらの金属リングの
間は、外周面に沿面放電を防止するためのコルゲート構
造を形成したセラミック製の絶縁パッケージ２１で連結
されている。上述したゲートリード１８は、この絶縁パ
ッケージ２１に形成した開口を経て絶縁パッケージの外
部へ導出されている。

【０００５】カソード電極１４に嵌合された金属リング
１９の延長端に銅製の補助カソード端子１９ａが配置さ
れている。この補助カソード端子１９ａと、上述したゲ
ートリード１８の端部で構成されるゲート端子１８ａと
の間に図示していないゲート駆動回路が接続されるよう
に構成されている。

【０００６】図２は上述したパワー半導体装置をゲ−ト
駆動回路に接続した場合の等価回路図であり、パワー半
導体装置の部分をＰで示してある。本例では、静電誘導
サイリスタを使用するのが特に好適な大電流パルス発生
回路として構成したものである。静電誘導サイリスタ本
体SIThyのカソードおよびアノードは、それぞれカソー
ド電極１４およびアノード電極１５を経てコンデンサ３
１の両端に接続されている。このコンデンサ３１は、図
示されていない直流電源から充電される。また、図２に
示す例では、コンデンサ３１に蓄えられた静電エネルギ
ーを静電誘導サイリスタ本体SIThyをターンオンさせ、
インダクタンス（負荷および配線分ｌ_C、カソード側配
線分l_A2、静電誘導サイリスタ本体内部アノード側分l
_A１、静電誘導サイリスタ本体内部カソード側分l_K１、
カソード側配線分l_K２の合計のインダクタンス）を経由
して放電させるが、パルスパワー応用ではこのインダク
タンスが非常に小さく、抵抗も小さいため、電流は振動
的となり、短周期で波高値の大きい振動電流となる。し
たがって振動電流の負成分を流す経路を設けないと、反
転電流の行き場がなくなり、回路に大きな誘起電圧を発
生させ、静電誘導サイリスタ本体を破壊する恐れがあ
る。このため、反転電流を流す経路として並列ダイオー
ド３２が接続されている。

【０００７】さらに、静電誘導サイリスタ本体SIThyの
ゲート電極１６に接続されたゲートリード１８の先端で
構成されるゲート端子１８ａと、カソード電極１４に嵌
合された金属リング１９の延長部分で構成される補助カ
ソ−ド端子１９ａは、ゲート駆動回路Ｇに接続されてい
る。このゲート駆動回路Ｇの構成そのものは周知である
ので、ここでは説明しないが、パワー半導体装置Ｐをタ
ーンオン・ターンオフする際に、そのゲート・カソード
間に所定の極性の電圧を印加するものである。

【０００８】上述したように、図２ではパワー半導体装
置Ｐを高周波パルス発生回路に適用した場合であるの
で、その動作はインダクタンスの影響を大きく受ける。
そこで、図２の等価回路においては、カソ−ド電極１４
およびアノード電極１５が有するインダクタンスをそれ
ぞれｌ_ｋ１およびｌ_Ａ１で表し、ゲートリード１８が有
するインダクタンスをｌ_Ｇで表している。さらに、カソ
−ド電極１４およびアノード電極１５をコンデンサ３
１、負荷および配線部分が有するインダクタンスをｌ
_Ｋ２、ｌ_Ａ２，ｌ_Ｃで表し、ダイオード３２の配線部分
のインダクタンスをまとめてｌ_Ｄで表している。

【発明が解決すべき課題】

【０００９】図１に示した従来の平形構造のパワー半導
体装置Ｐを使用した電力回路においては、パワー半導体
装置Pを通流する主電流の変化率は大きくても、２００
０〜３０００Ａ／μ秒程度であり、一方パワー半導体装
置内のカソード側インダクタンスl_K1は２nH程度ある。
例えば、３０００Ａ／μ秒の変化率を持った主電流がカ
ソード側インダクタンスl_K1に流れると、このインダク
タンスに６Vの電圧が誘起されるが、この程度の低い電
圧が発生しても問題がない。しかし、パルスパワー応用
においては、電流変化率が１００kA/μ秒以上となり、
上記インダクタンスに誘起される電圧は２００V以上と
なる。このように高い電圧がゲート駆動回路Gから供給
されるターンオンゲート電流の通流経路に直列に挿入さ
れることになる。したがって、ターンオンにより静電誘
導サイリスタ本体SIThyが導通し、コンデンサ３１から
の放電電流が急速に立ち上がると、前述のようにインダ
クタンスl_K1に大きな電圧が発生し、これがゲート電流
の継続を阻止するため、静電誘導サイリスタ本体SIThy
のターンオン動作の進展が抑えられることによるターン
オン損失の増大の問題がある。また、ゲート駆動回路に
よって静電誘導サイリスタ本体SIThyがターンオフされ
る際の主電流の減少時の電流変化率が大きい場合にも、
重大な不具合が発生する。すなわち、負の電流変化率が
−１００kA/μ秒以上となると、上記のインダクタンスl
_K1に−２００Vの電圧が発生する。この電圧は静電誘導
サイリスタ本体SIThyのゲート−カソード間を順方向に
バイアスすることになり、再度静電誘導サイリスタ本体
をターンオンさせる、いわゆるミスターンオンを起こ
し、パワー半導体装置を破壊する恐れがあることが確か
められた。

【００１０】このような不具合が発生する理由は、パワ
ー半導体装置自身の主電極が有するインダクタンスに、
非常に大きな変化率の主電流が流れたときに、このイン
ダクタンスに大きな電圧が誘起され、ゲート駆動回路の
動作に支障を与えるからである。この主電流が流れる部
分がゲート電流通流経路に極力介在しなようにすればよ
い。しかしながら、図２で示すインダクタンスｌ_ｋ１お
よびインダクタンスｌ_Ａ１は、それぞれ図１に示すよう
に銅の比較的厚いブロックで形成されたカソ−ド電極１
４およびアノード電極１５のインダクタンスであるが、
これらの電極は半導体基板１１に相当大きな圧力で圧接
されるので、大きな機械的な強度が要求され、これらを
薄くすることはできず、したがってそれらのインダクタ
ンスを小さくするには限界がある。

【００１１】このように、従来のパワー半導体装置にお
いては、第１の主電極が有するインダクタンス
（ｌ_ｋ１）間に大きな電圧が発生し、静電誘導サイリス
タがターンオンする場合に、ゲート電流の立ち上がりが
阻害され、アノード・カソード間を流れる電流の立ち上
がりが遅くなり、高速のターンオンができないという問
題がある。

【００１２】さらに、静電誘導サイリスタがターンオフ
する際には、インダクタンスｌ_ｋ１の間に、ゲート電流
の流れる向きとは反対の極性に電圧が発生されるので、
ゲート電流の流れが阻害され、静電誘導サイリスタのタ
ーンオフ時間が長くなる。

【００１３】本発明の目的は、従来のパワー半導体装置
の上述した種々の問題を解決若しくは軽減し、高速のタ
ーンオン・ターンオフ特性を有すると共に、破壊から保
護することができるパワー半導体装置を提供しようとす
るものである。

【００１４】

【課題を解決するための手段】本発明は、半導体基板の
第１および第２の主表面にそれぞれ形成された第１およ
び第２の主電極領域と、これら第１および第２の主電極
領域間を流れる電流を制御するように形成された制御領
域と、前記半導体基板の第１および第２の主表面のほぼ
全体にそれぞれ圧接され、前記第１および第２の主電極
領域にそれぞれ接続された第１および第２の主電極と、
これら第１および第２の主電極の周縁部に、前記半導体
基板を囲むように連結された絶縁パッケージと、一端が
前記制御領域に接続され、他端が前記絶縁パッケージの
外部へ導出された制御電極とを具え、この制御電極の他
端と、前記第1の主電極領域との間に制御回路を接続す
るようにした平形構造のパワー半導体装置において、前
記第１の主電極と前記半導体基板の第１の主表面に形成
された前記第１の主電極領域との間に一端が接続され、
他端が前記絶縁パッケージを経て外方へ延在する補助電
極を設け、前記制御回路をこの補助電極と前記制御電極
との間に接続したときに、前記第１の主電極領域と補助
電極との間に主電流が通流する第１の主電極部分が介在
しないようにし、かつ前記制御領域から制御電極に至る
距離を短縮することによりインダクタンスを減少させる
ように構成したことを特徴とするものである。

【００１５】このような本発明によるパワー半導体装置
においては、第１の主電極領域と補助電極との間に主電
流が通流する第１の主電極部分が介在しないように補助
電極を設けることによって、主電流のゲート駆動回路に
与える影響を小さくすることができるが、さらに前記制
御電極の一端を、前記半導体基板の周辺部において前記
制御領域と接続したことによって、制御領域と制御回路
との間のインダクタンスをも小さくすることができる。
この場合、前記補助電極を前記第１の主電極のほぼ全周
と接続されるように形成すると共に、前記制御電極を前
記半導体基板のほぼ全周辺部において前記制御領域と接
続されるように形成するのが特に好適である。

【００１６】本発明によるパワー半導体装置の好適な実
施例においては、前記補助電極を、周辺部を立ち上げて
フランジとした導電円板を以って構成し、この導電円板
の中央部分を、前記第1の主電極領域と前記第1の主電極
との間に挟持し、前記フランジとした周辺部を前記絶縁
パッケージの一方の端面に固定することができる。

【００１７】このような実施例のように、補助電極を半
導体基板の全周を囲むように形成する場合には、半導体
基板の第１の主表面に、前記制御領域に接続された導電
性コンタクト層を設け、前記制御電極の一端を、半導体
基板の周辺部において前記導電性コンタクト層と弾性的
に圧接させるのが好適である。この場合には、前記制御
電極をリング状に形成し、その全周において導電性コン
タクト層と圧接させ、絶縁パッケージの一端面に沿っ
て、前記補助電極と絶縁分離した状態で外部へ延在させ
るものとするのが好適である。

【００１８】本発明によるパワー半導体装置の他の好適
な実施例においては、前記補助電極および制御電極を、
前記半導体基板と平行な方向から見てほぼ同じ平面内を
延在させ、制御電極の内方端を半導体基板の周辺部にお
いて制御領域と接続し、補助電極の内方端を、第１の主
電極領域と第１の主電極との間に介挿した圧接緩衝部材
の周辺部に接続する。この場合、前記補助電極および制
御電極の前記絶縁パッケ−ジの外方へ延在する部分をそ
れぞれ複数設け、これら補助電極および制御電極の延在
部分を、前記半導体基板に垂直な方向から見て交互に配
置するのが好適である。

【００１９】従来のパワー半導体装置においては、前記
第１および第２の主電極は一般に銅で形成されている
が、本発明によるパワー半導体装置においては、これら
第１および第２の主電極に加えて前記補助電極をも銅で
形成するのが好適である。

【００２０】さらに本発明によるパワー半導体装置にお
いては、前記半導体基板の第１の主表面に、前記制御領
域に接続された導電性コンタクト層を設け、前記制御電
極の一端を、半導体基板の周辺部において前記導電性コ
ンタクト層と弾性的に圧接させるのが好適である。この
場合には、制御電極をリング状に形成し、その内周部を
前記導電性コンタクト層と圧接させることができるが、
このリング状の制御電極の、前記導電性コンタクト層と
圧接される内周部には複数の切込みを形成するのが良好
な圧接力を得る上で好適である。また、このリング状の
制御電極は、適当な導電特性および弾性特性を有する金
属、特にベリリウム銅やステンレスやチタン合金で形成
するのが好適である。

【００２１】本発明によるパワー半導体装置の他の好適
な実施例においては、前記制御電極を、前記絶縁パッケ
ージの一方の端面に固定されたドーナッツ状の導電性円
板と、前記第１の主電極を、これから離間して取り囲
み、一端が前記円板の内方周縁に接触するように配置さ
れた導電性皿ばねと、一端が前記半導体基板の第１の主
表面に設けた導電性コンタクト層と接触し、他端が前記
導電性皿ばねの他端に接触するように配置された導電性
リングとで構成し、前記皿ばねの弾性復元力によって前
記導電性円板、導電性皿ばねおよび導電性リングを相互
に圧接させると共に導電性リングを前記導電性コンタク
ト層に圧接させる。このような構成では、前記導電性円
板を銅で形成し、前記導電性皿ばねをベリリウム銅で形
成し、前記導電性リングを黄銅で形成するのが好適であ
る。

【００２２】上述した本発明によるパワー半導体装置に
おいては、前記半導体基板をｎ^―型半導体基板で形成
し、前記第１および第２の主電極領域をそれぞれカソー
ド領域およびアノード領域で形成し、前記第１および第
２の主電極をそれぞれカソード電極およびアノード電極
で形成し、前記制御領域をゲート領域で形成し、前記制
御電極をゲート電極で形成して静電誘導サイリスタとし
て構成するのが特に好適であるが、他の半導体スイッチ
ング素子を形成することもできる。

【００２３】

【発明の実施の形態】図３は本発明によるパワー半導体
装置の第１の実施例の構成を示す断面図であり、図６は
同じくその等価回路図である。本発明のパワー半導体装
置においては、半導体スイッチング素子として静電誘導
サイリスタを設けたものであり、この静電誘導サイリス
タの各種領域や導電層を設けたシリコン基板４１の一方
の表面には、本発明による補助カソード電極４２を介し
て厚い銅ブロックより成るカソ−ド電極４３が配置さ
れ、シリコン基板４１の他方の表面には同じく厚い銅ブ
ロックより成るアノード電極４４が、モリブデンより成
る圧接緩衝板４４ａを間に介在させて配置され、シリコ
ン基板はこれらカソ−ド電極およびアノード電極の間に
挟持されており、これら両電極の間は、セラミックより
成り、外周面にコルゲート構造が形成された絶縁パッケ
ージ４５で連結されており、絶縁パッケージで囲まれる
内部空間には窒素ガスやヘリウムガスなど不活性ガスが
充填されている。

【００２４】本例では、補助カソ−ド電極４２は、図４
に示すように、全体を薄い銅板より成る導電性円板を以
て形成し、その中央部４２ａをシリコン基板４１とカソ
−ド電極４３との間に介在させ、周辺部を立ち上げてフ
ランジ４２ｂとし、このフランジを絶縁パッケージ４５
の一方の端面に沿って延在させて固定する。この補助カ
ソ−ド電極４２の中央部４２ａとフランジ４２ｂとを連
結する高さの低い円筒部４２ｃとカソ−ド電極４３の外
周面との間は絶縁スリーブ４６が配置されている。した
がって、補助カソ−ド電極４２と、シリコン基板４１に
形成されたカソード領域との間はカソ−ド電極４３を介
することなく電気的に接続されることになる。本発明で
はこのようにして、静電誘導サイリスタのカソード領域
と後述するゲート駆動回路との間のインダクタンスを理
論上、最小化することができる。

【００２５】さらに、シリコン基板４１に形成したゲー
ト領域に接続された、例えばアルミより成る導電性コン
タクト層をシリコン基板の周辺部まで延在させ、この周
辺部に一端が圧接されたゲート電極４７を設ける。この
ゲート電極４７は良好な導電性および弾性を有する金属
板、本例ではベリリウム銅板を以って構成し、図５に示
すようにリング状に形成され、その内方縁の全周には下
方に向いた凸条４７ａを形成する。図３に示すように、
リング状のゲート電極４７は、絶縁パッケージ４５の上
端面に沿って外方へ延在する部分４７ｂを有している。
また、このゲート電極４７の外方へ延在する部分４７ｂ
と平行に補助カソ−ド電極４２のフランジ４２ｂを配置
し、これらの間にセラミックより成る絶縁リング４８を
配置してある。この絶縁リング４８の厚みを薄くして、
ゲート電極４７の外方へ延在する部分４７ｂと、補助カ
ソ−ド電極４２のフランジ４２ｂとを互いに接近させ
て、インダクタンスを減少するように構成してある。ゲ
ート電極４７と、絶縁パッケージ４５の上端面および絶
縁リング４８との間、および絶縁リング４８と補助カソ
−ド電極４２のフランジ４２ｂとの間は、例えば溶接に
より固着する。したがって、ゲート電極４７の内周部に
形成した凸条４７ａは、カソード電極４３とアノード電
極４４をシリコン基板４１を挟んで圧接させるときにシ
リコン基板の表面に形成したゲートコンタクト領域の周
辺部に圧接されることになり、ゲート領域とゲート電極
との間に良好な導電接続を形成することができる。

【００２６】本例では、リング状のゲート電極４７の内
周縁と補助カソ−ド電極４２の円筒部４２ｃとの間に絶
縁リング４９を設けるが、この絶縁リングは上述した絶
縁リング４８と一体に設けても良い。また、シリコン基
板４１の外周縁には、従来のパワー半導体装置と同様に
絶縁性のシリコンゴムより成るリング５０を嵌合してあ
る。さらに、絶縁パッケージ４５の下端面とアノード電
極４４との間の連結は、例えばFe＋Ni製のリング状部材
５１および５２を溶接して行なっているが、この構成自
体も従来のパワー半導体装置と同様である。

【００２７】さらに、図３において破線で示すように、
補助カソ−ド電極４２のフランジ４２ｂの絶縁パッケー
ジ４５の外方に延在する部分にプリント配線基板５３を
ねじ５４により固定し、このプリント基板にゲート駆動
回路を構成する回路素子５５を配置する。この回路素子
５５の一部はゲート電極４７に接続されている。本例で
は、このプリント基板５３は、絶縁パッケージ４５を囲
むリング状に形成し、ゲート駆動回路を構成する回路素
子５５を絶縁パッケージの全周を囲むように分散して配
置するが、プリント基板を絶縁パッケージ４５の一部分
を囲むセクタ状に形成することもできる。

【００２８】図６は本例のパワー半導体装置の等価回路
図を示すものであるが、各部のインダクタンスは上述し
た図２に示したインダクタンスの符号と同じ符号を付け
て示すと共に静電誘導サイリスタも同じ符号Ｐで表し、
周辺回路も図２に示したものと同じ符号で示した。本例
においては、シリコン基板４１とカソード電極４３との
間に補助カソ−ド電極４２を設けたので、これをシリコ
ン基板４１に形成された静電誘導サイリスタＰのカソー
ド領域は、カソ−ド電極４３を介することなく補助カソ
−ド電極４２を経てゲート駆動回路Ｇに電気的に接続さ
れることになるので、静電誘導サイリスタＰの主電流が
流れるカソード電極４３がゲート電流の通流経路から取
り除かれたことにより、電流変化率の大きい主電流が流
れてもゲート駆動機能に干渉することを防止でき、ま
た、このような構成とすることで、静電誘導サイリスタ
Ｐのカソード領域とゲート駆動回路Ｇとの間のインダク
タンスｌ_ＫＧを従来に比べて小さくすることができる。
すなわち、厚い銅ブロックより成るカソード電極４３の
バルクによって形成されるインダクタンスｌ_Ｋ１を、静
電誘導サイリスタＰのゲートをゲート駆動回路Ｇに接続
する回路部分から除くことができる。さらに本例におい
ては、ゲート電極４７の内方端部に形成した凸条４７ａ
をシリコン基板４１の周辺部に圧接させて電気的な接続
を行なっているので、ゲート電極の長さを短くすること
ができ、したがって図６に示すインダクタンスｌ_Ｇを小
さくすることができる。

【００２９】このように静電誘導サイリスタＰの主電流
が流れるカソード電極４３がゲート電流の通流経路から
取り除かれたことにより、電流変化率の大きい主電流が
流れてもゲート駆動機能に干渉することを防止すること
ができる。また、このような構成とすることによって、
従来に比べてゲート電流通流経路の距離が短縮され、イ
ンダクタンス（l_G,l_KG）の減少することができる。した
がって、静電誘導サイリスタＰをターンオンするときお
よびターンオフするときに、主電流の影響が小さくな
り、高速のターンオン、ターンオフが可能となり、ゲー
ト駆動回路の電力が低減され、さらに静電誘導サイリス
タを破壊から有効に保護することができる。

【００３０】図７、８および９は本発明によるパワー半
導体装置の第２の実施例の構造を示す断面図および平面
図であり、上述した第１の実施例と同じ部分には同じ符
号を付けて示し、その詳細な説明は省略する。図７およ
び８は、図９の直線Ａ−ＡおよびＢ−Ｂに沿って切った
断面図である。本例においては、補助カソ−ド電極６１
とゲート電極４７とを同一平面に沿って延在させてい
る。すなわち、ゲート電極４７の内方端４７ａは、図７
に示すように、シリコン基板４１の外周に形成したゲー
トコンタクト層と接触させ、延在部分４７ｂを絶縁パッ
ケ−ジ４５の上側縁を経て外部へ導出する。また、この
ゲート電極４７の延長部４７ｂは絶縁パッケ−ジ４５と
絶縁リング６２との間に挟持し、この絶縁リングとカソ
ード電極４３との間は金属製のリング状部材６３で連結
する。

【００３１】さらに本例においては、シリコン基板４１
とカソード電極４３との間には、モリブデン円板６４を
介在させる。このモリブデン円板６４は、カソード電極
４３およびアノード電極４４を圧接させるときの、圧接
力を緩衝する作用を有している。静電誘導サイリスタの
カソード領域をゲート駆動回路に接続する補助カソード
電極６１の内方端を内方に延在させ、モリブデン円板６
４の周縁に形成した凹部に嵌合させる。したがって、補
助カソ−ド電極６１は、モリブデン円板６４を介してシ
リコン基板４１に形成したカソード領域に電気的に接続
されることになり、カソード領域とゲート駆動回路との
間の回路部分にはカソード電極４３の厚さの厚いバルク
の部分が介在することがなくなる。また、図９に示すよ
うに、ゲート電極４７および補助カソード電極６１は互
いに干渉しないように、円周方向に見て、所定の角度を
以て交互に配置する。

【００３２】図１０は、本発明によるパワー半導体装置
の第３の実施例の構成を示す断面図である。本例の補助
カソ−ド電極４２の構成は図３に示した第１の実施例の
補助カソ−ド電極の構成と同じである。本例では、ゲー
ト電極７１を、リング状プレート７１ａと、このリング
状プレートの内周部分と上端縁が接触するリング状の導
電性皿ばね７１ｂと、このリング状の導電性皿ばねの下
端縁と、シリコン基板４１に形成されたゲート領域に接
続されるように形成された導電性コンタクト層との間に
介挿された導電性リング７１ｃとで構成する。

【００３３】パワー半導体装置を組立てる際に、カソー
ド電極４３とアノード電極４４とを、それらの間にシリ
コン基板４１を挟んで圧接させると、リング状の導電性
皿ばね７１ｂはリング状プレート７１ａと導電性リング
７１ｃとの間で力を受け、その弾性反発力により、導電
性リング７１ｃの下端面は導電性コンタクト層に圧接さ
れることになり、良好な電気的な接続が得られる。本例
では、リング状プレート７１ａを銅で形成し、リング導
電性皿ばね７１ｂをベリリウム銅で形成し、導電性リン
グ７１ｃを黄銅で形成するが、他の金属材料で形成する
こともできる。また、リング状の導電性皿ばね７１ｂの
弾性反発力を得るために、図１１に示すように、その内
周部に半径方向に延在する複数の切込み７１ｄを形成し
てある。本例における作用効果は上述した第１および第
２の実施例の作用効果と同様である。

【００３４】本発明は上述した実施例にのみ限定される
ものではなく、幾多の変更や変形が可能である。例え
ば、上述した実施例では半導体スイッチング素子として
静電誘導サイリスタを用いたが、他の半導体スイッチン
グ素子を用いることもできる。さらに、上述した実施例
では、ゲート電極も補助カソ−ド電極と同様にシリコン
基板の全周に亘って設けたが、ゲート電極を図１に示し
た従来のパワー半導体装置と同様に一端がシリコン基板
の中央部においてゲート領域に接続され、他端を絶縁パ
ッケージに形成した開口を経て外部へ導出させたゲート
リードを以って構成することもできる。

【図面の簡単な説明】

【図１】従来のパワー半導体装置の構成を示す断面図で
ある。

【図２】従来のパワー半導体装置の等価回路図である。

【図３】本発明のパワー半導体装置の第１の実施例の構
成を示す断面図である。

【図４】第１の実施例の補助カソード電極の形状を示す
斜視図である。

【図５】第１の実施例のゲート電極の形状を示す斜視図
である。

【図６】第１の実施例の等価回路図である。

【図７】本発明のパワー半導体装置の第２の実施例の構
成を、図９の平面図において直線Ａ−Ａに沿って切って
示す断面図である。

【図８】同じく直線Ｂ−Ｂに沿って切った断面図であ
る。

【図９】同じくその平面図である。

【図１０】本発明のパワー半導体装置の第３の実施例の
構成を示す断面図である。

【図１１】第３の実施例のリング状の導電性皿ばねの構
造を示す平面図である。

【符号の説明】

４１シリコン基板、４２補助カソ−ド電極、４
３カソード電極、４４アノード電極、４５絶
縁パッケージ、４６、４９絶縁スリーブ、４７ゲ
ート電極、４８リング状絶縁プレート、５３プ
リント基板、５５ゲート駆動回路素子、６１補助
カソ−ド電極、６２絶縁リング、６３リング状部
材、６４モリブデン円板、７１ゲート電極

───────────────────────────────────────────────────── フロントページの続きＦターム(参考） 5F047 JA02 JA10 JA13

Claims

【特許請求の範囲】

【請求項１】半導体基板の第１および第２の主表面にそ
れぞれ形成された第１および第２の主電極領域と、これ
ら第１および第２の主電極領域間を流れる電流を制御す
るように形成された制御領域と、前記半導体基板の第１
および第２の主表面のほぼ全体にそれぞれ圧接され、前
記第１および第２の主電極領域にそれぞれ接続された第
１および第２の主電極と、これら第１および第２の主電
極の周縁部に、これらを囲むように連結された絶縁パッ
ケージと、一端が前記制御領域に接続され、他端が前記
絶縁パッケージを経て外部へ導出された制御電極とを具
え、この制御電極の他端と、前記第１の主電極領域との
間に制御回路を接続するようにした平形構造のパワー半
導体装置において、前記第１の主電極と前記半導体基板
の第１の主表面に形成された前記第１の主電極領域との
間に一端が接続され、他端が前記絶縁パッケージを経て
外方へ延在する補助電極を設け、前記制御回路をこの補
助電極と前記制御電極との間に接続したときに、前記第
１の主電極領域と制御回路との間に、主電流通流経路と
なる第１の主電極が介在しないような構成したことを特
徴とするパワー半導体装置。
【請求項２】前記制御電極の一端を、前記半導体基板の
周辺部において前記制御領域と接続し、この制御電極
と、前記補助電極とを絶縁部材を挟み、近接してほぼ平
行に延在させたことを特徴とする請求項１に記載のパワ
ー半導体装置。
【請求項３】前記補助電極を前記第１の主電極の全周ま
たはほぼ全周と接続されるように形成すると共に、前記
制御電極を前記半導体基板の全周辺部またはほぼ全周辺
部において前記制御領域と接続されるように形成したこ
とを特徴とする請求項１または２に記載のパワー半導体
装置。
【請求項４】前記補助電極を、周辺部を立ち上げてフラ
ンジとした導電円板を以って構成し、この導電円板の中
央部分を、前記第１の主電極領域と前記第１の主電極と
の間に挟持し、前記フランジとした周辺部を前記絶縁パ
ッケージの一方の端面に固定したことを特徴とする請求
項３に記載のパワー半導体装置。
【請求項５】前記補助電極および制御電極を、前記半導
体基板と平行な方向から見てほぼ同じ平面内を延在さ
せ、制御電極の内方端を前記半導体基板の周辺部におい
て前記制御領域と接続し、補助電極の内方端を、前記第
１の主電極領域と前記第１の主電極との間に介挿した圧
接緩衝部材の周辺部に接続したことを特徴とする請求項
１に記載のパワー半導体装置。
【請求項６】前記補助電極および制御電極の前記絶縁パ
ッケ−ジの外方へ延在する部分をそれぞれ複数設け、こ
れら補助電極および制御電極の延在部分を、前記半導体
基板に垂直な方向から見て交互に配置したことを特徴と
する請求項５に記載のパワー半導体装置。
【請求項７】前記第１および第２の主電極および前記補
助電極を銅で形成したことを特徴とする請求項１〜６の
何れかに記載のパワー半導体装置。
【請求項８】前記半導体基板の第１の主表面に、前記制
御領域に接続された導電性コンタクト層を設け、前記制
御電極の一端を、半導体基板の周辺部において前記導電
性コンタクト層と弾性的に圧接させたことを特徴とする
請求項１〜７の何れかに記載のパワー半導体装置。
【請求項９】前記制御電極をリング状に形成し、その内
周部を前記制御領域に接続された導電性コンタクト層と
圧接させたことを特徴とする請求項８に記載のパワー半
導体装置。
【請求項１０】前記リング状の制御電極の、前記導電性
コンタクト層と圧接される内周部に複数の切込みを形成
したことを特徴とする請求項９に記載のパワー半導体装
置。
【請求項１１】前記リング状の制御電極をベリリウム銅
またはステンレスまたはチタン合金で形成したことを特
徴とする請求項９または１０に記載のパワー半導体装
置。
【請求項１２】前記制御電極を、前記絶縁パッケージの
一方の端面に固定されたドーナッツ状の導電性円板と、
前記第１の主電極を、これから離間して取り囲み、一端
が前記円板の内方周縁に接触するように配置された導電
性皿ばねと、一端が前記半導体基板の第１の主表面に設
けた導電性コンタクト層と接触し、他端が前記導電性皿
ばねの他端に接触するように配置された導電性リングと
で構成し、前記皿ばねの弾性復元力によって前記導電性
円板、導電性皿ばねおよび導電性リングを相互に圧接さ
せると共に導電性リングを前記導電性コンタクト層に圧
接させたことを特徴とする請求項８に記載のパワー半導
体装置。
【請求項１３】前記導電性円板を銅で形成し、前記導電
性皿ばねをベリリウム銅またはステンレスまたはチタン
合金で形成し、前記導電性リングを黄銅で形成したこと
を特徴とする請求項１２に記載のパワー半導体装置。
【請求項１４】前記半導体基板をｎ^―型半導体基板で形
成し、前記第１および第２の主電極領域をそれぞれカソ
ード領域およびアノード領域で形成し、前記第１および
第２の主電極をそれぞれカソード電極およびアノード電
極で形成し、前記制御領域をゲート領域で形成し、前記
制御電極をゲート電極で形成して静電誘導サイリスタと
して構成したことを特徴とする請求項１〜１３の何れか
に記載のパワー半導体装置。