JP2002297683A - 半導体集積回路のレイアウト設計方法 - Google Patents

Abstract

(57)【要約】 【課題】 従来の自動配線修正方法では、修正する配線
層を制限し、かつタイミングや配線経路の変更を最小限
にした配線修正は困難であり、また、人手で配線修正を
行う工数が大きくなり、設計期間や開発コストの増大を
招くという問題があった。 【解決手段】 修正前のネットリストと修正後のネット
リストの差分を取り修正または追加するネットを認識
し、修正前のレイアウトで修正するネットが存在する範
囲を配線修正領域とし、配線修正領域に存在するネット
に対しタイミング差分値と修正または追加されたネット
にタイミング制約を与える。配線経路のタイミングを検
証しながら、最上層の配線から配線経路を変更し修正ネ
ットまたは追加ネットの配線を行うことで、修正する配
線層を制限し、かつタイミングや配線経路の変更を最小
限にした配線修正を可能とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体集積回路の
レイアウト設計方法にかかわり、特には、レイアウトの
修正方法に関するものである。

【０００２】

【従来の技術】従来の半導体集積回路のレイアウト設計
方法におけるレイアウトの修正方法として、特開平０４
−２３８５７９号公報（レイアウト設計変更方法）や特
願平１０-１８８６９６号（半導体装置のマスク設計方
法及び半導体装置）等がある。

【０００３】

【発明が解決しようとする課題】従来の方法において
は、配線修正を行う際の配線経路や配線層の変更のとき
に、既存のレイアウトを利用することと、修正する配線
層の限定を行うことは可能である。しかし、従来におい
ては、配線修正によるタイミングの影響までは考慮して
いない。

【０００４】図１２は、図８に示す既存のレイアウトを
単に再利用した場合の配線修正の結果を示す。

【０００５】以下、配線修正の手法として、入力端子Ｄ
からネットＮ１に対して最短配線経路で配線を行った場
合について考察する。

【０００６】図８は配線修正を行うべき既存のレイアウ
トを示している。第１の配線層Ｍ１における配線を白抜
きで示し、第２の配線層Ｍ２における配線はハッチング
を付けて示す。ここでは第２の配線層Ｍ２は最上層のレ
イヤーとなっている。四角形の中に×印を付した部分が
配線層間を接続するコンタクトである。例えば、ネット
Ｎ１についてみると、第１の配線層Ｍ１において端子Ａ
から配線Ｌ１１が伸びてコンタクトＰ１に至り、第２の
配線層Ｍ２においてコンタクトＰ１から配線Ｌ１２が伸
びて端子Ｂに至り、再び第１の配線層Ｍ１において端子
Ｂから配線Ｌ１３が延在している。第１の配線層Ｍ１に
おける横方向の配線Ｌ１１は第２の配線層Ｍ２における
縦方向のネットＮ２の下に位置している。すなわち、第
１の配線層Ｍ１においては横方向の配線が優先され、第
２の配線層Ｍ２においては縦方向の配線が優先されるよ
うになっている。

【０００７】いま、図８に示す既存にレイアウトを基に
して、Ｄを入力端子とし、この入力端子ＤからネットＮ
１に対して、もし、第１の配線層Ｍ１において最短配線
経路で配線を行うことにすると、実際には、ネットＮ１
とネットＮ２が配線のショートを起こすようになってし
まう。すなわち、第１の配線層Ｍ１において、ネットＮ
１と入力端子ＤとをネットＮ２が分断しているからであ
る（配線Ｌ２１,Ｌ２３）。

【０００８】このような状況において、もし、ネットＮ
１を修正しないとする場合には、ネットＮ２の配線経路
を修正する必要がある。ネットＮ２の配線経路を修正し
た場合の一例を図１２に示す。第１の配線層Ｍ１におい
てネットＮ１の配線Ｌ１１と入力端子Ｄとの間の領域か
らネットＮ２を除くように、ネットＮ２を迂回的に移動
させている。

【０００９】すなわち、ネットＮ２におけるコンタクト
Ｐ２１を介しての配線Ｌ２１と配線Ｌ２２との接続およ
び配線Ｌ２１と配線Ｌ２３との接続に代えて、新たにコ
ンタクトＰ２３,Ｐ２４,Ｐ２５,Ｐ２６を設け、新たな
配線Ｌ２４,Ｌ２５,Ｌ２６,Ｌ２７を介しての接続に変
更している。そのようにして第１の配線層Ｍ１上に空け
られた領域において、入力端子Ｄを配線Ｌ１４を介して
ネットＮ１の配線Ｌ１１に接続している。

【００１０】縦横の破線は配線グリッドを示すが、単位
の配線グリッドの対角交点にコンタクトを隣合せて配置
することは可能である。しかし、上下左右に隣合う交点
でコンタクトを隣合せて配置することは不可能であり、
その場合はスペーシングエラーとなる。このような条件
がデザインルールとなっている。

【００１１】上記の例の場合、ネットＮ２とネットＮ４
との間の狭い領域に配置した新たなコンタクトＰ２３が
ネットＮ４のコンタクトＰ４１に対してスペーシングエ
ラーを起こすようになるため、ネットＮ４のコンタクト
Ｐ４１の位置と配線経路を図８の状態から図１２の状態
へと移動させることで配線エラーを修正している。

【００１２】以上のように、単に既存のレイアウトを再
利用して配線修正を行う従来の方法の場合には、まず、
ネットＮ２，Ｎ４の配線経路を修正する必要があり、配
線修正前のレイアウトと配線修正後のレイアウトの差分
が非常に大きくなる可能性が高い。

【００１３】修正前のチップの信頼性テストや品質検査
が終わっている場合、修正後のレイアウトを最小限の変
更で修正すると、信頼性テストや品質検査に必要な期間
や工数については、これを削減できる可能性が高い。

【００１４】しかしながら、配線修正前のレイアウトと
配線修正後のレイアウトの差分が非常に大きい場合に
は、信頼性テストや品質検査を再度行う必要があり、チ
ップの開発期間と開発コストの増大を招く可能性が高く
なる。

【００１５】例えば、図１２のように修正した場合に
は、修正マスクについて、３枚のマスクを修正する必要
がある（配線交点のＱ１,Ｑ２,Ｑ３を参照）。また、１
週間程度の信頼性テストやシミュレーターやテスター等
での動作の再確認が必要となる。そのため、マスク費用
が増大化し、信頼性テスト期間が非常に長くなってしま
う。

【００１６】タイミングに関しても、これを考慮してい
ないため、配線修正後にタイミングエラーが発生する
と、タイミングエラーを修正（フィックス）させるため
の設計期間と設計工数が必要となる可能性が高い。

【００１７】レイアウトの修正の別の方法を図１３に示
す。これは、修正する配線層を限定した場合のレイアウ
トの修正結果を示す。最上層の配線である第２の配線層
Ｍ２のみを変更して配線修正を行うため、入力端子Ｄか
ら入力端子Ａまでを第２の配線層Ｍ２における配線Ｌ１
５で接続している。ネットＮ１は第１の配線層Ｍ１にあ
るが、入力端子Ｄからは一旦、コンタクトを介して第２
の配線層Ｍ２に移行した上でネットＮ１に接続してい
る。

【００１８】しかしながら、ネットＮ５がネットのタイ
ミング制約値からネットの遅延値が等しく、配線修正に
よる配線遅延の増加が許されない場合は（図８の１０１
および１０２は配線禁止領域を示す）、図１３に示すよ
うに入力端子Ｄから入力端子Ａを接続する第２の配線層
Ｍ２における配線Ｌ１５が、ネットＮ５の第２の配線層
Ｍ２に近接することで、ネットＮ５の配線間の配線容量
が増加してしまい、その結果として、タイミングエラー
を引き起こす可能性がある。

【００１９】そのため、配線層を制限するだけで、タイ
ミングについては、これを考慮していない従来の配線修
正の方法では、配線修正後にタイミングエラーが発生す
るおそれがあり、しかも、そのタイミングエラーを修正
することが必要になり、レイアウト設計期間と開発コス
トの大幅な増大を招くおそれがある。

【００２０】

【課題を解決するための手段】半導体集積回路のレイア
ウト設計方法についての本発明は、次のような手段を講
じることにより、上記の課題を解決するものである。

【００２１】本発明による半導体集積回路のレイアウト
設計方法は、次のような各ステップを順次に実行するも
のである。すなわち、所要のデータの入力を行うデータ
入力ステップと、修正前のネットリストと修正後のネッ
トリストの差分を取り修正ネットまたは追加ネットを認
識する認識ステップと、修正前のレイアウトでの修正ネ
ットが存在する範囲を配線修正領域とする配線修正領域
定義ステップと、前記配線修正領域に存在するネットに
対しタイミング差分値を与えるとともに前記修正ネット
または追加ネットにタイミング制約値を与えるタイミン
グ差分・制約ステップと、タイミングを検証しながら配
線経路を変更し前記修正ネットまたは追加ネットの配線
を行うタイミング検証・配線ステップと、配線が収束し
たかどうかを判断する収束判定ステップとである。

【００２２】認識ステップにおいて修正前のネットリス
トと修正後のネットリストの差分を取った上で修正ネッ
トまたは追加ネットを認識することは、修正の状況を予
備的に解析し把握することである。配線修正領域定義ス
テップにおいて修正前のレイアウトでの修正ネットが存
在する範囲を配線修正領域と定義することにより、修正
対象領域を制限している。タイミング差分・制約ステッ
プにおいて配線修正領域に存在するネットに対しタイミ
ング差分値を与えるとともに修正ネットまたは追加ネッ
トにタイミング制約値を与えるとともに、タイミング検
証・配線ステップにおいてタイミングを検証しながら配
線経路を変更し、修正ネットまたは追加ネットの配線を
行うことは、前記の解析に基づいた合理的で無駄のない
配線修正となっている。なお、収束判定ステップにおい
て配線が収束したかどうかを判定したときに、収束して
いない場合の処理については、直ちに処理を停止しても
よいし、後述のように配線修正領域の拡張を行って、繰
り返しの処理を行うのでもよい。

【００２３】以上のようなステップの組み合わせからな
る本発明によれば、タイミング違反を起こすことが充分
に少なくなり、設計の繰り返しによるレイアウト設計・
タイミング検証等の設計工数や設計期間の増大を抑え、
設計期間の短縮を図るとともに設計コストを削減するこ
とができる。

【００２４】好ましい形態として、前記の収束判定ステ
ップで配線が収束していないときは、その次のステップ
として、前記配線修正領域の拡張を行った上で前記タイ
ミング差分・制約ステップに戻るステップをさらに含む
ようにすることがある。候補を次第に絞り込んでゆくこ
とにより、高精度な修正が可能となる。

【００２５】また、好ましい形態として、前記タイミン
グ検証・配線ステップは、前記タイミング差分値の小さ
いネットの配線経路を変更しないよう配線を固定した上
で実行するとよい。タイミングエラーの発生を極力抑制
することができる。

【００２６】また、好ましい形態として、前記タイミン
グ検証・配線ステップは、前記タイミング差分値が正の
値の絶対値の大きいネットから優先的に実行するとよ
い。これによっても、タイミングエラーの発生を極力抑
制することができる。

【００２７】また、好ましい形態として、前記タイミン
グ検証・配線ステップは、最上層の配線から優先的に実
行するとよい。最上層の配線から優先的に実行すること
は、修正上の余裕が少しでも大きく、かつマスクの修正
枚数を最小にしマスク修正コストを最小にできるという
ことであり、合理的な形態である。

【００２８】また、好ましい形態として、前記タイミン
グ検証・配線ステップは、前記タイミング差分値の小さ
いネットの周辺に他のネットの近接配線を防止する配線
禁止領域を設定した上で実行することがある。配線と配
線が接近しすぎることによる配線容量の増大に伴う遅延
値増加ひいてはタイミング違反を未然に回避することが
できる。

【００２９】また、好ましい形態として、修正前のレイ
アウトと修正後のレイアウトの差分を出力するレイアウ
ト差分出力ステップと、修正されたネットの容量値と抵
抗値を出力する容量値・抵抗値出力ステップをさらに含
むようにするとよい。例えば、修正されたネットの差分
を図形情報として出力するなど、配線修正にかかわる情
報を作業者に提供することを通じて、設計の繰り返しに
よるレイアウト設計、タイミング検証等の設計工数、設
計期間の増大を抑え、設計期間短縮や設計コストを削減
することが可能となる。

【００３０】

【発明の実施の形態】以下、本発明にかかわる半導体集
積回路のレイアウト設計方法の具体的な実施の形態を図
面に基づいて説明する。図１は本発明の実施の形態の半
導体集積回路のレイアウト設計方法の処理手順を示すフ
ローチャートである。

【００３１】（１）データ入力ステップＳ１ データ入力ステップＳ１において、所要のデータ、すな
わち、修正前のネットリストと修正前の半導体集積回路
のレイアウトと、修正前のタイミング検証結果から得ら
れた各ネットのタイミング制約値と、各ネットの遅延値
と、各ネットの前記タイミング制約値と各ネットの前記
遅延値の差であるタイミング差分値（slack値）と、修
正後のネットリストと、修正ネットまたは追加ネットの
タイミング制約と、全ネットのホールドタイム制約と、
全配線の最小幅と最小間隔とシート抵抗とシート容量と
サイドカップリング容量と全コンタクトホールの最小幅
と最小間隔とコンタクト抵抗値等のテクノロジ情報など
の所要のデータを入力する。

【００３２】ここでタイミング差分値は、各ネットのタ
イミング制約値から各ネットの遅延値を引いたものとし
て定義する。すなわち、 〔タイミング差分値〕＝〔タイミング制約値〕−〔遅延
値〕 である。そして、タイミング差分値が負の値のネット
は、タイミングエラーを起こしているものとする。

【００３３】例えば、あるネットのタイミング制約値が
１０であり、遅延値が９．５であった場合のタイミング
差分値（slack値）は０．５となる。

【００３４】タイミング差分値が他のネットのタイミン
グ差分値に対して十分に大きな値を有するネットについ
ては、タイミングを考慮する必要のないネットであると
する。

【００３５】ここでは、タイミングを考慮する必要のな
いネットのタイミング差分値は、有限な値として十分に
大きい例えば１０，０００であるとする。

【００３６】（２）認識ステップＳ２ 図６は修正前の端子Ａ，Ｂ，Ｃを接続するネットＮ１を
模式的に示したものである。図７はネットＮ１を、この
ネットＮ１に対して新たに端子Ｄを接続するように修正
したものを模式的に示したものである。ここで、端子
Ａ,Ｂ,Ｄは入力端子、端子Ｃは出力端子であるとする。

【００３７】修正前のネットリストと修正後のネットリ
ストの差分を取った上で修正ネットまたは追加ネットを
認識する認識ステップＳ２において、修正前のネットリ
ストと修正後のネットリストの比較を行い、接続を修正
する修正ネットと、新たに追加する追加ネットを認識す
る。図６の場合、認識ステップＳ２では、ネットＮ１に
入力端子Ｄが追加されたことを認識する。

【００３８】（３）配線修正領域定義ステップＳ３ 修正前のレイアウトでの修正ネットが存在する範囲を配
線修正領域とする配線修正領域定義ステップＳ３におい
て、修正ネットまたは追加ネットが、修正前のレイアウ
トのどの範囲に存在するかを探索し、修正ネットまたは
追加ネットを囲む最小矩形を配線修正領域とする。

【００３９】図７の場合には、レイアウトでネットＮ１
と入力端子Ｄの位置を探索し、ネットＮ１と端子Ａ，
Ｂ，Ｃ，Ｄを囲む最小矩形を、配線を修正するための配
線修正領域１００とする。

【００４０】（４）タイミング差分・制約ステップＳ４ 配線修正領域１００に存在するネットに対してタイミン
グ差分値（slack値）を与えるとともに、修正ネットま
たは追加ネットにタイミング制約値を与えるタイミング
差分・制約ステップＳ４において、配線修正領域１００
に存在するネットに対してタイミング差分値を与える。
そして、修正ネットについては、修正されたタイミング
制約値と修正前の遅延値との差をタイミング差分値とし
て与える。また、追加ネットについては、タイミング制
約値をタイミング差分値として与える。

【００４１】図８は配線修正を行うべき既存のレイアウ
トを示す。配線修正領域１００の第１の配線層Ｍ１にお
ける端子Ａ，Ｂ，Ｄの周辺のネットの配線を示してい
る。理解を容易にするため、レイアウトは第１の配線層
Ｍ１、第２の配線層Ｍ２の２層のメタルで配線されてい
るものとする。また、第１の配線層Ｍ１は横方向に優先
的に配線されるものとし、第２の配線層Ｍ２は縦方向に
優先的に配線されるものとする。第１の配線層Ｍ１と第
２の配線層Ｍ２との間の配線は、コンタクトのみにより
接続されるものとする。また、ここでは、第２の配線層
Ｍ２が最上層のレイヤーであるとする。

【００４２】さらに、理解を容易にするため、配線は全
て格子状の配線グリッド上に存在するものとし、配線幅
は最小線幅として配線グリッド間隔の１／２とし、また
最小間隔も配線グリッドの１／２とする。

【００４３】コンタクトは、配線グリッドの交点にのみ
置くことが可能であり、隣合うコンタクトについては、
対角の場合は配置可能であるが、上下左右に隣合う場合
はスペーシングエラーとする。

【００４４】また、異なるネットの配線とコンタクト
は、配線が最小幅でグリッド上に配線されている場合
は、接触しない限りスペーシングエラーは起こさないも
のとする。

【００４５】また、配線遅延値はプロセス毎に抵抗値、
容量値等が異なるため、ここでは、説明を簡単にするた
めに、配線グリッド１つの長さの配線遅延を０．１と
し、コンタクト１個による配線遅延値を０．１、入力端
子１個の入力遅延値を０．１とする。

【００４６】配線修正領域１００内にあるネットＮ１〜
Ｎ６のタイミング差分値（slack値）を与え、修正され
たネットＮ１には、修正前のタイミング差分値（slack
値）に、修正後のタイミング制約値と修正前のタイミン
グ制約値との差を加えた値を新たなタイミング差分値
（slack値）として与える。

【００４７】Slack値←slack値＋（修正後のタイミング
制約値−修正前のタイミング制約値） （５）タイミング検証・配線ステップＳ５ 次に、タイミングを検証しながら配線経路を変更し修正
ネットまたは追加ネットの配線を行うタイミング検証・
配線ステップＳ５について説明する。このタイミング検
証・配線ステップＳ５には、図２、図３、図４に示すい
くつかのモードがある。いずれかのモードを選択する。

【００４８】まず、図２のモードについて説明する。

【００４９】タイミング差分値の小さいネットの配線経
路については、これを変更しないよう配線を固定するス
テップＳ５ａを設け、配線を移動させるとタイミング違
反を起こす可能性が高いタイミング差分値の小さいネッ
トを配線経路や配線層を変更できないネットとする。こ
の場合のタイミング差分値は、設計者が指定することが
可能である。

【００５０】ここで、ネットＮ２のタイミング差分値が
０．１、ネットＮ３のタイミング差分値が０．４、ネッ
トＮ４のタイミング差分値が０．８、ネットＮ５のタイ
ミング差分値が０、ネットＮ６のタイミング差分値が１
であり、ネットＮ１の修正前のタイミング差分値が０で
修正前のタイミング制約値が１０、修正後のタイミング
制約値が１１とした場合、ネットＮ１の新たなタイミン
グ差分値は１となる。すなわち、タイミング差分値をsl
ack値として、 slack値←slack値＋（修正後のタイミング制約値−修正
前のタイミング制約値） に従って、slack値＝０＋（１１−１０）＝１である。

【００５１】設計者が配線経路や配線層を変更できない
ネットのタイミング差分値を０とした場合、ネットＮ５
が配線経路や配線層を変更できないネットとなる。

【００５２】さらに、ステップＳ５ｂを設け、タイミン
グ差分値が正の値の絶対値の大きいネットから優先的に
タイミングを検証しながら配線経路を変更し修正ネット
または追加ネットの配線を行う。

【００５３】配線を修正する優先順位については、タイ
ミング差分値の大きい方のネットから順につける。ネッ
トＮ２〜Ｎ６の場合は、ネットＮ６（１）、ネットＮ４
（０．８）、ネットＮ３（０．４）、ネットＮ２（０．
１）の順に配線経路を変更し、ネットＮ１の配線修正を
行う。

【００５４】次に、図３のモードについて説明する。

【００５５】このモードの場合、ステップＳ５ａは図２
の場合と同様である。

【００５６】タイミング差分値が正の値の絶対値の大き
いネットの最上層の配線から優先的にタイミングを検証
しながら配線経路を変更し修正ネットまたは追加ネット
の配線を行うステップＳ５ｄを設ける。このステップＳ
５ｄにおいて、タイミング差分値の大きいネットの最上
層の配線から優先的にタイミングを検証しながら配線経
路を変更し修正ネットまたは追加ネットの配線を行う。
配線経路の探索には、迷路法等を使用すれば、比較的簡
単に探索可能である。

【００５７】修正を行う配線層の指定は、最下層の配線
層と最上層の配線層を設計者が指定することが可能であ
る。

【００５８】図８で入力端子ＤからネットＮ１への配線
経路を探索する。入力端子Ｄの周辺を迷路法等で探索す
ると、最短でネットＮ１に接続できる配線経路は見つか
らないことが分かる。ネットＮ２が邪魔になっているか
らである。

【００５９】そこで、最上層である第２の配線層Ｍ２に
おいて、単純に入力端子ＤからネットＮ１へ遅延値"１"
で到達可能な配線経路を探索し、探索した配線経路上に
配線経路の変更が可能なネットがあるかについて、ネッ
トＮ６、ネットＮ４、ネットＮ３、ネットＮ２の順に調
べる。なければ、順次、次の順位のネットを探索する。
あれば、それ以上の探索はしない。

【００６０】図８に示す入力端子ＤからネットＮ１への
配線経路の１つである細いＬ形の線で示したＲ１の配線
経路は、ネットＮ３の配線経路を変更すれば配線可能で
あることが分かる。

【００６１】そこで、ネットＮ３の第２の配線層Ｍ２の
配線経路を変更して、配線経路Ｒ１を確保できるかを調
べると、図９に示すようにネットＮ３の第２の配線層Ｍ
２の配線経路を変更すれば、配線経路Ｒ１が配線可能と
なる。

【００６２】もう一つの配線経路として端子Ａと端子Ｄ
を接続する配線経路Ｒ２がある。配線経路Ｒ２の場合、
他の配線を修正せずに配線層Ｍ２で配線可能である。

【００６３】次に、図４のモードについて説明する。

【００６４】このモードの場合、ステップＳ５ａは図
２、図３の場合と同様であり、ステップＳ５ｄは図３の
場合と同様である。

【００６５】タイミング差分値の小さいネットの周辺に
配線禁止領域を設定するステップＳ５ｃを設け、このス
テップＳ５ｃにおいて、配線経路や配線層を変更できな
いネットに指定した全てのネットに対して、他のネット
の配線が接近することで配線と配線の間に生じる配線容
量が増加し、遅延値が増大しタイミング違反を起こすこ
とがないように、ネットの周辺に配線禁止領域を設定す
る。

【００６６】他のネットの配線が近接しても配線と配線
の間に生じる配線容量が増加しない最小間隔は、同層や
異層の配線と配線の間の配線間隔や配線幅を変化させた
複数の条件で配線のレイアウトを行い、実際の半導体製
造プロセスで製造した評価用チップの評価結果から得ら
れる。

【００６７】配線禁止領域は、ネットＮ５の夫々の配線
と同じ配線層で、夫々の配線の周辺から他のネットの配
線が接近しても配線と配線の間に生じる配線容量が増加
しない最小間隔だけ拡張して設定を行う。

【００６８】図８に示すように、ネットＮ５の周辺に対
して、第１の配線層Ｍ１と第２の配線層Ｍ２とにそれぞ
れ配線禁止領域を設定する。

【００６９】第１の配線層Ｍ１において、ネットＮ５以
外の配線が通過できない配線禁止領域１０１の設定方法
として、他の同層の配線が近接しても配線と配線の間に
生じる配線容量が増加しない最小限の範囲で配線禁止領
域１０１を設定する。すなわち、例えば、最小間隔が最
小配線幅の２倍以上の場合には、ネットＮ５の配線が配
線されている配線グリッドから上下左右に最小配線幅の
１．５倍の距離を拡張させて配線禁止領域１０１を設定
する。

【００７０】第２の配線層Ｍ２の配線禁止領域１０２も
同様である。

【００７１】Ｒ２は配線禁止領域を通過する配線経路の
ため配線を行うとタイミングエラーが出る可能性が高
い。そこで、Ｒ１の経路が採用される。

【００７２】（６）収束判定ステップＳ６ 次に、配線が収束したかどうかを判定する収束判定ステ
ップＳ６において、レイアウト検証とタイミング検証を
行い、レイアウトのエラーとタイミングのエラーをチェ
ックする。

【００７３】ネットＮ３の第２の配線層Ｍ２の配線長
は、配線経路修正前が３グリッド、配線経路修正後が３
グリッドであり、配線長に変化がないため、タイミング
差分値の変化は無視できる。

【００７４】また、図９に示すように、配線経路Ｒ１を
第２の配線層Ｍ２において、３グリッドで配線した場合
の遅延は、 〔第２の配線層の配線遅延〕＋〔第１の配線層と第２の
配線層の間のコンタクトの遅延〕＋〔入力端子Ｄの遅
延〕＝０．４＋０．１＋０．１＝０．６ となる。

【００７５】ネットＮ１のタイミング差分値は"１"であ
るので、遅延の増加である"０．６"を引けばタイミング
差分値が"０．４"となり、タイミング差分値が負の値と
はならないので、タイミングエラーは起こしていないこ
とが分かる。したがって、配線修正を完了してよいこと
になる。

【００７６】（７）領域拡張ステップＳ７ レイアウト検証でエラーがあった場合は、配線修正領域
の拡張を行う領域拡張ステップＳ７において、配線修正
領域を拡張し、タイミング差分・制約ステップＳ４から
の処理を再実行する。配線修正領域を拡張する方法とし
て、配線領域やマクロセル等の入出力端子の位置を固定
して配線を行う手法では、図７に示す配線修正領域１０
０の上下方向に、この配線修正領域１００の縦の辺の長
さの１／２の距離を拡張し、左右方向に、この配線修正
領域１００の横の辺の長さの１／２の距離を拡張する方
法がある。あるいは、予め設計者が配線修正領域を広げ
る長さや何回拡張するかを指定することも可能である。

【００７７】配線領域は有限であるので、配線修正領域
を数回拡張し、半導体チップの全ての配線領域が配線修
正領域となった時点で、配線修正処理を行った後に、レ
イアウトルールエラーやタイミングエラーが発生した場
合でも、これ以上の拡張は行われないので、設計者の判
断で、配線を収束させる。修正を行う配線層について最
下層の配線層と最上層の指定の変更や、タイミング制約
値の変更や、配線修正領域の変更を行うため、状況に応
じて、配線修正領域定義ステップＳ３またはタイミング
差分・制約ステップＳ４からの処理を再実行する。

【００７８】（８）データ出力ステップＳ８ レイアウト検証でエラーがなかった場合は、データを出
力するデータ出力ステップＳ８を実行する。図５に示す
ように、修正前のレイアウトと修正後のレイアウトの差
分を出力するレイアウト差分出力ステップＳ８ａで、修
正前と修正後のレイアウトの差分の配線とコンタクトの
図形情報を出力する。

【００７９】図１０に、ステップＳ８ａにより出力され
たネットＮ３の差分の配線とコンタクトの図形情報を示
し、図１１にステップＳ８ａにより出力されたネットＮ
１の差分の配線とコンタクトの図形情報を示す。

【００８０】修正されたネットの容量値と抵抗値を出力
する容量値・抵抗値出力ステップＳ８ｂでは、修正ネッ
トまたは追加ネットの抵抗値と容量値をＳＰＦフォーマ
ットで出力する（ＳＰＦ： Standard Parasitic Forma
t）。また、必要であれば、修正ネットの遅延情報をＳ
ＤＦフォーマットフォーマットで出力する（ＳＤＦ： S
tandard Delay Format）。

【００８１】修正後のレイアウトを出力するステップＳ
８ｃでは、修正後のレイアウトをＧＤＳＩＩデータで出
力する（ＧＤＳＩＩ： ストリームとも呼ばれる）。ま
た、レイアウトツールが持つ内部データも、レイアウト
ツールが入力可能なフォーマットやデータベースとして
保存する。

【００８２】修正後の全ネットの容量値と抵抗値を出力
するステップＳ８ｄでは、全ネットの容量値と抵抗値を
ＳＰＦフォーマットで出力する。また、必要であれば、
全ネットの遅延情報をＳＤＦフォーマットで出力する。

【００８３】

【発明の効果】以上のように、合理的なステップの組み
合わせからなる本発明によれば、タイミング違反を起こ
すことが充分に少なくなり、設計の繰り返しによるレイ
アウト設計・タイミング検証等の設計工数や設計期間の
増大を抑え、設計期間の短縮を図るとともに設計コスト
を削減することができる。

【図面の簡単な説明】

【図１】本発明の実施の形態の半導体集積回路のレイア
ウト設計方法の処理手順を示すフローチャート

【図２】本発明の実施の形態の半導体集積回路のレイア
ウト設計方法におけるタイミング検証・配線ステップの
１つのモードを示すフローチャート

【図３】本発明の実施の形態の半導体集積回路のレイア
ウト設計方法におけるタイミング検証・配線ステップの
別のモードを示すフローチャート

【図４】本発明の実施の形態の半導体集積回路のレイア
ウト設計方法におけるタイミング検証・配線ステップの
さらにもう１つのモードを示すフローチャート

【図５】本発明の実施の形態の半導体集積回路のレイア
ウト設計方法におけるデータ出力ステップを示すフロー
チャート

【図６】修正前のネットの配線経路図

【図７】修正後のネットの配線経路図

【図８】配線修正を行うべき既存のレイアウトを示す配
線レイアウト図

【図９】本発明の実施の形態の半導体集積回路のレイア
ウト設計方法による修正後の配線レイアウト図

【図１０】本発明の実施の形態の半導体集積回路のレイ
アウト設計方法による修正前と修正後の差分の配線レイ
アウト図

【図１１】本発明の実施の形態の半導体集積回路のレイ
アウト設計方法による修正前と修正後の差分の配線レイ
アウト図

【図１２】従来の方法によって図８に示す既存のレイア
ウトを単に再利用した場合の配線の結果を示す配線レイ
アウト図

【図１３】従来の別の方法によって図８に示す既存のレ
イアウトを単に再利用した場合の配線の結果を示す配線
レイアウト図

【符号の説明】

Ａ，Ｂ，Ｄ レイアウトの入力端子 Ｃ レイアウトの出力端子 Ｎ１〜Ｎ６ ネット １００ 配線修正領域 １０１ 配線禁止領域 １０２ 配線禁止領域 Ｓ１ データ入力ステップ Ｓ２ 認識ステップ Ｓ３ 配線修正領域定義ステップ Ｓ４ タイミング差分・制約ステップ Ｓ５ タイミング検証・配線ステップ Ｓ６ 収束判定ステップ Ｓ７ 領域拡張ステップ Ｓ８ データ出力ステップ

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/82 Ｃ Ｆターム(参考） 5B046 AA08 BA03 CA06 DA05 GA01 HA05 HA09 JA05 5F064 EE03 EE08 EE09 EE13 EE14 EE22 EE43 EE47 EE60 HH06 HH10 HH15

Claims (7)

【特許請求の範囲】
1. 【請求項１】 所要のデータの入力を行うデータ入力ス
   テップと、修正前のネットリストと修正後のネットリス
   トの差分を取り修正ネットまたは追加ネットを認識する
   認識ステップと、修正前のレイアウトでの修正ネットが
   存在する範囲を配線修正領域とする配線修正領域定義ス
   テップと、前記配線修正領域に存在するネットに対しタ
   イミング差分値を与えるとともに前記修正ネットまたは
   追加ネットにタイミング制約値を与えるタイミング差分
   ・制約ステップと、タイミングを検証しながら配線経路
   を変更し前記修正ネットまたは追加ネットの配線を行う
   タイミング検証・配線ステップと、配線が収束したかど
   うかを判断する収束判定ステップとを含むことを特徴と
   する半導体集積回路のレイアウト設計方法。
2. 【請求項２】 請求項１に記載の方法において、前記収
   束判定ステップで配線が収束していないときは、その次
   のステップとして、前記配線修正領域の拡張を行う領域
   拡張ステップを実行した上で前記タイミング差分・制約
   ステップに戻るステップをさらに含むことを特徴とする
   半導体集積回路のレイアウト設計方法。
3. 【請求項３】 請求項１または請求項２に記載の方法に
   おいて、前記タイミング検証・配線ステップは、前記タ
   イミング差分値の小さいネットの配線経路を変更しない
   よう配線を固定した上で実行するものにしてあることを
   特徴とする半導体集積回路のレイアウト設計方法。
4. 【請求項４】 請求項１から請求項３までのいずれかに
   記載の方法において、前記タイミング検証・配線ステッ
   プは、前記タイミング差分値が正の値の絶対値の大きい
   ネットから優先的に実行するものにしてある半導体集積
   回路のレイアウト設計方法。
5. 【請求項５】 請求項１から請求項４までのいずれかに
   記載の方法において、前記タイミング検証・配線ステッ
   プは、最上層の配線から優先的に実行するものにしてあ
   る半導体集積回路のレイアウト設計方法。
6. 【請求項６】 請求項１から請求項５までのいずれかに
   記載の方法において、前記タイミング検証・配線ステッ
   プは、前記タイミング差分値の小さいネットの周辺に他
   のネットの近接配線を防止する配線禁止領域を設定した
   上で実行するものにしてある半導体集積回路のレイアウ
   ト設計方法。
7. 【請求項７】 請求項１から請求項６までのいずれかに
   記載の方法において、修正前のレイアウトと修正後のレ
   イアウトの差分を出力するレイアウト差分出力ステップ
   と、修正されたネットの容量値と抵抗値を出力する容量
   値・抵抗値出力ステップをさらに含むことを特徴とする
   半導体集積回路のレイアウト設計方法。