JP2002289437A

JP2002289437A - 一体型ｌｃ素子部品

Info

Publication number: JP2002289437A
Application number: JP2001084631A
Authority: JP
Inventors: Hidekuni Sugawara; 英州菅原; Shinichi Iwata; 伸一岩田; Tatsuro Sakai; 達郎酒井; Masato Mino; 正人三野
Original assignee: Nippon Telegraph and Telephone Corp; NEC Tokin Corp
Current assignee: Nippon Telegraph and Telephone Corp; Tokin Corp
Priority date: 2001-03-23
Filing date: 2001-03-23
Publication date: 2002-10-04
Anticipated expiration: 2021-03-23
Also published as: JP3869672B2

Abstract

(57)【要約】【課題】磁性膜厚やコイル巻回数を増やさずにインダ
クタの磁気特性を向上させて大きなインダクタンス値が
得られる一体型ＬＣ素子部品を提供すること。【解決手段】この一体型ＬＣ素子部品では、両端側に
それぞれコイル用電極パッド５を挟むようにキャパシタ
用電極パッド４が配設されてインダクタの磁芯基板とな
る焼結法によって作製された一方向に延在する長方体形
状の板状の積層セラミックキャパシタ部１と別個に導体
コイル２の中途部分を巻回するために用意したボビン３
の表面に予め複数の薄膜磁性体として複合多層膜磁性体
６が帯状に配設されており、導線により導体コイル２の
中途部分を表面に複数の磁性体６が配設されたボビン３
に巻回して空芯コイルによる巻線部を作製してから巻線
部の空芯コイルに積層セラミックキャパシタ部１を挿入
装着した後、導体コイル２の端部をコイル用電極パッド
５に半田付け接続できる構造としている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、主としてＤＣ／Ｄ
Ｃコンバータ，ＡＣ／ＤＣコンバータ等に適用されるイ
ンダクタ及びキャパシタを用いたマイクロ電源，マイク
ロＬＣデバイス等に好適な一体型ＬＣ素子部品であっ
て、詳しくは表面に複数の薄膜磁性体が配設された中空
な箱状体によるコイル巻回部材を板状の積層セラミック
キャパシタ部に装着固定して成るインダクタの磁芯基板
を空芯コイルに挿入装着可能な構造とした一体型ＬＣ素
子部品に関する。

【０００２】

【従来の技術】近年、電源回路を含んだデバイスは、小
型化，多機能化，高集積化，省エネルギー化が図られ、
その結果として駆動周波数の高周波化、素子の低損失化
（即ち、高効率化）、更には素子間の複合化が検討され
ている。

【０００３】一般に、電源回路を駆動する周波数の高周
波数化は、インダクタンスＬ値，キャパシタンスＣ値の
低下に効果的であり、この効果はインダクタ及びキャパ
シタを小型化できることを意味する。そこで、駆動周波
数をｆｄ、インダクタンスをＬ、入力電圧をＶ_i、出力
電圧をＶ_o、出力電流をＩ_oとすると、例えば降圧形の
電流断続モードと連続モードとの境界条件は、ｆｄ＝
（Ｖ_o／２Ｉ_o）×［（１−Ｖ_o／Ｖ_i）／Ｌ］なる関
係式で表わすことができる。ここでは、駆動周波数ｆｄ
が１桁上昇すると、インダクタンスＬ値は一桁低下し、
この結果としてインダクタの磁性体体積が一桁小さくな
り、小型化が図れることを示している。又、この反面、
駆動周波数ｆｄの上昇により、主にインダクタ及びパワ
ーＩＣの損失が増加するので、これらの低損失化を図る
ため素子の高効率化が検討されている。

【０００４】こうした電源回路には、各種の値を有する
キャパシタ及ぴインダクタがチップ素子として使用され
ており、その形状は０６０３系のように１ｍｍ以下の小
さい寸法のものから４ｍｍ角のような大きな寸法のもの
まで様々なタイプのものが使用されている。例えば数μ
Ｆの大きなキャパシタンスＣ値及ぴ数μＨの大きなイン
ダクタンスＬ値を示すチップ素子は、一般に大きな形状
を有しており、それらを基板上に配列すると大面積でチ
ップ素子が占める体積も大きくなることが多く、機器の
小型化を妨げている。

【０００５】又、チップ素子には低価格化，高効率化，
高機能化，素子間の複合化が求められており、寸法の制
約条件も多くなっている。例えばパワー用電源コイルの
場合、寸法数ｍｍのフェライト巻線コイル及びフェライ
トチップが使われており、１〜５ＭＨｚの高周波帯域で
は損失が増加することによる発熱、及び高Ｑ値（クオリ
ティ・ファクタ／回路選択度で示される性能指数であ
り、系に蓄えられるエネルギー／熱消費されるエネルギ
ーで定められる）を得るためには形状が小さくならない
という問題がある。更に、パワー用薄膜インダクタの場
合、プレーナ構造に起因して、素子面積を広くしても十
分大きなインダクタンスＬ値及び効率が得られず、発熱
も大きく、面積が広いことに起因してコスト高となって
いるため、将来的に応用が予想される電源の分散化に伴
う超小型電源の分散配置に際しては、素子面積の縮小と
効率改善とが必要となる。そこで、素子面積の縮小と機
能集積化とを目的として複合化が提案されている。素子
間の複合化にはチップキャパシタとチップインダクタと
を合体した焼結法により作製される一体型ＬＣ素子部品
が提案されている。

【０００６】ところが、この焼結法により作製される一
体型ＬＣ素子部品の場合、作製工程が長くて素子コスト
を低減できずに低価格化が困難であること、小型化する
とインダクタが高Ｑ値にならずに高効率化が困難になる
こと、作製方法が積層法であることにより平面的なコイ
ルに限定されて導体抵抗が高くなることで高機能化が困
難になること、焼結法で作製するために同一条件で焼結
できる材料以外は高機能化できずに素子間の複合化が困
難になること等の諸点で問題がある。

【０００７】一般に、一体型ＬＣ素子部品を作製する場
合、インダクタ，キャパシタの何れを形成するときにも
各種粉末ペーストをパターン化して塗布してから積層し
た後、焼結を行っている。具体的に言えば、キャパシタ
の作製工程では、絶縁体粉末，誘電体粉末，及び電極粉
末を用いて各粉末をパターン化して積層した後、インダ
クタを形成する。インダクタは、軟磁性フェライト粉末
及び電極粉末を用いて形成し、その後に切断して一括焼
結又は段階的焼結を経て所定の素子形状にする。このた
め、上述した諸点の問題があり、その解決が課題とされ
ている。

【０００８】このような一体型ＬＣ素子部品の作製方法
においては、キャパシタ，インダクタの作製工程が長
く、工程設備の準備とその償却とに多額の費用が掛か
り、コスト高の問題が発生する。又、インダクタンスＬ
値やキャパシタンスＣ値を多種類準備するためにそれぞ
れの金型が必要となるため、プレーナ型のＬＣ一体型素
子の場合には小型で高Ｑ値を示すインダクタには適さな
い。更に、積層法で作製するため、インダクタはプレー
ナ型が主流であり、印刷導体の抵抗が高いためにインダ
クタのＱ値が１０前後と低く、大きなＱ値を必要とする
用途には使えず、応用範囲が限定されている。加えて、
素子間の複合化に際しては、インダクタ，キャパシタの
各層をパターン印刷で形成した後、一体のままで焼結す
るため、インダクタとキャパシタとが占めるそれぞれの
面積を素子単体の面積に集約して面積の縮少化（即ち、
小型化）を図り得るが、キャパシタ上にインダクタを配
置するためにインダクタ単体の体積が制約され、良好な
Ｑ値（３０を超過する値）を得ることができず、複合化
への応用が困難となる場合が多くなっている。

【０００９】そこで、このような諸問題を解決し得る性
能、即ち、マイクロ電源やＬＣデバイスに用いるインダ
クタとキャパシタとの効率改善（３０を超過するＱ値を
持つ），小型化，低価格化，高機能化，及び実用的な素
子間の複合化を実現するために、インダクタの磁芯基板
となる部分を焼結法によって作製された焼結セラミック
キャパシタによるベースとし、その片方の主面又は両方
の主面に薄い形状に特徴がある薄膜磁性体を形成するこ
とで高効率を維持しながら省面積化，小型化を図り、更
にコイル部をプレーナコイル方式から３Ｄ巻線方式によ
る巻回で形成することによる低コスト化，実用的な素子
間の複合化を図った構造の一体型ＬＣ素子部品が発案さ
れている。

【００１０】図１２は、このタイプの一体型ＬＣ素子部
品の基本構成を示した外観斜視図であり、同図（ａ）は
導体コイル２を巻回する前の中間製品に関するもの，同
図（ａ）は導体コイル２を巻回した後の完成品に関する
ものである。

【００１１】この一体型ＬＣ素子部品は、図１２（ａ）
に示される作製時の中間製品を参照すれば、インダクタ
の磁芯基板となる焼結法によって作製された板状の積層
セラミックキャパシタ部１の両方の主面（或いは片方の
主面であっても良い）における一方向である長さ方向に
沿って平行に延在するように薄膜磁性体としての帯状の
複合多層膜磁性体６が形成されると共に、積層セラミッ
クキャパシタ部１の両方の主面（或いは片方の主面であ
っても良い）における長さ方向の両端側であって、複合
多層膜磁性体６の両側にはそれぞれコイル用電極パッド
５を挟むようにキャパシタ用電極パッド４が配設され、
更に、図１２（ｂ）に示される作製時の完成品を参照す
れば、積層セラミックキャパシタ部１の複合多層膜磁性
体６を含む周囲に導体コイル２が３Ｄ巻線方式で巻回さ
れ、導体コイル２の端部がコイル用電極パッド５に接続
されて成っている。

【００１２】この一体型ＬＣ素子部品の場合、３Ｄ巻線
方式で導体コイル２を巻回しているが、この方が積層法
でコイルを形成するよりもコスト，コイル品質，作製時
間の何れの要素を考慮しても優れており、且つ任意の線
径を選定できるため、導体抵抗の低減を容易に図り得る
長所を有し、低コスト化を具現できること、基板となる
積層セラミックキャパシタ部１の片方の主面又は両方の
主面に薄膜磁性体としての複合多層膜磁性体６を形成し
てから積層セラミックキャパシタ部１に導体コイル２を
巻回して高Ｑ値（３０を超過するもの）が得られる３Ｄ
ヘリカル巻線インダクタを形成しているが、この３Ｄヘ
リカル巻線インダクタの方がプレーナコイルよりも導体
抵抗が低くて磁束の流れ方をコントロールでき、しかも
導体コイル２の近くに磁性体を配置して磁束を有効に活
用できて効率が向上するため、高効率化を具現できるこ
と、高Ｑ値な３Ｄヘリカル巻線インダクタであれば基板
となる積層セラミックキャパシタ部１にキャパシタを用
いることで３Ｄヘリカル巻線インダクタにキャパシタ機
能を含めた高機能化が達成できるため、高機能化を具現
できること、基板となる積層セラミックキャパシタ部１
にキャパシタを用いたデバイスであればその体積を増や
すことなく高機能化を維持したまま素子間の複合化が可
能となるため、素子間の複合化を具現できること等の諸
点で長所を奏するものとなっている。

【００１３】

【発明が解決しようとする課題】上述した図１２
（ａ），（ｂ）に示した一体型ＬＣ素子部品の場合、焼
結法によって作製された積層セラミックキャパシタ部の
表面に形成される複合多層膜磁性体はスパッタリング等
による膜形成法を用いているため、膜形成時に扁平な長
方体形状である積層セラミックキャパシタ部において安
定した配置を行う必要があることにより、必然的に最も
面積の大きな両方の主面（或いは片方の主面であっても
良い）にしか配設できないという制約があり、これによ
って積層セラミックキャパシタ部の周囲に巻回された導
体コイル（ヘリカルコイル）へ電流を流して発生させ得
る磁束が制限されることになり、こうした条件下で所望
の大きなインダクタンス値を得るためには複合多層膜磁
性体の膜厚を厚くして磁路断面積を大きくするか、或い
は導体コイルの巻回数を増加することで対処している。

【００１４】ところが、複合多層膜磁性体の膜厚（磁性
膜厚）を厚くする構造にすると、膜形成工程に要する工
数と時間とを増加させてコスト高を引き起こす要因とな
り、導体コイルの巻回数を増加させる構造にすると、素
子部品としての全体のサイズの制約により巻回可能な巻
回数が限定されてしまうため、何れの場合も決して有効
な対処と成り得ていないのが現状である。

【００１５】本発明は、このような問題点を解決すべく
なされたもので、その技術的課題は、磁性膜厚を厚くし
たり、コイル巻回数を増加すること無くインダクタの磁
気特性を向上させて大きなインダクタンス値が得られる
構造の一体型ＬＣ素子部品を提供することにある。

【００１６】

【課題を解決するための手段】本発明によれば、一方向
に沿って延在する立体形状として形成されると共に、該
一方向における両端側にそれぞれコイル用電極パッドを
挟むようにキャパシタ用電極パッドが配設されてインダ
クタの磁芯基板となる積層セラミックキャパシタ部と、
積層セラミックキャパシタ部をコイル用電極パッド及び
キャパシタ用電極パッドを露呈させるように内部に挿入
固定する非磁性材質から成る中空な立体殻状であると共
に、表面上に導線が巻回された状態で空芯コイルによる
巻線部を成すコイル巻回部材と、導線により中途部分を
コイル巻回部材の外周囲に巻回し、且つ端部をコイル用
電極パッドに接続して成る導体コイルとを含む一体型Ｌ
Ｃ素子部品において、コイル巻回部材の表面には、一方
向に沿って互いに平行に延在する複数の薄膜磁性体が帯
状に配設された一体型ＬＣ素子部品が得られる。

【００１７】又、本発明によれば、上記一体型ＬＣ素子
部品において、コイル巻回部材は、一方向に延びた平板
を折り込んでから該一方向の両端に存在する端部同士を
結合することで作製されており、複数の薄膜磁性体は、
平板における一方側の表面又は両方側の表面に配設され
た一体型ＬＣ素子部品が得られる。

【００１８】更に、本発明によれば、上記一体型ＬＣ素
子部品において、コイル巻回部材は、平板を一方向と垂
直な方向の所定の位置で規定される複数の折り込み線を
基準として折り畳んでから該一方向の両端に存在する端
部同士を結合することで中空な箱状体として作製されて
おり、複数の薄膜磁性体は、平板における複数の折り込
み線で区画されるの一方側の表面又は両方側の表面にお
ける複数の区画面内上に配設され、積層セラミックキャ
パシタ部は、中空な箱状体によるコイル巻回部材に挿入
可能な略長方体形状の板状である一体型ＬＣ素子部品が
得られる。

【００１９】加えて、本発明によれば、上記一体型ＬＣ
素子部品において、複数の薄膜磁性体は、コイル巻回部
材の中空な箱状体における少なくとも片方の主面又は両
方の主面に配設されたものを含むように片方の側面又は
両方の側面に配設された一体型ＬＣ素子部品が得られ
る。

【００２０】

【発明の実施の形態】以下に実施例を挙げ、本発明の一
体型ＬＣ素子部品について、図面を参照して詳細に説明
する。

【００２１】図１は、本発明の一実施例に係る一体型Ｌ
Ｃ素子部品の基本構成を示した外観斜視図である。

【００２２】この一体型ＬＣ素子部品は、一方向に沿っ
て延在する長方体形状として形成されると共に、一方向
における両端側にそれぞれコイル用電極パッド５を挟む
ようにキャパシタ用電極パッド４が配設されてインダク
タの磁芯基板となる焼結法によって作製された板状の積
層セラミックキャパシタ部１と、積層セラミックキャパ
シタ部１をコイル用電極パッド５及びキャパシタ用電極
パッド４を露呈させるように内部に挿入固定する非磁性
材質から成る中空な箱状体であると共に、表面上に導線
が巻回された状態で空芯コイルによる巻線部を成すコイ
ル巻回部材としてのボビン３と、導線により中途部分を
ボビン３の外周囲に巻回し、且つ端部をコイル用電極パ
ッド５に接続して成る導体コイル２とを備えて成るが、
ここでのボビン３の表面の大部分には、予め一方向に沿
って互いに平行に延在する複数の薄膜磁性体として複合
多層膜磁性体６が帯状に配設されている。このため、こ
の一体型ＬＣ素子部品は、表面に複合多層膜磁性体６が
配設された巻線部の空芯コイル（ボビン３）に積層セラ
ミックキャパシタ部１を挿入装着した後、導体コイル２
の端部をコイル用電極パッド５に接続して成っている。

【００２３】即ち、この一体型ＬＣ素子部品では、焼結
作製される積層セラミックキャパシタ部１と別個に導線
から成る導体コイル２の中途部分を巻回するために用意
したボビン３の表面に予め複数の複合多層膜磁性体６を
帯状に配設し、導線を導体コイル２の中途部分を成すよ
うに表面に複数の複合多層膜磁性体６が配設されたボビ
ン３に対して巻回して空芯コイルによる巻線部を作製し
てから巻線部の空芯コイルに積層セラミックキャパシタ
部１を挿入装着し、その後に導線の端部をコイル用電極
パッド５に接続して導体コイル２を配備する構造として
いるので、積層セラミックキャパシタ部１に対して直接
的に導体コイル２を巻回しなくて済み、従来のように導
体コイル２の巻回作業に際して素子部品毎の脱着工程が
不要となって素子部品に不必要な応力が加わることを回
避できるため、品質が安定した製品を信頼性高く提供す
ることができる。

【００２４】図２は、上述した一体型ＬＣ素子部品に備
えられる積層セラミックキャパシタ部１の作製途中にお
ける内部構造を透視して示した斜視図である。

【００２５】この積層セラミックキャパシタ部１は積層
構造から成る焼結体であり、内部にはキャパシタ素子が
２個のアレーとして構成されている他、内部電極７，９
と内部電極８，１０とがそれぞれ対となるように３枚一
組の電極板で構成されており、これらの内部電極７，
８，９，１０はそれぞれスルーホールを介して電極パッ
ド４に電気的に接続されている。

【００２６】このような積層セラミックキャパシタ部１
を作製する方法を以下に具体的に説明する。誘電体の組
成については、一般にはＰｂ複合ペロブスカイト系及び
ＴｉＢａＯ₃系誘電体材料が使われ、その誘電率はＰｂ
複合ペロブスカイト系の場合には比誘電率εが５０００
〜１８０００程度で、ＴｉＢａＯ₃系の場合には比誘電
率εが３０００±５００程度である。内部電極７〜１０
の厚みは１μｍ〜２μｍの範囲で、誘電体の厚みは一般
に２．５〜４０μｍの範囲にある。電極面積は素子形状
に左右されるもので、素子寸法の範囲で形成可能なもの
である。

【００２７】そこで、積層セラミックキャパシタ部１を
形成する場合、誘電体粉末ペースト及び電極粉末ペース
トを交互に塗布形成し、チップ形状に切断した後に焼結
してからメッキ電極を形成する。積層セラミックキャパ
シタ部１の特性はその形状や使用材料にもよるが、数ｐ
Ｆ〜数μＦのキャパシタンスＣ値が得られる。

【００２８】図３は、上述した一体型ＬＣ素子部品に備
えられるコイル巻回部材としてのボビン３の作製途中に
おける内部構造を一部透視して示した斜視図である。

【００２９】このボビン３は、表面の平滑性に優れ、且
つ折り曲げ加工により破損が生じないフレキシブルな合
成樹脂材料から成る薄い平板から形成され、後述するよ
うな折り畳みを経て中空な箱状体として作製されるもの
で、その表面には一方向に沿って延在する長方体形状の
積層セラミックキャパシタ部１を挿入装着する方向、即
ち、一方向に沿って互いに平行する総計６本の複合多層
膜磁性体６が帯状に配設されている。

【００３０】これらの複合多層膜磁性体６は、中空な箱
状体の表面における両方の主面（上面，下面）にそれぞ
れ長さ方向に沿って２本ずつ平行して帯状に配備された
ものと、両方の側面（左側面，右側面）にそれぞれ長さ
方向に沿って互いに平行して帯状に配備されたものとに
よる総計６本が配設されている。

【００３１】図４は、上述した一体型ＬＣ素子部品に備
えられる巻線部に使用される導体コイル２を示した斜視
図である。

【００３２】この導体コイル２は、導線によりボビン３
に対して巻回されて空芯コイルによる巻線部を成す中途
部分と、この中途部分からそれぞれ両側に延びて遊離さ
れた端部とを有する形態として作製される。

【００３３】図５は、上述したボビン３の作製工程にお
ける手順を示した斜視図であり、同図（ａ）は複合多層
膜磁性体６を配設する前の平板１３に関するもの，同図
（ｂ）は複合多層膜磁性体６を配設した後の平板１３に
関するものである。

【００３４】ここで、図５（ａ）は、一方向に延びた折
り畳み可能な合成樹脂材料から成る平板１３を材料とす
るボビン３に関して、平板１３が一方向と垂直な方向の
所定の位置で規定される複数（ここでは３つ）の折り込
み線を有していることを示している。又、図５（ｂ）
は、平板１３における３つの折り込み線で区画されるの
一方側の表面における３つの区画面内上に総計６本の複
合多層膜磁性体６が配設された様子を示している。

【００３５】図６は、この図５（ｂ）に示すボビン３の
作製工程（複合多層膜磁性体６の配設）を経た平板１３
を折り畳んだ状態を一部透視して示した斜視図である。

【００３６】ここでは、平板１３の一方側の表面にあっ
て折り込み線による区画面内の広域面積部に２本ずつ配
設された帯状の複合多層膜磁性体６と、狭域面積部に１
本ずつ配設された帯状の複合多層膜磁性体６とを外側に
現れるように各折り込み線を基準として折り畳む様子を
示している。この折り畳みにより中空な箱状体を形成す
る際、一方向の両端に存在する端部同士を接着剤等で貼
り合わせて結合することで図３に示したような中空な箱
状体のボビン３を作製する。

【００３７】図７は、図４に示したコイル導体２を図３
に示すボビン３に対して巻回処理する場合の様子を示し
た斜視図である。

【００３８】ここでは、導線を導体コイル２の中途部分
を成すように表面に総計６本の複合多層膜磁性体６が配
設されたボビン３に対して巻回して空芯コイルによる巻
線部を作製する際、立体的に組み立てられた中空な箱状
体のボビン３の開放された中空部に対し、外形寸法が一
回り小さい同じ断面形状の延べ板状のダミー体１４を貫
通させてボビン３を固定し、更にダミー体１４の両側の
露出部分を図示されない自動巻線機のチャッキング治具
によって固定保持した上で自動巻線機を動作させること
により、ボビン３の表面に対して安定してホルマル被覆
された導線がヘリカル状に巻回されることを示してい
る。但し、ここで導体コイル２は、線材として口径φが
０．０５ｍｍ以上の直径を有する導線を用い、巻回の方
法は低コスト化を図るために機械による自動巻回を行う
ことが基本的に有利である。巻き方に関しては、密巻き
又は均等巻き１層巻線方法か、或いは大きなインダクタ
ンスＬ値を得るためには密巻き多層巻き線方法を導入す
ることが望ましい。この際、Ｑ値とインダクタンスＬ値
との関係において磁性体（複合多層膜磁性体６）の厚み
とコイル巻回数とを最適に設計しておく必要がある。

【００３９】図８は、図３、図５（ａ），（ｂ）、及び
図６に示した複合多層膜磁性体６の細部構造を一部を破
断して示した断面図である。

【００４０】複合多層膜磁性体６は、必要に応じて細か
く分割されるもので、構造的には磁性体損失を低減する
ために磁性層１１と絶縁層１２とを交互に積層した複合
多層構造となっている。但し、磁性層１１の幅には最適
値があり、通常３００μｍ程度を目安にして幅が３００
μｍ以上となるときには２分割して３００μｍを越えな
いように分割する。又、磁性層１１の厚み方向の構造
は、高Ｑ値を得るために図示のように絶縁層１２の厚さ
が大きな特定の層で交互な積層部分を分割させるような
複合多層構造とするのが望ましい。尚、磁性層１１の構
造としては、図示したような構造の他、金属磁性層の単
層膜構造としたり、或いは金属磁性層と絶縁層１２とを
周期的に積層した多層膜構造とすることもできる。

【００４１】図８に示す複合多層膜磁性体６に用いた磁
性層１１の組成は、ＣｏＦｅＳｉＢ系軟磁性膜、及びＣ
ｏＺｒＮｂ系軟磁性膜であるものとするが、複合多層構
造はどのような軟磁性膜でもある程度の高Ｑ値を得るこ
とができる。ここでの磁性層１１の薄膜は、ボビン３の
表面（上面，下面，左側面，右側面）各々に厚み９μｍ
の軟磁性層として成膜されており、片方の面（上面又は
下面、或いは左側面又は右側面）の膜構造は厚み４．５
μｍで、絶縁層１２を含んだ全体厚みが８．２５μｍと
なっている。即ち、ここでは｛（ＣｏＦｅＳｉＢ／Ｓｉ
Ｏ₂）₁₅／ＳｉＯ₂｝₃＝｛（１００ｎｍ／５０ｎｍ）
₁₅／５００ｎｍ｝₃＝全体厚み８．２５μｍとなってい
る。

【００４２】そこで、表面に複合多層膜磁性体６が配設
されたボビン３に導体コイル２が巻回されて成る巻線部
の空芯コイルに積層セラミックキャパシタ部１を挿入装
着した後、最終的に導体コイル２の端部をコイル用電極
パッド５に半田付け接続すれば図１に示されるような構
成となる。又、巻線部の空芯コイルに積層セラミックキ
ャパシタ部１を挿入装着した状態で接着剤等で双方を含
浸固定する。但し、導体コイル２の軸方向に取り出した
２箇所の端部（或いはその一部であっても良い）を積層
セラミックキャパシタ部１上に配設したコイル用電極パ
ッド５に半田付けして電気的に接続する際、コイル用電
極パッド５の周りは半田が複合多層膜磁性体６の磁性層
１１の方向に飛び散らないようにレジストをパターン化
してハードキュアすることが望ましい。因みに、このコ
イル用電極パッド５は、導体コイル２の端部を半田付け
するための機能と、作製上がりの一体型ＬＣ素子部品を
プリント配線基板等へ実装するときのワイヤボンディン
グ等による接続に供される外部電極としての機能とによ
る両方の機能が持たされている。

【００４３】このような構成で作製される一体型ＬＣ素
子部品は、Ｑ値が３０を越える効率改善，小型化，低価
格化，高機能化，及び実用的な素子間の複合化に適して
おり、素子寸法（縦，横，厚みによる体積）や導体コイ
ル２の巻回数（ターン数）を若干変えることもでき、そ
うした場合に作製した幾つかの試料（１〜９）に関する
電気特性を調べたところ、表１に示すような結果となっ
た。

【００４４】

【表１】

【００４５】表１からは、何れの試料（１〜９）につい
ても、安定したインダクタンスＬ値（μＨ），Ｑ値，キ
ャパシタンスＣ（上述した対構成の内部電極におけるＣ
１，Ｃ２に分けられる）値（μＦ）が得られていること
が判る。

【００４６】図９は、上述した一実施例に係る一体型Ｌ
Ｃ素子部品（本発明による構造）と図１２で説明した従
来の一体型ＬＣ素子部品（従来構造）とにおける周波数
（ＭＨｚ）に対するインダクタンス（μＨ）の関係を示
したものである。

【００４７】図９からは、一実施例に係る一体型ＬＣ素
子部品の場合、従来構造のものよりも電源駆動する５０
ＭＨｚ以下の周波数帯域で良好なインダクタンス値が得
られていることが判る。この結果、薄膜磁性体（複合多
層膜磁性体６）を使用したインダクダにおいては、軟磁
性薄膜をヘリカルコイル近傍に配置し、立体的な３Ｄコ
イル形状とすることで高Ｑ値を得ることができる。この
高Ｑ値を有するインダクダは、例えばマイクロ電源に用
いると、電源システムの効率を改善できるという点で有
効である。

【００４８】ところで、上述した一実施例に係る一体型
ＬＣ素子部品では、積層セラミックキャパシタ部１以外
に別個に用意した外方の表面側にのみ複合多層膜磁性体
６が配設されたボビン３に導体コイル２を巻回して空芯
コイルによる巻線部を得た後、巻線部の空芯コイルに積
層セラミックキャパシタ部１を挿入する構成としたが、
ボビン３表面に対して複合多層膜磁性体６を配設する場
合の形態（配置パターン）は様々に変更することができ
る。

【００４９】図１０は、上述した図３、図５（ｂ），及
び図６に示したコイル巻回部材（ボビン３）を成す平板
１３に配設される複合多層膜磁性体６の配置パターンの
他の形態に係る細部構成を示したもので、同図（ａ）は
平板１３の折り畳み前の側面図に関するもの，同図
（ｂ）は平板１３の折り畳み後の側面図に関するもので
ある。

【００５０】このボビン３用の平板１３では、一方側及
び他方側の双方における表面にあって折り込み線による
区画面内の広域面積部に２本ずつ配設された帯状の複合
多層膜磁性体６と、狭域面積部に１本ずつ配設された帯
状の複合多層膜磁性体６とを外側及び内側による両方の
表面に存在するように各折り込み線を基準として折り畳
むことにより中空な箱状体を形成する際、一方向の両端
に存在する端部同士を接着剤等で貼り合わせて結合する
ことで図１０（ｂ）に示されるような外側及び内側によ
る両方の表面に総計１２本の帯状の複合多層膜磁性体６
が配設された中空な箱状体のボビン３を作製することを
示している。このようなボビン３を用いた一体型ＬＣ素
子部品では、先の一実施例のものと比べて複合多層膜磁
性体６の有効断面積が一層増加するため、飛躍的に磁気
特性が向上し、一層大きなインダクタンス値を得ること
ができる。

【００５１】図１１は、上述した図３、図５（ｂ），及
び図６に示したコイル巻回部材（ボビン３）を成す平板
１３に配設される複合多層膜磁性体６の配置パターンの
別の形態に係る細部構成を示したもので、同図（ａ）は
平板１３の折り畳み前の側面図に関するもの，同図
（ｂ）は平板１３の折り畳み後の側面図に関するもので
ある。

【００５２】このボビン３用の平板１３では、一方側及
び他方側の双方における表面にあって折り込み線による
区画面内の広域面積部に４本ずつ配設された帯状の複合
多層膜磁性体６と、狭域面積部に２本ずつ配設された帯
状の複合多層膜磁性体６とを外側及び内側による両方の
表面に存在するように各折り込み線を基準として折り畳
むことにより中空な箱状体を形成する際、一方向の両端
に存在する端部同士を接着剤等で貼り合わせて結合する
ことで図１１（ｂ）に示されるような外側及び内側によ
る両方の表面に総計２４本の帯状の複合多層膜磁性体６
が配設された中空な箱状体のボビン３を作製することを
示している。このようなボビン３を用いた一体型ＬＣ素
子部品では、図１０（ａ），（ｂ）に示したものと比べ
て複合多層膜磁性体６の有効断面積が更に増加するた
め、一層飛躍的に磁気特性が向上し、更に大きなインダ
クタンス値を得ることができる。

【００５３】何れの構成の一体型ＬＣ素子部品を作製す
る場合も、一実施例の場合と同様に積層セラミックキャ
パシタ部１に対して直接的に導体コイル２を巻回しなく
て済み、従来のように導体コイル２の巻回作業に際して
素子部品毎の脱着工程が不要となって素子部品に不必要
な応力が加わることを回避できるため、品質が安定した
製品を信頼性高く提供することができる。

【００５４】尚、上述した一体型ＬＣ素子部品で用いた
積層セラミックキャパシタ部１の形状は略長方体形状の
板状としたが、この他にも円柱形状，多角柱形状，或い
は凹凸を含む立体形状とすることが可能であり、こうし
た場合にはキャパシタ用電極パッド４やコイル用電極パ
ッド５を積層セラミックキャパシタ部１の上面以外の任
意な表面部分に配設することができる。同様に、ボビン
３の形状は中空な箱状体としたが、この他にも積層セラ
ミックキャパシタ部１の形状に合わせてこれらを挿入可
能なように円筒状，多角柱殻状，或いは凹凸を含む立体
殻状とすることが可能であり、こうした場合にも複合多
層膜磁性体６をボビン３の任意な表面部分に配設するこ
とができる。

【００５５】

【発明の効果】以上に述べた通り、本発明の一体型ＬＣ
素子部品によれば、焼結作製される積層セラミックキャ
パシタ部と別個に用意した導体コイルの中途部分を巻回
するためのコイル巻回部材としてのボビンの表面に予め
複数の薄膜磁性体（複合多層膜磁性体）を配設してお
き、ボビン表面に導電による導体コイルを巻回して空芯
コイルによる巻線部を作製した後、巻線部の空芯コイル
に積層セラミックキャパシタ部を挿入装着できる構造と
しているので、薄膜磁性体を形成するための面積を任意
に増大させることができ（特にボビンの構成を平板を用
いて立体的に結合して組み立てるようにした場合、平板
の一方側又は両方側の表面に薄膜磁性体を任意に配設で
きるために飛躍的な効果が得られる）、これによって磁
束が錯交する実効断面積が増加して磁気特性が向上し、
大きなインダクタンス値を有するものとなる他、積層セ
ラミックキャパシタ部に対して直接的に導体コイルを巻
回しなくて済み、従来のように導体コイルの巻回作業に
際して素子部品毎の脱着工程が不要となって素子部品に
不必要な応力が加わることを回避できるため、微小な亀
裂であるマイクロクラック、ひび、割れ等を引き起こす
こと無くＱ値が３０を越える効率改善，小型化，低価格
化，高機能化，及び実用的な素子間の複合化に適した品
質が安定した製品を信頼性高く提供することができるよ
うになる。これにより、例えばその応用分野として従来
では単一であった携帯機器等の電源部を集積回路内部に
分散させた上で電圧の異なる各電源部の効率を向上さ
せ、機能によって最適な効率で電力制御できるので、こ
うした場合に電池の寿命を延長させることができる他、
効率的に薄膜磁性体と３Ｄヘリカル巻線部とから成るイ
ンダクタはプレーナコイルによるインダクタに比べて高
効率であるので、本質的に効率の高いキャパシタンスと
併用することで従来では得られなかった高効率なＬＣ回
路が具現され、様々な分野で幅広く適用できるようにな
る。

【図面の簡単な説明】

【図１】本発明の一実施例に係る一体型ＬＣ素子部品の
基本構成を示した外観斜視図である。

【図２】図１に示す一体型ＬＣ素子部品に備えられる積
層セラミックキャパシタ部の作製途中における内部構造
を透視して示した斜視図である。

【図３】図１に示す一体型ＬＣ素子部品に備えられるコ
イル巻回部材（ボビン）の作製途中における細部構成を
一部透視して示した斜視図である。

【図４】図１に示す一体型ＬＣ素子部品に備えられる巻
線部に使用される導体コイルを示した斜視図である。

【図５】図１に示す一体型ＬＣ素子部品に備えられるコ
イル巻回部材（ボビン）の作製工程における手順を示し
た斜視図であり、（ａ）は複合多層膜磁性体を配設する
前の平板に関するもの，（ｂ）は複合多層膜磁性体を配
設した後の平板に関するものである。

【図６】図５（ｂ）に示すコイル巻回部材（ボビン）の
作製工程を経た平板を折り畳んだ状態を一部透視して示
した斜視図である。

【図７】図４に示した導体コイルを図３に示すコイル巻
回部材（ボビン）に対して巻回処理する場合の様子を示
した斜視図である。

【図８】図３、図５（ａ），（ｂ）、及び図６に示した
複合多層膜磁性体の細部構造を一部を破断して示した断
面図である。

【図９】図１で説明した一実施例に係る一体型ＬＣ素子
部品と図１２で説明した従来の一体型ＬＣ素子部品とに
おける周波数に対するインダクタンスの関係を示したも
のである。

【図１０】図３、図５（ｂ）、及び図６に示したコイル
巻回部材（ボビン）を成す平板の表面に配設される複合
多層膜磁性体の配置パターンの他の形態に係る細部構成
を示したもので、（ａ）は平板の折り畳み前の側面図に
関するもの，（ｂ）は平板の折り畳み後の側面図に関す
るものである。

【図１１】図３、図５（ｂ）、及び図６に示したコイル
巻回部材（ボビン）を成す平板の表面に配設される複合
多層膜磁性体の配置パターンの別の形態に係る細部構成
を示したもので、（ａ）は平板の折り畳み前の側面図に
関するもの，（ｂ）は平板の折り畳み後の側面図に関す
るものである。

【図１２】従来の一体型ＬＣ素子部品の基本構成を示し
た外観斜視図であり、（ａ）は導体コイルを巻回する前
の中間製品に関するもの，（ａ）は導体コイルを巻回し
た後の完成品に関するものである。

【符号の説明】

１積層セラミックキャパシタ部２導体コイル３ボビン４キャパシタ用電極パッド５コイル用電極パッド６複合多層膜磁性体７，８，９，１０内部電極１１磁性層１２絶縁層１３平板１４ダミー体

───────────────────────────────────────────────────── フロントページの続き (72)発明者岩田伸一宮城県仙台市太白区郡山六丁目７番１号株式会社トーキン内 (72)発明者酒井達郎東京都千代田区大手町二丁目３番１号日本電信電話株式会社内 (72)発明者三野正人東京都千代田区大手町二丁目３番１号日本電信電話株式会社内Ｆターム(参考） 5E070 AA05 AB04 BA01 CA06 CA12 CA15 5E082 AB03 BC14 DD07 FG26 JJ09 JJ27

Claims

【特許請求の範囲】

【請求項１】一方向に沿って延在する立体形状として
形成されると共に、該一方向における両端側にそれぞれ
コイル用電極パッドを挟むようにキャパシタ用電極パッ
ドが配設されてインダクタの磁芯基板となる積層セラミ
ックキャパシタ部と、前記積層セラミックキャパシタ部
を前記コイル用電極パッド及び前記キャパシタ用電極パ
ッドを露呈させるように内部に挿入固定する非磁性材質
から成る中空な立体殻状であると共に、表面上に導線が
巻回された状態で空芯コイルによる巻線部を成すコイル
巻回部材と、前記導線により中途部分を前記コイル巻回
部材の外周囲に巻回し、且つ端部を前記コイル用電極パ
ッドに接続して成る導体コイルとを含む一体型ＬＣ素子
部品において、前記コイル巻回部材の表面には、前記一
方向に沿って互いに平行に延在する複数の薄膜磁性体が
帯状に配設されたことを特徴とする一体型ＬＣ素子部
品。
【請求項２】請求項１記載の一体型ＬＣ素子部品にお
いて、前記コイル巻回部材は、一方向に延びた平板を折
り込んでから該一方向の両端に存在する端部同士を結合
することで作製されており、前記複数の薄膜磁性体は、
前記平板における一方側の表面又は両方側の表面に配設
されたことを特徴とする一体型ＬＣ素子部品。
【請求項３】請求項２記載の一体型ＬＣ素子部品にお
いて、前記コイル巻回部材は、前記平板を前記一方向と
垂直な方向の所定の位置で規定される複数の折り込み線
を基準として折り畳んでから該一方向の両端に存在する
端部同士を結合することで中空な箱状体として作製され
ており、前記複数の薄膜磁性体は、前記平板における前
記複数の折り込み線で区画されるの一方側の表面又は両
方側の表面における複数の区画面内上に配設され、前記
積層セラミックキャパシタ部は、前記中空な箱状体によ
る前記コイル巻回部材に挿入可能な略長方体形状の板状
であることを特徴とする一体型ＬＣ素子部品。
【請求項４】請求項３記載の一体型ＬＣ素子部品にお
いて、前記複数の薄膜磁性体は、前記コイル巻回部材の
前記中空な箱状体における少なくとも片方の主面又は両
方の主面に配設されたものを含むように片方の側面又は
両方の側面に配設されたことを特徴とする一体型ＬＣ素
子部品。