JP2002278910A - バス接続方法及びバス接続装置 - Google Patents

バス接続方法及びバス接続装置

Info

Publication number
JP2002278910A
JP2002278910A JP2001081598A JP2001081598A JP2002278910A JP 2002278910 A JP2002278910 A JP 2002278910A JP 2001081598 A JP2001081598 A JP 2001081598A JP 2001081598 A JP2001081598 A JP 2001081598A JP 2002278910 A JP2002278910 A JP 2002278910A
Authority
JP
Japan
Prior art keywords
devices
serial bus
bus
selection signal
selection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001081598A
Other languages
English (en)
Inventor
Yasuhiko Kurosawa
泰彦 黒澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2001081598A priority Critical patent/JP2002278910A/ja
Publication of JP2002278910A publication Critical patent/JP2002278910A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Information Transfer Systems (AREA)

Abstract

(57)【要約】 【課題】 同一アドレスを有する複数のシリアルバスデ
バイスとバスマスタとを適切に接続することができる。 【解決手段】 シリアルバスデバイス300〜303を
順次経由する選択信号線が設けられる。選択信号線は、
シリアルバスデバイス300〜303と同数の複数の信
号線で構成されている。シリアルバス制御回路100
は、それら信号線の1つをアクティブにして出力する。
シリアルバスデバイス300〜303の各々に対応して
設けられた選択回路310〜313は、複数の信号線の
MSBに基づいて自身のデバイスが選択されたか否かを
検出する。選択されたことを検出した選択回路は、対応
するシリアルバスデバイスをシリアルバスに電気的に接
続させる。また、拡張筐体200〜203の各々は、複
数の信号線のMSBをLSBに循回置換して次段のシリ
アルバスデバイスへ送り出す。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、バス接続方法及び
バス接続装置に係わり、特に、同一アドレスを有する複
数のシリアルバスデバイスとバスマスタとをシリアルバ
スで接続するバス接続方法及びバス接続装置に関する。
【0002】
【従来の技術】コンピュータシステムにおいては、サー
バやこれらの拡張機能をモジュール化もしくはユニット
化し、各ユニット間(筐体間)をバス接続する形態のも
のがある。
【0003】主筐体に設けられるバスマスタと複数の拡
張筐体に設けられるデバイスとを接続する場合、一般
に、各デバイスのアドレスは別々に設定される。
【0004】特に、複数のシリアルバスデバイスをシリ
アルバスで接続する場合には、各シリアルバスデバイス
のアドレスを同一にすることは容易でなく、各シリアル
バスデバイスは異なるアドレスをもつように設定され
る。
【0005】
【発明が解決しようとする課題】複数のシリアルバスデ
バイスをシリアルバスで接続するに際し、各シリアルバ
スデバイスのアドレスを同一にするためには、アドレス
変換の機構を設ける必要がある。
【0006】しかしながら、シリアルバスデバイスの場
合、アドレス変換を行うことは非常に難しく、これをも
し構築できたとしても複雑な機構となってしまい、製作
上のコストを増大させてしまうという問題がある。
【0007】本発明は上記実状に鑑みてなされたもので
あり、同一アドレスを有する複数のシリアルバスデバイ
スとバスマスタとを適切に接続することが可能なバス接
続方法及びバス接続装置を提供することを目的とする。
【0008】
【課題を解決するための手段】本発明に係るバス接続方
法は、同一アドレスを有する複数のデバイスとバスマス
タとをシリアルバスで接続するバス接続方法であって、
前記複数のデバイスを順次経由する選択信号線を通じ
て、前記バスマスタからいずれかのデバイスを選択する
ための選択信号を送り出し、前記複数のデバイスの各々
では、前記選択信号に基づいて自身が選択されたか否か
を検出することを特徴とするバス接続方法。
【0009】また、本発明に係るバス接続装置は、同一
アドレスを有する複数のデバイスとバスマスタとをシリ
アルバスで接続するバス接続装置であって、前記複数の
デバイスを順次経由する選択信号線と、前記バスマスタ
に設けられ、前記選択信号線を通じていずれかのデバイ
スを選択するための選択信号を送り出す選択手段と、前
記複数のデバイスの各々に対応して設けられ、前記選択
信号に基づいて自身のデバイスが選択されたか否かを検
出する手段とを具備したことを特徴とする。
【0010】
【発明の実施の形態】以下、図面を参照して本発明の実
施形態を説明する。
【0011】図1は、本発明の第1〜第3の実施形態に
係るバス接続装置が適用される情報処理システムの外観
を示す図である。
【0012】情報処理システム1は、複数の情報処理ユ
ニットがキャビネットラックに収めされた構成となって
いる。これら複数の情報処理ユニットは、例えばサーバ
として機能するユニット(主筐体)10,20、ハード
ディスクやDATを搭載した増設ユニット(拡張筐体)
200,201,202,203,…などである。
【0013】図2は、上記情報処理システムを構成する
ユニット10,20の概観を示す斜視図である。ユニッ
ト10及びユニット20は、横に並べられ、一つのハウ
ジングに収められた構造となっている。なお、他のユニ
ット200及びユニット201、ユニット202及びユ
ニット203、…についても同様の構成となっている。
【0014】以下の各実施形態では、ユニット(主筐
体)10とユニット(拡張筐体)200〜203との接
続に関して説明するものとする。
【0015】まず、本発明の第1の実施形態について説
明する。図3は、本発明の第1の実施形態に係るバス接
続装置を含む構成を示すブロック図である。
【0016】シリアルバス制御回路100は、主筐体1
0に設けられ、バスマスタとして機能する。このシリア
ルバス制御回路100は、例えばマイコンによって実現
される。
【0017】シリアルバスデバイス300〜303は、
それぞれ拡張筐体200〜203に設けられ、バスマス
タのスレーブとして機能する。これらシリアルバスデバ
イス300〜303は、同じスレーブアドレスを有して
いる。シリアルバスデバイス400は、シリアルバス制
御回路100にとっては選択対象外のデバイスであり、
シリアルバスデバイス300〜303とは異なるアドレ
スを有する。
【0018】シリアルバス制御回路100とシリアルバ
スデバイス300〜303,400は、シリアルバス
(例えば、ICバス)で接続されている。また、シリ
アルバス制御回路100からは、シリアルバスデバイス
300,301,302,303の順に経由するように
選択信号線が接続されている。この実施形態では、選択
信号線の本数は、シリアルバスデバイス300〜303
と同数の4本の信号線(4ビット)からなる。
【0019】シリアルバス制御回路100は、上記4本
の信号線のうち、選択するデバイスに対応する1つの信
号線の信号のみを“L”レベル(アクティブ)にし、そ
れ以外の3本の信号線の信号を“H”レベル(インアク
ティブ)にする。
【0020】拡張筐体200〜203内には、シリアル
バスデバイス300〜303にそれぞれ対応して選択回
路310〜313が設けられる。
【0021】拡張筐体200内の選択回路310は、シ
リアルバス制御回路100から送られてくる4本の選択
信号101を受ける。このとき、先頭(MSB)の信号
が“L”レベルであれば、選択回路310は、シリアル
バスデバイス300が選択されていることを検出し、シ
リアルバスデバイス300をシリアルバスに電気的に接
続させ、シリアルバス制御回路100との通信を行える
ようにする。拡張筐体200は、4本の選択信号が選択
回路310を通過した後は、先頭の信号が最後(LS
B)の信号となるように4本の選択信号を循回置換し、
次段の拡張筐体201へ送り出す。
【0022】拡張筐体201内の選択回路311は、拡
張筐体200から送られてくる4本の選択信号102を
受ける。このとき、先頭(MSB)の信号が“L”レベ
ルであれば、選択回路311は、シリアルバスデバイス
301が選択されていることを検出し、シリアルバスデ
バイス301をシリアルバスに電気的に接続させ、シリ
アルバス制御回路100との通信を行えるようにする。
拡張筐体201は、4本の選択信号が選択回路311を
通過した後は、先頭の信号が最後(LSB)の信号とな
るように4本の選択信号を循回置換し、次段の拡張筐体
202へ送り出す。
【0023】拡張筐体202内の選択回路312は、拡
張筐体201から送られてくる4本の選択信号103を
受ける。このとき、先頭(MSB)の信号が“L”レベ
ルであれば、選択回路312は、シリアルバスデバイス
302が選択されていることを検出し、シリアルバスデ
バイス302をシリアルバスに電気的に接続させ、シリ
アルバス制御回路100との通信を行えるようにする。
拡張筐体202は、4本の選択信号が選択回路312を
通過した後は、先頭の信号が最後(LSB)の信号とな
るように4本の選択信号を循回置換し、次段の拡張筐体
203へ送り出す。
【0024】拡張筐体203内の選択回路313は、拡
張筐体202から送られてくる4本の選択信号104を
受ける。このとき、先頭(MSB)の信号が“L”レベ
ルであれば、選択回路313は、シリアルバスデバイス
303が選択されていることを検出し、シリアルバスデ
バイス303をシリアルバスに電気的に接続させ、シリ
アルバス制御回路100との通信を行えるようにする。
拡張筐体203は、4本の選択信号が選択回路313を
通過した後は、先頭の信号が最後(LSB)の信号とな
るように4本の選択信号を循回置換し、外部へ送り出す
(図の例では、次段がないので信号線を開放状態にして
いる)。
【0025】次に、図4のフローチャートを参照して、
本実施形態の動作を説明する。ここでは、シリアルバス
デバイス301に対するリード/ライトを行う場合を例
にとって説明する。
【0026】シリアルバス制御回路100は、4本の選
択信号101のうち、シリアルバスデバイス301に対
応する信号“1”だけをアサートする(ステップA
1)。この場合、拡張筐体200は選択されておらず
(ステップA2)、拡張筐体200のシリアルバスデバ
イス300は何もしない(ステップA3)。
【0027】拡張筐体200は、選択信号101の先頭
(MSB)を最後(LSB)とするように循回置換して
選択信号102を出力する(ステップA4)。この選択
信号102により拡張筐体201が選択されると(ステ
ップA5)、シリアルバスデバイス301が有効とな
る。バスマスタ100からのコマンド出力があると(ス
テップA7)、そのコマンドがリードとライトのいずれ
を示すものか判別され(ステップA8)、ライトであれ
ば指定されたデータの書き込みが行われ(ステップA
9)、リードであれば指定されたデータをシリアルバス
に出力される(ステップA10)。
【0028】拡張筐体201は、選択信号102を循回
置換して選択信号103を出力する(ステップA1
1)。この場合、拡張筐体202は選択されておらず
(ステップA12)、シリアルバスデバイス302は何
もしない(ステップA13)。
【0029】拡張筐体202は、選択信号103を循回
置換して選択信号104を出力する(ステップA1
4)。この場合、拡張筐体203は選択されておらず
(ステップA15)、シリアルバスデバイス303は何
もしない(ステップA16)。
【0030】このように、第1の実施形態によれば、選
択信号が拡張筐体200〜203内でサイクリックに置
換されるので、各選択回路は先頭(MSB)の信号が
“L”レベルであるときにそのシリアルバスデバイスを
シリアルバスに電気的に接続するように構成するだけで
済み、また拡張筐体200〜203内を共通のロジック
で構成することが可能となる。
【0031】次に、本発明の第2の実施形態について説
明する。図5は、本発明の第2の実施形態に係るバス接
続装置を含む構成を示すブロック図である。なお、図3
と共通する要素には同一の符号を付し、その具体的な説
明を省略する。以下、第1の実施形態と異なる点を中心
に説明する。
【0032】この第2の実施形態では、選択回路及び循
回置換回路を用いず、代わりに、エンコーダ110(シ
リアルバス制御回路100内)、デコーダ320〜32
3及びフルアダー330〜333(拡張筐体200〜2
03内)を用いる。これにより、選択信号線の本数の削
減を図っている。
【0033】すなわち、シリアルバス制御回路100内
のエンコーダ110は、選択信号を例えば2ビットの信
号にエンコードして出力する。各拡張筐体に入力された
選択信号は、各デコーダによってデコードされ、対応す
るシリアルバスデバイスが選択されたか否かが判別され
る。また、各拡張筐体に入力された選択信号は、各フル
アダーによって“1”だけ加算処理され、次段の拡張筐
体へ送られる。このため、第1の実施形態と同様な機能
・動作を実現できることになる。
【0034】このように、第2の実施形態によれば、第
1の実施形態と同様の効果が得られるほか、選択信号線
の数を減らすことができるので、実装スペースの縮小
化、製作コストの削減を図ることができる。また、接続
する拡張筐体の数を増やすことが可能となる。
【0035】次に、本発明の第3の実施形態について説
明する。図6は、本発明の第3の実施形態に係るバス接
続装置を含む構成を示すブロック図である。なお、図3
と共通する要素には同一の符号を付し、その具体的な説
明を省略する。以下、第1の実施形態と異なる点を中心
に説明する。
【0036】この第3の実施形態では、前述の第1の実
施形態に示した4本の選択信号線のうち、1本を利用す
ることにより、接続される拡張筐体の数を知得できるよ
うにする。
【0037】シリアルバス制御回路100には、選択信
号を出力する選択部111のほか、拡張筐体の次段検出
を行うための次段検出部112が設けられる。この次段
検出部112は、接続される拡張筐体の数を確認する処
理を行う際(システムのコンフィグレーション設定時な
ど)に使用される。
【0038】シリアルバス制御回路100は、シリアル
バス制御回路100から出力される選択信号線のうち、
次段検出用の選択信号線(1ビット分)を、インピーダ
ンスR0(例えば、1Ωであり、後述するインピーダン
スR2よりも十分に小さい値)をもつ出力ドライバを経
由して出力させる。シリアルバスデバイス100から出
力された次段検出用の選択信号は、インピーダンスR1
(例えば、10kΩ)でプルアップされている。
【0039】一方、拡張筐体200内では、次段検出用
の選択信号が選択回路340に入力される前にインピー
ダンスR2(例えば、1kΩであり、R1よりも十分に
小さい値)でプルダウンされる(もしくは、グランド接
続される)。この次段検出用の選択信号は、選択回路3
40及びシリアルバスデバイス300を経由し、インピ
ーダンスR1(例えば、10kΩ)でプルアップされた
後、次段の拡張筐体201へ出力される。
【0040】この拡張筐体201内においても、次段検
出用の選択信号が選択回路341に入力される前にイン
ピーダンスR2(例えば、1kΩであり、R1よりも十
分に小さい値)でプルダウンされる(もしくは、グラン
ド接続される)。この次段検出用の選択信号は、選択回
路341及びシリアルバスデバイス301を経由し、イ
ンピーダンスR1(例えば、10kΩ)でプルアップさ
れた後、次段の拡張筐体へ出力される。
【0041】この構成により、次段検出用の選択信号線
のレベル(R1とR2の分圧)が“H”であれば、対応
するシリアルバスデバイスが最後である(次段がない)
ことが判別でき、“L”であれば、次段のシリアルバス
デバイスが存在することが判別できるようになってい
る。
【0042】次に、図7のフローチャートを参照して、
第3の実施形態における各シリアルバスデバイスの動作
を説明する。
【0043】まず、次段のシリアルバスデバイスの存在
を検出するか否かが判別される(ステップB1)。次段
検出を行わないときは、次段検出に使っている信号の出
力をイネーブルにし(ステップB2)、通常のシリアル
デバイスの動作をする(ステップB3)。
【0044】一方、ステップB1にて次段検出を行うと
きには、次段検出に使っている信号をディセーブルに
し、その信号のレベルを次段検出部112で読む(ステ
ップB5)。ここで“H”レベルが検出されれば、次段
は存在しないので、その時点で処理を終了する。“L”
レベルが検出されれば、次段が存在するので、検出用信
号の出力をイネーブルにし、ステップB1からの処理を
繰り返す。
【0045】このようにして次段検出を行うことによ
り、接続される拡張筐体(もしくはシリアルバスデバイ
ス)の数を知得することができる。
【0046】このように、第3の実施形態によれば、次
段検出部により各シリアルバスデバイスの存在をタイム
アウト以外の方法で確認することができ、シリアルバス
デバイスの数を確実に知得することができる。
【0047】本発明は、上述した実施形態に限定される
ものではなく、その要旨の範囲で種々変形して実施する
ことが可能である。例えば、上記実施形態では、シリア
ルバスとしてICバスを扱ったが、RS232Cなど
別のものを適用することも可能である。
【0048】
【発明の効果】以上詳記したように本発明によれば、同
一アドレスを有する複数のシリアルバスデバイスとバス
マスタとを適切に接続することができる。
【図面の簡単な説明】
【図1】本発明の第1〜第3の実施形態に係るバス接続
装置が適用される情報処理システムの外観を示す図。
【図2】上記情報処理システムを構成するユニットの概
観を示す斜視図。
【図3】本発明の第1の実施形態に係るバス接続装置を
含む構成を示すブロック図。
【図4】上記第1の実施形態の動作を説明するためのフ
ローチャート。
【図5】本発明の第2の実施形態に係るバス接続装置を
含む構成を示すブロック図。
【図6】本発明の第3の実施形態に係るバス接続装置を
含む構成を示すブロック図。
【図7】上記第3の実施形態の動作を説明するためのフ
ローチャート。
【符号の説明】
1…情報処理システム 10…主筐体(ユニット) 100…シリアルバス制御回路 101〜104…選択信号線 110…エンコーダ 111…選択部 112…次段検出部 200〜203…拡張筐体(ユニット) 300〜303…シリアルバスデバイス 310〜313…選択回路 320〜323…デコーダ 330〜333…フルアダー 340,341…選択回路 400…他のシリアルバスデバイス

Claims (9)

    【特許請求の範囲】
  1. 【請求項1】 同一アドレスを有する複数のデバイスと
    バスマスタとをシリアルバスで接続するバス接続方法で
    あって、 前記複数のデバイスを順次経由する選択信号線を通じ
    て、前記バスマスタからいずれかのデバイスを選択する
    ための選択信号を送り出し、 前記複数のデバイスの各々では、前記選択信号に基づい
    て自身が選択されたか否かを検出することを特徴とする
    バス接続方法。
  2. 【請求項2】 前記選択信号をエンコードして送り出す
    ことを特徴とする請求項1記載のバス接続方法。
  3. 【請求項3】 前記バスマスタに前記選択信号線を通じ
    てより近くに接続されているものから順にデバイスが存
    在するか否かを、前記選択信号線の一部を利用して検出
    することにより、前記複数のデバイスの数を知得するこ
    とを特徴とする請求項1記載のバス接続方法。
  4. 【請求項4】 同一アドレスを有する複数のデバイスと
    バスマスタとをシリアルバスで接続するバス接続装置で
    あって、 前記複数のデバイスを順次経由する選択信号線と、 前記バスマスタに設けられ、前記選択信号線を通じてい
    ずれかのデバイスを選択するための選択信号を送り出す
    選択手段と、 前記複数のデバイスの各々に対応して設けられ、前記選
    択信号に基づいて自身のデバイスが選択されたか否かを
    検出する手段とを具備したことを特徴とするバス接続装
    置。
  5. 【請求項5】 前記選択信号線は、前記複数のデバイス
    と同数の複数の信号線で構成されていることを特徴とす
    る請求項4記載のバス接続装置。
  6. 【請求項6】 前記複数のデバイスの各々に対応して設
    けられ、前記複数の信号線の配置順序を置換して次のデ
    バイスへ送り出す手段を具備したことを特徴とする請求
    項5記載のバス接続装置。
  7. 【請求項7】 前記バスマスタに設けられ、前記選択信
    号をエンコードして送り出す手段を具備したことを特徴
    とする請求項4記載のバス接続装置。
  8. 【請求項8】 前記複数のデバイスの各々に対応して設
    けられ、前記選択信号の値に1を加算した信号を次のデ
    バイスへ送り出す手段を具備したことを特徴とする請求
    項7記載のバス接続装置。
  9. 【請求項9】 前記バスマスタに設けられ、前記バスマ
    スタに前記選択信号線を通じてより近くに接続されてい
    るものから順にデバイスが存在するか否かを、前記選択
    信号線の一部を利用して検出する手段を具備し、この検
    出結果に基づいて前記複数のデバイスの数を知得するこ
    とを特徴とする請求項4記載のバス接続装置。
JP2001081598A 2001-03-21 2001-03-21 バス接続方法及びバス接続装置 Pending JP2002278910A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001081598A JP2002278910A (ja) 2001-03-21 2001-03-21 バス接続方法及びバス接続装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001081598A JP2002278910A (ja) 2001-03-21 2001-03-21 バス接続方法及びバス接続装置

Publications (1)

Publication Number Publication Date
JP2002278910A true JP2002278910A (ja) 2002-09-27

Family

ID=18937673

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001081598A Pending JP2002278910A (ja) 2001-03-21 2001-03-21 バス接続方法及びバス接続装置

Country Status (1)

Country Link
JP (1) JP2002278910A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008547124A (ja) * 2005-06-22 2008-12-25 インテル・コーポレーション メモリデバイス識別
JP2009294772A (ja) * 2008-06-03 2009-12-17 Fujitsu Ltd スイッチ装置、ストレージシステム、およびルーティング方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008547124A (ja) * 2005-06-22 2008-12-25 インテル・コーポレーション メモリデバイス識別
JP2009294772A (ja) * 2008-06-03 2009-12-17 Fujitsu Ltd スイッチ装置、ストレージシステム、およびルーティング方法
JP4712069B2 (ja) * 2008-06-03 2011-06-29 富士通株式会社 スイッチ装置、ストレージシステム、およびルーティング方法
US8130779B2 (en) 2008-06-03 2012-03-06 Fujitsu Limited Switch device, storage system, and routing method determining output port for a frame based on hop count

Similar Documents

Publication Publication Date Title
KR101093857B1 (ko) 공통 프레임에서 공유 에러 비트 코드와 함께 데이터 및 데이터 마스크 비트들을 전송하기 위한 시스템, 방법 및 장치
US6122284A (en) Multidrop analog signal bus
US6925510B2 (en) Peripheral or memory device having a combined ISA bus and LPC bus
US8254171B2 (en) Nonvolatile semiconductor memory
CN110806964B (zh) 一种硬盘点灯的方法、设备以及存储介质
US6999827B1 (en) Auto-detection of audio input formats
JP2002278910A (ja) バス接続方法及びバス接続装置
KR970071302A (ko) 프로세서로부터의 프로그램가능한 판독/기록 억세스 신호 및 이 신호의 형성 방법
US20090119420A1 (en) Apparatus and method for scaleable expanders in systems management
JPH03204749A (ja) プログラマブルコネクタ装置
CN110321307B (zh) 寻址切换方案
JP3699248B2 (ja) ストアしたディジタル・データのエラーを隠す方法および装置
US20070126613A1 (en) Apparatus and method for processing analog signals and outputting digitally converted analog signals using serial bus
JP2007148622A (ja) インターフェース設定方法
JP3181301B2 (ja) バス拡張システム
JPH10111839A (ja) 記憶回路モジュール
JP2002251367A (ja) カードデバイス
JP5364641B2 (ja) 情報処理装置
US20030023803A1 (en) Bus bridge circuit including audio logic and an addressable register for storing an address bit used when the audio logic accesses digital data, and method for initializing a chip set including the bus bridge circuit
CN213024170U (zh) 计算设备
JPH0844655A (ja) マルチプル・バス情報処理システムのアドレス空間の拡張
EP0556138A1 (en) A bus for connecting extension cards to a data processing system and test method
JPH06214890A (ja) 計算機
JPH04341998A (ja) メモリ回路
EP1271333B1 (en) Electrical circuit for a bus interface and/or bus bridge

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050330

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070925

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071016

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080304