JP2002278824A - アクセス制御方法及びアクセス制御装置、プリンタシステム、並びにコンピュータが読出し可能なプログラムを格納した記憶媒体 - Google Patents
アクセス制御方法及びアクセス制御装置、プリンタシステム、並びにコンピュータが読出し可能なプログラムを格納した記憶媒体Info
- Publication number
- JP2002278824A JP2002278824A JP2001080331A JP2001080331A JP2002278824A JP 2002278824 A JP2002278824 A JP 2002278824A JP 2001080331 A JP2001080331 A JP 2001080331A JP 2001080331 A JP2001080331 A JP 2001080331A JP 2002278824 A JP2002278824 A JP 2002278824A
- Authority
- JP
- Japan
- Prior art keywords
- access
- memory
- access control
- function
- prom
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Ink Jet (AREA)
- Accessory Devices And Overall Control Thereof (AREA)
- Record Information Processing For Printing (AREA)
- Memory System (AREA)
Abstract
(57)【要約】
【課題】複数のメモリにアクセスする場合であっても、
メモリにアクセスする期間を大きく増加させることな
く、効率よくメモリアクセス制御を行うことができる技
術を提供する。 【解決手段】メモリに対しアクセス指示を行うととも
に、独立して制御されるタイマー手段の出力結果に基づ
き、該メモリのアクセス完了予測タイムを設定する第１
工程と、前記アクセス完了予測タイムに基づき、各メモ
リに対しアクセス可否の判断を順次行う第２工程とを備
える。前記第２工程においてアクセス可と判断した場合
に、前記第２工程を中断して該アクセス可と判断したメ
モリについて第１工程を実施し、第１工程の終了後に前
記第２工程に戻るように制御する。
メモリにアクセスする期間を大きく増加させることな
く、効率よくメモリアクセス制御を行うことができる技
術を提供する。 【解決手段】メモリに対しアクセス指示を行うととも
に、独立して制御されるタイマー手段の出力結果に基づ
き、該メモリのアクセス完了予測タイムを設定する第１
工程と、前記アクセス完了予測タイムに基づき、各メモ
リに対しアクセス可否の判断を順次行う第２工程とを備
える。前記第２工程においてアクセス可と判断した場合
に、前記第２工程を中断して該アクセス可と判断したメ
モリについて第１工程を実施し、第１工程の終了後に前
記第２工程に戻るように制御する。
Description
【０００１】
【発明の属する技術分野】本発明は、メモリに対するア
クセス制御技術に関し、特に、例えばプリンタシステム
等において、該システムに実装される複数のメモリに対
して効率よくアクセスするための制御技術に関する。
クセス制御技術に関し、特に、例えばプリンタシステム
等において、該システムに実装される複数のメモリに対
して効率よくアクセスするための制御技術に関する。
【０００２】
【従来の技術】近年、多くの電子機器、例えばパーソナ
ルコンピュータ等のデータ処理装置や、デジタルカメ
ラ、電子ゲーム機等において、フラッシュメモリやＥＥ
ＰＲＯＭといったＰＲＯＭ（Programmable Read-Only M
emory）が広く使用されている。ＰＲＯＭは、データ保
持に電源が不要という不揮発性と、メモリの内容を電気
的に書き込みすることができるという性質を備えてお
り、システムのレジストリ情報などを記憶しておくため
に使用される場合が多い。
ルコンピュータ等のデータ処理装置や、デジタルカメ
ラ、電子ゲーム機等において、フラッシュメモリやＥＥ
ＰＲＯＭといったＰＲＯＭ（Programmable Read-Only M
emory）が広く使用されている。ＰＲＯＭは、データ保
持に電源が不要という不揮発性と、メモリの内容を電気
的に書き込みすることができるという性質を備えてお
り、システムのレジストリ情報などを記憶しておくため
に使用される場合が多い。
【０００３】このようなＰＲＯＭはプリンタシステムに
おいても使用されている。例えば、インクの消費量（又
は残量）やクリーニング時期をＰＲＯＭに記憶しておく
ことにより、ユーザに対してカートリッジの交換時期や
クリーニング時期を通知するといった機能を実現するこ
とができる。
おいても使用されている。例えば、インクの消費量（又
は残量）やクリーニング時期をＰＲＯＭに記憶しておく
ことにより、ユーザに対してカートリッジの交換時期や
クリーニング時期を通知するといった機能を実現するこ
とができる。
【０００４】
【発明が解決しようとする課題】ＰＲＯＭはＲＡＭに比
較するとアクセスに時間を要するため、通常のシステム
では、電源ＯＮ時にＰＲＯＭから記憶内容を読み出して
ＲＡＭ上のバックアップ領域に格納し、システム動作中
はかかるバックアップ領域を参照して必要な情報を取得
・更新するように構成されている。そして、電源ＯＦＦ
時に、前記バックアップ領域の記憶内容をＰＲＯＭに対
して書き込むことにより、ＰＲＯＭの記憶内容を更新す
る。
較するとアクセスに時間を要するため、通常のシステム
では、電源ＯＮ時にＰＲＯＭから記憶内容を読み出して
ＲＡＭ上のバックアップ領域に格納し、システム動作中
はかかるバックアップ領域を参照して必要な情報を取得
・更新するように構成されている。そして、電源ＯＦＦ
時に、前記バックアップ領域の記憶内容をＰＲＯＭに対
して書き込むことにより、ＰＲＯＭの記憶内容を更新す
る。
【０００５】ここで、図６を参照して、書き込み動作に
利用することができる期間（以下、「ＰＲＯＭアクセス
可能期間」と呼ぶ。）について説明する。まず主電源ス
イッチをＯＦＦすることにより（図６（ａ））、主電源
パワーが動作時の電圧（例えば４２ｖ）から０ｖへ向け
て減衰していく（図６（ｂ））。一方、ＰＲＯＭへの書
き込みに用いられるロジック電源のスイッチは、前記主
電源パワーが所定の値（例えば１５ｖ）以下となった時
点でＯＦＦとなるように設定されている（図６
（ｃ））。従って、ＰＲＯＭへの書き込み動作は、電源
スイッチがＯＦＦとなるタイミング１００からロジック
電源スイッチがＯＦＦとなるタイミング１０１までの間
に実行される。すなわち、図においてＴで示される期間
がＰＲＯＭアクセス可能期間となる。
利用することができる期間（以下、「ＰＲＯＭアクセス
可能期間」と呼ぶ。）について説明する。まず主電源ス
イッチをＯＦＦすることにより（図６（ａ））、主電源
パワーが動作時の電圧（例えば４２ｖ）から０ｖへ向け
て減衰していく（図６（ｂ））。一方、ＰＲＯＭへの書
き込みに用いられるロジック電源のスイッチは、前記主
電源パワーが所定の値（例えば１５ｖ）以下となった時
点でＯＦＦとなるように設定されている（図６
（ｃ））。従って、ＰＲＯＭへの書き込み動作は、電源
スイッチがＯＦＦとなるタイミング１００からロジック
電源スイッチがＯＦＦとなるタイミング１０１までの間
に実行される。すなわち、図においてＴで示される期間
がＰＲＯＭアクセス可能期間となる。
【０００６】ところで、従来においては、複数のＰＲＯ
Ｍに対しシリアルインターフェースにより書き込みを行
う場合、一つのＰＲＯＭに対し書き込み指示をだし、か
かるＰＲＯＭの書き込み完了を待った後、次のＰＲＯＭ
に書き込み指示を出す、というシーケンシャルな制御方
法を採用している。そのため、Ｔ≧Σ（各ＰＲＯＭに対
する書き込み時間）という関係を満たすように、ＰＲＯ
Ｍアクセス可能期間Ｔを設定する必要があった。
Ｍに対しシリアルインターフェースにより書き込みを行
う場合、一つのＰＲＯＭに対し書き込み指示をだし、か
かるＰＲＯＭの書き込み完了を待った後、次のＰＲＯＭ
に書き込み指示を出す、というシーケンシャルな制御方
法を採用している。そのため、Ｔ≧Σ（各ＰＲＯＭに対
する書き込み時間）という関係を満たすように、ＰＲＯ
Ｍアクセス可能期間Ｔを設定する必要があった。
【０００７】上記関係からわかるように、従来の制御方
法のもとでは、実装するＰＲＯＭの数が増えると、それ
に応じてＰＲＯＭアクセス可能期間Ｔも長く確保しなけ
ればならないという問題が生じる。
法のもとでは、実装するＰＲＯＭの数が増えると、それ
に応じてＰＲＯＭアクセス可能期間Ｔも長く確保しなけ
ればならないという問題が生じる。
【０００８】更に、このような従来の制御方法はコスト
的にも問題が生じる。ＰＲＯＭアクセス可能期間Ｔは、
主電源パワーの減衰スピード、すなわち電源回路に組み
込まれているコンデンサの容量に依存するため、ＰＲＯ
Ｍアクセス可能期間Ｔを長く確保するためには、コスト
の高い大容量のコンデンサを用いなければならないから
である。
的にも問題が生じる。ＰＲＯＭアクセス可能期間Ｔは、
主電源パワーの減衰スピード、すなわち電源回路に組み
込まれているコンデンサの容量に依存するため、ＰＲＯ
Ｍアクセス可能期間Ｔを長く確保するためには、コスト
の高い大容量のコンデンサを用いなければならないから
である。
【０００９】特にプリンタシステムでは、インクカート
リッジごとにＰＲＯＭを実装し、インク残量等を記憶し
ておくなど、多数のＰＲＯＭを実装する構成が考えられ
るため、上記問題の影響は大きい。
リッジごとにＰＲＯＭを実装し、インク残量等を記憶し
ておくなど、多数のＰＲＯＭを実装する構成が考えられ
るため、上記問題の影響は大きい。
【００１０】そこで、本発明は、複数のメモリ（ＰＲＯ
Ｍ）にアクセスする場合に、アクセスに要する期間を大
きく増加させることなく、効率よくメモリアクセス制御
を行うことができる技術を提供することを目的とする。
Ｍ）にアクセスする場合に、アクセスに要する期間を大
きく増加させることなく、効率よくメモリアクセス制御
を行うことができる技術を提供することを目的とする。
【００１１】
【課題を解決するための手段】本発明のアクセス制御方
法は、複数のメモリに対するアクセス制御方法であっ
て、メモリに対しアクセス指示を行うとともに、独立し
て制御されるタイマー手段の出力結果に基づき、該メモ
リのアクセス完了予測タイムを設定する第１工程と、前
記アクセス完了予測タイムに基づき、各メモリに対しア
クセス可否の判断を順次行う第２工程とを備えており、
前記第２工程においてアクセス可と判断した場合に、前
記第２工程を中断して該アクセス可と判断したメモリに
ついて前記第１工程を実施し、前記第１工程の終了後に
前記第２工程に戻ることを特徴とする。
法は、複数のメモリに対するアクセス制御方法であっ
て、メモリに対しアクセス指示を行うとともに、独立し
て制御されるタイマー手段の出力結果に基づき、該メモ
リのアクセス完了予測タイムを設定する第１工程と、前
記アクセス完了予測タイムに基づき、各メモリに対しア
クセス可否の判断を順次行う第２工程とを備えており、
前記第２工程においてアクセス可と判断した場合に、前
記第２工程を中断して該アクセス可と判断したメモリに
ついて前記第１工程を実施し、前記第１工程の終了後に
前記第２工程に戻ることを特徴とする。
【００１２】また、本発明のアクセス制御方法は、複数
のメモリに対するアクセス制御方法であって、各メモリ
は、少なくとも２つ以上あるメモリグループのいずれか
に分類されており、メモリグループにアクセス指示を行
うとともに、（メモリのアクセス制御とは）独立して制
御されるタイマー手段の出力結果に基づき、該メモリグ
ループのアクセス完了予測タイムを設定する第１工程
と、前記アクセス完了予測タイムに基づき、各メモリグ
ループに対しアクセス可否の判断を順次行う第２工程と
を備えており、前記第２工程においてアクセス可と判断
した場合、前記第２工程を中断して該アクセス可と判断
したメモリグループについて前記第１工程を実施し、前
記第１工程の終了後に前記第２工程に戻ることを特徴と
する。
のメモリに対するアクセス制御方法であって、各メモリ
は、少なくとも２つ以上あるメモリグループのいずれか
に分類されており、メモリグループにアクセス指示を行
うとともに、（メモリのアクセス制御とは）独立して制
御されるタイマー手段の出力結果に基づき、該メモリグ
ループのアクセス完了予測タイムを設定する第１工程
と、前記アクセス完了予測タイムに基づき、各メモリグ
ループに対しアクセス可否の判断を順次行う第２工程と
を備えており、前記第２工程においてアクセス可と判断
した場合、前記第２工程を中断して該アクセス可と判断
したメモリグループについて前記第１工程を実施し、前
記第１工程の終了後に前記第２工程に戻ることを特徴と
する。
【００１３】前記複数のメモリは、ＥＥＰＲＯＭ又はフ
ラッシュメモリの少なくともいずれかのＰＲＯＭタイプ
のメモリであることが望ましい。
ラッシュメモリの少なくともいずれかのＰＲＯＭタイプ
のメモリであることが望ましい。
【００１４】本発明のアクセス制御方法は、好適には、
プリンタ本体にインクカートリッジを組み合わせて使用
するプリンタシステムにおいて実装される、複数のメモ
リに対して適用される。この場合、前記複数のメモリの
うち、少なくとも一つはプリンタ本体に実装されてお
り、少なくとも一つはインクカートリッジに実装されて
いることが望ましい。更に、前記メモリには、少なくと
もインクカートリッジのインク消費量又は残量の情報が
記憶されていることが望ましい。
プリンタ本体にインクカートリッジを組み合わせて使用
するプリンタシステムにおいて実装される、複数のメモ
リに対して適用される。この場合、前記複数のメモリの
うち、少なくとも一つはプリンタ本体に実装されてお
り、少なくとも一つはインクカートリッジに実装されて
いることが望ましい。更に、前記メモリには、少なくと
もインクカートリッジのインク消費量又は残量の情報が
記憶されていることが望ましい。
【００１５】本発明のアクセス制御方法は、コンピュー
タにより実施することができるが、そのためのコンピュ
ータプログラムは、ＣＤ−ＲＯＭ、磁気ディスク、半導
体メモリ及び通信ネットワークなどの各種の媒体を通じ
てコンピュータにインストールまたはロードすることが
できる。
タにより実施することができるが、そのためのコンピュ
ータプログラムは、ＣＤ−ＲＯＭ、磁気ディスク、半導
体メモリ及び通信ネットワークなどの各種の媒体を通じ
てコンピュータにインストールまたはロードすることが
できる。
【００１６】本発明のアクセス制御装置は、複数のメモ
リに対するアクセス制御装置であって、メモリにアクセ
ス指示を行うとともに、当該アクセス制御装置とは独立
して制御されるタイマー手段の出力結果に基づき、該メ
モリのアクセス完了予測タイムを設定する第１機能と、
前記アクセス完了予測タイムに基づき、各メモリに対し
アクセス可否の判断を順次行う第２機能とを備え、前記
第２機能の実行時においてアクセス可と判断した場合
に、前記第２機能の実行を中断して該アクセス可と判断
したメモリについて前記第１機能を実行し、前記第１機
能の実行終了後に前記第２機能を再び実行することを特
徴とする。
リに対するアクセス制御装置であって、メモリにアクセ
ス指示を行うとともに、当該アクセス制御装置とは独立
して制御されるタイマー手段の出力結果に基づき、該メ
モリのアクセス完了予測タイムを設定する第１機能と、
前記アクセス完了予測タイムに基づき、各メモリに対し
アクセス可否の判断を順次行う第２機能とを備え、前記
第２機能の実行時においてアクセス可と判断した場合
に、前記第２機能の実行を中断して該アクセス可と判断
したメモリについて前記第１機能を実行し、前記第１機
能の実行終了後に前記第２機能を再び実行することを特
徴とする。
【００１７】また、本発明のアクセス制御装置は、複数
のメモリに対するアクセス制御装置であって、各メモリ
は、少なくとも２つ以上あるメモリグループのいずれか
に分類されており、メモリグループにアクセス指示を行
うとともに、当該アクセス制御装置とは独立して制御さ
れるタイマー手段の出力結果に基づき、該メモリグルー
プのアクセス完了予測タイムを設定する第１機能と、前
記アクセス完了予測タイムに基づき、各メモリグループ
に対しアクセス可否の判断を順次行う第２機能とを備
え、 前記第２機能の実行時においてアクセス可と判断
した場合に、前記第２機能の実行を中断して該アクセス
可と判断したメモリグループについて前記第１機能を実
行し、前記第１機能の実行終了後に前記第２機能を再び
実行することを特徴とする。
のメモリに対するアクセス制御装置であって、各メモリ
は、少なくとも２つ以上あるメモリグループのいずれか
に分類されており、メモリグループにアクセス指示を行
うとともに、当該アクセス制御装置とは独立して制御さ
れるタイマー手段の出力結果に基づき、該メモリグルー
プのアクセス完了予測タイムを設定する第１機能と、前
記アクセス完了予測タイムに基づき、各メモリグループ
に対しアクセス可否の判断を順次行う第２機能とを備
え、 前記第２機能の実行時においてアクセス可と判断
した場合に、前記第２機能の実行を中断して該アクセス
可と判断したメモリグループについて前記第１機能を実
行し、前記第１機能の実行終了後に前記第２機能を再び
実行することを特徴とする。
【００１８】前記複数のメモリは、ＥＥＰＲＯＭ又はフ
ラッシュメモリの少なくともいずれかのＰＲＯＭタイプ
のメモリを含むことが望ましい。
ラッシュメモリの少なくともいずれかのＰＲＯＭタイプ
のメモリを含むことが望ましい。
【００１９】本発明のプリンタシステムは、本発明のア
クセス制御装置を備えていることを特徴とする。
クセス制御装置を備えていることを特徴とする。
【００２０】また、本発明のプリンタシステムは、プリ
ンタ本体にインクカートリッジを組み合わせて使用する
プリンタシステムであって、前記プリンタ本体は、本発
明のアクセス制御装置と、前記複数のメモリのうち少な
くとも一つのメモリと、前記タイマー手段とを備えてお
り、前記インクカートリッジは、前記複数のメモリのう
ち少なくとも一つのメモリを備えていることを特徴とす
る。
ンタ本体にインクカートリッジを組み合わせて使用する
プリンタシステムであって、前記プリンタ本体は、本発
明のアクセス制御装置と、前記複数のメモリのうち少な
くとも一つのメモリと、前記タイマー手段とを備えてお
り、前記インクカートリッジは、前記複数のメモリのう
ち少なくとも一つのメモリを備えていることを特徴とす
る。
【００２１】本発明のプリンタシステムにおいて、前記
メモリには、少なくともインクカートリッジのインク消
費量又は残量の情報が記憶されていることが望ましい。
メモリには、少なくともインクカートリッジのインク消
費量又は残量の情報が記憶されていることが望ましい。
【００２２】
【発明の実施の形態】（第１の実施形態）図面を参照し
て本発明の第１の実施の形態を説明する。図１は、本実
施形態のプリンタ装置１のハードウェア構成を表すブロ
ック図である。プリンタ装置１は、用紙をプリンタ装置
内に供給する給紙フィーダ１０、印字を行なう印刷エン
ジン１１、及び用紙をプリンタ機外に排出する排紙フィ
ーダ１２等により動力機構部２が構成されている。印刷
エンジン１１のキャリッジ（図示せず）には、例えば黒
（Ｂｋ）のインクカートリッジ５が装着されている。
て本発明の第１の実施の形態を説明する。図１は、本実
施形態のプリンタ装置１のハードウェア構成を表すブロ
ック図である。プリンタ装置１は、用紙をプリンタ装置
内に供給する給紙フィーダ１０、印字を行なう印刷エン
ジン１１、及び用紙をプリンタ機外に排出する排紙フィ
ーダ１２等により動力機構部２が構成されている。印刷
エンジン１１のキャリッジ（図示せず）には、例えば黒
（Ｂｋ）のインクカートリッジ５が装着されている。
【００２３】これら動力機構部２を制御するのは、ＣＰ
Ｕ（プロセッサ）１３、ＲＯＭ１４、ＲＡＭ１５、通信
インタフェース１６等からなるプリンタ制御部３であ
る。ＣＰＵ１３は、内部バスを介して各手段１４〜１６
にアクセス可能に構成されており、ホスト装置４から通
信インタフェース１６を介して送られてくる印刷データ
に従い、動力機構部２を制御して実際に印字動作を行な
わせる。
Ｕ（プロセッサ）１３、ＲＯＭ１４、ＲＡＭ１５、通信
インタフェース１６等からなるプリンタ制御部３であ
る。ＣＰＵ１３は、内部バスを介して各手段１４〜１６
にアクセス可能に構成されており、ホスト装置４から通
信インタフェース１６を介して送られてくる印刷データ
に従い、動力機構部２を制御して実際に印字動作を行な
わせる。
【００２４】動力機構部２、プリンタ制御部部３の構成
・動作は原則として従来のプリンタ装置の構成・動作と
同様である。ただし、本プリンタ装置１では、プリンタ
制御部３がＩ／Ｏ手段１７とタイマー手段１８を備えて
いる。また、プリンタ制御部３及びインクカートリッジ
５には、それぞれＰＲＯＭ２０、ＰＲＯＭ２１が実装さ
れている。
・動作は原則として従来のプリンタ装置の構成・動作と
同様である。ただし、本プリンタ装置１では、プリンタ
制御部３がＩ／Ｏ手段１７とタイマー手段１８を備えて
いる。また、プリンタ制御部３及びインクカートリッジ
５には、それぞれＰＲＯＭ２０、ＰＲＯＭ２１が実装さ
れている。
【００２５】Ｉ／Ｏ手段１７は、ＣＰＵ１３がＰＲＯＭ
２０、ＰＲＯＭ２１に対してアクセスする場合における
インターフェースであり、通常のシリアルインターフェ
ースとして構成することができる。
２０、ＰＲＯＭ２１に対してアクセスする場合における
インターフェースであり、通常のシリアルインターフェ
ースとして構成することができる。
【００２６】タイマー手段１８は、クロック発振器等に
基づきＣＰＵ１３とは独立してタイムカウントを行う機
能を備えており、通常のタイマー回路を用いて構成する
ことができる。ＣＰＵ１３は、タイマー手段１８にアク
セスし、タイムカウント値を取得することができる。
基づきＣＰＵ１３とは独立してタイムカウントを行う機
能を備えており、通常のタイマー回路を用いて構成する
ことができる。ＣＰＵ１３は、タイマー手段１８にアク
セスし、タイムカウント値を取得することができる。
【００２７】ＰＲＯＭ２０、２１は、例えばＥＥＰＲＯ
Ｍ、フラッシュメモリなどのＰＲＯＭである。これらＰ
ＲＯＭ２０、２１には、インクカートリッジ５に関する
カートリッジ関連情報（例えば、インク消費量、前回の
クリーニング時期など）が、それぞれ記憶されている。
Ｍ、フラッシュメモリなどのＰＲＯＭである。これらＰ
ＲＯＭ２０、２１には、インクカートリッジ５に関する
カートリッジ関連情報（例えば、インク消費量、前回の
クリーニング時期など）が、それぞれ記憶されている。
【００２８】ここで、２つのＰＲＯＭ２０、２１のスペ
ック（記憶容量、アクセス単位、アクセスに要する時間
など）は設計に応じて決定することができる。ただし、
インクカートリッジはプリンタ装置自体と比較して安価
に量産されるものであることから、インクカートリッジ
に実装されるＰＲＯＭ２１は、プリンタ装置に実装され
るＰＲＯＭ２０よりも低価格・低容量のＰＲＯＭを用い
ることが望ましい。
ック（記憶容量、アクセス単位、アクセスに要する時間
など）は設計に応じて決定することができる。ただし、
インクカートリッジはプリンタ装置自体と比較して安価
に量産されるものであることから、インクカートリッジ
に実装されるＰＲＯＭ２１は、プリンタ装置に実装され
るＰＲＯＭ２０よりも低価格・低容量のＰＲＯＭを用い
ることが望ましい。
【００２９】そこで、以降の説明では、ＰＲＯＭ２１が
ＰＲＯＭ２０よりも低容量であることを前提とし、同一
のデータについて、ＰＲＯＭ２０には例えば２４ビット
長ので、ＰＲＯＭ２１には例えば８ビット長（２４ビッ
ト長の上位８ビット）で記憶するものとする。
ＰＲＯＭ２０よりも低容量であることを前提とし、同一
のデータについて、ＰＲＯＭ２０には例えば２４ビット
長ので、ＰＲＯＭ２１には例えば８ビット長（２４ビッ
ト長の上位８ビット）で記憶するものとする。
【００３０】ＣＰＵ１３は、ＰＲＯＭ２０、２１に対し
て、Ｉ／Ｏ手段１７を介してアクセス可能に構成されて
いる。また、ＲＡＭ１５には、プリンタ制御のために使
用される領域等に加え、ＰＲＯＭ２０、２１のためのバ
ックアップ領域３０、３１が設定されている。
て、Ｉ／Ｏ手段１７を介してアクセス可能に構成されて
いる。また、ＲＡＭ１５には、プリンタ制御のために使
用される領域等に加え、ＰＲＯＭ２０、２１のためのバ
ックアップ領域３０、３１が設定されている。
【００３１】以下に、ＣＰＵ１３が実行するＰＲＯＭ２
０、２１に対するアクセス制御処理について説明する。
なお、各ステップは処理内容に矛盾を生じない範囲で任
意に順番を変更して実行することができる。
０、２１に対するアクセス制御処理について説明する。
なお、各ステップは処理内容に矛盾を生じない範囲で任
意に順番を変更して実行することができる。
【００３２】（アクセス制御処理の全体概要）最初に、
図２を参照して、ＰＲＯＭ２０、２１に対するアクセス
制御処理の全体概要を説明する。
図２を参照して、ＰＲＯＭ２０、２１に対するアクセス
制御処理の全体概要を説明する。
【００３３】ＣＰＵ１３は、プリンタ装置の電源スイッ
チがＯＮされた場合、Ｉ／Ｏ手段１７を介してＰＲＯＭ
２０、２１からそれぞれカートリッジ関連情報を読み出
し、バックアップ領域３０、３１に書き込む（Ｓ１０
０）。
チがＯＮされた場合、Ｉ／Ｏ手段１７を介してＰＲＯＭ
２０、２１からそれぞれカートリッジ関連情報を読み出
し、バックアップ領域３０、３１に書き込む（Ｓ１０
０）。
【００３４】次に、ＣＰＵ１３は、カートリッジ関連情
報の各データごとに、バックアップ領域３０に書き込ま
れたデータの上位８ビットと、バックアップ領域３１に
書き込まれたデータとを比較する（Ｓ１０１）。
報の各データごとに、バックアップ領域３０に書き込ま
れたデータの上位８ビットと、バックアップ領域３１に
書き込まれたデータとを比較する（Ｓ１０１）。
【００３５】ここで、ＰＲＯＭ２０、２１には、後述す
る書き込み制御処理により、同一のカートリッジ関連情
報が書き込まれるため、原則としてバックアップ領域３
０、３１の記憶内容も一致するはずである。逆に一致し
ない場合は、インクカートリッジ５（すなわちＰＲＯＭ
２１）が別のものに交換されたためであると考えること
ができる。
る書き込み制御処理により、同一のカートリッジ関連情
報が書き込まれるため、原則としてバックアップ領域３
０、３１の記憶内容も一致するはずである。逆に一致し
ない場合は、インクカートリッジ５（すなわちＰＲＯＭ
２１）が別のものに交換されたためであると考えること
ができる。
【００３６】上記考えに基づき、本実施形態では、バッ
クアップ領域３０、３１の記憶内容が一致する場合、イ
ンクカートリッジは前回の電源ＯＦＦ時以降に交換され
ていないと判断し、より精度の高い２４ビット長データ
（ＰＲＯＭ２０に記憶されていたカートリッジ関連情
報）を参照すべく、バックアップ領域３０を参照対象と
して選択する（Ｓ１０２）。
クアップ領域３０、３１の記憶内容が一致する場合、イ
ンクカートリッジは前回の電源ＯＦＦ時以降に交換され
ていないと判断し、より精度の高い２４ビット長データ
（ＰＲＯＭ２０に記憶されていたカートリッジ関連情
報）を参照すべく、バックアップ領域３０を参照対象と
して選択する（Ｓ１０２）。
【００３７】一方、バックアップ領域２０、２１の記憶
内容が一致しない場合、インクカートリッジが前回の電
源ＯＦＦ時以降に交換されている判断し、交換後のイン
クカートリッジの情報（ＰＲＯＭ２１に記憶されていた
カートリッジ関連情報）を参照すべく、バックアップ領
域３１を参照対象として選択する（Ｓ１０３）。
内容が一致しない場合、インクカートリッジが前回の電
源ＯＦＦ時以降に交換されている判断し、交換後のイン
クカートリッジの情報（ＰＲＯＭ２１に記憶されていた
カートリッジ関連情報）を参照すべく、バックアップ領
域３１を参照対象として選択する（Ｓ１０３）。
【００３８】ＣＰＵ１３は、ホスト装置４から通信イン
タフェース１６を介して制御コマンド、印刷データ等を
受け取り、印刷制御処理（制御コマンド解析処理、印刷
ジョブ制御処理、印刷エンジン制御処理等）を実行す
る。そして、動力機構部２において算出されるインク消
費量等に基づき、参照対象として選択したバックアップ
領域の記憶内容を更新する（Ｓ１０４）。
タフェース１６を介して制御コマンド、印刷データ等を
受け取り、印刷制御処理（制御コマンド解析処理、印刷
ジョブ制御処理、印刷エンジン制御処理等）を実行す
る。そして、動力機構部２において算出されるインク消
費量等に基づき、参照対象として選択したバックアップ
領域の記憶内容を更新する（Ｓ１０４）。
【００３９】ＣＰＵ１３は、プリンタ装置１の電源スイ
ッチがＯＦＦされた場合、ＰＲＯＭアクセス可能期間Ｔ
を利用して、参照対象として選択したバックアップ領域
に記憶されるカートリッジ関連情報に基づき、Ｉ／Ｏ手
段１７を介してＰＲＯＭ２０、２１に書き込み指示情報
を出力する（Ｓ１０５：書き込み制御処理）。書き込み
指示情報（アクセス指示情報）は、例えば、書き込み指
示であることを示す命令コード、ＰＲＯＭにおける書き
込み先アドレス、カートリッジ関連情報に含まれるデー
タ、を含んで構成される。
ッチがＯＦＦされた場合、ＰＲＯＭアクセス可能期間Ｔ
を利用して、参照対象として選択したバックアップ領域
に記憶されるカートリッジ関連情報に基づき、Ｉ／Ｏ手
段１７を介してＰＲＯＭ２０、２１に書き込み指示情報
を出力する（Ｓ１０５：書き込み制御処理）。書き込み
指示情報（アクセス指示情報）は、例えば、書き込み指
示であることを示す命令コード、ＰＲＯＭにおける書き
込み先アドレス、カートリッジ関連情報に含まれるデー
タ、を含んで構成される。
【００４０】この後、ＰＲＯＭアクセス可能期間Ｔが経
過した時点でロジック電源がＯＦＦとなり、次いで主電
源がＯＦＦとなることで、プリンタ装置１は電気的に停
止する。
過した時点でロジック電源がＯＦＦとなり、次いで主電
源がＯＦＦとなることで、プリンタ装置１は電気的に停
止する。
【００４１】（書き込み制御処理）次に、図３を参照し
て、上記Ｓ１０５の書き込み制御処理について詳細に説
明する。図に示すように、書き込み制御処理は、初期設
定処理、アクセス判断処理、書き込み指示出力処理を含
んで構成される。
て、上記Ｓ１０５の書き込み制御処理について詳細に説
明する。図に示すように、書き込み制御処理は、初期設
定処理、アクセス判断処理、書き込み指示出力処理を含
んで構成される。
【００４２】（初期設定処理）まず、ＣＰＵ１３は初期
設定処理を実行する（Ｓ２００〜Ｓ２０１）。具体的に
は、ＰＲＯＭ２０に対応する書き込み完了チェック変数
ＴＵＰ０、ＰＲＯＭ２１に対応する書き込み完了チェッ
ク変数ＴＵＰ１に、初期値として０以下の値をセットす
る（Ｓ２００）。また、ＰＲＯＭ２０に対する書き込み
指示回数変数Ｎ０、ＰＲＯＭ２１に対する書き込み指示
回数変数Ｎ１に、それぞれ（ＰＲＯＭに書き込むカート
リッジ関連情報の全データ長／ＰＲＯＭのアクセス単
位）をセットする（Ｓ２０１）。
設定処理を実行する（Ｓ２００〜Ｓ２０１）。具体的に
は、ＰＲＯＭ２０に対応する書き込み完了チェック変数
ＴＵＰ０、ＰＲＯＭ２１に対応する書き込み完了チェッ
ク変数ＴＵＰ１に、初期値として０以下の値をセットす
る（Ｓ２００）。また、ＰＲＯＭ２０に対する書き込み
指示回数変数Ｎ０、ＰＲＯＭ２１に対する書き込み指示
回数変数Ｎ１に、それぞれ（ＰＲＯＭに書き込むカート
リッジ関連情報の全データ長／ＰＲＯＭのアクセス単
位）をセットする（Ｓ２０１）。
【００４３】（アクセス判断処理）次に、ＣＰＵ１３は
アクセス判断処理（Ｓ２０２〜Ｓ２０４）を実行する。
最初に、ＰＲＯＭに対する書き込みが全て終了している
かどうかを判断する（Ｓ２０２）。具体的には、Ｎ０＝
Ｎ１＝０となる場合に書き込みが全て完了していると判
断し、その場合は、アクセス判断処理を終了する（Ｓ２
０２：ＹＥＳ）。
アクセス判断処理（Ｓ２０２〜Ｓ２０４）を実行する。
最初に、ＰＲＯＭに対する書き込みが全て終了している
かどうかを判断する（Ｓ２０２）。具体的には、Ｎ０＝
Ｎ１＝０となる場合に書き込みが全て完了していると判
断し、その場合は、アクセス判断処理を終了する（Ｓ２
０２：ＹＥＳ）。
【００４４】一方、Ｎ０、Ｎ１のいずれかが０でない場
合は、ＰＲＯＭ２０に対してアクセス可能かどうかを判
断する（Ｓ２０３）。具体的には、タイマー手段１８に
アクセスしてタイマーカウント値を取得し、（Ｎ０≠
０）かつ（タイマーカウント値＞ＴＵＰ０）となる場合
に、ＰＲＯＭ２０に対してアクセス可能と判断する。ア
クセス可能と判断した場合、アクセス判断処理を中断
し、ＰＲＯＭ２０を対象としてアクセス指示処理に移行
する（Ｓ２０３：ＹＥＳ）。
合は、ＰＲＯＭ２０に対してアクセス可能かどうかを判
断する（Ｓ２０３）。具体的には、タイマー手段１８に
アクセスしてタイマーカウント値を取得し、（Ｎ０≠
０）かつ（タイマーカウント値＞ＴＵＰ０）となる場合
に、ＰＲＯＭ２０に対してアクセス可能と判断する。ア
クセス可能と判断した場合、アクセス判断処理を中断
し、ＰＲＯＭ２０を対象としてアクセス指示処理に移行
する（Ｓ２０３：ＹＥＳ）。
【００４５】一方、ＰＲＯＭ２０に対してアクセス可能
でないと判断した場合は、ＰＲＯＭ２１に対してアクセ
ス可能かどうかを判断する（Ｓ２０４）。具体的には、
タイマー手段８にアクセスしてタイマーカウント値を取
得し、（Ｎ１≠０）かつ（タイマーカウント値＞ＴＵＰ
１）となる場合に、ＰＲＯＭ２１に対してアクセス可能
と判断する。アクセス可能と判断した場合、アクセス判
断処理を中断し、ＰＲＯＭ２１を対象としてアクセス指
示処理に移行する（Ｓ２０４：ＹＥＳ）。
でないと判断した場合は、ＰＲＯＭ２１に対してアクセ
ス可能かどうかを判断する（Ｓ２０４）。具体的には、
タイマー手段８にアクセスしてタイマーカウント値を取
得し、（Ｎ１≠０）かつ（タイマーカウント値＞ＴＵＰ
１）となる場合に、ＰＲＯＭ２１に対してアクセス可能
と判断する。アクセス可能と判断した場合、アクセス判
断処理を中断し、ＰＲＯＭ２１を対象としてアクセス指
示処理に移行する（Ｓ２０４：ＹＥＳ）。
【００４６】一方、ＰＲＯＭ２１に対してアクセス可能
でないと判断した場合は、Ｓ２０２に戻る。
でないと判断した場合は、Ｓ２０２に戻る。
【００４７】（アクセス指示処理）Ｓ２０３、Ｓ２０４
において各ＰＲＯＭに対してアクセス可能と判断した場
合、ＣＰＵ１３は、アクセス判断処理を中断して（すな
わちアクセス判断処理とは排他的に）、アクセス指示処
理（Ｓ３００〜Ｓ３０２）を実行する。
において各ＰＲＯＭに対してアクセス可能と判断した場
合、ＣＰＵ１３は、アクセス判断処理を中断して（すな
わちアクセス判断処理とは排他的に）、アクセス指示処
理（Ｓ３００〜Ｓ３０２）を実行する。
【００４８】ＰＲＯＭ２０を対象とする場合を例に説明
すると、まず参照対象として選択したバックアップ領域
からカートリッジ関連情報をアクセス単位分だけ読み出
し、Ｉ／Ｏ手段１７を介してＰＲＯＭ２０に対して書き
込み指示情報を出力する（Ｓ３００）。
すると、まず参照対象として選択したバックアップ領域
からカートリッジ関連情報をアクセス単位分だけ読み出
し、Ｉ／Ｏ手段１７を介してＰＲＯＭ２０に対して書き
込み指示情報を出力する（Ｓ３００）。
【００４９】そして、タイマー手段１８にアクセスして
タイマーカウント値を取得し、変数ＴＵＰ０に（タイマ
ーカウント値＋時間Ｘ）をセットする（Ｓ３０１）。こ
こで、時間Ｘは、ＰＲＯＭ２０に対して書き込み指示情
報を出力した後、ＰＲＯＭ２０からアクセス完了信号が
出力されるまでに要する時間である。これにより、変数
ＴＵＰ０には、書き込みが完了する時刻の予測値（書き
込み完了予測タイム）が格納されることになる。
タイマーカウント値を取得し、変数ＴＵＰ０に（タイマ
ーカウント値＋時間Ｘ）をセットする（Ｓ３０１）。こ
こで、時間Ｘは、ＰＲＯＭ２０に対して書き込み指示情
報を出力した後、ＰＲＯＭ２０からアクセス完了信号が
出力されるまでに要する時間である。これにより、変数
ＴＵＰ０には、書き込みが完了する時刻の予測値（書き
込み完了予測タイム）が格納されることになる。
【００５０】次に、変数Ｎ０から１を減算し（Ｓ３０
２）、その後、アクセス判断処理の中断時点（又はアク
セス判断処理のＳ２０３）に戻る。なお、ＰＲＯＭ２１
を対象とする場合も原則として同様に構成することがで
きる。
２）、その後、アクセス判断処理の中断時点（又はアク
セス判断処理のＳ２０３）に戻る。なお、ＰＲＯＭ２１
を対象とする場合も原則として同様に構成することがで
きる。
【００５１】（従来のアクセス制御方法と比較）ここ
で、ＰＲＯＭ２０は８ビット単位でアクセス可能であ
り、ＰＲＯＭ２０に関する前記時間Ｘは１０ｍｓである
とする。一方、ＰＲＯＭ２１は１ビット単位でアクセス
可能であり、ＰＲＯＭ２１に関する前記時間Ｘは３ｍｓ
であるとする。また、ＰＲＯＭ２０に書き込むカートリ
ッジ関連情報の全データ長は２４ビット、ＰＲＯＭ２１
は８ビットであるとする。
で、ＰＲＯＭ２０は８ビット単位でアクセス可能であ
り、ＰＲＯＭ２０に関する前記時間Ｘは１０ｍｓである
とする。一方、ＰＲＯＭ２１は１ビット単位でアクセス
可能であり、ＰＲＯＭ２１に関する前記時間Ｘは３ｍｓ
であるとする。また、ＰＲＯＭ２０に書き込むカートリ
ッジ関連情報の全データ長は２４ビット、ＰＲＯＭ２１
は８ビットであるとする。
【００５２】かかる条件のもとで、従来のアクセス制御
方法と本発明のアクセス制御方法を以下に比較する。
方法と本発明のアクセス制御方法を以下に比較する。
【００５３】従来のシーケンシャルなアクセス制御方法
では、ＰＲＯＭ２０に対する書き込みが完了してから、
ＰＲＯＭ２１に対して書き込みを行うこととなるため、
書き込み指示情報を出力するタイミングは図４（ａ）に
示すようになる。図において、白丸がＰＲＯＭ２０へ書
き込み情報を出力するタイミングを、黒丸がＰＲＯＭ２
１へ書き込み情報を出力するタイミングを表す。
では、ＰＲＯＭ２０に対する書き込みが完了してから、
ＰＲＯＭ２１に対して書き込みを行うこととなるため、
書き込み指示情報を出力するタイミングは図４（ａ）に
示すようになる。図において、白丸がＰＲＯＭ２０へ書
き込み情報を出力するタイミングを、黒丸がＰＲＯＭ２
１へ書き込み情報を出力するタイミングを表す。
【００５４】この場合の全書き込み時間ｔは、ＰＲＯＭ
２０に対する書き込み指示回数×ＰＲＯＭ２０の時間Ｘ
＋ＰＲＯＭ２１に対する書き込み指示回数×ＰＲＯＭ２
１の時間Ｘで与えられ、約５４（＝（２４／８）×１０
＋（８／１）×３）［ｍｓ］となる。ただし、書き込み
指示情報の出力に要する時間はマイクロ秒オーダであ
り、時間Ｘに比較し十分に短いため、上記計算では考慮
していない。
２０に対する書き込み指示回数×ＰＲＯＭ２０の時間Ｘ
＋ＰＲＯＭ２１に対する書き込み指示回数×ＰＲＯＭ２
１の時間Ｘで与えられ、約５４（＝（２４／８）×１０
＋（８／１）×３）［ｍｓ］となる。ただし、書き込み
指示情報の出力に要する時間はマイクロ秒オーダであ
り、時間Ｘに比較し十分に短いため、上記計算では考慮
していない。
【００５５】従って、従来のシーケンシャルなアクセス
制御方法では、ＰＲＯＭアクセス可能期間Ｔとして５４
ｍｓ以上の期間を確保する必要がある。
制御方法では、ＰＲＯＭアクセス可能期間Ｔとして５４
ｍｓ以上の期間を確保する必要がある。
【００５６】一方、本発明のアクセス制御方法では、ア
クセス判断処理とアクセス指示処理を分離し、両処理を
切り替えて実行する構成を取ることにより、一つのＰＲ
ＯＭに対してアクセス指示を出力した後、そのＰＲＯＭ
からのアクセス完了信号を待つことなく、他のＰＲＯＭ
に対してアクセス指示を行うことが可能となる。その結
果、書き込み指示情報を出力するタイミングに関し、図
４（ｂ）に示すように実質的に並列化を図ることができ
る。
クセス判断処理とアクセス指示処理を分離し、両処理を
切り替えて実行する構成を取ることにより、一つのＰＲ
ＯＭに対してアクセス指示を出力した後、そのＰＲＯＭ
からのアクセス完了信号を待つことなく、他のＰＲＯＭ
に対してアクセス指示を行うことが可能となる。その結
果、書き込み指示情報を出力するタイミングに関し、図
４（ｂ）に示すように実質的に並列化を図ることができ
る。
【００５７】この場合の全書き込み時間ｔは、図に示す
ように、ほぼＰＲＯＭ２０に対する書き込み時間のみに
よって決まり、約３０（＝（２４／８）×１０）［ｍ
ｓ］となる。
ように、ほぼＰＲＯＭ２０に対する書き込み時間のみに
よって決まり、約３０（＝（２４／８）×１０）［ｍ
ｓ］となる。
【００５８】従って、本発明のアクセス制御方法では、
ＰＲＯＭアクセス可能期間Ｔとして約３０ｍｓ程度を確
保すればよく、従来のアクセス制御方法と比較して大幅
に短縮することができる。
ＰＲＯＭアクセス可能期間Ｔとして約３０ｍｓ程度を確
保すればよく、従来のアクセス制御方法と比較して大幅
に短縮することができる。
【００５９】（変形例）次に、第１実施形態の変形例を
説明する。図５は、本変形例のプリンタ装置１０のハー
ドウェア構成を表すブロック図である。本変形例は、第
１実施形態と同様の構成を備えるが、印刷エンジン１１
のキャリッジ（図示せず）に、黒（Ｂｋ）のインクカー
トリッジ５、シアン、マゼンタ、イエロー３色（ＣＭ
Ｙ）のインクカートリッジ６が装着されており、各カー
トリッジ５、６には、ＰＲＯＭ２１０、ＰＲＯＭ２１１
が実装されている点で異なる。
説明する。図５は、本変形例のプリンタ装置１０のハー
ドウェア構成を表すブロック図である。本変形例は、第
１実施形態と同様の構成を備えるが、印刷エンジン１１
のキャリッジ（図示せず）に、黒（Ｂｋ）のインクカー
トリッジ５、シアン、マゼンタ、イエロー３色（ＣＭ
Ｙ）のインクカートリッジ６が装着されており、各カー
トリッジ５、６には、ＰＲＯＭ２１０、ＰＲＯＭ２１１
が実装されている点で異なる。
【００６０】ここで、ＰＲＯＭ３０には、インクカート
リッジ５及び６に関するカートリッジ関連情報が記憶さ
れている。一方、ＰＲＯＭ２１０にはインクカートリッ
ジ５に関するカートリッジ関連情報が、ＰＲＯＭ２１１
にはインクカートリッジ６に関するカートリッジ関連情
報が記憶されている。
リッジ５及び６に関するカートリッジ関連情報が記憶さ
れている。一方、ＰＲＯＭ２１０にはインクカートリッ
ジ５に関するカートリッジ関連情報が、ＰＲＯＭ２１１
にはインクカートリッジ６に関するカートリッジ関連情
報が記憶されている。
【００６１】本変形例では、ＰＲＯＭ２０はメモリグル
ープ２０’を、ＰＲＯＭ２１０及び２１１はメモリグル
ープ２１’を構成する。本変形例のアクセス制御処理で
は、アクセス可能かどうかの判断はメモリグループ単位
で実行される。すなわち、第１実施形態のアクセス制御
処理において、ＰＲＯＭ２０をメモリグループ２０’
に、ＰＲＯＭ２１をメモリグループ２１’と置き換える
ことにより、本変形例におけるアクセス制御処理を実現
することができる。ただし、メモリグループ２１’に対
してアクセス指示を行う場合は、ＰＲＯＭ２１０又は２
１１を指定する情報をアクセス指示情報に含めておく必
要がある。なお、メモリグループ内の各ＰＲＯＭに対し
ては、ＰＲＯＭ２１０にする書き込みが完了してから、
ＰＲＯＭ２１１に対して書き込みを行うというように、
従来と同様にシーケンシャルなアクセス制御が適用され
る。
ープ２０’を、ＰＲＯＭ２１０及び２１１はメモリグル
ープ２１’を構成する。本変形例のアクセス制御処理で
は、アクセス可能かどうかの判断はメモリグループ単位
で実行される。すなわち、第１実施形態のアクセス制御
処理において、ＰＲＯＭ２０をメモリグループ２０’
に、ＰＲＯＭ２１をメモリグループ２１’と置き換える
ことにより、本変形例におけるアクセス制御処理を実現
することができる。ただし、メモリグループ２１’に対
してアクセス指示を行う場合は、ＰＲＯＭ２１０又は２
１１を指定する情報をアクセス指示情報に含めておく必
要がある。なお、メモリグループ内の各ＰＲＯＭに対し
ては、ＰＲＯＭ２１０にする書き込みが完了してから、
ＰＲＯＭ２１１に対して書き込みを行うというように、
従来と同様にシーケンシャルなアクセス制御が適用され
る。
【００６２】メモリグループを構成することの利点を説
明する。例えばＩ／Ｏ手段１７が４ラインで接続するシ
リアルインターフェースであるとすると、メモリグルー
プを導入せずに各ＰＲＯＭに直接アクセスする構成とし
た場合、プリンタ制御部とインクカートリッジを接続す
る信号線は（４×ＰＲＯＭ数）となる。キャリッジ動作
等の観点から信号線数はなるべく少なくすべきである
が、上記のような構成では、インクカートリッジ数に応
じて信号線も増えてしまい好ましくない。
明する。例えばＩ／Ｏ手段１７が４ラインで接続するシ
リアルインターフェースであるとすると、メモリグルー
プを導入せずに各ＰＲＯＭに直接アクセスする構成とし
た場合、プリンタ制御部とインクカートリッジを接続す
る信号線は（４×ＰＲＯＭ数）となる。キャリッジ動作
等の観点から信号線数はなるべく少なくすべきである
が、上記のような構成では、インクカートリッジ数に応
じて信号線も増えてしまい好ましくない。
【００６３】これに対し、本変形例のようにメモリグル
ープを導入してアクセスする構成とした場合、プリンタ
制御部とインクカートリッジを接続する信号線は（４×
メモリグループ数）となり、上記問題を回避することが
可能となる。
ープを導入してアクセスする構成とした場合、プリンタ
制御部とインクカートリッジを接続する信号線は（４×
メモリグループ数）となり、上記問題を回避することが
可能となる。
【００６４】（第２の実施形態）次に、本発明の第２の
実施の形態について説明する。第２の実施形態は、アク
セス制御プログラムを記録した記録媒体を備える。この
記録媒体はＣＤ−ＲＯＭ、磁気ディスク、半導体メモリ
その他の記録媒体であってよく、プリンタ用カードやプ
リンタ用オプションボードとして流通する場合も含む。
実施の形態について説明する。第２の実施形態は、アク
セス制御プログラムを記録した記録媒体を備える。この
記録媒体はＣＤ−ＲＯＭ、磁気ディスク、半導体メモリ
その他の記録媒体であってよく、プリンタ用カードやプ
リンタ用オプションボードとして流通する場合も含む。
【００６５】アクセス制御プログラムは記録媒体から情
報処理装置に読み込まれ、情報処理装置の動作を制御す
る。情報処理装置はアクセス制御プログラムの制御によ
り、図１におけるプリンタ制御部による処理と同一の処
理を実行する。
報処理装置に読み込まれ、情報処理装置の動作を制御す
る。情報処理装置はアクセス制御プログラムの制御によ
り、図１におけるプリンタ制御部による処理と同一の処
理を実行する。
【００６６】（その他）なお、本発明は上記実施形態に
限定されることなく、種々に変形して適用することが可
能である。例えば、通常の電源ＯＮ／ＯＦＦ動作時にお
いて、カートリッジ関連情報のうち所定の情報（例えば
インク消費量）についてのみ読み出し／書き込みを行う
ように構成してもよい。電源ＯＦＦ時に書き込む情報を
減らすことで、より全書き込み時間ｔ、ひいては期間Ｔ
を短くすることが可能となるからである。
限定されることなく、種々に変形して適用することが可
能である。例えば、通常の電源ＯＮ／ＯＦＦ動作時にお
いて、カートリッジ関連情報のうち所定の情報（例えば
インク消費量）についてのみ読み出し／書き込みを行う
ように構成してもよい。電源ＯＦＦ時に書き込む情報を
減らすことで、より全書き込み時間ｔ、ひいては期間Ｔ
を短くすることが可能となるからである。
【００６７】また、本発明のアクセス制御方法は、プリ
ンタ装置におけるメモリアクセス制御に限定されるもの
ではない。複数のＰＲＯＭを実装しており、これらのＰ
ＲＯＭに対してアクセス制御を行うことが要求される構
成であれば、同様に適用することができる。
ンタ装置におけるメモリアクセス制御に限定されるもの
ではない。複数のＰＲＯＭを実装しており、これらのＰ
ＲＯＭに対してアクセス制御を行うことが要求される構
成であれば、同様に適用することができる。
【００６８】
【発明の効果】本発明の構成によれば、ＰＲＯＭに対し
てアクセス可能かどうかを判断するアクセス判断処理
と、ＰＲＯＭに対してアクセス指示情報を出力するアク
セス指示処理とを分離し、両処理を切り替えて実行する
ようにしているため、複数のＰＲＯＭにアクセスする場
合であっても、ＰＲＯＭアクセス可能期間Ｔを大きく増
加させることなく、効率よくメモリアクセス制御を行う
ことができる。
てアクセス可能かどうかを判断するアクセス判断処理
と、ＰＲＯＭに対してアクセス指示情報を出力するアク
セス指示処理とを分離し、両処理を切り替えて実行する
ようにしているため、複数のＰＲＯＭにアクセスする場
合であっても、ＰＲＯＭアクセス可能期間Ｔを大きく増
加させることなく、効率よくメモリアクセス制御を行う
ことができる。
【図１】 第１の実施形態におけるプリンタ装置の構成
を示すブロック図である。
を示すブロック図である。
【図２】 アクセス制御処理の流れを示すフローチャー
トである。
トである。
【図３】 書き込み制御処理の流れを示すフローチャー
トである。
トである。
【図４】 書き込み指示情報を出力するタイミングを説
明するための図である。
明するための図である。
【図５】 第１の実施形態の変形例におけるプリンタ装
置の構成を示すブロック図である。
置の構成を示すブロック図である。
【図６】 ＰＲＯＭアクセス可能期間について説明する
ための図である。
ための図である。
１ プリンタ装置 ２ 動力機構部 ３ プリンタ制御部 ４ ホスト装置 ５、６ インクカートリッジ １０ 給紙機構 １１ 印刷エンジン １２ 排紙機構 １３ ＣＰＵ １４ ＲＯＭ １５ ＲＡＭ １６ 通信インターフェース １７ Ｉ／Ｏ手段 １８ タイマー手段 ２０、２１、２１０、２１１ ＰＲＯＭ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｇ０６Ｆ 12/06 ５５０ Ｂ４１Ｊ 3/04 １０２Ｚ Ｆターム(参考） 2C056 EA24 EA29 EB02 EB38 EB50 EC02 EC19 EC28 2C061 AQ05 AR01 HJ10 HK19 HV14 HX10 2C087 AC07 BA14 BC02 BC16 2C187 AC08 5B060 CA12 CC02 MM02 MM03
Claims (13)
- 【請求項１】 複数のメモリに対するアクセス制御方法
であって、 メモリに対しアクセス指示を行うとともに、独立して制
御されるタイマー手段の出力結果に基づき、該メモリの
アクセス完了予測タイムを設定する第１工程と、 前記アクセス完了予測タイムに基づき、各メモリに対し
アクセス可否の判断を順次行う第２工程とを備えてお
り、 前記第２工程においてアクセス可と判断した場合に、前
記第２工程を中断して該アクセス可と判断したメモリに
ついて前記第１工程を実施し、前記第１工程の終了後に
前記第２工程に戻ることを特徴とするアクセス制御方
法。 - 【請求項２】 複数のメモリに対するアクセス制御方法
であって、 各メモリは、少なくとも２つ以上あるメモリグループの
いずれかに分類されており、 メモリグループにアクセス指示を行うとともに、独立し
て制御されるタイマー手段の出力結果に基づき、該メモ
リグループのアクセス完了予測タイムを設定する第１工
程と、 前記アクセス完了予測タイムに基づき、各メモリグルー
プに対しアクセス可否の判断を順次行う第２工程とを備
えており、 前記第２工程においてアクセス可と判断した場合、前記
第２工程を中断して該アクセス可と判断したメモリグル
ープについて前記第１工程を実施し、前記第１工程の終
了後に前記第２工程に戻ることを特徴とするアクセス制
御方法。 - 【請求項３】 前記複数のメモリは、ＥＥＰＲＯＭ又は
フラッシュメモリの少なくともいずれかのＰＲＯＭタイ
プのメモリを含むことを特徴とする請求項１又は２記載
のアクセス制御方法。 - 【請求項４】 前記アクセス制御方法は、プリンタ本体
にインクカートリッジを組み合わせて使用するプリンタ
システムにおいて実装される、複数のメモリに対するア
クセス制御方法であり、 前記複数のメモリのうち、少なくとも一つはプリンタ本
体に実装されており、少なくとも一つはインクカートリ
ッジに実装されていることを特徴とする請求項１乃至３
のいずれか１項に記載のアクセス制御方法。 - 【請求項５】 前記メモリには、少なくともインクカー
トリッジのインク消費量又は残量の情報が記憶されてい
ることを特徴とする請求項４記載のアクセス制御方法。 - 【請求項６】 複数のメモリに対するアクセス制御装置
であって、 メモリにアクセス指示を行うとともに、当該アクセス制
御装置とは独立して制御されるタイマー手段の出力結果
に基づき、該メモリのアクセス完了予測タイムを設定す
る第１機能と、 前記アクセス完了予測タイムに基づき、各メモリに対し
アクセス可否の判断を順次行う第２機能と、 前記第２機能の実行時においてアクセス可と判断した場
合に、前記第２機能の実行を中断して該アクセス可と判
断したメモリについて前記第１機能を実行し、前記第１
機能の実行終了後に前記第２機能を再び実行することを
特徴とするアクセス制御装置。 - 【請求項７】 複数のメモリに対するアクセス制御装置
であって、 各メモリは、少なくとも２つ以上あるメモリグループの
いずれかに分類されており、 メモリグループにアクセス指示を行うとともに、当該ア
クセス制御装置とは独立して制御されるタイマー手段の
出力結果に基づき、該メモリグループのアクセス完了予
測タイムを設定する第１機能と、 前記アクセス完了予測タイムに基づき、各メモリグルー
プに対しアクセス可否の判断を順次行う第２機能と、 前記第２機能の実行時においてアクセス可と判断した場
合に、前記第２機能の実行を中断して該アクセス可と判
断したメモリグループについて前記第１機能を実行し、
前記第１機能の実行終了後に前記第２機能を再び実行す
ることを特徴とするアクセス制御装置。 - 【請求項８】 前記複数のメモリは、ＥＥＰＲＯＭ又は
フラッシュメモリの少なくともいずれかのＰＲＯＭタイ
プのメモリを含むことを特徴とする請求項６又は７記載
のアクセス制御装置。 - 【請求項９】 請求項６乃至８のいずれか１項に記載の
アクセス制御装置を備えていることを特徴とするプリン
タシステム。 - 【請求項１０】 プリンタ本体にインクカートリッジを
組み合わせて使用するプリンタシステムであって、 前記プリンタ本体は、請求項６乃至８のいずれか１項に
記載のアクセス制御装置と、前記複数のメモリのうち少
なくとも一つのメモリと、前記タイマー手段とを備えて
おり、 前記インクカートリッジは、前記複数のメモリのうち少
なくとも一つのメモリを備えていることを特徴とするプ
リンタシステム。 - 【請求項１１】 前記メモリには、少なくともインクカ
ートリッジのインク消費量又は残量の情報が記憶されて
いることを特徴とする請求項９又は１０記載のプリンタ
システム。 - 【請求項１２】 請求項１乃至５のいずれか一項に記載
のアクセス制御方法をコンピュータで実行させるための
プログラム。 - 【請求項１３】 請求項１乃至５のいずれか一項に記載
のアクセス制御方法をコンピュータで実行させるための
プログラムを格納したコンピュータ読み取り可能な記録
媒体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001080331A JP2002278824A (ja) | 2001-03-21 | 2001-03-21 | アクセス制御方法及びアクセス制御装置、プリンタシステム、並びにコンピュータが読出し可能なプログラムを格納した記憶媒体 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001080331A JP2002278824A (ja) | 2001-03-21 | 2001-03-21 | アクセス制御方法及びアクセス制御装置、プリンタシステム、並びにコンピュータが読出し可能なプログラムを格納した記憶媒体 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002278824A true JP2002278824A (ja) | 2002-09-27 |
Family
ID=18936630
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001080331A Pending JP2002278824A (ja) | 2001-03-21 | 2001-03-21 | アクセス制御方法及びアクセス制御装置、プリンタシステム、並びにコンピュータが読出し可能なプログラムを格納した記憶媒体 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002278824A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101455085B1 (ko) * | 2006-09-18 | 2014-10-27 | 샌디스크 아이엘 엘티디 | 저장 오퍼레이션에 대한 완료 시간을 추정하는 방법 및 저장 디바이스 |
-
2001
- 2001-03-21 JP JP2001080331A patent/JP2002278824A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101455085B1 (ko) * | 2006-09-18 | 2014-10-27 | 샌디스크 아이엘 엘티디 | 저장 오퍼레이션에 대한 완료 시간을 추정하는 방법 및 저장 디바이스 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4081963B2 (ja) | 記憶装置および記憶装置に対するアクセス方法 | |
| JP2011095916A (ja) | 電子機器 | |
| JPH10320512A (ja) | 不揮発性半導体ディスク装置 | |
| JPH0528039A (ja) | 記憶装置 | |
| CN104417072A (zh) | 存储器组、耗材芯片、耗材芯片组和成像盒 | |
| EP1217502B1 (en) | Data processor having instruction cache with low power consumption | |
| JP4066980B2 (ja) | 印刷記録材容器 | |
| JPH1063442A (ja) | 半導体ディスク装置 | |
| JP2002278824A (ja) | アクセス制御方法及びアクセス制御装置、プリンタシステム、並びにコンピュータが読出し可能なプログラムを格納した記憶媒体 | |
| US7744006B2 (en) | Semiconductor device and memory card having the same | |
| EP1461711B1 (en) | Method and apparatus for modifying the contents of a revision identification register | |
| JP5661313B2 (ja) | 記憶装置 | |
| US7345914B2 (en) | Use of flash memory blocks outside of the main flash memory array | |
| JP2007133512A (ja) | フラッシュｒｏｍを備えた情報処理装置及びフラッシュｒｏｍのデータ消去方法 | |
| EP1804166B1 (en) | Memory device and information processing apparatus | |
| JPH11232183A (ja) | プリンタの制御情報管理装置および制御情報管理プログラムを記録した記録媒体 | |
| CN107315551B (zh) | 成像盒芯片、成像盒及数据处理方法 | |
| JP3001213B2 (ja) | プリンタ制御装置 | |
| JP3884722B2 (ja) | データ管理方法、プログラム及び半導体装置 | |
| US20230335198A1 (en) | Semiconductor device | |
| JP2005267498A (ja) | ソフトウェアインストール方法およびシステム | |
| JP2007109260A (ja) | 記憶装置および記憶装置に対するアクセス方法 | |
| JPH0836532A (ja) | 低消費電力端末装置 | |
| JPH1044527A (ja) | 印刷データ格納方法及び印刷装置 | |
| CN116895322A (zh) | 数据存取性能塑形的方法、存储器控制器、存储器装置以及电子装置 |