JP2002276457A - 車両用エンジンの制御装置 - Google Patents
車両用エンジンの制御装置Info
- Publication number
- JP2002276457A JP2002276457A JP2001080192A JP2001080192A JP2002276457A JP 2002276457 A JP2002276457 A JP 2002276457A JP 2001080192 A JP2001080192 A JP 2001080192A JP 2001080192 A JP2001080192 A JP 2001080192A JP 2002276457 A JP2002276457 A JP 2002276457A
- Authority
- JP
- Japan
- Prior art keywords
- stored
- storage means
- data
- speed
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Combined Controls Of Internal Combustion Engines (AREA)
Abstract
(57)【要約】
【課題】 ＣＰＵに負荷がかかることなく重要度の高く
ないデータも所定時間毎に不揮発性メモリに保存してフ
ェールセーフを実現する。 【解決手段】 電源電圧＋Ｂ＜αか否かを判定し、＋Ｂ
＜αであれば＋Ｂ落ち込みカウンタcbdwnをカウントア
ップし、cbdwn＞γの場合には瞬断時ＳＲＡＭ処理実行
フラグをＯＮにする。また電源瞬断が発生した場合にも
ＯＮにする。ＳＲＡＭ処理では、制御ＲＡＭ９ｂに記憶
されている車速と変速段を電源復旧後の先回トリップ値
としてＳＲＡＭ９ｃに記憶し、次いで瞬断時ＳＲＡＭ処
理実行フラグがＯＮの場合には、制御ＲＡＭ９ｂに記憶
されている車速と変速段以外のデータ（例えばシフトレ
ンジ状態など）を電源復旧後の先回トリップ値としてＳ
ＲＡＭ９ｃに記憶し、瞬断時ＳＲＡＭ処理実行フラグが
ＯＦＦの場合には車速と変速段以外のデータは記憶する
ことなくＳＲＡＭ処理を終了する。
ないデータも所定時間毎に不揮発性メモリに保存してフ
ェールセーフを実現する。 【解決手段】 電源電圧＋Ｂ＜αか否かを判定し、＋Ｂ
＜αであれば＋Ｂ落ち込みカウンタcbdwnをカウントア
ップし、cbdwn＞γの場合には瞬断時ＳＲＡＭ処理実行
フラグをＯＮにする。また電源瞬断が発生した場合にも
ＯＮにする。ＳＲＡＭ処理では、制御ＲＡＭ９ｂに記憶
されている車速と変速段を電源復旧後の先回トリップ値
としてＳＲＡＭ９ｃに記憶し、次いで瞬断時ＳＲＡＭ処
理実行フラグがＯＮの場合には、制御ＲＡＭ９ｂに記憶
されている車速と変速段以外のデータ（例えばシフトレ
ンジ状態など）を電源復旧後の先回トリップ値としてＳ
ＲＡＭ９ｃに記憶し、瞬断時ＳＲＡＭ処理実行フラグが
ＯＦＦの場合には車速と変速段以外のデータは記憶する
ことなくＳＲＡＭ処理を終了する。
Description
【０００１】
【発明の属する技術分野】本発明は、電源瞬断時のフェ
ールセーフを実現するために揮発性メモリに記憶されて
いるデータを所定時間毎に不揮発性メモリに記憶して保
存する車両用エンジンの制御装置に関し、特に車両用ト
ランスミッションの変速段などを制御する場合に好適な
車両用エンジンの制御装置に関する。
ールセーフを実現するために揮発性メモリに記憶されて
いるデータを所定時間毎に不揮発性メモリに記憶して保
存する車両用エンジンの制御装置に関し、特に車両用ト
ランスミッションの変速段などを制御する場合に好適な
車両用エンジンの制御装置に関する。
【０００２】
【従来の技術】一般に、車両用エンジンの制御装置は、
車載バッテリから電源供給を受けて動作して、現在の変
速段の制御値などを揮発性メモリ（ＤＲＡＭ）に記憶し
て制御を行う。したがって、電源が瞬断すると揮発性メ
モリに記憶したデータが消去されることから、従来の装
置では、フェールセーフを実現するために、重要度の比
較的高いデータとして、例えば現在の変速段などの制御
値を所定時間毎にＤＲＡＭから不揮発性メモリ（ＳＲＡ
Ｍ）に記憶して保存し、電源瞬断後の復旧時にはＳＲＡ
Ｍに保存したデータ（先回トリップ値）をＤＲＡＭに記
憶して再開する方法が採られている。
車載バッテリから電源供給を受けて動作して、現在の変
速段の制御値などを揮発性メモリ（ＤＲＡＭ）に記憶し
て制御を行う。したがって、電源が瞬断すると揮発性メ
モリに記憶したデータが消去されることから、従来の装
置では、フェールセーフを実現するために、重要度の比
較的高いデータとして、例えば現在の変速段などの制御
値を所定時間毎にＤＲＡＭから不揮発性メモリ（ＳＲＡ
Ｍ）に記憶して保存し、電源瞬断後の復旧時にはＳＲＡ
Ｍに保存したデータ（先回トリップ値）をＤＲＡＭに記
憶して再開する方法が採られている。
【０００３】
【発明が解決しようとする課題】しかしながら、重要度
の比較的高いデータのみをＳＲＡＭに保存すると、外来
ノイズの多い環境下で電源瞬断が多発する場合にはフェ
ールセーフを実現することができない。そこで、重要度
の高くないデータも同様に所定時間毎に不揮発性メモリ
に保存する方法が考えられる。しかしながら、この方法
では、ＣＰＵがより多くのデータを不揮発性メモリに保
存する処理を必要とするので、ＣＰＵに負荷がかかり、
通常の制御に影響を与えるという問題点がある。
の比較的高いデータのみをＳＲＡＭに保存すると、外来
ノイズの多い環境下で電源瞬断が多発する場合にはフェ
ールセーフを実現することができない。そこで、重要度
の高くないデータも同様に所定時間毎に不揮発性メモリ
に保存する方法が考えられる。しかしながら、この方法
では、ＣＰＵがより多くのデータを不揮発性メモリに保
存する処理を必要とするので、ＣＰＵに負荷がかかり、
通常の制御に影響を与えるという問題点がある。
【０００４】本発明は上記従来例の問題点に鑑み、ＣＰ
Ｕに負荷がかかることなく重要度の高くないデータも所
定時間毎に不揮発性メモリに保存してフェールセーフを
実現することができる車両用エンジンの制御装置を提供
することを目的とする。
Ｕに負荷がかかることなく重要度の高くないデータも所
定時間毎に不揮発性メモリに保存してフェールセーフを
実現することができる車両用エンジンの制御装置を提供
することを目的とする。
【０００５】
【課題を解決するための手段】本発明は上記目的を達成
するために、電源の瞬断が多発しているか否かを判断し
て、所定時間毎に不揮発性メモリに保存する処理では、
重要度の比較的高くないデータは電源の瞬断が多発して
いない場合には不揮発性メモリに保存しないようにした
ものである。
するために、電源の瞬断が多発しているか否かを判断し
て、所定時間毎に不揮発性メモリに保存する処理では、
重要度の比較的高くないデータは電源の瞬断が多発して
いない場合には不揮発性メモリに保存しないようにした
ものである。
【０００６】すなわち本発明によれば、車両用エンジン
を制御するためのデータを揮発性の第１の記憶手段に記
憶し、前記第１の記憶手段に記憶されているデータの
内、電源復旧後に用いるデータを不揮発性の第２の記憶
手段に記憶して保存し、電源復旧後に第２の記憶手段に
保存されているデータを前記第１の記憶手段に記憶して
制御を再開する車両用エンジンの制御装置において、電
源の瞬断が多発しているか否かを判断する瞬断多発判断
手段と、所定時間毎に前記第１の記憶手段に記憶されて
いるデータの内、電源復旧後に重要度の比較的高いデー
タを前記第２の記憶手段に保存するとともに、前記瞬断
多発判断手段により電源の瞬断が多発していると判定さ
れた場合には電源復旧後に重要度の比較的高くないデー
タをも前記第２の記憶手段に保存し、電源の瞬断が多発
していないと判定された場合には重要度の比較的高くな
いデータを保存しない制御手段とを、有することを特徴
とする車両用エンジンの制御装置が提供される。
を制御するためのデータを揮発性の第１の記憶手段に記
憶し、前記第１の記憶手段に記憶されているデータの
内、電源復旧後に用いるデータを不揮発性の第２の記憶
手段に記憶して保存し、電源復旧後に第２の記憶手段に
保存されているデータを前記第１の記憶手段に記憶して
制御を再開する車両用エンジンの制御装置において、電
源の瞬断が多発しているか否かを判断する瞬断多発判断
手段と、所定時間毎に前記第１の記憶手段に記憶されて
いるデータの内、電源復旧後に重要度の比較的高いデー
タを前記第２の記憶手段に保存するとともに、前記瞬断
多発判断手段により電源の瞬断が多発していると判定さ
れた場合には電源復旧後に重要度の比較的高くないデー
タをも前記第２の記憶手段に保存し、電源の瞬断が多発
していないと判定された場合には重要度の比較的高くな
いデータを保存しない制御手段とを、有することを特徴
とする車両用エンジンの制御装置が提供される。
【０００７】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態について説明する。図１は本発明に係る車両用
エンジンの制御装置の一実施形態を示すブロック図、図
２は図１においてバッテリ電圧とＣＰＵの動作状態及び
ホルト状態の関係を示す説明図、図３は図１のＣＰＵの
電源落ち込み判定処理を説明するためのフローチャー
ト、図４は図１のＣＰＵのリセット処理を説明するため
のフローチャート、図５は図１のＣＰＵのＳＲＡＭ処理
を説明するためのフローチャートである。
施の形態について説明する。図１は本発明に係る車両用
エンジンの制御装置の一実施形態を示すブロック図、図
２は図１においてバッテリ電圧とＣＰＵの動作状態及び
ホルト状態の関係を示す説明図、図３は図１のＣＰＵの
電源落ち込み判定処理を説明するためのフローチャー
ト、図４は図１のＣＰＵのリセット処理を説明するため
のフローチャート、図５は図１のＣＰＵのＳＲＡＭ処理
を説明するためのフローチャートである。
【０００８】図１は、自動車に搭載されて内燃機関型エ
ンジンの制御を行う電子制御装置（以下、ＥＣＵとい
う）１の構成を表すブロック図である。図１に示すＥＣ
Ｕ１において、まず、波形整形回路３は、エンジンの回
転数を検出する回転数センサや、車速（車両の走行速
度）を検出する車速センサなどからのパルス信号を波形
整形してマイクロコンピュータ（μ）９に出力する。Ａ
／Ｄ変換器５はアクセルペダルの踏み込み量を検出する
ペダル開度センサや、スロットル開度（スロットル弁の
開度）を検出するスロットル開度センサなどからのアナ
ログ信号をデジタル信号に変換してマイクロコンピュー
タ９に出力する。バッファ回路７はエンジンの運転状態
を検出するための上記以外の各種センサやスイッチなど
からの、例えば現在のシフトレンジ（Ｄ、２nd、Ｎな
ど）などのデジタル信号に対してノイズ除去や電圧レベ
ルの変換を行ってマイクロコンピュータ９に出力する。
ンジンの制御を行う電子制御装置（以下、ＥＣＵとい
う）１の構成を表すブロック図である。図１に示すＥＣ
Ｕ１において、まず、波形整形回路３は、エンジンの回
転数を検出する回転数センサや、車速（車両の走行速
度）を検出する車速センサなどからのパルス信号を波形
整形してマイクロコンピュータ（μ）９に出力する。Ａ
／Ｄ変換器５はアクセルペダルの踏み込み量を検出する
ペダル開度センサや、スロットル開度（スロットル弁の
開度）を検出するスロットル開度センサなどからのアナ
ログ信号をデジタル信号に変換してマイクロコンピュー
タ９に出力する。バッファ回路７はエンジンの運転状態
を検出するための上記以外の各種センサやスイッチなど
からの、例えば現在のシフトレンジ（Ｄ、２nd、Ｎな
ど）などのデジタル信号に対してノイズ除去や電圧レベ
ルの変換を行ってマイクロコンピュータ９に出力する。
【０００９】マイクロコンピュータ９はＣＰＵ９ａと、
揮発性の制御ＲＡＭ９ｂと、不揮発性のＳＲＡＭ９ｃと
不図示のプログラムＲＯＭなどから構成されている。Ｃ
ＰＵ９ａは波形整形回路３、Ａ／Ｄ変換器５及びバッフ
ァ回路７からのデータを制御ＲＡＭ９ｂに記憶し、この
制御ＲＡＭ９ｂに記憶されたデータに基づいて自動変速
機の変速段や、目標スロットル開度（スロットル弁の目
標開度）や、エンジンに対する燃料噴射量及び点火時期
などを演算し、その演算結果に基づき制御信号を出力回
路１０に出力する。ＣＰＵ９ａはまた、後述するように
制御ＲＡＭ９ｂに記憶したデータをＳＲＡＭ９ｃに保存
する処理を行う。
揮発性の制御ＲＡＭ９ｂと、不揮発性のＳＲＡＭ９ｃと
不図示のプログラムＲＯＭなどから構成されている。Ｃ
ＰＵ９ａは波形整形回路３、Ａ／Ｄ変換器５及びバッフ
ァ回路７からのデータを制御ＲＡＭ９ｂに記憶し、この
制御ＲＡＭ９ｂに記憶されたデータに基づいて自動変速
機の変速段や、目標スロットル開度（スロットル弁の目
標開度）や、エンジンに対する燃料噴射量及び点火時期
などを演算し、その演算結果に基づき制御信号を出力回
路１０に出力する。ＣＰＵ９ａはまた、後述するように
制御ＲＡＭ９ｂに記憶したデータをＳＲＡＭ９ｃに保存
する処理を行う。
【００１０】出力回路１０はＣＰＵ９ａからの制御信号
を受けて、トランスミッション、スロットル開度を調節
するためのスロットルモータ、燃料噴射用のインジェク
タ及び燃料点火用のイグナイタなどの各種アクチュエー
タを駆動する。ＣＰＵ９ａはプログラムＲＯＭに格納さ
れたエンジン制御用プログラムを実行する毎に自己の出
力ポートＰWの出力レベルを反転させ、これにより上記
出力ポートＰWから出力する動作信号Ｗが一定時間以内
毎に立ち下がるようにしている。異常監視回路１１はＣ
ＰＵ９ａから出力される上記動作信号Ｗの立ち下がり間
隔を計時し、その計時時間が上記一定時間よりも長く設
定された規定時間に達すると、ＣＰＵ９ａにプログラム
暴走などの異常が生じたと判断してＣＰＵ９ａのリセッ
ト端子ＩＮＩＴにアクティブのリセット信号ＲＳＴを出
力する。
を受けて、トランスミッション、スロットル開度を調節
するためのスロットルモータ、燃料噴射用のインジェク
タ及び燃料点火用のイグナイタなどの各種アクチュエー
タを駆動する。ＣＰＵ９ａはプログラムＲＯＭに格納さ
れたエンジン制御用プログラムを実行する毎に自己の出
力ポートＰWの出力レベルを反転させ、これにより上記
出力ポートＰWから出力する動作信号Ｗが一定時間以内
毎に立ち下がるようにしている。異常監視回路１１はＣ
ＰＵ９ａから出力される上記動作信号Ｗの立ち下がり間
隔を計時し、その計時時間が上記一定時間よりも長く設
定された規定時間に達すると、ＣＰＵ９ａにプログラム
暴走などの異常が生じたと判断してＣＰＵ９ａのリセッ
ト端子ＩＮＩＴにアクティブのリセット信号ＲＳＴを出
力する。
【００１１】電源回路１３は車両に搭載されたバッテリ
ＢＴから車両のイグニッションスイッチＩＧＳを介して
供給される電力を受けて、ＣＰＵ９やその周辺回路（波
形整形回路３、Ａ／Ｄ変換器５、バッファ回路７、異常
監視回路１１など）に動作用の電源電圧＋Ｂを供給す
る。また、図２に示すように電源回路１３は、バッテリ
電圧ＢＡＴＴが所定電圧（例えば４．９Ｖ）以下の場合
に、ＣＰＵ９ａのイニシャル端子に対するリセット信号
ＲＳＴをハイにしてＣＰＵ９ａをリセットして動作を開
始させる。電源回路１３はまた、バッテリ電圧ＢＡＴＴ
が上記の所定電圧以下になるとリセット信号ＲＳＴをロ
ーにし、さらにバッテリ電圧ＢＡＴＴが上記の所定電圧
より低い所定電圧（例えば３．８Ｖ）になると、ＣＰＵ
９ａのホルト端子ＨＡＬＴに対するホルト信号をローに
してＣＰＵ９ａの動作を停止させる。
ＢＴから車両のイグニッションスイッチＩＧＳを介して
供給される電力を受けて、ＣＰＵ９やその周辺回路（波
形整形回路３、Ａ／Ｄ変換器５、バッファ回路７、異常
監視回路１１など）に動作用の電源電圧＋Ｂを供給す
る。また、図２に示すように電源回路１３は、バッテリ
電圧ＢＡＴＴが所定電圧（例えば４．９Ｖ）以下の場合
に、ＣＰＵ９ａのイニシャル端子に対するリセット信号
ＲＳＴをハイにしてＣＰＵ９ａをリセットして動作を開
始させる。電源回路１３はまた、バッテリ電圧ＢＡＴＴ
が上記の所定電圧以下になるとリセット信号ＲＳＴをロ
ーにし、さらにバッテリ電圧ＢＡＴＴが上記の所定電圧
より低い所定電圧（例えば３．８Ｖ）になると、ＣＰＵ
９ａのホルト端子ＨＡＬＴに対するホルト信号をローに
してＣＰＵ９ａの動作を停止させる。
【００１２】次に図３〜図５を参照してＣＰＵ９ａの動
作を説明する。図３に示す処理（＋Ｂ落ち込み判定処
理）は、動作中（リセット信号ＲＳＴがハイ継続状態）
に、例えば１ｍｓ毎に処理をスタートし、電源電圧のＡ
／Ｄ変換値より、電源電圧＋Ｂ＜αか否かを判定し（ス
テップＳ１）、＋Ｂ＜αであれば＋Ｂ落ち込みカウンタ
cbdwnをカウントアップする（ステップＳ２）。次いで
所定時間β［sec］が経過したか否かを判定し（ステッ
プＳ３）、経過していない場合にはこの＋Ｂ落ち込み判
定処理を終了し、他方、経過した場合にはカウンタcbdw
n＞所定回数γか否かを判定する（ステップＳ４）。
作を説明する。図３に示す処理（＋Ｂ落ち込み判定処
理）は、動作中（リセット信号ＲＳＴがハイ継続状態）
に、例えば１ｍｓ毎に処理をスタートし、電源電圧のＡ
／Ｄ変換値より、電源電圧＋Ｂ＜αか否かを判定し（ス
テップＳ１）、＋Ｂ＜αであれば＋Ｂ落ち込みカウンタ
cbdwnをカウントアップする（ステップＳ２）。次いで
所定時間β［sec］が経過したか否かを判定し（ステッ
プＳ３）、経過していない場合にはこの＋Ｂ落ち込み判
定処理を終了し、他方、経過した場合にはカウンタcbdw
n＞所定回数γか否かを判定する（ステップＳ４）。
【００１３】そして、cbdwn＞γでない場合にはcbdwn＝
０か否かを判定し（ステップＳ５）、cbdwn＝０でない
場合にはこの＋Ｂ落ち込み判定処理を終了し、他方、cb
dwn＝０の場合には瞬断時ＳＲＡＭ処理実行フラグをＯ
ＦＦにし（ステップＳ６）、次いでこの＋Ｂ落ち込み判
定処理を終了する。また、ステップＳ４においてcbdwn
＞γの場合には瞬断時ＳＲＡＭ処理実行フラグをＯＮに
し（ステップＳ７）、次いでこの＋Ｂ落ち込み判定処理
を終了する。
０か否かを判定し（ステップＳ５）、cbdwn＝０でない
場合にはこの＋Ｂ落ち込み判定処理を終了し、他方、cb
dwn＝０の場合には瞬断時ＳＲＡＭ処理実行フラグをＯ
ＦＦにし（ステップＳ６）、次いでこの＋Ｂ落ち込み判
定処理を終了する。また、ステップＳ４においてcbdwn
＞γの場合には瞬断時ＳＲＡＭ処理実行フラグをＯＮに
し（ステップＳ７）、次いでこの＋Ｂ落ち込み判定処理
を終了する。
【００１４】図４に示す処理（＋Ｂ瞬断判定＆制御値の
初期化処理）は、リセット信号ＲＳＴがハイになった時
にスタートし、まず、ＳＲＡＭ９ｃに記憶されている車
速（先回トリップ車速）が所定速度（例えば１０km/h）
以上か否かを判定する（ステップＳ１１）。そして、先
回トリップ車速が所定速度以上の場合にはＳＲＡＭ９ｃ
に記憶されている制御値（先回トリップ値）により制御
ＲＡＭ９ｂを初期化し（ステップＳ１２）、次いで瞬断
時ＳＲＡＭ処理実行フラグをＯＮにし（ステップＳ１
３）、次いでこの＋Ｂ瞬断判定＆制御値の初期化処理を
終了する。他方、ステップＳ１１において先回トリップ
車速が所定速度以上でない場合には、波形整形回路３、
Ａ／Ｄ変換器５及びバッファ回路７からの現在のデータ
により制御ＲＡＭ９ｂを初期化し（ステップＳ１４）、
次いで瞬断時ＳＲＡＭ処理実行フラグをＯＦＦにし（ス
テップＳ１５）、次いでこの＋Ｂ瞬断判定＆制御値の初
期化処理を終了する。
初期化処理）は、リセット信号ＲＳＴがハイになった時
にスタートし、まず、ＳＲＡＭ９ｃに記憶されている車
速（先回トリップ車速）が所定速度（例えば１０km/h）
以上か否かを判定する（ステップＳ１１）。そして、先
回トリップ車速が所定速度以上の場合にはＳＲＡＭ９ｃ
に記憶されている制御値（先回トリップ値）により制御
ＲＡＭ９ｂを初期化し（ステップＳ１２）、次いで瞬断
時ＳＲＡＭ処理実行フラグをＯＮにし（ステップＳ１
３）、次いでこの＋Ｂ瞬断判定＆制御値の初期化処理を
終了する。他方、ステップＳ１１において先回トリップ
車速が所定速度以上でない場合には、波形整形回路３、
Ａ／Ｄ変換器５及びバッファ回路７からの現在のデータ
により制御ＲＡＭ９ｂを初期化し（ステップＳ１４）、
次いで瞬断時ＳＲＡＭ処理実行フラグをＯＦＦにし（ス
テップＳ１５）、次いでこの＋Ｂ瞬断判定＆制御値の初
期化処理を終了する。
【００１５】図５に示す処理（ＳＲＡＭ処理）は、例え
ば１６ｍｓ毎にスタートし、まず、制御ＲＡＭ９ｂに記
憶されている車速と変速段を電源復旧後の先回トリップ
値としてＳＲＡＭ９ｃに記憶し（ステップＳ２１）、次
いで瞬断時ＳＲＡＭ処理実行フラグを判定する（ステッ
プＳ２２）。そして、瞬断時ＳＲＡＭ処理実行フラグが
ＯＮの場合には、制御ＲＡＭ９ｂに記憶されている車速
と変速段以外のデータ（例えばシフトレンジ状態など）
を電源復旧後の先回トリップ値としてＳＲＡＭ９ｃに記
憶し（ステップＳ２３）、次いでこのＳＲＡＭ処理を終
了する。他方、ステップＳ２２において瞬断時ＳＲＡＭ
処理実行フラグがＯＦＦの場合には、そのまま、すなわ
ち車速と変速段以外のデータは記憶することなくこのＳ
ＲＡＭ処理を終了する。なお、この車速と変速段以外の
データの種類は、重要度とＣＰＵ９ａの負荷に応じて決
めてよい。
ば１６ｍｓ毎にスタートし、まず、制御ＲＡＭ９ｂに記
憶されている車速と変速段を電源復旧後の先回トリップ
値としてＳＲＡＭ９ｃに記憶し（ステップＳ２１）、次
いで瞬断時ＳＲＡＭ処理実行フラグを判定する（ステッ
プＳ２２）。そして、瞬断時ＳＲＡＭ処理実行フラグが
ＯＮの場合には、制御ＲＡＭ９ｂに記憶されている車速
と変速段以外のデータ（例えばシフトレンジ状態など）
を電源復旧後の先回トリップ値としてＳＲＡＭ９ｃに記
憶し（ステップＳ２３）、次いでこのＳＲＡＭ処理を終
了する。他方、ステップＳ２２において瞬断時ＳＲＡＭ
処理実行フラグがＯＦＦの場合には、そのまま、すなわ
ち車速と変速段以外のデータは記憶することなくこのＳ
ＲＡＭ処理を終了する。なお、この車速と変速段以外の
データの種類は、重要度とＣＰＵ９ａの負荷に応じて決
めてよい。
【００１６】ここで、車両用トランスミッションの変速
段を制御する装置では、現在の車速と変速段（さらには
現在のシフトレンジデータなど）により変速段を制御す
るので、車速を不揮発性メモリに保存しないと、走行中
に電源の瞬断、復旧後の検出車速がリセットされるの
で、誤ってシフトダウンする恐れがある。そこで、本発
明では、車速を不揮発性メモリに保存することにより、
誤ったシフトダウンを防止することができる。
段を制御する装置では、現在の車速と変速段（さらには
現在のシフトレンジデータなど）により変速段を制御す
るので、車速を不揮発性メモリに保存しないと、走行中
に電源の瞬断、復旧後の検出車速がリセットされるの
で、誤ってシフトダウンする恐れがある。そこで、本発
明では、車速を不揮発性メモリに保存することにより、
誤ったシフトダウンを防止することができる。
【００１７】以上説明したように本発明によれば、電源
の瞬断が多発しているか否かを判断して、所定時間毎に
不揮発性メモリに保存する処理では、重要度の比較的高
くないデータは電源の瞬断が多発していない場合には不
揮発性メモリに保存しないようにしたので、ＣＰＵに負
荷がかかることなく重要度の高くないデータも所定時間
毎に不揮発性メモリに保存してフェールセーフを実現す
ることができる。また、重要度の比較的高いデータとし
て車速と変速段を不揮発性メモリに保存して、電源復旧
後に保存された車速が所定速度以上の場合に保存されて
いるデータに基づいて変速段の制御を再開するので、誤
ったシフトダウンを防止することができる。
の瞬断が多発しているか否かを判断して、所定時間毎に
不揮発性メモリに保存する処理では、重要度の比較的高
くないデータは電源の瞬断が多発していない場合には不
揮発性メモリに保存しないようにしたので、ＣＰＵに負
荷がかかることなく重要度の高くないデータも所定時間
毎に不揮発性メモリに保存してフェールセーフを実現す
ることができる。また、重要度の比較的高いデータとし
て車速と変速段を不揮発性メモリに保存して、電源復旧
後に保存された車速が所定速度以上の場合に保存されて
いるデータに基づいて変速段の制御を再開するので、誤
ったシフトダウンを防止することができる。
【図１】本発明に係る車両用エンジンの制御装置の一実
施形態を示すブロック図である。
施形態を示すブロック図である。
【図２】図１においてバッテリ電圧とＣＰＵの動作状態
及びホルト状態の関係を示す説明図である。
及びホルト状態の関係を示す説明図である。
【図３】図１のＣＰＵの電源落ち込み判定処理を説明す
るためのフローチャートである。
るためのフローチャートである。
【図４】図１のＣＰＵのリセット処理を説明するための
フローチャートである。
フローチャートである。
【図５】図１のＣＰＵのＳＲＡＭ処理を説明するための
フローチャートである。
フローチャートである。
９ａ ＣＰＵ ９ｂ 制御ＲＡＭ ９ｃ ＳＲＡＭ
Claims (3)
- 【請求項１】 車両用エンジンを制御するためのデータ
を揮発性の第１の記憶手段に記憶し、前記第１の記憶手
段に記憶されているデータの内、電源復旧後に用いるデ
ータを不揮発性の第２の記憶手段に記憶して保存し、電
源復旧後に第２の記憶手段に保存されているデータを前
記第１の記憶手段に記憶して制御を再開する車両用エン
ジンの制御装置において、 電源の瞬断が多発しているか否かを判断する瞬断多発判
断手段と、 所定時間毎に前記第１の記憶手段に記憶されているデー
タの内、電源復旧後に重要度の比較的高いデータを前記
第２の記憶手段に保存するとともに、前記瞬断多発判断
手段により電源の瞬断が多発していると判定された場合
には電源復旧後に重要度の比較的高くないデータをも前
記第２の記憶手段に保存し、電源の瞬断が多発していな
いと判定された場合には重要度の比較的高くないデータ
を保存しない制御手段とを、 有することを特徴とする車両用エンジンの制御装置。 - 【請求項２】 前記制御手段は、重要度の比較的高いデ
ータとして車速と変速段を前記第２の記憶手段に保存し
て、電源復旧後に変速段の制御を再開する際に前記第２
の記憶手段に保存された車速が所定速度以上の場合に前
記第２の記憶手段に保存されているデータを前記第１の
記憶手段に記憶して制御を再開し、所定速度以上でない
場合に現在のデータを前記第１の記憶手段に記憶して制
御を再開することを特徴とする請求項１記載の車両用エ
ンジンの制御装置。 - 【請求項３】 前記制御手段は、所定時間毎に前記第１
の記憶手段に記憶されているデータの内、車速と変速段
を前記第２の記憶手段に保存して、前記第２の記憶手段
に保存された車速が所定速度以上の場合に前記車速と変
速段以外のデータを前記第２の記憶手段に保存し、所定
速度以上でない場合に前記車速と変速段以外のデータを
保存しないことを特徴とする請求項２記載の車両用エン
ジンの制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001080192A JP2002276457A (ja) | 2001-03-21 | 2001-03-21 | 車両用エンジンの制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001080192A JP2002276457A (ja) | 2001-03-21 | 2001-03-21 | 車両用エンジンの制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002276457A true JP2002276457A (ja) | 2002-09-25 |
Family
ID=18936514
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001080192A Withdrawn JP2002276457A (ja) | 2001-03-21 | 2001-03-21 | 車両用エンジンの制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002276457A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1313936C (zh) * | 2004-03-04 | 2007-05-02 | 丰田自动车株式会社 | 车辆控制系统中的数据处理装置 |
| JP2008215111A (ja) * | 2007-02-28 | 2008-09-18 | Toyota Motor Corp | アクチュエータの制御装置 |
-
2001
- 2001-03-21 JP JP2001080192A patent/JP2002276457A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1313936C (zh) * | 2004-03-04 | 2007-05-02 | 丰田自动车株式会社 | 车辆控制系统中的数据处理装置 |
| JP2008215111A (ja) * | 2007-02-28 | 2008-09-18 | Toyota Motor Corp | アクチュエータの制御装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11294252A (ja) | 電子制御装置 | |
| US6076500A (en) | Method and arrangement for controlling the torque of the drive unit of a motor vehicle | |
| US6775609B2 (en) | Electronic control unit for vehicle having operation monitoring function and fail-safe function | |
| WO2005080774A3 (en) | Voltage generator device, motor vehicle, control method for the voltage generator device, control method for the motor vehicle, and computer-readable recording medium storing program for causing computer to execute the control method | |
| US9477542B2 (en) | Electronic control unit | |
| US5759133A (en) | Method and engine control for suppressing vibration of the drive train in a motor vehicle | |
| JP2000282931A (ja) | 内燃機関の制御方法および装置 | |
| US6990404B2 (en) | Vehicular controller | |
| JP2002276457A (ja) | 車両用エンジンの制御装置 | |
| JP3923810B2 (ja) | 車両用電子制御装置 | |
| JPH0435368B2 (ja) | ||
| JP4075227B2 (ja) | 内燃機関の制御装置 | |
| JP3804454B2 (ja) | 電子制御装置 | |
| JPH02230961A (ja) | ノック制御された内燃機関の運転方法 | |
| JP3463322B2 (ja) | 車両用制御装置のメモリチェック装置 | |
| JP2749830B2 (ja) | エンジン回転数制御方式 | |
| JP3883840B2 (ja) | 車両用電子制御装置 | |
| JP3908020B2 (ja) | 車両用電子制御装置 | |
| JP3818218B2 (ja) | 車両用電子制御装置 | |
| JP3211708B2 (ja) | 車両制御装置 | |
| JP2515974B2 (ja) | 自動車用エンジンの学習制御方法 | |
| JP2553732B2 (ja) | 電子燃料噴射装置 | |
| JPH0325813B2 (ja) | ||
| JPH1082340A (ja) | スロットル制御一体型エンジン制御装置、及びエンジン制御プログラムを記録した媒体 | |
| JPH09120368A (ja) | Ｃｐｕ監視装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20080603 |