JP2002249899A - 基板メッキ装置 - Google Patents

基板メッキ装置

Info

Publication number
JP2002249899A
JP2002249899A JP2001045735A JP2001045735A JP2002249899A JP 2002249899 A JP2002249899 A JP 2002249899A JP 2001045735 A JP2001045735 A JP 2001045735A JP 2001045735 A JP2001045735 A JP 2001045735A JP 2002249899 A JP2002249899 A JP 2002249899A
Authority
JP
Japan
Prior art keywords
substrate
plating
contact
mask member
electrode layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP2001045735A
Other languages
English (en)
Inventor
Hideaki Matsubara
英明 松原
Sadao Hirae
貞雄 平得
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dainippon Screen Manufacturing Co Ltd
Original Assignee
Dainippon Screen Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dainippon Screen Manufacturing Co Ltd filed Critical Dainippon Screen Manufacturing Co Ltd
Priority to JP2001045735A priority Critical patent/JP2002249899A/ja
Publication of JP2002249899A publication Critical patent/JP2002249899A/ja
Abandoned legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】 【課題】基板端面の給電電極層に対して電極を当接させ
ることにより、マスク部材の寸法を小さくでき、メッキ
処理の有効面積を大きくとることができる基板メッキ装
置を提供する。 【解決手段】メッキ槽17のメッキ液Lを供給してメッ
キ処理を施す基板メッキ装置であり、マスク部材3にカ
ソード電極を構成する導通板12を有する。基板Wの処
理面Wsには給電電極層W1が端面W2に渡って形成さ
れており、端面W2の給電電極層W1に導通板12が接
触される。マスク部材は内部に配置されたシール部材1
1が基板の処理面Wsに当接することで、メッキ液Lが
マスク部材3の内部に流れることを防止するとともに、
基板Wの端面W2を非メッキ領域として設定する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体ウェハや液
晶表示装置用のガラス基板(以下、単に基板と称する)
に対してメッキ処理を施す基板メッキ装置に係り、特に
電解液(メッキ液)を基板の処理面に供給した状態で給
電して電解メッキ処理を行う技術に関する。
【0002】
【従来の技術】従来のこの種の基板メッキ装置として、
例えば、図5に示すような構成が挙げられる。基板W
は、その処理面Wsを下方に向けた状態、いわゆるフェ
イスダウンで、処理面の周辺部をマスク部材100でマ
スクし、メッキ液Lを貯留しているメッキ槽101の開
口部102に保持されている。
【0003】マスク部材100には、基板Wに電気的に
接続された陰電極、即ちカソード電極103が、メッキ
槽101の底部には、陽電極、即ちアノード電極104
がそれぞれ配設されているとともに、前記カソード電極
103とアノード電極104とは電源ユニット105に
よって接続されている。そして、カソード電極103と
アノード電極104との間で電流が流れるように給電す
る給電手段の機能を、電源ユニット105は果たしてい
る。
【0004】また、メッキ槽101の底部には、図示を
省略するタンクからメッキ液Lをメッキ槽101に供給
して基板Wの処理面Wsに向けて噴出するノズル106
が配設されている。一方、メッキ槽101の上部で、か
つマスク部材100より下には、メッキ液Lを排出する
排出口107が配設されている。
【0005】上記構成を有することによって、基板メッ
キ装置は以下の作用をもたらす。即ち、電源ユニット1
05がカソード電極103とアノード電極104とに給
電している状態で、ノズル106からメッキ液Lを噴出
させて、基板Wの処理面Wsにメッキ液Lを供給する。
メッキ槽101の上部から溢れ出たメッキ液Lは、排出
口107から排出される。この過程において、メッキ液
Lに触れている基板Wの処理面Wsに例えば、銅のメッ
キ層が形成されるようになっている。
【0006】
【発明が解決しようとする課題】しかしながら、このよ
うな構成を有する従来例の場合には、次のような問題が
ある。すなわち、マスク部材100は、マスク部材10
0内にメッキ液Lが侵入することを防ぐものであり、こ
れにより、マスク部材100内に設けたカソード電極1
03がメッキ液Lと接触して、このカソード電極103
がメッキされるのを防止し、ひいては、メッキ液L中の
高価なメッキ金属が無駄に消費されるのを防止してい
る。
【0007】そのため、マスク部材100は、基板Wの
処理面Ws側で端縁から中心部に向かって突出して形成
されている。さらに、マスク部材100の内部では、カ
ソード電極103が基板Wに接続されるので、そのため
の空間を配設しなければならなかった。その結果、基板
Wの処理面Wsのうち実際にメッキ処理が施される有効
面積が小さくなってしまうという問題がある。
【0008】近年、1枚の基板Wから得られるチップを
多くすることで収率の向上が試みられているが、基板W
の周辺部に対して依然、改善する余地があった。
【0009】本発明は、このような事情に鑑みてなされ
たものであって、基板の端面より通電することにより、
メッキ処理の有効面積を大きくとることができる基板メ
ッキ装置を提供することを目的とする。
【0010】
【課題を解決するための手段およびその作用・効果】上
記目的を達成するために、本発明は、基板をメッキ液が
供給される槽の液面上に保持して、基板の処理面の周辺
部に配設された電極を介して基板の処理面に通電するこ
とで、基板の処理面にメッキを施す基板メッキ装置にお
いて、基板の周辺部をマスクするマスク部材と、前記マ
スク部材により基板に形成される非メッキ領域に対向
し、基板の外周側に配設された電極と、を具備し、前記
電極を前記基板の端面に形成された給電電極層と接触さ
せたことを特徴とする基板メッキ装置である。
【0011】請求項2に係る発明は、請求項1に記載の
基板メッキ装置において、前記基板の端面は外周方向に
凸部を有し、前記電極は導通板が基板端面の凸部に形成
された給電電極層に接触したことを特徴とする。
【0012】請求項3に係る発明は、請求項2に記載の
基板メッキ装置において、前記マスク部材は、基板の端
面の凸部に当接したことを特徴とする。
【0013】本発明の作用は次のとおりである。請求項
1に係る発明の基板メッキ装置においては、メッキ液は
槽内に供給され、メッキ液に触れている基板の処理面に
電解メッキ処理が施されるようになっている。また、基
板は周辺部がマスクされることで非メッキ領域が形成さ
れる。その非メッキ領域において、基板の端面に形成さ
れた給電電極層と電極が接触することにより基板処理面
に通電される。すなわち、電極の基板への接触を基板端
面で行う事で、マスク部材を内周側への突出を小さくす
ることができる。その結果、メッキ処理が施される有効
面積を大きくすることができる。
【0014】請求項2に係る発明によれば、電極は、導
通板が基板端面の凸部に当接されることで構成される。
基板端面に凸部が形成されることで、導通板の接触を容
易に達成される。
【0015】請求項3に係る発明によれば、マスク部材
は基板端面の凸部に当接することで、基板の周辺部をマ
スクする。その結果、基板の処理面の有効面積をより大
きくすることができる。
【0016】
【発明の実施の形態】以下、図面を参照して本発明の一
実施例を説明する。 <第1実施例>図1は、本発明の実施例に係る基板メッ
キ装置の概略構成を示した縦断面図であり、図2は基板
の端面の拡大図である。なお、以下の説明では、硫酸銅
をメッキ液として、配線用の銅をメッキする装置を例に
とって説明する。
【0017】基板Wは、後述する給電電極層が形成され
た処理面Wsを下方に向けた状態、いわゆるフェイスダ
ウンで、図1に示すようにスピンベース1によって水平
姿勢となるように保持されている。このスピンベース1
は、板状で環状を呈するマスク部材3と、このマスク部
材3の上部に連結された3本(図示の関係上2本だけを
示す)の支柱5と、これら3本の支柱5が連結された中
空の回転軸7とを備えている。
【0018】回転軸7は、図1に示すような高さの処理
位置と、この処理位置よりも上方に位置する待機位置と
にわたって昇降手段9により昇降駆動される。また、図
示しない回転駆動手段によって回転駆動される。
【0019】スピンベース1の内部には、基板Wの裏面
周辺部を押圧する押圧部材13が配備されている。この
押圧部材13は、回転軸7に沿って昇降可能および回転
自在に構成されており、スピンベース1内に搬入された
基板Wをマスク部材3に対して押圧して基板Wを挟持す
る。
【0020】スピンベース1の下方には、基板Wの直径
よりもやや小径で一方である上面が開口した処理槽とし
てのメッキ槽17(チャンバ)が備えられ、このメッキ
槽17を囲うように回収槽19が配備されている。メッ
キ槽17には、高分子界面活性剤と有機硫黄化合物と有
機窒素化合物とを混合させた添加剤を含む硫酸銅溶液で
あるメッキ液Lが貯留されている。
【0021】メッキ槽17の他方である底面は円錐状に
傾斜し、その中心部にはメッキ液Lを供給する流入口2
0が形成されている。そして、さらに、流入口20の上
方近傍でメッキ液Lが供給される下流側には、正電圧を
印加するためのアノード電極21が配設されている。
【0022】このアノード電極21は、例えば、メッシ
ュ状で環状を呈するメッキ液に対して不溶性の陽電極で
形成されている。そして、メッキ槽17をこのアノード
電極21により上下槽に仕切るように配置される。回収
槽19からメッキ槽17の流入口20には配管23が連
通接続されており、配管23に取り付けられたポンプ2
5によって回収槽19のメッキ液Lがメッキ槽17の上
方に向けて供給されるようになっている。
【0023】次に、本実施例の特徴的な構成部分につい
て説明する。即ち、図2に示すように、本発明のメッキ
装置は基板Wの端面から通電するように構成される。
【0024】マスク部材3は、その内周側の凹部31に
弾性を有するシール部材11が装着されている。このシ
ール部材11は、メッキ液が基板Wの周辺部に達するこ
とを防止するものであり、基板Wの処理面Wsのうち周
辺部のみに当接するように平面視環状に形成されてい
る。また、処理面Wsの給電電極層W1に対して負電圧
を印加するためのカソード電極としての導通板12が、
シール部材11の外周側から基板Wの端面W2に向けて
延出して配設されている。この導通板12が本発明の陰
電極に相当する。
【0025】ここで、本発明における基板Wについて説
明する。基板Wの表面には、基板W上に積層されている
保護膜上に導電性下地膜が形成される。この導電性下地
膜は、情報蓄積用容量素子の下部電極材料である金属膜
を電解メッキ法で形成する際のカソード電極の一部とし
て使用される給電電極層であり、基板Wを処理面Ws全
面に被着する。また、下部電極材料である金属膜に比べ
て薄い膜厚で形成する。この給電電極層は、例えばスパ
ッタリング法やCVD法で堆積した膜厚10〜20mm
程度のCu膜からなる。
【0026】図2に拡大して示すように、接触端子であ
るは導通板12は、基板Wの最外周辺部に露出した給電
電極層W1の表面に接触し、これにより、給電電極層W
1がカソード電極として機能する。基板Wの端面W2は
外周方向に凸部に形成され、給電電極層W1が凸部の頂
点近傍まで形成されている。この実施例では、基板Wの
端面W2に至るまで給電電極層W1を堆積させ、この基
板Wに対して導通板12が接触するように構成されてい
る。
【0027】このとき、図に示すように、基板Wの処理
面Wsは、導通板12が接触する端面W2を含む最外周
辺部と、メモリセルアレイの溝の底部のみに給電電極層
W1が露出し、他の領域(図示しない周辺回路領域やス
クライブ領域など)の導電性下地膜は、その表面が酸化
シリコン膜で覆われている。
【0028】また、導通板12は、端面W2の給電電極
層W1に確実に当接するように、内周側が僅かに上方に
向けて傾斜するように形成され、その先端が凸部の傾斜
面に接触している。また、導通板12は、低抵抗化のた
めにTi金属に白金(Pt)メッキを施してある導通板
であることが好ましい。
【0029】基板Wの処理面Wsのうちマスク部材3の
シール部材11が当接することで、メッキ液Lが当接部
位より端面W2側に達することが防止され、その結果、
基板Wの端面W2付近はメッキ処理が施されない、非メ
ッキ領域として設定される。
【0030】また、上記導通板12はメッキ電源40が
接続されているとともに、アノード電極21にもメッキ
電源40が接続されている。
【0031】続いて、図1を参照しつつ上述した装置の
動作について説明する。
【0032】まず、待機位置にあるスピンベース1に対
して処理対象である基板Wを搬入する。基板Wは処理面
Wsが下向きとされた姿勢であり、その姿勢のまま各支
柱5の間を通してマスク部材3上に載置される。次に、
押圧部材13を下降させて基板Wを押圧し、基板Wの処
理面Wsをシール部材11に密着させるとともに、処理
面Wsの端面W2の給電電極層W1にカソード電極を構
成する導通板12を当接させる。このとき、基板Wの端
面W2は、凸部に形成されており、導通板12は凸部の
傾斜面に対して接触するので、確実に当接される。
【0033】さらに、ポンプ25を作動させて一定量の
メッキ液Lを流入口20からアノード電極21のメッシ
ュを介して、メッキ槽17から押し上げ、メッキ槽17
の上面にメッキ液Lを液盛りする。
【0034】次に、昇降手段9によりスピンベース1と
押圧部材13を処理位置まで下降させメッキ液Lの液面
上に基板Wの処理面Wsを載置する。これとともにポン
プ25を作動させ、メッキ電源40によって陽電極であ
るアノード電極21と、陰電極である導通板12の間に
通電し、図示しない回転駆動手段によりスピンベース1
を低速回転させることにより所定時間だけメッキ処理を
施す。
【0035】メッキ液Lは基板Wの中央部から回収槽1
9に向かって円滑に流れる。排出されたメッキ液Lは、
回収槽19に送り込まれて、再度、配管23のポンプ2
5、図示しないフィルタを経て、流入口20に供給され
る。
【0036】所定時間が経過した後は、電極への通電及
びポンプ25を停止するとともに、昇降手段9により待
機位置まで基板Wとともにスピンベース1を上昇させ
る。そして、スピンベース1を高速回転させて、処理面
Wsに付着しているメッキ液Lを振り切る。
【0037】以上のように、本発明によれば、基板Wの
端面W2に導通板12を接触させて通電するように構成
することで、マスク部材3の基板Wにおける当接位置
を、より基板Wの端面W2に近づけることができる。そ
の結果、基板Wの処理面WSの有効面積を大きくするこ
とができる。
【0038】本発明は上述した実施例に限らず次のよう
に変形実施することができる。 (1)図3に示すように、給電電極層W3を基板Wの端
面W4を形成する凸部の頂点近傍を含んで堆積させる。
そして、導通板121を凸部の頂点に対して給電電極層
W3を介して接触させる。このように構成することで、
マスク部材310をより基板Wの端面W4側へ当接させ
ることができる。
【0039】すなわち、図3の実施例では、マスク部材
310は、基板Wの端面W4の傾斜面に当接される。そ
の結果、より基板Wの処理面Wsの有効面積を大きくと
ることができる。
【0040】(2)また、図4に示すように、基板Wの
端面W5に形成される凸部の略全面に給電電極層W6を
形成し、マスク部材320を凸部の頂点に当接させ、導
通板122を凸部の上面側の傾斜面に接触させて構成し
てもよい。
【0041】(3)また、基板Wの処理面Wsを上に向
け、メッキ液Lを上方から供給する基板メッキ装置であ
っても本発明を適用することができる。
【0042】
【発明の効果】以上説明したように、本発明によれば、
メッキ液に触れている基板の処理面に電解メッキ処理が
施される際、基板に通電を行う電極を、基板の端面に形
成されて給電電極層に対して接触して構成することで、
基板の処理面の有効面積を大きくすることができる。
【図面の簡単な説明】
【図1】実施例に係る基板メッキ装置の概略構成を示し
た縦断面図である。
【図2】基板の端部を拡大して示し拡大図である。
【図3】本発明に係る他の変形例を示す基板端部の拡大
図である。
【図4】さらに本発明に係る他の変形例を示す基板端部
の拡大図である。
【図5】従来例に係る基板メッキ装置の概略構成を示す
ブロック図である。
【符号の説明】
W 基板 Ws 処理面 W2、W4、W5 端面 W1、W3、W6 給電電極層 L メッキ液 1 スピンベース 3、310、320 マスク部材 5 支柱 7 回転軸 9 昇降手段 11 シール部材 12、121、122 導通板 13 押圧部材 17 メッキ槽(チャンバ) 20 流入口 21 アノード電極 23 配管

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 基板をメッキ液が供給される槽の液面上
    に保持して、基板の処理面の周辺部に配設された電極を
    介して基板の処理面に通電することで、基板の処理面に
    メッキを施す基板メッキ装置において、 基板の周辺部をマスクするマスク部材と、 前記マスク部材により基板に形成される非メッキ領域に
    対向し、基板の外周側に配設された電極と、を具備し、 前記電極を前記基板の端面に形成された給電電極層と接
    触させたことを特徴とする基板メッキ装置。
  2. 【請求項2】 請求項1に記載の基板メッキ装置におい
    て、 前記基板の端面は外周方向に凸部を有し、前記電極は導
    通板が基板端面の凸部に形成された給電電極層に接触し
    たことを特徴とする基板メッキ装置。
  3. 【請求項3】 請求項2に記載の基板メッキ装置におい
    て、 前記マスク部材は、基板の端面の凸部に当接したことを
    特徴とする基板メッキ装置。
JP2001045735A 2001-02-21 2001-02-21 基板メッキ装置 Abandoned JP2002249899A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001045735A JP2002249899A (ja) 2001-02-21 2001-02-21 基板メッキ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001045735A JP2002249899A (ja) 2001-02-21 2001-02-21 基板メッキ装置

Publications (1)

Publication Number Publication Date
JP2002249899A true JP2002249899A (ja) 2002-09-06

Family

ID=18907468

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001045735A Abandoned JP2002249899A (ja) 2001-02-21 2001-02-21 基板メッキ装置

Country Status (1)

Country Link
JP (1) JP2002249899A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005248277A (ja) * 2004-03-05 2005-09-15 Ebara Corp メッキ装置の電極構造
US10971400B2 (en) 2019-02-27 2021-04-06 Toshiba Memory Corporation Semiconductor device, substrate for semiconductor device and method of manufacturing the semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005248277A (ja) * 2004-03-05 2005-09-15 Ebara Corp メッキ装置の電極構造
US10971400B2 (en) 2019-02-27 2021-04-06 Toshiba Memory Corporation Semiconductor device, substrate for semiconductor device and method of manufacturing the semiconductor device

Similar Documents

Publication Publication Date Title
US11542630B2 (en) Cleaning electroplating substrate holders using reverse current deplating
KR100329454B1 (ko) 기판상에재료층을증착하는공정및도금시스템
US10092933B2 (en) Methods and apparatuses for cleaning electroplating substrate holders
US6911127B2 (en) Contact assemblies, methods for making contact assemblies, and plating machines with contact assemblies for plating microelectronic workpieces
US8172989B2 (en) Prevention of substrate edge plating in a fountain plating process
JP2002212786A (ja) 基板処理装置
US20020046952A1 (en) Electroplating system having auxiliary electrode exterior to main reactor chamber for contact cleaning operations
CN1636267A (zh) 电化学边缘和斜面清洁工艺及系统
US20020108862A1 (en) Electroplating apparatus with vertical electrical contact
US7214297B2 (en) Substrate support element for an electrochemical plating cell
TWI438308B (zh) 電化學電鍍裝置中的去鍍觸點
JP2000319797A (ja) めっき装置
JP2002249899A (ja) 基板メッキ装置
US20060124468A1 (en) Contact plating apparatus
JP2001049495A (ja) めっき装置及びめっき方法
CN102732925A (zh) 用于填充互连结构的方法及设备
US6768194B2 (en) Electrode for electroplating planar structures
JP2002249896A (ja) 液処理装置、液処理方法
JP2002294495A (ja) 液処理装置
JP2002220700A (ja) 基板メッキ装置
JP2001020096A (ja) めっき装置
JPH07216585A (ja) メッキ装置
JP2007105786A (ja) 金属部材の処理方法
JP2001049489A (ja) めっき装置
JPH03190134A (ja) 電解めっきによる金属素子の形成方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040802

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20040924

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20040924

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060418

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20060605