JP2002246703A - Method for producing separate board piece, board piece and assembled board - Google Patents

Method for producing separate board piece, board piece and assembled board

Info

Publication number
JP2002246703A
JP2002246703A JP2001035470A JP2001035470A JP2002246703A JP 2002246703 A JP2002246703 A JP 2002246703A JP 2001035470 A JP2001035470 A JP 2001035470A JP 2001035470 A JP2001035470 A JP 2001035470A JP 2002246703 A JP2002246703 A JP 2002246703A
Authority
JP
Japan
Prior art keywords
substrate
hole
conductor pattern
conductor
resist layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001035470A
Other languages
Japanese (ja)
Other versions
JP4554831B2 (en
Inventor
Kazumi Morimoto
和巳 森本
Tomoharu Horio
友春 堀尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2001035470A priority Critical patent/JP4554831B2/en
Publication of JP2002246703A publication Critical patent/JP2002246703A/en
Application granted granted Critical
Publication of JP4554831B2 publication Critical patent/JP4554831B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Abstract

PROBLEM TO BE SOLVED: To provide a method for producing a board piece, in which unnecessary conductor patterns can be surely removed, at cutting of a board into board pieces. SOLUTION: The method for producing a board piece comprises a step for sectioning a planar board 6 into a plurality regions 7 of a specified size, interconnecting a connector part 9 for through hole surrounding each of a plurality of through-holes 8 penetrating the board 6 in the thickness direction and an adjacent conductor part 9 for through-hole on the boundary of adjacent regions 7 and forming a conductor part 11 for plating extending along the boundary 7, and a step for cutting the board 6 along the boundary 7, passing through the axis of the through hole 8 to produce board pieces 1, where the board 6 is provided with a resist layer 2 for securing the conductor part 11 for plating to the surface of the board 6.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本願発明は、たとえばIrD
A方式を用いる赤外線データ通信モジュールを搭載する
個片基板を製造するための技術に関する。
[0001] The present invention relates to, for example, IrD
The present invention relates to a technique for manufacturing an individual substrate on which an infrared data communication module using the A method is mounted.

【0002】[0002]

【従来の技術】従来より、携帯型電話機やノート型パー
ソナルコンピュータ等において、それらの機器同士ある
いはプリンタ等の周辺機器との間でIrDA(Infrared
DataAssociation )方式による赤外線データ通信が行
われている。このような赤外線データ通信では、たとえ
ば内部に赤外線用の発光素子および受光素子が備えられ
た赤外線データ通信モジュール(以下、単に「モジュー
ル」という)が用いられる。
2. Description of the Related Art Conventionally, in portable telephones, notebook personal computers, and the like, IrDA (Infrared) has been used between these devices or peripheral devices such as printers.
Infrared data communication using the DataAssociation method is performed. In such an infrared data communication, for example, an infrared data communication module (hereinafter, simply referred to as a “module”) internally provided with a light emitting element and a light receiving element for infrared rays is used.

【0003】このモジュールは、図15に示すように、
たとえばその大きさよりやや大の個片基板1上に搭載さ
れて組み合わされ、電子部品として用いられることがあ
る。この電子部品は、たとえば携帯型電話機の内部に備
えられたマザー基板(図示せず)に実装され、この場
合、個片基板1は、モジュール2のマザー基板に対する
高さを設定するために用いられる。すなわち、この個片
基板1によって、たとえば携帯型電話機のケースに形成
された開口(図示せず)に、モジュール2の受発光素子
を対応させて配置させることができ、これにより、モジ
ュール2は、他のモジュールとの間において上記開口を
介して赤外線データ通信を良好に行うことができる。
[0003] This module, as shown in FIG.
For example, they may be mounted on an individual substrate 1 slightly larger than the size and combined to be used as an electronic component. The electronic component is mounted on, for example, a mother board (not shown) provided inside the mobile phone. In this case, the individual board 1 is used to set the height of the module 2 with respect to the mother board. . That is, the individual substrate 1 allows the light emitting and receiving elements of the module 2 to be arranged in correspondence with an opening (not shown) formed in, for example, a case of a mobile phone. Infrared data communication can be favorably performed with another module via the opening.

【0004】個片基板1は、たとえばガラスエポキシ樹
脂からなり、略直方体形状に形成されている。個片基板
1の表裏面1a,1bには、銅等からなる所定の導体パ
ターン3が形成されている。個片基板1の側面1cに
は、個片基板1の厚み方向に沿って複数の溝部4が形成
されている。各溝部4には、その内周面に導体層(図示
せず)が形成され、この導体層によって、個片基板1の
表面1aに形成された導体パターン3は、裏面1bに形
成された図示しない導体パターンと導通されている。そ
して、個片基板1の表面1a側の導体パターン3上に
は、シールドケース5が装着されたモジュール2が半田
付けされて実装されている。
The individual substrate 1 is made of, for example, glass epoxy resin and is formed in a substantially rectangular parallelepiped shape. A predetermined conductor pattern 3 made of copper or the like is formed on the front and back surfaces 1a and 1b of the individual substrate 1. A plurality of grooves 4 are formed on the side surface 1 c of the individual substrate 1 along the thickness direction of the individual substrate 1. A conductor layer (not shown) is formed on the inner peripheral surface of each groove 4, and the conductor pattern 3 formed on the front surface 1a of the individual substrate 1 by this conductor layer is formed on the back surface 1b. Conducted with no conductor pattern. The module 2 to which the shield case 5 is mounted is soldered and mounted on the conductor pattern 3 on the surface 1a side of the individual substrate 1.

【0005】上記個片基板1は、図16および図17に
示すように、たとえば平板状の基板6を、矩形状に区画
された領域7(図16中、点線内参照)ごとに切断する
ことにより形成される。すなわち、この基板6では、複
数の領域7が縦横に配列されて区画されており、この領
域7が最終的に個片基板1となる部分である。
As shown in FIGS. 16 and 17, for example, the individual substrate 1 is obtained by cutting a plate-like substrate 6 into rectangular sections 7 (see the dotted lines in FIG. 16). Formed by That is, in the substrate 6, a plurality of regions 7 are vertically and horizontally arranged and partitioned, and the region 7 is a portion that eventually becomes the individual substrate 1.

【0006】隣り合う領域7の短手方向における境界部
分には、基板6の厚み方向に貫通し、かつ内周面に導体
層(図示せず)を有するスルーホール8が適宜数形成さ
れている。スルーホール8は、基板6が切断されるとき
に軸心方向に沿って切断され、上記した溝部4となる。
基板6の表裏面には、図17に示すように、たとえば銅
からなる所定の導体パターン3が形成されている(裏面
は図示せず)。導体パターン3のうち、特に、基板6の
表面におけるスルーホール8の開口周辺には、スルーホ
ール用導体部9が形成されている。このスルーホール用
導体部9は、スルーホール8の導体層と導通されてい
る。
[0006] At a boundary portion in the lateral direction of the adjacent region 7, an appropriate number of through holes 8 penetrating in the thickness direction of the substrate 6 and having a conductor layer (not shown) on the inner peripheral surface are formed. . The through hole 8 is cut along the axial direction when the substrate 6 is cut, and becomes the groove 4 described above.
As shown in FIG. 17, a predetermined conductor pattern 3 made of, for example, copper is formed on the front and back surfaces of the substrate 6 (the back surface is not shown). In the conductor pattern 3, a conductor portion 9 for a through hole is formed particularly around the opening of the through hole 8 on the surface of the substrate 6. The conductor portion 9 for through hole is electrically connected to the conductor layer of the through hole 8.

【0007】また、隣り合うスルーホール用導体部9の
間には、領域7の境界に沿って延びることにより両者を
接続する接続用導体パターン11が形成されている。こ
の接続用導体パターン11は、たとえばスルーホール用
導体部9あるいは他の導体パターン3に対して、電解め
っき法によって半田めっき等を施す際に、各導体パター
ン3に通電するために設けられるものであり、所定のパ
ターン幅(たとえば0.2mm程度)を有している(以
下、接続用導体パターン11を「めっき用導体部11」
という。)。なお、このめっき用導体部11は、隣り合
う溝部4の導体層同士を接続しているため、最終的に切
除されるものである。また、図16中、符号40は、個
片基板1の製作工程において、必要に応じて基板6を固
定するための係合孔を示す。
A connecting conductor pattern 11 is formed between the adjacent through-hole conductors 9 and extends along the boundary of the region 7 to connect them. The conductor pattern 11 for connection is provided for supplying a current to each conductor pattern 3 when, for example, applying solder plating or the like to the conductor portion 9 for through hole or another conductor pattern 3 by an electrolytic plating method. And has a predetermined pattern width (for example, about 0.2 mm) (hereinafter, the connecting conductor pattern 11 is referred to as a “plating conductor portion 11”).
That. ). In addition, since the plating conductor portion 11 connects the conductor layers of the adjacent groove portions 4 to each other, it is finally cut off. In FIG. 16, reference numeral 40 denotes an engagement hole for fixing the substrate 6 as necessary in the manufacturing process of the individual substrate 1.

【0008】基板6は、図17に示す一点鎖線L1,L
2に沿って各領域7ごとに切断され、個片基板1に分割
される。この分割工程には、幅が0.5mm程度のブレ
ード(図示せず)が用いられ、まず、各領域7の短手方
向における境界に沿って切断される。この場合、上記め
っき用導体部11は、そのパターン幅がブレードの幅よ
り充分小であるため、このブレードによって基板6が切
断される際、同時に切除されることになる。
[0008] The substrate 6 is formed by alternate long and short dash lines L1, L shown in FIG.
The wafer is cut along the area 2 into each region 7 and divided into individual substrates 1. In this dividing step, a blade (not shown) having a width of about 0.5 mm is used, and first, each region 7 is cut along a boundary in the lateral direction. In this case, since the pattern width of the plating conductor 11 is sufficiently smaller than the width of the blade, the substrate 6 is cut off when the substrate 6 is cut by the blade.

【0009】[0009]

【発明が解決しようとする課題】ところが、実際に上記
ブレードを用いて各領域7の境界に沿って基板6を切断
すると、めっき用導体部11は、そのパターン幅がブレ
ードの幅に比べ小であるにもかかわらず、基板6の表面
から剥離しつつ左右に分割されて広がってしまうことが
ある。そして、めっき用導体部11は、図18に示すよ
うに、切断された基板6の側縁部において切除されず
に、隣り合うスルーホール用導体部9同士を短絡する状
態で残ってしまう。めっき用導体部11が上記のような
状態で残ると、電気回路的に好ましくない。また、めっ
き用導体部11が残ると、基板6の切断後に、それを個
片基板1ごとに除去する作業が発生し、作業コストを増
大させるといった問題点を有していた。
However, when the substrate 6 is actually cut along the boundary of each region 7 using the above-mentioned blade, the pattern width of the plating conductor 11 is smaller than the width of the blade. In spite of the presence, there is a case where the sheet is divided right and left while being separated from the surface of the substrate 6 and spread. Then, as shown in FIG. 18, the plating conductor portion 11 is not cut off at the side edge portion of the cut substrate 6, but remains in a state where the adjacent through-hole conductor portions 9 are short-circuited. If the plating conductor 11 remains in the above state, it is not preferable in terms of an electric circuit. Further, if the plating conductor portion 11 remains, there is a problem that after the substrate 6 is cut, an operation of removing it for each individual substrate 1 occurs, which increases the operation cost.

【0010】また、この場合、めっき用導体部11を完
全に切除するために、めっき用導体部11のパターン幅
をできる限り小に形成することも考えられるが、電解め
っきを行う上において、0.2mm程度のパターン幅が
最低限必要とされる。
In this case, in order to completely cut off the conductor 11 for plating, it is conceivable to form the pattern width of the conductor 11 for plating as small as possible. A pattern width of about 0.2 mm is required at a minimum.

【0011】[0011]

【発明の開示】本願発明は、上記した事情のもとで考え
出されたものであって、基板を切断して個片基板に分割
するとき、不要な導体パターンを確実に除去することが
できる個片基板の製造方法、およびその個片基板並びに
集合基板を提供することを、その課題とする。
DISCLOSURE OF THE INVENTION The present invention has been conceived in view of the above circumstances, and when a substrate is cut and divided into individual substrates, unnecessary conductor patterns can be reliably removed. An object of the present invention is to provide a method of manufacturing an individual substrate, and an individual substrate and an aggregate substrate.

【0012】上記の課題を解決するため、本願発明で
は、次の技術的手段を講じている。
In order to solve the above problems, the present invention employs the following technical means.

【0013】本願発明の第1の側面によって提供される
個片基板の製造方法は、平板状の基板を、所定の大きさ
を有する複数の領域に区画し、互いに隣り合う上記領域
の境界上に、上記基板の厚み方向に貫通する複数のスル
ーホールのそれぞれを囲むスルーホール用導体パター
ン、および上記隣り合うスルーホール用導体パターン同
士を接続しかつ上記境界に沿って延びる接続用導体パタ
ーンを形成する工程と、上記スルーホールの軸心を通る
上記境界に沿って切断して個片基板とする工程とを含む
個片基板の製造方法であって、上記基板には、上記接続
用導体パターンを上記基板の表面に固定するためのレジ
スト層が形成されたものを用いることを特徴としてい
る。具体的には、上記レジスト層の横幅は、上記接続用
導体パターンのパターン幅より大とされ、上記レジスト
層は、上記接続用導体パターンを覆うように形成されて
いる。ここで、上記接続用導体パターンは、少なくとも
上記スルーホール用導体パターン上にたとえば半田めっ
きを施すためのめっき線として用いられるものである。
According to a method of manufacturing an individual substrate provided by the first aspect of the present invention, a flat substrate is divided into a plurality of regions having a predetermined size, and the plurality of regions are formed on boundaries between the adjacent regions. Forming a through-hole conductor pattern surrounding each of the plurality of through-holes penetrating in the thickness direction of the substrate; and forming a connection conductor pattern connecting the adjacent through-hole conductor patterns and extending along the boundary. A method for manufacturing an individual substrate, comprising the steps of: cutting along the boundary passing through the axis of the through hole to form an individual substrate, wherein the substrate has the connecting conductor pattern. It is characterized in that a substrate on which a resist layer for fixing to a surface of a substrate is formed is used. Specifically, the lateral width of the resist layer is larger than the pattern width of the connection conductor pattern, and the resist layer is formed so as to cover the connection conductor pattern. Here, the connection conductor pattern is used as a plated wire for applying, for example, solder plating on at least the through hole conductor pattern.

【0014】この製造方法によれば、基板をたとえばブ
レードを用いて所定の領域ごとに切断して個片基板に分
割するとき、基板は、各領域の境界部分に形成された複
数のスルーホールの軸心を通る線に沿って切断される。
この場合、各領域の境界に沿って形成された、スルーホ
ール用導体パターン同士を接続する接続用導体パターン
は、従来では、外部に露出した状態となっていたため、
ブレードによって切削されたときに基板の表面から剥離
しながら左右に分割されて広がり、切断後の基板の側縁
部において残ることがあった。
According to this manufacturing method, when the substrate is cut into predetermined pieces by using, for example, a blade and divided into individual pieces, the board is formed with a plurality of through-holes formed at boundaries between the respective areas. It is cut along a line passing through the axis.
In this case, the conductor pattern for connection formed between the conductor patterns for through-holes formed along the boundary of each region is conventionally exposed to the outside,
When cut by a blade, the substrate may be divided right and left and spread while peeling off from the surface of the substrate, and may remain at the side edges of the substrate after cutting.

【0015】しかしながら、本願発明によれば、接続用
導体パターンは、レジスト層によって基板上に堅固に固
定されているため、ブレードによる切断時に基板から剥
離することなく確実に切除される。しかも、レジスト層
は、接続用導体パターンを覆うように形成されているた
め、接続用導体パターンが分割されながら左右に広がる
ことを抑制することができるので、この接続用導体パタ
ーンはより確実に切除される。そのため、基板の切断後
に、隣り合うスルーホール用導体パターン同士が電気回
路的に短絡状態となることを防止することができる。ま
た、基板の切断後に、残っためっき用導体パターンを個
片基板ごとに除去する作業を省略することができ、製造
コストを低減することができる。
However, according to the present invention, since the connection conductor pattern is firmly fixed on the substrate by the resist layer, the connection conductor pattern is reliably cut off without peeling off from the substrate at the time of cutting by the blade. Moreover, since the resist layer is formed so as to cover the connection conductor pattern, it is possible to suppress the connection conductor pattern from being spread right and left while being divided, so that the connection conductor pattern is more reliably cut off. Is done. Therefore, it is possible to prevent the adjacent through-hole conductor patterns from being short-circuited in an electric circuit after the substrate is cut. In addition, after the substrate is cut, the operation of removing the remaining plating conductor pattern for each individual substrate can be omitted, and the manufacturing cost can be reduced.

【0016】好ましい実施の形態によれば、上記レジス
ト層は、上記基板と同じ材質によって構成されていても
よい。これによれば、レジスト層と基板との密着性がよ
り高められ、接続用導体パターンをより強固に基板に固
定させることができる。
According to a preferred embodiment, the resist layer may be made of the same material as the substrate. According to this, the adhesion between the resist layer and the substrate is further improved, and the connection conductor pattern can be more firmly fixed to the substrate.

【0017】他の好ましい実施の形態によれば、上記レ
ジスト層は、上記基板上に形成された他の導体パターン
を保護するための保護層を形成する工程と、同一の工程
において形成されてもよい。このように、レジスト層
は、保護層と同じ工程で形成されれば、レジスト層を形
成する工程を別途設ける必要がなく、製造時間を短縮す
ることができる。
According to another preferred embodiment, the resist layer is formed in the same step as the step of forming a protective layer for protecting another conductor pattern formed on the substrate. Good. As described above, if the resist layer is formed in the same step as the protective layer, there is no need to separately provide a step of forming the resist layer, and the manufacturing time can be reduced.

【0018】他の好ましい実施の形態によれば、上記基
板を切断する工程では、上記レジスト層が形成された面
側から所定のブレードによって切り込んで上記基板を切
断するようにしてもよい。これによれば、ブレードによ
り切り込まれる順序がレジスト層、次いで接続用導体パ
ターンとされるので、接続用導体パターンが基板から剥
離する可能性を少なくすることができる。
According to another preferred embodiment, in the step of cutting the substrate, the substrate may be cut by cutting with a predetermined blade from the side on which the resist layer is formed. According to this, since the order of cutting by the blade is the resist layer and then the connection conductor pattern, the possibility that the connection conductor pattern is peeled from the substrate can be reduced.

【0019】本願発明の第2の側面によって提供される
個片基板は、上記第1の側面において提供される製造方
法によって製造されたことを特徴としている。この構成
によれば、第1の側面に係る製造方法によって、個片基
板を容易に得ることができ、その結果として上記第1の
側面における作用効果と同様の作用効果を奏することが
できる。
The individual substrate provided by the second aspect of the present invention is characterized by being manufactured by the manufacturing method provided in the first aspect. According to this configuration, the individual substrate can be easily obtained by the manufacturing method according to the first aspect, and as a result, the same functions and effects as those of the first aspect can be obtained.

【0020】本願発明の第3の側面によって提供される
集合基板は、平板状の本体を有し、所定の大きさを有す
る複数の領域に区画され、互いに隣り合う上記領域の境
界上に、上記基板の厚み方向に貫通する複数のスルーホ
ールのそれぞれを囲むスルーホール用導体パターンが形
成されており、上記隣り合うスルーホール用導体パター
ン同士を接続しかつ上記領域の境界に沿って延びる接続
用導体パターンが形成されており、上記スルーホールの
軸心を通る上記境界に沿って切断されて個片基板を製造
するために用いられる集合基板であって、上記接続用導
体パターン上には、それを上記本体表面に固定するため
のレジスト層が形成されていることを特徴としている。
The collective substrate provided by the third aspect of the present invention has a flat plate-shaped main body, is divided into a plurality of regions having a predetermined size, and is formed on a boundary between the adjacent regions. A through-hole conductor pattern surrounding each of the plurality of through-holes penetrating in the thickness direction of the substrate is formed, and a connection conductor connecting the adjacent through-hole conductor patterns and extending along a boundary of the region A pattern is formed, a collective substrate that is cut along the boundary passing through the axis of the through hole and used to manufacture an individual substrate, and on the connection conductor pattern, A resist layer for fixing to the surface of the main body is formed.

【0021】本願発明のその他の特徴および利点は、添
付図面を参照して以下に行う詳細な説明によって、より
明らかとなろう。
[0021] Other features and advantages of the present invention will become more apparent from the detailed description given below with reference to the accompanying drawings.

【0022】[0022]

【発明の実施の形態】以下、本願発明の好ましい実施の
形態を、添付図面を参照して具体的に説明する。なお、
以下の説明では、従来の技術の欄で説明した図15を再
び参照する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Preferred embodiments of the present invention will be specifically described below with reference to the accompanying drawings. In addition,
In the following description, FIG. 15 described in the section of the related art will be referred to again.

【0023】個片基板1は、図15に示したように、た
とえばガラスエポキシ樹脂からなり略直方体形状に形成
され、その表面1aに赤外線データ通信モジュール(以
下、単に「モジュール」という)2を搭載している。こ
のモジュール2が搭載された個片基板1は、電子部品と
してたとえば携帯型電話機の内部に備えられたマザー基
板(図示せず)に実装され、この場合、個片基板1は、
モジュール2のマザー基板に対する高さを設定するため
に用いられる。
As shown in FIG. 15, the individual substrate 1 is made of, for example, glass epoxy resin and is formed in a substantially rectangular parallelepiped shape, and has an infrared data communication module (hereinafter, simply referred to as "module") 2 mounted on its surface 1a. are doing. The individual substrate 1 on which the module 2 is mounted is mounted as an electronic component on, for example, a mother substrate (not shown) provided inside a portable telephone. In this case, the individual substrate 1
It is used to set the height of the module 2 with respect to the motherboard.

【0024】個片基板1は、その厚みがたとえば約3.
5mmに設定されている。個片基板1においては、この
厚みと異なる値を有するものも製作可能とされ、モジュ
ール2のマザー基板に対する高さに応じた厚みを有する
個片基板1が、必要に応じて適宜製作されて用いられ
る。個片基板1は、後述するように、平板状の基板6が
縦横に切断されて分割されることによりなる。
The individual substrate 1 has a thickness of, for example, about 3.
It is set to 5 mm. In the individual substrate 1, a substrate having a value different from this thickness can also be manufactured. The individual substrate 1 having a thickness corresponding to the height of the module 2 with respect to the mother substrate is appropriately manufactured and used as needed. Can be As will be described later, the individual substrate 1 is formed by dividing a flat substrate 6 by cutting it vertically and horizontally.

【0025】個片基板1の表裏面1a,1bには、たと
えば銅からなる所定の導体パターン3が形成されてい
る。詳細には、導体パターン3は、図1に示すように、
個片基板1の表面1aにおいて、上記モジュール2が搭
載される際にモジュール2の外部端子部31(後述)と
接続される端子部用導体部16と、モジュール2のシー
ルドケース5(後述)の一部と接続されるシールドケー
ス用導体部17と、個片基板1の側面1cに沿って形成
される略半円柱内面状の溝部4を、個片基板1の表面1
a上で囲むように形成されたスルーホール用導体部9
と、各導体部16,17,9間を接続する引き回し用導
体部19とによって構成されている。
On the front and back surfaces 1a and 1b of the individual substrate 1, a predetermined conductor pattern 3 made of, for example, copper is formed. More specifically, as shown in FIG.
On the front surface 1a of the individual substrate 1, when the module 2 is mounted, the terminal portion conductor portion 16 connected to the external terminal portion 31 (described later) of the module 2 and the shield case 5 (described later) of the module 2 The shield case conductor 17 connected to a part thereof and the substantially semi-cylindrical inner surface groove 4 formed along the side surface 1c of the individual substrate 1
a through-hole conductor portion 9 formed so as to surround on a
And a routing conductor 19 connecting the conductors 16, 17, 9 to each other.

【0026】また、個片基板1の裏面1bには、図2に
示すように、上記溝部4を囲むように形成された導体パ
ターン3としての複数のスルーホール用裏面導体部18
が形成されている。上記溝部4には、その内周面に銅め
っきが施された導体層(図示せず)が形成され、この導
体層は、個片基板1の表面1aのスルーホール用導体部
9と、裏面1bのスルーホール用裏面導体部18とにそ
れぞれ接続され、両者を電気的に導通させている。
As shown in FIG. 2, on the back surface 1b of the individual substrate 1, a plurality of through-hole back surface conductor portions 18 as conductor patterns 3 formed so as to surround the groove portions 4 are formed.
Are formed. A conductor layer (not shown) in which the inner peripheral surface of the groove portion 4 is plated with copper is formed. The conductor layer includes a conductor portion 9 for a through-hole on the front surface 1 a of the individual substrate 1 and a back surface. 1b is connected to the back surface conductor portion 18 for a through hole, respectively, to electrically conduct both.

【0027】また、個片基板1の表面1aの側縁部に
は、レジスト層20が形成されている。このレジスト層
20は、後述するように、めっき用導体部11を切除す
るために形成されたものであり、個片基板1を分割した
ときにその一部が残存したものである。
A resist layer 20 is formed on the side edge of the surface 1a of the individual substrate 1. As will be described later, the resist layer 20 is formed to cut off the conductor portion 11 for plating, and a part thereof remains when the individual substrate 1 is divided.

【0028】一方、モジュール2は、図3および図4に
示すように、略矩形状の基板21と、基板21に実装さ
れた発光ダイオード等からなる発光素子22、PINフ
ォトダイオード等からなる受光素子23、および発光素
子22および受光素子23による送受信動作を制御する
ための集積回路素子24と、各素子22,23,24の
周囲にそれらを覆うようにモールド樹脂により一体的に
封止するモールド体25とを具備して構成されている。
モールド体25の上面であって、発光素子22および受
光素子23に対応する面25aには、発光用レンズ部2
6および受光用レンズ部27がそれぞれ形成されてい
る。
On the other hand, as shown in FIGS. 3 and 4, the module 2 comprises a substantially rectangular substrate 21, a light emitting device 22 composed of a light emitting diode and the like mounted on the substrate 21, and a light receiving device composed of a PIN photodiode and the like. 23, an integrated circuit element 24 for controlling transmission / reception operations by the light emitting element 22 and the light receiving element 23, and a molded body integrally sealed with a molding resin so as to cover the elements 22, 23, 24 so as to cover them. 25.
A light-emitting lens portion 2 is provided on a top surface 25 a of the mold body 25 corresponding to the light-emitting element 22 and the light-receiving element 23.
6 and a light receiving lens portion 27 are formed.

【0029】基板21の表裏面21a,21bには、所
定の配線パターン28が形成されている。特に、基板2
1の裏面21bには、配線パターン28としての外部端
子部31が形成されている。基板21の側面21cに
は、略円弧状の溝状凹部32が形成され、基板21の表
面21aの配線パターン28と裏面21bの外部端子部
31とは、溝状凹部32の内周面に形成された導体層
(図示せず)を介して導通されている。
A predetermined wiring pattern 28 is formed on the front and back surfaces 21a and 21b of the substrate 21. In particular, substrate 2
An external terminal portion 31 as a wiring pattern 28 is formed on one back surface 21b. A substantially arc-shaped groove-shaped concave portion 32 is formed on the side surface 21c of the substrate 21. The wiring pattern 28 on the front surface 21a of the substrate 21 and the external terminal portion 31 on the rear surface 21b are formed on the inner peripheral surface of the groove-shaped concave portion 32. Conduction is performed via the conductor layer (not shown).

【0030】そして、モールド体25および基板21の
周囲には、シールドケース5が装着される。シールドケ
ース5は、金属性であり、外来ノイズ(電磁波や光によ
るノイズ)による影響を防止するためのものである。シ
ールドケース5は、モジュール2の外表面を覆い、かつ
発光用および受光用レンズ部26,27の間に延設部3
3aが配されるように、モジュール2に装着される。延
設部33aの先端には、個片基板1の表面1aのシール
ドケース用導体部17と接続される張出部33bが形成
されている。
The shield case 5 is mounted around the mold 25 and the substrate 21. The shield case 5 is made of metal and is intended to prevent the influence of external noise (noise due to electromagnetic waves or light). The shield case 5 covers the outer surface of the module 2 and extends between the light emitting and light receiving lens portions 26 and 27.
3a is mounted on the module 2 so as to be arranged. At the tip of the extension portion 33a, an overhang portion 33b connected to the shield case conductor portion 17 on the front surface 1a of the individual substrate 1 is formed.

【0031】上記個片基板1は、たとえば、以下に示す
ような製造工程によって製作される。すなわち、この製
造方法では、図5に示すように、略矩形状に形成され
た、たとえばガラスエポキシ樹脂からなる平板状の基板
6を用いる。この基板6は、多数個の個片基板1を縦横
に配列できる大きさを有し、各個片基板1のそれぞれに
対応して一定の大きさの領域7が区画されている。基板
6の側縁部には、個片基板1の製作工程において、必要
に応じて基板6を固定するための係合孔40が形成され
ている。
The individual substrate 1 is manufactured, for example, by the following manufacturing process. That is, in this manufacturing method, as shown in FIG. 5, a flat substrate 6 made of, for example, glass epoxy resin and formed in a substantially rectangular shape is used. The substrate 6 has a size such that a number of individual substrates 1 can be arranged vertically and horizontally, and a region 7 having a fixed size is defined corresponding to each individual substrate 1. An engagement hole 40 for fixing the substrate 6 is formed on the side edge portion of the substrate 6 as necessary in the manufacturing process of the individual substrate 1.

【0032】次いで、基板6の各領域7ごとに、図6に
示すように、基板6の表面および図示しない裏面に対し
て、公知のフォトリソグラフィー法により所定の導体パ
ターン3を形成する。導体パターン3としては、基板6
の表面における領域7内の所定位置に形成された、上述
した端子部用導体部16、シールドケース用導体部1
7、スルーホール用導体部9、引き回し用導体部19、
および隣り合う領域7の境界に沿って形成されためっき
用導体部11を含む。さらに、図示していないが、基板
6の裏面に形成されたスルーホール用裏面導体部18
(図2参照)を含む。
Next, as shown in FIG. 6, a predetermined conductor pattern 3 is formed on the front surface and the back surface (not shown) of the substrate 6 for each region 7 of the substrate 6 by a known photolithography method. As the conductor pattern 3, the substrate 6
Terminal portion 16 and shield case conductor portion 1 formed at predetermined positions in region 7 on the surface of
7, conductor portion 9 for through hole, conductor portion 19 for routing,
And a conductor portion 11 for plating formed along the boundary between the adjacent regions 7. Further, although not shown, the back surface conductor portion 18 for a through hole formed on the back surface of the substrate 6.
(See FIG. 2).

【0033】導体パターン3は、たとえば表面に銅箔を
施した基板6に対してレジスト材料を塗布し、所望のパ
ターンが描かれたマスクを用いて露光・現像し、エッチ
ングにより銅箔の不要部分を除去することにより形成さ
れる。
The conductor pattern 3 is formed, for example, by applying a resist material to a substrate 6 having a copper foil on the surface, exposing and developing using a mask on which a desired pattern is drawn, and etching unnecessary portions of the copper foil by etching. Is formed.

【0034】めっき用導体部11は、隣り合うスルーホ
ール用導体部9同士の間において、すなわち、各領域7
の短手方向における境界部分に沿って直線状に延び、所
定の幅(たとえば0.2mm程度)を有して形成され
る。めっき用導体部11は、スルーホール用導体部9に
電解めっき法によって金属めっきを施す際に、各導体パ
ターン3を通電するために設けられるものである。この
上記めっき用導体部11がスルーホール用導体部9を接
続するように形成されることにより、導体パターン3上
の、めっきが必要な箇所が互いに導通することになり、
これにより良好なめっき処理を行うことができる。な
お、めっき用導体部11は、スルーホール用導体部9間
を短絡させているため、最終的にはこれが切除される。
The plating conductor 11 is provided between the adjacent through-hole conductors 9, that is, in each region 7.
Are formed to extend linearly along a boundary portion in the short direction and have a predetermined width (for example, about 0.2 mm). The plating conductor portion 11 is provided to energize each conductor pattern 3 when the through-hole conductor portion 9 is subjected to metal plating by an electrolytic plating method. Since the plating conductor portion 11 is formed so as to connect the through-hole conductor portion 9, portions of the conductor pattern 3 that require plating are electrically connected to each other,
Thereby, favorable plating treatment can be performed. Since the plating conductor portion 11 short-circuits between the through-hole conductor portions 9, it is finally cut off.

【0035】次に、略円形状の各スルーホール用導体部
9において、図7に示すように、基板6の厚み方向に貫
通するようにスルーホール8を形成する。スルーホール
8は、所定のドリル等によって、スルーホール用導体部
9と同心円状に形成され、その孔径は、スルーホール用
導体部9の直径より小とされる。なお、スルーホール8
は、図5に示した平板状の基板6の状態において、導体
パターン3が形成される前に形成されてもよい。続い
て、スルーホール8の内周面にたとえば無電解めっきに
より図示しない導体層を形成する。上記スルーホール8
は、最終的に基板6の表裏面を導通させるための溝部4
(図15参照)となるものである。
Next, a through hole 8 is formed in each of the substantially circular conductors 9 for through holes, as shown in FIG. The through-hole 8 is formed concentrically with the through-hole conductor 9 by a predetermined drill or the like, and has a hole diameter smaller than the diameter of the through-hole conductor 9. In addition, through hole 8
May be formed before the conductor pattern 3 is formed in the state of the flat substrate 6 shown in FIG. Subsequently, a conductor layer (not shown) is formed on the inner peripheral surface of the through hole 8 by, for example, electroless plating. Above through hole 8
Is a groove 4 for finally conducting the front and back surfaces of the substrate 6.
(See FIG. 15).

【0036】次いで、めっき用導体部11を基板6の表
面に固定するためのレジスト層20を形成する。詳細に
は、レジスト層20は、図8および図9に示すように、
その横幅Aがめっき用導体部11のパターン幅Bより大
とされ、隣り合うスルーホール用導体部9の間の部位に
おいて、めっき用導体部11を覆うように形成される。
Next, a resist layer 20 for fixing the plating conductor 11 to the surface of the substrate 6 is formed. Specifically, as shown in FIGS. 8 and 9, the resist layer 20
The width A is larger than the pattern width B of the plating conductor portion 11, and is formed so as to cover the plating conductor portion 11 at a portion between the adjacent through-hole conductor portions 9.

【0037】レジスト層20は、たとえばフォトリソグ
ラフィー法を用いて形成され、基板6の表面において、
露出させるべき部分と対応した窓孔をもつマスク(図示
せず)を用い、予め基板6の全面に形成した層に露光処
理を行い、続いて現像を行うことにより開口を形成す
る。開口以外の部分が、この場合のレジスト層20とな
る部分である。
The resist layer 20 is formed using, for example, a photolithography method.
Using a mask (not shown) having a window hole corresponding to a portion to be exposed, a layer formed in advance on the entire surface of the substrate 6 is subjected to an exposure process, and then developed to form an opening. The portion other than the opening is the portion that becomes the resist layer 20 in this case.

【0038】このように、レジスト層20を形成するこ
とにより、めっき用導体部11は、レジスト層20によ
って基板6上に固定されるため、基板6との密着性を維
持することができる。しかも、レジスト層20は、基板
6と同じエポキシ系樹脂からなるため、レジスト層20
と基板6との密着性がより高められ、これにより、めっ
き用導体部11をより強固に基板6に固定することがで
きる。
As described above, by forming the resist layer 20, the plating conductor 11 is fixed on the substrate 6 by the resist layer 20, so that the adhesion to the substrate 6 can be maintained. Moreover, since the resist layer 20 is made of the same epoxy resin as the substrate 6, the resist layer 20
The adhesion between the substrate and the substrate 6 is further enhanced, whereby the plating conductor 11 can be more firmly fixed to the substrate 6.

【0039】なお、基板6の表面においては、上記レジ
スト層20以外に、基板6の表面や他の導体パターン3
等を保護するための電気絶縁性を有する保護層34が形
成されてもよく、この保護層34によって外部に露出す
る必要のあるべき部分以外を覆うようにしてもよい。こ
の場合、上記保護層34をレジスト層20と同じ材質で
形成する場合には、両者を同一工程で形成するようにし
てもよい。このように、レジスト層20は、保護層34
と同じ工程で形成されれば、レジスト層20を形成する
工程を別途設ける必要がなく、製造時間を短縮すること
ができるといった利点がある。
On the surface of the substrate 6, in addition to the resist layer 20, the surface of the substrate 6 and other conductive patterns 3
A protective layer 34 having an electrical insulation property for protecting the like may be formed, and the protective layer 34 may cover a portion other than a portion that needs to be exposed to the outside. In this case, when the protective layer 34 is formed of the same material as the resist layer 20, both may be formed in the same step. As described above, the resist layer 20 includes the protective layer 34.
If it is formed in the same step as above, there is no need to separately provide a step of forming the resist layer 20, and there is an advantage that the manufacturing time can be reduced.

【0040】上記のように、この個片基板1の製造方法
では、めっき用導体部11を覆うようにレジスト層20
が形成された基板6が用いられ、以下に示すように、電
解めっきが施された後、モジュール1が実装され切断さ
れることにより、モジュール1が実装された個片基板1
が製作される。
As described above, in the manufacturing method of the individual substrate 1, the resist layer 20 is formed so as to cover the conductor 11 for plating.
Is used, and after being subjected to electrolytic plating, the module 1 is mounted and cut as shown below, so that the individual substrate 1 on which the module 1 is mounted is formed.
Is produced.

【0041】すなわち、露出された各導体パターン3上
に、電解めっき法によってたとえば金めっきあるいは半
田めっきが施される。具体的には、露出された導体パタ
ーン3としてのスルーホール用導体部9、シールドケー
ス用導体部17、および端子部用導体部16等を陰極と
し、めっき金属を陽極とし、めっき金属を含む電解液中
に基板6を漬し、直流電流を流すことにより、露出され
た導体パターン3上にめっき金属が付着する。この場
合、めっき用導体部11は、隣り合うスルーホール用導
体部9を接続するように形成されているため、スルーホ
ール用導体部9を含む導体パターン3が電気的に導通さ
れることになる。
That is, for example, gold plating or solder plating is applied to each exposed conductor pattern 3 by electrolytic plating. Specifically, the exposed conductor pattern 9 for the through-hole, the conductor 17 for the shield case, the conductor 16 for the terminal as the exposed conductor pattern 3 are used as a cathode, the plating metal is used as an anode, and the electrolysis including the plating metal is used. The plating metal adheres to the exposed conductor pattern 3 by immersing the substrate 6 in the liquid and passing a direct current. In this case, since the plating conductor 11 is formed so as to connect the adjacent through-hole conductors 9, the conductor pattern 3 including the through-hole conductor 9 is electrically conducted. .

【0042】次に、基板6の各領域7ごとに、別途製作
されたモジュール2を実装する。詳細には、図10に示
すように、基板6の各領域7において、表面25aの端
子部用導体部16にモジュール2の外部端子部31(図
示せず)が、シールドケース用導体部17にシールドケ
ース5の張出部33bがそれぞれ接続され、モジュール
2が基板6の各領域7に、たとえばリフロー処理が行わ
れて実装される。
Next, a separately manufactured module 2 is mounted on each area 7 of the substrate 6. In detail, as shown in FIG. 10, in each region 7 of the substrate 6, the external terminal portion 31 (not shown) of the module 2 is connected to the terminal portion conductor portion 16 on the front surface 25 a and the shield case conductor portion 17 is formed. The projecting portions 33b of the shield case 5 are connected to each other, and the module 2 is mounted on each area 7 of the substrate 6 by performing, for example, a reflow process.

【0043】その後、モジュール2が実装された領域7
ごとに、基板6を縦横に切断し、単品の個片基板1を得
る。具体的には、図11に示す一点鎖線L1に沿って基
板6を横方向に切断し、横長の中間品を得る。基板6の
切断には、図12および図13に示すように、回転駆動
自在な円板状のブレード35を用いる。このブレード3
5は、スルーホール8の孔径より小であって、めっき用
導体部11のパターン幅Bより大である0.5mm程度
の幅を有している。上記ブレード35は、基板6の表面
から裏面に向けて下降されることにより、基板6の厚み
方向に沿ってそれを切断する。
Thereafter, the area 7 in which the module 2 is mounted
Each time, the substrate 6 is cut vertically and horizontally to obtain a single-piece individual substrate 1. Specifically, the substrate 6 is cut in the horizontal direction along the alternate long and short dash line L1 shown in FIG. 11 to obtain a horizontally long intermediate product. As shown in FIGS. 12 and 13, a disk-shaped blade 35 that can be driven to rotate is used for cutting the substrate 6. This blade 3
5 has a width of about 0.5 mm, which is smaller than the hole diameter of the through hole 8 and larger than the pattern width B of the conductor portion 11 for plating. The blade 35 is cut from the front surface of the substrate 6 toward the rear surface thereof, thereby cutting the substrate 6 in the thickness direction of the substrate 6.

【0044】これにより、スルーホール用導体部9は、
平面視円弧状に形成される。また、隣り合うスルーホー
ル用導体部9間に形成されためっき用導体部11は、そ
の上面に形成されたレジスト層20の一部とともにブレ
ード35によって切除される。
As a result, the through-hole conductor 9 is
It is formed in an arc shape in plan view. The plating conductor 11 formed between the adjacent through-hole conductors 9 is cut off by the blade 35 together with a part of the resist layer 20 formed on the upper surface thereof.

【0045】従来では、めっき用導体部11は、外部に
露出した状態となっていたため、ブレード35によって
切削されたときに基板6の表面から剥離しながら左右に
分割されて広がり、スルーホール用導体部9を短絡した
状態で残ることがあった。しかしながら、本実施形態で
は、めっき用導体部11は、レジスト層20によって覆
われるようにされているため、基板6上に堅固に固定さ
れるとともに、切削時において左右に広がることが抑制
される。そのため、めっき用導体部11は、ブレード3
5による切断時に、基板6から剥離することなく保持さ
れるので確実に切除される。
Conventionally, since the plating conductor portion 11 is exposed to the outside, when it is cut by the blade 35, the plating conductor portion 11 is separated from the surface of the substrate 6 and is divided into right and left portions to expand. The portion 9 may remain in a short-circuited state. However, in this embodiment, since the plating conductor 11 is covered with the resist layer 20, it is firmly fixed on the substrate 6, and is prevented from spreading left and right during cutting. Therefore, the conductor portion 11 for plating is
At the time of cutting by 5, it is held without being separated from the substrate 6, so that it is reliably cut off.

【0046】したがって、基板6の切断後に、隣り合う
スルーホール用導体部9同士が電気回路的に短絡状態と
なることを防止することができる。また、従来のよう
に、基板6の切断後に、残っためっき用導体部11を個
片基板1ごとに除去する作業を省略することができ、製
造コストを低減することができる。
Therefore, it is possible to prevent the adjacent through-hole conductors 9 from being short-circuited in an electric circuit after the substrate 6 is cut. Further, as in the related art, after the substrate 6 is cut, the operation of removing the remaining plating conductor portion 11 for each individual substrate 1 can be omitted, and the manufacturing cost can be reduced.

【0047】また、基板6を切断する際には、レジスト
層20が形成された面側からブレード35によって切り
込んで基板6が切断される。そのため、ブレード35に
より切り込まれる順序がレジスト層20、次いでめっき
用導体部11とされるので、めっき用導体部11が基板
6から剥離する可能性をより少なくすることができる。
When the substrate 6 is cut, the substrate 6 is cut from the side on which the resist layer 20 is formed with a blade 35. Therefore, since the order of cutting by the blade 35 is the resist layer 20 and then the plating conductor 11, the possibility that the plating conductor 11 is separated from the substrate 6 can be further reduced.

【0048】その後、横長の中間品において、各領域7
の左右に位置する不要部分を除去するために、すなわ
ち、図11に示す一点鎖線L2に沿って中間品を切断す
る。このように基板6を切断して、多数個の、モジュー
ル2が搭載された個片基板1が得られる。
Thereafter, in the horizontally long intermediate product, each region 7
In order to remove unnecessary portions positioned on the left and right of the intermediate product, that is, the intermediate product is cut along the dashed line L2 shown in FIG. In this manner, the substrate 6 is cut to obtain the individual substrate 1 on which the plurality of modules 2 are mounted.

【0049】上記のようにして得られた、モジュール2
が搭載された個片基板1は、図14に示すように、電子
部品としてたとえば携帯型電話機の内部に設けられたマ
ザー基板41に実装される。すなわち、個片基板1の裏
面1bに形成されたスルーホール用裏面導体部18がマ
ザー基板41の配線パターン42にたとえば半田リフロ
ー処理によって半田付けされることにより、モジュール
2が搭載された個片基板1がマザー基板41に実装され
る。
The module 2 obtained as described above
Is mounted on a mother board 41 provided inside a portable telephone, for example, as an electronic component, as shown in FIG. That is, the back surface conductor portion 18 for the through hole formed on the back surface 1 b of the individual substrate 1 is soldered to the wiring pattern 42 of the mother substrate 41 by, for example, a solder reflow process, so that the individual substrate on which the module 2 is mounted. 1 is mounted on the motherboard 41.

【0050】モジュール2は、個片基板1によってマザ
ー基板41に対して所定の高さに嵩上げされ、これによ
り、たとえば携帯型電話機のケースに形成された開口
(図示せず)に、モジュール2の受発光素子22,23
を対応して配置させることができる。そして、図示しな
い相手側機器の他のモジュールと対向して配されること
により、赤外線によるデータ通信が行われる。すなわ
ち、発光素子22では、集積回路素子24から送られて
くる電気信号を光信号に変換し、他のモジュールに対し
てその光信号としての赤外光を上記開口を介して出射す
る。一方、受光素子23は、開口を介して他のモジュー
ルから受けた光信号としての赤外光を電気信号に変換
し、それを集積回路素子24に対して与える。
The module 2 is raised to a predetermined height with respect to the mother substrate 41 by the individual substrate 1, so that, for example, an opening (not shown) formed in a case of a portable telephone is inserted into the module 2. Light receiving and emitting elements 22, 23
Can be arranged correspondingly. Then, by being arranged opposite to another module (not shown) of the partner device, data communication by infrared rays is performed. That is, the light emitting element 22 converts an electric signal sent from the integrated circuit element 24 into an optical signal, and emits infrared light as the optical signal to another module through the opening. On the other hand, the light receiving element 23 converts infrared light, which is an optical signal received from another module through the opening, into an electric signal, and provides the electric signal to the integrated circuit element 24.

【0051】もちろん、この発明の範囲は上述した実施
の形態に限定されるものではなく、発明の範囲内で種々
の変更が可能である。たとえば、個片基板1に実装する
電子部品としては、モジュール2に代わり、他の電子部
品を実装するようにしてもよい。その場合は、基板個片
1の表面1aにおいて、その電子部品の端子形態に応じ
た導体パターンが形成される。
Of course, the scope of the present invention is not limited to the above embodiment, and various changes can be made within the scope of the invention. For example, instead of the module 2, another electronic component may be mounted as the electronic component mounted on the individual substrate 1. In that case, a conductor pattern corresponding to the terminal form of the electronic component is formed on the surface 1a of the substrate piece 1.

【0052】また、上記した、めっき用導体部11を完
全に切除する製造方法は、たとえばモジュール2を製造
するときに適用するようにしてもよい。また、基板6、
個片基板1、導体パターン3の形状、大きさ、材質等
は、上記した実施形態に限るものではない。
The above-described manufacturing method for completely removing the plating conductor 11 may be applied, for example, when manufacturing the module 2. Also, the substrate 6,
The shape, size, material, and the like of the individual substrate 1 and the conductor pattern 3 are not limited to the above-described embodiment.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本願発明に係る個片基板の平面図である。FIG. 1 is a plan view of an individual substrate according to the present invention.

【図2】図1に示す個片基板の裏面図である。FIG. 2 is a rear view of the individual substrate shown in FIG.

【図3】赤外線データ通信モジュールの斜視図である。FIG. 3 is a perspective view of the infrared data communication module.

【図4】赤外線データ通信モジュールの内部構成図であ
る。
FIG. 4 is an internal configuration diagram of the infrared data communication module.

【図5】従来の基板の平面図である。FIG. 5 is a plan view of a conventional substrate.

【図6】基板の一部拡大平面図である。FIG. 6 is a partially enlarged plan view of a substrate.

【図7】スルーホールが形成された基板の一部拡大平面
図である。
FIG. 7 is a partially enlarged plan view of a substrate in which a through hole is formed.

【図8】レジスト層が形成された基板の一部拡大平面図
である。
FIG. 8 is a partially enlarged plan view of a substrate on which a resist layer is formed.

【図9】図8のIX−IX方向に見た基板の断面図である。9 is a cross-sectional view of the substrate as viewed in the direction IX-IX of FIG.

【図10】赤外線データ通信モジュールが実装された基
板の一部拡大平面図である。
FIG. 10 is a partially enlarged plan view of a substrate on which the infrared data communication module is mounted.

【図11】切断線を表した基板の一部拡大平面図であ
る。
FIG. 11 is a partially enlarged plan view of the substrate, showing a cutting line.

【図12】図11のXII−XII方向に見た基板の切削状態
を示す図である。
FIG. 12 is a diagram showing a cutting state of the substrate as viewed in the XII-XII direction of FIG. 11;

【図13】基板の切削状態を示す図である。FIG. 13 is a diagram showing a cutting state of a substrate.

【図14】マザー基板に個片基板を実装した状態を示す
断面図である。
FIG. 14 is a cross-sectional view showing a state where an individual substrate is mounted on a mother substrate.

【図15】赤外線データ通信モジュールが実装された個
片基板の斜視図である。
FIG. 15 is a perspective view of an individual substrate on which the infrared data communication module is mounted.

【図16】従来の基板の平面図である。FIG. 16 is a plan view of a conventional substrate.

【図17】従来の基板の一部拡大平面図である。FIG. 17 is a partially enlarged plan view of a conventional substrate.

【図18】切断後の基板の一部拡大平面図である。FIG. 18 is a partially enlarged plan view of the substrate after cutting.

【符号の説明】[Explanation of symbols]

1 個片基板 2 赤外線データ通信モジュール 6 基板 7 領域 8 スルーホール 9 スルーホール用導体部 11 めっき用導体部 20 レジスト層 Reference Signs List 1 piece substrate 2 infrared data communication module 6 substrate 7 area 8 through hole 9 conductor for through hole 11 conductor for plating 20 resist layer

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】 平板状の基板を、所定の大きさを有する
複数の領域に区画し、互いに隣り合う上記領域の境界上
に、上記基板の厚み方向に貫通する複数のスルーホール
のそれぞれを囲むスルーホール用導体パターン、および
上記隣り合うスルーホール用導体パターン同士を接続し
かつ上記境界に沿って延びる接続用導体パターンを形成
する工程と、 上記スルーホールの軸心を通る上記境界に沿って切断し
て個片基板とする工程とを含む個片基板の製造方法であ
って、 上記基板には、上記接続用導体パターンを上記基板の表
面に固定するためのレジスト層が形成されたものを用い
ることを特徴とする、個片基板の製造方法。
1. A flat substrate is divided into a plurality of regions having a predetermined size, and each of a plurality of through holes penetrating in a thickness direction of the substrate is surrounded on a boundary between the regions adjacent to each other. Forming a conductor pattern for a through-hole and a conductor pattern for connection connecting the adjacent conductor patterns for a through-hole and extending along the boundary; cutting along the boundary passing through the axis of the through-hole; And a step of forming an individual substrate, wherein the substrate has a resist layer formed thereon for fixing the connection conductor pattern to the surface of the substrate. A method for manufacturing an individual substrate.
【請求項2】 上記レジスト層の横幅は、上記接続用導
体パターンのパターン幅より大とされ、上記レジスト層
は、上記接続用導体パターンを覆うように形成されてい
る、請求項1に記載の個片基板の製造方法。
2. The connection layer according to claim 1, wherein a width of the resist layer is larger than a pattern width of the connection conductor pattern, and the resist layer is formed so as to cover the connection conductor pattern. A method for manufacturing an individual substrate.
【請求項3】 上記レジスト層は、上記基板と同じ材質
からなる、請求項1または2に記載の個片基板の製造方
法。
3. The method according to claim 1, wherein the resist layer is made of the same material as the substrate.
【請求項4】 上記レジスト層は、上記基板上に形成さ
れた他の導体パターンを保護するための保護層を形成す
る工程と、同一の工程において形成される、請求項1な
いし3のいずれかに記載の個片基板の製造方法。
4. The method according to claim 1, wherein the resist layer is formed in the same step as a step of forming a protective layer for protecting another conductive pattern formed on the substrate. 4. The method for manufacturing an individual substrate according to 1.
【請求項5】 上記接続用導体パターンは、少なくとも
上記スルーホール用導体パターン上に電解めっきを施す
ためのめっき線として用いられる、請求項1ないし4の
いずれかに記載の個片基板の製造方法。
5. The method for manufacturing an individual substrate according to claim 1, wherein the connection conductor pattern is used as a plating wire for electroplating at least on the conductor pattern for a through hole. .
【請求項6】 上記基板を切断する工程では、上記レジ
スト層が形成された面側から所定のブレードによって切
り込んで上記基板を切断する、請求項1ないし5のいず
れかに記載の個片基板の製造方法。
6. The individual substrate according to claim 1, wherein, in the step of cutting the substrate, the substrate is cut by cutting with a predetermined blade from the side on which the resist layer is formed. Production method.
【請求項7】 請求項1ないし6のいずれかに記載の製
造方法によって製造されたことを特徴とする、個片基
板。
7. An individual substrate manufactured by the manufacturing method according to any one of claims 1 to 6.
【請求項8】 平板状の本体を有し、所定の大きさを有
する複数の領域に区画され、互いに隣り合う上記領域の
境界上に、上記基板の厚み方向に貫通する複数のスルー
ホールのそれぞれを囲むスルーホール用導体パターンが
形成されており、 上記隣り合うスルーホール用導体パターン同士を接続
し、かつ上記領域の境界に沿って延びる接続用導体パタ
ーンが形成されており、 上記スルーホールの軸心を通る上記境界に沿って切断さ
れて個片基板を製造するために用いられる集合基板であ
って、 上記接続用導体パターン上には、それを上記本体表面に
固定するためのレジスト層が形成されていることを特徴
とする、集合基板。
8. A plurality of through-holes each having a plate-shaped main body, divided into a plurality of regions having a predetermined size, and each of a plurality of through-holes penetrating in a thickness direction of the substrate on a boundary between the adjacent regions. A conductor pattern for a through hole surrounding the conductor pattern for the through hole is formed, and a conductor pattern for the connection that connects the adjacent conductor patterns for the through hole and extends along the boundary of the region is formed. A collective substrate that is cut along the boundary passing through the heart and is used for manufacturing an individual substrate, and a resist layer for fixing it to the main body surface is formed on the connection conductor pattern. A collective substrate, characterized by being made.
JP2001035470A 2001-02-13 2001-02-13 Method for manufacturing individual substrate, individual substrate and collective substrate Expired - Fee Related JP4554831B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001035470A JP4554831B2 (en) 2001-02-13 2001-02-13 Method for manufacturing individual substrate, individual substrate and collective substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001035470A JP4554831B2 (en) 2001-02-13 2001-02-13 Method for manufacturing individual substrate, individual substrate and collective substrate

Publications (2)

Publication Number Publication Date
JP2002246703A true JP2002246703A (en) 2002-08-30
JP4554831B2 JP4554831B2 (en) 2010-09-29

Family

ID=18898905

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001035470A Expired - Fee Related JP4554831B2 (en) 2001-02-13 2001-02-13 Method for manufacturing individual substrate, individual substrate and collective substrate

Country Status (1)

Country Link
JP (1) JP4554831B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006210815A (en) * 2005-01-31 2006-08-10 Canon Inc Semiconductor element and substrate for ink jet recording head, and manufacturing method thereof
JP2007123801A (en) * 2005-09-28 2007-05-17 Kyocera Corp Wiring board for multiple-machining
US20120001376A1 (en) * 2010-06-30 2012-01-05 Cheng-Che Hsieh Combined Plastic Chopping Board Structure
CN111698847A (en) * 2020-06-29 2020-09-22 四川海英电子科技有限公司 Method for accurately positioning layers of high-frequency circuit board

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51125865A (en) * 1975-04-25 1976-11-02 Hitachi Ltd Method of manufacturing ceramic wiring substrate
JPS6046090A (en) * 1983-08-24 1985-03-12 シヤ−プ株式会社 Electronic circuit board
JPS60194367U (en) * 1984-06-01 1985-12-24 株式会社リコー printed wiring board
JPH09181443A (en) * 1995-12-25 1997-07-11 Murata Mfg Co Ltd Electronic component manufacturing method
JPH1146061A (en) * 1997-07-28 1999-02-16 Matsushita Electric Works Ltd Manufacture of printed-wiring board
JPH11163583A (en) * 1997-11-25 1999-06-18 Citizen Electronics Co Ltd Package for electronic parts and manufacture of the same
JP2000091722A (en) * 1998-09-16 2000-03-31 Ibiden Co Ltd Printed wiring board and its manufacture

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51125865A (en) * 1975-04-25 1976-11-02 Hitachi Ltd Method of manufacturing ceramic wiring substrate
JPS6046090A (en) * 1983-08-24 1985-03-12 シヤ−プ株式会社 Electronic circuit board
JPS60194367U (en) * 1984-06-01 1985-12-24 株式会社リコー printed wiring board
JPH09181443A (en) * 1995-12-25 1997-07-11 Murata Mfg Co Ltd Electronic component manufacturing method
JPH1146061A (en) * 1997-07-28 1999-02-16 Matsushita Electric Works Ltd Manufacture of printed-wiring board
JPH11163583A (en) * 1997-11-25 1999-06-18 Citizen Electronics Co Ltd Package for electronic parts and manufacture of the same
JP2000091722A (en) * 1998-09-16 2000-03-31 Ibiden Co Ltd Printed wiring board and its manufacture

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006210815A (en) * 2005-01-31 2006-08-10 Canon Inc Semiconductor element and substrate for ink jet recording head, and manufacturing method thereof
JP4630680B2 (en) * 2005-01-31 2011-02-09 キヤノン株式会社 Manufacturing method of semiconductor element and manufacturing method of ink jet recording head
JP2007123801A (en) * 2005-09-28 2007-05-17 Kyocera Corp Wiring board for multiple-machining
JP4738220B2 (en) * 2005-09-28 2011-08-03 京セラ株式会社 Multiple wiring board
US20120001376A1 (en) * 2010-06-30 2012-01-05 Cheng-Che Hsieh Combined Plastic Chopping Board Structure
US8328174B2 (en) * 2010-06-30 2012-12-11 Tsao Ru Co., Ltd. Combined plastic chopping board structure
CN111698847A (en) * 2020-06-29 2020-09-22 四川海英电子科技有限公司 Method for accurately positioning layers of high-frequency circuit board

Also Published As

Publication number Publication date
JP4554831B2 (en) 2010-09-29

Similar Documents

Publication Publication Date Title
US8043892B2 (en) Semiconductor die package and integrated circuit package and fabricating method thereof
US6490168B1 (en) Interconnection of circuit substrates on different planes in electronic module
US20030075357A1 (en) Structure of a ball-grid array package substrate and processes for producing thereof
JP2012151353A (en) Semiconductor module
US8043514B2 (en) Method of manufacturing a wiring board by utilizing electro plating
JP2002246703A (en) Method for producing separate board piece, board piece and assembled board
JP2001077408A (en) Infrared transmission/reception module and manufacture thereof
JP3770895B2 (en) Manufacturing method of wiring board using electrolytic plating
JP2001044452A (en) Optical communication module
JP2004221404A (en) Wiring board, its manufacturing method, semiconductor device, electronic module and electronic apparatus
CN112449484B (en) Circuit board and method for manufacturing the same
JP4902046B2 (en) Infrared data communication module and manufacturing method thereof
CN115486209A (en) Method for manufacturing flexible printed circuit board
JP2000114412A (en) Manufacture of circuit board
KR100688697B1 (en) Method of manufacturing package substrate
JP2004146419A (en) Composite multilayer substrate and module using the same
JP2002185101A (en) Single board substrate and method of manufacturing the same
JP4440381B2 (en) Infrared transceiver module
JPH1093213A (en) Circuit board, circuit device and apparatus
JP7412376B2 (en) Substrate for semiconductor devices
JP2016225430A (en) Substrate for semiconductor device and method of manufacturing the same, and semiconductor device and method of manufacturing the same
JP2001077405A (en) Method of manufacturing infrared transmitting/receiving module and the module
JP2891938B2 (en) How to connect electrical components
KR101008422B1 (en) Printed circuit board manufacturing method
CN113939087A (en) Special step type printed circuit board and manufacturing method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070921

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100323

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100519

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100713

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100715

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130723

Year of fee payment: 3

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees