JP2002238254A - ディジタル制御スイッチング電源装置 - Google Patents
ディジタル制御スイッチング電源装置Info
- Publication number
- JP2002238254A JP2002238254A JP2001077233A JP2001077233A JP2002238254A JP 2002238254 A JP2002238254 A JP 2002238254A JP 2001077233 A JP2001077233 A JP 2001077233A JP 2001077233 A JP2001077233 A JP 2001077233A JP 2002238254 A JP2002238254 A JP 2002238254A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- switching power
- comparator
- threshold value
- output signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【課題】 ディジタル制御スイッチング電源のＡＤコン
バータを省略し、安価な方法で出力電圧の精度をアナロ
グ制御と同じレベルまで改善する。 【解決手段】 スイッチ素子１のオン・オフを制御する
発振制御回路を、カウント数がしきい値に達したときに
出力信号のレベルを反転させ、かつ、カウント数が所定
の値に達するとカウント数と出力信号のレベルを元に戻
してカウントを繰り返すカウンタ２と、出力電圧を基準
電圧と比較し結果を高いと低いの２種類の信号で出力す
るコンパレータ４と、コンパレータ４の出力信号を所定
の間隔で読み込んでしきい値を増減する演算器３から構
成する。
バータを省略し、安価な方法で出力電圧の精度をアナロ
グ制御と同じレベルまで改善する。 【解決手段】 スイッチ素子１のオン・オフを制御する
発振制御回路を、カウント数がしきい値に達したときに
出力信号のレベルを反転させ、かつ、カウント数が所定
の値に達するとカウント数と出力信号のレベルを元に戻
してカウントを繰り返すカウンタ２と、出力電圧を基準
電圧と比較し結果を高いと低いの２種類の信号で出力す
るコンパレータ４と、コンパレータ４の出力信号を所定
の間隔で読み込んでしきい値を増減する演算器３から構
成する。
Description
【０００１】
【発明の属する技術分野】本発明はスイッチング電源装
置に関し、より具体的には、ディジタル信号処理によっ
てスイッチ素子のオン・オフを制御する技術に関する。
置に関し、より具体的には、ディジタル信号処理によっ
てスイッチ素子のオン・オフを制御する技術に関する。
【０００２】
【従来の技術】従来、ディジタル信号処理によってスイ
ッチ素子のオン・オフを制御する方法として図４に示し
たように、スイッチング電源装置の出力電圧をＡＤコン
バータ１３によってディジタル信号に変換し、演算器３
がディジタル信号を処理してしきい値を算出し、カウン
タ２がしきい値に応じたオン期間を出力してスイッチ素
子１をオン・オフしていた。
ッチ素子のオン・オフを制御する方法として図４に示し
たように、スイッチング電源装置の出力電圧をＡＤコン
バータ１３によってディジタル信号に変換し、演算器３
がディジタル信号を処理してしきい値を算出し、カウン
タ２がしきい値に応じたオン期間を出力してスイッチ素
子１をオン・オフしていた。
【０００３】しきい値はカウント数の最大値とゼロの間
のある値であって、例えば、ゼロからカウントアップし
てしきい値に達するまで出力はＨｉを保ち、しきい値を
過ぎると出力はＬｏになる。カウント数が最大値を越え
るとカウント数はゼロに戻り、出力も元に戻って再びカ
ウントアップが行われる。このようにスイッチ素子１は
カウンタ２によってオンとオフを繰り返し、出力電圧が
高いときはしきい値を減らしてオン期間を短くするとい
う帰還制御によって出力電圧が安定に保たれている。
のある値であって、例えば、ゼロからカウントアップし
てしきい値に達するまで出力はＨｉを保ち、しきい値を
過ぎると出力はＬｏになる。カウント数が最大値を越え
るとカウント数はゼロに戻り、出力も元に戻って再びカ
ウントアップが行われる。このようにスイッチ素子１は
カウンタ２によってオンとオフを繰り返し、出力電圧が
高いときはしきい値を減らしてオン期間を短くするとい
う帰還制御によって出力電圧が安定に保たれている。
【０００４】
【発明が解決しようとする課題】図４に示した従来の方
式において、ＡＤコンバータ１３は、その精度とその変
換速度が互いに反比例する。精度を上げようとすれば速
度を犠牲にしなければならない。アナログ制御方式によ
るスイッチング電源装置は比較的安価な回路でも０．１
％の設定誤差は、可能であるがディジタル制御でこの設
定誤差を可能にするためにはＡＤコンバータ１３にかか
るコストが大きくなり実用性に問題が生じる。そこで、
本発明はＡＤコンバータを必要としないディジタル制御
によるスイッチング電源装置を提供するものである。
式において、ＡＤコンバータ１３は、その精度とその変
換速度が互いに反比例する。精度を上げようとすれば速
度を犠牲にしなければならない。アナログ制御方式によ
るスイッチング電源装置は比較的安価な回路でも０．１
％の設定誤差は、可能であるがディジタル制御でこの設
定誤差を可能にするためにはＡＤコンバータ１３にかか
るコストが大きくなり実用性に問題が生じる。そこで、
本発明はＡＤコンバータを必要としないディジタル制御
によるスイッチング電源装置を提供するものである。
【０００５】
【課題を解決するための手段】請求項１記載の発明にお
いて、図１に示したように、しきい値をもつカウンタ２
を一定のスピードでカウントアップし、しきい値の前後
で出力信号を反転させ、この信号によってスイッチ素子
１をオン・オフさせる。カウンタ２は所定の値に達する
とリセットされてゼロに戻り、出力信号も元に戻り、ゼ
ロから再びカウントアップする。コンパレータ４はスイ
ッチング電源装置の出力電圧が基準値より高いか低いか
という２種類の信号を作り、演算器３はこの信号を入力
してしきい値を増減する。請求項２記載の発明におい
て、演算器３が算出した値をデータとして記憶してお
き、コンパレータ４の出力が反転したときにデータを統
計的に処理をして、しきい値を算出する。統計的な処理
は単純な平均値を求めても良いし、偏差値を求めても良
い。
いて、図１に示したように、しきい値をもつカウンタ２
を一定のスピードでカウントアップし、しきい値の前後
で出力信号を反転させ、この信号によってスイッチ素子
１をオン・オフさせる。カウンタ２は所定の値に達する
とリセットされてゼロに戻り、出力信号も元に戻り、ゼ
ロから再びカウントアップする。コンパレータ４はスイ
ッチング電源装置の出力電圧が基準値より高いか低いか
という２種類の信号を作り、演算器３はこの信号を入力
してしきい値を増減する。請求項２記載の発明におい
て、演算器３が算出した値をデータとして記憶してお
き、コンパレータ４の出力が反転したときにデータを統
計的に処理をして、しきい値を算出する。統計的な処理
は単純な平均値を求めても良いし、偏差値を求めても良
い。
【０００６】
【発明の実施の形態】図１は請求項１記載の発明の実施
例を示す回路図である。
例を示す回路図である。
【０００７】図１において、抵抗６と抵抗７によって分
圧された出力電圧が基準電源５の電圧より高いとコンパ
レータ４の出力はＬｏになり、その信号が演算器３に入
力される。演算器３では入力信号がＬｏのときはしきい
値を下げる。カウンタ２はゼロからカウントアップし
て、しきい値に達するまでの期間スイッチ素子１をオン
にする信号を出力し、しきい値を越えるとオフにする信
号に変わる。従って出力電圧が高くなるとしきい値が下
がりオン期間が短くなる。
圧された出力電圧が基準電源５の電圧より高いとコンパ
レータ４の出力はＬｏになり、その信号が演算器３に入
力される。演算器３では入力信号がＬｏのときはしきい
値を下げる。カウンタ２はゼロからカウントアップし
て、しきい値に達するまでの期間スイッチ素子１をオン
にする信号を出力し、しきい値を越えるとオフにする信
号に変わる。従って出力電圧が高くなるとしきい値が下
がりオン期間が短くなる。
【０００８】図２は請求項１記載の発明の演算器３とカ
ウンタ２の動作をフローチャートで示したものである。
ウンタ２の動作をフローチャートで示したものである。
【０００９】図２のメインルーチンにおいて、コンパレ
ータ４の出力はＶ１で表されており、しきい値はｎで表
されている。メインルーチンではＶ１の読み込みの周期
は待ち時間で決まる。この待ち時間を適当な値に選ぶこ
とによってオン期間を変えるスピードに対して出力電圧
の追随するスピードを合わせることができる。
ータ４の出力はＶ１で表されており、しきい値はｎで表
されている。メインルーチンではＶ１の読み込みの周期
は待ち時間で決まる。この待ち時間を適当な値に選ぶこ
とによってオン期間を変えるスピードに対して出力電圧
の追随するスピードを合わせることができる。
【００１０】図２のカウントルーチンにおいて、ｋはカ
ウント数であり、Ｖ２はカウンタ２の出力であり、ｍは
カウント数の最大値である。カウント数ｋがしきい値で
あるｎに達するまでカウンタ２の出力はＨｉを保つので
スイッチ素子１はオン状態を続け、ｎを越えるとＬｏに
なるのでスイッチ素子１はオフ状態になる。カウント数
ｋが更に増えてｍを越えるとｋはリセットされ、ｎが再
入力される。スイッチング周波数はカウンタ２のカウン
トのスピードとカウント数の最大値ｍによって決まる。
ウント数であり、Ｖ２はカウンタ２の出力であり、ｍは
カウント数の最大値である。カウント数ｋがしきい値で
あるｎに達するまでカウンタ２の出力はＨｉを保つので
スイッチ素子１はオン状態を続け、ｎを越えるとＬｏに
なるのでスイッチ素子１はオフ状態になる。カウント数
ｋが更に増えてｍを越えるとｋはリセットされ、ｎが再
入力される。スイッチング周波数はカウンタ２のカウン
トのスピードとカウント数の最大値ｍによって決まる。
【００１１】図３は請求項２記載の発明の演算器３の動
作の一例をフローチャートで示したものである。
作の一例をフローチャートで示したものである。
【００１２】図３において、コンパレータの出力Ｖ１が
現在の値と１つ前の値が一致するときは演算器３は単純
な増減を行い、異なるときは別に処理されたｎ１とｎ２
をしきい値としてあてる。すなわちコンパレータの出力
Ｖ１が反転したときの演算器３が算出するしきい値ｎを
単純な増減による値ではなく、帰還制御の安定を考慮し
た値にする。
現在の値と１つ前の値が一致するときは演算器３は単純
な増減を行い、異なるときは別に処理されたｎ１とｎ２
をしきい値としてあてる。すなわちコンパレータの出力
Ｖ１が反転したときの演算器３が算出するしきい値ｎを
単純な増減による値ではなく、帰還制御の安定を考慮し
た値にする。
【００１３】出力電圧の入力電圧の変化や負荷の変化に
対する応答をよくするために、メインルーチンの待ち時
間を短縮して、オン期間の変化のスピードを上げると、
出力電圧の変化に対してオン期間の変化の方が速くな
り、最大オン期間と最小オン期間をいったりきたりして
オン期間が収束せずに広がるという帰還制御で良く見ら
れる現象がおきる。このような現象がおきると効率が低
下したりトランスから音が出たりする。
対する応答をよくするために、メインルーチンの待ち時
間を短縮して、オン期間の変化のスピードを上げると、
出力電圧の変化に対してオン期間の変化の方が速くな
り、最大オン期間と最小オン期間をいったりきたりして
オン期間が収束せずに広がるという帰還制御で良く見ら
れる現象がおきる。このような現象がおきると効率が低
下したりトランスから音が出たりする。
【００１４】そこで、１つの方法としてコンパレータの
出力Ｖ１が変わったときに最も大きくなったオン期間か
ら減らし始めたり、また最も小さくなったオン期間から
増やし始めるのではなく、それまでの平均値から減また
は増を始めることによってある程度オン期間を収束させ
ることができる。
出力Ｖ１が変わったときに最も大きくなったオン期間か
ら減らし始めたり、また最も小さくなったオン期間から
増やし始めるのではなく、それまでの平均値から減また
は増を始めることによってある程度オン期間を収束させ
ることができる。
【００１５】図３のフローチャートにおいて、ｎ１及び
ｎ２はコンパレータの出力Ｖ１が変わる直前までのしき
い値の平均値であっても良く、または別の統計的な数値
であっても良い。
ｎ２はコンパレータの出力Ｖ１が変わる直前までのしき
い値の平均値であっても良く、または別の統計的な数値
であっても良い。
【００１６】
【発明の効果】ＡＤコンバータを使わないのでＡＤコン
バータのビット数によって精度の制限を受けることがな
く、ディジタル制御であってもアナログ制御と同じ精度
を得ることが可能である。また、ディジタル制御の回路
のコストも安価になるので現在使用中のアナログ制御電
源をディジタル制御に変更させやすくなった。
バータのビット数によって精度の制限を受けることがな
く、ディジタル制御であってもアナログ制御と同じ精度
を得ることが可能である。また、ディジタル制御の回路
のコストも安価になるので現在使用中のアナログ制御電
源をディジタル制御に変更させやすくなった。
【図１】請求項１記載の発明の実施例を示す回路図であ
る。
る。
【図２】請求項１記載の発明の実施例を示すフローチャ
ートである。
ートである。
【図３】請求項２記載の発明の実施例を示すフローチャ
ートである。
ートである。
【図４】従来の方式の例を示す回路図である。
１ スイッチ素子 ２ カウンタ ３ 演算器 ４ コンパレータ ５ 基準電源 ６、７ 抵抗 ８ 直流電源 ９ トランス １０ ダイオード １１ コンデンサ １２ 負荷 １３ ＡＤコンバータ Ｖ１ コンパレータ４の出力 Ｖ２ カウンタ２の出力 ｎ しきい値 ｋ カウント数 ｍ カウント数の最大値
Claims (2)
- 【請求項１】 スイッチ素子によって電流をオン・オフ
して電気エネルギを変換するスイッチング電源装置にお
いて、前記スイッチ素子のオン・オフを制御する発振制
御回路が、しきい値を有するカウンタと、前記スイッチ
ング電源装置の出力電圧を基準電圧と比較し結果を高い
と低いの２種類の信号で出力するコンパレータと、前記
コンパレータの出力信号を所定の間隔で読み込んで前記
しきい値を増減する演算器から構成されていることを特
徴とするスイッチング電源装置。 - 【請求項２】 前記演算器が演算結果をデータとして蓄
積する記憶装置を有し、前記コンパレータの出力信号が
反転したときに前記記憶装置のデータを統計処理して前
記しきい値を算出することを特徴とする請求項１記載の
スイッチング電源装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001077233A JP2002238254A (ja) | 2001-02-09 | 2001-02-09 | ディジタル制御スイッチング電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001077233A JP2002238254A (ja) | 2001-02-09 | 2001-02-09 | ディジタル制御スイッチング電源装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002238254A true JP2002238254A (ja) | 2002-08-23 |
Family
ID=18934020
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001077233A Pending JP2002238254A (ja) | 2001-02-09 | 2001-02-09 | ディジタル制御スイッチング電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002238254A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6956360B2 (en) | 2003-03-28 | 2005-10-18 | Tdk Corporation | Switching power supply controller and switching power supply |
| US6960904B2 (en) | 2003-03-28 | 2005-11-01 | Tdk Corporation | Switching power supply controller and switching power supply |
| US7506180B2 (en) * | 2005-03-10 | 2009-03-17 | Hewlett-Packard Development Company, L.P. | System and method for determining the power drawn from a switching power supply by counting the number of times a switching power supply switch is enabled |
-
2001
- 2001-02-09 JP JP2001077233A patent/JP2002238254A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6956360B2 (en) | 2003-03-28 | 2005-10-18 | Tdk Corporation | Switching power supply controller and switching power supply |
| US6960904B2 (en) | 2003-03-28 | 2005-11-01 | Tdk Corporation | Switching power supply controller and switching power supply |
| US7506180B2 (en) * | 2005-03-10 | 2009-03-17 | Hewlett-Packard Development Company, L.P. | System and method for determining the power drawn from a switching power supply by counting the number of times a switching power supply switch is enabled |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109716258B (zh) | 用以稳定供应电压的装置和方法 | |
| KR101621367B1 (ko) | 디지털 제어방식의 이중모드 ldo 레귤레이터 및 그 제어 방법 | |
| US20080079407A1 (en) | PWM Signal Generating Circuit and Power Supply Apparatus Comprising Such PWM Signal Generating Circuit | |
| US8552702B2 (en) | Digital control switching regulator having an input voltage detection circuit | |
| JP2012125127A (ja) | 低電圧誤動作防止回路を備えたスイッチング電源装置 | |
| TW201421883A (zh) | 可以改善瞬態響應之前向回饋電流模式的開關穩壓器 | |
| CN109743059B (zh) | 一种数字rc振荡器和自动校准方法 | |
| KR20090108453A (ko) | Ａｄｃ의 전류 제어 회로 및 방법 | |
| CN105790738A (zh) | 脉宽调变信号产生电路与方法 | |
| US11258360B2 (en) | Switched-capacitor power converting apparatus and operating method thereof | |
| KR20120124528A (ko) | 전압 컨버터 및 이를 포함하는 전력 관리 장치 | |
| KR101790943B1 (ko) | 멀티 모드 검출 기술을 이용한 디지털 ｌｄｏ 레귤레이터 | |
| KR102528967B1 (ko) | 듀얼 루프 회로를 포함하는 ldo 레귤레이터 및 그것을 포함하는 응용 프로세서와 사용자 장치 | |
| US9013340B1 (en) | Protection circuit for analog-to-digital converter, digital power supply, digital signal processing method, processing module, and circuit protection method | |
| JP2003061351A (ja) | スイッチング電源装置 | |
| US6816104B1 (en) | Analog-to-digital converter utilizing a timer for increased resolution | |
| US9236727B2 (en) | Current mode step-down switching regulator | |
| JP2002238254A (ja) | ディジタル制御スイッチング電源装置 | |
| JP2018113811A (ja) | スイッチング電源装置 | |
| JP3090031B2 (ja) | Ｄｃ／ｄｃコンバータ | |
| US20060114042A1 (en) | Duty cycle correction circuit | |
| JP2007166865A (ja) | スイッチング電源回路 | |
| JP5499431B2 (ja) | 三角波発生回路 | |
| JP3623934B2 (ja) | 昇降圧コンバータ | |
| CN114895740B (zh) | 一种双环路无电容数字低压差线性稳压器 |