JP2002237428A - Method of manufacturing ceramic electronic part - Google Patents

Method of manufacturing ceramic electronic part

Info

Publication number
JP2002237428A
JP2002237428A JP2001400162A JP2001400162A JP2002237428A JP 2002237428 A JP2002237428 A JP 2002237428A JP 2001400162 A JP2001400162 A JP 2001400162A JP 2001400162 A JP2001400162 A JP 2001400162A JP 2002237428 A JP2002237428 A JP 2002237428A
Authority
JP
Japan
Prior art keywords
conductor layer
ceramic
ceramic sheet
laminate
polyethylene
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001400162A
Other languages
Japanese (ja)
Inventor
Atsuo Nagai
淳夫 長井
Yoshiya Sakaguchi
佳也 坂口
Hidenori Kuramitsu
秀紀 倉光
Katsuyuki Miura
克之 三浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2001400162A priority Critical patent/JP2002237428A/en
Publication of JP2002237428A publication Critical patent/JP2002237428A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a ceramic electronic part which has required characteristics. SOLUTION: Ceramic sheets 10 formed of polyethylene and dielectric powder and conductor layers 11 formed of a metal component and an organic material other than polyethylene are alternately laminated to form a laminate. Then, the laminate is burned, and an external electrode 3 is formed on the exposed surface of the conductor layer 11.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は例えば積層セラミッ
クコンデンサ等のセラミック電子部品の製造方法に関す
るものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a ceramic electronic component such as a multilayer ceramic capacitor.

【0002】[0002]

【従来の技術】図8は、セラミック電子部品の一つであ
る積層セラミックコンデンサの一部断面斜視図であり、
1はセラミック誘電体層、2は導電体層、3は外部電極
で、導電体層2は各々外部電極3に接続されている。
2. Description of the Related Art FIG. 8 is a partially sectional perspective view of a multilayer ceramic capacitor which is one of ceramic electronic components.
1 is a ceramic dielectric layer, 2 is a conductor layer, 3 is an external electrode, and the conductor layer 2 is connected to the external electrode 3 respectively.

【0003】以下に従来の積層セラミックコンデンサの
製造方法について説明する。
Hereinafter, a method for manufacturing a conventional multilayer ceramic capacitor will be described.

【0004】まず、セラミック誘電体層1となるセラミ
ックシート上に、印刷法により導電体層2となる金属ペ
ーストを所望の形状に印刷していた。次にこの金属ペー
ストを印刷したセラミックシートを複数枚準備し、導電
体層2がセラミックシートを挟んで交互に対向するよう
に複数枚積層して積層体を得る。
[0004] First, a metal paste to be a conductor layer 2 is printed in a desired shape on a ceramic sheet to be a ceramic dielectric layer 1 by a printing method. Next, a plurality of ceramic sheets on which the metal paste is printed are prepared, and a plurality of the ceramic sheets are stacked so that the conductor layers 2 alternately face each other with the ceramic sheet interposed therebetween to obtain a stacked body.

【0005】その後、この積層体を焼成し、焼結体の導
電体層2が露出した両端面に外部電極3を形成してい
た。
After that, the laminate was fired to form external electrodes 3 on both end surfaces where the conductor layer 2 of the sintered body was exposed.

【0006】[0006]

【発明が解決しようとする課題】しかしながら、上記方
法によるとセラミックシートの多孔度が高い場合、金属
ペーストを直接セラミックシートに印刷するために金属
成分がセラミックシート内部まで侵入することとなる。
However, according to the above method, when the porosity of the ceramic sheet is high, the metal component penetrates into the ceramic sheet because the metal paste is printed directly on the ceramic sheet.

【0007】近年、積層セラミックコンデンサは高容量
化を達成するために、セラミックシートの薄層化が図ら
れており、この場合にはセラミックシート中に侵入した
金属成分によって導電体層間がショートするといった問
題点を有していた。
In recent years, multilayer ceramic capacitors have been made to have a thin ceramic sheet in order to achieve a high capacitance. In this case, a short circuit occurs between conductive layers due to a metal component penetrating into the ceramic sheet. Had problems.

【0008】そこで本発明はショート不良の少ないセラ
ミック電子部品の製造方法を提供することを目的とする
ものである。
Accordingly, an object of the present invention is to provide a method of manufacturing a ceramic electronic component with few short-circuit defects.

【0009】[0009]

【課題を解決するための手段】この目的を達成するため
に本発明は、以下の製造方法からなるものである。
To achieve this object, the present invention comprises the following manufacturing method.

【0010】本発明の第1の発明は、少なくともセラミ
ック成分とポリエチレンからなるセラミックシートと金
属成分と一種類以上の有機物からなる導電体層とを交互
に積層して積層体を作製する第1の工程と、次にこの積
層体を焼成する第2の工程とを備え、前記有機物はポリ
エチレン以外の有機物であるセラミック電子部品の製造
方法であり、金属成分のセラミックシート中への侵入が
抑制され、導電体層間のショート不良を抑制することが
できる。
[0010] The first invention of the present invention is directed to a first method for producing a laminate by alternately laminating at least a ceramic sheet composed of a ceramic component and polyethylene, a metal component and a conductor layer composed of one or more kinds of organic substances. And a second step of firing the laminated body, wherein the organic substance is a method for producing a ceramic electronic component, which is an organic substance other than polyethylene, wherein penetration of a metal component into a ceramic sheet is suppressed, Short-circuit failure between conductor layers can be suppressed.

【0011】また、第2の発明は、有機物の融点はポリ
エチレンの融点よりも高い請求項1に記載のセラミック
電子部品の製造方法であり、積層体の形状精度を向上す
ることができる。
The second invention is the method for manufacturing a ceramic electronic component according to the first aspect, wherein the melting point of the organic substance is higher than the melting point of polyethylene, and the shape accuracy of the laminate can be improved.

【0012】[0012]

【発明の実施の形態】以下、本発明の実施の形態につい
て積層セラミックコンデンサを例に図面を参照しながら
説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments of the present invention will be described below with reference to the drawings, taking a multilayer ceramic capacitor as an example.

【0013】(実施の形態1)図1〜図6は本発明の一
実施の形態における積層セラミックコンデンサの積層工
程を示す断面図であり、10はセラミックシート、11
は導電体層、12はベースフィルム、13は金属製のプ
レス板、14は仮積層体である。
(Embodiment 1) FIGS. 1 to 6 are sectional views showing a lamination process of a multilayer ceramic capacitor according to an embodiment of the present invention.
Is a conductor layer, 12 is a base film, 13 is a metal press plate, and 14 is a temporary laminate.

【0014】まず図1(a)に示すように、重量平均分
子量が400000のポリエチレンとチタン酸バリウム
を主成分とする誘電体粉末からなる多孔度が50%、厚
み10μmのセラミックシート10を複数枚準備する。
First, as shown in FIG. 1 (a), a plurality of ceramic sheets 10 having a porosity of 50% and a thickness of 10 μm made of a dielectric powder mainly composed of polyethylene and barium titanate having a weight average molecular weight of 400,000. prepare.

【0015】一方、金属成分としてニッケルを、バイン
ダとしてエチルセルロース、アクリル樹脂、ブチラール
樹脂、可塑剤としてベンジルブチルフタレート、溶剤と
して脂肪族または芳香族系溶剤を含有する金属ペースト
を準備し、図1(b)に示すように、ポリエチレンテレ
フタレートなどのベースフィルム12上に金属ペースト
を所望の形状に印刷、乾燥し、厚み2.5μmの導電体
層11を複数形成する。
On the other hand, a metal paste containing nickel as a metal component, ethyl cellulose, an acrylic resin, a butyral resin as a binder, benzyl butyl phthalate as a plasticizer, and an aliphatic or aromatic solvent as a solvent was prepared. 2), a metal paste is printed in a desired shape on a base film 12 such as polyethylene terephthalate and dried to form a plurality of conductor layers 11 having a thickness of 2.5 μm.

【0016】このベースフィルム12は後の工程におい
て加圧や加熱を行ったとしても悪影響を及ぼさないもの
である。またこの乾燥により、導電体層11中の大部分
の溶剤は飛散して表面が硬化し、ほとんど金属成分と可
塑剤及びバインダ成分のみとなる。具体的には導電体層
11中の有機成分が金属成分100wt%に対して5〜
15wt%、好ましくは8〜12wt%となるようにす
る。その理由は5wt%よりも少ないとセラミックシー
ト10との接着性が悪くなり、15wt%を超えると金
属ペーストの粘着性が過多となり、所望の形状に導電体
層11を作製することができないからである。
The base film 12 has no adverse effect even if pressure or heat is applied in a later step. By this drying, most of the solvent in the conductor layer 11 is scattered and the surface is hardened, and almost all of the metal component, the plasticizer and the binder component are left alone. Specifically, the organic component in the conductor layer 11 is 5 to 100% by weight of the metal component.
The content is 15 wt%, preferably 8 to 12 wt%. The reason is that if the amount is less than 5% by weight, the adhesiveness to the ceramic sheet 10 is deteriorated. is there.

【0017】次に図2に示すように、プレス板13の上
にセラミックシート10を複数枚積層、加圧して形成し
た無効層の上に、導電体層11をベースフィルム12
毎、導電体層11がセラミックシート10と直接接触す
るように積層後、ベースフィルム12を介して上、下の
プレス板13を用いて加圧し、導電体層11とセラミッ
クシート10を接着させる。この加圧は、室温から導電
体層11中の可塑剤が飛散しすぎないような温度(本実
施の形態においては150℃)までの温度範囲で行い、
導電体層11に含まれるバインダ成分や可塑剤成分を軟
化させ、導電体層11とセラミックシート10との接着
性を向上させる。その理由は、可塑剤が飛散しすぎると
導電体層11が硬く、脆くなり、セラミックシート10
と導電体層11間の接着力が低下し、積層時や焼成時に
構造欠陥を招くという問題が発生するからである。また
加圧時の温度は、導電体層11中の可塑剤及びバインダ
の含有率が低い場合には温度を上げて可塑剤及びバイン
ダを活性化させて両者の接着性を向上させる。一方含有
率が高い場合には室温でも両者の接着性は十分得ること
ができる。
Next, as shown in FIG. 2, a plurality of ceramic sheets 10 are laminated on a press plate 13 and a conductive layer 11 is formed on a base film 12 on an ineffective layer formed by pressing.
Each time, after lamination so that the conductor layer 11 is in direct contact with the ceramic sheet 10, pressure is applied using the upper and lower press plates 13 via the base film 12 to bond the conductor layer 11 and the ceramic sheet 10. This pressurization is performed in a temperature range from room temperature to a temperature at which the plasticizer in the conductive layer 11 does not scatter too much (150 ° C. in the present embodiment).
The binder component and the plasticizer component contained in the conductor layer 11 are softened, and the adhesion between the conductor layer 11 and the ceramic sheet 10 is improved. The reason is that if the plasticizer is scattered too much, the conductor layer 11 becomes hard and brittle, and the ceramic sheet 10
This is because the adhesive strength between the conductive layer 11 and the conductive layer 11 is reduced, which causes a problem of causing a structural defect during lamination or firing. When the content of the plasticizer and the binder in the conductor layer 11 is low, the temperature at the time of pressurization is increased to activate the plasticizer and the binder to improve the adhesion between the two. On the other hand, when the content is high, sufficient adhesion between the two can be obtained even at room temperature.

【0018】次いで、図3に示すようにベースフィルム
12を導電体層11から離型させる。この時、導電体層
11とベースフィルム12を離型させやすくするため
に、あらかじめベースフィルム12上にアクリル樹脂、
メラミン樹脂、エポキシ樹脂、シリコン樹脂のうち、少
なくとも一種類以上からなる離型層(図示せず)を形成
してから導電体層11を形成することが有効である。特
にアクリル樹脂とメラミン樹脂の混合系においては所望
の離型性が得られる。またシリコン樹脂においては所望
の離型性が得られる他、耐溶剤性、耐湿性などに優れる
ために有効である。
Next, the base film 12 is released from the conductive layer 11 as shown in FIG. At this time, in order to easily release the conductive layer 11 and the base film 12, an acrylic resin,
It is effective to form the conductor layer 11 after forming a release layer (not shown) made of at least one of melamine resin, epoxy resin and silicon resin. Particularly, in a mixed system of an acrylic resin and a melamine resin, a desired release property can be obtained. In addition, silicone resin is effective in that desired release properties can be obtained and solvent resistance and moisture resistance are excellent.

【0019】その後、図4、図5に示すように再び同様
の条件で、セラミックシート10を導電体層11上に積
層して加圧し、図2に示すように同様の条件で導電体層
11を再び積層して加圧する。
Thereafter, as shown in FIGS. 4 and 5, the ceramic sheet 10 is laminated on the conductor layer 11 again under the same conditions and pressed, and as shown in FIG. Are laminated again and pressed.

【0020】このようにセラミックシート10と導電体
層11とを導電体層11がセラミックシート10を介し
て交互に対向するように所望の回数積層し、図6に示す
仮積層体5を得る。
In this manner, the ceramic sheet 10 and the conductor layer 11 are laminated a desired number of times so that the conductor layers 11 alternately face each other with the ceramic sheet 10 interposed therebetween, and a temporary laminate 5 shown in FIG. 6 is obtained.

【0021】次いで仮積層体5全体を本加圧として15
0℃、80MPaで1分間加圧後、所望の形状に切断
し、脱脂、焼成を行う。この本加圧の条件は、セラミッ
クシート10中のポリエチレンの融解温度以上分解温度
未満で、5〜100MPaの圧力範囲で行う。また脱脂
は、まず積層体中の可塑剤の除去、次いで温度を上げて
バインダの除去の順に行うことが好ましい。その理由
は、可塑剤とバインダとを一度に除去するために一気に
加熱すると、可塑剤とバインダとで新たな化合物が生成
し脱脂後も積層体中に残留することとなり、焼成時にこ
の化合物が燃焼して積層体から除去されることによりデ
ラミネーションなどの構造欠陥が発生し、ショート不良
の発生率が高くなるからである。
Next, the entire temporary laminated body 5 is subjected to a main pressure of 15%.
After pressurizing at 0 ° C. and 80 MPa for 1 minute, it is cut into a desired shape, and degreased and fired. The condition of the main pressurization is at a temperature not lower than the melting temperature of the polyethylene in the ceramic sheet 10 and lower than the decomposition temperature and in a pressure range of 5 to 100 MPa. It is preferable that the degreasing is performed in the order of first removing the plasticizer in the laminate, and then removing the binder by increasing the temperature. The reason is that when heated at once to remove the plasticizer and the binder at once, a new compound is generated by the plasticizer and the binder and remains in the laminate even after degreasing, and this compound burns during firing. This is because structural defects such as delamination occur by being removed from the laminate, and the occurrence rate of short-circuit defects increases.

【0022】さらに脱脂、焼成は導電体層11となるニ
ッケルが過度に酸化されないように条件設定を行う。
Further, conditions for degreasing and baking are set so that nickel serving as the conductive layer 11 is not excessively oxidized.

【0023】この焼成によりチタン酸バリウムを主成分
とするセラミック誘電体層1とニッケルを主成分とする
導電体層2が同時に焼結した焼結体を得る。次いでこの
焼結体の導電体層2の露出した両端面に銅などの外部電
極3を焼き付け、この上にメッキを施した後に図8に示
すような完成品に至る。
By this firing, a sintered body is obtained in which the ceramic dielectric layer 1 mainly containing barium titanate and the conductor layer 2 mainly containing nickel are sintered simultaneously. Next, external electrodes 3 made of copper or the like are baked on the exposed end surfaces of the conductor layer 2 of the sintered body, and after plating thereon, a finished product as shown in FIG. 8 is obtained.

【0024】(実施の形態2)以下、本発明の実施の形
態2について図面を参照しながら説明する。
(Embodiment 2) Hereinafter, Embodiment 2 of the present invention will be described with reference to the drawings.

【0025】実施の形態1では、無効層上にセラミック
シート10を積層後加圧し、さらにその上に導電体層1
1付きベースフィルム12を導電体層11がセラミック
シート10と直接接触するように配置し、ベースフィル
ム12を介して上、下のプレス板13を用いて加圧し、
導電体層11とセラミックシート10を接着させてい
る。
In the first embodiment, after laminating the ceramic sheet 10 on the ineffective layer, the sheet is pressed, and the conductive layer 1 is further placed thereon.
1, the base film 12 is disposed so that the conductor layer 11 is in direct contact with the ceramic sheet 10, and is pressed through the base film 12 using the upper and lower press plates 13.
The conductor layer 11 and the ceramic sheet 10 are adhered.

【0026】実施の形態2において実施の形態1と大き
く異なるのは、セラミックシート10を一層積層する毎
に加圧するのではなく、セラミックシート10は単に積
層するだけであり、その上に導電体層11を積層後加圧
する際に、セラミックシート10間およびセラミックシ
ート10と導電体層11間の接着性を同時に確保しよう
とする点にある。
The second embodiment is largely different from the first embodiment in that the ceramic sheets 10 are not simply pressed each time they are laminated, but are simply laminated, and a conductor layer is formed thereon. When pressing after laminating 11, the adhesiveness between the ceramic sheets 10 and between the ceramic sheet 10 and the conductor layer 11 are simultaneously to be ensured.

【0027】その後、実施の形態1と同様にして完成品
を得る。実施の形態1と比較すると加圧回数が半減する
こととなる。この加圧過程は約1〜30秒/回の時間を
必要とし、積層数が多くなるほど多くの時間を要するた
めに積層工程がコスト高の一因となる。特に、導電体層
1を卑金属で形成する場合は、積層工程の製品価格に占
める割合が大きいのでこの効果は絶大なものとなる。
Thereafter, a completed product is obtained in the same manner as in the first embodiment. As compared with the first embodiment, the number of times of pressurization is reduced by half. This pressurizing process requires a time of about 1 to 30 seconds / time, and as the number of laminations increases, more time is required. In particular, when the conductive layer 1 is formed of a base metal, the effect of the lamination process is enormous because the ratio of the lamination process to the product price is large.

【0028】従って実施の形態2において、実施の形態
1と比較すると加圧回数を半減させることができるため
に低コスト化に寄与することができる。
Therefore, in the second embodiment, the number of times of pressurization can be halved as compared with the first embodiment, which can contribute to cost reduction.

【0029】(実施の形態3)以下、本発明の実施の形
態3について図面を参照しながら説明する。
(Embodiment 3) Hereinafter, Embodiment 3 of the present invention will be described with reference to the drawings.

【0030】実施の形態3において実施の形態1,2と
大きく異なるのは、セラミックシート10と導電体層1
1付きベースフィルム12の導電体層11が直接接触す
るように配置し、加圧により一体化し、導電体層11付
きセラミックシート10を得た後、これを積層するもの
である。
The third embodiment differs greatly from the first and second embodiments in that the ceramic sheet 10 and the conductor layer 1 are different.
After the ceramic sheet 10 with the conductor layer 11 is obtained by arranging the conductor layers 11 of the base film 12 with direct contact so as to be in direct contact with each other and integrating them by applying pressure, they are laminated.

【0031】具体的には、実施の形態1,2と同様にし
て形成したセラミックシート10とベースフィルム12
上の導電体層11を、図7に示すように二つのローラー
15間にセラミックシート10およびベースフィルム1
2および導電体層11を同時に挟みこみ、セラミックシ
ート10と導電体層11とを接着させる。その後ベース
フィルム12を剥離、所望の形状に切断して導電体層1
1付きセラミックシート10を得る。
Specifically, the ceramic sheet 10 and the base film 12 formed in the same manner as in the first and second embodiments
As shown in FIG. 7, a ceramic sheet 10 and a base film 1 are placed between two rollers 15 as shown in FIG.
2 and the conductor layer 11 are sandwiched simultaneously, and the ceramic sheet 10 and the conductor layer 11 are bonded to each other. Thereafter, the base film 12 is peeled off, cut into a desired shape, and
The ceramic sheet 10 with 1 is obtained.

【0032】次いで無効層上にこの導電体層11付きセ
ラミックシート10の積層、加圧を所望の積層数になる
まで繰り返して仮積層体14を得る。この時、導電体層
11が上にくるように積層する場合、導電体層11が上
のプレス板13に付着しないように、例えば導電体層1
1とプレス板13の間に導電体層11が付着しないよう
なシートを設けるなど配慮することが大切である。従っ
てセラミックシート10が上にくるようにすることが望
ましい。
Next, lamination and pressurization of the ceramic sheet 10 with the conductor layer 11 on the ineffective layer are repeated until a desired number of laminations is obtained, thereby obtaining a temporary laminate 14. At this time, in the case where the conductor layer 11 is laminated so that the conductor layer 11 is on the upper side, for example, the conductor layer 1 is prevented from adhering to the upper press plate 13.
It is important to provide a sheet between the press plate 1 and the press plate 13 so that the conductor layer 11 does not adhere thereto. Therefore, it is desirable that the ceramic sheet 10 be on the upper side.

【0033】この後の工程については実施の形態1と同
様である。
The subsequent steps are the same as in the first embodiment.

【0034】本実施の形態3のようにローラー15を用
いて導電体層11付きのセラミックシート10を作製す
る場合、比較的速いスピードで行うことができる。すな
わち、実施の形態3においては、実施の形態1と比較す
ると積層時の加圧回数を半減させることができるために
低コスト化に寄与することができる。
When the ceramic sheet 10 with the conductor layer 11 is manufactured by using the roller 15 as in the third embodiment, it can be performed at a relatively high speed. That is, in the third embodiment, as compared with the first embodiment, the number of times of pressurization at the time of lamination can be reduced by half, which can contribute to cost reduction.

【0035】(表1)は、実施の形態1から3と従来の
方法で製造した有効層数(導電体層2間に挟まれたセラ
ミック誘電体層1の数)が150層の積層セラミックコ
ンデンサについて、ショート率を示すものである。
Table 1 shows a multilayer ceramic capacitor having 150 effective layers (the number of ceramic dielectric layers 1 sandwiched between the conductor layers 2) manufactured by the conventional method and the first to third embodiments. Represents the short-circuit rate.

【0036】[0036]

【表1】 [Table 1]

【0037】(表1)から明らかなように、従来と比較
すると実施の形態1から3の積層セラミックコンデンサ
においてはショート率が激減していることがわかる。ま
た、ショート品に対して内部断面を解析した結果、ショ
ート個所は導電体層11間のショートであった。
As is clear from Table 1, the multilayer ceramic capacitors according to the first to third embodiments have a drastically reduced short-circuit rate as compared with the related art. Further, as a result of analyzing the internal cross section of the short product, the short was a short between the conductive layers 11.

【0038】このことから、本発明によれば導電体層1
1間のショートを激減させ、歩留まりを大幅に改善し、
かつ低コスト化に寄与することができる。
Therefore, according to the present invention, the conductive layer 1
Dramatically reduce shorts between 1 and greatly improve yield,
And it can contribute to cost reduction.

【0039】上記各実施の形態においては、積層セラミ
ックコンデンサについて説明したが、積層バリスタ、積
層サーミスタ、積層コイル、セラミック多層基板などセ
ラミックシート10と導電体層11とを積層して形成す
るセラミック電子部品においては同様の効果が得られる
ものである。
In each of the above embodiments, a multilayer ceramic capacitor has been described. However, a ceramic electronic component such as a multilayer varistor, a multilayer thermistor, a multilayer coil, and a ceramic multilayer substrate is formed by laminating a ceramic sheet 10 and a conductor layer 11. Has the same effect.

【0040】導電体層11は、貴金属でも卑金属でもシ
ョート不良の低減効果は変わりないが、製品のコストを
下げるという意味では卑金属を用いた場合に非常に効果
がある。また、導電体層11中に含まれる有機物はポリ
エチレン以外のものを用いることにより、積層体形成時
の加圧及び加熱により導電体層11が軟化し、セラミッ
クシート10に侵入するのを抑制できる。
The conductive layer 11 has the same effect of reducing short-circuit defects whether it is a noble metal or a base metal, but is very effective when a base metal is used in terms of reducing the cost of the product. Further, by using an organic substance other than polyethylene as the organic substance contained in the conductor layer 11, the conductor layer 11 is softened by pressurization and heating at the time of forming the laminated body, so that it is possible to prevent the conductor layer 11 from entering the ceramic sheet 10.

【0041】本発明はセラミックシート10の多孔度が
高いものほどその効果は大きい。特に多孔度が30%以
上のセラミックシート10を用いる場合に優れた効果を
発揮するものである。
The effect of the present invention is greater as the porosity of the ceramic sheet 10 is higher. Particularly, when the ceramic sheet 10 having a porosity of 30% or more is used, an excellent effect is exhibited.

【0042】[0042]

【発明の効果】以上の本発明によると、セラミックシー
ト上に金属ペーストを直接印刷するのではなく、ベース
フィルム上に形成した後セラミックシート上に転写する
ため、導電体層中の有機成分が減少し流動性は低くな
り、セラミックシート中への導電体層の侵入を最小限に
抑制することができるので、セラミック電子部品のショ
ート不良の発生を極端に抑え、歩留まりを向上させるこ
とができる。特にセラミックシートが薄く、高積層が要
求される積層チップコンデンサの保留まりの向上に対し
て絶大な効果がある。
According to the present invention described above, a metal paste is not directly printed on a ceramic sheet, but is transferred onto a ceramic sheet after being formed on a base film, so that organic components in the conductor layer are reduced. As a result, the flowability is lowered, and the penetration of the conductor layer into the ceramic sheet can be suppressed to a minimum. Therefore, the occurrence of short-circuit failure of the ceramic electronic component can be extremely suppressed, and the yield can be improved. In particular, the ceramic sheet is thin and has a great effect on the improvement of the retention of the multilayer chip capacitor which requires high lamination.

【図面の簡単な説明】[Brief description of the drawings]

【図1】(a)本発明の一実施の形態におけるセラミッ
クシートの断面図 (b)本発明の一実施の形態における導電体層の断面図
FIG. 1A is a cross-sectional view of a ceramic sheet according to one embodiment of the present invention. FIG. 1B is a cross-sectional view of a conductor layer according to one embodiment of the present invention.

【図2】本発明の一実施の形態における積層工程を説明
するための断面図
FIG. 2 is a cross-sectional view illustrating a stacking step according to one embodiment of the present invention.

【図3】本発明の一実施の形態における積層工程を説明
するための断面図
FIG. 3 is a cross-sectional view illustrating a stacking step according to one embodiment of the present invention.

【図4】本発明の一実施の形態における積層工程を説明
するための断面図
FIG. 4 is a cross-sectional view illustrating a stacking step according to one embodiment of the present invention.

【図5】本発明の一実施の形態における積層工程を説明
するための断面図
FIG. 5 is a cross-sectional view illustrating a stacking step according to one embodiment of the present invention.

【図6】本発明の一実施の形態における仮積層体の断面
FIG. 6 is a cross-sectional view of a temporary laminate according to one embodiment of the present invention.

【図7】本発明の一実施の形態における積層工程を説明
するための断面図
FIG. 7 is a cross-sectional view illustrating a stacking step according to one embodiment of the present invention.

【図8】一般的な積層セラミックコンデンサの一部断面
斜視図
FIG. 8 is a partial cross-sectional perspective view of a general multilayer ceramic capacitor.

【符号の説明】[Explanation of symbols]

1 セラミック誘電体層 2 誘電体層 3 外部電極 10 セラミックシート 11 導電体層 12 ベースフィルム 13 プレス板 14 仮積層体 15 ローラー DESCRIPTION OF SYMBOLS 1 Ceramic dielectric layer 2 Dielectric layer 3 External electrode 10 Ceramic sheet 11 Conductive layer 12 Base film 13 Press plate 14 Temporary laminated body 15 Roller

───────────────────────────────────────────────────── フロントページの続き (72)発明者 倉光 秀紀 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 三浦 克之 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Fターム(参考) 5E082 AB03 BC36 EE04 EE21 FG06 FG26 FG54 LL01 LL02 MM24 ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Hideki Kuramitsu 1006 Kadoma Kadoma, Kadoma City, Osaka Prefecture Inside Matsushita Electric Industrial Co., Ltd. Terms (reference) 5E082 AB03 BC36 EE04 EE21 FG06 FG26 FG54 LL01 LL02 MM24

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 少なくともセラミック成分とポリエチレ
ンからなるセラミックシートと金属成分と一種類以上の
有機物からなる導電体層とを交互に積層して積層体を作
製する第1の工程と、次にこの積層体を焼成する第2の
工程とを備え、前記有機物はポリエチレン以外の有機物
であるセラミック電子部品の製造方法。
A first step of alternately laminating a ceramic sheet composed of at least a ceramic component and polyethylene, a metal component and a conductor layer composed of at least one kind of organic material to form a laminate, and then laminating the laminate. And a second step of firing the body, wherein the organic substance is an organic substance other than polyethylene.
【請求項2】 有機物の融点はポリエチレンの融点より
も高い請求項1に記載のセラミック電子部品の製造方
法。
2. The method according to claim 1, wherein the melting point of the organic substance is higher than the melting point of polyethylene.
JP2001400162A 2001-12-28 2001-12-28 Method of manufacturing ceramic electronic part Pending JP2002237428A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001400162A JP2002237428A (en) 2001-12-28 2001-12-28 Method of manufacturing ceramic electronic part

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001400162A JP2002237428A (en) 2001-12-28 2001-12-28 Method of manufacturing ceramic electronic part

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP21329799A Division JP3527667B2 (en) 1999-07-28 1999-07-28 Manufacturing method of ceramic electronic component

Publications (1)

Publication Number Publication Date
JP2002237428A true JP2002237428A (en) 2002-08-23

Family

ID=19189577

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001400162A Pending JP2002237428A (en) 2001-12-28 2001-12-28 Method of manufacturing ceramic electronic part

Country Status (1)

Country Link
JP (1) JP2002237428A (en)

Similar Documents

Publication Publication Date Title
JP3760942B2 (en) Manufacturing method of multilayer ceramic electronic component
JP3527667B2 (en) Manufacturing method of ceramic electronic component
JP2002343674A (en) Manufacturing method of laminated ceramic capacitor
JP2003031948A (en) Method of manufacturing ceramic multilayer board
JP3602368B2 (en) Manufacturing method of multilayer ceramic electronic component
JP2005044921A (en) Laminated ceramic electronic component and manufacturing method thereof
JP4696410B2 (en) Manufacturing method of multilayer ceramic electronic component
JP2002237428A (en) Method of manufacturing ceramic electronic part
KR100694922B1 (en) Electronic device of ceramic
JPH05182861A (en) Manufacture of laminated ceramic electronic component
JP3538348B2 (en) Manufacturing method of ceramic electronic components
JP2970238B2 (en) Manufacturing method of multilayer ceramic capacitor
JP3196713B2 (en) Manufacturing method of ceramic electronic components
JP3527668B2 (en) Manufacturing method of ceramic electronic components
JP2002313673A (en) Method of manufacturing ceramic electronic component
JP2775936B2 (en) Manufacturing method of ceramic electronic components
JP3538308B2 (en) Manufacturing method of multilayer ceramic electronic component
JP2998499B2 (en) Manufacturing method of multilayer ceramic capacitor
JP3437019B2 (en) Manufacturing method of multilayer ceramic capacitor
JP3094769B2 (en) Manufacturing method of multilayer ceramic capacitor
JP2005079426A (en) Manufacturing method of laminated ceramic electronic component
JP2005310870A (en) Method of manufacturing ceramic electronic component
JP3047706B2 (en) Manufacturing method of multilayer ceramic electronic component
JP2002334814A (en) Method of manufacturing ceramic electronic component
JPH07211577A (en) Manufacture of laminated ceramic capacitor