JP2002236712A - レイアウト修正の支援ツールのプログラム - Google Patents

レイアウト修正の支援ツールのプログラム

Info

Publication number
JP2002236712A
JP2002236712A JP2001033764A JP2001033764A JP2002236712A JP 2002236712 A JP2002236712 A JP 2002236712A JP 2001033764 A JP2001033764 A JP 2001033764A JP 2001033764 A JP2001033764 A JP 2001033764A JP 2002236712 A JP2002236712 A JP 2002236712A
Authority
JP
Japan
Prior art keywords
layout
editor
terminals
program
information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001033764A
Other languages
English (en)
Inventor
Toshiya Murota
俊也 室田
Shinji Endo
伸二 遠藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2001033764A priority Critical patent/JP2002236712A/ja
Publication of JP2002236712A publication Critical patent/JP2002236712A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

(57)【要約】 (修正有) 【課題】 人手によるレイアウト修正時の誤配線の低減
に寄与する支援ツールのプログラムを提供する。 【解決手段】 レイアウト修正の支援ツールプログラム
は、レイアウトエディタのプログラムが起動しているコ
ンピュータに、以下の機能を追加するレイアウト修正の
支援ツールのプログラムであって、上記コンピュータ
を、レイアウト修正前の被修正レイアの少なくとも一部
の端子の接続先の情報を取得する情報取得手段と、上記
情報取得手段が取得した情報に基づいて、被修正レイア
の上記少なくとも一部の端子の各々に接続すべき端子
を、上記レイアウトエディタのレイアウトパターン表示
画面上に認識可能な状態で表示する第1接続情報表示手
段として機能させることを特徴とする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、LSIやIC設計
時に用いるレイアウトエディタによるレイアウト修正の
支援ツール、及び、当該支援ツールの機能を備えたレイ
アウトエディタに関する。
【0002】
【従来の技術】一般的に、LSIやICの設計は、仕様
設計→論理(ロジックゲートレベル)設計→回路(トラ
ンジスタレベル)設計→レイアウト設計→テスト及び評
価の順に行われる。上記回路設計によりトランジスタレ
ベルで記述された回路データからレイアウトパターンを
作成する作業は全て人手で行う場合もあるし、全部又は
一部を自動パターン発生装置を用いて自動的に行う場合
もあるが、通常、全回路のレイアウト設計完了後、設計
者の経験と知識に基づく手修正が行われる。
【0003】
【発明が解決しようとする課題】設計者によるレイアウ
トの修正は、レイアウトエディタと呼ばれるCADツー
ルを用いて行われる。修正後のレイアウト検証は、DR
C(デザインルールチェック)等のCADツールを用い
て行う。具体的には、上記設計者によるレイアウトの修
正処理は、図14に示す手順で実行される。まず、コン
ピュータ上にレイアウトエディタのアプリケーションを
起動してハードディスク等に記憶している設計中の回路
のレイアウトパターンデータを読み込み、当該レイアウ
トパターンを作業画面に表示させる(ステップS5
0)。当該作業画面を参照しつつ、マン・マシーン・イ
ンターフェースであるマウスやキーボードを操作してレ
イアウト修正を行う(ステップS51)。レイアウト修
正後、上記DRC等のCADツールを起動させてレイア
ウト検証を行う(ステップS52)。当該レイアウト検
証により全ての配線が正しいと判断された場合には(ス
テップS53でYES)、処理を終了する。しかし、レ
イアウト検証により未配線、誤配線、及び、不良配線の
内何れか1つでも検出された場合(ステップS53でN
O)、ステップS51に戻り、レイアウトパターンの修
正箇所の全配線をチェックするか、又は、修正前のレイ
アウトデータに対して再び修正を行うといった作業を、
所望のレイアウトが完成するまで繰り返し行う。
【0004】上記レイアウト修正及びレイアウト検証の
繰り返し作業は、設計者に多大な手間と時間を要求す
る。上記従来のレイアウト修正法において、誤配線の箇
所を迅速に特定するには、部分的なレイアウト修正後、
直ちにレイアウト検証を行うといった作業を繰り返し行
えば良いが、レイアウト修正及びレイアウト検証を何度
も繰り返し行うことになり効率が悪い。
【0005】そこで、本発明は、従来のレイアウトエデ
ィタに、人手でレイアウト修正を行うことにより発生す
る未配線、誤配線、不良配線を防止する機能を付加する
レイアウト修正の支援ツールのプログラム(アドインソ
フト)、及び、当該支援ツールの機能を備えたレイアウ
トエディタのプログラム、並びに、これらプログラムを
記録している記録媒体、更には、コンピュータ上でこれ
らのプログラムを起動することで実現されるレイアウト
修正の支援装置、及び、当該支援装置の機能を備えたレ
イアウトエディタ装置を提供することを目的とする。
【0006】
【課題を解決するための手段】本発明の第1のレイアウ
ト修正の支援ツールのプログラムは、レイアウトエディ
タのプログラムが起動しているコンピュータに以下の機
能を追加するレイアウト修正の支援ツールのプログラム
であって、上記コンピュータを、レイアウト修正前の被
修正レイアの少なくとも一部の端子の接続先の情報を取
得する情報取得手段と、上記情報取得手段が取得した情
報に基づいて、被修正レイアの上記少なくとも一部の端
子の各々に接続すべき端子を、上記レイアウトエディタ
のレイアウトパターン表示画面上に認識可能な状態で表
示する第1接続情報表示手段として機能させることを特
徴とする。
【0007】本発明の第2のレイアウト修正の支援ツー
ルのプログラムは、上記第1の支援ツールのプログラム
であって、更に、上記コンピュータを、上記情報取得手
段の取得した情報に基づいて、レイアウト修正により誤
って接続されたと判断される端子同士を、上記レイアウ
トエディタのレイアウトパターン表示画面上に認識可能
な状態で表示する第2接続情報表示手段として機能させ
ることを特徴とする。
【0008】本発明の第3のレイアウト修正の支援ツー
ルのプログラムは、上記第1又は第2の支援ツールのプ
ログラムであって、更に、上記コンピュータを、予め決
めたデザインルールによって配線不良と判断される端子
同士を、上記レイアウトエディタのレイアウトパターン
表示画面上に認識可能な状態で表示する第3接続情報表
示手段として機能させることを特徴とする。
【0009】本発明の第1のレイアウトエディタのプロ
グラムは、設計回路のレイアウトパターンの修正を行う
レイアウトエディタのプログラムであって、コンピュー
タを、設計回路のレイアウトパターンを表示する表示手
段と、マン・マシーン・インターフェースを介してレイ
アウト修正を行うレイアウトエディタ手段と、レイアウ
ト修正前の被修正レイアの少なくとも一部の端子の接続
先の情報を取得する情報取得手段と、上記情報取得手段
の取得した情報に基づいて、上記被修正レイアの少なく
とも一部の端子の各々に接続すべき端子を、上記表示手
段により表示するレイアウトパターン画面に認識可能な
状態で表示する第1接続情報表示手段として機能させる
ことを特徴とする。
【0010】本発明の第2のレイアウトエディタのプロ
グラムは、上記第1のレイアウトエディタのプログラム
であって、更に、上記コンピュータを、上記接続情報取
得手段の取得した他のレイアとの接続情報に基づいて、
誤って接続されたと判断される端子同士を、上記レイア
ウトエディタのレイアウトパターン表示画面上に認識可
能な状態で表示する第2接続情報表示手段として機能さ
せることを特徴とする。
【0011】本発明の第3のレイアウトエディタのプロ
グラムは、上記第1又は第2のレイアウトエディタのプ
ログラムであって、更に、上記コンピュータを、予め決
めたデザインルールによって配線不良と判断される端子
同士を、上記レイアウトエディタのレイアウトパターン
表示画面上に認識可能な状態で表示する第3接続情報表
示手段として機能させることを特徴とする。
【0012】本発明のレイアウト修正の支援ツールのプ
ログラムを記録している第1の記録媒体は、レイアウト
エディタのプログラムが起動しているコンピュータに以
下の機能を追加するレイアウト修正の支援ツールのプロ
グラムであって、上記コンピュータを、レイアウト修正
前の被修正レイアの少なくとも一部の端子の接続先の情
報を取得する情報取得手段と、上記情報取得手段が取得
した情報に基づいて、被修正レイアの上記少なくとも一
部の端子の各々に接続すべき端子を、上記レイアウトエ
ディタのレイアウトパターン表示画面上に認識可能な状
態で表示する第1接続情報表示手段として機能させるこ
とを特徴とするレイアウト修正の支援ツールのプログラ
ムを記録していることを特徴とする。
【0013】本発明のレイアウト修正の支援ツールのプ
ログラムを記録している第2の記録媒体は、上記第1の
支援ツールのプログラムであって、更に、上記コンピュ
ータを、上記情報取得手段の取得した情報に基づいて、
レイアウト修正により誤って接続されたと判断される端
子同士を、上記レイアウトエディタのレイアウトパター
ン表示画面上に認識可能な状態で表示する第2接続情報
表示手段として機能させるレイアウト修正の支援ツール
のプログラムを記録していることを特徴とする。
【0014】本発明のレイアウト修正の支援ツールのプ
ログラムを記録している第3の記録媒体は、上記第1又
は第2の支援ツールのプログラムであって、更に、上記
コンピュータを、予め決めたデザインルールによって配
線不良と判断される端子同士を、上記レイアウトエディ
タのレイアウトパターン表示画面上に認識可能な状態で
表示する第3接続情報表示手段として機能させる支援ツ
ールのプログラムを記録していることを特徴とする。
【0015】本発明のレイアウトエディタのプログラム
を記録している第1の記録媒体は、設計回路のレイアウ
トパターンの修正を行うレイアウトエディタのプログラ
ムであって、コンピュータを、設計回路のレイアウトパ
ターンを表示する表示手段と、マン・マシーン・インタ
ーフェースを介してレイアウト修正を行うレイアウトエ
ディタ手段と、レイアウト修正前の被修正レイアの少な
くとも一部の端子の接続先の情報を取得する情報取得手
段と、上記情報取得手段の取得した情報に基づいて、上
記被修正レイアの少なくとも一部の端子の各々に接続す
べき端子を、上記表示手段により表示するレイアウトパ
ターン画面に認識可能な状態で表示する第1接続情報表
示手段として機能させるレイアウトエディタのプログラ
ムを記録していることを特徴とする。
【0016】本発明のレイアウトエディタのプログラム
を記録している第2の記録媒体は、上記第1のレイアウ
トエディタのプログラムであって、更に、上記コンピュ
ータを、上記接続情報取得手段の取得した他のレイアと
の接続情報に基づいて、誤って接続されたと判断される
端子同士を、上記レイアウトエディタのレイアウトパタ
ーン表示画面上に認識可能な状態で表示する第2接続情
報表示手段として機能させるレイアウトプログラムを記
録していることを特徴とする。
【0017】本発明のレイアウトエディタのプログラム
を記録している第3の記録媒体は、上記第1又は第2の
レイアウトエディタのプログラムであって、更に、上記
コンピュータを、予め決めたデザインルールによって配
線不良と判断される端子同士を、上記レイアウトエディ
タのレイアウトパターン表示画面上に認識可能な状態で
表示する第3接続情報表示手段として機能させるレイア
ウトエディタのプログラムを記録していることを特徴と
する。
【0018】本発明の第1のレイアウト修正の支援装置
は、レイアウトエディタ装置と共に使用するレイアウト
修正の支援装置であって、上記レイアウトエディタ装置
によりレイアウト修正を行う前の被修正レイアの少なく
とも一部の端子の接続先の情報を取得する情報取得手段
と、上記情報取得手段の取得した情報に基づいて、上記
被修正レイアの少なくとも一部の端子の各々に接続すべ
き端子を、上記レイアウトエディタ装置の表示するレイ
アウトパターン画面に認識可能な状態で表示する第1接
続情報表示手段とで構成されることを特徴とする。
【0019】本発明の第2のレイアウト修正の支援装置
は、上記第1の支援装置であって、更に、上記情報取得
手段の取得した情報に基づいて、誤って接続されたと判
断される端子同士を、上記レイアウトエディタのレイア
ウトパターン表示画面上に認識可能な状態で表示する第
2接続情報表示手段を備えることを特徴とする。
【0020】本発明の第3のレイアウト修正の支援装置
は、上記第1又は第2の支援装置であって、更に、予め
決めたデザインルールによって配線不良と判断される端
子同士を、上記レイアウトエディタのレイアウトパター
ン表示画面上に認識可能な状態で表示する第3接続情報
表示手段を備えることを特徴とする。
【0021】本発明の第1のレイアウトエディタ装置
は、設計回路のレイアウトパターンを表示する表示手段
と、上記表示手段に表示されたレイアウトパターンを参
照しつつレイアウト修正を行うためのマン・マシーン・
インターフェースと、上記マン・マシーン・インターフ
ェースの操作に応じてレイアウト修正を行うレイアウト
エディタ手段と、上記レイアウトエディタ手段によりレ
イアウト修正を行う前の被修正レイアの少なくとも一部
の端子の接続先の情報を取得する情報取得手段と、上記
情報取得手段の取得した情報に基づいて、接続すべき端
子同士を、上記表示手段により表示されるレイアウトパ
ターン上に認識可能な状態で表示する第1接続情報表示
手段とを備えることを特徴とする。
【0022】本発明の第2のレイアウトエディタ装置
は、上記第1のレイアウトエディタ装置であって、更
に、上記接続情報取得手段の取得した情報に基づいて、
誤って接続されたと判断される端子同士を、上記表示手
段により表示されているレイアウトパターン上に認識可
能な状態で表示する第2接続情報表示手段を備えること
を特徴とする。
【0023】本発明の第3のレイアウトエディタ装置
は、上記第1又は第2のレイアウトエディタ装置であっ
て、更に、予め決めたデザインルールによって配線不良
と判断される端子同士を、上記表示手段により表示され
ているレイアウトパターン上に認識可能な状態で表示す
る第3接続情報表示手段を備えることを特徴とする。
【0024】
【発明の実施の形態】(1)発明の概要 本発明のレイアウト修正の支援ツールは、周知のレイア
ウトエディタ上で作動するアドインソフトであり、レイ
アウト修正前の被修正レイアの他のレイアに対する配線
接続関係を記憶しておき、レイアの配置変更を行う際、
所定のタイミング、例えば、マウス等のポインティング
デバイスによりレイアの配置変更が行われる毎に、元の
周辺レイアとの配線接続関係を強調表示し、正確に接続
された配線から順に上記強調表示を消去し、誤配線され
た場合には、上記強調表示と区別できる手法によりアラ
ート表示を行い、更に、変更後のレイア配置又はレイア
同士の接続関係が予め記憶する回路設計上及びレイアウ
ト設計上のデザインルールに違反する場合には、上記強
調表示及びアラート表示の何れとも区別できる手法によ
るアラート表示を行うことを特徴とする。当該支援ツー
ルを利用することにより、レイアウト修正と同時に未配
線、誤配線、並びに、回路設計上及びレイアウト設計上
のデザインルールに違反する配線不良についてチェック
することができる。これにより、人手によるレイアウト
修正時の配線ミスを大幅に低減することができ、レイア
ウト設計に要する時間の大幅な短縮を図ることができ
る。
【0025】なお、本発明のレイアウトエディタのプロ
グラムは、上記レイアウト修正の支援ツールと同じ機能
を備えていることを特徴とする。また、本発明の記録媒
体は、上記レイアウト修正の支援ツールのプログラム、
又は、当該レイアウト修正の支援ツールと同じ機能を備
えたレイアウトエディタのプログラムを記録しているこ
とを特徴とする。更には、本発明のレイアウト修正の支
援装置は、コンピュータ上で上記レイアウト修正の支援
ツールのプログラムを起動することで実現される。ま
た、本発明のレイアウトエディタ装置は、コンピュータ
上で上記レイアウトの修正の支援機能を備えるレイアウ
トエディタのプログラムを起動することで実現される。
【0026】以下、特に、上記特徴を具備する本発明の
レイアウト修正の支援ツールの実施の形態について添付
の図面を参照しつつ説明する。
【0027】(2)実施の形態 図1は、レイアウト修正の支援ツールがアドインされて
いるレイアウトエディタのプログラム、及び、レイアウ
ト検証プログラムを実行するコンピュータ100の全体
図を示す。コンピュータ100は、本体110、キーボ
ード111、マウス112、及び、CRT113で構成
される。
【0028】図2は、本体110の備える中央演算処理
装置(以下、CPUという)101を中心とするコンピ
ュータ100の構成図である。図示するように、CPU
101を中心としてROM102、RAM103、ハー
ドディスク104、並びに、図1に示したキーボード1
11、マウス112、及び、CRT113で構成され
る。ROM102には、レイアウト修正の支援ツールの
アドインされたレイアウトエディタプログラム、レイア
ウト検証ツールのプログラム、及び、回路設計上及びレ
イアウト設計上のデザインルールのデータが記憶されて
いる。RAM103は、これらのプログラム実行時に必
要なデータを一時的に記憶する作業用メモリとして使用
される。なお、これらのプログラムは、必要に応じて読
み出しが可能なCDやハードディスク等の他の情報記録
媒体に記録されていても良い。ハードディスク104に
は、レイアウト修正の対象となる,設計中のLSI又は
ICのレイアウトパターンデータが格納されている。
【0029】上記ROM102に記憶している,レイア
ウト修正の支援ツールのアドインされているレイアウト
エディタのプログラムを起動することで、コンピュータ
100は、いわゆるレイアウトエディタ装置として機能
する。当該レイアウトエディタ装置は、周知のレイアウ
トエディタ装置と、当該レイアウトエディタ装置による
レイアウト修正を支援する新規の支援装置とで成ると捉
えても良いし、レイアウト修正の支援機能を備えた新規
のレイアウトエディタ装置であると捉えることもでき
る。また、ROM102に記憶されているレイアウト検
証ツールのプログラムを起動した場合、コンピュータ1
00は、周知のレイアウト検証装置として機能する。
【0030】図3は、本発明のレイアウト修正の支援ツ
ールがアドインされているレイアウトエディタを用いて
行うレイアウト修正処理の手順を示すものである。ま
ず、レイアウトエディタを起動し、ハードディスク等の
記憶装置より設計中の回路のレイアウトパターンデータ
を読み込み、CRT113に表示する(ステップS
1)。次に、レイアウト修正の支援ツールを利用しなが
らレイアウト修正処理を実行する(ステップS2)。な
お、当該処理内容については、後に詳しく説明する。次
にレイアウト検証ツールを起動して規定のデザインルー
ルに従うレイアウト検証を行う(ステップS3)。当該
検証処理によりレイアウトに未配線、誤配線、不良配線
等の問題がない場合には(ステップS4でYES)、処
理を終了する。他方、修正後のレイアウトに問題がある
場合には(ステップS4でNO)、再びステップS2の
レイアウトエディタを用いたレイアウト修正処理に戻
る。
【0031】図4は、レイアウト修正処理(図1のステ
ップS2)においてレイアウトエディタにアドインされ
ているレイアウト修正の支援ツールの実行するレイアウ
ト修正の支援処理の手順を示すものである。また、図5
〜図13は、上記支援ツールを利用しながら行うレイア
ウト修正の作業状況を示す図である。
【0032】以下、図4に示すフローチャートに従い、
図5〜図13を参照しつつ支援ツールの実行するレイア
ウト支援処理の内容について説明する。まず、作業画面
上にレイアウトパターンを表示した状態(例えば、図5
に示す状態)で、操作者によるマウス及びキー操作によ
りレイアの配線接続端子の端子名の入力を受け付ける
(ステップS9)。例えば、作業画面上に表示されてい
るレイアの端子部分にポインタを合わせ、クリックした
場合に、その近傍に端子名の入力欄を表示する。端子名
の入力がない場合には(ステップS10でNO)、ステ
ップS9に戻り端子名の入力受付を続行する。
【0033】操作者によるマウス及びキー入力により、
レイアウト修正を行うレイアの端子に識別名が入力され
た場合(ステップS10でYES)、当該識別名を作業
画面上に表示すると共に、当該端子より伸びる配線の接
続先のレイアの端子にも同じ名前を付して作業画面に表
示し、更に、上記端子より伸びる配線を消去し、又は、
他の配線と区別するため点線表示等に切り換える(ステ
ップS11)。
【0034】なお、修正を行うレイアが複数の端子を備
える場合には、各端子について同じ処理を行うのが好ま
しい。この場合、あるレイアを修正対象として選択した
場合には、当該レイアの備える全ての端子に名前を入力
することを促す入力欄を作業画面に表示するのが好まし
い。更には、修正対象のレイアの選択に応じて、これら
の端子名を自動的に付するようにしても良い。
【0035】修正対象のレイアの識別子、当該レイアの
端子に付された端子名とその座標位置、及び、当該端子
名と同じ名の付されたレイアの識別子とその座標位置に
関するデータを取得し、これらのデータで構成されるデ
ータベース(第1接続情報DBという)を作成する(ス
テップS12)。例えば、図5に示すレイアウトパター
ンにおいて、レイアC及びレイアD(ここで、「レイ
ア」の語の後に付している符号を当該レイアの識別子と
する。他のレイアについても同じである。)を修正対象
とした場合において、レイアA,B,Cを接続する配線
の3つの接続端子の名をAとし、レイアB,Cを接続す
る配線の接続端子の名をBとした場合を考える。この場
合、ステップS11において作業画面は、図6に示すよ
うに更新され、ステップS12において図7に示す第1
接続情報DBが作成される。
【0036】第1接続情報DBの作成後、操作者により
レイアウト修正が行われるのを待機する(ステップS1
3でNO)。レイアウト修正が行われた場合(ステップ
S13でYES)、配置変更後のレイアに関する接続情
報のデータ、即ち、修正されたレイアの端子名とその座
標位置、及び、当該端子を備えるレイアの識別子、接続
先の端子名とその座標位置、及び、当該端子を備えるレ
イアの識別子に関するデータを取得し、これらのデータ
で構成されるデータベース(第2接続情報DBという)
を作成する(ステップS14)。
【0037】例えば、図8に示すように、レイアC及び
レイアDの位置を移動させた場合を考察する。図9は、
レイアC及びレイアDの移動後、A,Bと付された端子
同士を正確に配線接続した図である。また、図10は、
当該レイアウト修正により作成される第2接続情報DB
である。図示するように、第2接続情報DBは、図7に
示した第1接続情報DBのデータに、どのレイアのどの
位置の何という名の端子に接続されたかを表す接続情報
を追加したものである。例えば、1行目のデータは、端
子名Aで座標(X1,Y1)に位置するレイアAは、端
子名Aで座標(X2,Y2)に位置するレイアBの端子
に接続されたことを表す。
【0038】以下のステップS14〜ステップS18で
は、上記ステップS14において作成した第2接続情報
DBに基づいて、未配線箇所、誤配線箇所、回路設計上
及びレイアウト設計上のデザインルールに違反する不良
配線箇所の検出、並びに、検出箇所の表示処理を行う。
具体的には、端子名と接続先端子名が一致している場合
には、正常に接続されていると判断する。これに対し
て、接続先端子に関する情報の書き込まれていない端子
は未配線であると判断し(ステップS15でYES)、
当該端子と、同じ名の付された端子とを直線的に接続す
る太線を点滅表示する(ステップS16)。例えば、レ
イアAの端子AとレイアCの端子Aとが未接続の場合、
図11に示すように、これら2つの端子同士を直線的に
結ぶ太線を点滅表示させる。なお、この未接続箇所の表
示方法は、実際の配線と区別ができるのであれば、他の
線種、異なる色を採用しても良いし、点滅表示させなく
とも良い。以下に説明する誤配線箇所、不良配線箇所の
表示方法についても同様である。
【0039】次に、端子名と接続先端子名が異なる場合
には、誤配線であると判断し(ステップS17でYE
S)、誤って接続されている端子と接続先端子とを直線
的に接続する点線を点滅表示する(ステップS18)。
例えば、図12に示すように、レイアAの端子Aとレイ
アBの端子Bが誤って接続された場合には、これら2つ
の端子を直線的に結ぶ点線を点滅表示させる。
【0040】更に端子名と接続先端子名が一致している
場合、即ちレイアウト修正前の通りに接続はされている
が、予め決めた回路設計上及びレイアウト設計上のデザ
インルールに違反していると判断される箇所がある場合
には(ステップS19でYES)、当該不良配線されて
いる端子同士を直線的に接続する2重線を点滅表示する
(ステップS20)。例えば、図13に示すように、レ
イアDの移動先にはレイアDと接近することで相互干渉
する等の不都合を生じるレイアE(点線で示す)が存在
する場合、又は、レイアウト作業上、レイアBとレイア
Dを電気的に接続することで不都合が生じる場合、レイ
アBの端子BとレイアDの端子Bとを直線的に結ぶ2重
線を点滅させる。
【0041】レイアウト修正が未だ完了していない場
合、即ち、第2接続情報に未だ接続先端子名についての
データが書き込まれていない端子が存在する場合には
(ステップS21でNO)、ステップS13に戻り、引
き続きレイアウト修正が成されるのを待つ。第2接続情
報の全ての端子に対して接続先端子名についてのデータ
が書き込まれた場合には、レイアウト処理の終了と判断
して(ステップS21でYES)、処理を終了する。
【0042】上述するように、周知のレイアウトエディ
タに上記説明したレイアウト修正の支援ツールをアドイ
ンして実行することで、人手によるレイアウト修正時に
おける未配線、誤配線、及び、不良配線の発生を効果的
に防止することができる。これにより、レイアウト修正
の完了後に行うレイアウト検証で不具合が検出される場
合を少なくし、設計効率の改善を図ることができる。
【0043】以上、従来のレイアウトエディタにアドイ
ンするレイアウト修正の支援ツールについて説明した
が、実施の形態として、当該支援ツールの機能を備えた
レイアウトエディタのプログラム、及び、レイアウト修
正の支援ツールのプログラム、又は、当該支援ツールの
機能を備えたレイアウトエディタのプログラムを記録し
ている記録媒体、更には、これらのプログラムをコンピ
ュータ上で起動することで実現されるレイアウト修正の
支援装置、及び、レイアウトエディタ装置が挙げられ
る。なお、これらの実施の形態の構成及び動作について
は、上述したレイアウト修正の支援ツールの追加された
レイアウトエディタ装置と実質的に同じであるため、こ
れ以上の説明は省く。
【0044】
【発明の効果】本発明の第1のレイアウト修正の支援ツ
ールのプログラムを用いれば、コンピュータを、レイア
ウト修正の支援機能を備えた新規のレイアウトエディタ
装置として機能させることができる。当該レイアウト装
置では、レイアウト修正を行うレイアについての修正前
の接続情報を取得しておき、レイアウト修正時には、当
該接続情報に基づいて接続すべき端子同士を認識可能な
状態でレイアウトパターン表示画面上に表示する。これ
により、レイアウト修正に伴い未配線箇所が発生するこ
とを効果的に防止することができる。
【0045】本発明の第2のレイアウト修正の支援ツー
ルのプログラムを用いれば、レイアウト修正時に、更
に、誤配線してしまった端子同士が認識可能な状態でレ
イアウトパターン表示画面に表示される。これによリ、
レイアウト修正に伴い誤配線箇所が発生することを効果
的に防止することができる。
【0046】本発明の第3のレイアウト修正の支援ツー
ルのプログラムを用いれば、レイアウト修正時に、更
に、回路設計上、又は、レイアウトルール上の配線不良
箇所が認識可能な状態でレイアウトパターン表示画面に
表示される。これにより、レイアウト修正に伴い配線不
良箇所が発生することを効果的に防止することができ
る。
【0047】本発明の第1のレイアウトエディタのプロ
グラムは、上記第1のレイアウト修正の支援ツールと同
じ機能を備えるレイアウトエディタのプログラムであ
る。当該レイアウトエディタのプログラムを用いれば、
コンピュータを、レイアウト修正の支援機能を備えた新
規のレイアウトエディタ装置として機能させることがで
きる。当該レイアウト装置では、レイアウト修正を行う
レイアについての修正前の接続情報を取得しておき、レ
イアウト修正時には、当該接続情報に基づいて接続すべ
き端子同士を認識可能な状態でレイアウトパターン表示
画面上に表示する。これにより、レイアウト修正に伴い
未配線箇所が発生することを効果的に防止することがで
きる。
【0048】本発明の第2のレイアウトエディタのプロ
グラムを用いれば、レイアウト修正時に、更に、誤配線
してしまった端子同士が認識可能な状態でレイアウトパ
ターン表示画面に表示される。これによリ、レイアウト
修正に伴い誤配線箇所が発生することを効果的に防止す
ることができる。
【0049】本発明の第3のレイアウトエディタのプロ
グラムを用いれば、レイアウト修正時に、更に、回路設
計上、又は、レイアウトルール上の配線不良箇所が認識
可能な状態でレイアウトパターン表示画面に表示され
る。これにより、レイアウト修正に伴い配線不良箇所が
発生することを効果的に防止することができる。
【0050】本発明のレイアウト修正の支援ツールのプ
ログラムを記録している第1の記録媒体を用いれば、コ
ンピュータを、レイアウト修正の支援機能を備えた新規
のレイアウトエディタ装置として機能させることができ
る。当該レイアウト装置では、レイアウト修正を行うレ
イアについての修正前の接続情報を取得しておき、レイ
アウト修正時には、当該接続情報に基づいて接続すべき
端子同士を認識可能な状態でレイアウトパターン表示画
面上に表示する。これにより、レイアウト修正に伴い未
配線箇所が発生することを効果的に防止することができ
る。
【0051】本発明のレイアウト修正の支援ツールのプ
ログラムを記録している第2の記録媒体を用いれば、レ
イアウト修正時に、更に、誤配線してしまった端子同士
が認識可能な状態でレイアウトパターン表示画面に表示
される。これによリ、レイアウト修正に伴い誤配線箇所
が発生することを効果的に防止することができる。
【0052】本発明のレイアウト修正の支援ツールのプ
ログラムを記録している第3の記録媒体を用いれば、レ
イアウト修正時に、更に、回路設計上、又は、レイアウ
トルール上の配線不良箇所が認識可能な状態でレイアウ
トパターン表示画面に表示される。これにより、レイア
ウト修正に伴い配線不良箇所が発生することを効果的に
防止することができる。
【0053】本発明のレイアウトエディタのプログラム
を記録している第1の記録媒体に記録されているプログ
ラムは、上記第1のレイアウト修正の支援ツールと同じ
機能を備えるレイアウトエディタのプログラムである。
当該レイアウトエディタのプログラムを用いれば、コン
ピュータを、レイアウト修正の支援機能を備えた新規の
レイアウトエディタ装置として機能させることができ
る。当該レイアウト装置では、レイアウト修正を行うレ
イアについての修正前の接続情報を取得しておき、レイ
アウト修正時には、当該接続情報に基づいて接続すべき
端子同士を認識可能な状態でレイアウトパターン表示画
面上に表示する。これにより、レイアウト修正に伴い未
配線箇所が発生することを効果的に防止することができ
る。
【0054】本発明のレイアウトエディタのプログラム
を記録している第2の記録媒体を用いれば、レイアウト
修正時に、更に、誤配線してしまった端子同士が認識可
能な状態でレイアウトパターン表示画面に表示される。
これによリ、レイアウト修正に伴い誤配線箇所が発生す
ることを効果的に防止することができる。
【0055】本発明のレイアウトエディタのプログラム
を記録している第3の記録媒体を用いれば、レイアウト
修正時に、更に、回路設計上、又は、レイアウトルール
上の配線不良箇所が認識可能な状態でレイアウトパター
ン表示画面に表示される。これにより、レイアウト修正
に伴い配線不良箇所が発生することを効果的に防止する
ことができる。
【0056】本発明の第1のレイアウト修正の支援装置
では、いわゆる周知のレイアウトエディタ装置と共に使
用されることで、レイアウト修正時には、当該接続情報
に基づいて接続すべき端子同士を認識可能な状態でレイ
アウトパターン表示画面上に表示することができる。こ
れにより、レイアウト修正に伴い未配線箇所が発生する
ことを効果的に防止することができる。
【0057】本発明の第2のレイアウト修正の支援装置
では、レイアウト修正時に、更に、誤配線してしまった
端子同士が認識可能な状態でレイアウトパターン表示画
面に表示される。これによリ、レイアウト修正に伴い誤
配線箇所が発生することを効果的に防止することができ
る。
【0058】本発明の第3のレイアウト修正の支援措置
では、レイアウト修正時に、更に、回路設計上、又は、
レイアウトルール上の配線不良箇所が認識可能な状態で
レイアウトパターン表示画面に表示される。これによ
り、レイアウト修正に伴い配線不良箇所が発生すること
を効果的に防止することができる。
【0059】本発明の第1のレイアウトエディタ装置で
は、レイアウト修正を行うレイアについての修正前の接
続情報を取得しておき、レイアウト修正時に当該接続情
報に基づいて接続すべき端子同士を認識可能な状態でレ
イアウトパターン表示画面上に表示する。これにより、
レイアウト修正に伴い未配線箇所が発生することを効果
的に防止することができる。
【0060】本発明の第2のレイアウトエディタ装置で
は、レイアウト修正時に、更に、誤配線してしまった端
子同士が認識可能な状態でレイアウトパターン表示画面
に表示される。これによリ、レイアウト修正に伴い誤配
線箇所が発生することを効果的に防止することができ
る。
【0061】本発明の第3のレイアウトエディタ装置で
は、、レイアウト修正時に、更に、回路設計上、又は、
レイアウトルール上の配線不良箇所が認識可能な状態で
レイアウトパターン表示画面に表示される。これによ
り、レイアウト修正に伴い配線不良箇所が発生すること
を効果的に防止することができる。
【図面の簡単な説明】
【図1】 実施の形態に係るレイアウトエディタプログ
ラムを実行するコンピュータの全体図である。
【図2】 コンピュータの制御図である。
【図3】 レイアウト修正の処理手順を示す図である。
【図4】 レイアウト修正の支援ツールの実行するレイ
アウト修正支援処理の手順を示す図である。
【図5】 レイアウト修正を行うレイアウトパターンの
例である。
【図6】 レイアウト修正を行うレイアに端子名を付し
た状態を示す図である。
【図7】 第1接続情報DBの構成を示す図である。
【図8】 支援ツールを利用しながら行うレイアウト修
正の作業状況を示す図である。
【図9】 支援ツールを利用しながら行うレイアウト修
正の作業状況を示す図である。
【図10】 支援ツールを利用しながら行うレイアウト
修正の作業状況を示す図である。
【図11】 支援ツールを利用しながら行うレイアウト
修正の作業状況を示す図である。
【図12】 支援ツールを利用しながら行うレイアウト
修正の作業状況を示す図である。
【図13】 支援ツールを利用しながら行うレイアウト
修正の作業状況を示す図である。
【図14】 従来のレイアウト修正の手順を示す図であ
る。
【符号の説明】
100 コンピュータ、101 CPU、102 RO
M、103 RAM、104 ハードディスク。

Claims (18)

    【特許請求の範囲】
  1. 【請求項1】 レイアウトエディタのプログラムが起動
    しているコンピュータに以下の機能を追加するレイアウ
    ト修正の支援ツールのプログラムであって、上記コンピ
    ュータを、 レイアウト修正前の被修正レイアの少なくとも一部の端
    子の接続先の情報を取得する情報取得手段と、 上記情報取得手段が取得した情報に基づいて、被修正レ
    イアの上記少なくとも一部の端子の各々に接続すべき端
    子を、上記レイアウトエディタのレイアウトパターン表
    示画面上に認識可能な状態で表示する第1接続情報表示
    手段として機能させることを特徴とするレイアウト修正
    の支援ツールのプログラム。
  2. 【請求項2】 請求項1に記載のレイアウト修正の支援
    ツールのプログラムであって、 更に、上記コンピュータを、上記情報取得手段の取得し
    た情報に基づいて、レイアウト修正により誤って接続さ
    れたと判断される端子同士を、上記レイアウトエディタ
    のレイアウトパターン表示画面上に認識可能な状態で表
    示する第2接続情報表示手段として機能させることを特
    徴とするレイアウト修正の支援ツールのプログラム。
  3. 【請求項3】 請求項1又は請求項2に記載のレイアウ
    ト修正の支援ツールのプログラムであって、 更に、上記コンピュータを、予め決めたデザインルール
    によって配線不良と判断される端子同士を、上記レイア
    ウトエディタのレイアウトパターン表示画面上に認識可
    能な状態で表示する第3接続情報表示手段として機能さ
    せることを特徴とするレイアウト修正の支援ツールのプ
    ログラム。
  4. 【請求項4】 設計回路のレイアウトパターンの修正を
    行うレイアウトエディタのプログラムであって、コンピ
    ュータを、 設計回路のレイアウトパターンを表示する表示手段と、 マン・マシーン・インターフェースを介してレイアウト
    修正を行うレイアウトエディタ手段と、 レイアウト修正前の被修正レイアの少なくとも一部の端
    子の接続先の情報を取得する情報取得手段と、 上記情報取得手段の取得した情報に基づいて、上記被修
    正レイアの少なくとも一部の端子の各々に接続すべき端
    子を、上記表示手段により表示するレイアウトパターン
    画面に認識可能な状態で表示する第1接続情報表示手段
    として機能させることを特徴とするレイアウトエディタ
    のプログラム。
  5. 【請求項5】 請求項4に記載のレイアウトエディタの
    プログラムであって、 更に、上記コンピュータを、上記接続情報取得手段の取
    得した他のレイアとの接続情報に基づいて、誤って接続
    されたと判断される端子同士を、上記レイアウトエディ
    タのレイアウトパターン表示画面上に認識可能な状態で
    表示する第2接続情報表示手段として機能させることを
    特徴とするレイアウトエディタのプログラム。
  6. 【請求項6】 請求項4又は請求項5に記載のレイアウ
    トエディタのプログラムであって、 更に、上記コンピュータを、予め決めたデザインルール
    によって配線不良と判断される端子同士を、上記レイア
    ウトエディタのレイアウトパターン表示画面上に認識可
    能な状態で表示する第3接続情報表示手段として機能さ
    せることを特徴とするレイアウトエディタのプログラ
    ム。
  7. 【請求項7】 レイアウトエディタのプログラムが起動
    しているコンピュータに以下の機能を追加するレイアウ
    ト修正の支援ツールのプログラムを記録している記録媒
    体であって、上記コンピュータを、 レイアウト修正前の被修正レイアの少なくとも一部の端
    子の接続先の情報を取得する情報取得手段と、 上記情報取得手段が取得した情報に基づいて、被修正レ
    イアの上記少なくとも一部の端子の各々に接続すべき端
    子を、上記レイアウトエディタのレイアウトパターン表
    示画面上に認識可能な状態で表示する第1接続情報表示
    手段として機能させることを特徴とするレイアウト修正
    の支援ツールのプログラムを記録している記録媒体。
  8. 【請求項8】 請求項7に記載のレイアウト修正の支援
    ツールのプログラムを記録している記録媒体であって、 更に、上記コンピュータを、上記情報取得手段の取得し
    た情報に基づいて、レイアウト修正により誤って接続さ
    れたと判断される端子同士を、上記レイアウトエディタ
    のレイアウトパターン表示画面上に認識可能な状態で表
    示する第2接続情報表示手段として機能させることを特
    徴とするレイアウト修正の支援ツールのプログラムを記
    録している記録媒体。
  9. 【請求項9】 請求項7又は請求項8に記載のレイアウ
    ト修正の支援ツールのプログラムを記録している記録媒
    体であって、 更に、上記コンピュータを、予め決めたデザインルール
    によって配線不良と判断される端子同士を、上記レイア
    ウトエディタのレイアウトパターン表示画面上に認識可
    能な状態で表示する第3接続情報表示手段として機能さ
    せることを特徴とするレイアウト修正の支援ツールのプ
    ログラムを記録している記録媒体。
  10. 【請求項10】 設計回路のレイアウトパターンの修正
    を行うレイアウトエディタのプログラムを記録している
    記録媒体であって、コンピュータを、 設計回路のレイアウトパターンを表示する表示手段と、 マン・マシーン・インターフェースを介してレイアウト
    修正を行うレイアウトエディタ手段と、 レイアウト修正前の被修正レイアの少なくとも一部の端
    子の接続先の情報を取得する情報取得手段と、 上記情報取得手段の取得した情報に基づいて、上記被修
    正レイアの少なくとも一部の端子の各々に接続すべき端
    子を、上記表示手段により表示するレイアウトパターン
    画面に認識可能な状態で表示する第1接続情報表示手段
    として機能させることを特徴とするレイアウトエディタ
    のプログラムを記録している記録媒体。
  11. 【請求項11】 請求項10に記載のレイアウトエディ
    タのプログラムを記録している記録媒体であって、 更に、上記コンピュータを、上記接続情報取得手段の取
    得した他のレイアとの接続情報に基づいて、誤って接続
    されたと判断される端子同士を、上記レイアウトエディ
    タのレイアウトパターン表示画面上に認識可能な状態で
    表示する第2接続情報表示手段として機能させることを
    特徴とするレイアウトエディタのプログラムを記録して
    いる記録媒体。
  12. 【請求項12】 請求項10又は請求項11に記載のレ
    イアウトエディタのプログラムを記録している記録媒体
    であって、 更に、上記コンピュータを、予め決めたデザインルール
    によって配線不良と判断される端子同士を、上記レイア
    ウトエディタのレイアウトパターン表示画面上に認識可
    能な状態で表示する第3接続情報表示手段として機能さ
    せることを特徴とするレイアウトエディタのプログラム
    を記録している記録媒体。
  13. 【請求項13】 レイアウトエディタ装置と共に使用す
    るレイアウト修正の支援装置であって、 上記レイアウトエディタ装置によりレイアウト修正を行
    う前の被修正レイアの少なくとも一部の端子の接続先の
    情報を取得する情報取得手段と、 上記情報取得手段の取得した情報に基づいて、上記被修
    正レイアの少なくとも一部の端子の各々に接続すべき端
    子を、上記レイアウトエディタ装置の表示するレイアウ
    トパターン画面に認識可能な状態で表示する第1接続情
    報表示手段とで構成されることを特徴とするレイアウト
    修正の支援装置。
  14. 【請求項14】 請求項13に記載のレイアウト修正の
    支援装置であって、 更に、上記情報取得手段の取得した情報に基づいて、誤
    って接続されたと判断される端子同士を、上記レイアウ
    トエディタのレイアウトパターン表示画面上に認識可能
    な状態で表示する第2接続情報表示手段を備えることを
    特徴とするレイアウト修正の支援装置。
  15. 【請求項15】 請求項13又は請求項14に記載のレ
    イアウト修正の支援装置であって、 更に、予め決めたデザインルールによって配線不良と判
    断される端子同士を、上記レイアウトエディタのレイア
    ウトパターン表示画面上に認識可能な状態で表示する第
    3接続情報表示手段を備えることを特徴とするレイアウ
    ト修正の支援装置。
  16. 【請求項16】 設計回路のレイアウトパターンを表示
    する表示手段と、 上記表示手段に表示されたレイアウトパターンを参照し
    つつレイアウト修正を行うためのマン・マシーン・イン
    ターフェースと、 上記マン・マシーン・インターフェースの操作に応じて
    レイアウト修正を行うレイアウトエディタ手段と、 上記レイアウトエディタ手段によりレイアウト修正を行
    う前の被修正レイアの少なくとも一部の端子の接続先の
    情報を取得する情報取得手段と、 上記情報取得手段の取得した情報に基づいて、接続すべ
    き端子同士を、上記表示手段により表示されるレイアウ
    トパターン上に認識可能な状態で表示する第1接続情報
    表示手段とを備えることを特徴とするレイアウトエディ
    タ装置。
  17. 【請求項17】 請求項16に記載のレイアウトエディ
    タ装置であって、 更に、上記接続情報取得手段の取得した情報に基づい
    て、誤って接続されたと判断される端子同士を、上記表
    示手段により表示されているレイアウトパターン上に認
    識可能な状態で表示する第2接続情報表示手段を備える
    ことを特徴とするレイアウトエディタ装置。
  18. 【請求項18】 請求項16又は請求項17に記載のレ
    イアウトエディタ装置であって、 更に、予め決めたデザインルールによって配線不良と判
    断される端子同士を、上記表示手段により表示されてい
    るレイアウトパターン上に認識可能な状態で表示する第
    3接続情報表示手段を備えることを特徴とするレイアウ
    トエディタ装置。
JP2001033764A 2001-02-09 2001-02-09 レイアウト修正の支援ツールのプログラム Pending JP2002236712A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001033764A JP2002236712A (ja) 2001-02-09 2001-02-09 レイアウト修正の支援ツールのプログラム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001033764A JP2002236712A (ja) 2001-02-09 2001-02-09 レイアウト修正の支援ツールのプログラム

Publications (1)

Publication Number Publication Date
JP2002236712A true JP2002236712A (ja) 2002-08-23

Family

ID=18897464

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001033764A Pending JP2002236712A (ja) 2001-02-09 2001-02-09 レイアウト修正の支援ツールのプログラム

Country Status (1)

Country Link
JP (1) JP2002236712A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019175218A (ja) * 2018-03-29 2019-10-10 富士通株式会社 情報処理プログラム、情報処理方法、および情報処理装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019175218A (ja) * 2018-03-29 2019-10-10 富士通株式会社 情報処理プログラム、情報処理方法、および情報処理装置
JP7040217B2 (ja) 2018-03-29 2022-03-23 富士通株式会社 情報処理プログラム、情報処理方法、および情報処理装置

Similar Documents

Publication Publication Date Title
JP4667386B2 (ja) 業務モデル図作成支援プログラム、業務モデル図作成支援方法、および業務モデル図作成支援装置
US8719745B2 (en) Method and system for automatically establishing hierarchical parameterized cell (PCELL) debugging environment
US9836565B2 (en) Electronic design automation method and apparatus thereof
US7076410B1 (en) Method and apparatus for efficiently viewing a number of selected components using a database editor tool
JP2002236712A (ja) レイアウト修正の支援ツールのプログラム
JPH09159726A (ja) スキャンテスト装置
JP5444939B2 (ja) ソフトウェアのテスト方法及びプログラム
JPWO2006025412A1 (ja) 論理検証方法、論理モジュールデータ、デバイスデータおよび論理検証装置
JP3770724B2 (ja) 半導体集積回路装置のマスクパターン検証装置
JP2003337843A (ja) 半導体集積回路のレイアウト検証方法および検証プログラム
JP5605087B2 (ja) 設計支援装置、設計支援方法および設計支援プログラム
JP4488231B2 (ja) プログラム管理装置
JPH04246778A (ja) 半導体集積回路の配置方式
JP4113652B2 (ja) 住宅開発設計システム
JP5799589B2 (ja) 検証方法及び検証プログラム
JPH07121576A (ja) 故障シミュレーション装置
US20090150837A1 (en) Checking a circuit layout for a semiconductor apparatus
JP2929976B2 (ja) Cad装置の入力回路図の比較、修正方法
CN115408275A (zh) 调试分析方法、装置、计算设备及存储介质
JP2757806B2 (ja) 回路図エラー修正装置
JP2002334124A (ja) プリント配線板における配線幅調整装置及び配線幅調整方法
JP3866268B2 (ja) 半導体集積回路装置のマスクパターン検証装置
JP2009245215A (ja) Cadシステム、cadプログラム
JPH11212606A (ja) プログラム作成装置及びプログラムモニタ装置
JP2023150420A (ja) テスト制御方法、テスト制御プログラムおよびテスト制御装置