JP2002232006A - Nitride semiconductor element, and its manufacturing method - Google Patents

Nitride semiconductor element, and its manufacturing method

Info

Publication number
JP2002232006A
JP2002232006A JP2001027946A JP2001027946A JP2002232006A JP 2002232006 A JP2002232006 A JP 2002232006A JP 2001027946 A JP2001027946 A JP 2001027946A JP 2001027946 A JP2001027946 A JP 2001027946A JP 2002232006 A JP2002232006 A JP 2002232006A
Authority
JP
Japan
Prior art keywords
nitride semiconductor
semiconductor layer
type nitride
electrode
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001027946A
Other languages
Japanese (ja)
Other versions
JP4644947B2 (en
Inventor
Hisanori Tanaka
寿典 田中
Tatsunori Toyoda
達憲 豊田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Chemical Industries Ltd
Original Assignee
Nichia Chemical Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Chemical Industries Ltd filed Critical Nichia Chemical Industries Ltd
Priority to JP2001027946A priority Critical patent/JP4644947B2/en
Publication of JP2002232006A publication Critical patent/JP2002232006A/en
Application granted granted Critical
Publication of JP4644947B2 publication Critical patent/JP4644947B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601Structure
    • H01L2224/0603Bonding areas having different sizes, e.g. different heights or widths

Abstract

PROBLEM TO BE SOLVED: To enlarge the area of pn junction interface by preventing the short circuit between an n-electrode and a p-type nitride semiconductor layer and reducing the area of occupation of the n-electrode, in a pn junction type nitride semiconductor element made on an insulating substrate. SOLUTION: In the nitride semiconductor element which has an n-type nitride semiconductor layer 12, a p-type nitride semiconductor layer 14 made on the above n-type nitride semiconductor layer 12, p-electrodes 16 and 18 made on the p-type nitride semiconductor layer 14, an n-electrode 22 made on the n-type nitride semiconductor layer 12 being exposed by removing one part of the p-type nitride semiconductor layer 14, and an insulating film 20 covering the p-type nitride semiconductor layer 14 and the n-type nitride semiconductor layer 12, the n-electrode 22 is connected to the n-type nitride semiconductor layer 12 through an opening 20b which is provided in the insulating film, being made from above the insulating film 20, and the n-type nitride semiconductor layer 12 at the section to connect with the n-electrode 22 is removed partially.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、窒化物半導体(I
AlGa1-x-yN、0≦x≦1、0≦y≦1、
0≦x+y≦1)から成る窒化物半導体素子に関し、詳
細には、基板の同一面側にn電極及びp電極を備えた窒
化物半導体素子におけるn電極の構造に関する。
The present invention relates to a nitride semiconductor (I).
n x Al y Ga 1-x -y N, 0 ≦ x ≦ 1,0 ≦ y ≦ 1,
More particularly, the present invention relates to a structure of an n-electrode in a nitride semiconductor device having an n-electrode and a p-electrode on the same surface side of a substrate.

【0002】[0002]

【従来の技術】従来の窒化物半導体素子の一例を、図5
(平面図)及び図6(図5のa−a’線断面図)に示
す。サファイア基板10の上に、n型窒化物半導体層1
2が成長され、そのn型窒化物半導体層12の上にp型
窒化物半導体層14が成長されている。サファイア基板
10は絶縁性であるため、n型窒化物半導体層12及び
p型窒化物半導体層14へのコンタクトはいずれもサフ
ァイア基板10の上側から取る必要がある。そこで、p
型窒化物半導体層14の一部をエッチングにより除去し
て、n型窒化物半導体層12を基板上側に露出させてい
る。p型窒化物半導体層14の表面には、p型層14と
オーミック接触可能な透光性の第1p電極16が形成さ
れ、その上に外部から電気接続を行うための第2p電極
18が形成されている。露出させたn型窒化物半導体層
12の表面には、n型層12とオーミック接触するn電
極22が形成されている。n電極22とp型窒化物半導
体層14の短絡を防止するため、p型窒化物半導体層1
4はn電極22よりも大面積に除去され、n電極22と
p型窒化物半導体層14の端面との間に十分な間隔が空
くようにしている。
2. Description of the Related Art An example of a conventional nitride semiconductor device is shown in FIG.
(Plan view) and FIG. 6 (sectional view taken along line aa ′ in FIG. 5). An n-type nitride semiconductor layer 1 is formed on a sapphire substrate 10.
2 is grown, and a p-type nitride semiconductor layer 14 is grown on the n-type nitride semiconductor layer 12. Since the sapphire substrate 10 is insulative, it is necessary to contact all of the n-type nitride semiconductor layer 12 and the p-type nitride semiconductor layer 14 from above the sapphire substrate 10. Then p
Part of the nitride semiconductor layer 14 is removed by etching to expose the n-type nitride semiconductor layer 12 on the upper side of the substrate. On the surface of the p-type nitride semiconductor layer 14, a light-transmitting first p-electrode 16 that can be in ohmic contact with the p-type layer 14 is formed, and a second p-electrode 18 for making an external electrical connection is formed thereon. Have been. On the exposed surface of the n-type nitride semiconductor layer 12, an n-electrode 22 in ohmic contact with the n-type layer 12 is formed. In order to prevent a short circuit between the n-electrode 22 and the p-type nitride semiconductor layer 14, the p-type nitride semiconductor layer 1
4 is removed in a larger area than the n-electrode 22 so that a sufficient space is provided between the n-electrode 22 and the end face of the p-type nitride semiconductor layer 14.

【0003】また、n型窒化物半導体層12及びp型窒
化物半導体層14を保護するために、素子表面は透光性
の絶縁膜20によって覆われている。絶縁膜20は第2
p電極18及びn電極22の上に開口部20a及び20
bを有しており、開口部20a及び20bから露出した
第2p電極18及びn電極22にワイヤボンディングが
行われる。
In order to protect the n-type nitride semiconductor layer 12 and the p-type nitride semiconductor layer 14, the element surface is covered with a light-transmitting insulating film 20. The insulating film 20 is
Openings 20 a and 20 are formed on p-electrode 18 and n-electrode 22.
b, and wire bonding is performed on the second p-electrode 18 and the n-electrode 22 exposed from the openings 20a and 20b.

【0004】[0004]

【発明が解決しようとする課題】しかしながら、上記従
来の窒化物半導体発光素子では、素子が小型化した場合
に、素子機能に重要なpn接合界面(n型窒化物半導体
層12とp型窒化物半導体層14との接合界面)の面積
が狭くなるという問題があった。例えば、窒化物半導体
素子が発光ダイオードである場合には、pn接合界面は
発光領域となるため、pn接合界面の面積が狭くては十
分な発光強度を得ることができない。
However, in the above-mentioned conventional nitride semiconductor light emitting device, when the device is miniaturized, the pn junction interface (the n-type nitride semiconductor layer 12 and the p-type nitride There is a problem that the area of the bonding interface with the semiconductor layer 14) is reduced. For example, when the nitride semiconductor element is a light emitting diode, the pn junction interface is a light emitting region, so that if the area of the pn junction interface is small, sufficient light emission intensity cannot be obtained.

【0005】n電極22にワイヤーボンディングを行う
ためには、素子の大きさに関わらずn電極22のワイヤ
ーボンディング部分が少なくとも直径約50μm以上あ
ることが必要となる。しかし、従来の構造ではn電極2
2がp型窒化物半導体層14と同じ層に形成されていた
ため、n電極22からp型窒化物半導体層14の端面ま
での距離を十分大きくしなければ両者が短絡する恐れが
あり、p型窒化物半導体層14はn電極22を含む広い
範囲に渡って除去する必要があった。このため、素子が
小型化するとpn接合界面の面積が相対的に減少してし
まう。
In order to perform wire bonding to the n-electrode 22, the wire-bonding portion of the n-electrode 22 needs to be at least about 50 μm in diameter regardless of the size of the element. However, in the conventional structure, the n-electrode 2
2 is formed in the same layer as the p-type nitride semiconductor layer 14, and if the distance from the n-electrode 22 to the end face of the p-type nitride semiconductor layer 14 is not sufficiently large, there is a possibility that both may be short-circuited. The nitride semiconductor layer 14 needs to be removed over a wide area including the n-electrode 22. For this reason, when the element is miniaturized, the area of the pn junction interface is relatively reduced.

【0006】また、n電極22のワイヤーボンディング
部分の大きさを決めるのは開口部20bであるが、n電
極22及び開口部20bの位置や大きさが一定のパター
ニング精度内でばらついてもn型窒化物半導体層22が
露出しないようにするためには、n電極22はパターニ
ング精度分だけ開口部20bよりもさらに大きく設計す
る必要がある。このため、n電極22はパターニング精
度分だけワイヤーボンディングに必要な最低面積よりも
さらに大きく形成する必要があり、その分だけpn接合
界面の面積が減少していた。
The size of the wire bonding portion of the n-electrode 22 is determined by the opening 20b. However, even if the positions and sizes of the n-electrode 22 and the opening 20b vary within a certain patterning accuracy, the n-type is used. In order to prevent the nitride semiconductor layer 22 from being exposed, the n-electrode 22 needs to be designed larger than the opening 20b by the patterning accuracy. For this reason, it is necessary to form the n-electrode 22 larger than the minimum area required for wire bonding by the patterning accuracy, and the area of the pn junction interface has been reduced accordingly.

【0007】そこで、本発明は、n電極22とp型窒化
物半導体層の短絡を防止すると共にn電極22の占有面
積を減少することにより、pn接合界面の面積を広げる
ことのできる新たな窒化物半導体素子を提供することを
目的とする。
Therefore, the present invention prevents a short circuit between the n-electrode 22 and the p-type nitride semiconductor layer, and reduces the area occupied by the n-electrode 22, thereby increasing the area of the pn junction interface. It is an object of the present invention to provide a semiconductor device.

【0008】[0008]

【課題を解決するための手段】上記課題を解決するため
に、本件発明に係る窒化物半導体発光素子は、基板上
に、n型窒化物半導体層と、前記n型窒化物半導体層上
に形成したp型窒化物半導体層と、前記p型窒化物半導
体層上に形成したp電極と、前記p型窒化物半導体層の
一部を取り除いて露出させた前記n型窒化物半導体層上
に形成したn電極と、前記p型窒化物半導体層及び前記
n型窒化物半導体層を覆う絶縁膜とを有する窒化物半導
体素子において、前記n電極が、前記絶縁膜の上から形
成されて、前記絶縁膜に設けられた開口部を介して前記
n型窒化物半導体層に接続しており、前記n電極と接続
する部分の前記n型窒化物半導体層が、部分的に除かれ
た形状となっていることを特徴とする。
In order to solve the above problems, a nitride semiconductor light emitting device according to the present invention comprises an n-type nitride semiconductor layer formed on a substrate and an n-type nitride semiconductor layer formed on the n-type nitride semiconductor layer. Formed on the p-type nitride semiconductor layer, a p-electrode formed on the p-type nitride semiconductor layer, and formed on the n-type nitride semiconductor layer exposed by removing a part of the p-type nitride semiconductor layer The n-electrode, and an insulating film covering the p-type nitride semiconductor layer and the n-type nitride semiconductor layer, wherein the n-electrode is formed on the insulating film, It is connected to the n-type nitride semiconductor layer through an opening provided in the film, and the n-type nitride semiconductor layer at a portion connected to the n-electrode has a shape partially removed. It is characterized by being.

【0009】本件発明の第1の特徴は、n電極が、絶縁
膜の上から形成されると共に、絶縁膜に設けたられた開
口部を介してn型窒化物半導体層と接続する点にあり、
これによりn電極とp型窒化物半導体層の短絡発生を防
止すると共にn電極の占有面積を減少することができ
る。即ち、n電極とp型窒化物半導体層の間に絶縁膜が
形成されているため、n電極とp型窒化物半導体層が互
いに近接していても短絡する恐れがない。また、n電極
が絶縁膜の上から形成されているため、ワイヤーボンデ
ィングに利用できる部分が絶縁膜の開口面積によって制
限されることがなく、n電極自身がワイヤーボンディン
グに必要な直径約50μm以上を確保すれば良くなる。
したがって、p型窒化物半導体層を除去する面積を従来
よりも減少させ、pn接合界面の面積を増加して発光効
率を高めることができる。
A first feature of the present invention resides in that an n-electrode is formed on an insulating film and is connected to an n-type nitride semiconductor layer through an opening provided in the insulating film. ,
Thereby, it is possible to prevent the occurrence of a short circuit between the n-electrode and the p-type nitride semiconductor layer and reduce the area occupied by the n-electrode. That is, since the insulating film is formed between the n-electrode and the p-type nitride semiconductor layer, there is no danger of short-circuiting even if the n-electrode and the p-type nitride semiconductor layer are close to each other. Also, since the n-electrode is formed on the insulating film, the portion available for wire bonding is not limited by the opening area of the insulating film, and the n-electrode itself has a diameter of about 50 μm or more required for wire bonding. It will be good if you secure it.
Therefore, the area for removing the p-type nitride semiconductor layer can be reduced as compared with the conventional case, and the area of the pn junction interface can be increased to increase the light emission efficiency.

【0010】しかしながら、単純に絶縁膜の上からn電
極を形成したのでは、順方向駆動電圧が約1.3倍から
1.5倍程度上昇してしまう。これは、n型窒化物半導
体層に絶縁膜を形成し、絶縁膜に開口部を形成するエッ
チングを行う際に、絶縁膜の下にあるn型窒化物半導体
層がダメージを受けるためである。ダメージを受けたn
型窒化物半導体層に対しては、n電極が良好なオーミッ
ク接触が取ることができない。そこで、本件発明の第2
の特徴は、n電極と接続する部分のn型窒化物半導体層
が、部分的に除かれた形状、例えば、凹状又は切り欠き
状となっている点にある。これにより、絶縁膜に開口部
を形成する際にダメージを受けた部分のn型窒化物半導
体層が取り除かれるため、n電極とn型窒化物半導体層
の間のオーミック接触性が良好となる。また、n型窒化
物半導体層が凹状又は段状であることにより、n型窒化
物半導体層内を流れる電流の起点がより深い位置とな
り、n電極とn型窒化物半導体層の接触面積も増えるた
め、p電極からn電極に向かう電流分布の均一性が向上
する。
However, if the n-electrode is simply formed on the insulating film, the forward drive voltage increases by about 1.3 to 1.5 times. This is because the n-type nitride semiconductor layer under the insulating film is damaged when an insulating film is formed in the n-type nitride semiconductor layer and an opening is formed in the insulating film. Damaged n
The n-electrode cannot make good ohmic contact with the type nitride semiconductor layer. Therefore, the second aspect of the present invention
Is characterized in that the portion of the n-type nitride semiconductor layer connected to the n-electrode has a partially removed shape, for example, a concave or notched shape. This removes the damaged portion of the n-type nitride semiconductor layer when forming the opening in the insulating film, thereby improving the ohmic contact between the n-electrode and the n-type nitride semiconductor layer. In addition, since the n-type nitride semiconductor layer is concave or stepped, the starting point of the current flowing in the n-type nitride semiconductor layer is at a deeper position, and the contact area between the n-electrode and the n-type nitride semiconductor layer is increased. Therefore, the uniformity of the current distribution from the p electrode to the n electrode is improved.

【0011】n型窒化物半導体層を取り除く部分の大き
さは、n電極よりも小さくなるようにとすることが好ま
しい。ワイヤーボンディングに必要なn電極の直径は少
なくとも50μm以上、一般に約70〜100μmであ
る。n型窒化物半導体層を取り除く部分の深さについて
は、ワイヤーボンディング時の平坦性が重要である場合
には、500〜10000Åとすることが好ましい。n
型窒化物半導体層を深く取り除くほどn電極の段差が大
きくなるからである。一方、電流の均一性が重要である
場合には、n型窒化物半導体層をできるだけ深く取り除
くことが好ましく、例えば、基板が露出する深さとして
も良い。
It is preferable that the size of the portion from which the n-type nitride semiconductor layer is removed is smaller than that of the n-type electrode. The diameter of the n-electrode required for wire bonding is at least 50 μm or more, generally about 70-100 μm. The depth of the portion where the n-type nitride semiconductor layer is removed is preferably set to 500 to 10000 ° when flatness during wire bonding is important. n
This is because the step of the n-electrode increases as the type nitride semiconductor layer is removed deeper. On the other hand, when uniformity of current is important, it is preferable to remove the n-type nitride semiconductor layer as deeply as possible. For example, the depth may be such that the substrate is exposed.

【0012】また、発光面積をできるだけ大きくするた
めには、n型窒化物半導体層をその端面まで除くことが
好ましい。n型窒化物半導体層を端面まで除くこと、即
ち、n電極をn型窒化物半導体層の端部に形成すること
により、p型窒化物半導体層を除去する面積を最小限に
することができる。さらに、端面まで除く場合にチップ
周囲を囲むようにn型窒化物半導体すれば、発光分布の
均一性を向上することができる。尚、絶縁膜の材料は特
に限定されないが、例えば、SiO又はSiNである
ことが好ましい。
In order to increase the light emitting area as much as possible, it is preferable to remove the n-type nitride semiconductor layer up to its end face. By removing the n-type nitride semiconductor layer to the end face, that is, by forming the n-electrode at the end of the n-type nitride semiconductor layer, the area for removing the p-type nitride semiconductor layer can be minimized. . Furthermore, when the n-type nitride semiconductor is formed so as to surround the periphery of the chip when excluding the end face, the uniformity of the light emission distribution can be improved. The material of the insulating film is not particularly limited, but is preferably, for example, SiO 2 or SiN.

【0013】本発明に係る窒化物半導体素子の製造方法
は、基板上にn型窒化物半導体層とp型窒化物半導体層
とを積層し、前記p型窒化物半導体層の一部を除いて前
記n型窒化物半導体層を露出させ、前記n型窒化物半導
体層及びp型窒化物半導体層の上に絶縁膜を形成し、前
記n型窒化物半導体層を覆う領域にある絶縁膜に開口部
を形成し、前記開口部内の前記n型窒化物半導体をエッ
チングして一部除き、前記n電極を前記絶縁膜の上から
前記開口部を介して前記n型窒化物半導体層上に形成す
ることを特徴とする。これにより、絶縁膜の形成及び除
去によってダメージを受けたn型窒化物半導体層を取り
除き、n電極とn型窒化物半導体層のオーミック接触を
良好にすることができる。
[0013] In a method of manufacturing a nitride semiconductor device according to the present invention, an n-type nitride semiconductor layer and a p-type nitride semiconductor layer are stacked on a substrate, and a part of the p-type nitride semiconductor layer is removed. Exposing the n-type nitride semiconductor layer, forming an insulating film on the n-type nitride semiconductor layer and the p-type nitride semiconductor layer, and forming an opening in the insulating film in a region covering the n-type nitride semiconductor layer; Forming a portion, etching away part of the n-type nitride semiconductor in the opening, and forming the n-electrode on the n-type nitride semiconductor layer from above the insulating film via the opening. It is characterized by the following. Thereby, the n-type nitride semiconductor layer damaged by the formation and removal of the insulating film can be removed, and the ohmic contact between the n-electrode and the n-type nitride semiconductor layer can be improved.

【0014】絶縁膜のエッチングを、CF、CH
、及びSFからなる群から選択された少なくとも
1つを含むガスを用いてドライエッチングにより行い、
n型窒化物半導体のエッチングを、Cl又はSiCl
の少なくとも一方を含むガス用いてドライエッチング
により行うことが好ましい。このようなエッチングガス
の組み合わせを用いることにより、絶縁膜のエッチング
を高効率に行い、かつ、n型窒化物半導体層にダメージ
を与えずにエッチングすることができる。
The insulating film is etched by CF 4 , CH
Dry etching using a gas containing at least one selected from the group consisting of F 3 and SF 6 ,
The n-type nitride semiconductor is etched by Cl 2 or SiCl
4 is preferably performed by dry etching using a gas containing at least one of the above. By using such a combination of etching gases, the insulating film can be etched with high efficiency and can be etched without damaging the n-type nitride semiconductor layer.

【0015】[0015]

【発明の実施の形態】実施の形態1.図1は、本発明の
実施の形態1に係るpn接合型の窒化物半導体素子の一
例を示す断面図である。ここでは、pn接合型窒化物半
導体発光ダイオードを例に説明する。サファイア基板1
0の上に、GaN又はAlGa1−xN(0≦x<
1)から成る低温成長バッファ層(図示せず)を介し
て、n型窒化物半導体層(InAlGa
1−x-yN、0≦x<1、0≦y<1、0≦x+y<
1)12が形成され、さらに、p型窒化物半導体層(I
AlGa1−x-yN、0≦x<1、0≦y<1、
0≦x+y<1)14が形成されている。p型窒化物半
導体層14の一部を切り欠いてn型窒化物半導体層12
が露出している。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiment 1 FIG. 1 is a sectional view showing an example of a pn junction type nitride semiconductor device according to the first embodiment of the present invention. Here, a pn junction type nitride semiconductor light emitting diode will be described as an example. Sapphire substrate 1
0, GaN or Al x Ga 1-x N (0 ≦ x <
Via low-temperature growth buffer layer made of 1) (not shown), n-type nitride semiconductor layer (an In x Al y Ga
1−xy N, 0 ≦ x <1, 0 ≦ y <1, 0 ≦ x + y <
1) 12 is formed, and a p-type nitride semiconductor layer (I
n x Al y Ga 1-x -y N, 0 ≦ x <1,0 ≦ y <1,
0 ≦ x + y <1) 14 is formed. A part of the p-type nitride semiconductor layer 14 is cut away to form the n-type nitride semiconductor layer 12.
Is exposed.

【0016】p型窒化物半導体層14のほぼ全面に、金
属薄膜から成る透光性の第1p電極16が形成されてお
り、n型窒化物半導体層を露出させるための切り欠き部
と互いに対角線をなす位置にある第1p電極16の隅部
に、ワイヤーボンディング用の第2p電極18が形成さ
れている。そして、素子の全面に絶縁膜20が形成され
ており、第2p電極18の上及び露出したn型窒化物半
導体層12の上に、開口部20a及び20bが形成され
ている。開口部20bの下にあるn型窒化物半導体層1
2は深さ約500〜10000Åで一部取り除かれた凹
状となっており、n電極22が開口部20bの上から開
口部20bよりも広面積に形成され、n型窒化物半導体
層の凹部12aを埋めている。
A light-transmitting first p-electrode 16 made of a metal thin film is formed on almost the entire surface of the p-type nitride semiconductor layer 14, and is formed diagonally with a notch for exposing the n-type nitride semiconductor layer. A second p-electrode 18 for wire bonding is formed at a corner of the first p-electrode 16 at the position where the first p-electrode 16 is formed. An insulating film 20 is formed on the entire surface of the device, and openings 20a and 20b are formed on the second p-electrode 18 and on the exposed n-type nitride semiconductor layer 12. N-type nitride semiconductor layer 1 under opening 20b
Numeral 2 has a concave shape partially removed at a depth of about 500 to 10000 °, the n-electrode 22 is formed over the opening 20b to have a larger area than the opening 20b, and the concave 12a of the n-type nitride semiconductor layer is formed. Is buried.

【0017】n電極22は、その全面をワイヤーボンデ
ィングに使用することができるため、ワイヤーボンディ
ングに必要な最小の径(例えば、直径約50μm)で形
成すれば良い。また、n電極22とp型窒化物半導体層
14との間は絶縁膜20によって隔てられているため、
互いに近接して設けることができる。したがって、p型
窒化物半導体層14を除去する面積は従来よりも少なく
て良く、例えば、n電極のワイヤーボンディングに必要
な面積とほぼ同等とすることができる。即ち、発光領域
となるpn接合界面の面積を従来よりも増加させること
ができる。
Since the entire surface of the n-electrode 22 can be used for wire bonding, it may be formed with a minimum diameter (for example, a diameter of about 50 μm) necessary for wire bonding. Since the n-electrode 22 and the p-type nitride semiconductor layer 14 are separated by the insulating film 20,
They can be provided close to each other. Therefore, the area from which the p-type nitride semiconductor layer 14 is removed may be smaller than before, and for example, may be substantially equal to the area required for wire bonding of the n-electrode. That is, the area of the pn junction interface, which becomes the light emitting region, can be increased as compared with the related art.

【0018】図2(a)から(d)は、図1に示す窒化
物半導体素子の製造方法を示すフローチャートである。
尚、n電極の形成に関する工程を除いて一般的な窒化物
半導体発光ダイオードと同様の製造方法を用いることが
できる。まず、図2(a)に示すように、サファイア基
板10の上に、GaN又はAlGa1−xN(0≦x
<1)から成る低温成長バッファ層(図示せず)を介し
て、n型窒化物半導体層(InAlGa
1−x-yN、0≦x<1、0≦y<1、0≦x+y<
1)12、及びp型窒化物半導体層(InAlGa
1−x-yN、0≦x<1、0≦y<1、0≦x+y<
1)14を形成する。n型窒化物半導体層12及びp型
窒化物半導体層14は、例えば、MOCVD法で成長さ
せることができる。そして、p型窒化物半導体層14及
びn型窒化物半導体層12の一部をリアクティブ・イオ
ン・エッチング法(以下、RIE法)を用いてエッチン
グし、n型窒化物半導体層12を露出させる。p型窒化
物半導体層14のほぼ全面に、Ni/Au等の金属薄膜
から成る透光性の第1p電極16を形成し、n型窒化物
半導体層を露出させるための切り欠き部と互いに対角線
をなす位置にある第1p電極16の隅部に、Au等の金
属から成るワイヤーボンディング用の第2p電極18を
形成する。そして、第2p電極18の上(=開口部20
aの部分)を除く素子の全面にSiO又はSiNなど
の絶縁膜20が形成する。
FIGS. 2A to 2D are flowcharts showing a method of manufacturing the nitride semiconductor device shown in FIG.
It should be noted that a manufacturing method similar to that of a general nitride semiconductor light emitting diode can be used except for a step related to formation of an n-electrode. First, as shown in FIG. 2 (a), on a sapphire substrate 10, GaN or Al x Ga 1-x N ( 0 ≦ x
<Through the low-temperature growth buffer layer made of 1) (not shown), n-type nitride semiconductor layer (an In x Al y Ga
1−xy N, 0 ≦ x <1, 0 ≦ y <1, 0 ≦ x + y <
1) 12, and a p-type nitride semiconductor layer (In x Al y Ga
1−xy N, 0 ≦ x <1, 0 ≦ y <1, 0 ≦ x + y <
1) Form 14. The n-type nitride semiconductor layer 12 and the p-type nitride semiconductor layer 14 can be grown, for example, by MOCVD. Then, a part of the p-type nitride semiconductor layer 14 and a part of the n-type nitride semiconductor layer 12 are etched by using a reactive ion etching method (hereinafter, RIE method) to expose the n-type nitride semiconductor layer 12. . A translucent first p-electrode 16 made of a metal thin film of Ni / Au or the like is formed on almost the entire surface of the p-type nitride semiconductor layer 14, and a notch for exposing the n-type nitride semiconductor layer and a diagonal line to each other. The second p-electrode 18 for wire bonding made of a metal such as Au is formed at the corner of the first p-electrode 16 at the position where the first p-electrode 16 is formed. Then, on the second p-electrode 18 (= opening 20)
An insulating film 20 such as SiO 2 or SiN is formed on the entire surface of the device except for the portion (a).

【0019】次に、図2(b)に示すように、n型窒化
物半導体層12を覆う部分の絶縁膜20に開口部20b
を形成する。開口部20bの形成は、CF、CH
、SFなどを含むフッ素系のガスを用いたドライ
エッチングで行うことが好ましい。開口部20b内に露
出させたn型窒化物半導体層12の表面には、絶縁膜2
0の形成及びエッチング除去によるダメージが残ってい
るため、そのままn電極22を形成すると、n電極22
とn型窒化物半導体層12の接触抵抗が高くなって順方
向駆動電圧が約1.5倍上昇する。また、n型窒化物半
導体層のエッチングをフッ酸を用いたウエットエッチン
グで行えばn型窒化物半導体層12へのダメージを減少
させることができるが、絶縁膜20の製膜をCVD又は
スパッタリングといった方法で行う際のダメージは残る
ため、順方向駆動電圧が従来よりも約1.3倍上昇して
しまう。
Next, as shown in FIG. 2B, an opening 20b is formed in a portion of the insulating film 20 covering the n-type nitride semiconductor layer 12.
To form The opening 20b is formed by CF 4 , CH
It is preferable to perform dry etching using a fluorine-based gas containing F 3 , SF 6, or the like. The insulating film 2 is formed on the surface of the n-type nitride semiconductor layer 12 exposed in the opening 20b.
Since the damage due to the formation of 0 and etching removal remains, if the n-electrode 22 is formed as it is, the n-electrode 22
Then, the contact resistance of the n-type nitride semiconductor layer 12 increases, and the forward drive voltage increases by about 1.5 times. In addition, if the n-type nitride semiconductor layer is etched by wet etching using hydrofluoric acid, damage to the n-type nitride semiconductor layer 12 can be reduced. Since the damage caused by the method remains, the forward driving voltage is increased about 1.3 times as compared with the conventional method.

【0020】そこで次に、図2(c)に示すように、開
口部20b内に露出したn型窒化物半導体層12をエッ
チングして除去して凹部12aを形成する。n型窒化物
半導体層12のエッチングは、図2(a)においてp型
窒化物半導体層14及びn型窒化物半導体層をエッチン
グした場合と同様の条件で、即ち、Cl及びSiCl
を含むガス用いたRIE法により行うことが好まし
い。これらのエッチング方法を用いることにより、絶縁
膜20の形成とエッチングによりダメージを受けたn型
窒化物半導体層12を除去して、結晶状態の比較的良好
なn型窒化物半導体面を露出させることができる。
Then, as shown in FIG. 2C, the n-type nitride semiconductor layer 12 exposed in the opening 20b is removed by etching to form a recess 12a. etching the n-type nitride semiconductor layer 12, a p-type nitride semiconductor layer 14 and the n-type nitride semiconductor layer under the same conditions as in the case of etching in FIG. 2 (a), the words, Cl 2 and SiCl
It is preferable to carry out the RIE method using a gas containing 4 . By using these etching methods, the n-type nitride semiconductor layer 12 damaged by the formation and etching of the insulating film 20 is removed, and a relatively good crystalline state of the n-type nitride semiconductor surface is exposed. Can be.

【0021】n型窒化物半導体層をエッチングする深さ
については、エッチングが深いほど、ダメージの除去に
有利であり、また、n型窒化物半導体層を流れる電流の
起点を深くし、且つn電極とn型窒化物半導体層の接触
面積を増やして、n型窒化物半導体層を流れる電流の均
一性を高めることができる。一方、エッチングが深すぎ
ては、その後に形成するn電極22表面に大きな段差が
できてワイヤーボンディングが困難となる。したがっ
て、ワイヤーボンディングを行う際には、エッチングす
る深さが500〜10000Åであることが好ましい。
尚、ワイヤーボンディングに代えて導電性ペーストによ
る接続を行う場合には、さらに深いエッチングを行うこ
ともできる。
With respect to the etching depth of the n-type nitride semiconductor layer, the deeper the etching is, the more advantageous in removing the damage, and the deeper the starting point of the current flowing through the n-type nitride semiconductor layer is, The contact area between the n-type nitride semiconductor layer and the n-type nitride semiconductor layer can be increased, and the uniformity of the current flowing through the n-type nitride semiconductor layer can be improved. On the other hand, if the etching is too deep, a large step will be formed on the surface of the n-electrode 22 to be formed later, making wire bonding difficult. Therefore, when performing wire bonding, it is preferable that the etching depth is 500 to 10000 °.
In the case where a connection using a conductive paste is performed instead of the wire bonding, deeper etching can be performed.

【0022】次に、図2(d)に示すように、絶縁膜2
0の開口部20bの上から、開口部20bよりも広い面
積でW及びAlを含む金属等から成るn電極22を形成
し、凹部12a内のn型窒化物半導体層12と接続す
る。n電極22は、凹部12aを埋めて平坦となるよう
に厚膜に形成することが好ましい。
Next, as shown in FIG.
An n-electrode 22 made of a metal or the like containing W and Al is formed from above the opening 20b with a larger area than the opening 20b, and is connected to the n-type nitride semiconductor layer 12 in the recess 12a. The n-electrode 22 is preferably formed in a thick film so as to fill the concave portion 12a and become flat.

【0023】実施の形態2.図3は、本発明の実施の形
態2に係る窒化物半導体素子を示す断面図である。本実
施の形態においては、n型窒化物半導体層12のエッチ
ングをサファイア基板10が露出するまで行って凹部1
2aを形成する。その他の点については実施の形態1と
同様である。本実施の形態によれば、n電極22がより
深い位置まで形成されているため、p電極16からn電
極22に向かって流れる電流の分布をn型窒化物半導体
層12の膜厚方向に広げることができ、より均一な発光
を得ることができる。また、n型窒化物半導体層12の
エッチングをサファイア基板10で止めるため、エッチ
ング深さの制御が容易となり、素子性能のばらつきを抑
制することができる。
Embodiment 2 FIG. FIG. 3 is a sectional view showing a nitride semiconductor device according to the second embodiment of the present invention. In the present embodiment, etching of n-type nitride semiconductor layer 12 is performed until sapphire substrate 10 is exposed, thereby forming concave portion 1.
2a is formed. Other points are the same as in the first embodiment. According to the present embodiment, since n-electrode 22 is formed to a deeper position, the distribution of current flowing from p-electrode 16 to n-electrode 22 is increased in the thickness direction of n-type nitride semiconductor layer 12. And more uniform light emission can be obtained. Further, since the etching of the n-type nitride semiconductor layer 12 is stopped by the sapphire substrate 10, the control of the etching depth becomes easy, and the variation in the element performance can be suppressed.

【0024】尚、本実施の形態では、凹部12aが深い
ため、n電極22が凹部12aを十分に平坦化すること
ができず、n電極22に大きな段差ができる。このた
め、n電極22へのリード接続は、ワイヤーボンディン
グよりも導電性ペーストによって行うことが好ましい。
ワイヤーボンディングを段差のある電極に行うのは困難
である一方、導電性ペーストであれば電極の段差に沿っ
て密着することが可能だからである。
In the present embodiment, since the concave portion 12a is deep, the n-electrode 22 cannot sufficiently flatten the concave portion 12a, and a large step is formed in the n-electrode 22. For this reason, it is preferable that the lead connection to the n-electrode 22 be performed using a conductive paste rather than wire bonding.
This is because it is difficult to perform wire bonding on an electrode having a step, while a conductive paste can be adhered along the step of the electrode.

【0025】実施の形態3.図4は、本発明の実施の形
態3に係る窒化物半導体素子を示す断面図である。本実
施の形態においては、絶縁膜20の端の一部を切り欠く
ことによって開口部20bを形成し、n型窒化物半導体
層12をその端面までエッチングすることによってn型
窒化物半導体層12に切り欠き部12cを形成する。そ
して、n電極22をn型窒化物半導体層の切り欠き部1
2cを覆うように形成する。その他の点は実施の形態2
と同様である。
Embodiment 3 FIG. 4 is a sectional view showing a nitride semiconductor device according to the third embodiment of the present invention. In the present embodiment, an opening 20b is formed by cutting out a part of the end of the insulating film 20, and the n-type nitride semiconductor layer 12 is etched by etching the n-type nitride semiconductor layer 12 to the end face. A notch 12c is formed. Then, the n-electrode 22 is cut into the notch 1 of the n-type nitride semiconductor layer.
2c. Other points are described in the second embodiment.
Is the same as

【0026】本実施の形態によれば、素子の最も端にn
電極22を形成することができるため、pn接合界面の
面積をより大きくすることができる。尚、本実施の形態
においても、n電極22へのリード接続は、ワイヤーボ
ンディングよりも導電性ペーストによって行うことが好
ましい。
According to the present embodiment, n
Since the electrode 22 can be formed, the area of the pn junction interface can be further increased. Note that, also in the present embodiment, it is preferable that the lead connection to the n-electrode 22 be performed using a conductive paste rather than wire bonding.

【0027】尚、上記実施の形態1から3では、n型窒
化物半導体層とp型窒化物半導体層の2層から成る単純
なpn接合型の窒化物半導体発光ダイオードを例として
説明したが、n型窒化物半導体層とp型窒化物半導体層
を含み、各々の層の上面から電極を取る構造の素子であ
れば、他の構造の素子にも、上記実施の形態と同様にし
て本件発明を適用することができる。例えば、n型コン
タクト層、n型クラッド層、活性層、p型クラッド層及
びp型コンタクト層を含むダブルへテロ構造を有し、基
板上面からn型コンタクト層及びp型コンタクト層に電
極を形成する素子の場合、n型コンタクト層を上記実施
の形態におけるn型窒化物半導体層12と同様に扱えば
良い。
In the first to third embodiments, a simple pn junction type nitride semiconductor light emitting diode composed of two layers of an n type nitride semiconductor layer and a p type nitride semiconductor layer has been described as an example. As long as the device includes an n-type nitride semiconductor layer and a p-type nitride semiconductor layer and has a structure in which an electrode is taken from the upper surface of each layer, the present invention can be applied to devices having other structures in the same manner as in the above embodiment. Can be applied. For example, it has a double hetero structure including an n-type contact layer, an n-type cladding layer, an active layer, a p-type cladding layer, and a p-type contact layer, and forms electrodes on the n-type contact layer and the p-type contact layer from the upper surface of the substrate. In the case of an element to be formed, the n-type contact layer may be handled in the same manner as the n-type nitride semiconductor layer 12 in the above embodiment.

【0028】[0028]

【実施例】以下、本発明の実施例について説明する。 実施例1.本実施例では、ダブルへテロ構造を有する窒
化物半導体発光ダイオードについて本件発明を適用す
る。尚、本実施例では、単純なpn接合型をダブルヘテ
ロ型に変更した点を除いて、図1及び図2に示される実
施形態と同様の構造を作製した。素子の大きさは、約3
50μm角とした。また、窒化物半導体層の成長はいず
れもMOCVD法により行った。
Embodiments of the present invention will be described below. Embodiment 1 FIG. In the present embodiment, the present invention is applied to a nitride semiconductor light emitting diode having a double hetero structure. In this example, a structure similar to that of the embodiment shown in FIGS. 1 and 2 was produced except that a simple pn junction type was changed to a double hetero type. The size of the element is about 3
The size was 50 μm square. The growth of the nitride semiconductor layers was performed by MOCVD.

【0029】(n型コンタクト層)まず、2インチφ、
(0001)C面を主面とするサファイア基板10の上
に500℃にて、GaNよりなるバッファ層を200オ
ングストロームの膜厚で成長させた後、1050℃で、
原料ガスにTMG、アンモニアガス、不純物ガスにシラ
ンガスを用い、Siを4.5×1018/cm3ドープした
GaNよりなるn側コンタクト層を2.25μmの膜厚
で成長させる。
(N-type contact layer) First, 2 inch φ,
After growing a buffer layer made of GaN to a thickness of 200 angstroms at 500 ° C. on a sapphire substrate 10 having a (0001) C-plane as a main surface, at 1050 ° C.
Using TMG as a source gas, ammonia gas, and silane gas as an impurity gas, an n-side contact layer made of GaN doped with 4.5 × 10 18 / cm 3 of Si is grown to a thickness of 2.25 μm.

【0030】(n型クラッド層)次にシランガスのみを
止め、1050℃で、TMG、アンモニアガスを用い、
アンドープGaN層を75オングストロームの膜厚で成
長させ、続いて同温度にてシランガスを追加しSiを
4.5×1018/cm3ドープしたGaN層を25オング
ストロームの膜厚で成長させる。このようにして、75
オングストロームのアンドープGaN層からなるA層
と、SiドープGaN層を有する25オングストローム
のB層とからなるペアを成長させる。そしてペアを25
層積層して2500オングストローム厚として、超格子
構造の多層膜よりなるn側第1クラッド多層膜層を成長
させる。同様の温度で、アンドープGaNよりなる第2
の窒化物半導体層を40オングストローム成長させ、次
に温度を800℃にして、TMG、TMI、アンモニア
を用い、アンドープIn0.13Ga0.87Nよりなる第1の
窒化物半導体層を20オングストローム成長させる。そ
してこれらの操作を繰り返し、第2+第1の順で交互に
10層づつ積層させ、最後にGaNよりなる第2の窒化
物半導体層を40オングストローム成長さた超格子構造
の多層膜よりなるn側第2クラッド多層膜層を640オ
ングストロームの膜厚で成長させる。
(N-type cladding layer) Next, only silane gas was stopped, and TMG and ammonia gas were used at 1050 ° C.
An undoped GaN layer is grown to a thickness of 75 angstroms, and then a silane gas is added at the same temperature to grow a GaN layer doped with Si to 4.5 × 10 18 / cm 3 to a thickness of 25 angstroms. Thus, 75
A pair consisting of an A layer made of an undoped GaN layer of Å and a B layer made of 25 Å having a Si doped GaN layer is grown. And 25 pairs
The layers are stacked to have a thickness of 2500 angstroms, and an n-side first clad multilayer film layer composed of a multilayer film having a superlattice structure is grown. At a similar temperature, a second undoped GaN
Then, the temperature is raised to 800 ° C., and a first nitride semiconductor layer made of undoped In 0.13 Ga 0.87 N is grown to 20 Å using TMG, TMI and ammonia. These operations are repeated so that ten layers are alternately stacked in the second + first order, and finally, a second nitride semiconductor layer made of GaN is grown on the n-side by a superlattice multilayer film grown by 40 angstroms. A second cladding multilayer is grown to a thickness of 640 Å.

【0031】(活性層)次に、アンドープGaNよりな
る障壁層を250オングストロームの膜厚で成長させ、
続いて温度を800℃にして、TMG、TMI、アンモ
ニアを用いアンドープIn0.3Ga0.7Nよりなる井戸層
を30オングストロームの膜厚で成長させる。そして障
壁+井戸+障壁+井戸・・・・+障壁の順で障壁層を7
層、井戸層を6層、交互に積層して、総膜厚1930オ
ングストロームの多重量子井戸構造よりなる活性層を成
長させる。
(Active Layer) Next, a barrier layer made of undoped GaN is grown to a thickness of 250 Å.
Subsequently, at a temperature of 800 ° C., a well layer of undoped In 0.3 Ga 0.7 N is grown to a thickness of 30 Å using TMG, TMI, and ammonia. And barrier layers in the order of barrier + well + barrier + well...
An active layer having a multiple quantum well structure with a total thickness of 1930 Å is grown by alternately stacking six layers and six well layers.

【0032】(p型クラッド層)次に、温度1050℃
でTMG、TMA、アンモニア、Cp2Mg(シクロペ
ンタジエニルマグネシウム)を用い、Mgを1×1020
/cm3ドープしたp型Al0.2Ga0.8Nよりなる第3の
窒化物半導体層を40オングストロームの膜厚で成長さ
せ、続いて温度を800℃にして、TMG、TMI、ア
ンモニア、Cp2Mgを用いMgを1×1020/cm3ドー
プしたIn0.03Ga0.97Nよりなる第4の窒化物半導体
層を25オングストロームの膜厚で成長させる。そして
これらの操作を繰り返し、第3+第4の順で交互に5層
ずつ積層し、最後に第3の窒化物半導体層を40オング
ストロームの膜厚で成長させた超格子構造の多層膜より
なるp側多層膜クラッド層を365オングストロームの
膜厚で成長させる。
(P-type cladding layer) Next, at a temperature of 1050 ° C.
Using TMG, TMA, ammonia, Cp 2 Mg (cyclopentadienyl magnesium), and adding Mg to 1 × 10 20
/ Cm 3 -doped p-type Al 0.2 Ga 0.8 N third nitride semiconductor layer is grown to a thickness of 40 Å, and then at a temperature of 800 ° C., TMG, TMI, ammonia and Cp 2 Mg are added. A fourth nitride semiconductor layer made of In 0.03 Ga 0.97 N doped with 1 × 10 20 / cm 3 of Mg is grown to a thickness of 25 Å. These operations are repeated, and five layers are alternately stacked in the third + fourth order. Finally, a p-layer made of a superlattice-structured multilayer film in which a third nitride semiconductor layer is grown to a thickness of 40 angstroms. A side multilayer cladding layer is grown to a thickness of 365 Å.

【0033】(p型コンタクト層)続いて1050℃
で、TMG、アンモニア、Cp2Mgを用い、Mgを1
×1020/cm3ドープしたp型GaNよりなるp側コン
タクト層を700オングストロームの膜厚で成長させ
る。反応終了後、温度を室温まで下げ、さらに窒素雰囲
気中、ウェーハを反応容器内において、700℃でアニ
ーリングを行い、p型層をさらに低抵抗化する。
(P-type contact layer) Subsequently, at 1050 ° C.
And using TMG, ammonia and Cp 2 Mg,
A p-side contact layer made of p-type GaN doped with × 10 20 / cm 3 is grown to a thickness of 700 Å. After completion of the reaction, the temperature is lowered to room temperature, and the wafer is annealed at 700 ° C. in a reaction vessel in a nitrogen atmosphere to further reduce the resistance of the p-type layer.

【0034】(p電極形成)次に、ウェーハを反応容器
から取り出し、表面に所定の形状のマスクを形成し、R
IE装置でp型コンタクト層側からエッチングを行い、
n側コンタクト層の表面を露出させる。
(Formation of p-electrode) Next, the wafer is taken out of the reaction vessel, and a mask having a predetermined shape is formed on the surface.
Etching is performed from the p-type contact layer side with the IE device,
The surface of the n-side contact layer is exposed.

【0035】エッチング後、最上層にあるp型コンタク
ト層のほぼ全面に、膜厚200オングストロームのNi
とAuを含む透光性の第1p電極と、その第1p電極の
上にボンディング用のAuよりなる第2p電極を0.5
μmの膜厚で形成する。
After the etching, almost all of the uppermost p-type contact layer is covered with a 200 Å-thick Ni film.
A light-transmitting first p-electrode containing Au and Au, and a second p-electrode made of Au for bonding on the first p-electrode having a thickness of 0.5 μm.
It is formed with a film thickness of μm.

【0036】(絶縁膜、n電極形成)次に、第2p電極
を除いて基板全面を覆うように、SiOから成る絶縁
膜をスパッタリングにより3000Åの膜厚で形成す
る。そして、n型コンタクト層の上の絶縁膜をCF
用いたRIE法によりエッチングして、直径50μmの
円形開口部を形成し、n型コンタクト層を露出させる。
そして、露出したn型コンタクトをCl及びSiCl
含むガスを用いてRIE法によりエッチングして、n
型コンタクト層に深さ4000Åの凹部を形成する。そ
の後、n型コンタクト層の凹部及び絶縁膜の一部を覆う
ように、WとAlを含むn電極を直径70μmで形成し
てLED素子とする。
(Formation of Insulating Film and N-Electrode) Next, an insulating film made of SiO 2 is formed to a thickness of 3000 ° by sputtering so as to cover the entire surface of the substrate except for the second p-electrode. Then, the insulating film on the n-type contact layer is etched by RIE using CF 4 to form a circular opening having a diameter of 50 μm, exposing the n-type contact layer.
Then, the exposed n-type contact is replaced with Cl 2 and SiCl
Etching by RIE using a gas containing 4
A recess having a depth of 4000 ° is formed in the mold contact layer. Thereafter, an n-electrode containing W and Al is formed with a diameter of 70 μm so as to cover the concave portion of the n-type contact layer and a part of the insulating film, thereby forming an LED element.

【0037】比較例1.n型コンタクト層に凹部を形成
しない点を除いて実施例1と同様にしてLED素子を作
製する。実施例1のLED素子は、図5及び6に示した
ような従来のLED素子に比べてpn接合界面の面積を
約15%拡大することができた。また、実施例1のLE
D素子は、従来のLED素子と同等の順方向駆動電圧を
有し、比較例1のLED素子に比べて順方向電圧が約5
0%低かった。
Comparative Example 1 An LED element is manufactured in the same manner as in Example 1 except that no recess is formed in the n-type contact layer. The LED element of Example 1 was able to increase the area of the pn junction interface by about 15% as compared with the conventional LED elements as shown in FIGS. Further, the LE of the first embodiment is used.
The D element has a forward drive voltage equivalent to that of the conventional LED element, and has a forward voltage of about 5 times as compared with the LED element of Comparative Example 1.
0% lower.

【0038】[0038]

【発明の効果】本発明によれば、n電極とp型窒化物半
導体層の短絡を防止し、n電極の占有面積を減少するこ
とにより、pn接合界面の面積比を拡大しながら、n電
極とn型窒化物半導体層の間の良好なオーミック接触を
維持することができる。
According to the present invention, the short-circuit between the n-electrode and the p-type nitride semiconductor layer is prevented, and the area occupied by the n-electrode is reduced. Good ohmic contact between the semiconductor layer and the n-type nitride semiconductor layer can be maintained.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 図1は、本件発明の実施の形態1に係る窒化
物半導体素子の一例を示す模式断面図である。
FIG. 1 is a schematic sectional view showing an example of a nitride semiconductor device according to a first embodiment of the present invention.

【図2】 図2は、図1に示す窒化物半導体素子の製造
方法を示す工程図である。
FIG. 2 is a process chart showing a method for manufacturing the nitride semiconductor device shown in FIG.

【図3】 図3は、本件発明の実施の形態2に係る窒化
物半導体素子の一例を示す模式断面図である。
FIG. 3 is a schematic sectional view showing an example of a nitride semiconductor device according to a second embodiment of the present invention.

【図4】 図4は、本件発明の実施の形態3に係る窒化
物半導体素子の一例を示す模式断面図である。
FIG. 4 is a schematic cross-sectional view showing one example of a nitride semiconductor device according to a third embodiment of the present invention.

【図5】 図5は、従来の窒化物半導体素子の一例を示
す模式平面図である。
FIG. 5 is a schematic plan view showing an example of a conventional nitride semiconductor device.

【図6】 図6は、図5に示す窒化物半導体素子の模式
断面図である。
FIG. 6 is a schematic cross-sectional view of the nitride semiconductor device shown in FIG.

【符号の説明】[Explanation of symbols]

10 基板、12 n型窒化物半導体層、12a 凹
部、14 p型窒化物半導体層、16 第1p電極、1
8 第2p電極、20 絶縁膜、20a及び20b開口
部、22 n電極
Reference Signs List 10 substrate, 12 n-type nitride semiconductor layer, 12a recess, 14 p-type nitride semiconductor layer, 16 first p electrode, 1
8 2nd p electrode, 20 insulating film, 20a and 20b opening, 22n electrode

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】 基板上に、n型窒化物半導体層と、前記
n型窒化物半導体層上に形成したp型窒化物半導体層
と、前記p型窒化物半導体層上に形成したp電極と、前
記p型窒化物半導体層の一部を取り除いて露出させた前
記n型窒化物半導体層上に形成したn電極と、前記p型
窒化物半導体層及び前記n型窒化物半導体層を覆う絶縁
膜とを有する窒化物半導体素子において、 前記n電極が、前記絶縁膜の上から形成され、前記絶縁
膜に設けられた開口部を介して前記n型窒化物半導体層
に接続しており、前記n電極と接続した部分の前記n型
窒化物半導体層が、部分的に除かれた形状となっている
ことを特徴とする窒化物半導体素子。
1. An n-type nitride semiconductor layer on a substrate, a p-type nitride semiconductor layer formed on the n-type nitride semiconductor layer, and a p-electrode formed on the p-type nitride semiconductor layer. An n-electrode formed on the n-type nitride semiconductor layer, which is exposed by removing a part of the p-type nitride semiconductor layer, and an insulation covering the p-type nitride semiconductor layer and the n-type nitride semiconductor layer Wherein the n-electrode is formed over the insulating film, and is connected to the n-type nitride semiconductor layer via an opening provided in the insulating film; A nitride semiconductor element, wherein a portion of the n-type nitride semiconductor layer connected to an n-electrode has a partially removed shape.
【請求項2】 前記n型窒化物半導体層が、前記n電極
よりも狭い面積で500〜10000Åの深さまで除か
れていることを特徴とする請求項1記載の窒化物半導体
素子。
2. The nitride semiconductor device according to claim 1, wherein the n-type nitride semiconductor layer has a smaller area than the n-electrode and is removed to a depth of 500 to 10000 °.
【請求項3】 前記n型窒化物半導体層が、前記基板が
露出する深さまで除かれていることを特徴とする請求項
1記載の窒化物半導体素子。
3. The nitride semiconductor device according to claim 1, wherein said n-type nitride semiconductor layer is removed to a depth where said substrate is exposed.
【請求項4】 前記n型窒化物半導体層が、その端面ま
で除かれていることを特徴とする請求項1記載の窒化物
半導体素子。
4. The nitride semiconductor device according to claim 1, wherein said n-type nitride semiconductor layer is removed to an end face thereof.
【請求項5】 前記絶縁膜が、SiO又はSiNであ
ることを特徴とする請求項1記載の窒化物半導体素子。
5. The nitride semiconductor device according to claim 1, wherein said insulating film is made of SiO 2 or SiN.
【請求項6】 基板上にn型窒化物半導体層とp型窒化
物半導体層とを積層し、前記p型窒化物半導体層の一部
を除いて前記n型窒化物半導体層を露出させ、前記n型
窒化物半導体層及びp型窒化物半導体層の上に絶縁膜を
形成し、前記n型窒化物半導体層を覆う領域にある前記
絶縁膜に開口部を形成し、前記開口部内の前記n型窒化
物半導体をエッチングして一部除き、前記絶縁膜の上か
ら前記開口部を介して前記n型窒化物半導体層にn電極
を形成することを特徴とする窒化物半導体素子の製造方
法。
6. An n-type nitride semiconductor layer and a p-type nitride semiconductor layer are stacked on a substrate, and the n-type nitride semiconductor layer is exposed except for a part of the p-type nitride semiconductor layer, Forming an insulating film on the n-type nitride semiconductor layer and the p-type nitride semiconductor layer; forming an opening in the insulating film in a region covering the n-type nitride semiconductor layer; A method of manufacturing a nitride semiconductor device, characterized in that an n-type nitride semiconductor is partially removed by etching and an n-electrode is formed in the n-type nitride semiconductor layer from above the insulating film through the opening. .
【請求項7】 前記絶縁膜のエッチングを、CF、C
HF、及びSFからなる群から選択された少なくと
も1つを含むガスを用いてドライエッチングにより行
い、前記n型窒化物半導体のエッチングを、Cl又は
SiClの少なくとも一方を含むガス用いてドライエ
ッチングにより行うことを特徴とする請求項6記載の窒
化物半導体素子の製造方法。
7. The etching of the insulating film is performed by using CF 4 , C
Dry etching is performed using a gas containing at least one selected from the group consisting of HF 3 and SF 6 , and the etching of the n-type nitride semiconductor is performed using a gas containing at least one of Cl 2 or SiCl 4. 7. The method for manufacturing a nitride semiconductor device according to claim 6, wherein the method is performed by dry etching.
JP2001027946A 2001-02-05 2001-02-05 Nitride semiconductor device and manufacturing method thereof Expired - Fee Related JP4644947B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001027946A JP4644947B2 (en) 2001-02-05 2001-02-05 Nitride semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001027946A JP4644947B2 (en) 2001-02-05 2001-02-05 Nitride semiconductor device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2002232006A true JP2002232006A (en) 2002-08-16
JP4644947B2 JP4644947B2 (en) 2011-03-09

Family

ID=18892530

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001027946A Expired - Fee Related JP4644947B2 (en) 2001-02-05 2001-02-05 Nitride semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP4644947B2 (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100543696B1 (en) * 2002-09-09 2006-01-20 삼성전기주식회사 Light emitting diode with high efficiency
JP2006286951A (en) * 2005-03-31 2006-10-19 Eudyna Devices Inc Method of manufacturing semiconductor device
JP2008172040A (en) * 2007-01-12 2008-07-24 Sony Corp Semiconductor light emitting element, method of manufacturing semiconductor light emitting element, backlight, display and electronic equipment
JP2011249425A (en) * 2010-05-24 2011-12-08 Toshiba Corp Semiconductor light-emitting device
JP2012033953A (en) * 2011-10-07 2012-02-16 Stanley Electric Co Ltd Light emitting device and method for manufacturing the same
US9252334B2 (en) 2014-04-25 2016-02-02 Nichia Corporation Light emitting element
JP2018501650A (en) * 2014-12-24 2018-01-18 エルジー イノテック カンパニー リミテッド Light emitting device and light emitting device array including the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000164987A (en) * 1998-11-26 2000-06-16 Sony Corp Semiconductor light emitting element and manufacture thereof
JP2000196144A (en) * 1998-12-28 2000-07-14 Sanyo Electric Co Ltd Semiconductor light emitting element

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3303154B2 (en) * 1994-09-30 2002-07-15 ローム株式会社 Semiconductor light emitting device
JP3129384B2 (en) * 1995-02-08 2001-01-29 日亜化学工業株式会社 Nitride semiconductor laser device
JP3447527B2 (en) * 1996-09-09 2003-09-16 株式会社東芝 Semiconductor light emitting device and method of manufacturing the same
JP3425333B2 (en) * 1996-09-26 2003-07-14 株式会社東芝 Semiconductor light emitting device and method of manufacturing the same
JP3556080B2 (en) * 1997-11-14 2004-08-18 日亜化学工業株式会社 Nitride semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000164987A (en) * 1998-11-26 2000-06-16 Sony Corp Semiconductor light emitting element and manufacture thereof
JP2000196144A (en) * 1998-12-28 2000-07-14 Sanyo Electric Co Ltd Semiconductor light emitting element

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100543696B1 (en) * 2002-09-09 2006-01-20 삼성전기주식회사 Light emitting diode with high efficiency
JP2006286951A (en) * 2005-03-31 2006-10-19 Eudyna Devices Inc Method of manufacturing semiconductor device
US7585779B2 (en) 2005-03-31 2009-09-08 Eudyna Devices Inc. Fabrication method of semiconductor device
JP4536568B2 (en) * 2005-03-31 2010-09-01 住友電工デバイス・イノベーション株式会社 Method for manufacturing FET
JP2008172040A (en) * 2007-01-12 2008-07-24 Sony Corp Semiconductor light emitting element, method of manufacturing semiconductor light emitting element, backlight, display and electronic equipment
JP2011249425A (en) * 2010-05-24 2011-12-08 Toshiba Corp Semiconductor light-emitting device
US8729592B2 (en) 2010-05-24 2014-05-20 Kabushiki Kaisha Toshiba Semiconductor light emitting device
JP2012033953A (en) * 2011-10-07 2012-02-16 Stanley Electric Co Ltd Light emitting device and method for manufacturing the same
US9252334B2 (en) 2014-04-25 2016-02-02 Nichia Corporation Light emitting element
JP2018501650A (en) * 2014-12-24 2018-01-18 エルジー イノテック カンパニー リミテッド Light emitting device and light emitting device array including the same

Also Published As

Publication number Publication date
JP4644947B2 (en) 2011-03-09

Similar Documents

Publication Publication Date Title
TW589748B (en) Method for producing semiconductor light emitting device and semiconductor light emitting device produced by such method
US6611004B2 (en) Gallium nitride based light emitting element
JP3724620B2 (en) Manufacturing method of light emitting diode
US20050179045A1 (en) Nitride semiconductor light emitting diode having improved ohmic contact structure and fabrication method thereof
TWI720026B (en) Light-emitting device
TWI434433B (en) Method for fabricating light-emitting diode
JP6829497B2 (en) Nitride semiconductor light emitting device and its manufacturing method
JP2004153241A (en) Semiconductor light emitting device and method of manufacturing same
JPH09186364A (en) Nitride iii-v compound semiconductor device and its manufacturing method
JP2012500479A (en) Method for manufacturing a semiconductor light-emitting device with double-sided passivation
TW201712734A (en) A method for reusing a substrate for making light-emitting device
JPH0864864A (en) Light emitting diode array and manufacture thereof
JP5075786B2 (en) Light emitting device and manufacturing method thereof
TW202221938A (en) Led and method of manufacture
KR101262226B1 (en) Manufacturing method of semiconductor light emitting element
JP3752339B2 (en) Semiconductor light emitting device
JP2914065B2 (en) Blue light emitting device and method of manufacturing the same
JP4644947B2 (en) Nitride semiconductor device and manufacturing method thereof
JP2007158100A (en) Manufacturing method of nitride semiconductor light-emitting element
KR20090076163A (en) Menufacturing method of nitride semiconductor light emitting device and nitride semiconductor light emitting device by the same
US8355420B2 (en) Light-emitting device and manufacturing method therof
KR101032987B1 (en) Semiconductor light emitting device
KR101518858B1 (en) Semiconductor light emitting device and manufacturing method of the same
JP2522952Y2 (en) Gallium nitride based compound semiconductor device
KR101098589B1 (en) Iii-nitride semiconductor light emitting device

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20050913

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20050913

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20051115

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080125

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20080131

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100726

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100803

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101001

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101109

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101122

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131217

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4644947

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees