JP4644947B2 - Nitride semiconductor device and manufacturing method thereof - Google Patents
Nitride semiconductor device and manufacturing method thereof Download PDFInfo
- Publication number
- JP4644947B2 JP4644947B2 JP2001027946A JP2001027946A JP4644947B2 JP 4644947 B2 JP4644947 B2 JP 4644947B2 JP 2001027946 A JP2001027946 A JP 2001027946A JP 2001027946 A JP2001027946 A JP 2001027946A JP 4644947 B2 JP4644947 B2 JP 4644947B2
- Authority
- JP
- Japan
- Prior art keywords
- nitride semiconductor
- semiconductor layer
- type nitride
- electrode
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
Description
【0001】
【発明の属する技術分野】
本発明は、窒化物半導体(InxAlyGa1- x - yN、0≦x≦1、0≦y≦1、0≦x+y≦1)から成る窒化物半導体素子に関し、詳細には、基板の同一面側にn電極及びp電極を備えた窒化物半導体素子におけるn電極の構造に関する。
【0002】
【従来の技術】
従来の窒化物半導体素子の一例を、図5(平面図)及び図6(図5のa−a’線断面図)に示す。サファイア基板10の上に、n型窒化物半導体層12が成長され、そのn型窒化物半導体層12の上にp型窒化物半導体層14が成長されている。サファイア基板10は絶縁性であるため、n型窒化物半導体層12及びp型窒化物半導体層14へのコンタクトはいずれもサファイア基板10の上側から取る必要がある。そこで、p型窒化物半導体層14の一部をエッチングにより除去して、n型窒化物半導体層12を基板上側に露出させている。p型窒化物半導体層14の表面には、p型層14とオーミック接触可能な透光性の第1p電極16が形成され、その上に外部から電気接続を行うための第2p電極18が形成されている。露出させたn型窒化物半導体層12の表面には、n型層12とオーミック接触するn電極22が形成されている。n電極22とp型窒化物半導体層14の短絡を防止するため、p型窒化物半導体層14はn電極22よりも大面積に除去され、n電極22とp型窒化物半導体層14の端面との間に十分な間隔が空くようにしている。
【0003】
また、n型窒化物半導体層12及びp型窒化物半導体層14を保護するために、素子表面は透光性の絶縁膜20によって覆われている。絶縁膜20は第2p電極18及びn電極22の上に開口部20a及び20bを有しており、開口部20a及び20bから露出した第2p電極18及びn電極22にワイヤボンディングが行われる。
【0004】
【発明が解決しようとする課題】
しかしながら、上記従来の窒化物半導体発光素子では、素子が小型化した場合に、素子機能に重要なpn接合界面(n型窒化物半導体層12とp型窒化物半導体層14との接合界面)の面積が狭くなるという問題があった。例えば、窒化物半導体素子が発光ダイオードである場合には、pn接合界面は発光領域となるため、pn接合界面の面積が狭くては十分な発光強度を得ることができない。
【0005】
n電極22にワイヤーボンディングを行うためには、素子の大きさに関わらずn電極22のワイヤーボンディング部分が少なくとも直径約50μm以上あることが必要となる。しかし、従来の構造ではn電極22がp型窒化物半導体層14と同じ層に形成されていたため、n電極22からp型窒化物半導体層14の端面までの距離を十分大きくしなければ両者が短絡する恐れがあり、p型窒化物半導体層14はn電極22を含む広い範囲に渡って除去する必要があった。このため、素子が小型化するとpn接合界面の面積が相対的に減少してしまう。
【0006】
また、n電極22のワイヤーボンディング部分の大きさを決めるのは開口部20bであるが、n電極22及び開口部20bの位置や大きさが一定のパターニング精度内でばらついてもn型窒化物半導体層22が露出しないようにするためには、n電極22はパターニング精度分だけ開口部20bよりもさらに大きく設計する必要がある。このため、n電極22はパターニング精度分だけワイヤーボンディングに必要な最低面積よりもさらに大きく形成する必要があり、その分だけpn接合界面の面積が減少していた。
【0007】
そこで、本発明は、n電極22とp型窒化物半導体層の短絡を防止すると共にn電極22の占有面積を減少することにより、pn接合界面の面積を広げることのできる新たな窒化物半導体素子を提供することを目的とする。
【0008】
【課題を解決するための手段】
上記課題を解決するために、本件発明に係る窒化物半導体発光素子は、基板上に、n型窒化物半導体層と、前記n型窒化物半導体層上に形成したp型窒化物半導体層と、前記p型窒化物半導体層上に形成したp電極と、前記p型窒化物半導体層の一部を取り除いて露出させた前記n型窒化物半導体層上に形成したn電極と、前記p型窒化物半導体層及び前記n型窒化物半導体層を覆う絶縁膜とを有する窒化物半導体素子において、前記n電極が、前記絶縁膜の上から形成され、前記絶縁膜に設けられた開口部を介して前記n型窒化物半導体層に接続しており、前記n電極と接続した部分の前記n型窒化物半導体層が、部分的に当該n型窒化物半導体層の端面まで除かれ、前記窒化物半導体素子の周囲を囲む形状となっていることを特徴とする。
【0009】
本件発明の第1の特徴は、n電極が、絶縁膜の上から形成されると共に、絶縁膜に設けたられた開口部を介してn型窒化物半導体層と接続する点にあり、これによりn電極とp型窒化物半導体層の短絡発生を防止すると共にn電極の占有面積を減少することができる。即ち、n電極とp型窒化物半導体層の間に絶縁膜が形成されているため、n電極とp型窒化物半導体層が互いに近接していても短絡する恐れがない。また、n電極が絶縁膜の上から形成されているため、ワイヤーボンディングに利用できる部分が絶縁膜の開口面積によって制限されることがなく、n電極自身がワイヤーボンディングに必要な直径約50μm以上を確保すれば良くなる。したがって、p型窒化物半導体層を除去する面積を従来よりも減少させ、pn接合界面の面積を増加して発光効率を高めることができる。
【0010】
しかしながら、単純に絶縁膜の上からn電極を形成したのでは、順方向駆動電圧が約1.3倍から1.5倍程度上昇してしまう。これは、n型窒化物半導体層に絶縁膜を形成し、絶縁膜に開口部を形成するエッチングを行う際に、絶縁膜の下にあるn型窒化物半導体層がダメージを受けるためである。ダメージを受けたn型窒化物半導体層に対しては、n電極が良好なオーミック接触が取ることができない。そこで、本件発明の第2の特徴は、n電極と接続する部分のn型窒化物半導体層が、部分的に除かれた形状、例えば、凹状又は切り欠き状となっている点にある。これにより、絶縁膜に開口部を形成する際にダメージを受けた部分のn型窒化物半導体層が取り除かれるため、n電極とn型窒化物半導体層の間のオーミック接触性が良好となる。また、n型窒化物半導体層が凹状又は段状であることにより、n型窒化物半導体層内を流れる電流の起点がより深い位置となり、n電極とn型窒化物半導体層の接触面積も増えるため、p電極からn電極に向かう電流分布の均一性が向上する。
【0011】
n型窒化物半導体層を取り除く部分の大きさは、n電極よりも小さくなるようにとすることが好ましい。ワイヤーボンディングに必要なn電極の直径は少なくとも50μm以上、一般に約70〜100μmである。n型窒化物半導体層を取り除く部分の深さについては、ワイヤーボンディング時の平坦性が重要である場合には、500〜10000Åとすることが好ましい。n型窒化物半導体層を深く取り除くほどn電極の段差が大きくなるからである。一方、電流の均一性が重要である場合には、n型窒化物半導体層をできるだけ深く取り除くことが好ましく、例えば、基板が露出する深さとしても良い。
【0012】
また、発光面積をできるだけ大きくするためには、n型窒化物半導体層をその端面まで除くことが好ましい。n型窒化物半導体層を端面まで除くこと、即ち、n電極をn型窒化物半導体層の端部に形成することにより、p型窒化物半導体層を除去する面積を最小限にすることができる。さらに、端面まで除く場合にチップ周囲を囲むようにn型窒化物半導体を除去すれば、発光分布の均一性を向上することができる。尚、絶縁膜の材料は特に限定されないが、例えば、SiO2又はSiNであることが好ましい。
【0013】
本発明に係る窒化物半導体素子の製造方法は、基板上にn型窒化物半導体層とp型窒化物半導体層とを積層し、前記p型窒化物半導体層の一部を除いて前記n型窒化物半導体層を露出させ、前記n型窒化物半導体層及びp型窒化物半導体層の上に絶縁膜を形成し、前記n型窒化物半導体層を覆う領域にある絶縁膜に開口部を形成し、前記開口部内の前記n型窒化物半導体をエッチングして一部除き、前記n電極を前記絶縁膜の上から前記開口部を介して前記n型窒化物半導体層上に形成することを特徴とする。これにより、絶縁膜の形成及び除去によってダメージを受けたn型窒化物半導体層を取り除き、n電極とn型窒化物半導体層のオーミック接触を良好にすることができる。
【0014】
絶縁膜のエッチングを、CF4、CHF3、及びSF6からなる群から選択された少なくとも1つを含むガスを用いてドライエッチングにより行い、n型窒化物半導体のエッチングを、Cl2又はSiCl4の少なくとも一方を含むガス用いてドライエッチングにより行うことが好ましい。このようなエッチングガスの組み合わせを用いることにより、絶縁膜のエッチングを高効率に行い、かつ、n型窒化物半導体層にダメージを与えずにエッチングすることができる。
【0015】
【発明の実施の形態】
実施の形態1.
図1は、本発明の実施の形態1に係るpn接合型の窒化物半導体素子の一例を示す断面図である。ここでは、pn接合型窒化物半導体発光ダイオードを例に説明する。サファイア基板10の上に、GaN又はAlxGa1−xN(0≦x<1)から成る低温成長バッファ層(図示せず)を介して、n型窒化物半導体層(InxAlyGa1−x -yN、0≦x<1、0≦y<1、0≦x+y<1)12が形成され、さらに、p型窒化物半導体層(InxAlyGa1−x -yN、0≦x<1、0≦y<1、0≦x+y<1)14が形成されている。p型窒化物半導体層14の一部を切り欠いてn型窒化物半導体層12が露出している。
【0016】
p型窒化物半導体層14のほぼ全面に、金属薄膜から成る透光性の第1p電極16が形成されており、n型窒化物半導体層を露出させるための切り欠き部と互いに対角線をなす位置にある第1p電極16の隅部に、ワイヤーボンディング用の第2p電極18が形成されている。そして、素子の全面に絶縁膜20が形成されており、第2p電極18の上及び露出したn型窒化物半導体層12の上に、開口部20a及び20bが形成されている。開口部20bの下にあるn型窒化物半導体層12は深さ約500〜10000Åで一部取り除かれた凹状となっており、n電極22が開口部20bの上から開口部20bよりも広面積に形成され、n型窒化物半導体層の凹部12aを埋めている。
【0017】
n電極22は、その全面をワイヤーボンディングに使用することができるため、ワイヤーボンディングに必要な最小の径(例えば、直径約50μm)で形成すれば良い。また、n電極22とp型窒化物半導体層14との間は絶縁膜20によって隔てられているため、互いに近接して設けることができる。したがって、p型窒化物半導体層14を除去する面積は従来よりも少なくて良く、例えば、n電極のワイヤーボンディングに必要な面積とほぼ同等とすることができる。即ち、発光領域となるpn接合界面の面積を従来よりも増加させることができる。
【0018】
図2(a)から(d)は、図1に示す窒化物半導体素子の製造方法を示すフローチャートである。尚、n電極の形成に関する工程を除いて一般的な窒化物半導体発光ダイオードと同様の製造方法を用いることができる。まず、図2(a)に示すように、サファイア基板10の上に、GaN又はAlxGa1−xN(0≦x<1)から成る低温成長バッファ層(図示せず)を介して、n型窒化物半導体層(InxAlyGa1−x -yN、0≦x<1、0≦y<1、0≦x+y<1)12、及びp型窒化物半導体層(InxAlyGa1−x -yN、0≦x<1、0≦y<1、0≦x+y<1)14を形成する。n型窒化物半導体層12及びp型窒化物半導体層14は、例えば、MOCVD法で成長させることができる。そして、p型窒化物半導体層14及びn型窒化物半導体層12の一部をリアクティブ・イオン・エッチング法(以下、RIE法)を用いてエッチングし、n型窒化物半導体層12を露出させる。p型窒化物半導体層14のほぼ全面に、Ni/Au等の金属薄膜から成る透光性の第1p電極16を形成し、n型窒化物半導体層を露出させるための切り欠き部と互いに対角線をなす位置にある第1p電極16の隅部に、Au等の金属から成るワイヤーボンディング用の第2p電極18を形成する。そして、第2p電極18の上(=開口部20aの部分)を除く素子の全面にSiO2又はSiNなどの絶縁膜20が形成する。
【0019】
次に、図2(b)に示すように、n型窒化物半導体層12を覆う部分の絶縁膜20に開口部20bを形成する。開口部20bの形成は、CF4、CHF3、SF6などを含むフッ素系のガスを用いたドライエッチングで行うことが好ましい。開口部20b内に露出させたn型窒化物半導体層12の表面には、絶縁膜20の形成及びエッチング除去によるダメージが残っているため、そのままn電極22を形成すると、n電極22とn型窒化物半導体層12の接触抵抗が高くなって順方向駆動電圧が約1.5倍上昇する。また、n型窒化物半導体層のエッチングをフッ酸を用いたウエットエッチングで行えばn型窒化物半導体層12へのダメージを減少させることができるが、絶縁膜20の製膜をCVD又はスパッタリングといった方法で行う際のダメージは残るため、順方向駆動電圧が従来よりも約1.3倍上昇してしまう。
【0020】
そこで次に、図2(c)に示すように、開口部20b内に露出したn型窒化物半導体層12をエッチングして除去して凹部12aを形成する。n型窒化物半導体層12のエッチングは、図2(a)においてp型窒化物半導体層14及びn型窒化物半導体層をエッチングした場合と同様の条件で、即ち、Cl2及びSiCl4を含むガス用いたRIE法により行うことが好ましい。これらのエッチング方法を用いることにより、絶縁膜20の形成とエッチングによりダメージを受けたn型窒化物半導体層12を除去して、結晶状態の比較的良好なn型窒化物半導体面を露出させることができる。
【0021】
n型窒化物半導体層をエッチングする深さについては、エッチングが深いほど、ダメージの除去に有利であり、また、n型窒化物半導体層を流れる電流の起点を深くし、且つn電極とn型窒化物半導体層の接触面積を増やして、n型窒化物半導体層を流れる電流の均一性を高めることができる。一方、エッチングが深すぎては、その後に形成するn電極22表面に大きな段差ができてワイヤーボンディングが困難となる。したがって、ワイヤーボンディングを行う際には、エッチングする深さが500〜10000Åであることが好ましい。尚、ワイヤーボンディングに代えて導電性ペーストによる接続を行う場合には、さらに深いエッチングを行うこともできる。
【0022】
次に、図2(d)に示すように、絶縁膜20の開口部20bの上から、開口部20bよりも広い面積でW及びAlを含む金属等から成るn電極22を形成し、凹部12a内のn型窒化物半導体層12と接続する。n電極22は、凹部12aを埋めて平坦となるように厚膜に形成することが好ましい。
【0023】
実施の形態2.
図3は、本発明の実施の形態2に係る窒化物半導体素子を示す断面図である。本実施の形態においては、n型窒化物半導体層12のエッチングをサファイア基板10が露出するまで行って凹部12aを形成する。その他の点については実施の形態1と同様である。本実施の形態によれば、n電極22がより深い位置まで形成されているため、p電極16からn電極22に向かって流れる電流の分布をn型窒化物半導体層12の膜厚方向に広げることができ、より均一な発光を得ることができる。また、n型窒化物半導体層12のエッチングをサファイア基板10で止めるため、エッチング深さの制御が容易となり、素子性能のばらつきを抑制することができる。
【0024】
尚、本実施の形態では、凹部12aが深いため、n電極22が凹部12aを十分に平坦化することができず、n電極22に大きな段差ができる。このため、n電極22へのリード接続は、ワイヤーボンディングよりも導電性ペーストによって行うことが好ましい。ワイヤーボンディングを段差のある電極に行うのは困難である一方、導電性ペーストであれば電極の段差に沿って密着することが可能だからである。
【0025】
実施の形態3.
図4は、本発明の実施の形態3に係る窒化物半導体素子を示す断面図である。本実施の形態においては、絶縁膜20の端の一部を切り欠くことによって開口部20bを形成し、n型窒化物半導体層12をその端面までエッチングすることによってn型窒化物半導体層12に切り欠き部12cを形成する。そして、n電極22をn型窒化物半導体層の切り欠き部12cを覆うように形成する。その他の点は実施の形態2と同様である。
【0026】
本実施の形態によれば、素子の最も端にn電極22を形成することができるため、pn接合界面の面積をより大きくすることができる。尚、本実施の形態においても、n電極22へのリード接続は、ワイヤーボンディングよりも導電性ペーストによって行うことが好ましい。
【0027】
尚、上記実施の形態1から3では、n型窒化物半導体層とp型窒化物半導体層の2層から成る単純なpn接合型の窒化物半導体発光ダイオードを例として説明したが、n型窒化物半導体層とp型窒化物半導体層を含み、各々の層の上面から電極を取る構造の素子であれば、他の構造の素子にも、上記実施の形態と同様にして本件発明を適用することができる。例えば、n型コンタクト層、n型クラッド層、活性層、p型クラッド層及びp型コンタクト層を含むダブルへテロ構造を有し、基板上面からn型コンタクト層及びp型コンタクト層に電極を形成する素子の場合、n型コンタクト層を上記実施の形態におけるn型窒化物半導体層12と同様に扱えば良い。
【0028】
【実施例】
以下、本発明の実施例について説明する。
実施例1.
本実施例では、ダブルへテロ構造を有する窒化物半導体発光ダイオードについて本件発明を適用する。尚、本実施例では、単純なpn接合型をダブルヘテロ型に変更した点を除いて、図1及び図2に示される実施形態と同様の構造を作製した。素子の大きさは、約350μm角とした。また、窒化物半導体層の成長はいずれもMOCVD法により行った。
【0029】
(n型コンタクト層)
まず、2インチφ、(0001)C面を主面とするサファイア基板10の上に500℃にて、GaNよりなるバッファ層を200オングストロームの膜厚で成長させた後、1050℃で、原料ガスにTMG、アンモニアガス、不純物ガスにシランガスを用い、Siを4.5×1018/cm3ドープしたGaNよりなるn側コンタクト層を2.25μmの膜厚で成長させる。
【0030】
(n型クラッド層)
次にシランガスのみを止め、1050℃で、TMG、アンモニアガスを用い、アンドープGaN層を75オングストロームの膜厚で成長させ、続いて同温度にてシランガスを追加しSiを4.5×1018/cm3ドープしたGaN層を25オングストロームの膜厚で成長させる。このようにして、75オングストロームのアンドープGaN層からなるA層と、SiドープGaN層を有する25オングストロームのB層とからなるペアを成長させる。そしてペアを25層積層して2500オングストローム厚として、超格子構造の多層膜よりなるn側第1クラッド多層膜層を成長させる。同様の温度で、アンドープGaNよりなる第2の窒化物半導体層を40オングストローム成長させ、次に温度を800℃にして、TMG、TMI、アンモニアを用い、アンドープIn0.13Ga0.87Nよりなる第1の窒化物半導体層を20オングストローム成長させる。そしてこれらの操作を繰り返し、第2+第1の順で交互に10層づつ積層させ、最後にGaNよりなる第2の窒化物半導体層を40オングストローム成長さた超格子構造の多層膜よりなるn側第2クラッド多層膜層を640オングストロームの膜厚で成長させる。
【0031】
(活性層)
次に、アンドープGaNよりなる障壁層を250オングストロームの膜厚で成長させ、続いて温度を800℃にして、TMG、TMI、アンモニアを用いアンドープIn0.3Ga0.7Nよりなる井戸層を30オングストロームの膜厚で成長させる。そして障壁+井戸+障壁+井戸・・・・+障壁の順で障壁層を7層、井戸層を6層、交互に積層して、総膜厚1930オングストロームの多重量子井戸構造よりなる活性層を成長させる。
【0032】
(p型クラッド層)
次に、温度1050℃でTMG、TMA、アンモニア、Cp2Mg(シクロペンタジエニルマグネシウム)を用い、Mgを1×1020/cm3ドープしたp型Al0.2Ga0.8Nよりなる第3の窒化物半導体層を40オングストロームの膜厚で成長させ、続いて温度を800℃にして、TMG、TMI、アンモニア、Cp2Mgを用いMgを1×1020/cm3ドープしたIn0.03Ga0.97Nよりなる第4の窒化物半導体層を25オングストロームの膜厚で成長させる。そしてこれらの操作を繰り返し、第3+第4の順で交互に5層ずつ積層し、最後に第3の窒化物半導体層を40オングストロームの膜厚で成長させた超格子構造の多層膜よりなるp側多層膜クラッド層を365オングストロームの膜厚で成長させる。
【0033】
(p型コンタクト層)
続いて1050℃で、TMG、アンモニア、Cp2Mgを用い、Mgを1×1020/cm3ドープしたp型GaNよりなるp側コンタクト層を700オングストロームの膜厚で成長させる。反応終了後、温度を室温まで下げ、さらに窒素雰囲気中、ウェーハを反応容器内において、700℃でアニーリングを行い、p型層をさらに低抵抗化する。
【0034】
(p電極形成)
次に、ウェーハを反応容器から取り出し、表面に所定の形状のマスクを形成し、RIE装置でp型コンタクト層側からエッチングを行い、n側コンタクト層の表面を露出させる。
【0035】
エッチング後、最上層にあるp型コンタクト層のほぼ全面に、膜厚200オングストロームのNiとAuを含む透光性の第1p電極と、その第1p電極の上にボンディング用のAuよりなる第2p電極を0.5μmの膜厚で形成する。
【0036】
(絶縁膜、n電極形成)
次に、第2p電極を除いて基板全面を覆うように、SiO2から成る絶縁膜をスパッタリングにより3000Åの膜厚で形成する。そして、n型コンタクト層の上の絶縁膜をCF4を用いたRIE法によりエッチングして、直径50μmの円形開口部を形成し、n型コンタクト層を露出させる。そして、露出したn型コンタクトをCl2及びSiCl4含むガスを用いてRIE法によりエッチングして、n型コンタクト層に深さ4000Åの凹部を形成する。その後、n型コンタクト層の凹部及び絶縁膜の一部を覆うように、WとAlを含むn電極を直径70μmで形成してLED素子とする。
【0037】
比較例1.
n型コンタクト層に凹部を形成しない点を除いて実施例1と同様にしてLED素子を作製する。
実施例1のLED素子は、図5及び6に示したような従来のLED素子に比べてpn接合界面の面積を約15%拡大することができた。また、実施例1のLED素子は、従来のLED素子と同等の順方向駆動電圧を有し、比較例1のLED素子に比べて順方向電圧が約50%低かった。
【0038】
【発明の効果】
本発明によれば、n電極とp型窒化物半導体層の短絡を防止し、n電極の占有面積を減少することにより、pn接合界面の面積比を拡大しながら、n電極とn型窒化物半導体層の間の良好なオーミック接触を維持することができる。
【図面の簡単な説明】
【図1】 図1は、本件発明の実施の形態1に係る窒化物半導体素子の一例を示す模式断面図である。
【図2】 図2は、図1に示す窒化物半導体素子の製造方法を示す工程図である。
【図3】 図3は、本件発明の実施の形態2に係る窒化物半導体素子の一例を示す模式断面図である。
【図4】 図4は、本件発明の実施の形態3に係る窒化物半導体素子の一例を示す模式断面図である。
【図5】 図5は、従来の窒化物半導体素子の一例を示す模式平面図である。
【図6】 図6は、図5に示す窒化物半導体素子の模式断面図である。
【符号の説明】
10 基板、12 n型窒化物半導体層、12a 凹部、14 p型窒化物半導体層、16 第1p電極、18 第2p電極、20 絶縁膜、20a及び20b開口部、22 n電極[0001]
BACKGROUND OF THE INVENTION
The present invention is a nitride semiconductor - relates to a nitride semiconductor device comprising a (In x Al y Ga 1- x y N, 0 ≦ x ≦ 1,0 ≦ y ≦ 1,0 ≦ x + y ≦ 1), in detail Relates to the structure of the n electrode in the nitride semiconductor device provided with the n electrode and the p electrode on the same surface side of the substrate.
[0002]
[Prior art]
An example of a conventional nitride semiconductor element is shown in FIG. 5 (plan view) and FIG. 6 (aa ′ line cross-sectional view in FIG. 5). An n-type
[0003]
Further, in order to protect the n-type
[0004]
[Problems to be solved by the invention]
However, in the conventional nitride semiconductor light emitting device, when the device is downsized, the pn junction interface (the junction interface between the n-type
[0005]
In order to perform wire bonding to the
[0006]
The size of the wire bonding portion of the n-
[0007]
Accordingly, the present invention provides a new nitride semiconductor device capable of expanding the area of the pn junction interface by preventing the short-circuit between the n-
[0008]
[Means for Solving the Problems]
In order to solve the above problems, a nitride semiconductor light emitting device according to the present invention includes an n-type nitride semiconductor layer on a substrate, a p-type nitride semiconductor layer formed on the n-type nitride semiconductor layer, A p-electrode formed on the p-type nitride semiconductor layer; an n-electrode formed on the n-type nitride semiconductor layer exposed by removing a part of the p-type nitride semiconductor layer; and the p-type nitride A nitride semiconductor element having an oxide semiconductor layer and an insulating film covering the n-type nitride semiconductor layer, wherein the n-electrode is formed from above the insulating film and through an opening provided in the insulating film The n-type nitride semiconductor layer is connected to the n-type nitride semiconductor layer, and a portion of the n-type nitride semiconductor layer connected to the n-electrode is partially removed to the end face of the n-type nitride semiconductor layer, and the nitride semiconductor characterized in that it has a shape surrounding the element
[0009]
The first feature of the present invention resides in that the n-electrode is formed from above the insulating film and is connected to the n-type nitride semiconductor layer through an opening provided in the insulating film. Short circuit between the n electrode and the p-type nitride semiconductor layer can be prevented and the area occupied by the n electrode can be reduced. That is, since an insulating film is formed between the n-electrode and the p-type nitride semiconductor layer, there is no possibility of short circuit even if the n-electrode and the p-type nitride semiconductor layer are close to each other. In addition, since the n electrode is formed on the insulating film, the portion that can be used for wire bonding is not limited by the opening area of the insulating film, and the n electrode itself has a diameter of about 50 μm or more necessary for wire bonding. It will be better if it is secured. Therefore, the area for removing the p-type nitride semiconductor layer can be reduced as compared with the prior art, and the area of the pn junction interface can be increased to increase the light emission efficiency.
[0010]
However, when the n-electrode is simply formed on the insulating film, the forward drive voltage increases by about 1.3 to 1.5 times. This is because the n-type nitride semiconductor layer under the insulating film is damaged when an insulating film is formed on the n-type nitride semiconductor layer and etching is performed to form an opening in the insulating film. The n-type nitride semiconductor layer that has been damaged cannot make good ohmic contact with the n-electrode. Accordingly, a second feature of the present invention is that the portion of the n-type nitride semiconductor layer connected to the n-electrode has a partially removed shape, for example, a concave shape or a notch shape. As a result, the n-type nitride semiconductor layer that is damaged when the opening is formed in the insulating film is removed, so that the ohmic contact between the n-electrode and the n-type nitride semiconductor layer is improved. Further, since the n-type nitride semiconductor layer is concave or stepped, the starting point of the current flowing in the n-type nitride semiconductor layer becomes a deeper position, and the contact area between the n-electrode and the n-type nitride semiconductor layer also increases. Therefore, the uniformity of the current distribution from the p electrode to the n electrode is improved.
[0011]
The size of the portion from which the n-type nitride semiconductor layer is removed is preferably smaller than that of the n-electrode. The diameter of the n electrode required for wire bonding is at least 50 μm or more, generally about 70 to 100 μm. The depth of the portion from which the n-type nitride semiconductor layer is removed is preferably 500 to 10,000 mm when flatness during wire bonding is important. This is because the step of the n-electrode increases as the n-type nitride semiconductor layer is removed more deeply. On the other hand, when the current uniformity is important, it is preferable to remove the n-type nitride semiconductor layer as deeply as possible, for example, the depth at which the substrate is exposed.
[0012]
In order to increase the light emitting area as much as possible, it is preferable to remove the n-type nitride semiconductor layer up to its end face. By removing the n-type nitride semiconductor layer to the end face, that is, by forming the n-electrode at the end of the n-type nitride semiconductor layer, the area for removing the p-type nitride semiconductor layer can be minimized. . Furthermore, if the n-type nitride semiconductor is removed so as to surround the periphery of the chip when the end face is removed , the uniformity of the light emission distribution can be improved. The material of the insulating film is not particularly limited, but is preferably, for example, SiO 2 or SiN.
[0013]
In the method for manufacturing a nitride semiconductor device according to the present invention, an n-type nitride semiconductor layer and a p-type nitride semiconductor layer are stacked on a substrate, and the n-type nitride semiconductor layer is partially removed except for the p-type nitride semiconductor layer. Exposing the nitride semiconductor layer, forming an insulating film on the n-type nitride semiconductor layer and the p-type nitride semiconductor layer, and forming an opening in the insulating film in a region covering the n-type nitride semiconductor layer The n-type nitride semiconductor in the opening is partially removed by etching, and the n-electrode is formed on the n-type nitride semiconductor layer from the insulating film through the opening. And Thereby, the n-type nitride semiconductor layer damaged by the formation and removal of the insulating film can be removed, and the ohmic contact between the n-electrode and the n-type nitride semiconductor layer can be improved.
[0014]
The insulating film is etched by dry etching using a gas containing at least one selected from the group consisting of CF 4 , CHF 3 , and SF 6 , and the n-type nitride semiconductor is etched by Cl 2 or SiCl 4. It is preferable to perform dry etching using a gas containing at least one of the above. By using such a combination of etching gases, the insulating film can be etched with high efficiency and can be etched without damaging the n-type nitride semiconductor layer.
[0015]
DETAILED DESCRIPTION OF THE INVENTION
Embodiment 1 FIG.
FIG. 1 is a cross-sectional view showing an example of a pn junction type nitride semiconductor device according to Embodiment 1 of the present invention. Here, a pn junction type nitride semiconductor light emitting diode will be described as an example. An n-type nitride semiconductor layer (In x Al y Ga) is formed on the
[0016]
A translucent first p-
[0017]
Since the entire surface of the n-
[0018]
2A to 2D are flowcharts showing a method for manufacturing the nitride semiconductor device shown in FIG. A manufacturing method similar to that of a general nitride semiconductor light emitting diode can be used except for the steps related to the formation of the n electrode. First, as shown in FIG. 2A, on a
[0019]
Next, as illustrated in FIG. 2B, an
[0020]
Therefore, as shown in FIG. 2C, the n-type
[0021]
Regarding the depth of etching the n-type nitride semiconductor layer, the deeper the etching, the more advantageous is the removal of damage, the deeper the starting point of the current flowing through the n-type nitride semiconductor layer, and the n-electrode and n-type The contact area of the nitride semiconductor layer can be increased, and the uniformity of the current flowing through the n-type nitride semiconductor layer can be improved. On the other hand, if the etching is too deep, a large step is formed on the surface of the
[0022]
Next, as shown in FIG. 2 (d), an n-
[0023]
FIG. 3 is a cross-sectional view showing a nitride semiconductor device according to the second embodiment of the present invention. In the present embodiment, the n-type
[0024]
In this embodiment, since the
[0025]
Embodiment 3 FIG.
FIG. 4 is a sectional view showing a nitride semiconductor device according to the third embodiment of the present invention. In the present embodiment, the
[0026]
According to the present embodiment, since the n-
[0027]
In the first to third embodiments, a simple pn junction type nitride semiconductor light emitting diode composed of two layers of an n-type nitride semiconductor layer and a p-type nitride semiconductor layer has been described as an example. In the same manner as in the above-described embodiment, the present invention is applied to an element having another structure as long as the element has a structure including an oxide semiconductor layer and a p-type nitride semiconductor layer and has an electrode from the upper surface of each layer. be able to. For example, it has a double hetero structure including an n-type contact layer, an n-type cladding layer, an active layer, a p-type cladding layer, and a p-type contact layer, and electrodes are formed on the n-type contact layer and the p-type contact layer from the upper surface of the substrate. In the case of the element to be used, the n-type contact layer may be handled in the same manner as the n-type
[0028]
【Example】
Examples of the present invention will be described below.
Example 1.
In this embodiment, the present invention is applied to a nitride semiconductor light emitting diode having a double hetero structure. In this example, a structure similar to that of the embodiment shown in FIGS. 1 and 2 was produced except that the simple pn junction type was changed to a double hetero type. The element size was about 350 μm square. In addition, the growth of the nitride semiconductor layer was performed by MOCVD.
[0029]
(N-type contact layer)
First, a GaN buffer layer is grown to a thickness of 200 angstroms at 500 ° C. on a
[0030]
(N-type cladding layer)
Next, the silane gas alone was stopped, and at 1050 ° C., TMG and ammonia gas were used to grow an undoped GaN layer with a film thickness of 75 Å. Subsequently, silane gas was added at the same temperature, and Si was added to 4.5 × 10 18 / A cm 3 doped GaN layer is grown to a thickness of 25 Å. In this way, a pair consisting of an A layer composed of an undoped GaN layer of 75 angstroms and a 25 angstrom B layer having an Si doped GaN layer is grown. Then, 25 pairs are stacked to a thickness of 2500 Å, and an n-side first clad multilayer film made of a multilayer film having a superlattice structure is grown. At the same temperature, a second nitride semiconductor layer made of undoped GaN is grown to 40 Å, and then the temperature is set to 800 ° C. Using TMG, TMI, and ammonia, the first nitride semiconductor layer made of undoped In 0.13 Ga 0.87 N is used. A nitride semiconductor layer is grown to 20 Å. Then, these operations are repeated, and 10 layers are alternately stacked in the order of 2 + 1 and finally, the n-side formed of a multi-layer film having a superlattice structure in which a second nitride semiconductor layer made of GaN is grown by 40 angstroms. A second clad multilayer is grown to a thickness of 640 angstroms.
[0031]
(Active layer)
Next, a barrier layer made of undoped GaN is grown to a thickness of 250 Å, and subsequently the temperature is set to 800 ° C., and a well layer made of undoped In 0.3 Ga 0.7 N is formed to a thickness of 30 Å using TMG, TMI, and ammonia. Grow with thickness. Then, seven barrier layers in the order of barrier + well + barrier + well... + Barrier and six well layers are alternately stacked to form an active layer having a multiple quantum well structure with a total film thickness of 1930 angstroms. Grow.
[0032]
(P-type cladding layer)
Next, a third nitridation made of p-type Al 0.2 Ga 0.8 N doped with 1 × 10 20 / cm 3 of Mg using TMG, TMA, ammonia, Cp 2 Mg (cyclopentadienyl magnesium) at a temperature of 1050 ° C. From In 0.03 Ga 0.97 N doped with 1 × 10 20 / cm 3 of Mg using TMG, TMI, ammonia and Cp 2 Mg at a temperature of 800 ° C. A fourth nitride semiconductor layer is grown to a thickness of 25 Å. Then, these operations are repeated, and 5 layers are alternately stacked in the order of 3 + 4, and finally, the third nitride semiconductor layer is grown to a thickness of 40 Å. A side multilayer cladding layer is grown to a film thickness of 365 angstroms.
[0033]
(P-type contact layer)
Subsequently, at 1050 ° C., a p-side contact layer made of p-type GaN doped with 1 × 10 20 / cm 3 of Mg is grown to a thickness of 700 Å using TMG, ammonia, and Cp 2 Mg. After completion of the reaction, the temperature is lowered to room temperature, and the wafer is annealed in a reaction vessel at 700 ° C. in a nitrogen atmosphere to further reduce the resistance of the p-type layer.
[0034]
(P electrode formation)
Next, the wafer is taken out from the reaction container, a mask having a predetermined shape is formed on the surface, and etching is performed from the p-type contact layer side with an RIE apparatus to expose the surface of the n-side contact layer.
[0035]
After the etching, a translucent first p-electrode containing Ni and Au having a thickness of 200 angstroms is formed on almost the entire surface of the p-type contact layer on the uppermost layer, and a second p made of Au for bonding on the first p-electrode. An electrode is formed with a film thickness of 0.5 μm.
[0036]
(Insulating film, n-electrode formation)
Next, an insulating film made of SiO 2 is formed to a thickness of 3000 mm by sputtering so as to cover the entire surface of the substrate except for the second p-electrode. Then, the insulating film on the n-type contact layer is etched by RIE using CF 4 to form a circular opening having a diameter of 50 μm, and the n-type contact layer is exposed. Then, the exposed n-type contact is etched by RIE using a gas containing Cl 2 and SiCl 4 to form a recess having a depth of 4000 mm in the n-type contact layer. Thereafter, an n-electrode containing W and Al is formed with a diameter of 70 μm so as to cover the concave portion of the n-type contact layer and a part of the insulating film, thereby obtaining an LED element.
[0037]
Comparative Example 1
An LED element is fabricated in the same manner as in Example 1 except that no recess is formed in the n-type contact layer.
The LED element of Example 1 was able to expand the area of the pn junction interface by about 15% compared to the conventional LED elements as shown in FIGS. Moreover, the LED element of Example 1 had the forward drive voltage equivalent to the conventional LED element, and the forward voltage was about 50% lower than the LED element of Comparative Example 1.
[0038]
【The invention's effect】
According to the present invention, the n electrode and the n-type nitride are increased while the area ratio of the pn junction interface is increased by preventing the short-circuit between the n-electrode and the p-type nitride semiconductor layer and reducing the area occupied by the n-electrode. Good ohmic contact between the semiconductor layers can be maintained.
[Brief description of the drawings]
FIG. 1 is a schematic cross-sectional view showing an example of a nitride semiconductor device according to a first embodiment of the present invention.
FIG. 2 is a process diagram showing a method for manufacturing the nitride semiconductor device shown in FIG. 1;
FIG. 3 is a schematic cross-sectional view showing an example of a nitride semiconductor device according to the second embodiment of the present invention.
FIG. 4 is a schematic cross-sectional view showing an example of a nitride semiconductor device according to the third embodiment of the present invention.
FIG. 5 is a schematic plan view showing an example of a conventional nitride semiconductor device.
FIG. 6 is a schematic cross-sectional view of the nitride semiconductor device shown in FIG.
[Explanation of symbols]
10 substrate, 12 n-type nitride semiconductor layer, 12a recess, 14 p-type nitride semiconductor layer, 16 first p electrode, 18 second p electrode, 20 insulating film, 20a and 20b openings, 22 n electrode
Claims (6)
前記n電極が、前記絶縁膜の上から形成され、前記絶縁膜に設けられた開口部を介して前記n型窒化物半導体層に接続しており、
前記n電極と接続した部分の前記n型窒化物半導体層が、部分的に当該n型窒化物半導体層の端面まで除かれ、前記窒化物半導体素子の周囲を囲む形状となっていることを特徴とする窒化物半導体素子。On the substrate, an n-type nitride semiconductor layer, a p-type nitride semiconductor layer formed on the n-type nitride semiconductor layer, a p-electrode formed on the p-type nitride semiconductor layer, and the p-type nitride Nitride having an n-electrode formed on the n-type nitride semiconductor layer exposed by removing a part of the oxide semiconductor layer, and an insulating film covering the p-type nitride semiconductor layer and the n-type nitride semiconductor layer In semiconductor devices,
The n-electrode is formed on the insulating film and connected to the n-type nitride semiconductor layer through an opening provided in the insulating film;
The portion of the n-type nitride semiconductor layer connected to the n-electrode is partially removed to the end face of the n-type nitride semiconductor layer, and has a shape surrounding the nitride semiconductor element. A nitride semiconductor device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001027946A JP4644947B2 (en) | 2001-02-05 | 2001-02-05 | Nitride semiconductor device and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001027946A JP4644947B2 (en) | 2001-02-05 | 2001-02-05 | Nitride semiconductor device and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002232006A JP2002232006A (en) | 2002-08-16 |
JP4644947B2 true JP4644947B2 (en) | 2011-03-09 |
Family
ID=18892530
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001027946A Expired - Fee Related JP4644947B2 (en) | 2001-02-05 | 2001-02-05 | Nitride semiconductor device and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4644947B2 (en) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100543696B1 (en) * | 2002-09-09 | 2006-01-20 | 삼성전기주식회사 | Light emitting diode with high efficiency |
JP4536568B2 (en) * | 2005-03-31 | 2010-09-01 | 住友電工デバイス・イノベーション株式会社 | Method for manufacturing FET |
JP2008172040A (en) * | 2007-01-12 | 2008-07-24 | Sony Corp | Semiconductor light emitting element, method of manufacturing semiconductor light emitting element, backlight, display and electronic equipment |
JP5356312B2 (en) * | 2010-05-24 | 2013-12-04 | 株式会社東芝 | Semiconductor light emitting device |
JP5367792B2 (en) * | 2011-10-07 | 2013-12-11 | スタンレー電気株式会社 | Light emitting element |
JP6443198B2 (en) | 2014-04-25 | 2018-12-26 | 日亜化学工業株式会社 | Light emitting element |
KR102322841B1 (en) * | 2014-12-24 | 2021-11-08 | 엘지이노텍 주식회사 | Light emittng device and light emitting device array including the same |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08102552A (en) * | 1994-09-30 | 1996-04-16 | Rohm Co Ltd | Semiconductor light emitting device and its manufacture |
JPH08213694A (en) * | 1995-02-08 | 1996-08-20 | Nichia Chem Ind Ltd | Nitride semiconductor laser element |
JPH10135519A (en) * | 1996-09-09 | 1998-05-22 | Toshiba Corp | Semiconductor light emitting element and its manufacturing method |
JPH10154831A (en) * | 1996-09-26 | 1998-06-09 | Toshiba Corp | Semiconductor light emitting element and manufacture thereof |
JPH11150300A (en) * | 1997-11-14 | 1999-06-02 | Nichia Chem Ind Ltd | Nitride semiconductor element |
JP2000164987A (en) * | 1998-11-26 | 2000-06-16 | Sony Corp | Semiconductor light emitting element and manufacture thereof |
JP2000196144A (en) * | 1998-12-28 | 2000-07-14 | Sanyo Electric Co Ltd | Semiconductor light emitting element |
-
2001
- 2001-02-05 JP JP2001027946A patent/JP4644947B2/en not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08102552A (en) * | 1994-09-30 | 1996-04-16 | Rohm Co Ltd | Semiconductor light emitting device and its manufacture |
JPH08213694A (en) * | 1995-02-08 | 1996-08-20 | Nichia Chem Ind Ltd | Nitride semiconductor laser element |
JPH10135519A (en) * | 1996-09-09 | 1998-05-22 | Toshiba Corp | Semiconductor light emitting element and its manufacturing method |
JPH10154831A (en) * | 1996-09-26 | 1998-06-09 | Toshiba Corp | Semiconductor light emitting element and manufacture thereof |
JPH11150300A (en) * | 1997-11-14 | 1999-06-02 | Nichia Chem Ind Ltd | Nitride semiconductor element |
JP2000164987A (en) * | 1998-11-26 | 2000-06-16 | Sony Corp | Semiconductor light emitting element and manufacture thereof |
JP2000196144A (en) * | 1998-12-28 | 2000-07-14 | Sanyo Electric Co Ltd | Semiconductor light emitting element |
Also Published As
Publication number | Publication date |
---|---|
JP2002232006A (en) | 2002-08-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW589748B (en) | Method for producing semiconductor light emitting device and semiconductor light emitting device produced by such method | |
JP4177097B2 (en) | Method of manufacturing a semiconductor chip emitting radiation based on III-V nitride semiconductor and semiconductor chip emitting radiation | |
US6838704B2 (en) | Light emitting diode and method of making the same | |
US20050179045A1 (en) | Nitride semiconductor light emitting diode having improved ohmic contact structure and fabrication method thereof | |
TWI720026B (en) | Light-emitting device | |
TWI434433B (en) | Method for fabricating light-emitting diode | |
JP5313651B2 (en) | Manufacturing method of semiconductor device | |
JP2002016311A (en) | Gallium nitride based light emitting element | |
JPH10275936A (en) | Method for manufacturing semiconductor light-emitting element | |
JP2011517851A (en) | Semiconductor light-emitting device with double-sided passivation | |
JP2012500479A (en) | Method for manufacturing a semiconductor light-emitting device with double-sided passivation | |
JP5363973B2 (en) | Light emitting device including Zener diode and method for manufacturing the same | |
JP5075786B2 (en) | Light emitting device and manufacturing method thereof | |
JP4644947B2 (en) | Nitride semiconductor device and manufacturing method thereof | |
JP3752339B2 (en) | Semiconductor light emitting device | |
JP2007042857A (en) | Method of manufacturing semiconductor light emitting element and semiconductor element and semiconductor light emitting device | |
KR101032987B1 (en) | Semiconductor light emitting device | |
JP2005191099A (en) | Light-emitting diode device | |
JPH08255952A (en) | Fabrication of semiconductor light emission element | |
JP4751093B2 (en) | Semiconductor light emitting device | |
JP2522952Y2 (en) | Gallium nitride based compound semiconductor device | |
JP2005303252A (en) | Nitride light emitting diode and its manufacturing method | |
CN107735870B (en) | Light emitting module and method for manufacturing light emitting module | |
CN217387195U (en) | Flip-chip type MICROLED chip structure | |
US11264532B2 (en) | Manufacturing method of semiconductor light emitting device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20050913 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050913 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20051115 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080125 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20080131 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100726 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100803 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101001 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101109 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101122 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131217 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4644947 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |