JP2008172040A - Semiconductor light emitting element, method of manufacturing semiconductor light emitting element, backlight, display and electronic equipment - Google Patents

Semiconductor light emitting element, method of manufacturing semiconductor light emitting element, backlight, display and electronic equipment Download PDF

Info

Publication number
JP2008172040A
JP2008172040A JP2007003989A JP2007003989A JP2008172040A JP 2008172040 A JP2008172040 A JP 2008172040A JP 2007003989 A JP2007003989 A JP 2007003989A JP 2007003989 A JP2007003989 A JP 2007003989A JP 2008172040 A JP2008172040 A JP 2008172040A
Authority
JP
Japan
Prior art keywords
layer
light emitting
semiconductor
semiconductor layer
metal electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007003989A
Other languages
Japanese (ja)
Inventor
Hiroyuki Okuyama
浩之 奥山
Original Assignee
Sony Corp
ソニー株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp, ソニー株式会社 filed Critical Sony Corp
Priority to JP2007003989A priority Critical patent/JP2008172040A/en
Publication of JP2008172040A publication Critical patent/JP2008172040A/en
Application status is Granted legal-status Critical

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor light emitting element which can be readily manufactured, can reduce operation voltage by reducing a contact resistance of an electrode and can greatly improve light emission efficiency by improving light picking up efficiency, and to provide its manufacturing method. <P>SOLUTION: The semiconductor light emitting element has a structure holding a light emitting layer 13 between first semiconductor layers 11, 12 of a first conductivity type and a second semiconductor layer 14 of a second conductivity type, and a metal electrode 17 is in contact with the first semiconductor layer 11. The metal electrode 17 is buried in the first semiconductor layer 11. A surface of the metal electrode 17 which is not buried in the first semiconductor layer 11 and a major surface of the first semiconductor layer 11 are made substantially flush. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

この発明は、半導体発光素子、半導体発光素子の製造方法、バックライト、ディスプレイおよび電子機器に関し、例えば、窒化物系III−V族化合物半導体を用いた発光ダイオードおよびこの発光ダイオードを用いた各種の装置または機器に適用して好適なものである。 This invention relates to a semiconductor light emitting device, a method of manufacturing a semiconductor light emitting device, backlight, relates to a display and an electronic apparatus, for example, various devices using a light emitting diode and the light-emitting diode using a nitride III-V compound semiconductor or it is preferably applied to the device.

GaN系発光ダイオードは、通常、サファイア基板上に発光ダイオード構造を形成するGaN系半導体層、具体的には、n型GaN層、InGaN系の発光層(活性層)、p型GaN層などを順次成長させることにより製造される。 GaN-based light-emitting diodes, typically, the GaN-based semiconductor layer to form a light-emitting diode structure on the sapphire substrate, specifically, n-type GaN layer, the light-emitting layer of InGaN-based (active layer), successively and p-type GaN layer It is produced by growing. この場合、p側電極はp型GaN層上に形成することができるが、n側電極は、サファイア基板に導電性がないため基板裏面側に形成することができない。 In this case, the p-side electrode may be formed on the p-type GaN layer, n-side electrode can not be formed on the rear surface side of the substrate because there is no conductive sapphire substrate. このため、従来は、発光ダイオード構造を形成するGaN系半導体層の成長後に、p型GaN層、活性層およびn型GaN層の上層部を所定のメサ形状にパターニングし、このメサ部のp型GaN層上にp側電極を、このメサ部に隣接する部分のn型GaN層上にn側電極を形成するのが一般的であった。 Therefore, conventionally, after the growth of the GaN-based semiconductor layer to form a light emitting diode structure, p-type GaN layer, the upper layer portion of the active layer and the n-type GaN layer is patterned into a predetermined mesa shape, p-type of the mesa the p-side electrode on the GaN layer, to form the n-side electrode were common to the n-type GaN layer on the portion adjacent to the mesa portion. ところが、この発光ダイオードでは、光取り出し効率を十分に大きくすることが困難である。 However, in this light emitting diode, it is difficult to sufficiently increase the light extraction efficiency. そこで、近年では、発光ダイオードの光取り出し効率の向上を図る見地から、発光ダイオード構造を形成するGaN系半導体層の成長後に、レーザ剥離法などによりサファイア基板を剥離し、n型GaN層の裏面を露出させ、その面にリソグラフィー技術および真空蒸着などの成膜技術を用いてn側電極を形成することが多くなっている。 Therefore, in recent years, from the viewpoint of improving the light extraction efficiency of the light emitting diodes, after the growth of the GaN-based semiconductor layer to form a light emitting diode structure, separating the sapphire substrate by such as a laser peeling method, the back surface of the n-type GaN layer exposed, it is increasingly forming the n-side electrode by using a film formation technique such as lithography and vacuum deposition on its surface.

なお、基板上に成長マスクを形成し、この成長マスクを用いて基板上に窒化物系III−V族化合物半導体を選択成長させるようにした窒化物系III−V族化合物半導体の成長方法において、成長マスクとして少なくとも最表面が窒化物(窒化シリコンまたは窒化チタン)からなる多層膜を用いることが提案されている(特許文献1参照。)が、特許文献1には、金属電極を半導体層に埋め込むことについては何ら開示されていない。 Incidentally, the growth mask is formed on a substrate, the nitride-based III-V group compound semiconductor growth methods so as to selectively grown nitride III-V compound semiconductor on a substrate using the growth mask, at least the outermost surface as the growth mask has been proposed to use a multi-layer film made of nitride (silicon or titanium nitride nitride) (see Patent Document 1.), Patent Document 1, embedding the metal electrodes into the semiconductor layer there is no disclosure about things.
特開2000−164988号公報 JP 2000-164988 JP

しかしながら、発光ダイオード構造を形成するGaN系半導体層の成長後にサファイア基板を剥離した後、n型GaN層の裏面にn側電極を形成する上述の従来の方法では、n側電極の高さがかなり大きくなってしまい、n側電極の高さを低くするためにn型GaN層を反応性イオンエッチング(RIE)法などにより裏面側から部分的にエッチングして凹部を形成し、この凹部にn側電極を形成するとn側電極のコンタクト抵抗が増加し、良好なコンタクトが取りにくくなる。 However, after separating the sapphire substrate after the growth of the GaN-based semiconductor layer to form a light emitting diode structure, in the above conventional method for forming an n-side electrode on the back surface of the n-type GaN layer, the height of the n-side electrode is considerably becomes large, a recess by partially etching from the back side of the n-type GaN layer by reactive ion etching (RIE) technique to reduce the height of the n-side electrode, n-side in the recess When forming the electrode increases the contact resistance of the n-side electrode is less likely to take a good contact.

そこで、この発明が解決しようとする課題は、電極のコンタクト抵抗の低減により動作電圧の低減を図ることができるとともに、光取り出し効率の向上により発光効率の大幅な向上を図ることができ、しかも製造が容易な半導体発光素子およびその製造方法を提供することである。 Therefore, the problem to be solved by this invention, it is possible to reduce the operating voltage by reducing the contact resistance of the electrode, the improvement in the light extraction efficiency can be achieved significant improvement in luminous efficiency, moreover manufacturing to provide a readily semiconductor light emitting device and a manufacturing method thereof.
この発明が解決しようとする他の課題は、上記のような優れた半導体発光素子を用いたバックライト、ディスプレイおよび電子機器を提供することである。 Another object of this invention is to provide is to provide a backlight, displays and electronic apparatus using the excellent semiconductor light-emitting device as described above.
上記課題および他の課題は、添付図面を参照した本明細書の記述により明らかとなるであろう。 Above-mentioned problems and other problems will become apparent from the description of the present specification with reference to the accompanying drawings.

上記課題を解決するために、第1の発明は、 In order to solve the above problems, a first aspect of the present invention,
第1の導電型の第1の半導体層と第2の導電型の第2の半導体層との間に発光層を挟んだ構造を有し、上記第1の半導体層に金属電極がコンタクトしている半導体発光素子において、 It has a sandwiched a light emitting layer between a first conductive type first semiconductor layer and the second semiconductor layer of a second conductivity type, a metal electrode on the first semiconductor layer is in contact in the semiconductor light-emitting device it is,
上記金属電極が上記第1の半導体層に埋め込まれている ことを特徴とするものである。 The metal electrode is characterized in that embedded in the first semiconductor layer.

発光素子構造を形成する半導体層には、必要に応じて、第1の半導体層、発光層および第2の半導体層以外のものが含まれてもよい。 The semiconductor layers forming a light emitting device structure, if necessary, the first semiconductor layer, may be included other than the light-emitting layer and the second semiconductor layer. 金属電極は第1の半導体層の成長に先立って形成され、この金属電極を覆うように第1の半導体層を成長させることによりこの金属電極が第1の半導体層に埋め込まれる。 Metal electrodes are formed prior to the growth of the first semiconductor layer, the metal electrode is embedded in the first semiconductor layer by growing a first semiconductor layer so as to cover the metal electrode. この金属電極の埋め込みは、一般的にはこの第1の半導体層の横方向成長を利用して行われる。 The metal electrodes embedded is generally performed by using the lateral growth of the first semiconductor layer. この金属電極の一方向の幅は、この金属電極の埋め込みが良好に行われ、結晶性の良好な半導体層が得られるようにする観点から、好ましくは2μm以下とし、コンタクト抵抗が高くなり過ぎないようにする観点から、例えば1〜2μm程度とする。 Unidirectional width of the metal electrode, the metal electrode implantation satisfactorily performed, from the viewpoint of such excellent crystallinity semiconductor layer can be obtained, preferably a 2μm or less, the contact resistance is not too high from the viewpoint of configuration, for example, about 1 to 2 [mu] m. 好ましくは、金属電極の第1の半導体層に埋め込まれていない方の面とこの第1の半導体層の主面とがほぼ同一平面上にあるようにするが、これに限定されるものではない。 Preferably, so that the principal surface of the first semiconductor layer in non-embedded towards the surface with the first semiconductor layer of the metal electrodes are substantially coplanar, but are not limited to, . 必要に応じて、金属電極の第1の半導体層に埋め込まれている方の面と第1の半導体層との間に、発光層から発生した光を反射する誘電体膜を設けてもよい。 If necessary, between the first and the face of the person that is embedded in the semiconductor layer a first semiconductor layer of the metal electrode may be provided a dielectric film that reflects light emitted from the light emitting layer.

金属電極の第1の半導体層に埋め込まれている方の面を、この金属電極を有する側の第1の半導体層の主面に対して傾斜させるか、この金属電極の第1の半導体層に埋め込まれている方の面を、この金属電極の第1の半導体層に埋め込まれていない方の面に対して傾斜させてもよい。 The face of those who are buried in the first semiconductor layer of the metal electrode, or is inclined to the main surface of the first semiconductor layer on the side having the metal electrodes, the first semiconductor layer of the metal electrode the surface towards embedded, may be inclined to the plane of the first person who is not embedded in the semiconductor layer of the metal electrode. この場合、上記の主面は、典型的には光取り出し面である。 In this case, the major surface is typically light extraction surface.
光取り出し効率の向上や実装の容易さの観点より、発光素子構造を形成する半導体層は光取り出し面およびその反対側の面にそれぞれ第1の電極としての金属電極および第2の電極を有するものの方が好ましいが、これに限定されるものではなく、片面に第1の電極および第2の電極を有するものであってもよい。 From the viewpoint of ease of improving and mounting the light extraction efficiency, a semiconductor layer forming the light-emitting element structure although having a metal electrode and a second electrode of the first electrode, respectively to the plane of the light extraction surface and the opposite side it is preferred, but the invention is not limited thereto, may have a first electrode and a second electrode on one side.

光取り出し面に金属電極を有する場合、この金属電極は、この金属電極が埋め込み電極であるため、発光層からの光はこの金属電極に当たって方向が変わりやすく、さらに、後述のように、この金属電極自体を高反射電極としたり、いわゆるODR電極としたり、金属電極の埋め込まれている側の面を傾斜させるなどして、この金属電極を光取り出し効率の向上に適した構造とすることができるので、この金属電極は必ずしも面積を小さくすることなく形成することが可能である。 If the light extraction surface has a metal electrode, the metal electrode, since the metal electrode is embedded electrode, light from the light-emitting layer is easily changes the direction against the metal electrodes, and further, as described later, the metal electrode itself or as a high-reflection electrode, or a so-called ODR electrode, and the like to tilt the plane of the side that is embedded metal electrodes, it is possible to structure suitable for improvement of extraction efficiency of the metal electrode light the metal electrode is always can be formed without reducing the area.
金属電極は、任意の平面形状であってよいが、典型的には、円弧状、長方形、円形、多角形、リング形状などの幾何学模様の平面形状を有するものが用いられるほか、これらの幾何学模様の所定の繰り返しパターン、具体的には、メッシュ状のものや、複数のドットを等間隔にグリッド状に配置したものを用いてもよい。 Metal electrode may be any flat shape, typically arcuate, rectangular, circular, polygonal, except that is used one having a planar shape of the geometric pattern such as a ring shape, these geometric predetermined repetition pattern academic pattern, specifically, those of the mesh-like or may be used as arranged in a grid with a plurality of dots at equal intervals.

金属電極の材料としては、第1の半導体層と良好なコンタクトを取ることができ、かつ光取り出し効率の向上の観点から、好ましくは、発光層からの光に対する反射率の高いものが用いられる。 As a material of the metal electrode can take a good contact with the first semiconductor layer, and from the viewpoint of improving the light extraction efficiency, preferably, a high reflectance with respect to light from the light emitting layer is used. ここで、発光層からの光に対して反射率の高い材料を用いるのは次のような理由による。 Here, according to as follows reason to use a material having high reflectance with respect to light from the light emitting layer. すなわち、金属電極が発光素子構造を形成する半導体層の光取り出し面に設けられる場合、この金属電極によって光取り出し面が遮光されるが、この金属電極を高反射電極に構成すると、この金属電極に光が当たることによって反射され、さらに半導体発光素子の内部で反射されることにって光取り出し面から外部に効率的に取り出すことができる。 That is, when the metal electrode is provided on the light extraction surface of the semiconductor layer forming the light emitting device structure, when the light extraction surface is shielded by the metal electrode, forming the metal electrode to a high reflective electrode, the metal electrode is reflected by the light hits, it can be extracted efficiently from the light extraction surface to an external I to be further reflected in the semiconductor light emitting element. この場合、半導体発光素子にさらに反射部を設けることによって、所望の光を取り出すことが可能である。 In this case, by providing the further reflection portion in the semiconductor light-emitting device, it is possible to take out the desired light. このような金属電極の材料としては、具体的には例えばRhが最も好ましい。 The material of the metal electrode, specifically, for example Rh is most preferred. Rhは融点が1963℃と極めて高く、窒化物系III−V族化合物半導体を成長させる際の1000℃程度の高い温度でも融解することがなく、しかも可視光に対する反射率が77〜80%と高い。 Rh is extremely high as 1963 ° C. melting point, without melting even at a temperature as high as 1000 ° C. for growing the nitride III-V compound semiconductor, yet reflectance to visible light and high 77 to 80% . ただし、Rh以外の金属、例えばNi、W、Tiなどを用いてもよい。 However, metals other than Rh, for example Ni, W, or the like may be used Ti. これらの金属はいずれも高融点金属であり、窒化物系III−V族化合物半導体を成長させる際の温度でも融解しない。 All of these metals are also refractory metal does not melt even at temperatures for growing the nitride III-V compound semiconductor. また、この金属電極は、上記した金属の多層膜からなるものであってもよい。 Further, the metal electrode may be made of a multilayer film of a metal as described above.

発光素子構造を形成する半導体層、具体的には、第1の半導体層、活性層および第2の半導体層ならびに後述の第3の半導体層の材料としては、種々の半導体を用いることができるが、例えば、窒化物系III−V族化合物半導体が挙げられる。 Semiconductor layers forming a light emitting device structure, specifically, the first semiconductor layer, the material of the active layer and the second semiconductor layer and the third semiconductor layer described later, can be used various semiconductor , for example, nitride-based III-V compound semiconductor. 窒化物系III−V族化合物半導体は、III族元素としてAl、B、Ga、InおよびTlからなる群より選ばれた少なくとも一種の元素を含み、一般的には、Al Xy Ga 1-xyz In z As u1-uvv (ただし、0≦x≦1、0≦y≦1、0≦z≦1、0≦u≦1、0≦v≦1、0≦x+y+z<1、0≦u+v<1)からなり、より具体的には、Al Xy Ga 1-xyz In z N(ただし、0≦x≦1、0≦y≦1、0≦z≦1、0≦x+y+z<1)からなり、典型的にはAl X Ga 1-xz In z N(ただし、0≦x≦1、0≦z≦1)からなる。 Nitride III-V compound semiconductor comprises Al, B, Ga, at least one selected from the group consisting of In and Tl as group III elements, in general, Al X B y Ga 1- xyz In z As u N 1- uv P v ( however, 0 ≦ x ≦ 1,0 ≦ y ≦ 1,0 ≦ z ≦ 1,0 ≦ u ≦ 1,0 ≦ v ≦ 1,0 ≦ x + y + z <1, 0 ≦ u + v consists <1), more specifically, Al X B y Ga 1- xyz in z N ( However, 0 ≦ x ≦ 1,0 ≦ y ≦ 1,0 ≦ z ≦ 1,0 ≦ x + y + z consisting <1), typically made of Al X Ga 1-xz in z N ( However, 0 ≦ x ≦ 1,0 ≦ z ≦ 1). 窒化物系III−V族化合物半導体の具体例を挙げると、GaN、InN、AlN、AlGaN、InGaN、AlGaInNなどである。 Specific examples of the nitride III-V compound semiconductor is GaN, InN, AlN, AlGaN, InGaN, etc. AlGaInN. これら以外に、Tl x In y Al z Ga 1-xyz N(ただし、0<x≦1、0≦y<1、0≦z<1、0<x+y+z<1)を用いてもよい。 In addition to these, Tl x In y Al z Ga 1-xyz N ( However, 0 <x ≦ 1,0 ≦ y <1,0 ≦ z <1,0 <x + y + z <1) may be used. 第1の導電型は典型的にはn型であるがp型であってもよく、それに応じて第2の導電型はp型またはn型である。 First conductivity type is typically be a the p-type is n-type, the second conductivity type in response to it is a p-type or n-type.
第1の半導体層、活性層および第2の半導体層が窒化物系III−V族化合物半導体からなる場合、金属電極は、良好なオーミックコンタクト特性を得る観点より、第1の半導体層のC+面よりもC−面にコンタクトしていることが望ましい。 The first semiconductor layer, where the active layer and the second semiconductor layer is made of nitride III-V compound semiconductor, a metal electrode, from the viewpoint of obtaining a good ohmic contact property, C + surface of the first semiconductor layer it is desirable that contact to C- plane than. これは、金属電極を覆うように第1の半導体層を成長させる際に、この第1の半導体層のC−面が金属電極とコンタクトする方がその成長温度でこの第1の半導体層と金属電極との界面で合金化が起きやすいためである。 This, when growing the first semiconductor layer so as to cover the metal electrode, the first semiconductor layer and the metal Write C- surface of the first semiconductor layer is in contact with the metal electrode at the growth temperature at the interface between the electrode because the alloying occurs easily.

半導体発光素子の最大寸法は、必要に応じて決めることができるが、一般的には例えば1mm以下あるいは例えば300μm以下あるいは例えば100μm以下、好適には50μm以下、典型的には30μm以下、より典型的には25μm以下である。 Maximum dimension of the semiconductor light emitting device, can be determined as needed, typically for example 1mm or less or for example 300μm or less or, for example 100μm or less, preferably 50μm or less, typically 30μm or less, more typically in is 25μm or less. 半導体発光素子は、典型的には発光ダイオードであるが、これに限定されるものではない。 The semiconductor light-emitting device is typically a light emitting diode, but is not limited thereto.

発光層は、典型的には、井戸層と障壁層とが交互に積層された多重量子井戸(MQW)構造を有する。 Emitting layer typically has a multiple quantum well (MQW) structure in which well layers and barrier layers are alternately laminated. このMQW構造を有する発光層における井戸層密度はその厚さ方向に一定であってもよいが、半導体発光素子の動作電流密度の増加に伴う発光波長の大きなシフトを抑制し、しかも一層広範囲の輝度制御を行うことができるようにする観点からは、第1の半導体層がn型、第2の半導体層がp型である場合、この発光層の第1の半導体層側の井戸層密度をd 1 、第2の半導体層側の井戸層密度をd 2としたとき、d 1 <d 2を満足するように発光層における井戸層を配置する。 Well layer density in the light-emitting layer having the MQW structure may be constant in the thickness direction, but prevents large shift of emission wavelength caused by the increase in operating current density of the semiconductor light emitting element, yet more extensive brightness from the viewpoint to be able to perform the control, the first semiconductor layer is n-type, if the second semiconductor layer is a p-type, the well layer density of the first semiconductor layer side of the luminescent layer d 1, the well layer density of the second semiconductor layer side when the d 2, placing the well layers in the light emitting layer so as to satisfy d 1 <d 2. このように発光層における井戸層密度を異ならせるためには、例えば、井戸層の厚さを一定とし、障壁層の厚さを異ならせる(具体的には、発光層における第2の半導体層側の障壁層の厚さを、第1の半導体層側の障壁層の厚さよりも小さくする)のが好ましいが、これに限定されるものではなく、障壁層の厚さを一定とし、井戸層の厚さを異ならせる(具体的には、発光層における第2の半導体層側の井戸層の厚さを、第1の半導体層側の井戸層の厚さよりも大きくする)ようにしてよいし、井戸層の厚さおよび障壁層の厚さの両方を異ならせてもよい。 To this way different well layer density in the light emitting layer, for example, the thickness of the well layer is constant, the (specifically varying the thickness of the barrier layer, the second semiconductor layer side in the light emitting layer of the thickness of the barrier layer, the first smaller than the thickness of the semiconductor layer side of the barrier layer) to but preferably, it is not limited thereto, and a constant thickness of the barrier layer, the well layer varying the thickness (specifically, the thickness of the second semiconductor layer side of the well layer in the light-emitting layer, greatly than the thickness of the first semiconductor layer side of the well layer) may be as, both the thickness of the well layer thickness and barrier layer may have different.

ここで、井戸層密度d 1および井戸層密度d 2は以下のように定義する。 Here, the well layer density d 1 and the well layer density d 2 is defined as follows. すなわち、総厚t 0の発光層を厚さ方向に2つに分割したとき、第1の半導体層側の発光層の領域である第1領域の厚さをt 1 、第2の半導体層側の発光層の領域である第2領域の厚さをt 2とする。 That is, when divided into two light-emitting layers having a total thickness of t 0 in the thickness direction, t 1 the thickness of the first region is a region of the first semiconductor layer side of the light-emitting layer, the second semiconductor layer side the thickness of the second region is a region of the light emitting layer and t 2. ただし、t 0 =t 1 +t 2である。 However, it is t 0 = t 1 + t 2 . また、第1領域に含まれる井戸層の数をWL 1 (正数であり、整数には限定されない)、第2領域に含まれる井戸層の数をWL 2 (正数であり、整数には限定されず、井戸層の総数WL=WL 1 +WL 2 )とする。 Further, the number of well layers included in the first region WL 1 (a positive number, the integer not limited to), the number of well layers included in the second region is WL 2 (positive, the integer limited not, the total number of the well layer WL = WL 1 + WL 2) to. なお、第1領域と第2領域とに跨がって1つの井戸層(厚さt IF )が存在する場合には、第1領域内のみに含まれる井戸層の数をWL' 1 、第2領域内のみに含まれる井戸層の数をWL' 2とし、第1領域と第2領域とに跨がった井戸層における第1領域に含まれる厚さを厚さt IF-1 、第2領域に含まれる厚さを厚さt IF-2 (t IF =t IF-1 +t IF-2 )としたとき、 In the case where one of the well layer straddling the first region and the second region (thickness t IF) is present, the number of well layers included only in the first region WL '1, the the number of well layers included only two regions and WL '2, the thickness t IF-1 a thickness comprised in the first region in the first region and the straddle wants well layer and a second region, the when a thickness included in the second region the thickness t IF-2 (t IF = t IF-1 + t IF-2),
WL 1 =WL' 1 +ΔWL 1 WL 1 = WL '1 + ΔWL 1
WL 2 =WL' 2 +ΔWL 2 WL 2 = WL '2 + ΔWL 2
である。 It is. ただし、 However,
ΔWL 1 +ΔWL 2 =1 ΔWL 1 + ΔWL 2 = 1
であり、 It is in,
WL=WL 1 +WL 2 WL = WL 1 + WL 2
=WL' 1 +WL' 2 +1 = WL '1 + WL' 2 +1
ΔWL 1 =t IF-1 /t IF ΔWL 1 = t IF-1 / t IF
ΔWL 2 =t IF-2 /t IF ΔWL 2 = t IF-2 / t IF
である。 It is.

そして、井戸層密度d 1および井戸層密度d 2は以下の式から求めることができる。 Then, the well layer density d 1 and the well layer density d 2 can be determined from the following equation. ただし、k≡(t 0 /WL)である。 However, it is k≡ (t 0 / WL).
1 =(WL 1 /WL)/(t 1 /t 0 d 1 = (WL 1 / WL ) / (t 1 / t 0)
=k(WL 1 /t 1 ) (1) = K (WL 1 / t 1 ) (1)
2 =(WL 2 /WL)/(t 2 /t 0 d 2 = (WL 2 / WL ) / (t 2 / t 0)
=k(WL 2 /t 2 ) (2) = K (WL 2 / t 2 ) (2)

ここで、発光層における第1の半導体層側の界面から厚さ(2t 0 /3)までの第1領域内の井戸層密度をd 1 、第2の半導体層側の界面から厚さ(t 0 /3)までの第2領域内の井戸層密度をd 2としたとき、d 1 <d 2を満足するように発光層における井戸層が配置されている構成とすることができ、あるいは、発光層における第1の半導体層側の界面から厚さ(t 0 /2)までの第1領域内の井戸層密度をd 1 、第2の半導体層側の界面から厚さ(t 0 /2)までの第2領域内の井戸層密度をd 2としたとき、d 1 <d 2を満足するように発光層における井戸層が配置されている構成とすることができ、あるいは、発光層における第1の半導体層側の界面から厚さ(t 0 /3)までの第1領域内の井戸層密度をd 1 、第2の半導体層側の The thickness from the interface of the first semiconductor layer side of the light-emitting layer of (2t 0/3) d 1 of the well layer density of the first region to the thickness from the interface of the second semiconductor layer side (t 0/3) the well layer density of the second region up to when the d 2, can be configured to the well layer in the light emitting layer is arranged so as to satisfy the d 1 <d 2, or, the thickness from the interface of the first semiconductor layer side of the light-emitting layer (t 0/2) of the well layer density in the first area to d 1, the thickness from the interface of the second semiconductor layer side (t 0/2 ) well layer density of the second region up to when the d 2, can be configured to the well layer in the light emitting layer is arranged so as to satisfy the d 1 <d 2, or in the light-emitting layer the first semiconductor layer side of the thick from the interface (t 0/3) the well layer density in the first area to d 1, the second semiconductor layer side 面から厚さ(2t 0 /3)までの第2領域内の井戸層密度をd 2としたとき、d 1 <d 2を満足するように発光層における井戸層が配置されている構成とすることができる。 When the well layer density of the second region to a thickness from the surface (2t 0/3) was d 2, a structure in which well layers in the light emitting layer is arranged so as to satisfy the d 1 <d 2 be able to. ここで、1<d 2 /d 1 ≦20、好ましくは1.2≦d 2 /d 1 ≦10、より好ましくは1.5≦d 2 /d 1 ≦5を満足するように、発光層における井戸層が配置されていることが望ましい。 Here, 1 <d 2 / d 1 ≦ 20, preferably 1.2 ≦ d 2 / d 1 ≦ 10, as more preferably satisfies 1.5 ≦ d 2 / d 1 ≦ 5, in a light emitting layer it is desirable that the well layer is located. 発光層における井戸層の数(WL)は、2以上、好ましくは4以上である。 The number of well layers in the light-emitting layer (WL) is 2 or more, preferably 4 or more.

上述のような発光層を有する半導体発光素子においては、動作電流密度を30A/cm 2としたときの発光層の発光波長をλ 2 (nm)、動作電流密度を300A/cm 2としたときの発光層の発光波長をλ 3 (nm)としたとき、 In the semiconductor device having a light-emitting layer as described above, 2 the emission wavelength of the light-emitting layer when the operating current density 30A / cm 2 λ (nm) , when the operating current density was set to 300A / cm 2 when the emission wavelength of the light-emitting layer was set to λ 3 (nm),
500(nm)≦λ 2 ≦550(nm) 500 (nm) ≦ λ 2 ≦ 550 (nm)
0≦|λ 2 −λ 3 |≦5(nm) 0 ≦ | λ 2 -λ 3 | ≦ 5 (nm)
を満足することが望ましく、あるいは、動作電流密度を1A/cm 2としたときの発光層の発光波長をλ 1 (nm)、動作電流密度を30A/cm 2としたときの発光層の発光波長をλ 2 (nm)、動作電流密度を300A/cm 2としたときの発光層の発光波長をλ 3 (nm)としたとき、 It is desirable to satisfy the or an emission wavelength of the light emitting layer when the operating current density 1A / cm 2 λ 1 (nm ), emission wavelength of the light emitting layer when the operating current density was 30A / cm 2 the λ 2 (nm), when the emission wavelength of the light emitting layer when the operating current density 300A / cm 2 was λ 3 (nm),
500(nm)≦λ 2 ≦550(nm) 500 (nm) ≦ λ 2 ≦ 550 (nm)
0≦|λ 1 −λ 2 |≦10(nm) 0 ≦ | λ 1 -λ 2 | ≦ 10 (nm)
0≦|λ 2 −λ 3 |≦5(nm) 0 ≦ | λ 2 -λ 3 | ≦ 5 (nm)
を満足することが望ましい。 It is desirable to satisfy the. なお、この半導体発光素子の動作電流密度とは、動作電流値を発光層面積(接合領域の面積)で除した値である。 Note that the operating current density of the semiconductor light emitting element, a value obtained by dividing the operating current value in the light emitting layer area (area of ​​junction region).

あるいは、上述のような発光層を有する半導体発光素子において、動作電流密度を30A/cm 2としたときの発光層の発光波長をλ 2 (nm)、動作電流密度を300A/cm 2としたときの発光層の発光波長をλ 3 (nm)としたとき、 Alternatively, in the semiconductor light emitting device having a light-emitting layer as described above, 2 the emission wavelength of the light-emitting layer when the operating current density 30A / cm 2 λ (nm) , when the operating current density was set to 300A / cm 2 when the emission wavelength of the light-emitting layer was set to λ 3 (nm) of,
430(nm)≦λ 2 ≦480(nm) 430 (nm) ≦ λ 2 ≦ 480 (nm)
0≦|λ 2 −λ 3 |≦2(nm) 0 ≦ | λ 2 -λ 3 | ≦ 2 (nm)
を満足することが望ましく、あるいは、動作電流密度を1A/cm 2としたときの発光層の発光波長をλ 1 (nm)、動作電流密度を30A/cm 2としたときの発光層の発光波長をλ 2 (nm)、動作電流密度を300A/cm 2としたときの発光層の発光波長をλ 3 (nm)としたとき、 It is desirable to satisfy the or an emission wavelength of the light emitting layer when the operating current density 1A / cm 2 λ 1 (nm ), emission wavelength of the light emitting layer when the operating current density was 30A / cm 2 the λ 2 (nm), when the emission wavelength of the light emitting layer when the operating current density 300A / cm 2 was λ 3 (nm),
430(nm)≦λ 2 ≦480(nm) 430 (nm) ≦ λ 2 ≦ 480 (nm)
0≦|λ 1 −λ 2 |≦5(nm) 0 ≦ | λ 1 -λ 2 | ≦ 5 (nm)
0≦|λ 2 −λ 3 |≦2(nm) 0 ≦ | λ 2 -λ 3 | ≦ 2 (nm)
を満足することが望ましい。 It is desirable to satisfy the.
この第1の発明による半導体発光素子は各種の装置または機器(バックライト、ディスプレイ、照明装置、電子機器など)に用いることができる。 The first semiconductor light emitting device according to the invention is various devices or equipment (backlight, display, lighting equipment, electronic equipment, etc.) can be used for.

第2の発明は、 The second aspect of the present invention,
第1の導電型の第1の半導体層と第2の導電型の第2の半導体層との間に発光層を挟んだ構造を有し、上記第1の半導体層に金属電極がコンタクトしている半導体発光素子の製造方法において、 It has a sandwiched a light emitting layer between a first conductive type first semiconductor layer and the second semiconductor layer of a second conductivity type, a metal electrode on the first semiconductor layer is in contact the method for manufacturing a semiconductor light emitting device are,
基板上に第1の導電型の第3の半導体層を成長させる工程と、 Growing a first third semiconductor layer of conductivity type on a substrate,
上記第3の半導体層上に上記金属電極を形成する工程と、 A step of forming the metal electrode on the third semiconductor layer,
上記金属電極を覆うように上記第1の半導体層を成長させる工程と、 A step of growing the first semiconductor layer so as to cover the metal electrode,
上記第1の半導体層上に上記発光層および上記第2の半導体層を順次成長させる工程とを有する ことを特徴とするものである。 Is characterized in that a step of sequentially growing the light emitting layer and the second semiconductor layer on the first semiconductor layer.

典型的には、第3の半導体層から基板を剥離した後、第3の半導体層を裏面側からエッチングまたは研磨することにより金属電極を露出させる工程を有するが、これに限定されるものではない。 Typically, after separating the substrate from the third semiconductor layer has a step of exposing the metal electrodes by the third semiconductor layer is etched or polished from the back side, it is not limited thereto . また、例えば、第1の半導体層を成長させる際に、第1の成長温度で第1の半導体層を成長させて金属電極を覆った後、第1の成長温度よりも高い第2の成長温度で第1の半導体層を成長させるようにしてもよい。 Further, for example, when growing the first semiconductor layer, after covering the first of the first semiconductor layer grown metal electrodes at a growth temperature higher than the first growth temperature second growth temperature in may be caused to grow the first semiconductor layer. 第3の半導体層上に誘電体膜および金属電極を順次形成し、その上に第1の半導体層を成長させるようにしてもよく、第3の半導体層上に第1の誘電体膜、第1の電極および第2の誘電体膜を順次形成し、その上に第1の半導体層を成長させるようにしてもよい。 A dielectric film and a metal electrode are sequentially formed on the third semiconductor layer, may be allowed to grow a first semiconductor layer thereon, a first dielectric film on the third semiconductor layer, the the first electrode and the second dielectric layer were sequentially formed, may be growing a first semiconductor layer thereon. この場合、第1の半導体層と金属電極との間の誘電体膜により発光層からの光を反射させることができる。 In this case, it is possible to reflect light from the light-emitting layer by a dielectric film between the first semiconductor layer and the metal electrode. また、第3の半導体層と金属電極との間の第1の誘電体膜により、第3の半導体層と金属電極とが直接接触するのを防止することができるため、第1の半導体層を成長させる際に、触媒効果により金属電極の下地の第3の半導体層が気相エッチングで削られるのを防止することができる。 Further, the first dielectric film between the third semiconductor layer and a metal electrode, since the third semiconductor layer and a metal electrode can be prevented from directly contacting the first semiconductor layer when growing, the third semiconductor layer of the underlying metal electrode by catalytic effect can be prevented from being cut in the gas phase etching. これらの誘電体膜としては例えばSiO 2膜やSiN膜などを用いることができる。 These dielectric films can be used, for example SiO 2 film or SiN film. 第1の誘電体膜は、基板裏面側から第1の電極を露出させる工程の際にエッチングなどにより除去される。 The first dielectric film is removed by etching or the like during the step of exposing the first electrode from the substrate rear surface side.

基板としては種々のものを用いることができるが、具体的には、例えば、サファイア(C面、A面、R面などを含み、これらの面からオフした面のものも含む)、SiC(6H、4H、3Cを含む)、Si、ZnS、ZnO、LiMgO、GaAs、スピネル(MgAl 24 、ScAlMgO 4 )、ガーネット、CrN(例えば、CrN(111))などからなる基板を用いることができ、好適には、これらの材料からなる六方晶基板または立方晶基板、より好適には六方晶基板を用いる。 As the substrate may be used various ones, and specifically, for example, sapphire (C plane, A plane, and the like R surfaces, including those plane offset from these planes), SiC (6H , 4H, including 3C), Si, ZnS, ZnO , LiMgO, GaAs, spinel (MgAl 2 O 4, ScAlMgO 4 ), garnet, CrN (e.g., CrN (111) can be a substrate made of) preferably, the hexagonal substrate or cubic substrate made of these materials, and more preferably used hexagonal substrate.
第1〜第3の半導体層および活性層の成長方法としては、例えば、有機金属化学気相成長(MOCVD)、ハイドライド気相エピタキシャル成長あるいはハライド気相エピタキシャル成長(HVPE)、分子線エピタキシー(MBE)などの各種のエピタキシャル成長法を用いることができるが、これに限定されるものではない。 The growth method of the first to third semiconductor layer and the active layer, for example, metal organic chemical vapor deposition (MOCVD), hydride vapor phase epitaxy or halide vapor phase epitaxy (HVPE), such as molecular beam epitaxy (MBE) Although it is possible to use various epitaxial growth methods, but is not limited thereto.
第2の発明においては、上記以外のことについては、その性質に反しない限り、第1の発明に関連して説明したことが成立する。 In the second invention, except for those described above, unless contrary to the nature thereof, that has been described in connection with the first aspect of the present invention is established.

第3の発明は、 A third aspect of the invention is,
赤色発光の半導体発光素子、緑色発光の半導体発光素子および青色発光の半導体発光素子をそれぞれ複数個配列したバックライトにおいて、 Red light emission of the semiconductor light emitting element, the green light-emitting semiconductor light emitting device and backlight the semiconductor light-emitting element of blue emission were respectively plural sequences,
上記赤色発光の半導体発光素子、上記緑色発光の半導体発光素子および上記青色発光の半導体発光素子のうちの少なくとも一つの半導体発光素子が、 The semiconductor light emitting element of the red light emission, at least one semiconductor light-emitting element of the semiconductor light emitting element and the semiconductor light emitting element of the blue emission of the green light,
第1の導電型の第1の半導体層と第2の導電型の第2の半導体層との間に発光層を挟んだ構造を有し、上記第1の半導体層に金属電極がコンタクトしている半導体発光素子において、 It has a sandwiched a light emitting layer between a first conductive type first semiconductor layer and the second semiconductor layer of a second conductivity type, a metal electrode on the first semiconductor layer is in contact in the semiconductor light-emitting device it is,
上記金属電極が上記第1の半導体層に埋め込まれているものである ことを特徴とするものである。 The metal electrode is characterized in that those that are embedded in the first semiconductor layer.

第4の発明は、 A fourth aspect of the present invention,
赤色発光の半導体発光素子、緑色発光の半導体発光素子および青色発光の半導体発光素子をそれぞれ複数個配列したディスプレイにおいて、 Red light emission of the semiconductor light emitting element, in displays of the semiconductor light emitting element of the semiconductor light emitting element and the blue light emitting green light were respectively plural sequences,
上記赤色発光の半導体発光素子、上記緑色発光の半導体発光素子および上記青色発光の半導体発光素子のうちの少なくとも一つの半導体発光素子が、 The semiconductor light emitting element of the red light emission, at least one semiconductor light-emitting element of the semiconductor light emitting element and the semiconductor light emitting element of the blue emission of the green light,
上記赤色発光の半導体発光素子、上記緑色発光の半導体発光素子および上記青色発光の半導体発光素子のうちの少なくとも一つの半導体発光素子が、 The semiconductor light emitting element of the red light emission, at least one semiconductor light-emitting element of the semiconductor light emitting element and the semiconductor light emitting element of the blue emission of the green light,
第1の導電型の第1の半導体層と第2の導電型の第2の半導体層との間に発光層を挟んだ構造を有し、上記第1の半導体層に金属電極がコンタクトしている半導体発光素子において、 It has a sandwiched a light emitting layer between a first conductive type first semiconductor layer and the second semiconductor layer of a second conductivity type, a metal electrode on the first semiconductor layer is in contact in the semiconductor light-emitting device it is,
上記金属電極が上記第1の半導体層に埋め込まれているものである ことを特徴とするものである。 The metal electrode is characterized in that those that are embedded in the first semiconductor layer.

第5の発明は、 A fifth aspect of the present invention,
一つまたは複数の半導体発光素子を有する電子機器において、 An electronic device having one or more semiconductor light emitting element,
少なくとも一つの上記半導体発光素子が、 At least one of the semiconductor light emitting element,
第1の導電型の第1の半導体層と第2の導電型の第2の半導体層との間に発光層を挟んだ構造を有し、上記第1の半導体層に金属電極がコンタクトしている半導体発光素子において、 It has a sandwiched a light emitting layer between a first conductive type first semiconductor layer and the second semiconductor layer of a second conductivity type, a metal electrode on the first semiconductor layer is in contact in the semiconductor light-emitting device it is,
上記金属電極が上記第1の半導体層に埋め込まれているものである ことを特徴とするものである。 The metal electrode is characterized in that those that are embedded in the first semiconductor layer.
第3〜第5の発明においては、赤色発光の半導体発光素子、緑色発光の半導体発光素子および青色発光の半導体発光素子としては、例えば、窒化物系III−V族化合物半導体を用いたものを用いることができる。 In the third to fifth invention, a semiconductor light emitting element emitting red light, the semiconductor light emitting element of the semiconductor light emitting element and the blue light emitting green light, for example, used after using nitride III-V compound semiconductor be able to. 赤色発光の半導体発光素子としては、例えば、AlGaInP系半導体を用いたものを用いることもできる。 As the semiconductor light emitting element emitting red light, for example, may be used after using the AlGaInP-based semiconductor.

この電子機器は、液晶ディスプレイのバックライト、表示、照明その他の目的で少なくとも一つの半導体発光素子(発光ダイオードなど)を有するものであれば、基本的にはどのようなものであってもよく、携帯型のものと据え置き型のものとの双方を含み、具体例を挙げると、携帯電話、モバイル機器、ロボット、パーソナルコンピュータ、車載機器、各種家庭電気製品などである。 The electronic apparatus, a backlight for a liquid crystal display, display, as long as it has at least one semiconductor light-emitting device (such as a light emitting diode) lighting other purposes, may be of any type basically, It includes both those of the portable ones and stationary, and the specific examples, mobile phones, mobile devices, robots, personal computers, in-vehicle equipment, and the like various types of household electrical appliances.
第3〜第6の発明においては、上記以外のことについては、その性質に反しない限り、第1の発明および第2の発明に関連して説明したことが成立する。 In the invention of the third to sixth, except for those described above, unless contrary to the nature thereof, that has been described in connection with the first and second inventions is established.

上述のように構成された第1〜第5の発明においては、金属電極が発光素子構造を形成する第1の半導体層に埋め込まれているため、従来のようにエッチングや研磨によって発光素子構造を形成する半導体層のコンタクト特性を劣化させることなく、第1の半導体層に金属電極を良好にコンタクトさせることができ、したがって金属電極のコンタクト抵抗を低減することができ、金属電極を高い光取り出し効率を実現するのに適したものとすることができ、金属電極による段差を解消することができる。 In the first to fifth invention constructed as described above, since the metal electrode is embedded in the first semiconductor layer to form a light emitting device structure, the light emitting device structure by etching or polishing as in the prior art without deteriorating the contact characteristics of the formed semiconductor layer, favorably can be contact with the metal electrode on the first semiconductor layer, thus it is possible to reduce the contact resistance of the metal electrodes, high light extraction efficiency of metal electrodes can be suitable to achieve, it is possible to eliminate a level difference due to the metal electrodes.

この発明によれば、第1の半導体層に対する金属電極のコンタクト抵抗の低減により動作電圧の低減を図ることができ、光取り出し効率の向上により発光効率の大幅な向上を図ることができ、しかも、製造が容易な半導体発光素子を得ることができ、そして、この動作電圧が低く、発光効率が高く、しかも製造が容易な半導体発光素子を用いて高性能のバックライト、ディスプレイ、電子機器などを実現することができる。 According to the present invention, reduction of the contact resistance of the metal electrode makes it possible to reduce the operating voltage for the first semiconductor layer, the improvement in the light extraction efficiency can be achieved significant improvement in luminous efficiency, moreover, production can be obtained easily semiconductor light emitting device, and a low operating voltage, high luminous efficiency, yet high-performance backlight using readily semiconductor light-emitting device is manufactured, a display, and electronic equipment implemented can do.

以下、この発明の実施形態について図面を参照しながら説明する。 It will be described below with reference to the accompanying drawings, embodiments of the present invention. なお、第1〜第6の実施形態の図1〜図15において、同一または対応する部分には同一の符号を付す。 Note that, in FIGS. 1 to 15 of the first to sixth embodiments, the same or corresponding portions are denoted by the same reference numerals.
まず、この発明の第1の実施形態について説明する。 First, a description will be given of a first embodiment of the present invention.
図1および図2はこの第1の実施形態によるGaN系発光ダイオードを示す。 1 and 2 show a GaN-based light emitting diode according to the first embodiment. ここで、図1はこのGaN系発光ダイオードの断面図、図2はこのGaN系発光ダイオードの底面図である。 Here, FIG. 1 is a sectional view of the GaN-based light-emitting diode, Figure 2 is a bottom view of the GaN-based light-emitting diode.
図1および図2に示すように、このGaN系発光ダイオードにおいては、n型GaN層11、その上のn型GaN層12、その上の例えば多重量子井戸(MQW)構造の発光層13およびその上のp型GaN層14により発光ダイオード構造が形成されている。 As shown in FIGS. 1 and 2, in this GaN-based light emitting diodes, n-type GaN layer 11, n-type GaN layer 12 thereon, and the light-emitting layer 13, for example, a multiple quantum well (MQW) structure thereon that emitting diode structure is formed by p-type GaN layer 14 above. n型GaN層11およびn型GaN層12には、n型不純物として例えばSiがドープされている。 The n-type GaN layer 11 and the n-type GaN layer 12 is, for example, Si as an n-type impurity is doped. p型GaN層14には、p型不純物として例えばMgがドープされている。 The p-type GaN layer 14, for example, Mg as a p-type impurity is doped. これらのn型GaN層11、n型GaN層12、発光層13およびp型GaN層14は全体として例えば円形の平面形状を有する。 These n-type GaN layer 11, n-type GaN layer 12, light emitting layer 13 and the p-type GaN layer 14 has an overall as for example, a circular planar shape. この場合、n型GaN層12、発光層13およびp型GaN層14は円柱形状を有する。 In this case, n-type GaN layer 12, light emitting layer 13 and the p-type GaN layer 14 has a cylindrical shape. また、n型GaN層11はテーパー形状を有し、その端面(側面)15はn型GaN層11の裏面(光取り出し面)に対して傾斜していて外部に光を取り出しやすくなっている。 Further, n-type GaN layer 11 has a tapered shape, has its end face (side surface) 15 is easy to take out the light to the outside inclined with respect to the back surface of the n-type GaN layer 11 (light extraction surface). p型GaN層14上には、例えば円形のp側電極16が形成されている。 On the p-type GaN layer 14, for example, a circular p-side electrode 16 is formed. n型GaN層11の裏面側には、このn型GaN層11に埋め込まれて金属電極からなるn側電極17が形成されている。 On the back side of the n-type GaN layer 11, n-side electrode 17 made of a metal electrode is embedded in the n-type GaN layer 11 is formed. このn側電極17のn型GaN層11に埋め込まれていない方の面とn型GaN層11の裏面とは互いにほぼ同一平面上にある。 The back surface of the n-type GaN layer 11 embedded in non towards the surface and n-type GaN layer 11 of the n-side electrode 17 is substantially coplanar with one another. 光取り出し効率を向上させるために、このn側電極17はn型GaN層11の裏面の外周部に近い位置に形成されている。 In order to improve the light extraction efficiency, the n-side electrode 17 is formed at a position close to the outer peripheral portion of the back surface of the n-type GaN layer 11. 典型的な一例では、n型GaN層11、n型GaN層12、発光層13およびp型GaN層14はC軸配向しており、n側電極17はn型GaN層11のC−面とコンタクトしている。 In a typical example, n-type GaN layer 11, n-type GaN layer 12, light emitting layer 13 and the p-type GaN layer 14 are oriented C axis, n-side electrode 17 and C- surface of the n-type GaN layer 11 It is put in contact.

n側電極17は、後述のように、基板上にあらかじめn側電極17を形成しておき、その上にn型GaN層11を成長させて覆うことにより、このn型GaN層11に埋め込むことができる。 n-side electrode 17, as described below, formed in advance n-side electrode 17 on the substrate, by covering by growing an n-type GaN layer 11 thereon, be embedded in the n-type GaN layer 11 can. このn側電極17は、GaN系半導体層の高い成長温度(1000℃程度)に耐えられるように、例えば高融点金属であるRh(融点は1963℃)により形成するのが好ましい。 The n-side electrode 17, to withstand high growth temperature of the GaN semiconductor layer (about 1000 ° C.), (melting point 1963 ° C.) Rh for example, refractory metal preferably formed by. Rhは可視光に対する反射率が77〜80%と高く、したがってn側電極17を高反射電極に構成することができる。 Rh reflectance for visible light may be configured as high as 77-80%, thus the n-side electrode 17 to the high-reflection electrode. このn側電極17は、n型GaN層11を成長させる際に良好な結晶性が得られるように、一方向の幅を例えば2μm以下に選ぶのが好ましいが、これに限定されるものではない。 The n-side electrode 17, as good crystallinity when growing the n-type GaN layer 11 is obtained, it is preferred to choose a one-way wide example, 2μm or less, but is not limited thereto . この場合、このn側電極17は、例えば幅2μm、長さ5μmの円弧状の平面形状を有する。 In this case, the n-side electrode 17 has a width 2 [mu] m, an arcuate plane shape of the length 5 [mu] m. ただし、このn側電極17の平面形状は円弧状に限定されず、他の形状、例えば長方形であってもよい。 However, the planar shape of the n-side electrode 17 is not limited to an arc shape, it may be other shapes, for example rectangular.

n側電極17によって光取り出し面が一部遮光されるものの、このGaN系発光ダイオードにおいては、n側電極17が埋め込み電極であることに加えてn側電極17自体を高反射電極に構成することができることにより、発光層13からの光はn側電極17で反射されて方向が変化し、さらに端面15で反射されることによって外部に取り出される。 Although the light extraction surface by the n-side electrode 17 is partially shielded, in the GaN-based light-emitting diode, that in addition to the n-side electrode 17 is embedded electrode constituting the n-side electrode 17 itself highly reflective electrode the ability, light from the light-emitting layer 13 is reflected direction is changed by the n-side electrode 17, it is further extracted to the outside by being reflected at the end face 15. したがって、このn側電極17は、必ずしも面積を小さくすることなく形成することが可能であり、例えば図3A〜Cに示すような繰り返しパターンからなる平面形状を有するn側電極17を用いてもよい。 Thus, the n-side electrode 17 is always able to be formed without reducing the area, may be used n-side electrode 17 having a planar shape of a repeating pattern as shown in FIG 3A~C example .
図3Aはリング状の平面形状を有するn側電極17を示す。 3A shows an n-side electrode 17 having a ring-like planar shape. このn側電極17の幅は例えば1〜2μm程度であるが、これに限定されるものではない。 The width of the n-side electrode 17 is, for example, about 1~2μm, but not limited thereto.
図3Bはメッシュ状のn側電極17を示す。 Figure 3B shows a mesh n-side electrode 17. このn側電極17においては、ほぼ等間隔の同心円状に配置された複数のリング状の部分と、これらのリング状の部分を接続するように放射状に配置された複数の直線状の部分とによりメッシュが構成されている。 In this n-side electrode 17 includes a plurality of ring-shaped portion disposed at substantially regular intervals of concentric, by a plurality of straight segments arranged radially so as to connect these ring-like portions mesh is configured. このn側電極17の各部の幅は例えば1〜2μm程度であるが、これに限定されるものではない。 The width of each part of the n-side electrode 17 is, for example, about 1~2μm, but not limited thereto.
図3Cはドット状のn側電極17を示す。 Figure 3C shows a dot-shaped n-side electrode 17. このn側電極17においては、複数のドット状(円形)の電極がほぼ等間隔にグリッド状に配置されている。 In this n-side electrode 17, the electrodes of the plurality of dot-shaped (circular) are arranged at substantially equal intervals in a grid. この場合、n側電極17は、n型GaN層11の裏面のほぼ全域に形成されている。 In this case, n side electrode 17 is formed on substantially the entire back surface of the n-type GaN layer 11. 各n側電極17の直径は例えば1〜2μm程度であるが、これに限定されるものではない。 The diameter of each n-side electrode 17 is, for example, about 1 to 2 [mu] m, but is not limited thereto.
これらの図3A〜Cに示したn側電極17においては、光取り出し効率を損なわずに、電流注入をほぼ均一に行うことが可能である。 In the n-side electrode 17 shown in these figures 3A-C, without compromising the light-extraction efficiency, it is possible to perform the current injection substantially uniformly.

このGaN系発光ダイオードの各部の寸法、材料などの具体例を挙げると次のとおりである。 The dimensions of each part of the GaN-based light emitting diode, is as specific examples and following such materials. n型GaN層11の厚さは例えば5μm、n型GaN層13の厚さは例えば200nm、発光層12の厚さは例えば200nm、p型GaN層13の厚さは例えば200nmである。 The thickness of the thickness of the n-type GaN layer 11 is, for example, 5 [mu] m, a thickness of for example 200nm of n-type GaN layer 13, for example 200nm thickness of the light-emitting layer 12, p-type GaN layer 13 is 200nm, for example. 発光層12は、例えば、InGaN井戸層とGaN障壁層とからなるMQW構造を有し、InGaN井戸層のIn組成は、このGaN系発光ダイオードが青色発光である場合は例えば0.17、緑色発光である場合は例えば0.25である。 Emitting layer 12 has, for example, a MQW structure composed of an InGaN well layer and a GaN barrier layer, In composition of the InGaN well layer, the GaN-based light emitting diode, for example, 0.17 in the case of blue-emitting, green-emitting If it is 0.25, for example. n型GaN層11に代えて、例えばn型InGaN層、n型AlGaN層およびn型GaN層を適宜組み合わせた積層構造とすることも可能である。 Instead of the n-type GaN layer 11, for example, n-type InGaN layer, it can be an n-type AlGaN layer and the n-type GaN layer are appropriately combined laminate structure. また、p型GaN層13に代えて、例えばp型InGaN層、p型AlGaN層およびp型GaN層を適宜組み合わせた積層構造とすることも可能であり、この場合、好適には、p側電極16とコンタクトする部分はp型GaN層またはp型InGaN層とされる。 In place of the p-type GaN layer 13, for example, p-type InGaN layer, it is also possible to the p-type AlGaN layer and a p-type GaN layer are appropriately combined laminate structure, in this case, preferably, p-side electrode 16 and the contact part is a p-type GaN layer or p-type InGaN layer. 発光ダイオード構造の最大径(n型GaN層11の裏面の最大径)は例えば20μm程度である。 Emission (maximum diameter of the back surface of the n-type GaN layer 11) diodes maximum diameter of the structure is, for example, 20μm approximately. p側電極16は例えばNi/Ag/Au構造の金属多層膜からなり、Ni膜の厚さは例えば50nm、Ag膜の厚さは例えば50nm、Au膜の厚さは例えば2000nmである。 p-side electrode 16 is made of a metal multilayer film such Ni / Ag / Au structure, the thickness of the thickness is for example 50 nm, Au film with a thickness of the Ni film, for example 50 nm, Ag film is 2000nm, for example. p側電極16は、Ni/Au膜やAg/Au膜などからなるものであってもよい。 p-side electrode 16 may be made of such Ni / Au film or Ag / Au film. n側電極17は例えばRh膜からなり、その厚さは例えば0.2μmである。 n-side electrode 17 is made of, for example, Rh film, a thickness of 0.2μm, for example.

このGaN系発光ダイオードにおいては、動作時に発光層13から発生する光は、端面15で反射されてn型GaN層11の裏面から外部に取り出され、あるいは、n側電極17および端面15で順次反射されて外部に取り出され、あるいは、直接n型GaN層11の裏面に向かってそのまま外部に取り出される。 In the GaN-based light-emitting diode, light generated from the light-emitting layer 13 during operation is removed from the back surface of the n-type GaN layer 11 is reflected by the end face 15 to the outside, or sequentially reflected by the n-side electrode 17 and the end 15 is taken out to the outside is, or is directly toward the backside of the direct n-type GaN layer 11 taken out. この場合、上述のようにn側電極17が埋め込み電極で、かつ高反射電極であることにより光取り出し効率の向上が図られているため、このGaN系発光ダイオードから外部に取り出される光の量を大きくすることができる。 In this case, the n-side electrode 17 is embedded electrode as described above, and since the improvement of the light extraction efficiency by a high-reflection electrode is achieved, the amount of light extracted from the GaN-based light emitting diode to the outside it can be increased.

次に、このGaN系発光ダイオードの製造方法について説明する。 Next, a method for manufacturing the GaN-based light-emitting diode.
図4Aに示すように、まず、例えば主面がC面のサファイア基板18を用意し、サーマルクリーニングを行うことなどによりその表面を清浄化した後、このサファイア基板18上に、例えば有機金属化学気相成長(MOCVD)法により、まず例えば500℃程度の低温で例えばGaNバッファ層(図示せず)を成長させ、その後1000℃程度まで昇温して結晶化させてから、その上にn型不純物として例えばSiがドープされたn型GaN層19を成長させる。 As shown in FIG. 4A, first, for example the main surface is prepared sapphire substrate 18 of the C surface, after the surface was cleaned, such as by performing a thermal cleaning, on the sapphire substrate 18, for example, metal organic chemical vapor by phase deposition (MOCVD), is first example grow cold, for example, GaN buffer layer of about 500 ° C. (not shown), were allowed to then warm to crystallize up to about 1000 ° C., n-type impurity thereon and to, for example, Si is grown a n-type GaN layer 19 doped. このn型GaN層19の厚さは特に限定されないが、例えば2μm程度とする。 This thickness of the n-type GaN layer 19 is not particularly limited, for example, 2μm about. このn型GaN層19は、平坦な表面を有するように成長させることができる。 The n-type GaN layer 19 may be grown so as to have a flat surface.

次に、n型GaN層19上にリソグラフィーにより所定形状のレジストパターン(図示せず)を形成し、さらに基板全面に、例えば真空蒸着法やスパッタリング法などによりRh膜を形成した後、このレジストパターンをその上に形成されたRh膜とともに除去する(リフトオフ)。 Then, by lithography on the n-type GaN layer 19 to form a resist pattern (not shown) of a predetermined shape, further the whole surface of the substrate, for example, after forming a Rh film by vacuum evaporation or sputtering, the resist pattern It is removed together with the Rh film formed thereon (lift-off). これによって、n型GaN層19上にRhからなるn側電極17を形成する。 Thus, an n-side electrode 17 made of Rh on the n-type GaN layer 19.

次に、図4Bに示すように、n側電極17が形成されたn型GaN層19上に、例えばMOCVD法により、n型不純物としてSiがドープされたn型GaN層11を成長させる。 Next, as shown in FIG. 4B, on the n-side electrode 17 is n-type GaN layer formed 19, for example, by MOCVD, Si as an n-type impurity is grown a n-type GaN layer 11 doped. この際、n側電極17上にはn型GaN層11が直接成長しないが、n側電極17が成長マスクとなりn型GaN層11が横方向成長することにより、このn型GaN層11が成長するに連れてn側電極17を覆い始め、やがてこのn側電極17を完全に覆い尽くし、連続膜となる。 In this case, although the n-type GaN layer 11 on the n-side electrode 17 does not grow directly, by n-type GaN layer 11 n-side electrode 17 serves as the growth mask growing laterally, the n-type GaN layer 11 is grown brought begun to cover the n-side electrode 17 to, eventually blanketing the n-side electrode 17 completely, a continuous film. 例えば、n側電極17の幅が2μmの場合、n型GaN層11を例えば厚さ5μm程度成長させることでn側電極17を完全に覆うことができる。 For example, when the width of the n-side electrode 17 is 2 [mu] m, the n-side electrode 17 by causing the n-type GaN layer 11 a thickness of 5μm about growth can completely cover. この場合、典型的な一例では、n型GaN層11はC軸方位で成長し、このn型GaN層11のC−面がn側電極17とコンタクトするようにする。 In this case, in a typical example, n-type GaN layer 11 is grown in the C axis orientation, C-surface of the n-type GaN layer 11 so as to contact the n-side electrode 17. こうすることで、この成長温度においてn型GaN層11とn側電極17との界面で合金化が起きやすく、n側電極17の良好なオーミックコンタクト特性を得ることができる。 In this way, alloying at the interface between the n-type GaN layer 11 and the n-side electrode 17 is likely to occur at this growth temperature, it is possible to obtain a good ohmic contact characteristics of the n-side electrode 17.

こうしてn側電極17をn型GaN層11で完全に覆った後、引き続いて、図4Cに示すように、n型不純物として例えばSiがドープされたn型GaN層12、発光層13およびp型不純物として例えばMgがドープされたp型GaN層14を順次成長させる。 Thus after an n-side electrode 17 completely covered with the n-type GaN layer 11, and subsequently, as shown in FIG. 4C, the n-type GaN layer 12, for example Si as n-type impurity is doped, the light emitting layer 13 and p-type as example Mg impurities are successively grown p-type GaN layer 14 doped. ここで、n型GaN層11およびn型GaN層12は例えば1020℃程度の温度で成長させ、発光層13は例えば600〜800℃程度の温度で成長させ、p型GaN層14は例えば800〜900℃程度の温度で成長させるが、これに限定されるものではない。 Here, n-type GaN layer 11 and the n-type GaN layer 12 is grown at a temperature of, for example, about 1020 ° C., the light emitting layer 13 is grown at a temperature of, for example, about 600 to 800 ° C., p-type GaN layer 14 is, for example, 800 It is grown at 900 ° C. temperature of about, but not limited thereto. また、n型GaN層11およびn型GaN層12は例えば水素ガス雰囲気中で成長させ、発光層13は例えば窒素ガス雰囲気中で成長させ、p型GaN層14は例えば水素ガス雰囲気中で成長させるが、これに限定されるものではない。 Further, n-type GaN layer 11 and the n-type GaN layer 12 is grown in for example, a hydrogen gas atmosphere, the light-emitting layer 13 is grown, for example, nitrogen gas atmosphere, p-type GaN layer 14 are grown in e.g., hydrogen gas atmosphere but, the present invention is not limited to this.

上記のGaN系半導体層の成長原料は、例えば、Gaの原料としてはトリメチルガリウム((CH 33 Ga、TMG)、Alの原料としてはトリメチルアルミニウム((CH 33 Al、TMA)、Inの原料としてはトリメチルインジウム((CH 33 In、TMI)を、Nの原料としてはアンモニア(NH 3 )を用いる。 Growth material of the GaN-based semiconductor layer, for example, trimethyl gallium as the raw material for Ga ((CH 3) 3 Ga , TMG), trimethyl aluminum as a raw material for Al ((CH 3) 3 Al , TMA), In the raw materials trimethylindium ((CH 3) 3 in, TMI), as a raw material for N using ammonia (NH 3). ドーパントについては、n型ドーパントとしては例えばシラン(SiH 4 )を、p型ドーパントとしては例えばビス(メチルシクロペンタジエニル)マグネシウム((CH 3542 Mg)あるいはビス(シクロペンタジエニル)マグネシウム((C 552 Mg)を用いる。 The dopant, the n-type as the dopant for example silane (SiH 4), as the p-type dopant such as bis (methylcyclopentadienyl) magnesium ((CH 3 C 5 H 4 ) 2 Mg) or bis (Shikuropentaji used enyl) magnesium ((C 5 H 5) 2 Mg).

次に、上述のようにしてGaN系半導体層を成長させたサファイア基板18をMOCVD装置から取り出す。 Next, take out the sapphire substrate 18 was grown GaN-based semiconductor layer as described above from the MOCVD apparatus.
次に、基板表面にリソグラフィーにより所定の円形のレジストパターン(図示せず)を形成し、さらに基板全面に例えば真空蒸着法により例えばNi膜、Ag膜およびAu膜を順次形成した後、このレジストパターンをその上に形成されたNi膜、Ag膜およびAu膜とともに除去する(リフトオフ)。 Then, by lithography on the substrate surface to form a predetermined circular resist pattern (not shown), further the entire substrate surface, for example, a vacuum deposition method, for example, by Ni film, after sequentially forming an Ag film and Au film, the resist pattern the Ni film formed thereon, is removed together with the Ag film and Au film (lift-off). これによって、図5に示すように、p型GaN層14上にNi/Ag/Au構造の円形のp側電極16を形成する。 Thus, as shown in FIG. 5, a circular p-side electrode 16 of Ni / Ag / Au structure on the p-type GaN layer 14.

次に、図5Bに示すように、p側電極16を含むp型GaN層14の所定領域の表面を覆う円形のレジストパターン20を形成する。 Next, as shown in FIG. 5B, to form a circular resist pattern 20 covering the surface of a predetermined area of ​​the p-type GaN layer 14 including a p-side electrode 16.
次に、レジストパターン20をマスクとして、例えば塩素系ガスをエッチングガスに用いたRIE法により、基板表面に対して垂直にエッチングが行われる条件でn型GaN層11に到達するまでエッチングを行い、引き続いて、テーパーエッチングが行われる条件でn型GaN層19に到達するまでエッチングを行った後、レジストパターン20を除去する。 Next, the resist pattern 20 as a mask, for example by chlorine-based gas RIE method using an etching gas, etching is performed until reaching the n-type GaN layer 11 under the condition that the etching vertically performed on the substrate surface, subsequently, after etching until reaching the n-type GaN layer 19 under the condition that a taper etching is performed to remove the resist pattern 20. こうして、図6Cに示すように、n型GaN層12、発光層13およびp型GaN層14が円柱形状にパターニングされ、n型GaN層11が、そ下面に対して所定の角度傾斜した端面15を有するテーパー形状にパターニングされる。 Thus, as shown in FIG. 6C, n-type GaN layer 12, light emitting layer 13 and the p-type GaN layer 14 is patterned into a cylindrical shape, the end face 15 n-type GaN layer 11, that its was inclined at a prescribed angle with respect to the lower surface It is patterned in a tapered shape having a.

次に、例えば、別の基板を用意し、この基板上にp側電極16を貼り合わせた後、サファイア基板18の裏面側から例えばエキシマーレーザなどによるレーザビームを照射してサファイア基板18とn型GaN層19との界面のアブレーションを行うことにより、n型GaN層19からサファイア基板18を剥離する(レーザ剥離)。 Then, for example, to prepare another substrate, and thereafter bonding the p-side electrode 16 on a substrate, a sapphire substrate 18 and n-type by irradiating a laser beam from the rear surface side for example due to excimer laser of the sapphire substrate 18 by ablating the interface between the GaN layer 19, separating the sapphire substrate 18 from the n-type GaN layer 19 (laser peeling). 次に、塩酸、王水、KOH、NaOHなどの酸またはアルカリ溶液により、剥離面に付着しているGaドロップレットを除去した後、剥離面の全体をRIE法によりエッチングして、この剥離面のGaNバッファ層および型GaN層19を除去し、最終的にn型GaN層11の裏面にn側電極17を露出させるとともにこの面を平坦化する。 Next, hydrochloric acid, aqua regia, KOH, an acid or an alkali solution such as NaOH, after removing the Ga droplets adhering to the release surface, the entire peeled surface is etched by the RIE method, the release surface the removed GaN buffer layer and type GaN layer 19, and finally to flatten the surface to expose the n-side electrode 17 on the back surface of the n-type GaN layer 11. この時点で各GaN系発光ダイオード間が分離された状態となる。 Between the GaN light emitting diode is brought into a state of being separated at this point.

必要に応じて、n型GaN層11の裏面を多少荒らすことにより、光取り出し効率の向上を図ることも可能である。 If necessary, by roughening the back surface of the n-type GaN layer 11 somewhat, it is possible to improve the light extraction efficiency. 例えば、n型GaN層11の裏面に、リソグラフィーおよびRIE法などによるエッチングにより、発光層13からの光を効率的に散乱することができる微小な凹凸(図示せず)を形成する。 For example, the back surface of the n-type GaN layer 11 by etching such as lithography and RIE, to form fine irregularities which light can be scattered efficiently from the light-emitting layer 13 (not shown). この凹凸の大きさおよび間隔は例えば0.1〜1μm程度である。 The size and spacing of the irregularities is, for example, about 0.1 to 1 [mu] m. この際、従来技術では、この凹凸の形成後にn側電極を形成していたため、そのコンタクト抵抗が高くなるという問題が生じるが、このGaN系発光ダイオードにおいては、すでにn側電極17が形成されているため、コンタクト特性が損なわれることがない。 In this case, in the prior art, because it was an n-side electrode after the formation of the irregularities, but a problem that the contact resistance increases occurs in the GaN-based light emitting diode, already n-side electrode 17 is formed since there has never contact characteristics may be impaired.

この後、p側電極16側を貼り合わせた基板を除去して各GaN系発光ダイオードを分離する。 Thereafter, by removing the substrate by bonding the p-side electrode 16 side to separate each of the GaN-based light emitting diode.
以上により、図1に示すように、目的とするGaN系発光ダイオードが完成する。 Thus, as shown in FIG. 1, the GaN-based light emitting diode of interest is completed. こうして製造されたGaN系発光ダイオードは、用途に応じて、単体素子として用いてもよいし、他の基板と貼り合わせたり、転写したり、配線接続を行ったりすることができる。 Thus manufactured GaN based light emitting diode, depending on the application, it may be used as a single element, or bonded to another substrate, or transfer, or can perform wiring connection.
図6AおよびBにこのGaN系発光ダイオードの実装例を示す。 6A and B show an implementation of the GaN-based light-emitting diode. 図6Aに示すように、例えば表面に所定形状の導電層が形成されたサブマウント21(例えば、熱放散性のよい銀メッキ銅やアルミナなどの高反射率のサブマウント)を用意し、その導電層に、図1に示すGaN系発光ダイオードのp側電極16を張り合わせる。 As shown in FIG. 6A, prepared submount 21, for example conductive layer having a predetermined shape formed on its surface (e.g., a submount having high reflectance, such as heat dissipation good silver-plated copper or alumina), its conductivity the layer is laminated a p-side electrode 16 of the GaN-based light emitting diode shown in FIG. そして、図6Bに示すように、例えば、図示省略した配線基板上に、光取り出し面であるn型GaN層11の裏面が上を向くようにサブマウント21を載せる。 Then, as shown in FIG 6B, for example, on a wiring board (not shown), the back surface of the n-type GaN layer 11 is a light extraction surface put submount 21 to face upward. GaN系発光ダイオードのn側電極17と配線基板上に設けられた電極(図示せず)とをワイヤ22でボンディングするとともに、サブマウント21上に設けられ、GaN系発光ダイオードのp側電極16と電気的に接続されたパッド(図示せず)と配線基板上に設けられた別の電極(図示せず)とをワイヤー(図示せず)でボンディングする。 An n-side electrode 17 and the electrodes provided on the wiring substrate of the GaN-based light-emitting diode (not shown) as well as the bonding wire 22, disposed on the submount 21, and the p-side electrode 16 of the GaN-based light-emitting diode and electrically connected to the pad another electrode provided with the wiring substrate (not shown) (not shown) for bonding a wire (not shown). そして、このGaN系発光ダイオードの全体を透明な樹脂23(輪郭のみ示す)によりモールドする。 Then, molded by the overall transparent resin 23 of the GaN-based light emitting diodes (only the outline).

図7に、このGaN系発光ダイオードを樹脂パッケージ化し配線接続した例を示す。 Figure 7 shows an example in which wiring connection to the resin package this GaN-based light-emitting diode. 図7に示すように、GaN系発光ダイオードの側面を樹脂24で覆い、p側電極16上に対応する部分にバンプ25を形成する。 As shown in FIG. 7, the side surface of the GaN-based light-emitting diode covered with resin 24 to form a bump 25 in the portion corresponding to the upper p-side electrode 16. パッケージの下面にはn側電極17に接続するようにITO(インジウム−スズ酸化物)のような透明電極26を形成する。 The lower surface of the package ITO so as to connect to the n-side electrode 17 - to form the transparent electrode 26, such as (indium tin oxide). この透明電極26は例えばITOインクを塗布し、乾燥することによって形成する。 The transparent electrode 26 is coated with for instance ITO ink is formed by drying. このようにパッケージ化されたGaN系発光ダイオードを、例えば配線基板の面内に規則的に配列した後、p側電極16上に形成されたバンプ25に接続した配線27と、n側電極17を覆うように形成した透明配線26とを用いて、複数のGaN系発光ダイオードを接続することができる。 The thus packaged GaN-based light emitting diode, for example, by regularly arranged in the plane of the wiring board, the wiring 27 connected to the bump 25 formed on the p-side electrode 16, the n-side electrode 17 by using the transparent wiring 26 formed so as to cover, it is possible to connect a plurality of GaN-based light-emitting diode.

以上のように、この第1の実施形態によれば、n側電極17が、この上に成長させたn型GaN層11に埋め込まれていることにより、n型GaN層11に対するn側電極17のコンタクト抵抗の低減を図ることができ、n側電極17のコンタクトを良好に取ることができるので、GaN系発光ダイオードの動作電圧の低減を図ることができる。 As described above, according to the first embodiment, n-side electrode 17, by being embedded in the n-type GaN layer 11 grown on this, n-side electrode to the n-type GaN layer 11 17 reduction of the contact resistance can be achieved, since the contact of the n-side electrode 17 can take a good, it is possible to reduce the operation voltage of the GaN-based light-emitting diode. また、n側電極17が埋め込み電極であり、かつ高反射電極であることにより、光取り出し効率の向上を図ることができ、発光効率の向上を図ることができる。 Further, an embedded electrode n-side electrode 17, and by a high-reflection electrode, it is possible to improve the light extraction efficiency can be improved luminous efficiency.

次に、この発明の第2の実施形態について説明する。 Next, a description will be given of a second embodiment of the present invention.
図8はこの第2の実施形態によるGaN系発光ダイオードの製造方法を説明するための断面図である。 Figure 8 is a sectional view for explaining the manufacturing method of the GaN based light emitting diode according to the second embodiment.
この第2の実施形態においては、第1の実施形態と同様にしてサファイア基板18上にn型GaN層19を成長させる工程まで行った後、このn型GaN層19上に、例えばCVD法によりSiO 2膜を形成する。 In the second embodiment, after to the step of growing the n-type GaN layer 19 on the sapphire substrate 18 in the same manner as in the first embodiment, on the n-type GaN layer 19, for example, CVD to form a SiO 2 film. このSiO 2膜の厚さは例えば100nm程度である。 The thickness of the SiO 2 film is, for example, 100nm approximately. 次に、このSiO 2膜上にリソグラフィーにより所定形状のレジストパターン(図示せず)を形成し、さらに基板全面に例えば真空蒸着法により例えばRh膜を形成した後、このレジストパターンをその上に形成されたRh膜とともに除去する(リフトオフ)。 Then, formed after this by lithography on SiO 2 film to form a resist pattern (not shown) of a predetermined shape, to form, for example, Rh film by further entire substrate surface, for example, a vacuum deposition method, the resist pattern thereon It has been Rh film with removing (lifting off). これにより、図8Aに示すように、Rh膜からなるn側電極17が形成される。 Thus, as shown in FIG. 8A, n-side electrode 17 made of Rh film is formed. 次に、このn側電極17をマスクとしてその下のSiO 2膜をエッチングすることによりこのn側電極17と同一形状にパターニングする。 Then, patterning the n-side electrode 17 into the same shape as the n-side electrode 17 by etching the SiO 2 film on the bottom as a mask. SiO 2膜28に代えてSiN膜を形成してもよい。 SiN film may be formed instead of the SiO 2 film 28. 次に、第1の実施形態と同様にして、n側電極17およびSiO 2膜28を成長マスクとして、n側電極17を覆うようにn型GaN層11を成長させる。 Next, in the same manner as the first embodiment, the n-side electrode 17 and the SiO 2 film 28 as a growth mask, growing an n-type GaN layer 11 so as to cover the n-side electrode 17. この際、n型GaN層19とn側電極17との間にSiO 2膜28が挿入されており、n型GaN層19とn側電極17とが直接接触していないので、n型GaN層11の成長時に、n側電極17を構成するRhによる触媒効果により下地のn型GaN層19が気相エッチングで削られるのを防止することができる。 At this time, SiO 2 film 28 is inserted between the n-type GaN layer 19 and the n-side electrode 17, since the n-type GaN layer 19 and the n-side electrode 17 is not in direct contact, the n-type GaN layer 11 during the growth of the catalytic effect of Rh constituting the n-side electrode 17 can be n-type GaN layer 19 of the base is prevented from being cut in the gas phase etching.

この後、第1の実施形態と同様に、n型GaN層12、発光層13およびp型GaN層14を成長させ、サファイア基板18を剥離し、剥離面に付着しているGaドロップレットを除去した後、剥離面のGaNバッファ層およびn型GaN層19を除去し、必要に応じて例えばフッ酸系エッチャントを用いたウエットエッチングを行ってSiO 2膜28を除去し、最終的にn型GaN層11の下面にn側電極17を露出させるとともにこの面を平坦化する。 Thereafter, similarly to the first embodiment, n-type GaN layer 12 is grown an emission layer 13 and the p-type GaN layer 14, remove Ga droplets are peeled sapphire substrate 18, and adhered to the release surface after, removal of the GaN buffer layer and the n-type GaN layer 19 of the release surface, as required for example by performing a wet etching using hydrofluoric acid-based etchant to remove the SiO 2 film 28, finally the n-type GaN flattening the surface to expose the n-side electrode 17 on the lower surface of layer 11. この状態を図8Dに示す。 This state is shown in FIG. 8D.
上記以外のことは第1の実施形態と同様である。 Other than those described above is similar to the first embodiment.
この第2の実施形態によれば、第1の実施形態と同様な利点を得ることができる。 According to this second embodiment, it is possible to obtain the same advantages as those of the first embodiment.

次に、この発明の第3の実施形態について説明する。 Next, a description will be given of a third embodiment of the present invention.
図9はこの第3の実施形態によるGaN系発光ダイオードの製造方法を説明するための断面図である。 Figure 9 is a sectional view for explaining a manufacturing method of the first 3 GaN-based light emitting diode according to the embodiment of.
この第3の実施形態においては、第1の実施形態と同様にして図4Aに示す工程まで行った後、図9Aに示すように、n側電極17が形成されたn型GaN層19の全面に、まず、例えば600℃程度の低い温度で、n型GaN層11を例えば50nm程度の厚さ成長させる。 In the third embodiment, after up to the step shown in FIG. 4A in the same manner as the first embodiment, as shown in FIG. 9A, the entire surface of the n-type GaN layer 19 to the n-side electrode 17 is formed to, first, for example at temperatures as low as 600 ° C., n-type GaN layer 11 is, for example, growth of about 50nm thick. このとき、n側電極17上には多結晶状のn型GaN層29が成長する。 At this time, on the n-side electrode 17 n-type GaN layer 29 of polycrystalline shaped grows. こうしてn型GaN層29でn側電極17を完全に覆い尽くす。 Thus consuming completely covers the n-side electrode 17 in the n-type GaN layer 29. 引き続いて、成長温度を例えば1020℃に昇温してn型GaN層11をさらに成長させる。 Subsequently, the temperature of the growth temperature, for example to 1020 ° C. In addition to grow the n-type GaN layer 11. このとき、多結晶状のn型GaN層29が上方に伸びるが、周囲から横方向成長したn型GaN層11によってこのn型GaN層29が覆われていき、n型GaN層11を例えば5〜10μm程度の厚さ成長させることにより、n側電極17上のn型GaN層29を完全に覆うことができ、n型GaN層11が結晶性が良好な連続膜となる。 At this time, the polycrystalline-like n-type GaN layer 29 extends upward, will the n-type GaN layer 29 is covered by the n-type GaN layer 11 grown laterally from the periphery, the n-type GaN layer 11, for example 5 by growing about ~10μm thick, the n-type GaN layer 29 on the n-side electrode 17 can be completely covered, n-type GaN layer 11 is crystalline property becomes good continuous film. このようにn型GaN層11を成長させることにより、n側電極17の上側にボイドが形成されるのを防止することができる。 By thus growing an n-type GaN layer 11, it is possible to prevent the voids are formed above the n-side electrode 17. また、n側電極17上に成長するn型GaN層29では多結晶状となるが、導電型がn型のため十分にコンタクト抵抗を低くすることができる。 Further, the n-type GaN layer 29 in polycrystalline form is grown on the n-side electrode 17, but can be conductive to lower sufficiently the contact resistance for the n-type.
この後、図9B〜図9Dに示すように、第1の実施形態と同様に工程を進めて目的とするGaN系発光ダイオードを製造する。 Thereafter, as shown in FIG 9B~ Figure 9D, the production of GaN-based light-emitting diode complete the process in the same manner as in the first embodiment for the purpose.
この第3の実施形態によれば、第1の実施形態と同様の利点を得ることができる。 According to the third embodiment, it is possible to obtain the same advantages as the first embodiment.

次に、この発明の第4の実施形態について説明する。 Next, a description will be given of a fourth embodiment of the present invention.
図10はこの第4の実施形態によるGaN系発光ダイオードを示す。 Figure 10 shows a GaN-based light emitting diode according to the fourth embodiment.
図10に示すように、このGaN系発光ダイオードは、n側電極17のn型GaN層11に埋め込まれている側の面30が、n型GaN層11の裏面(光取り出し面)およびn側電極17の露出している側の面(表面)に対して傾斜していることを除いて、第1の実施形態によるGaN系発光ダイオードと同様な構造を有する。 Fig As shown in 10, the GaN-based light emitting diode, surface 30 of the side that is embedded in the n-type GaN layer 11 of the n-side electrode 17, the back surface (light extraction surface) of the n-type GaN layer 11 and the n-side except that they are inclined to the plane of the exposed portion of the side of the electrode 17 (the surface), having a structure similar to that of the GaN-based light emitting diode according to the first embodiment. この場合、n側電極17は、中央部が高く、その両側の周辺部が低い、三角形の形状の断面を有する。 In this case, n-side electrode 17 has a high central portion, a lower peripheral portion of both sides, having a cross section in the shape of a triangle. n側電極17のn型GaN層11に埋め込まれている側の面が、光取り出し面(この場合、n型GaN層11の裏面)に平行になっていると、内部を伝播する光を外部に取り出しにくいが、このn側電極17においては、光取り出し面と平行な面は表面の面のみで、n型GaN層11に埋め込まれている側の面30は光取り出し面に対して傾斜しており、この面30で光を反射させることで内部を伝播する光を外部に取り出しやすくなるため、光取り出し効率を高くすることができる。 External surface of the side that is embedded in the n-type GaN layer 11 of the n-side electrode 17, the light extraction surface (in this case, the back surface of the n-type GaN layer 11) when the are parallel, the light propagating inside hardly taken out but, in this n-side electrode 17, the light extraction surface and a plane parallel with only the surface of the surface, surface 30 of the side that is embedded in the n-type GaN layer 11 is inclined with respect to the light extraction surface and which, for easily taking out the light propagating inside by reflecting the light at this surface 30 to the outside, it is possible to increase the light extraction efficiency.

このGaN系発光ダイオードを製造するには、第1の実施形態と同様にして図4Aに示すように長方形断面のn側電極17を形成する工程まで行った後、全面にレジストを塗布し、このレジストをリフローすることによりn側電極17を形成する部分の中央部を高く、周辺部を低くする。 To produce the GaN-based light emitting diode, after steps until in the same manner as in the first embodiment to form a rectangular cross-section of the n-side electrode 17 as shown in FIG. 4A, a resist is applied on the entire surface, the high central portion of the part forming the n-side electrode 17 by reflowing the resist to lower the peripheral part. 次に、例えばRIE法により全面をエッチングすることにより、図11Aに示すように、三角形の形状の断面を有するn側電極17を形成することができる。 Then, for example, by etching the whole surface by RIE method, it is possible, as shown in FIG. 11A, an n-side electrode 17 having a cross section in the shape of a triangle.
この後、図11B、Cおよび図10に示すように、第1の実施形態と同様に工程を進めて目的とするGaN系発光ダイオードを製造する。 Thereafter, FIG. 11B, as shown in C and 10, of manufacturing a GaN base light emitting diode complete the process in the same manner as in the first embodiment for the purpose.
この第4の実施形態によれば、第1の実施形態と同様の利点を得ることができる。 According to the fourth embodiment, it is possible to obtain the same advantages as the first embodiment.

次に、この発明の第5の実施形態について説明する。 Next, a description will be given of a fifth embodiment of the present invention.
図12はこの第5の実施形態によるGaN系発光ダイオードを示す。 Figure 12 shows a GaN-based light emitting diode according to the fifth embodiment.
図12に示すように、このGaN系発光ダイオードにおいては、n側電極17の上面とn型GaN層11との間に、活性層13からの光を反射する誘電体膜として、例えばSiO 2膜32が設けられていることを除いて、第1の実施形態によるGaN系発光ダイオードと同様な構造を有する。 As shown in FIG. 12, in the GaN-based light-emitting diode, between the upper surface and the n-type GaN layer 11 of the n-side electrode 17, as a dielectric film that reflects light from the active layer 13, for example, SiO 2 film except that 32 is provided, having a structure similar to that of the GaN-based light emitting diode according to the first embodiment. このSiO 2膜32の厚さは例えば100nmである。 The thickness of the SiO 2 film 32 is 100nm, for example. この場合、n側電極17は上面ではn型GaN層11とコンタクトせず、両側面でしかn型GaN層11とコンタクトしないため、n側電極17のコンタクト抵抗を低くし、良好なコンタクトを取ることができるようにする観点から、n側電極17の厚さは例えば0.2〜2μm程度とする。 In this case, the n-side electrode 17 is not contact with the n-type GaN layer 11 is a top, because they do not contact the n-type GaN layer 11 only at both sides, to lower the contact resistance of the n-side electrode 17, taking good contact from the viewpoint to be able, the thickness of the n-side electrode 17 is, for example 0.2~2μm about.
このGaN系発光ダイオードにおいては、n側電極17の上面とn型GaN層11との間にSiO 2膜32が設けられていることにより、n側電極17とn型GaN層11とが直接接触する界面が大きく減少し、活性層13からの光はSiO 2膜32で全反射するようになるので、このn側電極17はいわゆるODR電極となり、光取り出し効率の大幅な向上を図ることができる。 In the GaN-based light-emitting diode, by the SiO 2 film 32 is provided, and the n-side electrode 17 and the n-type GaN layer 11 in direct contact between the upper surface and the n-type GaN layer 11 of the n-side electrode 17 interface is greatly reduced which, since light from the active layer 13 will be totally reflected by the SiO 2 film 32, the n-side electrode 17 is a so-called ODR electrode, it is possible to greatly improve the light extraction efficiency .

このGaN系発光ダイオードを製造するには、第1の実施形態と同様にしてサファイア基板18上にn型GaN層19を成長させる工程まで行った後、このn型GaN層19上に、例えばCVD法によりSiO 2膜を形成する。 After the manufacturing the GaN-based light emitting diode, which was carried out up to the step of growing the n-type GaN layer 19 on the sapphire substrate 18 in the same manner as in the first embodiment, on the n-type GaN layer 19, for example, CVD by law forming the SiO 2 film. このSiO 2膜の厚さは例えば100nm程度である。 The thickness of the SiO 2 film is, for example, 100nm approximately. 次に、例えば真空蒸着法やスパッタリング法などにより、このSiO 2膜上にRh膜を形成する。 Then, for example, by vacuum evaporation or sputtering, to form a Rh film to the SiO 2 film. 次に、このRh膜上に、例えばCVD法によりSiO 2膜を形成する。 Then, on the Rh film, for example, to form a SiO 2 film by a CVD method. 次に、リソグラフィーにより所定形状のレジストパターン(図示せず)を形成した後、このレジストパターンをマスクとしてこれらのSiO 2膜、Rh膜およびSiO 2膜を順次エッチングする。 Then, after forming a predetermined shape of the resist pattern (not shown) by lithography, these SiO 2 film using the resist pattern as a mask to sequentially etch the Rh film and SiO 2 film. これにより、図13Aに示すように、SiO 2膜28、n側電極17およびSiO 2膜32の積層構造が形成される。 Thus, as shown in FIG. 13A, the laminated structure of SiO 2 film 28, n-side electrode 17 and the SiO 2 film 32 is formed. この際、n型GaN層19とn側電極17との間にSiO 2膜28が挿入されており、n型GaN層19とn側電極17とが直接接触していないので、n型GaN層11の成長時に、n側電極17を構成するRhによる触媒効果により下地のn型GaN層19が気相エッチングで削られるのを防止することができる。 At this time, SiO 2 film 28 is inserted between the n-type GaN layer 19 and the n-side electrode 17, since the n-type GaN layer 19 and the n-side electrode 17 is not in direct contact, the n-type GaN layer 11 during the growth of the catalytic effect of Rh constituting the n-side electrode 17 can be n-type GaN layer 19 of the base is prevented from being cut in the gas phase etching.

次に、図13Bに示すように、第1の実施形態と同様にして、SiO 2膜28、n側電極17およびSiO 2膜32を成長マスクとして、SiO 2膜32を覆うようにn型GaN層11を成長させる。 Next, as shown in FIG. 13B, in the same manner as in the first embodiment, the SiO 2 film 28, n-side electrode 17 and the SiO 2 film 32 as a growth mask, n-type GaN to cover the SiO 2 film 32 growing a layer 11.
この後、第2の実施形態と同様に工程を進めて、図12に示す目的とするGaN系発光ダイオードを製造する。 Thereafter, proceed to step as in the second embodiment, the production of GaN-based light emitting diode of interest shown in FIG. 12.
この第5の実施形態によれば、第1および第2の実施形態と同様の利点を得ることができる。 According to this fifth embodiment, it is possible to obtain the same advantages as the first and second embodiments.

次に、この発明の第6の実施形態について説明する。 Next, a description will be given of a sixth embodiment of the present invention.
図14A〜Dは、この第6の実施形態によるGaN系発光ダイオードの製造方法を説明するための断面図である。 FIG 14A~D is a sectional view for explaining the manufacturing method of the GaN based light emitting diode according to the sixth embodiment.
このGaN系発光ダイオードの製造方法においては、図14Aに示すように、第1の実施形態と同様にして図4Aに示す工程まで行う。 In the method of manufacturing the GaN-based light-emitting diodes, as shown in FIG. 14A, it performs up to the step shown in FIG. 4A in the same manner as the first embodiment. このとき、n側電極17は、例えばRh膜およびNi膜を順次積層することにより形成する。 At this time, n-side electrode 17 is formed by sequentially stacking, for example, Rh film and Ni film. 次に、p型GaN層14上に所定形状のレジストパターン形成した後、このレジストパターンをマスクとして例えばRIE法によりサファイア基板18が露出するまでエッチングを行う。 Next, after the resist pattern formed in a predetermined shape on the p-type GaN layer 14 is etched until the sapphire substrate 18 is exposed by RIE, for example as a mask the resist pattern. これにより、図14Bに示すように、各GaN系発光ダイオード間が分離された状態となる。 Thus, as shown in FIG. 14B, a state in which between the GaN-based light emitting diodes are separated.

次に、図14Cに示すように、p型GaN層14上の所定部分に、例えばリフトオフにより例えばNi/Au/Ag構造のp側電極16を形成する。 Next, as shown in FIG. 14C, a predetermined portion of the p-type GaN layer 14, for example, a p-side electrode 16 of the lift-off for example Ni / Au / Ag structure. 次に、p側電極16をマスクとして、例えばRIE法によりn側電極17が露出するまでエッチングを行う。 Next, a p-side electrode 16 as a mask, etching is performed for example until the n-side electrode 17 is exposed by RIE. このとき、n側電極17の最表面が、RIE法によりエッチングされにくいNi膜となっているため、n側電極17が過度にエッチングされることなくエッチングを停止することができる。 At this time, the outermost surface of the n-side electrode 17, because that is the difficult to etch the Ni film by the RIE method, it is possible to stop the etching without n-side electrode 17 from being excessively etched.
以上により、目的とするGaN系発光ダイオードが製造される。 Thus, the GaN-based light emitting diode of interest is produced.

図15に、このGaN系発光ダイオードをフリップチップ実装した場合の例を示す。 15 shows an example in which the GaN-based light emitting diode is flip-chip mounted. 図15に示すように、p側電極16およびn側電極17に、例えば熱放散性のよい銀メッキ銅や、アルミナなどの高反射のサブマウント33およびサブマウント34をそれぞれを取り付け、サファイア基板18が上側にくるように段差のあるパッケージに取り付けることで電極を外部に取り出す。 As shown in FIG. 15, attached to the p-side electrode 16 and the n-side electrode 17, for example, heat dissipation good silver-plated copper, each sub-mount 33 and the submount 34 of highly reflective such as alumina, sapphire substrate 18 there take out the electrode to the outside by attaching the package with a step to come to the upper side.
サファイア基板18は取り付けたままでもよいが、必要に応じて、サファイア基板18の裏面側からレーザビームを照射して、サファイア基板18をn型GaN層19から剥離してもよい。 Sapphire substrate 18 may remain attached, but if necessary, by irradiating a laser beam from the back side of the sapphire substrate 18 may be peeled off the sapphire substrate 18 from the n-type GaN layer 19. この場合、光取り出し効率の向上の観点から、n型GaN層19の下面に、ウエットエッチングを行ったり、リソグラフィーおよびRIE法などによるエッチングを行ったりして、発光波長の光を効率的に散乱することができる微小な凹凸(図示せず)を形成してもよい。 In this case, from the viewpoint of improving the light extraction efficiency, the lower surface of the n-type GaN layer 19, or perform wet etching, and or perform etching such as lithography and RIE, to scatter light emission wavelength efficiently it may be formed a minute uneven (not shown) that may.

この第6の実施形態によれば、基板上にあらかじめn側電極17を形成しておき、このn側電極17を埋め込むように発光ダイオード構造を形成するGaN系半導体層を成長させ、その後、成長面側から発光ダイオード構造を形成するGaN系半導体層の一部をエッチングすることによりn側電極17を露出するようにしているため、片面にp側電極16およびn側電極17を有するGaN系発光ダイオードを容易に製造することができる。 According to the sixth embodiment, formed in advance n-side electrode 17 on a substrate, growing a GaN-based semiconductor layer to form a light emitting diode structure so as to bury the n-side electrode 17, then growth because you have to expose the n-side electrode 17 by etching a portion of the GaN-based semiconductor layer to form a light emitting diode structure from the side, a GaN-based light emission having a p-side electrode 16 and the n-side electrode 17 on one side it can be easily manufactured diode.

次に、この発明の第7の実施形態について説明する。 Next, a description will be given of a seventh embodiment of the present invention.
この第7の実施形態においては、発光層13の構成が第1の実施形態と異なる。 In the seventh embodiment, the configuration of the light-emitting layer 13 is different from the first embodiment. 具体的には、発光層13は複数の井戸層を含むMQW構造を有し、この発光層13のn型GaN層12側の井戸層密度をd 1 、p型GaN層14側の井戸層密度をd 2としたとき、d 1 <d 2を満足するように発光層13における井戸層が配置されている。 Specifically, the light emitting layer 13 has an MQW structure including a plurality of well layers, the well layer density of the well layer density of n-type GaN layer 12 side of the light-emitting layer 13 d 1, p-type GaN layer 14 side the when the d 2, the well layer in the light-emitting layer 13 so as to satisfy d 1 <d 2 is disposed. このように発光層13における井戸層密度を異ならせるためには、例えば、井戸層の厚さを一定とし、障壁層の厚さを異ならせる(具体的には、発光層13におけるp型GaN層14側の障壁層の厚さを、n型GaN層12側の障壁層の厚さよりも小さくする)のが好ましいが、これに限定されるものではなく、障壁層の厚さを一定とし、井戸層の厚さを異ならせる(具体的には、発光層13におけるp型GaN層14側の井戸層の厚さを、n型GaN層12側の井戸層の厚さよりも大きくする)ようにしてよいし、井戸層の厚さおよび障壁層の厚さの両方を異ならせてもよい。 To this way different well layer density in the light emitting layer 13, for example, the thickness of the well layer is constant, the (specifically varying the thickness of the barrier layer, p-type GaN layer in the light emitting layer 13 the thickness of the 14 side of the barrier layer, it is preferred to smaller) than the thickness of the n-type GaN layer 12 side of the barrier layer is not limited thereto, and a constant thickness of the barrier layer, the well varying the thickness of the layer (specifically, the thickness of the p-type GaN layer 14 side of the well layer in the light-emitting layer 13 is made larger than the thickness of the n-type GaN layer 12 side of the well layer) manner it may be varied both in the thickness of the well layer thickness and barrier layer. ここで、1<d 2 /d 1 ≦20、好ましくは1.2≦d 2 /d 1 ≦10、より好ましくは1.5≦d 2 /d 1 ≦5を満足するように、発光層13における井戸層が配置される。 Here, 1 <d 2 / d 1 ≦ 20, preferably 1.2 ≦ d 2 / d 1 ≦ 10, as more preferably satisfies 1.5 ≦ d 2 / d 1 ≦ 5, the light emitting layer 13 well layer is placed in.

発光層13が9層の井戸層および8層の障壁層からなるMQW構造を有する緑色発光のGaN系発光ダイオードを作製し、このGaN系発光ダイオードを発光させた場合に発光層13の各井戸層からの発光割合がどのようになっているかを視覚化する実験を行った。 Emitting layer 13 is a GaN-based light-emitting diode which emits green light having a MQW structure formed of a barrier layer of the well layer and the eight layers of nine layers, the well layers of the light emitting layer 13 when the light is emitted the GaN-based light-emitting diode experiments to visualize or emission rate becomes how from went. このGaN系発光ダイオードにおいては、n型GaN層12の厚さは3μm、p型GaN層14の厚さは120nmであり、n型GaN層12と発光層13との間およびp型GaN層14と発光層13との間にはそれぞれ厚さ5nmのアンドープGaN層が設けられている。 In the GaN-based light-emitting diode, the thickness of the n-type GaN layer 12 is 3 [mu] m, the thickness of the p-type GaN layer 14 is 120 nm, between the n-type GaN layer 12 and the light emitting layer 13 and the p-type GaN layer 14 undoped GaN layer with a thickness of 5nm is respectively provided between the light-emitting layer 13 and. 発光層13における井戸層は厚さ3nmのIn 0.23 Ga 0.77 N層からなり、障壁層は厚さ15nmのGaN層からなる。 The well layer in the light-emitting layer 13 is made of In 0.23 Ga 0.77 N layer having a thickness of 3 nm, the barrier layer is made of GaN layer having a thickness of 15 nm. このGaN系発光ダイオード(試料1)においては動作電流密度60A/cm 2での発光ピーク波長が515nmであり、発光効率は180mW/Aであった。 Emission peak wavelength in the operating current density 60A / cm 2 in the GaN-based light-emitting diode (Sample 1) is 515 nm, luminous efficiency was 180 mW / A.

次に、試料1のGaN系発光ダイオードと同様の層構造を有するが、発光層13における9層の井戸層のうちの特定の1層のみ厚さ3nmのIn 0.15 Ga 0.85 N層としたGaN系発光ダイオードを作製した。 Next, has a GaN-based light-emitting diodes and similar layer structure of the sample 1, GaN system with the In 0.15 Ga 0.85 N layer of a specific first layer thickness only 3nm of the well layer of the nine layers in the light emitting layer 13 a light-emitting diode was fabricated. n型GaN層12側から第1番目の井戸層がIn 0.15 Ga 0.85 N層であるGaN系発光ダイオードを試料2、第3番目の井戸層がIn 0.15 Ga 0.85 N層であるGaN系発光ダイオードを試料3、第5番目の井戸層がIn 0.15 Ga 0.85 N層であるGaN系発光ダイオードを試料4、第7番目の井戸層がIn 0.15 Ga 0.85 N層であるGaN系発光ダイオードを試料5、第9番目の井戸層がIn 0.15 Ga 0.85 N層であるGaN系発光ダイオードを試料6と呼ぶ。 n-type GaN layer sample 2 a GaN-based light-emitting diode 12 side at the first well layer In 0.15 Ga 0.85 N layer, a GaN-based light-emitting diode third well layer is In 0.15 Ga 0.85 N layer sample 3, the fifth well layer is an in 0.15 Ga 0.85 GaN-based light emitting diode sample 4 is N layer, the seventh well layer is an in 0.15 Ga 0.85 sample 5 the GaN-based light emitting diode is a N layer, the 9 th well layer called a GaN-based light-emitting diode which is an in 0.15 Ga 0.85 N layer as sample 6. これらの試料2〜6のGaN系発光ダイオードにおいては、他の井戸層は上述のように厚さ3nmのIn 0.23 Ga 0.77 N層からなる。 In these GaN-based light emitting diode of the sample 2-6, the other well layer is made of In 0.23 Ga 0.77 N layer having a thickness of 3nm as described above. これらの試料2〜6のGaN系発光ダイオードにおいても、動作電流密度60A/cm 2での発光ピーク波長が515nmであり、発光効率は180mW/Aであった。 In these GaN-based light emitting diode of the sample 2-6, the emission peak wavelength in the operating current density 60A / cm 2 is 515 nm, luminous efficiency was 180 mW / A. しかしながら、いくつかの試料では、緑色の発光(発光波長約515nm)以外に、In 0.15 Ga 0.85 N層からなる井戸層の存在に起因して、青色の発光領域(発光波長約450nm)にも小さな発光ピークが見られた。 Small, however, in some samples, in addition to green light (emission wavelength about 515 nm), due to the presence of well layers made of In 0.15 Ga 0.85 N layer, in the blue light-emitting region (emission wavelength about 450 nm) emission peak was observed. この青色の発光ピーク成分の全体に占める割合を図16にプロットした。 The percentage of the total emission peak component of the blue were plotted in Figure 16. 図16の横軸の第1層目、第3層目、…はIn 0.15 Ga 0.85 N層からなる井戸層のn型GaN層12側からの位置を示す。 First layer on the horizontal axis in FIG. 16, the third layer, ... indicates the position of the n-type GaN layer 12 side of the well layer made of In 0.15 Ga 0.85 N layer. 図16の横軸の第N層目(N=1、3、5、7、9)に該当する青色の発光ピーク成分の全体に占める割合のデータは、発光層13における第N層目の井戸層がIn 0.15 Ga 0.85 N層からなるGaN系発光ダイオードにおける青色の発光ピーク成分の全体に占める割合の動作電流密度毎のデータを示す。 The N-th layer on the horizontal axis in FIG. 16 the proportion of data in the whole of the blue emission peak component corresponding to (N = 1,3,5,7,9), the first N-th layer of the well in the light-emitting layer 13 layer indicates the operating current density per data percentage of total of blue emission peak component in GaN-based light emitting diode made of in 0.15 Ga 0.85 N layer.

図16から明らかなように、発光はどの動作電流密度においても、MQW構造を有する発光層13におけるp型GaN層14側、発光層13の厚さ方向約2/3の領域に偏っている。 As apparent from FIG. 16, the light emitting at any operating current density, p-type GaN layer 14 side of the light-emitting layer 13 having an MQW structure is biased in the thickness direction of about 2/3 of the area of ​​the light emitting layer 13. また、発光の80%は、p型GaN層14側の発光層13の厚さ方向1/2までの領域からの発光で占められている。 Moreover, 80% of the emission is occupied by light emitted from region to the thickness direction half of the p-type GaN layer 14 side of the light-emitting layer 13. このように発光が著しく偏る理由として、電子および正孔の移動度の違いが挙げられる。 The reason for such light emission is biased markedly include electron and hole mobility difference. GaN系化合物半導体においては正孔の移動度が小さいため、正孔はp型GaN層14の近傍の発光層13の井戸層までしか到達せず、正孔と電子との再結合による発光がp型GaN層14側に偏ると考えられる。 Since the mobility of holes is small in GaN-based compound semiconductor, the hole does not reach only up well layer of the light-emitting layer 13 in the vicinity of the p-type GaN layer 14, light emission by recombination of holes and electrons p considered biased towards -type GaN layer 14 side. また、井戸層と障壁層とからなるヘテロ障壁のキャリアに対する透過率という点でも、有効質量の大きな正孔は複数の障壁層を越えてn型GaN層12側の発光層13の井戸層まで到達することが困難であるという要因も考えられる。 Also, in terms of transmittance with respect to the carrier of the hetero barrier consisting of a well layer and a barrier layer, a large hole effective mass reaches the well layer of n-type GaN layer 12 side of the light-emitting layer 13 over the plurality of barrier layers factors may be considered that it is difficult to.
このことから、p型GaN層14側に偏った発光を有効に利用するためには、井戸層の分布をp型GaN層14側に偏らせた非対称分布の井戸層を有するMQW構造を採用することが有効である。 Therefore, in order to effectively utilize the light emission biased p-type GaN layer 14 side employs a MQW structure having a well layer of the asymmetric were biased distribution of the well layer in the p-type GaN layer 14 side distribution it is effective. さらに、発光分布のピークは、p型GaN層14側の発光層13の厚さ方向1/3〜1/4の領域に位置していることが分かる。 Moreover, the peak of the emission distribution, we are seen that located in the thickness direction 1 / 3-1 / 4 of the area of ​​the p-type GaN layer 14 side of the light-emitting layer 13.

実施例について説明する。 For example it will be described.
実施例1のGaN系発光ダイオードは、発光層13の構成および構造を除いて試料1のGaN系発光ダイオードと同様の構成を有する。 GaN-based light emitting diode of Example 1 has the same configuration as the GaN-based light-emitting diodes of the sample 1 except for the configuration and structure of the light emitting layer 13.
発光層13を構成するMQW構造の詳細を表1に示す。 The details of the MQW structure constituting the light emitting layer 13 shown in Table 1. なお、表1あるいは後述する表2中、井戸層の厚さおよび障壁層の厚さの値の右側の括弧内の数字は、発光層13におけるn型GaN層13側の界面(より具体的には、実施例1においてはアンドープGaN層と発光層13との界面)からの積算厚さを示す。 In Table 2 to Table 1 or later, the numbers in parentheses of the right thickness values ​​of the well layer thickness and barrier layer, the interface between the n-type GaN layer 13 side of the light-emitting layer 13 (more specifically shows a cumulative thickness from the interface) between the light emitting layer 13 and the undoped GaN layer in example 1.

実施例1においては、発光層13の総厚をt 0とし、発光層13におけるn型GaN層12側の界面(より具体的には、実施例1においてはアンドープGaN層と発光層13との界面)から厚さ(2t 0 /3)までの発光層13の第1領域内の井戸層密度をd 1 、p型GaN層14側の界面(より具体的には、実施例1においてはアンドープGaN層と発光層13との界面)から厚さ(t 0 /3)までの発光層13の第2領域内の井戸層密度をd 2としたとき、d 1 <d 2を満足するように発光層13における井戸層が配置されている。 In Example 1, the total thickness of the light-emitting layer 13 and t 0, at the interface of the n-type GaN layer 12 side of the light-emitting layer 13 (more specifically, between the light emitting layer 13 and the undoped GaN layer in Example 1 the thickness from the interface) (2t 0/3) d 1 of the well layer density of the first region of the emission layer 13 to, p-type GaN layer 14 side of the interface (more specifically, undoped in example 1 when the well layer density of the second region of the emission layer 13 to a thickness from the interface) between GaN layer and the light-emitting layer 13 (t 0/3) was d 2, so as to satisfy d 1 <d 2 the well layer in the light-emitting layer 13 is disposed.

具体的には、井戸層密度d 1および井戸層密度d 2を式(1)、(2)から求めると、以下のとおりとなる。 Specifically, the well layer density d 1 and the well layer density d 2 Equation (1), and obtained from (2), becomes as follows.
〈実施例1〉 <Example 1>
2 =(WL 2 /WL)/(t 2 /t 0 d 2 = (WL 2 / WL ) / (t 2 / t 0)
=(4/10)/(50/150) = (4/10) / (50/150)
=1.20 = 1.20
1 =(WL 1 /WL)/(t 1 /t 0 d 1 = (WL 1 / WL ) / (t 1 / t 0)
=(6/10)/(100/150) = (6/10) / (100/150)
=0.90 = 0.90

比較のために、表1に比較例1として示す発光層13を有するGaN系発光ダイオードを作製した。 For comparison, a GaN-based light emitting diode having a light emitting layer 13 as a comparative example 1 in Table 1.
実施例1および比較例1のGaN系発光ダイオードにおいては、発光層13の面積(接合領域の面積)を6×10 -4 cm 2とした。 In GaN-based light emitting diode of Example 1 and Comparative Example 1, the area of the light-emitting layer 13 (area of junction region) was 6 × 10 -4 cm 2. したがって、GaN系発光ダイオードの動作電流密度は、動作電流値を6×10 -4 cm 2で除した値となる。 Therefore, the operating current density of the GaN-based light-emitting diode, a value obtained by dividing the operating current value at 6 × 10 -4 cm 2. 例えば、20mAの駆動電流を流した場合の動作電流密度は33A/cm 2となる。 For example, the operating current density becomes 33A / cm 2 in passing a drive current of 20mA.
比較例1における井戸層密度d 1および井戸層密度d 2を式(1)、(2)から求めると、以下のとおりとなる。 The well layer density d 1 and the well layer density d 2 in Comparative Example 1 Formula (1), and obtained from (2), becomes as follows.
〈比較例1〉 <Comparative Example 1>
2 =(WL 2 /WL)/(t 2 /t 0 d 2 = (WL 2 / WL ) / (t 2 / t 0)
={(3+1/3)/10}/(49/147) = {(3 + 1/3) / 10} / (49/147)
=1.00 = 1.00
1 =(WL 1 /WL)/(t 1 /t 0 d 1 = (WL 1 / WL ) / (t 1 / t 0)
={(6+2/3)}/10}/(98/147) = {(6 + 2/3)} / 10} / (98/147)
=1.00 = 1.00

GaN系発光ダイオードの動作電流密度と光出力との関係を測定した結果を図17に示すが、実施例1のGaN系発光ダイオードの光出力は比較例1よりも増加している。 The results of measuring the relationship between the operating current density and the light output of the GaN-based light emitting diode is shown in FIG. 17, the optical output of the GaN-based light emitting diode of Example 1 is increased than Comparative Example 1. そして、実施例1のGaN系発光ダイオードと比較例1のGaN系発光ダイオードとの光出力の差は、動作電流密度が50A/cm 2以上で顕著となり、動作電流密度が100A/cm 2以上では1割以上の差となる。 Then, the difference between the light output of the GaN-based light emitting diode of Comparative Example 1 and the GaN-based light emitting diode of Example 1, becomes remarkable at an operating current density of 50A / cm 2 or more, at an operating current density of 100A / cm 2 or more a more than 10% of the difference. すなわち、実施例1のGaN系発光ダイオードは、動作電流密度が50A/cm 2以上、好ましくは動作電流密度が100A/cm 2以上で、比較例1のGaN系発光ダイオードよりも光出力が大きく増加するので、動作電流密度が50A/cm 2以上、好ましくは動作電流密度が100A/cm 2以上での使用が望ましいといえる。 That, GaN based light emitting diode of Example 1, the operating current density is 50A / cm 2 or more, an increase preferably at an operating current density of 100A / cm 2 or more, the light output is greater than the GaN-based light emitting diode of Comparative Example 1 since the operating current density is 50A / cm 2 or more, preferably it can be said that the operating current density is used in 100A / cm 2 or more.

さらには、GaN系発光ダイオードの動作電流密度と発光ピーク波長との関係を図18に示す。 Furthermore, it illustrates the relationship between the operating current density of the GaN-based light-emitting diodes with emission peak wavelength in FIG. 動作電流密度を0.1A/cm 2から300A/cm 2へと増加させると、比較例1ではΔλ=−19nmであるのに対して、実施例1ではΔλ=−8nmと、小さな発光波長シフトが実現されている。 When the operating current density is increased from 0.1 A / cm 2 to 300A / cm 2, whereas a [Delta] [lambda] = -19 nm in Comparative Example 1, and [Delta] [lambda] = -8 nm in Example 1, a small emission wavelength shift There has been realized. 特に、動作電流密度が30A/cm 2以上では、ほとんど波長シフトが観測されない。 In particular, an operating current density of 30A / cm 2 or more, most wavelength shift is not observed. 言い換えれば、動作電流密度を30A/cm 2以上とする場合、発光波長の変化がわずかしか生じないので、発光波長や発光色の管理の面で好ましい。 In other words, the operation if the current density 30A / cm 2 or more, the change in the emission wavelength does not occur little, preferably in the management of the surface of the emission wavelength and the emission color. 特に、動作電流密度が50A/cm 2以上、あるいは100A/cm 2以上においては、実施例1のGaN系発光ダイオードは、比較例1のGaN系発光ダイオードよりも顕著に波長シフトが小さく、優位性が明らかである。 In particular, the operating current density is 50A / cm 2 or more, the or 100A / cm 2 or more, GaN based light emitting diode of Example 1 is significantly wavelength shift smaller than GaN based light emitting diode of Comparative Example 1, superiority it is clear.

なお、このようなGaN系発光ダイオードの発光量(輝度)の制御は駆動電流のピーク電流値で行う方法に加えて、駆動電流のパルス幅制御で行ってもよいし、駆動電流のパルス密度制御で行ってもよいし、これらの組合せで行ってもよい。 The control of the light emission amount of such GaN-based light-emitting diode (luminance) in addition to a method of performing a peak current value of the driving current may be performed by pulse width control of driving current, the pulse density control of driving current may be performed by, it may be carried out in a combination of these.
なお、発光層13の総厚をt 0とし、発光層13におけるn型GaN層12側の界面(より具体的には、アンドープGaN層と発光層13との界面)から厚さ(t 0 /2)までの発光層13の第1領域内の井戸層密度をd 1 、p型GaN層14側の界面(より具体的には、アンドープGaN層と発光層13との界面)から厚さ(t 0 /2)までの発光層13の第2領域内の井戸層密度をd 2としたとき、d 1 <d 2を満足するように発光層13における井戸層が配置されているとした場合の、井戸層密度d 1および井戸層密度d 2を式(1)、(2)から求めると、以下のとおりとなる。 Incidentally, the total thickness of the light-emitting layer 13 and t 0, (more specifically, between the undoped GaN layer and the light-emitting layer 13) n-type GaN layer 12 side of the interface in the light emitting layer 13 with a thickness from (t 0 / to the well layer density of the first region of the emission layer 13 to 2) d 1, p-type GaN layer 14 side of the interface (more specifically, the thickness from the interface) between the undoped GaN layer and the light-emitting layer 13 of ( when the well layer density of the second region of t 0/2) to the light-emitting layer 13 and d 2, when the well layers in the light-emitting layer 13 so as to satisfy d 1 <d 2 is arranged of the well layer density d 1 and the well layer density d 2 equation (1), and obtained from (2), becomes as follows.

〈実施例1相当〉 <Example 1 equivalent>
2 =(WL 2 /WL)/(t 2 /t 0 d 2 = (WL 2 / WL ) / (t 2 / t 0)
=(6/10)/(75/150) = (6/10) / (75/150)
=1.20 = 1.20
1 =(WL 1 /WL)/(t 1 /t 0 d 1 = (WL 1 / WL ) / (t 1 / t 0)
=(4/10)/(75/150) = (4/10) / (75/150)
=0.80 = 0.80

〈比較例1相当〉 <Comparative Example 1 corresponding>
2 =(WL 2 /WL)/(t 2 /t 0 d 2 = (WL 2 / WL ) / (t 2 / t 0)
=(5/10)/{(73+1/2)/147} = (5/10) / {(73 + 1/2) / 147}
=1.00 = 1.00
1 =(WL 1 /WL)/(t 1 /t 0 d 1 = (WL 1 / WL ) / (t 1 / t 0)
=(5/10)/{(73+1/2)/147} = (5/10) / {(73 + 1/2) / 147}
=1.00 = 1.00

また、発光層13の総厚をt 0とし、発光層13におけるn型GaN層12側の界面(より具体的には、アンドープGaN層と発光層13との界面)から厚さ(t 0 /3)までの発光層13の第1領域内の井戸層密度をd 1 、p型GaN層14側の界面(より具体的には、アンドープGaN層と発光層13との界面)から厚さ(2t 0 /3)までの発光層13の第2領域内の井戸層密度をd 2としたとき、d 1 <d 2を満足するように発光層13における井戸層が配置されているとした場合の、井戸層密度d 1および井戸層密度d 2を式(1)、(2)から求めると、以下のとおりとなる。 Further, the total thickness of the light-emitting layer 13 and t 0, (more specifically, between the undoped GaN layer and the light-emitting layer 13) n-type GaN layer 12 side of the interface in the light emitting layer 13 with a thickness from (t 0 / the well layer density of the first region of the emission layer 13 to 3) to d 1, p-type GaN layer 14 side of the interface (more specifically, the thickness from the interface) between the undoped GaN layer and the light-emitting layer 13 of ( when the well layer density of the second region of 2t 0/3) to the light-emitting layer 13 and d 2, when the well layers in the light-emitting layer 13 so as to satisfy d 1 <d 2 is arranged of the well layer density d 1 and the well layer density d 2 equation (1), and obtained from (2), becomes as follows.

〈実施例1相当〉 <Example 1 equivalent>
2 =(WL 2 /WL)/(t 2 /t 0 d 2 = (WL 2 / WL ) / (t 2 / t 0)
=(8/10)/(50/150) = (8/10) / (50/150)
=2.40 = 2.40
1 =(WL 1 /WL)/(t 1 /t 0 d 1 = (WL 1 / WL ) / (t 1 / t 0)
=(2/10)/(100/150) = (2/10) / (100/150)
=0.30 = 0.30

〈比較例1相当〉 <Comparative Example 1 corresponding>
2 =(WL 2 /WL)/(t 2 /t 0 d 2 = (WL 2 / WL ) / (t 2 / t 0)
={(6+2/3)/10}/(98/147) = {(6 + 2/3) / 10} / (98/147)
=1.00 = 1.00
1 =(WL 1 /WL)/(t 1 /t 0 d 1 = (WL 1 / WL ) / (t 1 / t 0)
={(3+1/3)/10}/(49/147) = {(3 + 1/3) / 10} / (49/147)
=1.00 = 1.00
以上のように、いずれの場合においても、実施例1に相当する場合、d 1 <d 2を満足するように発光層13における井戸層が配置されている。 As described above, in either case, if corresponding to Example 1, the well layers in the light-emitting layer 13 so as to satisfy d 1 <d 2 is disposed.

次に、実施例2について説明する。 Next, a second embodiment will be described. この実施例2は実施例1の変形である。 The second embodiment is a modification of the first embodiment. 実施例2のGaN系発光ダイオードにおいては、発光層13の井戸層のIn組成比を調整して発光波長を約445nmとした。 In GaN-based light emitting diode of Example 2 was an emission wavelength of about 445nm by adjusting the In composition ratio in the well layer of the light-emitting layer 13. この実施例2のGaN系発光ダイオードにおける発光層13を構成するMQW構造の詳細を表2に示す。 Showing the details of the MQW structure constituting the light emitting layer 13 in the GaN-based light emitting diode of Example 2 shown in Table 2.

井戸層密度d 1および井戸層密度d 2を式(1)、(2)から求めると、以下のとおりとなる。 The well layer density d 1 and the well layer density d 2 Equation (1), and obtained from (2), becomes as follows.
〈実施例2〉 <Example 2>
2 =(WL 2 /WL)/(t 2 /t 0 d 2 = (WL 2 / WL ) / (t 2 / t 0)
={(5+2/9)/10}/{(40+2/3)/122} = {(5 + 2/9) / 10} / {(40 + 2/3) / 122}
=1.57 = 1.57
1 =(WL 1 /WL)/(t 1 /t 0 d 1 = (WL 1 / WL ) / (t 1 / t 0)
={(4+7/9)/10}/{(81+1/3)/122} = {(4 + 7/9) / 10} / {(81 + 1/3) / 122}
=0.72 = 0.72

比較のために、表2に比較例2として示す発光層13を有するGaN系発光ダイオードを作製した。 For comparison, a GaN-based light emitting diode having a light emitting layer 13 as a comparative example 2 in Table 2. 比較例2における井戸層密度d 1および井戸層密度d 2を式(1)、(2)から求めると、以下のとおりとなる。 The well layer density d 1 and the well layer density d 2 in Comparative Example 2 Formula (1), and obtained from (2), becomes as follows.
〈比較例2〉 <Comparative Example 2>
2 =(WL 2 /WL)/(t 2 /t 0 d 2 = (WL 2 / WL ) / (t 2 / t 0)
={(3+1/3)/10}/{(41+1/2)/(124+1/2)} = {(3 + 1/3) / 10} / {(41 + 1/2) / (124 + 1/2)}
=1.00 = 1.00
1 =(WL 1 /WL)/(t 1 /t 0 d 1 = (WL 1 / WL ) / (t 1 / t 0)
={(6+2/3)}/10}/{83/(124+1/2)} = {(6 + 2/3)} / 10} / {83 / (124 + 1/2)}
=1.00 = 1.00
そして、実施例2および比較例2のGaN系発光ダイオードを、実施例1と同様の方法により評価した。 Then, the GaN based light emitting diode of Example 2 and Comparative Example 2 were evaluated in the same manner as in Example 1.

GaN系発光ダイオードの動作電流密度と発光ピーク波長との関係を図19に示す。 The relationship between the operating current density of the GaN-based light-emitting diodes with emission peak wavelength shown in FIG. 19. 動作電流密度を0.1A/cm 2から300A/cm 2へと増加させると、比較例1ではΔλ=−9nmであるのに対して、実施例2ではΔλ=−1nmと、極めて小さな発光波長シフトが実現されている。 When the operating current density is increased from 0.1 A / cm 2 to 300A / cm 2, whereas a [Delta] [lambda] = -9 nm in Comparative Example 1, and [Delta] [lambda] = -1 nm in Example 2, a very small emission wavelength shift is realized. このように、青色を発光する実施例2のGaN系発光ダイオードは、比較例2のGaN系発光ダイオードよりも顕著に波長シフトが小さく、優位性が明らかである。 Thus, the GaN-based light emitting diode of Example 2 that emits blue, significantly wavelength shift smaller than GaN based light emitting diode of Comparative Example 2, the superiority is clear.
この第7の実施形態によれば、第1の実施形態と同様な利点に加えて、動作電流密度の増加に伴う発光波長の大きなシフトを抑制することができ、しかも一層広範囲の輝度制御を行うことができるという利点を得ることができる。 According to the seventh embodiment, in addition to the same advantages as those of the first embodiment, the operating current density can be suppressed large shift of emission wavelength with increasing, yet perform more extensive brightness control it is possible to obtain the advantage of being able.

以上、この発明の実施形態について具体的に説明したが、この発明は、上述の実施形態に限定されるものではなく、この発明の技術的思想に基づく各種の変形が可能である。 Has been specifically described embodiments of the invention, the invention is not limited to the embodiments described above but can be modified in various ways based on the technical idea of ​​the present invention.
例えば、上述の第1〜第7の実施形態において挙げた数値、材料、構造、形状、基板、原料、プロセスなどはあくまでも例に過ぎず、必要に応じて、これらと異なる数値、材料、構造、形状、基板、原料、プロセスなどを用いてもよい。 For example, numerical values ​​mentioned in the first to seventh embodiments described above, the material, structure, shape, substrate, raw materials, merely examples are such as a process, if necessary, these different numbers, materials, structures, shapes, substrates, raw materials and processes may be used.

また、上述の第1〜第5の実施形態において、n側電極17として最表面がNiからなる金属多層膜、具体的には、例えばRh/Ni構造の金属多層膜を用いてもよい。 Further, in the first to fifth embodiments described above, the metal multilayer film outermost surface made of Ni as the n-side electrode 17, specifically, for example, may be a metal multilayer film Rh / Ni structure. この場合、n側電極17は、n型GaN層19上にNi膜およびRh膜を順次形成した後、これらを所定形状にパターニングすることにより形成される。 In this case, n-side electrode 17, after sequentially forming the Ni film and the Rh film on the n-type GaN layer 19 is formed by patterning these into a predetermined shape. このようにn側電極17の最表面をNi膜とすることにより、サファイア基板18の剥離後、剥離面をRIE法によりエッチングすることによりn側電極17を露出させる際に、このn側電極17が過度にエッチングされるのを防止することができる。 Thus by making the outermost surface of the n-side electrode 17 and the Ni film, after the separation of the sapphire substrate 18, the release surface when exposing the n-side electrode 17 by etching by RIE, the n-side electrode 17 it is possible to prevent the from being excessively etched.
また、必要に応じて、上述の第1〜第7の実施形態のうちの二以上を組み合わせてもよい。 Further, if necessary, be a combination of two or more of the first to seventh embodiments described above.

この発明の第1の実施形態によるGaN系発光ダイオードを示す断面図である。 It is a sectional view showing a GaN-based light-emitting diode according to a first embodiment of the present invention. この発明の第1の実施形態によるGaN系発光ダイオードを示す平面図である。 It is a plan view showing a GaN-based light-emitting diode according to a first embodiment of the present invention. この発明の第1の実施形態によるGaN系発光ダイオードのn側電極の他の例を説明するための断面図である。 It is a sectional view for explaining another example of the n-side electrode of the GaN-based light-emitting diode according to a first embodiment of the present invention. この発明の第1の実施形態によるGaN系発光ダイオードの製造方法を説明するための断面図である。 It is a cross-sectional view for explaining a method of manufacturing a GaN-based light emitting diode according to a first embodiment of the present invention. この発明の第1の実施形態によるGaN系発光ダイオードの製造方法を説明するための断面図である。 It is a cross-sectional view for explaining a method of manufacturing a GaN-based light emitting diode according to a first embodiment of the present invention. この発明の第1の実施形態によるGaN系発光ダイオードの実装例を示す断面図である。 It is a sectional view showing a mounting example of the GaN-based light-emitting diode according to a first embodiment of the present invention. この発明の第1の実施形態によるGaN系発光ダイオードの実装例を示す断面図である。 It is a sectional view showing a mounting example of the GaN-based light-emitting diode according to a first embodiment of the present invention. この発明の第2の実施形態によるGaN系発光ダイオードの製造方法を説明するための断面図である。 It is a sectional view for explaining a method for manufacturing a GaN-based light emitting diode according to a second embodiment of the present invention. この発明の第3の実施形態によるGaN系発光ダイオードの製造方法を説明するための断面図である。 It is a cross-sectional view for explaining a method of manufacturing a GaN-based light emitting diode according to a third embodiment of the present invention. この発明の第4の実施形態によるGaN系発光ダイオードを示す断面図である。 It is a sectional view showing a GaN-based light-emitting diode according to a fourth embodiment of the present invention. この発明の第4の実施形態によるGaN系発光ダイオードの製造方法を説明するための断面図である。 It is a cross-sectional view for explaining a method of manufacturing a GaN-based light emitting diode according to a fourth embodiment of the present invention. この発明の第5の実施形態によるGaN系発光ダイオードを示す断面図である。 It is a sectional view showing a GaN-based light emitting diode according to a fifth embodiment of the present invention. この発明の第5の実施形態によるGaN系発光ダイオードの製造方法を説明するための断面図である。 It is a sectional view for explaining a method for manufacturing a GaN-based light emitting diode according to a fifth embodiment of the present invention. この発明の第6の実施形態によるGaN系発光ダイオードの製造方法を説明するための断面図である。 It is a cross-sectional view for explaining a method of manufacturing a GaN-based light emitting diode according to a sixth embodiment of the present invention. この発明の第6の実施形態によるGaN系発光ダイオードを示す断面図である。 It is a sectional view showing a GaN-based light-emitting diode according to a sixth embodiment of the present invention. この発明の第7の実施形態によるGaN系発光ダイオードを説明するための略線図である。 It is a schematic diagram for explaining a GaN-based light-emitting diode according to a seventh embodiment of the present invention. この発明の第7の実施形態によるGaN系発光ダイオードを説明するための略線図である。 It is a schematic diagram for explaining a GaN-based light-emitting diode according to a seventh embodiment of the present invention. この発明の第7の実施形態によるGaN系発光ダイオードを説明するための略線図である。 It is a schematic diagram for explaining a GaN-based light-emitting diode according to a seventh embodiment of the present invention. この発明の第7の実施形態によるGaN系発光ダイオードを説明するための略線図である。 It is a schematic diagram for explaining a GaN-based light-emitting diode according to a seventh embodiment of the present invention.

符号の説明 DESCRIPTION OF SYMBOLS

11、12、19…n型GaN層、13…発光層、14…p型GaN層、15…端面、16…p側電極、17…n側電極、18…サファイア基板、24…樹脂、25…バンプ、26…透明電極、27…配線、28、29…SiO 2膜、33、34…サブマウント 11, 12, 19 ... n-type GaN layer, 13 ... light-emitting layer, 14 ... p-type GaN layer, 15 ... end surface, 16 ... p-side electrode, 17 ... n-side electrode, 18 ... sapphire substrate, 24 ... resin, 25 ... bumps, 26 ... transparent electrode, 27 ... wiring, 28, 29 ... SiO 2 film, 33, 34 ... sub-mount

Claims (18)

  1. 第1の導電型の第1の半導体層と第2の導電型の第2の半導体層との間に発光層を挟んだ構造を有し、上記第1の半導体層に金属電極がコンタクトしている半導体発光素子において、 It has a sandwiched a light emitting layer between a first conductive type first semiconductor layer and the second semiconductor layer of a second conductivity type, a metal electrode on the first semiconductor layer is in contact in the semiconductor light-emitting device it is,
    上記金属電極が上記第1の半導体層に埋め込まれている ことを特徴とする半導体発光素子。 The semiconductor light emitting element characterized by the metal electrode is embedded in the first semiconductor layer.
  2. 上記金属電極の上記第1の半導体層に埋め込まれていない方の面と上記第1の半導体層の主面とがほぼ同一平面上にあることを特徴とする請求項1記載の半導体発光素子。 The semiconductor light emitting device according to claim 1, wherein the a major surface of plane and the first semiconductor layer of which is not embedded in the first semiconductor layer of the metal electrode is substantially coplanar.
  3. 上記金属電極がRhからなることを特徴とする請求項1記載の半導体発光素子。 The semiconductor light emitting device according to claim 1, wherein said metal electrode is made of Rh.
  4. 上記金属電極の平面形状が所定の繰り返しパターンからなることを特徴とする請求項1記載の半導体発光素子。 The semiconductor light emitting device according to claim 1, wherein the planar shape of the metal electrode, characterized in that it consists of a predetermined repetition pattern.
  5. 上記金属電極の上記第1の半導体層に埋め込まれている方の面と上記第1の半導体層との間に誘電体膜を有することを特徴とする請求項1記載の半導体発光素子。 The semiconductor light emitting device according to claim 1, wherein a dielectric film between the surface and the first semiconductor layer towards embedded in the first semiconductor layer of the metal electrode.
  6. 上記金属電極の上記第1の半導体層に埋め込まれている方の面が上記第1の半導体層の主面に対して傾斜していることを特徴とする請求項1記載の半導体発光素子。 The semiconductor light emitting device according to claim 1, wherein the surface of the person that is embedded in the first semiconductor layer of the metal electrode is inclined with respect to the main surface of the first semiconductor layer.
  7. 上記金属電極の上記第1の半導体層に埋め込まれている方の面が上記金属電極の上記第1の半導体層に埋め込まれていない方の面に対して傾斜していることを特徴とする請求項1記載の半導体発光素子。 Claims, characterized in that the surface of the person that is embedded in the first semiconductor layer of the metal electrode is inclined with respect to the surface of which is not embedded in the first semiconductor layer of the metal electrode the semiconductor light emitting device of claim 1, wherein.
  8. 上記第1の半導体層、上記発光層および上記第2の半導体層が窒化物系III−V族化合物半導体からなることを特徴とする請求項1記載の半導体発光素子。 The first semiconductor layer, the light emitting layer and a semiconductor light emitting device according to claim 1, wherein said second semiconductor layer is characterized by comprising a nitride III-V compound semiconductor.
  9. 上記金属電極が上記第1の半導体層のC−面とコンタクトしていることを特徴とする請求項8記載の半導体発光素子。 The semiconductor light emitting device according to claim 8, wherein said metal electrode is characterized in that it C- face contact of said first semiconductor layer.
  10. 第1の導電型の第1の半導体層と第2の導電型の第2の半導体層との間に発光層を挟んだ構造を有し、上記第1の半導体層に金属電極がコンタクトしている半導体発光素子の製造方法において、 It has a sandwiched a light emitting layer between a first conductive type first semiconductor layer and the second semiconductor layer of a second conductivity type, a metal electrode on the first semiconductor layer is in contact the method for manufacturing a semiconductor light emitting device are,
    基板上に第1の導電型の第3の半導体層を成長させる工程と、 Growing a first third semiconductor layer of conductivity type on a substrate,
    上記第3の半導体層上に上記金属電極を形成する工程と、 A step of forming the metal electrode on the third semiconductor layer,
    上記金属電極を覆うように上記第1の半導体層を成長させる工程と、 A step of growing the first semiconductor layer so as to cover the metal electrode,
    上記第1の半導体層上に上記発光層および上記第2の半導体層を順次成長させる工程とを有する ことを特徴とする半導体発光素子の製造方法。 The method of manufacturing a semiconductor light emitting device characterized by a step of sequentially growing the light emitting layer and the second semiconductor layer on the first semiconductor layer.
  11. 上記第3の半導体層から上記基板を剥離した後、上記第3の半導体層を裏面側からエッチングまたは研磨することにより上記金属電極を露出させる工程を有することを特徴とする請求項10記載の半導体発光素子の製造方法。 After removing the substrate from said third semiconductor layer, a semiconductor of claim 10 wherein further comprising the step of exposing the metal electrodes by etching or polishing the third semiconductor layer from the back side method of manufacturing the light emitting device.
  12. 上記第1の半導体層を成長させる際に、第1の成長温度で上記第1の半導体層を成長させて上記金属電極を覆った後、上記第1の成長温度よりも高い第2の成長温度で上記第1の半導体層を成長させるようにしたことを特徴とする請求項10記載の半導体発光素子の製造方法。 When growing the first semiconductor layer, after the first growth temperature by growing the first semiconductor layer covered the metal electrodes, the higher than the first growth temperature second growth temperature in a method of manufacturing a semiconductor light emitting device according to claim 10, wherein it has to grow the first semiconductor layer.
  13. 上記第3の半導体層上に誘電体膜および上記金属電極を順次形成することを特徴とする請求項10記載の半導体発光素子の製造方法。 The method of manufacturing a semiconductor light emitting device according to claim 10, wherein sequentially forming a dielectric film and the metal electrode to the third semiconductor layer.
  14. 上記第2の半導体層上に第1の誘電体膜、上記金属電極および第2の誘電体膜を順次形成することを特徴とする請求項10記載の半導体発光素子の製造方法。 The first dielectric film on the second semiconductor layer, a method of manufacturing a semiconductor light emitting device according to claim 10, wherein the sequentially forming the metal electrode and the second dielectric film.
  15. 上記第1の半導体層、上記発光層、上記第2の半導体層および上記第3の半導体層が窒化物系III−V族化合物半導体からなることを特徴とする請求項10記載の半導体発光素子の製造方法。 The first semiconductor layer, the light emitting layer, the semiconductor light emitting device according to claim 10, wherein said second semiconductor layer and the third semiconductor layer is characterized by comprising a nitride III-V compound semiconductor Production method.
  16. 赤色発光の半導体発光素子、緑色発光の半導体発光素子および青色発光の半導体発光素子をそれぞれ複数個配列したバックライトにおいて、 Red light emission of the semiconductor light emitting element, the green light-emitting semiconductor light emitting device and backlight the semiconductor light-emitting element of blue emission were respectively plural sequences,
    上記赤色発光の半導体発光素子、上記緑色発光の半導体発光素子および上記青色発光の半導体発光素子のうちの少なくとも一つの半導体発光素子が、 The semiconductor light emitting element of the red light emission, at least one semiconductor light-emitting element of the semiconductor light emitting element and the semiconductor light emitting element of the blue emission of the green light,
    第1の導電型の第1の半導体層と第2の導電型の第2の半導体層との間に発光層を挟んだ構造を有し、上記第1の半導体層に金属電極がコンタクトしている半導体発光素子において、 It has a sandwiched a light emitting layer between a first conductive type first semiconductor layer and the second semiconductor layer of a second conductivity type, a metal electrode on the first semiconductor layer is in contact in the semiconductor light-emitting device it is,
    上記金属電極が上記第1の半導体層に埋め込まれているものである ことを特徴とするバックライト。 Backlight the metal electrode is characterized in that embedded in the first semiconductor layer.
  17. 赤色発光の半導体発光素子、緑色発光の半導体発光素子および青色発光の半導体発光素子をそれぞれ複数個配列したディスプレイにおいて、 Red light emission of the semiconductor light emitting element, in displays of the semiconductor light emitting element of the semiconductor light emitting element and the blue light emitting green light were respectively plural sequences,
    上記赤色発光の半導体発光素子、上記緑色発光の半導体発光素子および上記青色発光の半導体発光素子のうちの少なくとも一つの半導体発光素子が、 The semiconductor light emitting element of the red light emission, at least one semiconductor light-emitting element of the semiconductor light emitting element and the semiconductor light emitting element of the blue emission of the green light,
    上記赤色発光の半導体発光素子、上記緑色発光の半導体発光素子および上記青色発光の半導体発光素子のうちの少なくとも一つの半導体発光素子が、 The semiconductor light emitting element of the red light emission, at least one semiconductor light-emitting element of the semiconductor light emitting element and the semiconductor light emitting element of the blue emission of the green light,
    第1の導電型の第1の半導体層と第2の導電型の第2の半導体層との間に発光層を挟んだ構造を有し、上記第1の半導体層に金属電極がコンタクトしている半導体発光素子において、 It has a sandwiched a light emitting layer between a first conductive type first semiconductor layer and the second semiconductor layer of a second conductivity type, a metal electrode on the first semiconductor layer is in contact in the semiconductor light-emitting device it is,
    上記金属電極が上記第1の半導体層に埋め込まれているものである ことを特徴とするディスプレイ。 Display the metal electrode is characterized in that embedded in the first semiconductor layer.
  18. 一つまたは複数の半導体発光素子を有する電子機器において、 An electronic device having one or more semiconductor light emitting element,
    少なくとも一つの上記半導体発光素子が、 At least one of the semiconductor light emitting element,
    第1の導電型の第1の半導体層と第2の導電型の第2の半導体層との間に発光層を挟んだ構造を有し、上記第1の半導体層に金属電極がコンタクトしている半導体発光素子において、 It has a sandwiched a light emitting layer between a first conductive type first semiconductor layer and the second semiconductor layer of a second conductivity type, a metal electrode on the first semiconductor layer is in contact in the semiconductor light-emitting device it is,
    上記金属電極が上記第1の半導体層に埋め込まれているものである ことを特徴とする電子機器。 Electronic apparatus which the metal electrode is characterized in that embedded in the first semiconductor layer.
JP2007003989A 2007-01-12 2007-01-12 Semiconductor light emitting element, method of manufacturing semiconductor light emitting element, backlight, display and electronic equipment Granted JP2008172040A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007003989A JP2008172040A (en) 2007-01-12 2007-01-12 Semiconductor light emitting element, method of manufacturing semiconductor light emitting element, backlight, display and electronic equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007003989A JP2008172040A (en) 2007-01-12 2007-01-12 Semiconductor light emitting element, method of manufacturing semiconductor light emitting element, backlight, display and electronic equipment

Publications (1)

Publication Number Publication Date
JP2008172040A true JP2008172040A (en) 2008-07-24

Family

ID=39699849

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007003989A Granted JP2008172040A (en) 2007-01-12 2007-01-12 Semiconductor light emitting element, method of manufacturing semiconductor light emitting element, backlight, display and electronic equipment

Country Status (1)

Country Link
JP (1) JP2008172040A (en)

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012019983A (en) * 2010-07-15 2012-02-02 Fujifilm Corp Endoscope light source device and endoscope system
JP2013505588A (en) * 2009-09-18 2013-02-14 ソラア インコーポレーテッドSoraa Inc. Power light emitting diode and method using current density manipulation
JP2013106020A (en) * 2011-11-17 2013-05-30 Stanley Electric Co Ltd Semiconductor light-emitting device and semiconductor light-emitting device manufacturing method
US8905588B2 (en) 2010-02-03 2014-12-09 Sorra, Inc. System and method for providing color light sources in proximity to predetermined wavelength conversion structures
US8912025B2 (en) 2011-11-23 2014-12-16 Soraa, Inc. Method for manufacture of bright GaN LEDs using a selective removal process
US8946865B2 (en) 2011-01-24 2015-02-03 Soraa, Inc. Gallium—nitride-on-handle substrate materials and devices and method of manufacture
US8994033B2 (en) 2013-07-09 2015-03-31 Soraa, Inc. Contacts for an n-type gallium and nitrogen substrate for optical devices
US9000466B1 (en) 2010-08-23 2015-04-07 Soraa, Inc. Methods and devices for light extraction from a group III-nitride volumetric LED using surface and sidewall roughening
US9046227B2 (en) 2009-09-18 2015-06-02 Soraa, Inc. LED lamps with improved quality of light
US9105806B2 (en) 2009-03-09 2015-08-11 Soraa, Inc. Polarization direction of optical devices using selected spatial configurations
US9269876B2 (en) 2012-03-06 2016-02-23 Soraa, Inc. Light emitting diodes with low refractive index material layers to reduce light guiding effects
US9293644B2 (en) 2009-09-18 2016-03-22 Soraa, Inc. Power light emitting diode and method with uniform current density operation
US9410664B2 (en) 2013-08-29 2016-08-09 Soraa, Inc. Circadian friendly LED light source
US9450143B2 (en) 2010-06-18 2016-09-20 Soraa, Inc. Gallium and nitrogen containing triangular or diamond-shaped configuration for optical devices
US9461197B2 (en) 2013-06-10 2016-10-04 Sony Semiconductor Solutions Corporation Light-emitting element wafer, light emitting element, electronic apparatus, and method of producing light-emitting element wafer
US9583678B2 (en) 2009-09-18 2017-02-28 Soraa, Inc. High-performance LED fabrication
US9761763B2 (en) 2012-12-21 2017-09-12 Soraa, Inc. Dense-luminescent-materials-coated violet LEDs
US9978904B2 (en) 2012-10-16 2018-05-22 Soraa, Inc. Indium gallium nitride light emitting devices
US10147850B1 (en) 2010-02-03 2018-12-04 Soraa, Inc. System and method for providing color light sources in proximity to predetermined wavelength conversion structures

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62252180A (en) * 1986-04-24 1987-11-02 Mitsubishi Cable Ind Ltd Semiconductor element
JPH11274642A (en) * 1998-03-19 1999-10-08 Toshiba Corp Semiconductor light emitting element and fabrication thereof
JP2002217450A (en) * 2001-01-22 2002-08-02 Sanken Electric Co Ltd Semiconductor light-emitting device and method of manufacturing the same
JP2002232006A (en) * 2001-02-05 2002-08-16 Nichia Chem Ind Ltd Nitride semiconductor element, and its manufacturing method
JP2003234505A (en) * 2002-01-31 2003-08-22 Osram Opto Semiconductors Gmbh Semiconductor device and manufacturing method thereof
JP2003264314A (en) * 2002-03-11 2003-09-19 Matsushita Electric Ind Co Ltd Semiconductor device and its manufacturing method
JP2003298109A (en) * 2002-04-02 2003-10-17 Sanyo Electric Co Ltd Semiconductor element and method of manufacturing the same
JP2004014996A (en) * 2002-06-11 2004-01-15 Sanyo Electric Co Ltd Optical semiconductor element
JP2004071657A (en) * 2002-08-01 2004-03-04 Nec Corp Group iii nitride semiconductor element, manufacturing method thereof and group iii nitride semiconductor substrate
WO2006013698A1 (en) * 2004-08-02 2006-02-09 Nec Corporation Nitride semiconductor device and method for fabricating same
JP2006066449A (en) * 2004-08-24 2006-03-09 Toshiba Corp Semiconductor light emitting device
WO2006123580A1 (en) * 2005-05-19 2006-11-23 Matsushita Electric Industrial Co., Ltd. Nitride semiconductor device and method for manufacturing same
WO2006123540A1 (en) * 2005-05-19 2006-11-23 Sumitomo Chemical Company, Limited Group 3-5 nitride semiconductor multilayer substrate, method for manufacturing group 3-5 nitride semiconductor free-standing substrate, and semiconductor element

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62252180A (en) * 1986-04-24 1987-11-02 Mitsubishi Cable Ind Ltd Semiconductor element
JPH11274642A (en) * 1998-03-19 1999-10-08 Toshiba Corp Semiconductor light emitting element and fabrication thereof
JP2002217450A (en) * 2001-01-22 2002-08-02 Sanken Electric Co Ltd Semiconductor light-emitting device and method of manufacturing the same
JP2002232006A (en) * 2001-02-05 2002-08-16 Nichia Chem Ind Ltd Nitride semiconductor element, and its manufacturing method
JP2003234505A (en) * 2002-01-31 2003-08-22 Osram Opto Semiconductors Gmbh Semiconductor device and manufacturing method thereof
JP2003264314A (en) * 2002-03-11 2003-09-19 Matsushita Electric Ind Co Ltd Semiconductor device and its manufacturing method
JP2003298109A (en) * 2002-04-02 2003-10-17 Sanyo Electric Co Ltd Semiconductor element and method of manufacturing the same
JP2004014996A (en) * 2002-06-11 2004-01-15 Sanyo Electric Co Ltd Optical semiconductor element
JP2004071657A (en) * 2002-08-01 2004-03-04 Nec Corp Group iii nitride semiconductor element, manufacturing method thereof and group iii nitride semiconductor substrate
WO2006013698A1 (en) * 2004-08-02 2006-02-09 Nec Corporation Nitride semiconductor device and method for fabricating same
JP2006066449A (en) * 2004-08-24 2006-03-09 Toshiba Corp Semiconductor light emitting device
WO2006123580A1 (en) * 2005-05-19 2006-11-23 Matsushita Electric Industrial Co., Ltd. Nitride semiconductor device and method for manufacturing same
WO2006123540A1 (en) * 2005-05-19 2006-11-23 Sumitomo Chemical Company, Limited Group 3-5 nitride semiconductor multilayer substrate, method for manufacturing group 3-5 nitride semiconductor free-standing substrate, and semiconductor element

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9105806B2 (en) 2009-03-09 2015-08-11 Soraa, Inc. Polarization direction of optical devices using selected spatial configurations
US9046227B2 (en) 2009-09-18 2015-06-02 Soraa, Inc. LED lamps with improved quality of light
US9583678B2 (en) 2009-09-18 2017-02-28 Soraa, Inc. High-performance LED fabrication
US9293644B2 (en) 2009-09-18 2016-03-22 Soraa, Inc. Power light emitting diode and method with uniform current density operation
JP2013505588A (en) * 2009-09-18 2013-02-14 ソラア インコーポレーテッドSoraa Inc. Power light emitting diode and method using current density manipulation
US8905588B2 (en) 2010-02-03 2014-12-09 Sorra, Inc. System and method for providing color light sources in proximity to predetermined wavelength conversion structures
US10147850B1 (en) 2010-02-03 2018-12-04 Soraa, Inc. System and method for providing color light sources in proximity to predetermined wavelength conversion structures
US9450143B2 (en) 2010-06-18 2016-09-20 Soraa, Inc. Gallium and nitrogen containing triangular or diamond-shaped configuration for optical devices
JP2012019983A (en) * 2010-07-15 2012-02-02 Fujifilm Corp Endoscope light source device and endoscope system
US9000466B1 (en) 2010-08-23 2015-04-07 Soraa, Inc. Methods and devices for light extraction from a group III-nitride volumetric LED using surface and sidewall roughening
US8946865B2 (en) 2011-01-24 2015-02-03 Soraa, Inc. Gallium—nitride-on-handle substrate materials and devices and method of manufacture
JP2013106020A (en) * 2011-11-17 2013-05-30 Stanley Electric Co Ltd Semiconductor light-emitting device and semiconductor light-emitting device manufacturing method
US9202998B2 (en) 2011-11-17 2015-12-01 Stanley Electric Co., Ltd. Semiconductor light-emitting device and method for manufacturing semiconductor light-emitting device
US8912025B2 (en) 2011-11-23 2014-12-16 Soraa, Inc. Method for manufacture of bright GaN LEDs using a selective removal process
US9269876B2 (en) 2012-03-06 2016-02-23 Soraa, Inc. Light emitting diodes with low refractive index material layers to reduce light guiding effects
US9978904B2 (en) 2012-10-16 2018-05-22 Soraa, Inc. Indium gallium nitride light emitting devices
US9761763B2 (en) 2012-12-21 2017-09-12 Soraa, Inc. Dense-luminescent-materials-coated violet LEDs
US9461197B2 (en) 2013-06-10 2016-10-04 Sony Semiconductor Solutions Corporation Light-emitting element wafer, light emitting element, electronic apparatus, and method of producing light-emitting element wafer
US9960206B2 (en) 2013-06-10 2018-05-01 Sony Semiconductor Solutions Corporation Light-emitting element wafer, light emitting element, electronic apparatus
US8994033B2 (en) 2013-07-09 2015-03-31 Soraa, Inc. Contacts for an n-type gallium and nitrogen substrate for optical devices
US9410664B2 (en) 2013-08-29 2016-08-09 Soraa, Inc. Circadian friendly LED light source

Similar Documents

Publication Publication Date Title
US9911894B2 (en) Nitride-based III-V group compound semiconductor
KR101309413B1 (en) Light emitting diode, method for manufacturing light emitting diode, integrated light emitting diode, method for manufacturing integrated light emitting diode, light emitting diode backlight, light emitting diode illumination device, light emitting diode display, electronic apparatus, electronic device, and method for manufacturing electronic device
JP4091049B2 (en) Nitride semiconductor light emitting device having an electrostatic discharge prevention function
US7880181B2 (en) Light emitting diode with improved current spreading performance
EP2426743B1 (en) GaN compound semiconductor light emitting element and method of manufacturing the same
KR101062544B1 (en) Method for manufacturing Baan-based semiconductor light emitting device and lamp
CN100536185C (en) Gallium nitride-based light emitting diode and preparation method thereof
KR100716790B1 (en) Gallium nitride based semiconductor light emitting diode and method of manufacturing the same
JP3815335B2 (en) The semiconductor light emitting device and a manufacturing method thereof
US20110079813A1 (en) Vertical gallium nitride-based light emitting diode and method of manufacturing the same
US7919784B2 (en) Semiconductor light-emitting device and method for making same
JP4016985B2 (en) The semiconductor light emitting device and manufacturing method thereof, an integrated semiconductor light-emitting device and a manufacturing method thereof, an image display device and a manufacturing method and an illumination device and a manufacturing method thereof that
CN100407464C (en) The method of manufacturing a light emitting diode
JP4507532B2 (en) Nitride semiconductor device
JP5232970B2 (en) Semiconductor light emitting device manufacturing method, semiconductor light emitting device, and lamp including the same
TWI568018B (en) The nitride semiconductor light emitting diode
US7687811B2 (en) Vertical light emitting device having a photonic crystal structure
JP4535053B2 (en) Method of forming a wiring of a light-emitting diode, light emitting diode mounting board, display, backlight, illumination device, and an electronic device
EP1818991A2 (en) Nitride-based semiconductor light emitting device and method of manufacturing the same
WO2007018789A1 (en) Blue led with roughened high refractive index surface layer for high light extraction
EP1697983A4 (en) Highly efficient gallium nitride based light emitting diodes via surface roughening
US7897423B2 (en) Method for production of a radiation-emitting semiconductor chip
US20060022209A1 (en) Light emitting devices having a reflective bond pad and methods of fabricating light emitting devices having reflective bond pads
US8969902B2 (en) Semiconductor light emitting device
CN102484185B (en) Semiconductor light-emitting element and a production method therefor

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100105

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111026

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120710

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120823

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120918

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121101

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121211