JP2002218411A - 映像信号処理装置 - Google Patents
映像信号処理装置Info
- Publication number
- JP2002218411A JP2002218411A JP2001008485A JP2001008485A JP2002218411A JP 2002218411 A JP2002218411 A JP 2002218411A JP 2001008485 A JP2001008485 A JP 2001008485A JP 2001008485 A JP2001008485 A JP 2001008485A JP 2002218411 A JP2002218411 A JP 2002218411A
- Authority
- JP
- Japan
- Prior art keywords
- field
- video signal
- circuit
- edge
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Television Systems (AREA)
Abstract
(57)【要約】
【課題】 テレビジョンにおけるインタレース信号をノ
ンインタレース信号に変換する場合において、３０Ｐ映
像信号とそうでない一般の映像信号が順次送信または同
時に混在する場合の映像信号処理装置を提供する。 【解決手段】 第１のフィールドおよび第２のフィール
ドの映像信号からそれぞれエッジ情報を検出するエッジ
検出回路と、第１のフィールドと第２のフィールドのエ
ッジのマッチングを行うエッジマッチング回路と、隣接
するフィールドを合成し１フレームの映像信号を生成す
るフィールド合成回路と、フィールド合成回路で合成し
た映像信号またはＩＰ変換回路で変換した映像信号を出
力信号として選択する表示選択回路を備えることによ
り、３０Ｐの映像信号を画質劣化なく復元することがで
きる。
ンインタレース信号に変換する場合において、３０Ｐ映
像信号とそうでない一般の映像信号が順次送信または同
時に混在する場合の映像信号処理装置を提供する。 【解決手段】 第１のフィールドおよび第２のフィール
ドの映像信号からそれぞれエッジ情報を検出するエッジ
検出回路と、第１のフィールドと第２のフィールドのエ
ッジのマッチングを行うエッジマッチング回路と、隣接
するフィールドを合成し１フレームの映像信号を生成す
るフィールド合成回路と、フィールド合成回路で合成し
た映像信号またはＩＰ変換回路で変換した映像信号を出
力信号として選択する表示選択回路を備えることによ
り、３０Ｐの映像信号を画質劣化なく復元することがで
きる。
Description
【０００１】
【発明の属する技術分野】本発明は、テレビジョンにお
けるインタレース信号をノンインタレース信号に変換す
る場合において、３０Ｐ映像信号とそうでない一般の映
像信号が順次送信または同時に混在する場合の映像信号
処理装置に関するものである。
けるインタレース信号をノンインタレース信号に変換す
る場合において、３０Ｐ映像信号とそうでない一般の映
像信号が順次送信または同時に混在する場合の映像信号
処理装置に関するものである。
【０００２】
【従来の技術】３０Ｐ映像信号は、図２に示すように３
０フレーム／秒の映像信号を６０フィールド／秒のイン
タレース信号に変換する際に１フレームの映像信号を奇
フィールドと偶フィールドに１ライン毎に分割した信号
である。
０フレーム／秒の映像信号を６０フィールド／秒のイン
タレース信号に変換する際に１フレームの映像信号を奇
フィールドと偶フィールドに１ライン毎に分割した信号
である。
【０００３】すなわち、第１・第２フィールドは同一フ
レームから変換され第３・第４フィールドは次のフレー
ムから変換され、以下同様に２フィールドごとに変換さ
れる。従来のＩＰ変換によるノンインタレース信号への
変換では図８で示すように第１のフィールドと第２フィ
ールドおよび第３のフィールドから第２フィールドの走
査線変換を行い１フレームの映像信号を生成する。
レームから変換され第３・第４フィールドは次のフレー
ムから変換され、以下同様に２フィールドごとに変換さ
れる。従来のＩＰ変換によるノンインタレース信号への
変換では図８で示すように第１のフィールドと第２フィ
ールドおよび第３のフィールドから第２フィールドの走
査線変換を行い１フレームの映像信号を生成する。
【０００４】
【発明が解決しようとする課題】しかしながら従来のＩ
Ｐ変換によるノンインタレース信号への変換では図８で
示すように第１のフィールドと第３のフィールドでフレ
ーム差分をとり動き検出を行うため、３０Ｐ映像信号の
場合、図２に示すようにもとの３０Ｐ映像信号を復元す
ることができず画質が劣化するという問題がある。
Ｐ変換によるノンインタレース信号への変換では図８で
示すように第１のフィールドと第３のフィールドでフレ
ーム差分をとり動き検出を行うため、３０Ｐ映像信号の
場合、図２に示すようにもとの３０Ｐ映像信号を復元す
ることができず画質が劣化するという問題がある。
【０００５】本発明では、隣接するフィールドが１フレ
ームを構成する映像信号であるかを判定し、同一フレー
ムと判定された場合に図２に示すように２つのフィール
ドを合成することによりもとの３０Ｐ映像信号を復元し
画質劣化のないノンインタレース信号を生成する映像信
号処理装置を提供することを目的とする。
ームを構成する映像信号であるかを判定し、同一フレー
ムと判定された場合に図２に示すように２つのフィール
ドを合成することによりもとの３０Ｐ映像信号を復元し
画質劣化のないノンインタレース信号を生成する映像信
号処理装置を提供することを目的とする。
【０００６】
【課題を解決するための手段】前記課題を解決するため
に、本発明の映像信号処理装置では、第１のフィールド
および第２のフィールドの映像信号からそれぞれエッジ
情報を検出するエッジ検出回路と、第１のフィールドが
奇フィールドか偶フィールドかを判定するフィールド判
別回路と、前記エッジ検出回路で検出されたエッジ情報
から第１のフィールドと第２のフィールドのマッチング
を行いその結果を前記フィールド判別回路で検出したフ
ィールドに応じて１フィールド前のマッチング結果ある
いは２フィールド前のマッチング結果を発行するエッジ
マッチング回路と、前記エッジマッチング回路でのマッ
チング結果および前記フィールド判別回路から第２のフ
ィールドと第３のフィールドまたは第３のフィールドと
第４のフィールドを合成し１フレームの映像信号を生成
するフィールド合成回路と、第２のフィールドと第３の
フィールドと第４のフィールドからＩＰ変換を行い第３
のフィールドの１フレームの映像信号を生成するＩＰ変
換回路と、前記エッジマッチング回路でのマッチング結
果から前記フィールド合成回路で合成した映像信号また
は前記ＩＰ変換回路で変換した映像信号を出力信号とし
て選択する表示選択回路を備えている。
に、本発明の映像信号処理装置では、第１のフィールド
および第２のフィールドの映像信号からそれぞれエッジ
情報を検出するエッジ検出回路と、第１のフィールドが
奇フィールドか偶フィールドかを判定するフィールド判
別回路と、前記エッジ検出回路で検出されたエッジ情報
から第１のフィールドと第２のフィールドのマッチング
を行いその結果を前記フィールド判別回路で検出したフ
ィールドに応じて１フィールド前のマッチング結果ある
いは２フィールド前のマッチング結果を発行するエッジ
マッチング回路と、前記エッジマッチング回路でのマッ
チング結果および前記フィールド判別回路から第２のフ
ィールドと第３のフィールドまたは第３のフィールドと
第４のフィールドを合成し１フレームの映像信号を生成
するフィールド合成回路と、第２のフィールドと第３の
フィールドと第４のフィールドからＩＰ変換を行い第３
のフィールドの１フレームの映像信号を生成するＩＰ変
換回路と、前記エッジマッチング回路でのマッチング結
果から前記フィールド合成回路で合成した映像信号また
は前記ＩＰ変換回路で変換した映像信号を出力信号とし
て選択する表示選択回路を備えている。
【０００７】また、上記において第２のフィールドと第
３のフィールドから字幕などの挿入信号の表示領域を検
出する字幕領域検出回路を追加し、表示選択回路の代わ
りに出力信号が前記字幕領域検出回路で検出した挿入信
号の表示領域の場合ＩＰ変換回路で生成した映像信号を
出力信号とし、そうでない場合はエッジマッチング回路
でのマッチング結果から前記フィールド合成回路で合成
した映像信号または前記ＩＰ変換回路で変換した映像信
号を出力信号として選択する動的表示選択回路を備えて
いる。
３のフィールドから字幕などの挿入信号の表示領域を検
出する字幕領域検出回路を追加し、表示選択回路の代わ
りに出力信号が前記字幕領域検出回路で検出した挿入信
号の表示領域の場合ＩＰ変換回路で生成した映像信号を
出力信号とし、そうでない場合はエッジマッチング回路
でのマッチング結果から前記フィールド合成回路で合成
した映像信号または前記ＩＰ変換回路で変換した映像信
号を出力信号として選択する動的表示選択回路を備えて
いる。
【０００８】この構成により本発明の映像信号処理装置
は、入力された映像信号が３０Ｐ映像信号を分割した信
号であるかを判定し、分割された３０Ｐ映像信号のフィ
ールドをもとの３０Ｐ映像信号に合成するため高画質な
映像信号を生成することができる。
は、入力された映像信号が３０Ｐ映像信号を分割した信
号であるかを判定し、分割された３０Ｐ映像信号のフィ
ールドをもとの３０Ｐ映像信号に合成するため高画質な
映像信号を生成することができる。
【０００９】
【発明の実施の形態】本発明の請求項１に記載の発明
は、隣接するフィールドの相似関係を判定するため入力
された映像信号に応じたノンインタレース信号を生成す
ることができるという作用を有する。
は、隣接するフィールドの相似関係を判定するため入力
された映像信号に応じたノンインタレース信号を生成す
ることができるという作用を有する。
【００１０】つぎに、請求項２に記載の発明は、請求項
１に記載の映像信号処理装置において、３０Ｐ映像信号
に挿入された字幕などの一般の映像信号を検出すること
により３０Ｐ映像信号の復元と従来のＩＰ変換を混合す
るため、それぞれの映像信号に対して画質劣化のないノ
ンインタレース信号を生成することができるという作用
を有する。
１に記載の映像信号処理装置において、３０Ｐ映像信号
に挿入された字幕などの一般の映像信号を検出すること
により３０Ｐ映像信号の復元と従来のＩＰ変換を混合す
るため、それぞれの映像信号に対して画質劣化のないノ
ンインタレース信号を生成することができるという作用
を有する。
【００１１】（実施の形態１）以下に、本発明の請求項
１に記載された発明の実施形態について、図１を用いて
説明する。
１に記載された発明の実施形態について、図１を用いて
説明する。
【００１２】図１において、１０１〜１０３はそれぞれ
第１〜第３のフィールドの映像信号を格納するフィール
ドメモリ、１０４は第１のフィールドが奇フィールドか
偶フィールドかを判定するフィールド判別回路、１０５
〜１０６はそれぞれ第１〜第２のフィールドのエッジ情
報を検出するエッジ検出回路、１０７はエッジ検出回路
１０５、１０６で検出したエッジ情報を比較し２つのフ
ィールドが同一のフレームを構成するかどうかを判定す
るエッジマッチング回路、１０８はフィールドメモリ１
０１〜１０３に格納されたフィールドの映像信号からＩ
Ｐ変換により映像信号を生成するＩＰ変換回路である。
第１〜第３のフィールドの映像信号を格納するフィール
ドメモリ、１０４は第１のフィールドが奇フィールドか
偶フィールドかを判定するフィールド判別回路、１０５
〜１０６はそれぞれ第１〜第２のフィールドのエッジ情
報を検出するエッジ検出回路、１０７はエッジ検出回路
１０５、１０６で検出したエッジ情報を比較し２つのフ
ィールドが同一のフレームを構成するかどうかを判定す
るエッジマッチング回路、１０８はフィールドメモリ１
０１〜１０３に格納されたフィールドの映像信号からＩ
Ｐ変換により映像信号を生成するＩＰ変換回路である。
【００１３】１０９はフィールドメモリ１０１とフィー
ルドメモリ１０２またはフィールドメモリ１０２とフィ
ールドメモリ１０３に格納されたフィールドの映像信号
から１フレームの映像信号を合成するフィールド合成回
路、１１０はＩＰ変換回路１０８またはフィールド合成
回路１０９で生成された映像信号を出力信号として選択
する表示選択回路である。
ルドメモリ１０２またはフィールドメモリ１０２とフィ
ールドメモリ１０３に格納されたフィールドの映像信号
から１フレームの映像信号を合成するフィールド合成回
路、１１０はＩＰ変換回路１０８またはフィールド合成
回路１０９で生成された映像信号を出力信号として選択
する表示選択回路である。
【００１４】かかる構成によれば、１フィールド遅延お
よび２フィールド遅延および３フィールド遅延の映像信
号がそれぞれフィールドメモリ１０１，１０２，１０３
に格納される。そして、第１のフィールドと第２のフィ
ールドである１フィールド遅延の映像信号はそれぞれエ
ッジ検出回路１０５、１０６で図４に示されるように垂
直および斜め方向のエッジが検出される。
よび２フィールド遅延および３フィールド遅延の映像信
号がそれぞれフィールドメモリ１０１，１０２，１０３
に格納される。そして、第１のフィールドと第２のフィ
ールドである１フィールド遅延の映像信号はそれぞれエ
ッジ検出回路１０５、１０６で図４に示されるように垂
直および斜め方向のエッジが検出される。
【００１５】ここで水平方向のエッジは後述するエッジ
マッチング回路１０７でのエッジマッチングでは不要で
あるため検出しない。次にエッジマッチング回路１０７
は図４に示すようにエッジ検出回路１０５、１０６で検
出したそれぞれのエッジについて１つのフレーム上で重
ね合わせそれぞれのエッジが連続したエッジであるかど
うかを判定する。
マッチング回路１０７でのエッジマッチングでは不要で
あるため検出しない。次にエッジマッチング回路１０７
は図４に示すようにエッジ検出回路１０５、１０６で検
出したそれぞれのエッジについて１つのフレーム上で重
ね合わせそれぞれのエッジが連続したエッジであるかど
うかを判定する。
【００１６】そして、全てのエッジがそれぞれ同一エッ
ジ上に連続すると判定した場合は１を出力しそうでない
場合は０を出力する。ここで、エッジマッチング回路１
０７はフィールド判別回路１０４において第１のフィー
ルドが奇フィールドである場合、エッジマッチング結果
を次のフィールド後に発行し、偶フィールドである場
合、エッジマッチング結果を２フィールド遅延して発行
する。
ジ上に連続すると判定した場合は１を出力しそうでない
場合は０を出力する。ここで、エッジマッチング回路１
０７はフィールド判別回路１０４において第１のフィー
ルドが奇フィールドである場合、エッジマッチング結果
を次のフィールド後に発行し、偶フィールドである場
合、エッジマッチング結果を２フィールド遅延して発行
する。
【００１７】つぎにフィールド合成回路１０９はエッジ
マッチング回路１０７からのエッジマッチング結果が１
でありかつフィールド判別回路１０４からのフィールド
判別が奇フィールドである場合、図５に示すように第３
のフィールドと第４のフィールドの映像信号を合成し１
フレームの映像信号を生成する。また、エッジマッチン
グ回路１０７からのエッジマッチング結果が１でありか
つフィールド判別回路１０４からのフィールド判別が偶
フィールドである場合は第２のフィールドと第３のフィ
ールドの映像信号を合成し１フレームの映像信号を生成
する。
マッチング回路１０７からのエッジマッチング結果が１
でありかつフィールド判別回路１０４からのフィールド
判別が奇フィールドである場合、図５に示すように第３
のフィールドと第４のフィールドの映像信号を合成し１
フレームの映像信号を生成する。また、エッジマッチン
グ回路１０７からのエッジマッチング結果が１でありか
つフィールド判別回路１０４からのフィールド判別が偶
フィールドである場合は第２のフィールドと第３のフィ
ールドの映像信号を合成し１フレームの映像信号を生成
する。
【００１８】同時に、ＩＰ変換回路１０８は第２のフィ
ールドおよび第３のフィールドおよび第４のフィールド
から従来のＩＰ変換を行い１フレームの映像信号を生成
する。つぎに表示選択回路１１０は、エッジマッチング
回路１０７のエッジマッチング結果が１である場合、フ
ィールド合成回路１０９で生成した映像信号を出力し、
エッジマッチング結果が０である場合、ＩＰ変換回路１
０８で生成した映像信号を出力信号として出力する。
ールドおよび第３のフィールドおよび第４のフィールド
から従来のＩＰ変換を行い１フレームの映像信号を生成
する。つぎに表示選択回路１１０は、エッジマッチング
回路１０７のエッジマッチング結果が１である場合、フ
ィールド合成回路１０９で生成した映像信号を出力し、
エッジマッチング結果が０である場合、ＩＰ変換回路１
０８で生成した映像信号を出力信号として出力する。
【００１９】このようにエッジマッチング回路１０７に
おいて隣接するフィールドの映像信号のエッジマッチン
グをとり、フィールド合成回路１０９で隣接するフィー
ルドの映像信号を合成することにより３０Ｐ映像信号で
あるノンインタレース信号を生成することができる。
おいて隣接するフィールドの映像信号のエッジマッチン
グをとり、フィールド合成回路１０９で隣接するフィー
ルドの映像信号を合成することにより３０Ｐ映像信号で
あるノンインタレース信号を生成することができる。
【００２０】（実施の形態２）以下に、本発明の請求項
２に記載された発明の実施形態について、図６を用いて
説明する。
２に記載された発明の実施形態について、図６を用いて
説明する。
【００２１】図６において、１０１から１０９は図１と
同様である。２１０は字幕などの挿入信号の表示領域を
検出する字幕領域検出回路である。２１１はエッジマッ
チング回路１０７および字幕領域検出回路２１０の検出
結果を基にＩＰ変換回路１０８またはフィールド合成回
路１０９で生成された映像信号を出力信号として選択す
る動的表示選択回路である。
同様である。２１０は字幕などの挿入信号の表示領域を
検出する字幕領域検出回路である。２１１はエッジマッ
チング回路１０７および字幕領域検出回路２１０の検出
結果を基にＩＰ変換回路１０８またはフィールド合成回
路１０９で生成された映像信号を出力信号として選択す
る動的表示選択回路である。
【００２２】かかる構成によれば、実施例１と同様にフ
ィールド合成回路１０９およびＩＰ変換回路１０８によ
り１フレームの映像信号を生成する。字幕領域検出回路
２１０は第２のフィールドおよび第３のフィールドの映
像信号から図７に示すように字幕領域を検出しその結果
を水平方向および垂直方向の制御信号として生成する。
ィールド合成回路１０９およびＩＰ変換回路１０８によ
り１フレームの映像信号を生成する。字幕領域検出回路
２１０は第２のフィールドおよび第３のフィールドの映
像信号から図７に示すように字幕領域を検出しその結果
を水平方向および垂直方向の制御信号として生成する。
【００２３】動的表示選択回路２１１は図７で示すよう
に表示する出力信号が字幕領域検出回路２１０で検出し
た挿入信号の表示領域の場合ＩＰ変換回路１０８で生成
した映像信号を出力信号とし、そうでない場合はエッジ
マッチング回路１０７でのマッチング結果からフィール
ド合成回路１０９で合成した映像信号またはＩＰ変換回
路１０８で変換した映像信号を出力信号として選択す
る。
に表示する出力信号が字幕領域検出回路２１０で検出し
た挿入信号の表示領域の場合ＩＰ変換回路１０８で生成
した映像信号を出力信号とし、そうでない場合はエッジ
マッチング回路１０７でのマッチング結果からフィール
ド合成回路１０９で合成した映像信号またはＩＰ変換回
路１０８で変換した映像信号を出力信号として選択す
る。
【００２４】このように字幕などの挿入信号が３０Ｐ映
像信号に挿入されている場合でも、動的表示選択回路２
１１が字幕領域検出回路２１０の制御信号に基づいて字
幕部分の映像信号とそれ以外の信号を区別して映像信号
を出力するため適切な映像信号を表示することができ
る。
像信号に挿入されている場合でも、動的表示選択回路２
１１が字幕領域検出回路２１０の制御信号に基づいて字
幕部分の映像信号とそれ以外の信号を区別して映像信号
を出力するため適切な映像信号を表示することができ
る。
【００２５】ここで、実施例１においてエッジ検出回路
１０５、１０６はエッジを検出するとしたが、フィール
ドの輝度分布などの統計情報を検出してもよい。同時に
エッジマッチング回路１０７はエッジ検出回路１０５と
１０６からエッジ情報のマッチングを行うとしたが、エ
ッジ検出回路１０５と１０６で検出した輝度分布などの
統計情報を比較してマッチングを行ってもよい。
１０５、１０６はエッジを検出するとしたが、フィール
ドの輝度分布などの統計情報を検出してもよい。同時に
エッジマッチング回路１０７はエッジ検出回路１０５と
１０６からエッジ情報のマッチングを行うとしたが、エ
ッジ検出回路１０５と１０６で検出した輝度分布などの
統計情報を比較してマッチングを行ってもよい。
【００２６】
【発明の効果】以上のように本発明によれば、３０Ｐ映
像信号と一般の映像信号が混在した場合でも、３０Ｐ映
像信号を復元することができ、画質劣化のない映像信号
を表示することができる。
像信号と一般の映像信号が混在した場合でも、３０Ｐ映
像信号を復元することができ、画質劣化のない映像信号
を表示することができる。
【図１】本発明の実施の形態１における映像信号処理装
置の構成図
置の構成図
【図２】３０Ｐ映像信号およびＩＰ変換結果を示す図
【図３】３０Ｐ映像信号の復元を示す図
【図４】本発明の実施の形態１におけるエッジマッチン
グを示す図
グを示す図
【図５】本発明の実施の形態１におけるフィールド合成
およびＩＰ変換を示す図
およびＩＰ変換を示す図
【図６】本発明の実施の形態２における映像信号処理装
置の構成図
置の構成図
【図７】本発明の実施の形態２における字幕映像信号処
理を示す図
理を示す図
【図８】従来の映像信号処理装置の構成図
１０１〜１０３ フィールドメモリ １０４ フィールド判別回路 １０５〜１０６ エッジ検出回路 １０７ エッジマッチング回路 １０８ ＩＰ変換回路 １０９ フィールド合成回路 １１０ 表示選択回路
Claims (2)
- 【請求項１】 インタレース映像信号において、第１の
フィールドおよび第２のフィールドの映像信号からそれ
ぞれエッジ情報を検出するエッジ検出回路と、第１のフ
ィールドが奇フィールドか偶フィールドかを判定するフ
ィールド判別回路と、前記エッジ検出回路で検出された
エッジ情報から第１のフィールドと第２のフィールドの
マッチングを行いその結果を前記フィールド判別回路で
検出したフィールドに応じて１フィールド前のマッチン
グ結果あるいは２フィールド前のマッチング結果を発行
するエッジマッチング回路と、前記エッジマッチング回
路でのマッチング結果および前記フィールド判別回路か
ら第２のフィールドと第３のフィールドまたは第３のフ
ィールドと第４のフィールドを合成し１フレームの映像
信号を生成するフィールド合成回路と、第２のフィール
ドと第３のフィールドと第４のフィールドからＩＰ変換
を行い第３のフィールドの１フレームの映像信号を生成
するＩＰ変換回路と、前記エッジマッチング回路でのマ
ッチング結果から前記フィールド合成回路で合成した映
像信号または前記ＩＰ変換回路で変換した映像信号を出
力信号として選択する表示選択回路を備えることを特徴
とする映像信号処理装置。 - 【請求項２】 第２のフィールドと第３のフィールドか
ら字幕などの挿入信号の表示領域を検出する字幕領域検
出回路を追加し、表示選択回路の代わりに出力信号が前
記字幕領域検出回路で検出した挿入信号の表示領域の場
合ＩＰ変換回路で生成した映像信号を出力信号とし、そ
うでない場合はエッジマッチング回路でのマッチング結
果から前記フィールド合成回路で合成した映像信号また
は前記ＩＰ変換回路で変換した映像信号を出力信号とし
て選択する動的表示選択回路を備えたことを特徴とする
請求項１記載の映像信号処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001008485A JP2002218411A (ja) | 2001-01-17 | 2001-01-17 | 映像信号処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001008485A JP2002218411A (ja) | 2001-01-17 | 2001-01-17 | 映像信号処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002218411A true JP2002218411A (ja) | 2002-08-02 |
Family
ID=18876099
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001008485A Pending JP2002218411A (ja) | 2001-01-17 | 2001-01-17 | 映像信号処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002218411A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8992188B2 (en) | 2008-12-15 | 2015-03-31 | Hitachi Appliances, Inc. | Revolution type compressor |
-
2001
- 2001-01-17 JP JP2001008485A patent/JP2002218411A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8992188B2 (en) | 2008-12-15 | 2015-03-31 | Hitachi Appliances, Inc. | Revolution type compressor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7705914B2 (en) | Pull-down signal detection apparatus, pull-down signal detection method and progressive-scan conversion apparatus | |
| JPH1188893A (ja) | 画像信号処理装置 | |
| JP2005027068A (ja) | 映像信号変換装置及び方法 | |
| JP4273112B2 (ja) | ジャダーマップを利用した画像処理装置及びその方法 | |
| JP2005045803A (ja) | ２：２プルダウンシーケンスの判別装置およびその方法 | |
| US8154654B2 (en) | Frame interpolation device, frame interpolation method and image display device | |
| JP4772562B2 (ja) | プルダウン信号検出装置およびプルダウン信号検出方法並びに順次走査変換装置および順次走査変換方法 | |
| JP3847826B2 (ja) | 字幕データ表示制御装置 | |
| US8203650B2 (en) | Pull-down signal detecting apparatus, pull-down signal detecting method, and video-signal converting apparatus | |
| JP4090764B2 (ja) | 映像信号処理装置 | |
| JPH09501806A (ja) | テレビジョン装置に対するフリッカを低減する方法および回路装置 | |
| JP3692963B2 (ja) | 映像源判別方法及び装置及び映像信号処理装置 | |
| JP4074306B2 (ja) | ２−２プルダウン信号検出装置及び２−２プルダウン信号検出方法 | |
| JP2007074439A (ja) | 映像処理装置 | |
| JP2007235429A (ja) | 映像処理回路及び映像処理方法 | |
| JP2002218411A (ja) | 映像信号処理装置 | |
| JP2002369156A (ja) | 映像信号変換装置 | |
| US20040263688A1 (en) | Television receiver and control method thereof | |
| JP2009159321A (ja) | 補間処理装置、補間処理方法及び映像表示装置 | |
| US7139030B2 (en) | Video signal processing apparatus | |
| JPH0865639A (ja) | 画像処理装置 | |
| JP4230903B2 (ja) | 映像信号処理装置及び映像信号処理方法 | |
| US20050046742A1 (en) | Image signal processing circuit | |
| JP2002320206A (ja) | 映像信号処理装置及び方法 | |
| JP2005175889A (ja) | 順次走査変換装置 |