JP2002217720A - 温度補償型クロック再生装置 - Google Patents

温度補償型クロック再生装置

Info

Publication number
JP2002217720A
JP2002217720A JP2001008481A JP2001008481A JP2002217720A JP 2002217720 A JP2002217720 A JP 2002217720A JP 2001008481 A JP2001008481 A JP 2001008481A JP 2001008481 A JP2001008481 A JP 2001008481A JP 2002217720 A JP2002217720 A JP 2002217720A
Authority
JP
Japan
Prior art keywords
voltage
temperature
digital
output
control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001008481A
Other languages
English (en)
Inventor
Keiichi Kato
佳一 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2001008481A priority Critical patent/JP2002217720A/ja
Publication of JP2002217720A publication Critical patent/JP2002217720A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

(57)【要約】 【課題】 従来のクロック再生装置では温度補償のため
の温度センサー以外に演算処理部が必要で多くの追加回
路を必要とし、回路・コストの増加や回路の複雑化とい
った課題が発生していた。 【解決手段】 A/D変換手段2で再生されたデータを
ディジタル化し、ディジタル位相誤差検出手段3は、A
/D変換手段2の出力信号とn/m分周器7の出力信号
の差分を取る。ディジタルループフィルタ4は差分信号
をフィルタ処理し、D/A変換手段はフィルタ処理され
た信号をD/A変換し、VCO6に制御信号として出力
する。温度検出D/A制御手段8はPLL回路9周囲の
温度変化に応じたD/A制御信号をD/A変換手段5に
出力し、D/A変換手段5のディジタルアナログ変換に
おける関係を制御する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、A/D変換された
入力信号より、その周波数に同期したクロック信号を得
るフェーズロックドループ回路(以下、PLL回路)を
有し、電圧制御発振器(Voltage Control Oscillator、
以下、VCO)の温度に対する特性の変動を補償する温
度補償型クロック再生装置に関するものである。
【0002】
【従来の技術】従来、温度補償を備えたPLL回路とし
て特開平10−322198号公報に記載されたものが
ある。
【0003】図11は従来の温度補償型クロック再生装
置の構造を示しており、その動作について説明する。こ
のPLL回路は、位相比較器101と、フィルタ102
と、電圧制御発振器103と、分周回路104と、温度
検出手段107と、演算手段108とにより構成され
る。位相比較器101は、入力端子121からの入力信
号aと、電圧制御発振器103から出力され、分周回路
104により分周された信号との間の位相差を、2つの
入力信号の位相差に対応した出力に変換してフィルタ1
02へ出力する。位相比較器101の出力は、PLL回
路上で所望のループ特性を得るためにフィルタ102に
より予め定められた周波数制限と利得制限を受ける。こ
のフィルタ102の出力は演算手段108において、別
に具備する温度検出手段107の出力を用いて演算処理
され、温度補償された電圧値に変換される。演算手段1
08の出力は、電圧制御発振器103の制御入力とな
り、電圧制御発振器103ではその制御入力の電圧値に
より出力周波数が変化する。そして電圧制御発振器10
3の出力bは、分周回路104によって入力端子121
を介する入力信号aと等しい周波数まで分周され位相比
較器101の一方に入力される。ここで、電圧制御発振
器103の出力周波数の変動は、位相比較器101の位
相比較結果の変動として表れるため、上記PLL回路は
一種のサーボ系を構成しており、定常状態では位相比較
器101の2つの入力の位相差は一定で、かつその周波
数は一致している。そして、温度検出手段107と演算
手段108によって、電圧制御発振器103の温度に対
する周波数変動が補償されている。この従来例における
演算手段108の具体例としては、温度センサーから出
力される電位をディジタル値にA/D変換し、そのディ
ジタル値をアドレスとしてメモリー回路よりあらかじめ
記憶させたオフセット量を読み出し、そのオフセット量
をフィルタ102の出力に加算することで温度補償を行
う方式があげられている。また、マイクロプロセッサを
用いて、温度センサーの値に対するオフセット量やルー
プゲインを決定する係数等をメモリーから読み出し、所
定の温度補償を行うこともあげられている。すなわち、
従来例では温度補償を行うためには、温度センサー以外
にメモリーや演算手段といった回路を新たに追加する必
要があり、ハード規模の増大やコスト増加が大きかっ
た。
【0004】
【発明が解決しようとする課題】以上のように従来の装
置では温度補償するために、温度センサー以外にメモリ
ーや演算処理部に多くの追加回路が必要としており、こ
れに伴って、回路規模の増大や装置コストの増加といっ
た課題が発生し、かつPLL回路の複雑化の要因にもな
っていた。
【0005】本発明は、本来のPLL回路に対する回路
増加分を極力微少にして温度補償を実現することを目的
とし、それに伴って、回路及び製品コストの増加を極力
抑えた温度補償型クロック再生装置を提供することを目
的とする。
【0006】
【課題を解決するための手段】この目的を達成するため
に、本発明の温度補償型クロック再生装置は、温度検出
D/A制御手段がPLL回路周辺の温度に応じてD/A
制御信号によってD/A変換手段のディジタル/アナロ
グ変換における関係を制御する。
【0007】この構成によって、本発明の温度補償型ク
ロック再生装置は、電圧制御発振手段の温度に対する周
波数変動を補償することができ、回路及び製品コストの
増加を極力抑えた温度補償型クロック再生装置を提供す
ることができる。
【0008】
【発明の実施の形態】本発明の第1の発明は、 入力信
号の信号レートのm/n(n,mはn≦mの正の整数)倍
の周波数で発振し、制御電圧により発振周波数が可変で
きる電圧制御発振手段と、前記電圧制御発振手段の出力
をn/mに分周して再生クロックを得る分周手段と、A
/D変換された前記入力信号と前記再生クロックとの位
相ずれをディジタル量として検出し、位相誤差信号とし
て出力するディジタル位相誤差検出手段と、前記位相誤
差信号に対して、あらかじめ定められた周波数制限と利
得制限を与え、前記電圧制御発振手段の制御信号をディ
ジタル量として出力するディジタルフィルタ手段と、前
記ディジタルフィルタ手段の出力をアナログ量に変換
し、前記電圧制御発振手段に制御電圧として出力するD
/A変換手段とで構成され、前記入力信号に同期して再
生レートと等しい周波数の再生クロックを生成するフェ
ーズロックドループ回路(以下、PLL回路)を備えた温
度補償型クロック再生装置であって、前記PLL回路周
辺の温度変化を検出し、前記温度変化に応じて前記D/
A変換手段のディジタルデータに対するアナログ電位量
の変換比率を制御するD/A制御信号を出力する温度検
出D/A制御手段を備え、前記D/A制御手段は前記D
/A制御信号に応じて前記ディジタルデータに対するア
ナログ電位量の変換比率を可変した制御電圧を出力する
ことにより、前記電圧制御発振手段の温度に対する周波
数変動を補償することを特徴とする温度補償型クロック
再生装置。
【0009】この構成により、D/A制御信号によって
D/A変換手段のディジタル/アナログ変換における関
係を制御することにより、電圧制御発振手段の温度に対
する周波数変動を補償することができ、温度補償のため
の電圧加算回路等の新たな大規模回路の追加を必要とせ
ず、回路規模の増加やコストの増加を極力抑えることが
できる。
【0010】本発明の第2の発明は、第1の発明におい
て、D/A変換手段は基準電圧と基準電流と出力短絡抵
抗の値により、入力されるディジタル信号に対する出力
振幅量の関係を決定する電流加算型D/A変換器であっ
て、前記温度検出D/A制御手段は、PLL回路の温度
変化に応じて、前記基準電圧、前記基準電流、前記出力
短絡抵抗のいずれか又は任意の組合せ制御するD/A制
御信号を出力することを特徴とする請求項1記載の温度
補償型クロック再生装置。
【0011】この構成により、温度に応じて基準電圧と
基準電流と出力短絡抵抗のいずれか又は任意の組合せで
制御することによって、入力されるディジタル信号に対
する出力振幅量の関係が制御できるため、PLLのルー
プゲインとセンター値のオフセットの両方が補償でき
る。また、基準電圧、基準電流、出力短絡抵抗を制御する
のに温度センサーに用いられるサーミスタ(温度変化型
抵抗器)をそのまま使用できるため、温度補償のために
追加される回路はサーミスタと調整用抵抗のみで実現で
き、非常に簡単で且つ小規模な回路増加に抑えられ、コ
ストの増加も非常に小さくできる。
【0012】本発明の第3の発明は、第1の発明におい
て、D/A変換手段は基準最高電圧と基準最低電圧とで
制御され、入力されるディジタル信号が最大値の時に出
力する電圧値が前記基準最高電圧で決定し、最小値の時
に出力する電圧値を前記基準最低電圧が決定する抵抗分
圧型D/A変換器であって、 前記温度検出D/A制御
手段は、前記基準最高電圧と前記基準最低電圧のいずれ
か又は任意の組合せを制御するD/A制御信号を出力す
ることを特徴とする請求項1記載の温度補償型クロック
再生装置。
【0013】この構成によって、温度に応じて基準最高
電圧と基準最低電圧のいずれか又は任意の組合せを制御
することができるため、入力されるディジタル量に対す
る出力振幅行の比率が制御できるだけでなく、一定な比
率でセンター値のみをオフセットすることができる。
【0014】本発明の第4の発明は、第1の発明におい
て、温度検出D/A制御手段は、トランジスタと抵抗で
構成され、トランジスタのベース・エミッタ間電圧の温
度変化を電流変化に変換する又は増幅して電圧変化とす
るとし、前記電流変化でD/A変換手段の基準電流を可
変し、前記電圧変化で前記D/A変換手段の基準電圧を
可変することを特徴とする請求項2又は請求項3記載の
温度補償型クロック再生装置。
【0015】この構成によって、トランジスタのエミッ
タに接続されるエミッタ抵抗の値を調整することで任意
に温度補償の補償率を制御することができ、温度センサ
ーにサーミスタを用いるよりも極めて汎用性に優れ、か
つ市販のサーミスタの特性に制約されることがない。
【0016】以下、本発明の実施の形態について図面を
用いて説明する。
【0017】(実施の形態1)図1は本実施の形態にお
ける温度補償型クロック再生装置の一構成例を示すブロ
ック図である。
【0018】図1において、1はVTR(Video Tape Record
er)等で代表される記録媒体から記録信号を検出し再生
する再生手段、2は再生手段から再生される再生信号を
アナログ・ディジタル変換するA/D変換器、3はn/
m分周器より出力される再生クロックと再生信号との位
相差を検出し位相誤差をディジタル量として出力するデ
ィジタル位相誤差検出手段、4はディジタル位相誤差検
出手段から入力される位相誤差信号に対し、所望のルー
プ特性を得るためにあらかじめ定められた周波数制限と
利得制限を与え、VCO6の制御信号をディジタル量と
して出力するディジタルループフィルタ、5はディジタ
ルループフィルタ4が出力するVCO制御用のディジタ
ル信号を温度検出D/A制御手段8より出力されるD/
A制御信号に応じて変換比率を可変してアナログ量に変
換しVCO制御信号を出力するD/A変換器、6は再生
信号の信号レートのm/n(n、mはn≦mの正の倍
数)倍の周波数で発振し、VCO制御信号の電位量によ
って発振周波数が可変されるVCO、7はVCO6の出
力をn/m分周して再生レートに等しい周波数の再生ク
ロックを得るn/m分周器、8はPLL回路9周辺の温
度を検出し、それに応じた適切なD/A制御信号を生成
し、D/A変換器5に出力する温度検出D/A制御手段
である。なお、再生手段1は、VTRに限定されるもので
なく光ディスクやハードディスクなどのあらゆる再生装
置や、信号伝送路を伝送されてくる信号の再生機でもよ
いことは明白である。
【0019】図1に示すように本実施の形態において
は、PLL回路9はディジタル位相誤差検出手段3とデ
ィジタルループフィルタ4とD/A変換器5とVCO6
と分周器7とで構成している。このPLL回路の動作に
ついてはきわめて一般的で公知の技術であるので、その
動作についての詳細な説明は省略するが、これによりP
LL回路が定常状態(ロック状態)にあるときは再生信号
の再生レートの周波数と等しく、且つ同期した再生クロ
ックを生成している。
【0020】図2はVCO制御信号に対するVCO6が
発振する発振周波数の関係を示す図である。以下、温度
に対するVCO6の発振特性の違いの一例を説明する。
【0021】図2において、縦軸は発信周波数(Hz)、
横軸はVCO制御信号の電位量(V)、は低温時のV
CO発振周波数特性、は高温時のVCO発振周波数特
性を示している。ここで、ディジタル記録VTRの再生装
置を例にとり、必要なVCO発振周波数の範囲について
説明する。VTRでは通常再生に対し、サーチ再生などの
特殊再生がある。サーチ再生では通常再生時のテープ送
り速度に比べ早送り時には+(数十倍)、巻き戻し時に
は−(数十倍)に変化するため、再生レートが通常再生
時に対して±(数十パーセント)変化する。このため、
図2の周波数y(Hz)が通常の再生周波数であるとする
と、周波数x(Hz)〜周波数z(Hz)の範囲でVCO6が発振
し、かつPLL回路がロックする必要がある。すなわち
特性の低温時ではVCO6の制御信号は電位a(V)〜c
(V)まで変化する必要があり、特性の高温時ではVC
O6の制御信号は電位d(V)〜f(V)まで変化する必要があ
る。このため低温時と高温時の両方でシステムを成立さ
せるためには、単純に考えるとa(V)〜f(V)までVCOの
電位を変化させる必要がある。しかし、このような変化
範囲に設定すると特性の低温時では発生周波数がx(H
z)〜p(Hz)まで発振することとなり、電位変化に対する周
波数変化が大きくなる。このためPLLのループゲイン
が高くなりPLLのロックが頻繁にはずれ、ロックする
ための収束時間が所望の時間より遅れる原因になる。
【0022】図3は電流加算型8ビットD/A変換器の
説明図である。
【0023】図3において、10は8ビットのディジタ
ルデータの入力端子、11は電流制御回路17を制御す
る電圧制御端子、12は電流制御回路17を制御する電
流制御端子、13はラッチ回路でラッチする周期を決定
するためのクロックの入力端子、14は電流制御端子1
2を短絡する抵抗、15は入力されたディジタルデータ
をラッチするラッチ回路、16はラッチ回路15より出
力される各ビットに応じた電流量を流すための電流ドラ
イブ回路、17は電流ドライブ回路16が出力端子18
に流す電流量の基準となる電流量を決定する電流制御回
路、18はD/A変換器の出力する電流量を出力する出
力端子(DAOUT)、19はDAOUT18を短絡する出力短絡
抵抗である。
【0024】入力端子10より入力されたディジタルデ
ータはラッチ回路15でクロック周期毎にホールドされ
る。さらに入力データに応じて電流ドライブ回路16が
オン状態になり、その合計電流がIoutの電流としてDAOU
T18に出力される。DAOUT18より出力される電流Iout
と出力短絡抵抗19の抵抗値Roとの積が出力電位にな
る。そして、DAOUT18の最大振幅は、電圧制御端子11
の基準電圧Vrefと電流制御端子12に流れる基準電流Ir
efをもとに電流制御回路17が決定する電流Ioutmaxと
出力短絡抵抗19のRoの積で決定される。すなわち、一
般に(数1)で表される。
【0025】
【数1】
【0026】ここで、(数1)において、AはD/A変
換器5の設計仕様で決まる定数である。
【0027】図4は図3の電流加算型8ビットD/A変
換器に温度検出D/A制御手段8を備えた図になってお
り、図中の波線部内が温度検出D/A制御手段になって
いる。同図において、20は周囲の温度によって抵抗値
が変化するネガティブタイプのサーミスタ、21は固定
抵抗であり、図3の抵抗Rrefはサーミスタ20と固定抵
抗21のパラレル抵抗として与えられる。サーミスタに
は種々の種類があるため温度に対する抵抗変化の関係式
がいろいろと有るが、本実施の形態では説明のために図
5に示すような関係を持つサーミスタを使用する。
【0028】図5は本実施の形態で用いるサーミスタの
温度に対する抵抗変化の関係式を示す図であり、その関
係式は(数2)で表される。
【0029】
【数2】
【0030】(数2)において、Rpは周囲温度T(K)の場
合のサーミスタ20の抵抗値、Rbは周囲温度が0(K)の場
合のサーミスタ20の抵抗値、Rtはサーミスタ20の抵
抗値の変化量である。図5と(数2)に示すように、サ
ーミスタ20の抵抗値Rpは周囲温度Tが上がるにつれ、
小さくなる。
【0031】また、電流制御端子12に接続されるトー
タル抵抗値Rrefは(数3)で表される。
【0032】
【数3】
【0033】このため、D/A制御信号となるDAOUT1
8の最大出力電圧DAOUTmaxは温度変化で振幅量を可変で
きる(数4)で与えられる。
【0034】
【数4】
【0035】ここで、説明を簡単化するために具体的な
数値を当てはめ説明する。図2の特性でaが0.6V、bが0.8
V、cが1.0V、dが1.2V、eが1.6V、fが2.0Vであったとす
る。さらに、(数2)のRbが11650オーム、Rtが30オーム/Kとす
ると、低温時(255K)にサーミスタ20の抵抗値Rpは3400
オームで、高温時(355K)にRpは1000オームになる。また、(数
4)において、Aを18とし、電圧制御端子11の電位Vref
を1.5V、Rsubが2000オーム、Roが50オームとすると、低温時(255
K)ではDAOUTmax=1.013V、高温時(355K)では、DAOUTmax=
2.024Vになる。
【0036】つまり、8ビットデータのダイナミックレ
ンジ(0〜255)で、低温時には0〜1Vを変化することがで
き、高温時には0〜2Vの変化が可能になる。このため、図
2において、低温時でも高温時でも常にz(Hz)まで変化
することができ、温度によらず一定の変化幅に補償でき
る。
【0037】一般にD/A変換手段に用いるD/A変換
器は、入力されるディジタル量に対するアナログ量の関
係が、D/A変換器の基準電圧や基準電流によって可変
できることが知られている。本実施の形態によればVC
Oの特性が温度によって変化してもD/A変換器のディ
ジタル・アナログ変換の比率を温度検出D/A制御手段
によりコントロールすることにより、VCOの温度に対
する特性の変化を補償でき、PLL回路の性能として常
に一定のループゲインを得ることができる。
【0038】また、本実施の形態の温度検出D/A制御
手段はサーミスタと固定抵抗からなる極めて簡単な回路
であるため、温度補償に必要な追加回路がわずかですむ
ので、コストや回路規模の観点からも非常に優位であ
る。
【0039】なお、本実施の形態では、温度検出D/A
制御手段の構成例として、サーミスタと固定抵抗器を1
つずつ使用するものを示したが、サーミスタの特性に従
って、調整のための固定抵抗を複数個用いた構成も考え
られる。
【0040】また、本実施の形態では電流制御端子に流
れる電流量を可変するものを例にあげたが、これに限定
されるものでなく、電圧制御端子の電位や出力短絡抵抗
の値を可変するD/A制御信号を出力する温度検出D/
A制御手段の構成も容易に類推できる。
【0041】(実施の形態2)本実施の形態では、PL
L回路のループゲインとセンター値のオフセットの両方
を補償できる温度補償型クロック再生装置について説明
する。
【0042】図6は本実施の形態の温度補償型クロック
再生装置の構成を示すブロック図である。図6におい
て、実施の形態1と同様の動作を行うブロックには同じ
番号を付け、その説明を省略する。
【0043】図6において、30はディジタルループフ
ィルタ4における周波数調整信号が所定の範囲を超える
か、システムコントローラ31よりリセット指令が出さ
れた時に、周波数調整信号をあらかじめ定められた所定
の値にリセットするループフィルタリセット回路、31
はループフィルタリセット回路30にリセット指令を出
すシステムコントローラである。
【0044】実施の形態1でディジタルループフィルタ
4においてディジタル位相誤差検出回路3から入力され
る位相誤差信号に対し所望のループ特性を得るために定
められた周波数制限と利得制限が与えられることは、既
に述べた。この周波数制限の動作には、一般に2種類あ
って一つは位相誤差信号の高周波成分を除去して位相調
整信号を得ることで、もう一つは位相誤差から得られる
周波数誤差を積分し再生信号と周波数が一致するための
オフセット量を検出し、周波数調整信号を得ることであ
る。そして、位相調整信号と周波数調整信号とを加算し
たものをVCO制御信号として出力している。このため
PLL回路9が定常状態にあれば、再生信号の周波数と
位相に等しく一致したクロックが生成されている。そし
て、ループフィルタリセット回路30は周波数調整信号
が所定の範囲を超えるか、或いはシステムコントローラ
31からのリセット指令が来たときに、周波数調整信号
をあらかじめ定められた所定の値にリセットする。こう
することによって、VTR等の再生装置でしばしば発生す
る異常な再生状態(ドロップアウトやサーチ再生への過
渡期など)を機に発生するPLLのアンロック状態より
復帰する。システムコントローラ31は一般にエラーレ
ートが悪化したり、シンク検出が不定になる状態が所定
の時間持続するとアンロック状態が発生したと判断し、
リセット命令を出力する。これは、VTR等の再生装置で
しばしば発生する異常な再生状態を機に発生するPLL
のアンロック状態が所定の期間以上持続するPLLの短
時間のアンロック状態はドロップアウト等で比較的頻繁
に発生しており、そのたびにリセットしていたのでは逆
に不安定になってしまうことによる。
【0045】次に図7に図2とは異なるVCOの特性を
示す。図7の特性は低温時と高温時でさほど傾きに違い
がないが、制御電圧がオフセットするような特性を示し
ている。図7において、周波数y(Hz)が通常の再生周波
数であるとすると、x(Hz)〜z(Hz)の範囲でVCO6が発
振し、かつPLL回路9がロックする必要がある。この
ため低温時では、ループフィルタリセット回路30はV
CO制御信号の電位がb(V)になるようにリセットし、高
温時ではe(V)にリセットする必要がある。リセットポイ
ントを温度により変えることは困難であるため、1つの
リセットポイントのみで全ての温度において動作させる
と、他の温度ではロックする目標の周波数からずれたと
ころにリセットされるため、リセット後にロックするた
めの収束時間が多くかかるようになりPLL回路9の性
能を劣化させる要因になる。
【0046】このため、実施の形態2では次のような構
成の温度補償を提供することで、このような課題を改善
する。
【0047】図8は本実施の形態のD/A変換器5と温
度検出D/A制御手段8の構成を示している。
【0048】図8において、10は8ビットのディジタ
ルデータの入力端子、13はラッチ回路15でラッチす
る周期を決定するためのクロックの入力端子、15は入
力されたディジタルデータをラッチするラッチ回路、4
0はD/A変換器5の基準最高電圧を入力する基準電位
ハイレベル入力端子(VrefH)、41はD/A変換器5の
基準最低電圧を入力する基準電位ロウレベル入力端子(V
refL)、42は各ビットがHighならVrefH40に接続し、
LowならVrefL41に接続するスイッチ、43はR-2Rのラ
ダー抵抗回路、45はオペアンプを用いた電圧フォロア
回路、46は温度上昇に対して抵抗が減少するネガティ
ブタイプのサーミスタ、47は固定抵抗、48はトラン
ジスタ等で構成され、常に一定の電流Isを流している定
電流源である。
【0049】入力端子10より入力されたディジタルデ
ータはラッチ回路15でクロック周期毎にホールドされ
る。さらにラッチされた入力データに応じてビット毎に
スイッチ42によってVrefH40又はVrefL41に接続さ
れる。R-2Rのラダー抵抗43の分圧によってオペアンプ
45の入力端子には(VrefH-VrefL)×入力データ値/256+
VrefLの電位が与えられ、D/A変換器5の出力であるD
AOUT18に出力される。つまり、VrefL41〜VrefH40
間の電位を1/256のステップ間隔で入力データに応じて
値を出力できる。このD/A変換器は、抵抗分圧型D/
A変換器と呼ばれるもので、広く一般的に用いられてい
る。
【0050】図8の波線部分は温度検出D/A制御手段
8になっており、定電流源48は一定の電流Isを流して
いるため固定抵抗47の両端電圧も、抵抗値をRsubとす
ると、常に一定のIs×Rsubの電圧になっている。そして
サーミスタ46が温度上昇とともに抵抗値ΔRnだけ減少
すると、VrefH40とVrefL41の電位はそれぞれΔRn×
Isだけ上昇する。つまり、D/A制御信号として、VrefL
40とVrefH41のそれぞれが低温時に図7のa(V),c(V)
になり、高温時にd(V),f(V)になるようにRsub,Rn,Isを
決定することで、8ビットディジタルデータに対するV
CO6の制御範囲は常にx(Hz)〜z(Hz)になる。また、ル
ープフィルタリセット回路30によりリセットされる値
は、温度によらず常に8ビットデータ幅(0〜255)のセン
ター値である128でよい。
【0051】以上のような構成によりVCOの特性が温
度により制御範囲がオフセットするような場合であって
も、良好に温度補償することができ、PLL回路がアンロ
ック状態に陥ったときにリセットする値も温度によらず
一定にできるため、復帰にかかる時間も温度によらず一
定にできる。これによりPLL回路の性能を劣化させる
ことがない。
【0052】なお、本実施の形態では、温度検出D/A
制御手段の構成例として、サーミスタと固定抵抗器を1
つずつ使用するものを示したが、これに限定するもので
はなく、サーミスタの特性により調整のための固定抵抗
を複数個用いた構成も考えられる。
【0053】(実施の形態3)本実施の形態における温
度検出D/A制御手段を図9を用いて説明する。図9に
おいて、図3と同様の動作を行うブロックには、同じ番
号を付け、その説明を省略する。
【0054】図9において、50はトランジスタ、5
1,52,53は固定抵抗である。
【0055】本実施の形態の温度検出D/A制御手段の
動作を説明するために、図10にトランジスタ50のベ
ース・エミッタ間電位(Vbe)とコレクタ電流(mA)の関係の
温度特性を示す。図10はトランジスタのデータブック
に一般的に記載されている特性図である。図10をみて
明らかなようにトランジスタのベース・エミッタ間電位
は温度によって変化し、温度が上昇すると電位差が減少
する特性がある。つまり、図9に示した温度検出D/A
制御手段は温度が上昇するとトランジスタ50のコレク
タ電流が増加するように動作し、電流制御端子12に流
れる電流は温度が低下すれば減少し、温度が上昇すれば
増加する。このため、VCO6の制御範囲は温度が減少
すると狭くなり、温度が上昇すると広くなって、実施の
形態1と同様の効果の温度補償が実現できる。この時、
D/A制御信号となる温度変化に対する制御幅の関係は
トランジスタ50のベース電位とエミッタ抵抗である抵
抗51(Re)で任意に決定できる。
【0056】実施の形態1では温度センサーに市販され
ているサーミスタを用いるため、その特性に依存した温
度補償しかできない。このため温度補償の補償性能が不
十分な場合がある。しかし、本実施の形態のように温度
変化に対する制御幅の関係を任意に設定できるので個々
のVCOの温度特性に対しきめ細かく且つ正確に温度補
償することができる。さらに、温度センサーがトランジ
スタで構成できるためIC化するときに非常に都合がよ
く、同一チップ内にトランジスタがあるため、実際の補償
するべきVCOの周囲温度とセンサー部の周囲温度とに
ズレを生じることがない。このため、温度変化に対する温
度補償の時間的遅れも最小限にすることができ、極めて
良好な温度補償型クロック再生装置を提供できる。
【0057】なお、本実施の形態では、温度検出D/A
制御手段と電流加算型D/A変換器との組合せを例にあ
げたが、抵抗分圧型D/A変換器との組合せについても
容易に類推できることはいうまでもない。
【0058】
【発明の効果】以上のように述べたことから明らかなよ
うに、本発明によれば、温度検出D/A制御手段が出力
するD/A制御信号によりD/A変換手段のディジタル
/アナログ変換における関係を可変することによって、
電圧制御発振手段の温度に対する周波数変動を補償し、
従来必要であった演算回路やメモリー回路を必要とせ
ず、わずかな追加回路によって極めて良好な温度補償型
クロック再生装置をロウコストで提供できる。
【図面の簡単な説明】
【図1】本発明の実施の形態1における温度報償型クロ
ック再生装置の構成を示すブロック図
【図2】同VCO発振周波数特性図
【図3】同電流加算型D/A変換器の構成を示すブロッ
ク図
【図4】同電流加算型D/A変換器に温度検出D/A制
御手段を備えた構成を示すブロック図
【図5】同抵抗変化の関係式の一例を示す図
【図6】本発明の実施の形態2における温度報償型クロ
ック再生装置の構成を示すブロック図
【図7】同VCO発振周波数特性図
【図8】同抵抗分圧型D/A変換器に温度検出D/A制
御手段を備えた構成を示すブロック図
【図9】本発明の実施の形態3における温度検出D/A
制御手段の構成を示すブロック図
【図10】同トランジスタのVbe-Ic特性図
【図11】従来の温度補償型クロック再生装置の構成を
示すブロック図
【符号の説明】
1 再生手段 2 A/D変換器 3 ディジタル位相誤差検出手段 4 ディジタルループフィルタ 5 D/A変換器 6 電圧制御発振器(VCO) 7 分周器 8 温度検出D/A制御手段 19、21、47、51、52、53 固定抵抗器 20、46 サーミスタ 30 ループフィルタリセット回路 31 システムコントローラ 48 定電流源 50 トランジスタ

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 入力信号の信号レートのm/n(n,m
    はn≦mの正の整数)倍の周波数で発振し、制御電圧に
    より発振周波数が可変できる電圧制御発振手段と、 前記電圧制御発振手段の出力をn/mに分周して再生ク
    ロックを得る分周手段と、 A/D変換された前記入力信号と前記再生クロックとの
    位相ずれをディジタル量として検出し、位相誤差信号と
    して出力するディジタル位相誤差検出手段と、 前記位相誤差信号に対して、あらかじめ定められた周波
    数制限と利得制限を与え、前記電圧制御発振手段の制御
    信号をディジタル量として出力するディジタルフィルタ
    手段と、 前記ディジタルフィルタ手段の出力をアナログ量に変換
    し、前記電圧制御発振手段に制御電圧として出力するD
    /A変換手段とで構成され、 前記入力信号に同期して再生レートと等しい周波数の再
    生クロックを生成するフェーズロックドループ回路(以
    下、PLL回路)を備えた温度補償型クロック再生装置
    であって、 前記PLL回路周辺の温度変化を検出し、前記温度変化
    に応じて前記D/A変換手段のディジタルデータに対す
    るアナログ電位量の変換比率を制御するD/A制御信号
    を出力する温度検出D/A制御手段を備え、 前記D/A制御手段は前記D/A制御信号に応じて前記
    ディジタルデータに対するアナログ電位量の変換比率を
    可変した制御電圧を出力することにより、前記電圧制御
    発振手段の温度に対する周波数変動を補償することを特
    徴とする温度補償型クロック再生装置。
  2. 【請求項2】 D/A変換手段は基準電圧と基準電流と
    出力短絡抵抗の値により、入力されるディジタル信号に
    対する出力振幅量の関係を決定する電流加算型D/A変
    換器であって、 前記温度検出D/A制御手段は、PLL回路の温度変化
    に応じて、前記基準電圧、前記基準電流、前記出力短絡
    抵抗のいずれか又は任意の組合せ制御するD/A制御信
    号を出力することを特徴とする請求項1記載の温度補償
    型クロック再生装置。
  3. 【請求項3】 D/A変換手段は基準最高電圧と基準最
    低電圧とで制御され、入力されるディジタル信号が最大
    値の時に出力する電圧値が前記基準最高電圧で決定し、
    最小値の時に出力する電圧値を前記基準最低電圧が決定
    する抵抗分圧型D/A変換器であって、 前記温度検出D/A制御手段は、前記基準最高電圧と前
    記基準最低電圧のいずれか又は任意の組合せを制御する
    D/A制御信号を出力することを特徴とする請求項1記
    載の温度補償型クロック再生装置。
  4. 【請求項4】 温度検出D/A制御手段は、トランジス
    タと抵抗で構成され、トランジスタのベース・エミッタ
    間電圧の温度変化を電流変化に変換する又は増幅して電
    圧変化とするとし、前記電流変化でD/A変換手段の基
    準電流を可変し、前記電圧変化で前記D/A変換手段の
    基準電圧を可変するD/A制御信号を出力することを特
    徴とする請求項2又は請求項3記載の温度補償型クロッ
    ク再生装置。
JP2001008481A 2001-01-17 2001-01-17 温度補償型クロック再生装置 Pending JP2002217720A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001008481A JP2002217720A (ja) 2001-01-17 2001-01-17 温度補償型クロック再生装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001008481A JP2002217720A (ja) 2001-01-17 2001-01-17 温度補償型クロック再生装置

Publications (1)

Publication Number Publication Date
JP2002217720A true JP2002217720A (ja) 2002-08-02

Family

ID=18876095

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001008481A Pending JP2002217720A (ja) 2001-01-17 2001-01-17 温度補償型クロック再生装置

Country Status (1)

Country Link
JP (1) JP2002217720A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7091895B2 (en) 2003-10-02 2006-08-15 Nec Corporation A/D converter, digital PLL circuit using the same, and information recording apparatus using the same
KR100632624B1 (ko) 2005-09-28 2006-10-09 주식회사 하이닉스반도체 온도에 무관하게 일정한 주파수를 가지는 발진 신호를출력하는 오실레이터
KR100694974B1 (ko) 2005-10-05 2007-03-14 주식회사 하이닉스반도체 온도에 반비례하는 계단 함수 형태로 변경되는 주기를가지는 발진 신호를 출력하는 오실레이터
JP2009004956A (ja) * 2007-06-20 2009-01-08 Dx Antenna Co Ltd 自動利得制御装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7091895B2 (en) 2003-10-02 2006-08-15 Nec Corporation A/D converter, digital PLL circuit using the same, and information recording apparatus using the same
KR100632624B1 (ko) 2005-09-28 2006-10-09 주식회사 하이닉스반도체 온도에 무관하게 일정한 주파수를 가지는 발진 신호를출력하는 오실레이터
KR100694974B1 (ko) 2005-10-05 2007-03-14 주식회사 하이닉스반도체 온도에 반비례하는 계단 함수 형태로 변경되는 주기를가지는 발진 신호를 출력하는 오실레이터
JP2009004956A (ja) * 2007-06-20 2009-01-08 Dx Antenna Co Ltd 自動利得制御装置

Similar Documents

Publication Publication Date Title
CN101044681B (zh) 锁相环路电路
US6542041B2 (en) Phase locked loop for stable clock generation in applications of wide band channel clock recovery and operation method thereof
US6369661B1 (en) Phase interpolation circuits and methods and systems using the same
JPH1084279A (ja) Pll回路およびこれを用いた記録再生装置
US6977879B1 (en) Apparatus for adjusting phase of clock signal based on phase error calculated from sampled values of readout signal
JP2003133949A (ja) Pll回路
US5646562A (en) Phase synchronization circuit, one-shot pulse generating circuit and signal processing system
JPS63287211A (ja) デジタルpll回路
JP2002217720A (ja) 温度補償型クロック再生装置
US6097560A (en) Reproducing apparatus having clock generator controlled by detected phase-difference and tendency of phase-difference
US5774290A (en) Reproducing apparatus for varying clock frequencies based upon azimuth angles of a plurality of heads
US6252734B1 (en) Arrangement for reproducing a digital signal from a track on a magnetic record carrier having an equalizer filter in the form of a transconductance-capacitor filter
US6721256B2 (en) Phase detection using sampled data
US4803445A (en) Variable frequency oscillator
JPH1027433A (ja) ディジタル信号の復号装置
JPH0896516A (ja) クロック発生装置
JPH11203681A (ja) 光ディスク装置
JP3371664B2 (ja) 位相同期装置及び磁気記録再生装置
JP3505802B2 (ja) 位相同期回路、ワンショットパルス発生回路及び信号処理装置
JPH09102172A (ja) 磁気再生装置
JP4126951B2 (ja) データリカバリ回路およびこれを用いたディスク装置
JP3347536B2 (ja) 再生装置
JPH09213009A (ja) 再生装置
JPH07202688A (ja) Pll回路
JPS59186427A (ja) 位相同期回路