JP2002217720A - 温度補償型クロック再生装置 - Google Patents

Abstract

(57)【要約】 【課題】 従来のクロック再生装置では温度補償のため
の温度センサー以外に演算処理部が必要で多くの追加回
路を必要とし、回路・コストの増加や回路の複雑化とい
った課題が発生していた。 【解決手段】 Ａ／Ｄ変換手段２で再生されたデータを
ディジタル化し、ディジタル位相誤差検出手段３は、Ａ
／Ｄ変換手段２の出力信号とn／ｍ分周器７の出力信号
の差分を取る。ディジタルループフィルタ４は差分信号
をフィルタ処理し、Ｄ／Ａ変換手段はフィルタ処理され
た信号をＤ／Ａ変換し、ＶＣＯ６に制御信号として出力
する。温度検出Ｄ／Ａ制御手段８はＰＬＬ回路９周囲の
温度変化に応じたＤ／Ａ制御信号をＤ／Ａ変換手段５に
出力し、Ｄ／Ａ変換手段５のディジタルアナログ変換に
おける関係を制御する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、Ａ／Ｄ変換された
入力信号より、その周波数に同期したクロック信号を得
るフェーズロックドループ回路（以下、ＰＬＬ回路）を
有し、電圧制御発振器(Voltage Control Oscillator、
以下、ＶＣＯ)の温度に対する特性の変動を補償する温
度補償型クロック再生装置に関するものである。

【０００２】

【従来の技術】従来、温度補償を備えたＰＬＬ回路とし
て特開平１０−３２２１９８号公報に記載されたものが
ある。

【０００３】図１１は従来の温度補償型クロック再生装
置の構造を示しており、その動作について説明する。こ
のＰＬＬ回路は、位相比較器１０１と、フィルタ１０２
と、電圧制御発振器１０３と、分周回路１０４と、温度
検出手段１０７と、演算手段１０８とにより構成され
る。位相比較器１０１は、入力端子１２１からの入力信
号ａと、電圧制御発振器１０３から出力され、分周回路
１０４により分周された信号との間の位相差を、２つの
入力信号の位相差に対応した出力に変換してフィルタ１
０２へ出力する。位相比較器１０１の出力は、ＰＬＬ回
路上で所望のループ特性を得るためにフィルタ１０２に
より予め定められた周波数制限と利得制限を受ける。こ
のフィルタ１０２の出力は演算手段１０８において、別
に具備する温度検出手段１０７の出力を用いて演算処理
され、温度補償された電圧値に変換される。演算手段１
０８の出力は、電圧制御発振器１０３の制御入力とな
り、電圧制御発振器１０３ではその制御入力の電圧値に
より出力周波数が変化する。そして電圧制御発振器１０
３の出力ｂは、分周回路１０４によって入力端子１２１
を介する入力信号ａと等しい周波数まで分周され位相比
較器１０１の一方に入力される。ここで、電圧制御発振
器１０３の出力周波数の変動は、位相比較器１０１の位
相比較結果の変動として表れるため、上記ＰＬＬ回路は
一種のサーボ系を構成しており、定常状態では位相比較
器１０１の２つの入力の位相差は一定で、かつその周波
数は一致している。そして、温度検出手段１０７と演算
手段１０８によって、電圧制御発振器１０３の温度に対
する周波数変動が補償されている。この従来例における
演算手段１０８の具体例としては、温度センサーから出
力される電位をディジタル値にＡ／Ｄ変換し、そのディ
ジタル値をアドレスとしてメモリー回路よりあらかじめ
記憶させたオフセット量を読み出し、そのオフセット量
をフィルタ１０２の出力に加算することで温度補償を行
う方式があげられている。また、マイクロプロセッサを
用いて、温度センサーの値に対するオフセット量やルー
プゲインを決定する係数等をメモリーから読み出し、所
定の温度補償を行うこともあげられている。すなわち、
従来例では温度補償を行うためには、温度センサー以外
にメモリーや演算手段といった回路を新たに追加する必
要があり、ハード規模の増大やコスト増加が大きかっ
た。

【０００４】

【発明が解決しようとする課題】以上のように従来の装
置では温度補償するために、温度センサー以外にメモリ
ーや演算処理部に多くの追加回路が必要としており、こ
れに伴って、回路規模の増大や装置コストの増加といっ
た課題が発生し、かつＰＬＬ回路の複雑化の要因にもな
っていた。

【０００５】本発明は、本来のＰＬＬ回路に対する回路
増加分を極力微少にして温度補償を実現することを目的
とし、それに伴って、回路及び製品コストの増加を極力
抑えた温度補償型クロック再生装置を提供することを目
的とする。

【０００６】

【課題を解決するための手段】この目的を達成するため
に、本発明の温度補償型クロック再生装置は、温度検出
Ｄ／Ａ制御手段がＰＬＬ回路周辺の温度に応じてＤ／Ａ
制御信号によってＤ／Ａ変換手段のディジタル／アナロ
グ変換における関係を制御する。

【０００７】この構成によって、本発明の温度補償型ク
ロック再生装置は、電圧制御発振手段の温度に対する周
波数変動を補償することができ、回路及び製品コストの
増加を極力抑えた温度補償型クロック再生装置を提供す
ることができる。

【０００８】

【発明の実施の形態】本発明の第１の発明は、 入力信
号の信号レートのｍ／ｎ(ｎ，ｍはｎ≦ｍの正の整数)倍
の周波数で発振し、制御電圧により発振周波数が可変で
きる電圧制御発振手段と、前記電圧制御発振手段の出力
をｎ／ｍに分周して再生クロックを得る分周手段と、Ａ
／Ｄ変換された前記入力信号と前記再生クロックとの位
相ずれをディジタル量として検出し、位相誤差信号とし
て出力するディジタル位相誤差検出手段と、前記位相誤
差信号に対して、あらかじめ定められた周波数制限と利
得制限を与え、前記電圧制御発振手段の制御信号をディ
ジタル量として出力するディジタルフィルタ手段と、前
記ディジタルフィルタ手段の出力をアナログ量に変換
し、前記電圧制御発振手段に制御電圧として出力するＤ
／Ａ変換手段とで構成され、前記入力信号に同期して再
生レートと等しい周波数の再生クロックを生成するフェ
ーズロックドループ回路(以下、ＰＬＬ回路)を備えた温
度補償型クロック再生装置であって、前記ＰＬＬ回路周
辺の温度変化を検出し、前記温度変化に応じて前記Ｄ／
Ａ変換手段のディジタルデータに対するアナログ電位量
の変換比率を制御するＤ／Ａ制御信号を出力する温度検
出Ｄ／Ａ制御手段を備え、前記Ｄ／Ａ制御手段は前記Ｄ
／Ａ制御信号に応じて前記ディジタルデータに対するア
ナログ電位量の変換比率を可変した制御電圧を出力する
ことにより、前記電圧制御発振手段の温度に対する周波
数変動を補償することを特徴とする温度補償型クロック
再生装置。

【０００９】この構成により、Ｄ／Ａ制御信号によって
Ｄ／Ａ変換手段のディジタル／アナログ変換における関
係を制御することにより、電圧制御発振手段の温度に対
する周波数変動を補償することができ、温度補償のため
の電圧加算回路等の新たな大規模回路の追加を必要とせ
ず、回路規模の増加やコストの増加を極力抑えることが
できる。

【００１０】本発明の第２の発明は、第１の発明におい
て、Ｄ／Ａ変換手段は基準電圧と基準電流と出力短絡抵
抗の値により、入力されるディジタル信号に対する出力
振幅量の関係を決定する電流加算型Ｄ／Ａ変換器であっ
て、前記温度検出Ｄ／Ａ制御手段は、ＰＬＬ回路の温度
変化に応じて、前記基準電圧、前記基準電流、前記出力
短絡抵抗のいずれか又は任意の組合せ制御するＤ／Ａ制
御信号を出力することを特徴とする請求項１記載の温度
補償型クロック再生装置。

【００１１】この構成により、温度に応じて基準電圧と
基準電流と出力短絡抵抗のいずれか又は任意の組合せで
制御することによって、入力されるディジタル信号に対
する出力振幅量の関係が制御できるため、ＰＬＬのルー
プゲインとセンター値のオフセットの両方が補償でき
る。また、基準電圧、基準電流、出力短絡抵抗を制御する
のに温度センサーに用いられるサーミスタ(温度変化型
抵抗器)をそのまま使用できるため、温度補償のために
追加される回路はサーミスタと調整用抵抗のみで実現で
き、非常に簡単で且つ小規模な回路増加に抑えられ、コ
ストの増加も非常に小さくできる。

【００１２】本発明の第３の発明は、第１の発明におい
て、Ｄ／Ａ変換手段は基準最高電圧と基準最低電圧とで
制御され、入力されるディジタル信号が最大値の時に出
力する電圧値が前記基準最高電圧で決定し、最小値の時
に出力する電圧値を前記基準最低電圧が決定する抵抗分
圧型Ｄ／Ａ変換器であって、 前記温度検出Ｄ／Ａ制御
手段は、前記基準最高電圧と前記基準最低電圧のいずれ
か又は任意の組合せを制御するＤ／Ａ制御信号を出力す
ることを特徴とする請求項１記載の温度補償型クロック
再生装置。

【００１３】この構成によって、温度に応じて基準最高
電圧と基準最低電圧のいずれか又は任意の組合せを制御
することができるため、入力されるディジタル量に対す
る出力振幅行の比率が制御できるだけでなく、一定な比
率でセンター値のみをオフセットすることができる。

【００１４】本発明の第４の発明は、第１の発明におい
て、温度検出Ｄ／Ａ制御手段は、トランジスタと抵抗で
構成され、トランジスタのベース・エミッタ間電圧の温
度変化を電流変化に変換する又は増幅して電圧変化とす
るとし、前記電流変化でＤ／Ａ変換手段の基準電流を可
変し、前記電圧変化で前記Ｄ／Ａ変換手段の基準電圧を
可変することを特徴とする請求項２又は請求項３記載の
温度補償型クロック再生装置。

【００１５】この構成によって、トランジスタのエミッ
タに接続されるエミッタ抵抗の値を調整することで任意
に温度補償の補償率を制御することができ、温度センサ
ーにサーミスタを用いるよりも極めて汎用性に優れ、か
つ市販のサーミスタの特性に制約されることがない。

【００１６】以下、本発明の実施の形態について図面を
用いて説明する。

【００１７】（実施の形態１）図１は本実施の形態にお
ける温度補償型クロック再生装置の一構成例を示すブロ
ック図である。

【００１８】図１において、１はVTR(Video Tape Record
er)等で代表される記録媒体から記録信号を検出し再生
する再生手段、２は再生手段から再生される再生信号を
アナログ・ディジタル変換するＡ／Ｄ変換器、３はｎ／
ｍ分周器より出力される再生クロックと再生信号との位
相差を検出し位相誤差をディジタル量として出力するデ
ィジタル位相誤差検出手段、４はディジタル位相誤差検
出手段から入力される位相誤差信号に対し、所望のルー
プ特性を得るためにあらかじめ定められた周波数制限と
利得制限を与え、ＶＣＯ６の制御信号をディジタル量と
して出力するディジタルループフィルタ、５はディジタ
ルループフィルタ４が出力するＶＣＯ制御用のディジタ
ル信号を温度検出Ｄ／Ａ制御手段８より出力されるＤ／
Ａ制御信号に応じて変換比率を可変してアナログ量に変
換しＶＣＯ制御信号を出力するＤ／Ａ変換器、６は再生
信号の信号レートのｍ／ｎ（ｎ、ｍはｎ≦ｍの正の倍
数）倍の周波数で発振し、ＶＣＯ制御信号の電位量によ
って発振周波数が可変されるＶＣＯ、７はＶＣＯ６の出
力をｎ／ｍ分周して再生レートに等しい周波数の再生ク
ロックを得るｎ／ｍ分周器、８はＰＬＬ回路９周辺の温
度を検出し、それに応じた適切なＤ／Ａ制御信号を生成
し、Ｄ／Ａ変換器５に出力する温度検出Ｄ／Ａ制御手段
である。なお、再生手段１は、VTRに限定されるもので
なく光ディスクやハードディスクなどのあらゆる再生装
置や、信号伝送路を伝送されてくる信号の再生機でもよ
いことは明白である。

【００１９】図１に示すように本実施の形態において
は、ＰＬＬ回路９はディジタル位相誤差検出手段３とデ
ィジタルループフィルタ４とＤ／Ａ変換器５とＶＣＯ６
と分周器７とで構成している。このＰＬＬ回路の動作に
ついてはきわめて一般的で公知の技術であるので、その
動作についての詳細な説明は省略するが、これによりＰ
ＬＬ回路が定常状態(ロック状態)にあるときは再生信号
の再生レートの周波数と等しく、且つ同期した再生クロ
ックを生成している。

【００２０】図２はＶＣＯ制御信号に対するＶＣＯ６が
発振する発振周波数の関係を示す図である。以下、温度
に対するＶＣＯ６の発振特性の違いの一例を説明する。

【００２１】図２において、縦軸は発信周波数（Hz）、
横軸はＶＣＯ制御信号の電位量（V）、は低温時のＶ
ＣＯ発振周波数特性、は高温時のＶＣＯ発振周波数特
性を示している。ここで、ディジタル記録VTRの再生装
置を例にとり、必要なＶＣＯ発振周波数の範囲について
説明する。VTRでは通常再生に対し、サーチ再生などの
特殊再生がある。サーチ再生では通常再生時のテープ送
り速度に比べ早送り時には＋（数十倍）、巻き戻し時に
は−（数十倍）に変化するため、再生レートが通常再生
時に対して±（数十パーセント）変化する。このため、
図２の周波数y(Hz)が通常の再生周波数であるとする
と、周波数x(Hz)〜周波数z(Hz)の範囲でＶＣＯ６が発振
し、かつＰＬＬ回路がロックする必要がある。すなわち
特性の低温時ではＶＣＯ６の制御信号は電位a(V)〜c
(V)まで変化する必要があり、特性の高温時ではＶＣ
Ｏ６の制御信号は電位d(V)〜f(V)まで変化する必要があ
る。このため低温時と高温時の両方でシステムを成立さ
せるためには、単純に考えるとa(V)〜f(V)までＶＣＯの
電位を変化させる必要がある。しかし、このような変化
範囲に設定すると特性の低温時では発生周波数がx(H
z)〜p(Hz)まで発振することとなり、電位変化に対する周
波数変化が大きくなる。このためＰＬＬのループゲイン
が高くなりＰＬＬのロックが頻繁にはずれ、ロックする
ための収束時間が所望の時間より遅れる原因になる。

【００２２】図３は電流加算型8ビットＤ／Ａ変換器の
説明図である。

【００２３】図３において、１０は8ビットのディジタ
ルデータの入力端子、１１は電流制御回路１７を制御す
る電圧制御端子、１２は電流制御回路１７を制御する電
流制御端子、１３はラッチ回路でラッチする周期を決定
するためのクロックの入力端子、１４は電流制御端子１
２を短絡する抵抗、１５は入力されたディジタルデータ
をラッチするラッチ回路、１６はラッチ回路１５より出
力される各ビットに応じた電流量を流すための電流ドラ
イブ回路、１７は電流ドライブ回路１６が出力端子１８
に流す電流量の基準となる電流量を決定する電流制御回
路、１８はＤ／Ａ変換器の出力する電流量を出力する出
力端子（DAOUT）、１９はDAOUT１８を短絡する出力短絡
抵抗である。

【００２４】入力端子１０より入力されたディジタルデ
ータはラッチ回路１５でクロック周期毎にホールドされ
る。さらに入力データに応じて電流ドライブ回路１６が
オン状態になり、その合計電流がIoutの電流としてDAOU
T１８に出力される。DAOUT１８より出力される電流Iout
と出力短絡抵抗１９の抵抗値Roとの積が出力電位にな
る。そして、DAOUT１８の最大振幅は、電圧制御端子１１
の基準電圧Vrefと電流制御端子１２に流れる基準電流Ir
efをもとに電流制御回路１７が決定する電流Ioutmaxと
出力短絡抵抗１９のRoの積で決定される。すなわち、一
般に（数１）で表される。

【００２５】

【数１】

【００２６】ここで、（数１）において、AはＤ／Ａ変
換器５の設計仕様で決まる定数である。

【００２７】図４は図３の電流加算型8ビットＤ／Ａ変
換器に温度検出Ｄ／Ａ制御手段８を備えた図になってお
り、図中の波線部内が温度検出Ｄ／Ａ制御手段になって
いる。同図において、２０は周囲の温度によって抵抗値
が変化するネガティブタイプのサーミスタ、２１は固定
抵抗であり、図３の抵抗Rrefはサーミスタ２０と固定抵
抗２１のパラレル抵抗として与えられる。サーミスタに
は種々の種類があるため温度に対する抵抗変化の関係式
がいろいろと有るが、本実施の形態では説明のために図
５に示すような関係を持つサーミスタを使用する。

【００２８】図５は本実施の形態で用いるサーミスタの
温度に対する抵抗変化の関係式を示す図であり、その関
係式は（数２）で表される。

【００２９】

【数２】

【００３０】（数２）において、Rpは周囲温度T(K)の場
合のサーミスタ２０の抵抗値、Rbは周囲温度が0(K)の場
合のサーミスタ２０の抵抗値、Rtはサーミスタ２０の抵
抗値の変化量である。図５と（数２）に示すように、サ
ーミスタ２０の抵抗値Rpは周囲温度Tが上がるにつれ、
小さくなる。

【００３１】また、電流制御端子１２に接続されるトー
タル抵抗値Rrefは（数３）で表される。

【００３２】

【数３】

【００３３】このため、Ｄ／Ａ制御信号となるDAOUT１
８の最大出力電圧DAOUTmaxは温度変化で振幅量を可変で
きる（数４）で与えられる。

【００３４】

【数４】

【００３５】ここで、説明を簡単化するために具体的な
数値を当てはめ説明する。図２の特性でaが0.6V、bが0.8
V、cが1.0V、dが1.2V、eが1.6V、fが2.0Vであったとす
る。さらに、（数２）のRbが11650オーム、Rtが30オーム/Kとす
ると、低温時(255K)にサーミスタ２０の抵抗値Rpは3400
オームで、高温時(355K)にRpは1000オームになる。また、（数
４）において、Aを18とし、電圧制御端子１１の電位Vref
を1.5V、Rsubが2000オーム、Roが50オームとすると、低温時(255
K)ではDAOUTmax=1.013V、高温時(355K)では、DAOUTmax=
2.024Vになる。

【００３６】つまり、8ビットデータのダイナミックレ
ンジ(0〜255)で、低温時には0〜1Vを変化することがで
き、高温時には0〜2Vの変化が可能になる。このため、図
２において、低温時でも高温時でも常にz(Hz)まで変化
することができ、温度によらず一定の変化幅に補償でき
る。

【００３７】一般にＤ／Ａ変換手段に用いるＤ／Ａ変換
器は、入力されるディジタル量に対するアナログ量の関
係が、Ｄ／Ａ変換器の基準電圧や基準電流によって可変
できることが知られている。本実施の形態によればＶＣ
Ｏの特性が温度によって変化してもＤ／Ａ変換器のディ
ジタル・アナログ変換の比率を温度検出Ｄ／Ａ制御手段
によりコントロールすることにより、ＶＣＯの温度に対
する特性の変化を補償でき、ＰＬＬ回路の性能として常
に一定のループゲインを得ることができる。

【００３８】また、本実施の形態の温度検出Ｄ／Ａ制御
手段はサーミスタと固定抵抗からなる極めて簡単な回路
であるため、温度補償に必要な追加回路がわずかですむ
ので、コストや回路規模の観点からも非常に優位であ
る。

【００３９】なお、本実施の形態では、温度検出Ｄ／Ａ
制御手段の構成例として、サーミスタと固定抵抗器を１
つずつ使用するものを示したが、サーミスタの特性に従
って、調整のための固定抵抗を複数個用いた構成も考え
られる。

【００４０】また、本実施の形態では電流制御端子に流
れる電流量を可変するものを例にあげたが、これに限定
されるものでなく、電圧制御端子の電位や出力短絡抵抗
の値を可変するＤ／Ａ制御信号を出力する温度検出Ｄ／
Ａ制御手段の構成も容易に類推できる。

【００４１】（実施の形態２）本実施の形態では、ＰＬ
Ｌ回路のループゲインとセンター値のオフセットの両方
を補償できる温度補償型クロック再生装置について説明
する。

【００４２】図６は本実施の形態の温度補償型クロック
再生装置の構成を示すブロック図である。図６におい
て、実施の形態１と同様の動作を行うブロックには同じ
番号を付け、その説明を省略する。

【００４３】図６において、３０はディジタルループフ
ィルタ４における周波数調整信号が所定の範囲を超える
か、システムコントローラ３１よりリセット指令が出さ
れた時に、周波数調整信号をあらかじめ定められた所定
の値にリセットするループフィルタリセット回路、３１
はループフィルタリセット回路３０にリセット指令を出
すシステムコントローラである。

【００４４】実施の形態１でディジタルループフィルタ
４においてディジタル位相誤差検出回路３から入力され
る位相誤差信号に対し所望のループ特性を得るために定
められた周波数制限と利得制限が与えられることは、既
に述べた。この周波数制限の動作には、一般に２種類あ
って一つは位相誤差信号の高周波成分を除去して位相調
整信号を得ることで、もう一つは位相誤差から得られる
周波数誤差を積分し再生信号と周波数が一致するための
オフセット量を検出し、周波数調整信号を得ることであ
る。そして、位相調整信号と周波数調整信号とを加算し
たものをＶＣＯ制御信号として出力している。このため
ＰＬＬ回路９が定常状態にあれば、再生信号の周波数と
位相に等しく一致したクロックが生成されている。そし
て、ループフィルタリセット回路３０は周波数調整信号
が所定の範囲を超えるか、或いはシステムコントローラ
３１からのリセット指令が来たときに、周波数調整信号
をあらかじめ定められた所定の値にリセットする。こう
することによって、VTR等の再生装置でしばしば発生す
る異常な再生状態(ドロップアウトやサーチ再生への過
渡期など)を機に発生するＰＬＬのアンロック状態より
復帰する。システムコントローラ３１は一般にエラーレ
ートが悪化したり、シンク検出が不定になる状態が所定
の時間持続するとアンロック状態が発生したと判断し、
リセット命令を出力する。これは、VTR等の再生装置で
しばしば発生する異常な再生状態を機に発生するＰＬＬ
のアンロック状態が所定の期間以上持続するＰＬＬの短
時間のアンロック状態はドロップアウト等で比較的頻繁
に発生しており、そのたびにリセットしていたのでは逆
に不安定になってしまうことによる。

【００４５】次に図７に図２とは異なるＶＣＯの特性を
示す。図７の特性は低温時と高温時でさほど傾きに違い
がないが、制御電圧がオフセットするような特性を示し
ている。図７において、周波数y(Hz)が通常の再生周波
数であるとすると、x(Hz)〜z(Hz)の範囲でＶＣＯ６が発
振し、かつＰＬＬ回路９がロックする必要がある。この
ため低温時では、ループフィルタリセット回路３０はＶ
ＣＯ制御信号の電位がb(V)になるようにリセットし、高
温時ではe(V)にリセットする必要がある。リセットポイ
ントを温度により変えることは困難であるため、１つの
リセットポイントのみで全ての温度において動作させる
と、他の温度ではロックする目標の周波数からずれたと
ころにリセットされるため、リセット後にロックするた
めの収束時間が多くかかるようになりＰＬＬ回路９の性
能を劣化させる要因になる。

【００４６】このため、実施の形態２では次のような構
成の温度補償を提供することで、このような課題を改善
する。

【００４７】図８は本実施の形態のＤ／Ａ変換器５と温
度検出Ｄ／Ａ制御手段８の構成を示している。

【００４８】図８において、１０は8ビットのディジタ
ルデータの入力端子、１３はラッチ回路１５でラッチす
る周期を決定するためのクロックの入力端子、１５は入
力されたディジタルデータをラッチするラッチ回路、４
０はＤ／Ａ変換器５の基準最高電圧を入力する基準電位
ハイレベル入力端子(VrefH)、４１はＤ／Ａ変換器５の
基準最低電圧を入力する基準電位ロウレベル入力端子(V
refL)、４２は各ビットがHighならVrefH４０に接続し、
LowならVrefL４１に接続するスイッチ、４３はR-2Rのラ
ダー抵抗回路、４５はオペアンプを用いた電圧フォロア
回路、４６は温度上昇に対して抵抗が減少するネガティ
ブタイプのサーミスタ、４７は固定抵抗、４８はトラン
ジスタ等で構成され、常に一定の電流Isを流している定
電流源である。

【００４９】入力端子１０より入力されたディジタルデ
ータはラッチ回路１５でクロック周期毎にホールドされ
る。さらにラッチされた入力データに応じてビット毎に
スイッチ４２によってVrefH４０又はVrefL４１に接続さ
れる。R-2Rのラダー抵抗４３の分圧によってオペアンプ
４５の入力端子には(VrefH-VrefL)×入力データ値/256+
VrefLの電位が与えられ、Ｄ／Ａ変換器５の出力であるD
AOUT１８に出力される。つまり、VrefL４１〜VrefH４０
間の電位を1/256のステップ間隔で入力データに応じて
値を出力できる。このＤ／Ａ変換器は、抵抗分圧型Ｄ／
Ａ変換器と呼ばれるもので、広く一般的に用いられてい
る。

【００５０】図８の波線部分は温度検出Ｄ／Ａ制御手段
８になっており、定電流源４８は一定の電流Isを流して
いるため固定抵抗４７の両端電圧も、抵抗値をRsubとす
ると、常に一定のIs×Rsubの電圧になっている。そして
サーミスタ４６が温度上昇とともに抵抗値ΔRnだけ減少
すると、VrefH４０とVrefL４１の電位はそれぞれΔRn×
Isだけ上昇する。つまり、Ｄ／Ａ制御信号として、VrefL
４０とVrefH４１のそれぞれが低温時に図７のa(V),c(V)
になり、高温時にd(V),f(V)になるようにRsub,Rn,Isを
決定することで、8ビットディジタルデータに対するＶ
ＣＯ６の制御範囲は常にx(Hz)〜z(Hz)になる。また、ル
ープフィルタリセット回路３０によりリセットされる値
は、温度によらず常に8ビットデータ幅(0〜255)のセン
ター値である128でよい。

【００５１】以上のような構成によりＶＣＯの特性が温
度により制御範囲がオフセットするような場合であって
も、良好に温度補償することができ、ＰＬＬ回路がアンロ
ック状態に陥ったときにリセットする値も温度によらず
一定にできるため、復帰にかかる時間も温度によらず一
定にできる。これによりＰＬＬ回路の性能を劣化させる
ことがない。

【００５２】なお、本実施の形態では、温度検出Ｄ／Ａ
制御手段の構成例として、サーミスタと固定抵抗器を１
つずつ使用するものを示したが、これに限定するもので
はなく、サーミスタの特性により調整のための固定抵抗
を複数個用いた構成も考えられる。

【００５３】（実施の形態３）本実施の形態における温
度検出Ｄ／Ａ制御手段を図９を用いて説明する。図９に
おいて、図３と同様の動作を行うブロックには、同じ番
号を付け、その説明を省略する。

【００５４】図９において、５０はトランジスタ、５
１，５２，５３は固定抵抗である。

【００５５】本実施の形態の温度検出Ｄ／Ａ制御手段の
動作を説明するために、図１０にトランジスタ５０のベ
ース・エミッタ間電位(Vbe)とコレクタ電流(mA)の関係の
温度特性を示す。図１０はトランジスタのデータブック
に一般的に記載されている特性図である。図１０をみて
明らかなようにトランジスタのベース・エミッタ間電位
は温度によって変化し、温度が上昇すると電位差が減少
する特性がある。つまり、図９に示した温度検出Ｄ／Ａ
制御手段は温度が上昇するとトランジスタ５０のコレク
タ電流が増加するように動作し、電流制御端子１２に流
れる電流は温度が低下すれば減少し、温度が上昇すれば
増加する。このため、ＶＣＯ６の制御範囲は温度が減少
すると狭くなり、温度が上昇すると広くなって、実施の
形態１と同様の効果の温度補償が実現できる。この時、
Ｄ／Ａ制御信号となる温度変化に対する制御幅の関係は
トランジスタ５０のベース電位とエミッタ抵抗である抵
抗５１(Re)で任意に決定できる。

【００５６】実施の形態１では温度センサーに市販され
ているサーミスタを用いるため、その特性に依存した温
度補償しかできない。このため温度補償の補償性能が不
十分な場合がある。しかし、本実施の形態のように温度
変化に対する制御幅の関係を任意に設定できるので個々
のＶＣＯの温度特性に対しきめ細かく且つ正確に温度補
償することができる。さらに、温度センサーがトランジ
スタで構成できるためIC化するときに非常に都合がよ
く、同一チップ内にトランジスタがあるため、実際の補償
するべきＶＣＯの周囲温度とセンサー部の周囲温度とに
ズレを生じることがない。このため、温度変化に対する温
度補償の時間的遅れも最小限にすることができ、極めて
良好な温度補償型クロック再生装置を提供できる。

【００５７】なお、本実施の形態では、温度検出Ｄ／Ａ
制御手段と電流加算型Ｄ／Ａ変換器との組合せを例にあ
げたが、抵抗分圧型Ｄ／Ａ変換器との組合せについても
容易に類推できることはいうまでもない。

【００５８】

【発明の効果】以上のように述べたことから明らかなよ
うに、本発明によれば、温度検出Ｄ／Ａ制御手段が出力
するＤ／Ａ制御信号によりＤ／Ａ変換手段のディジタル
／アナログ変換における関係を可変することによって、
電圧制御発振手段の温度に対する周波数変動を補償し、
従来必要であった演算回路やメモリー回路を必要とせ
ず、わずかな追加回路によって極めて良好な温度補償型
クロック再生装置をロウコストで提供できる。

【図面の簡単な説明】

【図１】本発明の実施の形態１における温度報償型クロ
ック再生装置の構成を示すブロック図

【図２】同ＶＣＯ発振周波数特性図

【図３】同電流加算型Ｄ／Ａ変換器の構成を示すブロッ
ク図

【図４】同電流加算型Ｄ／Ａ変換器に温度検出Ｄ／Ａ制
御手段を備えた構成を示すブロック図

【図５】同抵抗変化の関係式の一例を示す図

【図６】本発明の実施の形態２における温度報償型クロ
ック再生装置の構成を示すブロック図

【図７】同ＶＣＯ発振周波数特性図

【図８】同抵抗分圧型Ｄ／Ａ変換器に温度検出Ｄ／Ａ制
御手段を備えた構成を示すブロック図

【図９】本発明の実施の形態３における温度検出Ｄ／Ａ
制御手段の構成を示すブロック図

【図１０】同トランジスタのVbe-Ic特性図

【図１１】従来の温度補償型クロック再生装置の構成を
示すブロック図

【符号の説明】

１ 再生手段 ２ Ａ／Ｄ変換器 ３ ディジタル位相誤差検出手段 ４ ディジタルループフィルタ ５ Ｄ／Ａ変換器 ６ 電圧制御発振器(ＶＣＯ) ７ 分周器 ８ 温度検出Ｄ／Ａ制御手段 １９、２１、４７、５１、５２、５３ 固定抵抗器 ２０、４６ サーミスタ ３０ ループフィルタリセット回路 ３１ システムコントローラ ４８ 定電流源 ５０ トランジスタ

Claims (4)

【特許請求の範囲】
1. 【請求項１】 入力信号の信号レートのｍ／ｎ(ｎ，ｍ
   はｎ≦ｍの正の整数)倍の周波数で発振し、制御電圧に
   より発振周波数が可変できる電圧制御発振手段と、 前記電圧制御発振手段の出力をｎ／ｍに分周して再生ク
   ロックを得る分周手段と、 Ａ／Ｄ変換された前記入力信号と前記再生クロックとの
   位相ずれをディジタル量として検出し、位相誤差信号と
   して出力するディジタル位相誤差検出手段と、 前記位相誤差信号に対して、あらかじめ定められた周波
   数制限と利得制限を与え、前記電圧制御発振手段の制御
   信号をディジタル量として出力するディジタルフィルタ
   手段と、 前記ディジタルフィルタ手段の出力をアナログ量に変換
   し、前記電圧制御発振手段に制御電圧として出力するＤ
   ／Ａ変換手段とで構成され、 前記入力信号に同期して再生レートと等しい周波数の再
   生クロックを生成するフェーズロックドループ回路(以
   下、ＰＬＬ回路)を備えた温度補償型クロック再生装置
   であって、 前記ＰＬＬ回路周辺の温度変化を検出し、前記温度変化
   に応じて前記Ｄ／Ａ変換手段のディジタルデータに対す
   るアナログ電位量の変換比率を制御するＤ／Ａ制御信号
   を出力する温度検出Ｄ／Ａ制御手段を備え、 前記Ｄ／Ａ制御手段は前記Ｄ／Ａ制御信号に応じて前記
   ディジタルデータに対するアナログ電位量の変換比率を
   可変した制御電圧を出力することにより、前記電圧制御
   発振手段の温度に対する周波数変動を補償することを特
   徴とする温度補償型クロック再生装置。
2. 【請求項２】 Ｄ／Ａ変換手段は基準電圧と基準電流と
   出力短絡抵抗の値により、入力されるディジタル信号に
   対する出力振幅量の関係を決定する電流加算型Ｄ／Ａ変
   換器であって、 前記温度検出Ｄ／Ａ制御手段は、ＰＬＬ回路の温度変化
   に応じて、前記基準電圧、前記基準電流、前記出力短絡
   抵抗のいずれか又は任意の組合せ制御するＤ／Ａ制御信
   号を出力することを特徴とする請求項１記載の温度補償
   型クロック再生装置。
3. 【請求項３】 Ｄ／Ａ変換手段は基準最高電圧と基準最
   低電圧とで制御され、入力されるディジタル信号が最大
   値の時に出力する電圧値が前記基準最高電圧で決定し、
   最小値の時に出力する電圧値を前記基準最低電圧が決定
   する抵抗分圧型Ｄ／Ａ変換器であって、 前記温度検出Ｄ／Ａ制御手段は、前記基準最高電圧と前
   記基準最低電圧のいずれか又は任意の組合せを制御する
   Ｄ／Ａ制御信号を出力することを特徴とする請求項１記
   載の温度補償型クロック再生装置。
4. 【請求項４】 温度検出Ｄ／Ａ制御手段は、トランジス
   タと抵抗で構成され、トランジスタのベース・エミッタ
   間電圧の温度変化を電流変化に変換する又は増幅して電
   圧変化とするとし、前記電流変化でＤ／Ａ変換手段の基
   準電流を可変し、前記電圧変化で前記Ｄ／Ａ変換手段の
   基準電圧を可変するＤ／Ａ制御信号を出力することを特
   徴とする請求項２又は請求項３記載の温度補償型クロッ
   ク再生装置。