JP2002217032A

JP2002217032A - 積層型複合デバイス

Info

Publication number: JP2002217032A
Application number: JP2001007605A
Authority: JP
Inventors: Kazuya Futaki; 一也二木; Takayuki Mori; 孝幸森; Minoru Kumita; 稔汲田
Original assignee: Sanyo Electronic Components Co Ltd; Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 2001-01-16
Filing date: 2001-01-16
Publication date: 2002-08-02

Abstract

(57)【要約】【課題】複数の回路素子基板を積層して構成される積
層型複合デバイスにおいて、インダクタパターンのパタ
ーン長を従来よりも短縮することによって、積層型複合
デバイスの小型化を図る。【解決手段】本発明に係る積層型複合デバイスにおい
て、複数枚の回路素子基板１にはそれぞれ、少なくとも
１つのインダクタパターン20が形成され、インダクタパ
ターン20が形成されている複数枚の回路素子基板１につ
いては、各回路素子基板１の１つのインダクタパターン
20の磁気的中心点21が同軸上に並ぶ様、インダクタパタ
ーン20が配置され、これらのインダクタパターン20は、
通電によって形成する磁界の向きが同一となる様に通電
方向が規定されている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、携帯電話機等の電
子機器に装備される各種電子回路を構成するための積層
型複合デバイスに関するものである。

【０００２】

【従来の技術】携帯電話機には、図４に示す如くインダ
クタやコンデンサ等の複数の回路素子から構成されるフ
ロントエンドモジュール(５)が装備されているが、近年
の携帯電話機における小型化の要求に応じて、フロント
エンドモジュール(５)を構成する複数の回路素子を、図
５に示す如き１チップの積層型複合デバイス(90)に集積
化して、メイン基板上に配置することが行なわれてい
る。

【０００３】積層型複合デバイス(90)は、複数枚の回路
素子基板(１)を積層して構成されており、各回路素子基
板(１)は、セラミック製の誘電体シート(10)の表面に、
インダクタパターン(以下、Ｌパターンという)(20)やコ
ンデンサパターン(以下、Ｃパターンという)等の複数の
回路素子パターン(２)を形成して構成されている(特許
第3048592号、特許第3067612号等)。そして、これらの
回路素子パターン(２)は、同一回路素子基板に形成され
た導体パターンや、図６の如く誘電体シート(10)の貫通
孔(35)に銀等の導電材を充填してなるヴィアホール(30)
を介して、互いに電気的に接続されている。

【０００４】例えばＬパターン(20)は図６の如く渦巻状
に形成されており、ある１つの誘電体シート(10)の表面
に形成されたＬパターン(20)の一端(20a)を、例えば上
層の回路素子基板(図示省略)と接続して、該Ｌパターン
(20)に電流を供給する場合、上層の回路素子基板には、
該Ｌパターン(20)の一端と接触するヴィアホール(図示
省略)を形成する。又、該回路素子基板(１)のＬパター
ン(20)の渦巻き中心に対応させて、ヴィアホール(30)を
形成し、該ヴィアホール(30)によってＬパターン(20)を
下層の回路素子基板(図示省略)と接続する。これによっ
て、該Ｌパターン(20)には、図中に矢印で示す向きに電
流が流れて、磁界が形成されることになる。

【０００５】更に積層型複合デバイス(90)においては、
図５の如く、最上層の回路素子基板(１)の表面に、ダイ
オードや抵抗等の回路素子パターンとすることが困難な
電子部品(70)(71)(72)が実装される。又、適当な階層
(例えば最下層)の回路素子基板(１)には、各回路素子パ
ターンを接地するためのアース電極(40)が形成される。

【０００６】フロントエンドモジュールを構成すべき積
層型複合デバイスは、次の様にして設計される。先ず、
フロントエンドモジュールとして必要な機能を実現する
ための電子回路が設計され、その電子回路を構成してい
るインダクタやコンデンサ等の複数の回路素子につい
て、それぞれの形状(寸法、パターン長、面積等)が決定
される。そして、該形状に基づいて、積層型複合デバイ
スを構成すべき回路素子基板の積層数や、誘電体シート
のサイズが決定され、その誘電体シートの表面に必要な
回路素子が配置される。続いて、積層型複合デバイスと
しての特性値が予測され、フロントエンドモジュールと
して所定の機能が得られる様に、各回路素子の形状が修
正される。

【０００７】上述の設計が完了すると、その設計に基づ
き、次の工程を経て積層型複合デバイスが製造される。
先ず、バインダーを含有するセラミック製の誘電体シー
ト(以下、グリーンシートという)を必要枚数作製し、各
グリーンシートに対し、上述の設計によって決定された
各回路素子パターンの配置に基づいて、貫通孔を開設す
る。次に、各グリーンシートの表面に、必要な回路素子
パターンを銀等の導電材を用いて印刷すると共に、貫通
孔には銀等の導電材を充填し、ヴィアホールを形成す
る。この様にして作製された複数枚のグリーンシートを
積層し、プレス加工を施すことによって、これらのグリ
ーンシートを互いに密着させる。次に、積層されたグリ
ーンシートに焼結処理を施すことによって、グリーンシ
ート中のバインダーを除去し、一体の基板ブロックを得
る。その後、基板ブロックをチップ毎に分断し、各チッ
プの最上層の回路素子基板に必要な電子部品を実装す
る。最後に、各チップをケーシング内に収容して、積層
型複合デバイスを完成する。

【０００８】尚、積層型複合デバイスにおいて、大きな
インダクタンスを得る必要がある場合には、Ｌパターン
の巻き数、即ちパターンの長さを大きくすることによっ
て、インダクタンスの値を増大させることが可能である
が、１枚の回路素子基板に形成することが出来るパター
ンの長さは、回路素子基板の面積によって制限される。
そこで、図７に示す様に、複数枚の回路素子基板(１)に
それぞれＬパターン(20)を形成して、これらのＬパター
ン(20)をヴィアホールにより互いに電気的に接続して、
１つのインダクタを構成し、これによって大きなインダ
クタンスを得ることが行なわれている。又、この様な大
きなインダクタンスのインダクタが複数必要な場合に
は、他の複数枚の回路素子基板(１)を用いて、各回路素
子基板(１)にそれぞれＬパターン(20)を形成し、これら
のＬパターン(20)をヴィアホールにより互いに接続する
ことによって、他の１つのインダクタを構成している。

【０００９】

【発明が解決しようとする課題】ところで、近年の携帯
電話機に対する更なる小型化の要求に伴って、積層型複
合デバイスに対する集積度の向上及び小型化の要求が益
々厳しくなっている。そこで従来は、１枚の回路素子基
板に出来るだけ数多くの回路素子パターンを配置する等
の対策が講じられているが、隣接する回路素子パターン
の間隔(リードピッチ)の狭小化には限度があるため、積
層型複合デバイスの小型化が限界に達していた。この様
な状況において、本発明は、積層型複合デバイスを更に
小型化することを目的とする。

【００１０】

【課題を解決する為の手段】上記目的を達成するべく、
本発明者らは鋭意研究を重ねた結果、図７に示す従来の
積層型複合デバイス(90)においては、複数枚の回路素子
基板(１)に形成されている複数のＬパターン(20)が上下
の位置関係に配置されているために、互いに磁気的に干
渉し、これが原因となって各Ｌパターン(20)に必要以上
のパターン長が必要となり、その結果、Ｌパターン(20)
の占有面積が大きくなって、積層型複合デバイスの小型
化を阻んでいることを究明した。特に図７の如く、積層
型複合デバイス(90)に大きなインダクタンスを有する複
数のインダクタを形成する場合、従来より、本発明者ら
は、各インダクタを構成する複数層のＬパターン(20)を
同軸上(図７では第１のインダクタについてはＣ−Ｃ軸
上、第２のインダクタついてはＢ−Ｂ軸上)に配置する
ことは行なっていたが、異なるインダクタについての配
列軸を同軸に揃えることや、通電によって形成される磁
界の向きを同一方向に揃えることは行なっていなかっ
た。このため、異なるインダクタどうしで、磁界が弱め
合う様に干渉して、大きなインダクタンスが得られてい
なかったのである。

【００１１】そこで本発明は、複数枚の回路素子基板に
形成されている複数のＬパターンが形成する磁界の相互
干渉を有効に利用して、各Ｌパターンに大きなインダク
タンスを得ることにより、積層型複合デバイスを小型化
するものである。

【００１２】本発明に係る積層型複合デバイスは、複数
の回路素子層を積層して構成され、各回路素子層は、誘
電体層の表面に、１或いは複数の回路素子パターンを形
成してなり、複数の回路素子層に形成された複数の回路
素子パターンが互いに接続されて、所定の機能を発揮す
べき電子回路を構成している。２層以上の回路素子層に
はそれぞれ、回路素子パターンとして、渦巻状を呈する
少なくとも１つのＬパターンが形成され、Ｌパターンが
形成されている２層以上の回路素子層については、各回
路素子層の１つのＬパターンの磁気的中心点が同軸上に
並ぶ様、Ｌパターンが配置され、これらのＬパターン
は、通電によって形成する磁界の向きが同一となる様に
通電方向が規定されている。

【００１３】上記本発明の積層型複合デバイスにおいて
は、複数の回路素子層に形成されている複数のＬパター
ンが、磁気的中心点を同軸上に並べて配置され、然も、
磁界の向きが同一となる様に通電方向が規定されている
ので、各Ｌパターンが通電によって形成する磁界が互い
に有効に干渉して強め合う。従って、各Ｌパターンによ
って大きなインダクタンスを得ることが出来、その結
果、Ｌパターンどうしが磁気的に強め合うことなく干渉
していた従来の積層型複合デバイスと比べて、各Ｌパタ
ーンのパターン長は短くて済む。

【００１４】具体的構成においては、複数の回路素子層
の内、１或いは複数の回路素子層に形成されて磁気的中
心点が同軸上に並ぶ複数の回路素子パターンが互いに接
続されて、第１のインダクタが構成されると共に、他の
１或いは複数の回路素子層に形成されて磁気的中心点が
同軸上に並ぶ複数の回路素子パターンが互いに接続され
て、第２のインダクタが構成され、第１のインダクタを
構成する複数の回路素子パターンの磁気的中心点が並ぶ
第１軸と、第２のインダクタを構成する複数の回路素子
パターンの磁気的中心点が並ぶ第２軸とが、同軸に配置
されている。

【００１５】上記具体的構成によれば、異なるインダク
タどうしが互いに磁気的に有効に干渉して強め合うの
で、夫々に大きなインダクタンスを得ることが出来、そ
の結果、各インダクタを構成する複数のＬパターンのパ
ターン長は短くて済む。

【００１６】

【発明の効果】本発明に係る積層型複合デバイスによれ
ば、従来よりもＬパターンのパターン長が短くなるの
で、回路素子基板上のＬパターンの占有面積が小さくな
って、積層型複合デバイスの小型化を図ることが可能と
なる。

【００１７】

【発明の実施の形態】以下、本発明をデュアルバンド携
帯電話機のフロントエンドモジュールに実施した例につ
き、図面に沿って具体的に説明する。本発明に係るデュ
アルバンド携帯電話機は、異なる２つの周波数帯域(例
えば９００ＭＨｚ帯域と１９００ＭＨｚ帯域)の切換え
受信が可能であって、図４に示す如き回路構成のフロン
トエンドモジュール(５)を具えている。即ち、アンテナ
(51)によって受信された信号は、ダイプレクサ(61)を経
て周波数帯域毎に振り分けられ、周波数帯域毎の送受切
換えスイッチ回路(62)(64)を経て受信端子(53)(56)から
後段回路へ出力される。又、送信時に、周波数帯域毎の
送信端子(52)(55)に供給された送信信号は、周波数帯域
毎にローパスフィルター(63)(65)を経て高調波成分を除
去された後、送受信切換えスイッチ回路(62)(64)及びダ
イプレクサ(61)を経て、アンテナ(51)から送信される。
尚、送受信切換えスイッチ回路(62)(64)の切換えは、コ
ントロール端子(54)(57)に供給される制御信号によって
制御される。

【００１８】図１に示す如く、本発明の積層型複合デバ
イス(９)は、複数枚(例えば１５枚)の回路素子基板(１)
を積層して構成されており、各回路素子基板(１)は、セ
ラミック製の誘電体シート(10)の表面に、銀を用いた印
刷により、Ｌパターン(20)やＣパターン等の複数の回路
素子パターン(２)を形成して構成されている。これらの
回路素子パターン(２)は、同一基板上に形成された帯状
の導体パターンや、誘電体シート(10)の貫通孔に銀を充
填してなるヴィアホール(30)を介して、互いに電気的に
接続されている。

【００１９】更に、積層型複合デバイス(９)において
は、図１の如く、最上層の回路素子基板(１)の表面に、
ダイオードや抵抗等の回路素子パターンとすることが困
難な電子部品(70)(71)(72)が搭載される。又、最下層の
回路素子基板(１)には、各回路素子パターンを接地する
ためのアース電極(40)が形成されている。

【００２０】上記本発明の積層型複合デバイス(９)にお
いては、図２に示す様に、複数層(Ｌ２〜Ｌ４)の回路素
子基板(１)にそれぞれＬパターン(20)が形成されて、こ
れらのＬパターン(20)が互いに接続されて第１のインダ
クタを構成すると共に、他の複数層(Ｌ７〜Ｌ９)の回路
素子基板(１)にそれぞれＬパターン(20)が形成されて、
これらのＬパターン(20)が互いに接続されて第２のイン
ダクタを構成している。そして、第１のインダクタを構
成する複数のＬパターン(20)と、第２のインダクタを構
成する複数のＬパターン(20)は、それぞれの磁気的中心
点(21)が共通のＡ−Ａ軸上に並ぶ様に配置され、且つ、
通電によって形成する磁界の向きが同一となる様に、通
電方向が矢印の向きに規定されている。

【００２１】上記本発明の積層型複合デバイスにおいて
は、同軸上に配置された複数のＬパターン(20)に電流が
流れたとき、各Ｌパターン(20)によって形成される磁界
が互いに有効に干渉して強め合う。従って、各Ｌパター
ン(20)によって大きなインダクタンスを得ることが出
来、その結果、Ｌパターン(20)どうしが磁気的に弱め合
う様に干渉していた従来の積層型複合デバイスと比べ
て、各Ｌパターン(20)のパターン長は短くて済む。この
結果、従来よりもＬパターン(20)のパターン長が短くな
るので、回路素子基板上のＬパターン(20)の占有面積が
小さくなって、積層型複合デバイスの小型化を図ること
が可能となる。

【００２２】次に、本発明の積層型複合デバイスの設計
方法について、図３に示す工程図に沿って説明する。先
ず、設計スペック・コンセプトＰ１においては、デュア
ルバンド携帯電話機のフロントエンドモジュールとして
要求される仕様に応じて、必要な機能を決定し、続い
て、回路シミュレータによる回路設計工程Ｐ２において
は、前記必要な機能を実現するための回路を設計する。
次に、回路パラメータの最適化工程Ｐ３において、各回
路素子の仮特性を決定し、回路全体の特性を予測した
後、各回路素子の仮特性に基づく回路全体の特性と前記
必要な機能とが一致するまで、前記回路設計工程Ｐ２を
繰り返す。

【００２３】必要な機能が達成されると、次に電磁界シ
ミュレータによる回路エレメントの設計工程Ｐ４におい
て、各回路素子の形状(寸法、パターン長、面積等)を決
定し、これによって得られた各回路素子の形状に基づい
て、誘電体シートの必要な面積を算出する。続いて、Ｌ
パターンのレイアウト設計工程Ｐ５において、Ｌパター
ンの配置を決定する。この際、複数枚の誘電体シートに
形成すべき複数のＬパターンは、磁気的中心点が同軸上
に並ぶ様に配置されると共に、各Ｌパターンが形成する
磁界の向きが同一となる様に通電方向が規定される。

【００２４】尚、従来の積層型複合デバイスの製造工程
においては、上記Ｌパターンのレイアウト設計工程Ｐ５
において、異なるインダクタどうしで複数のＬパターン
を同軸上に配置することは行なわれておらず、インダク
タ毎に個別に配列軸が決定されていた。

【００２５】その後、積層数及び基板サイズの決定工程
Ｐ６において、前記Ｌパターンの配置を考慮に入れた積
層数と基板サイズを決定する。更に、各層へのレイアウ
ト設計工程Ｐ７においては、既に配置の決まっているＬ
パターン以外の回路素子について、各層に対する配置を
決定する。次に、電磁界シミュレータによる全体シミュ
レーション工程Ｐ８において、各回路素子間の相互干渉
等による影響を考慮に入れた回路全体の特性を予測す
る。そして、回路全体の特性と前記機能とが一致するま
で、各層へのレイアウト設計工程Ｐ７を繰り返す。この
結果、必要な機能が達成されて、本発明に係る積層型複
合デバイスの設計が完了すると、その設計結果に基づい
て、従来と同様の製造工程により積層型複合デバイスを
作製する。

【００２６】尚、上述の本発明に係る積層型複合デバイ
スの設計方法において、各回路素子基板に形成されてい
るＬパターンの磁気的中心点を全て同軸上に配置するこ
とが困難な場合には、出来るだけ多くのＬパターンを出
来るだけ接近させて配置することによって、同様の効果
を得ることが出来る。又、複数の回路素子基板に形成す
べき複数のＬパターンの内、特にインダクタンスの大き
な複数のＬパターンのみについて、これらのＬパターン
の磁気的中心点を同軸上に配置する構成によっても、高
い効果を得ることが出来る。

【図面の簡単な説明】

【図１】本発明に係る積層型複合デバイスの断面図であ
る。

【図２】本発明に係る積層型複合デバイスの積層構造を
表わす分解斜視図である。

【図３】本発明に係る積層型複合デバイスの設計方法を
表わす工程図である。

【図４】デュアルバンド携帯電話機のフロントエンドモ
ジュールの回路図である。

【図５】従来の積層型複合デバイスの断面図である。

【図６】積層型複合デバイスを構成する回路素子基板の
一部破断斜視図である。

【図７】従来の積層型複合デバイスの積層構造を表わす
分解斜視図である。

【符号の説明】

(１) 回路素子基板 (10) 誘電体シート (２) 回路素子パターン (20) インダクタパターン (21) 磁気的中心点 (30) ヴィアホール (40) アース電極 (５) フロントエンドモジュール (51) アンテナ (61) ダイプレクサ (70) 電子部品 (９) 積層型複合デバイス (90) 積層型複合デバイス

フロントページの続き (72)発明者森孝幸大阪府大東市三洋町１番１号三洋電子部品株式会社内 (72)発明者汲田稔大阪府大東市三洋町１番１号三洋電子部品株式会社内Ｆターム(参考） 5E001 AB03 AH01 AH09 5E070 AA05 CB02

Claims

【特許請求の範囲】

【請求項１】複数の回路素子層を積層して構成される
積層型複合デバイスであって、各回路素子層は、誘電体
層の表面に、１或いは複数の回路素子パターンを形成し
てなり、複数の回路素子層に形成された複数の回路素子
パターンが互いに接続されて、所定の機能を発揮すべき
電子回路を構成している積層型複合デバイスにおいて、
２層以上の回路素子層にはそれぞれ、回路素子パターン
として、渦巻状を呈する少なくとも１つのインダクタパ
ターンが形成され、インダクタパターンが形成されてい
る２層以上の回路素子層については、各回路素子層の１
つのインダクタパターンの磁気的中心点が同軸上に並ぶ
様、インダクタパターンが配置され、これらのインダク
タパターンは、通電によって形成する磁界の向きが同一
となる様に通電方向が規定されていることを特徴とする
積層型複合デバイス。
【請求項２】複数の回路素子層の内、１或いは複数の
回路素子層に形成されて磁気的中心点が同軸上に並ぶ複
数の回路素子パターンが互いに接続されて、第１のイン
ダクタが構成されると共に、他の１或いは複数の回路素
子層に形成されて磁気的中心点が同軸上に並ぶ複数の回
路素子パターンが互いに接続されて、第２のインダクタ
が構成され、第１のインダクタを構成する複数の回路素
子パターンの磁気的中心点が並ぶ第１軸と、第２のイン
ダクタを構成する複数の回路素子パターンの磁気的中心
点が並ぶ第２軸とが、同軸に配置されている請求項１に
記載の積層型複合デバイス。
【請求項３】複数の回路素子層を積層して構成される
積層型複合デバイスであって、各回路素子層は、誘電体
層の表面に、１或いは複数の回路素子パターンを形成し
てなり、複数の回路素子層に形成された複数の回路素子
パターンが互いに接続されて、所定の機能を発揮すべき
電子回路を構成している積層型複合デバイスの製造方法
において、回路素子パターンとして少なくとも１つのインダクタパ
ターンが形成されている２層以上の回路素子層につい
て、各回路素子層に形成されている１つのインダクタパ
ターンの磁気的中心点が同軸上に並び、且つ、これらの
インダクタパターンが通電によって形成する磁界の向き
が同一となる様に、インダクタパターンの配置を決定し
た後、他の必要な回路素子パターンの配置を決定する設
計工程と、設計工程によって決定された回路素子パターンの配置に
基づいて、各誘電体層の表面に必要な回路素子パターン
を形成し、これらの誘電体層を積層して一体化する製造
工程とを有することを特徴とする積層型複合デバイスの
製造方法。