JP2002215561A - ダイレクトメモリアクセス制御システム - Google Patents
ダイレクトメモリアクセス制御システムInfo
- Publication number
- JP2002215561A JP2002215561A JP2001009499A JP2001009499A JP2002215561A JP 2002215561 A JP2002215561 A JP 2002215561A JP 2001009499 A JP2001009499 A JP 2001009499A JP 2001009499 A JP2001009499 A JP 2001009499A JP 2002215561 A JP2002215561 A JP 2002215561A
- Authority
- JP
- Japan
- Prior art keywords
- access
- direct memory
- amount
- access control
- memory access
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】
【課題】 連動する複数のダイレクトメモリアクセス制
御装置について、記憶装置アクセス量の比率に応じて記
憶装置アクセスが優先されるダイレクトメモリアクセス
制御装置を提供する。 【解決手段】 連動して動作する複数のダイレクトメモ
リアクセス制御装置（ＤＭＡＣ）を備えたダイレクトメ
モリアクセス制御システムにおいて、アクセス量を記憶
するアクセス量記憶部（１１）、連動する各ＤＭＡＣの
アクセス量の比率があらかじめ記憶されるアクセス量比
率記憶部（１２）、前記アクセス量記憶部（１１）に記
憶した一つのＤＭＡＣのアクセス量と前記アクセス量比
率記憶部（１２）に記憶されている比率から各ＤＭＡＣ
のアクセス量を計算するアクセス量整合計算部（１
４）、計算した各ＤＭＡＣのアクセス量を各ＤＭＡＣへ
転送するＤＭＡＣ通信部（１５）を備えた。
御装置について、記憶装置アクセス量の比率に応じて記
憶装置アクセスが優先されるダイレクトメモリアクセス
制御装置を提供する。 【解決手段】 連動して動作する複数のダイレクトメモ
リアクセス制御装置（ＤＭＡＣ）を備えたダイレクトメ
モリアクセス制御システムにおいて、アクセス量を記憶
するアクセス量記憶部（１１）、連動する各ＤＭＡＣの
アクセス量の比率があらかじめ記憶されるアクセス量比
率記憶部（１２）、前記アクセス量記憶部（１１）に記
憶した一つのＤＭＡＣのアクセス量と前記アクセス量比
率記憶部（１２）に記憶されている比率から各ＤＭＡＣ
のアクセス量を計算するアクセス量整合計算部（１
４）、計算した各ＤＭＡＣのアクセス量を各ＤＭＡＣへ
転送するＤＭＡＣ通信部（１５）を備えた。
Description
【０００１】
【発明の属する技術分野】本発明は、記憶装置と入出力
装置を備えた情報処理装置に関し、特にコンピュータ、
複写機、及びプリンタなどの機能を複合した複合機など
に好適なダイレクトメモリアクセス制御システムに関す
る。
装置を備えた情報処理装置に関し、特にコンピュータ、
複写機、及びプリンタなどの機能を複合した複合機など
に好適なダイレクトメモリアクセス制御システムに関す
る。
【０００２】
【従来の技術】記憶装置とこの記憶装置にアクセスする
プロセッサ（以下ＣＰＵと称する）及び複数の入出力装
置がひとつのバスを介して接続されているようなシステ
ムにおいては、一般に入出力装置と記憶装置間のデータ
転送はＣＰＵを介さずにダイレクトメモリアクセス（以
下ＤＭＡと称する）により行われる。斯かるシステムの
概略図を図１に示す。記憶装置１と各入出力装置８の間
に介在し、ＤＭＡ動作を制御するのがＤＭＡ制御装置
（以下ＤＭＡＣと称する）７である。ＤＭＡＣ７は一般
にアクセス開始アドレスとアクセス量が設定された後、
起動コマンドを受け取ってＤＭＡを実行する。また、複
数のＤＭＡＣ７が同時に動作する場合、各ＤＭＡＣ７間
のバス使用競合を防ぐ目的としてバス調停装置３が設置
される。
プロセッサ（以下ＣＰＵと称する）及び複数の入出力装
置がひとつのバスを介して接続されているようなシステ
ムにおいては、一般に入出力装置と記憶装置間のデータ
転送はＣＰＵを介さずにダイレクトメモリアクセス（以
下ＤＭＡと称する）により行われる。斯かるシステムの
概略図を図１に示す。記憶装置１と各入出力装置８の間
に介在し、ＤＭＡ動作を制御するのがＤＭＡ制御装置
（以下ＤＭＡＣと称する）７である。ＤＭＡＣ７は一般
にアクセス開始アドレスとアクセス量が設定された後、
起動コマンドを受け取ってＤＭＡを実行する。また、複
数のＤＭＡＣ７が同時に動作する場合、各ＤＭＡＣ７間
のバス使用競合を防ぐ目的としてバス調停装置３が設置
される。
【０００３】このようなシステムの応用例として、図３
に示すように、メモリからデータＡおよびデータＢをそ
れぞれ別のＤＭＡＣを使って読み出し、合成・編集処理
した後にまた別のＤＭＡＣでメモリに書き戻すデータ編
集装置がある。これらのＤＭＡＣは連動しており、デー
タ量に関して整合する必要がある。各ＤＭＡＣのアクセ
ス量は一致するとは限らず、例えばＤＭＡＣ１からのデ
ータ量１に対してＤＭＡＣ２からのデータ量４が必要
で、合成・編集結果のＤＭＡＣ３のデータ量が８になる
というように各ＤＭＡＣ間でアクセス量が異なる場合も
ある。
に示すように、メモリからデータＡおよびデータＢをそ
れぞれ別のＤＭＡＣを使って読み出し、合成・編集処理
した後にまた別のＤＭＡＣでメモリに書き戻すデータ編
集装置がある。これらのＤＭＡＣは連動しており、デー
タ量に関して整合する必要がある。各ＤＭＡＣのアクセ
ス量は一致するとは限らず、例えばＤＭＡＣ１からのデ
ータ量１に対してＤＭＡＣ２からのデータ量４が必要
で、合成・編集結果のＤＭＡＣ３のデータ量が８になる
というように各ＤＭＡＣ間でアクセス量が異なる場合も
ある。
【０００４】さらに、連動する各ＤＭＡＣは正しい起動
順序で起動する必要がある。図２の例では、ＤＭＡＣ３
の起動が遅いと合成・編集結果が記憶装置に書き込めず
処理が停滞してしまうので、最も先に起動する必要があ
る。又、これら複数のＤＭＡＣは同時にバスを利用でき
ないのでバス調停装置によりアクセス調停が行われる。
主な調停の手法としては、チャネルに対して優先順位を
あらかじめ決めておく固定優先順位方式や、最後にバス
を使用したチャネルを最も優先度を低くして全チャネル
がなるべく公平にバスを使用できるようにするラウンド
ロビン方式などがある。
順序で起動する必要がある。図２の例では、ＤＭＡＣ３
の起動が遅いと合成・編集結果が記憶装置に書き込めず
処理が停滞してしまうので、最も先に起動する必要があ
る。又、これら複数のＤＭＡＣは同時にバスを利用でき
ないのでバス調停装置によりアクセス調停が行われる。
主な調停の手法としては、チャネルに対して優先順位を
あらかじめ決めておく固定優先順位方式や、最後にバス
を使用したチャネルを最も優先度を低くして全チャネル
がなるべく公平にバスを使用できるようにするラウンド
ロビン方式などがある。
【０００５】また、ラウンドロビン方式をとりながら
も、より優先度の高いチャネルがより多くバス使用権を
取得できるような重み付け選択の手法が、特開平８−９
５９０６号公報で提案されている。この提案は、優先度
の高さに応じてアクセス要求線をハードウェア的に複製
し、水増しされたチャネル群に対してラウンドロビン方
式の調停を行うことで、結果として優先度の高いチャネ
ルが多く記憶装置にアクセスできるようにしたものであ
る。
も、より優先度の高いチャネルがより多くバス使用権を
取得できるような重み付け選択の手法が、特開平８−９
５９０６号公報で提案されている。この提案は、優先度
の高さに応じてアクセス要求線をハードウェア的に複製
し、水増しされたチャネル群に対してラウンドロビン方
式の調停を行うことで、結果として優先度の高いチャネ
ルが多く記憶装置にアクセスできるようにしたものであ
る。
【０００６】
【発明が解決しようとする課題】前記した図２の合成、
編集処理の例では、各ＤＭＡＣは連動するので、メモリ
アクセス量は各ＤＭＡチャネル間で整合を取る必要があ
る。しかし、各ＤＭＡＣのアクセス量が全く異なる場合
や、編集装置が複数の合成、編集モードを備えており、
さまざまなアクセス量の組み合わせが発生する場合など
は、アクセス量の整合の計算が複雑になり、設定ミスが
発生するおそれがある。また、前記した例では決まった
順番に従ってＤＭＡＣを起動しなければならないが、Ｃ
ＰＵが各ＤＭＡＣに対して起動コマンドを送信するので
時間がかかる上に、ＤＭＡＣ起動のプログラム作成時の
バグにより起動順を間違うおそれがある。
編集処理の例では、各ＤＭＡＣは連動するので、メモリ
アクセス量は各ＤＭＡチャネル間で整合を取る必要があ
る。しかし、各ＤＭＡＣのアクセス量が全く異なる場合
や、編集装置が複数の合成、編集モードを備えており、
さまざまなアクセス量の組み合わせが発生する場合など
は、アクセス量の整合の計算が複雑になり、設定ミスが
発生するおそれがある。また、前記した例では決まった
順番に従ってＤＭＡＣを起動しなければならないが、Ｃ
ＰＵが各ＤＭＡＣに対して起動コマンドを送信するので
時間がかかる上に、ＤＭＡＣ起動のプログラム作成時の
バグにより起動順を間違うおそれがある。
【０００７】また、合成に必要なデータ量がＤＭＡＣ１
とＤＭＡＣ２で異なる場合、例えばＤＭＡＣ１のデータ
量８に対してＤＭＡＣ２のデータ量が１となるような場
合は、ＤＭＡＣ１を優先的に記憶装置にアクセスさせる
必要がある。従来のラウンドロビン方式の調停方式では
各ＤＭＡＣが公平に記憶装置にアクセスできるが、この
例の場合、ＤＭＡＣ１とＤＭＡＣ２が同じ割合でデータ
転送した場合、合成比率の違いからＤＭＡＣ１からのデ
ータが不足し、合成処理が停滞してしまう。固定優先順
位方式ではいずれか一方のＤＭＡＣが連続して記憶装置
にアクセスするので、この場合も合成に必要なデータが
揃うまで合成処理が停滞してしまう。
とＤＭＡＣ２で異なる場合、例えばＤＭＡＣ１のデータ
量８に対してＤＭＡＣ２のデータ量が１となるような場
合は、ＤＭＡＣ１を優先的に記憶装置にアクセスさせる
必要がある。従来のラウンドロビン方式の調停方式では
各ＤＭＡＣが公平に記憶装置にアクセスできるが、この
例の場合、ＤＭＡＣ１とＤＭＡＣ２が同じ割合でデータ
転送した場合、合成比率の違いからＤＭＡＣ１からのデ
ータが不足し、合成処理が停滞してしまう。固定優先順
位方式ではいずれか一方のＤＭＡＣが連続して記憶装置
にアクセスするので、この場合も合成に必要なデータが
揃うまで合成処理が停滞してしまう。
【０００８】特開平８−９５９０６号公報による優先す
るチャネルの重み付けによるバス調停装置によりこれが
可能になるが、チャネルに対する重み付けはハードウェ
アにより固定的になってしまい柔軟性がない。例えば合
成モードが複数あり各モードで扱うデータ量が異なる場
合への対応ができない。
るチャネルの重み付けによるバス調停装置によりこれが
可能になるが、チャネルに対する重み付けはハードウェ
アにより固定的になってしまい柔軟性がない。例えば合
成モードが複数あり各モードで扱うデータ量が異なる場
合への対応ができない。
【０００９】本発明は上記の問題点に鑑みてなされたも
のであり、連動するＤＭＡＣ間の記憶装置アクセス量と
起動順序の整合を実現し、そのアクセス量の比率に応じ
て記憶装置アクセスが優先されるＤＭＡＣを動的に選択
するダイレクトメモリアクセス制御システムを提供する
ことにある。
のであり、連動するＤＭＡＣ間の記憶装置アクセス量と
起動順序の整合を実現し、そのアクセス量の比率に応じ
て記憶装置アクセスが優先されるＤＭＡＣを動的に選択
するダイレクトメモリアクセス制御システムを提供する
ことにある。
【００１０】
【課題を解決するための手段】前記課題を解決するため
に、請求項１記載の発明では、連動して動作する複数の
ダイレクトメモリアクセス制御装置を備えたダイレクト
メモリアクセス制御システムにおいて、連動する各ダイ
レクトメモリアクセス制御装置のアクセス量の比率があ
らかじめ記憶されるアクセス量比率記憶手段を備え、前
記アクセス量の比率に基づいてダイレクトメモリアクセ
ス制御装置のアクセス制御を行なう構成にした。
に、請求項１記載の発明では、連動して動作する複数の
ダイレクトメモリアクセス制御装置を備えたダイレクト
メモリアクセス制御システムにおいて、連動する各ダイ
レクトメモリアクセス制御装置のアクセス量の比率があ
らかじめ記憶されるアクセス量比率記憶手段を備え、前
記アクセス量の比率に基づいてダイレクトメモリアクセ
ス制御装置のアクセス制御を行なう構成にした。
【００１１】また、請求項２記載の発明では、連動して
動作する複数のダイレクトメモリアクセス制御装置を備
えたダイレクトメモリアクセス制御システムにおいて、
アクセスするデータ量であるアクセス量を記憶するアク
セス量記憶手段と、連動する各ダイレクトメモリアクセ
ス制御装置のアクセス量の比率があらかじめ記憶される
アクセス量比率記憶手段と、前記アクセス量記憶手段に
記憶した一つのダイレクトアクセス制御装置のアクセス
量と前記アクセス量比率記憶手段に記憶されている比率
から各ダイレクトメモリアクセス制御装置のアクセス量
を計算するアクセス量計算手段と、計算した各ダイレク
トメモリアクセス制御装置のアクセス量を各ダイレクト
メモリアクセス制御装置へ転送するダイレクトメモリア
クセス制御通信手段とを備えた。
動作する複数のダイレクトメモリアクセス制御装置を備
えたダイレクトメモリアクセス制御システムにおいて、
アクセスするデータ量であるアクセス量を記憶するアク
セス量記憶手段と、連動する各ダイレクトメモリアクセ
ス制御装置のアクセス量の比率があらかじめ記憶される
アクセス量比率記憶手段と、前記アクセス量記憶手段に
記憶した一つのダイレクトアクセス制御装置のアクセス
量と前記アクセス量比率記憶手段に記憶されている比率
から各ダイレクトメモリアクセス制御装置のアクセス量
を計算するアクセス量計算手段と、計算した各ダイレク
トメモリアクセス制御装置のアクセス量を各ダイレクト
メモリアクセス制御装置へ転送するダイレクトメモリア
クセス制御通信手段とを備えた。
【００１２】また、請求項３記載の発明では、請求項１
または請求項２記載の発明において、連動する各ダイレ
クトメモリアクセス制御装置間の起動順序を記憶する起
動順序記憶手段と、前記起動順序に従ってダイレクトメ
モリアクセスを起動する実行制御手段とを備えた。ま
た、請求項４記載の発明では、請求項１または請求項２
記載の発明において、アクセス要求回数を計数するアク
セス要求計数手段と、アクセス量比率記憶手段に記憶さ
れている比率値と前記アクセス要求回数とから各ダイレ
クトメモリアクセス制御装置の記憶装置に対するアクセ
ス量の差を求めるアクセス比率チェック手段と、前記ア
クセス量の差の大きいダイレクトメモリアクセス制御装
置以外からのアクセス要求をマスクするアクセス要求マ
スク手段とを備えた。
または請求項２記載の発明において、連動する各ダイレ
クトメモリアクセス制御装置間の起動順序を記憶する起
動順序記憶手段と、前記起動順序に従ってダイレクトメ
モリアクセスを起動する実行制御手段とを備えた。ま
た、請求項４記載の発明では、請求項１または請求項２
記載の発明において、アクセス要求回数を計数するアク
セス要求計数手段と、アクセス量比率記憶手段に記憶さ
れている比率値と前記アクセス要求回数とから各ダイレ
クトメモリアクセス制御装置の記憶装置に対するアクセ
ス量の差を求めるアクセス比率チェック手段と、前記ア
クセス量の差の大きいダイレクトメモリアクセス制御装
置以外からのアクセス要求をマスクするアクセス要求マ
スク手段とを備えた。
【００１３】
【発明の実施の形態】以下、図面に基づいて本発明の実
施の形態を詳細に説明する。図３は、本発明に係わるＤ
ＭＡ制御システムの構成ブロック図である。バスに記憶
装置１がつながっており、ＣＰＵ２及び複数のＤＭＡＣ
がバス調停装置３を介してバスにつながる。バス調停装
置３はＣＰＵ２及び複数のＤＭＡチャネルのバス使用競
合を避けるために調停処理をしている。また、ＤＭＡＣ
１ｄおよびＤＭＡＣ２ｄは読み出し専用、ＤＭＡＣ３ｄ
は書き込み専用で、編集装置４に接続されている。
施の形態を詳細に説明する。図３は、本発明に係わるＤ
ＭＡ制御システムの構成ブロック図である。バスに記憶
装置１がつながっており、ＣＰＵ２及び複数のＤＭＡＣ
がバス調停装置３を介してバスにつながる。バス調停装
置３はＣＰＵ２及び複数のＤＭＡチャネルのバス使用競
合を避けるために調停処理をしている。また、ＤＭＡＣ
１ｄおよびＤＭＡＣ２ｄは読み出し専用、ＤＭＡＣ３ｄ
は書き込み専用で、編集装置４に接続されている。
【００１４】各ＤＭＡＣは内部にアドレスとアクセス量
のパラメータを持ち、ＤＭＡ実行に先立ってＣＰＵ２に
より設定される。そして、各ＤＭＡＣは同じくＣＰＵ２
から起動コマンドを受け取り、設定されたアドレスから
設定されたアクセス量だけＤＭＡを実行する。
のパラメータを持ち、ＤＭＡ実行に先立ってＣＰＵ２に
より設定される。そして、各ＤＭＡＣは同じくＣＰＵ２
から起動コマンドを受け取り、設定されたアドレスから
設定されたアクセス量だけＤＭＡを実行する。
【００１５】編集装置４はＤＭＡＣ１およびＤＭＡＣ２
によって記憶装置１から読み出した内容を合成・編集し
てＤＭＡＣ３に転送する処理をおこなう。合成・編集内
容は任意である。図が複雑になるのを避けるために経路
を省いたが、ＤＭＡ開始アドレスや合成処理内容の設定
のためにＣＰＵ２が各ＤＭＡＣ及び編集装置４に対して
設定や設定値読み出しをするためのＣＰＵインタフェー
ス経路がある。これら３つのＤＭＡＣは連動して動作す
るが、これらＤＭＡＣの記憶装置１へのアクセス量の整
合を実現するためにＤＭＡＣマネージャ５を設置する。
によって記憶装置１から読み出した内容を合成・編集し
てＤＭＡＣ３に転送する処理をおこなう。合成・編集内
容は任意である。図が複雑になるのを避けるために経路
を省いたが、ＤＭＡ開始アドレスや合成処理内容の設定
のためにＣＰＵ２が各ＤＭＡＣ及び編集装置４に対して
設定や設定値読み出しをするためのＣＰＵインタフェー
ス経路がある。これら３つのＤＭＡＣは連動して動作す
るが、これらＤＭＡＣの記憶装置１へのアクセス量の整
合を実現するためにＤＭＡＣマネージャ５を設置する。
【００１６】図４に、本発明の第１の実施例のＤＭＡＣ
マネージャ内部のブロック図を示す。ＤＭＡＣマネージ
ャ５ａは内部に連動する各ＤＭＡＣのアクセス量を記憶
するアクセス量記憶部１１と、各ＤＭＡＣ間のアクセス
量比率を記憶するアクセス量比率記憶部１２を有する。
これらの記憶部に対しては、記憶制御部１３がＣＰＵ２
からの書き込み、読み出し要求に応じて入出力制御を行
う。アクセス量比率はアクセス量の設定に先立って行う
必要がある。ここであるひとつのＤＭＡＣについてアク
セス量の設定が発生すると、記憶制御部１３がアクセス
量記憶部１１の中の他の対象ＤＭＡＣのアクセス量を設
定する。アクセス量設定が発生すると、アクセス量整合
計算部１４が設定されたアクセス量を基準に、アクセス
量比率記憶部１２から比率を取得し、その比率に従って
設定しなかったＤＭＡＣのアクセス量を順次設定してゆ
くのである。
マネージャ内部のブロック図を示す。ＤＭＡＣマネージ
ャ５ａは内部に連動する各ＤＭＡＣのアクセス量を記憶
するアクセス量記憶部１１と、各ＤＭＡＣ間のアクセス
量比率を記憶するアクセス量比率記憶部１２を有する。
これらの記憶部に対しては、記憶制御部１３がＣＰＵ２
からの書き込み、読み出し要求に応じて入出力制御を行
う。アクセス量比率はアクセス量の設定に先立って行う
必要がある。ここであるひとつのＤＭＡＣについてアク
セス量の設定が発生すると、記憶制御部１３がアクセス
量記憶部１１の中の他の対象ＤＭＡＣのアクセス量を設
定する。アクセス量設定が発生すると、アクセス量整合
計算部１４が設定されたアクセス量を基準に、アクセス
量比率記憶部１２から比率を取得し、その比率に従って
設定しなかったＤＭＡＣのアクセス量を順次設定してゆ
くのである。
【００１７】例えば図３で、記憶装置１に対してＤＭＡ
Ｃ１の読み出す量とＤＭＡＣ２の読み出す量、及びＤＭ
ＡＣ３の書き込む量の比率が４：１：２と設定されてい
た場合、ＤＭＡＣ２のアクセス量を３００と設定すれ
ば、アクセス量整合計算部１４がそれ以外のＤＭＡＣで
ある、ＤＭＡＣ１及びＤＭＡＣ３に対してそれぞれ１２
００、６００を設定する。
Ｃ１の読み出す量とＤＭＡＣ２の読み出す量、及びＤＭ
ＡＣ３の書き込む量の比率が４：１：２と設定されてい
た場合、ＤＭＡＣ２のアクセス量を３００と設定すれ
ば、アクセス量整合計算部１４がそれ以外のＤＭＡＣで
ある、ＤＭＡＣ１及びＤＭＡＣ３に対してそれぞれ１２
００、６００を設定する。
【００１８】このようにして、整合が取れるアクセス量
比率で設定されたアクセス量記憶部１１のアクセス量を
ＤＭＡＣ通信部１５を介して各ＤＭＡＣに転送する。斯
かる装置により、連動するＤＭＡＣ間でアクセス量の整
合が自動化でき、且つひとつのＤＭＡＣについてアクセ
ス量を設定するだけで、あとはＣＰＵ２を介さずに各Ｄ
ＭＡＣへの設定を行うので高速な設定処理が可能にな
る。
比率で設定されたアクセス量記憶部１１のアクセス量を
ＤＭＡＣ通信部１５を介して各ＤＭＡＣに転送する。斯
かる装置により、連動するＤＭＡＣ間でアクセス量の整
合が自動化でき、且つひとつのＤＭＡＣについてアクセ
ス量を設定するだけで、あとはＣＰＵ２を介さずに各Ｄ
ＭＡＣへの設定を行うので高速な設定処理が可能にな
る。
【００１９】次に、本発明の第２の実施例について説明
する。この実施例の構成はＤＭＡＣマネージャ内部のブ
ロック図を除いて第１の実施例と同様である。図５に、
第２の実施例のＤＭＡＣマネージャ内部のブロック図を
示す。第１の実施例におけるＤＭＡＣマネージャ５ａの
構成に加えて、連動する各ＤＭＡＣの実行順序をコード
化して記憶する実行順序記憶部１６、およびその実行順
序記憶部１６の内容を元に各ＤＭＡＣへの実行コマンド
を発行する実行制御部１７を有するものである。
する。この実施例の構成はＤＭＡＣマネージャ内部のブ
ロック図を除いて第１の実施例と同様である。図５に、
第２の実施例のＤＭＡＣマネージャ内部のブロック図を
示す。第１の実施例におけるＤＭＡＣマネージャ５ａの
構成に加えて、連動する各ＤＭＡＣの実行順序をコード
化して記憶する実行順序記憶部１６、およびその実行順
序記憶部１６の内容を元に各ＤＭＡＣへの実行コマンド
を発行する実行制御部１７を有するものである。
【００２０】ＤＭＡの実行に先立って実行順序記憶部１
６に各ＤＭＡＣの実行順序を設定する必要がある。ＤＭ
ＡＣマネージャ５ｂがＣＰＵ Ｉ／Ｆを介してＤＭＡ実
行コマンドを受け取ると、実行制御部１７が実行順序記
憶部１６の内容を元に各ＤＭＡＣを起動するコマンドを
順次生成し、ＤＭＡＣ通信部１５に渡してＤＭＡＣＩ／
Ｆを介して各ＤＭＡＣを順次起動する。これにより、連
動するＤＭＡＣ間の起動を所定の順序に従って自動化で
き、且つＤＭＡＣマネージャ５ｂに対する起動コマンド
をＣＰＵ２を介して１回発行するだけで、あとはＣＰＵ
２を介さずに各ＤＭＡＣを起動するので高速な起動処理
が可能になる。
６に各ＤＭＡＣの実行順序を設定する必要がある。ＤＭ
ＡＣマネージャ５ｂがＣＰＵ Ｉ／Ｆを介してＤＭＡ実
行コマンドを受け取ると、実行制御部１７が実行順序記
憶部１６の内容を元に各ＤＭＡＣを起動するコマンドを
順次生成し、ＤＭＡＣ通信部１５に渡してＤＭＡＣＩ／
Ｆを介して各ＤＭＡＣを順次起動する。これにより、連
動するＤＭＡＣ間の起動を所定の順序に従って自動化で
き、且つＤＭＡＣマネージャ５ｂに対する起動コマンド
をＣＰＵ２を介して１回発行するだけで、あとはＣＰＵ
２を介さずに各ＤＭＡＣを起動するので高速な起動処理
が可能になる。
【００２１】更に、本発明の第３の実施例を説明する。
一般にＤＭＡＣはバス調停装置３に対してアクセス要求
を発行し、調停装置３からのアクセス応答信号を得てデ
ータ転送を行う。それに対して、この実施例では、連動
する各ＤＭＡＣのアクセス要求信号をＤＭＡＣマネージ
ャが受け取り、各ＤＭＡＣのアクセス量比率に応じて要
求信号をマスクして調停装置３に渡す。
一般にＤＭＡＣはバス調停装置３に対してアクセス要求
を発行し、調停装置３からのアクセス応答信号を得てデ
ータ転送を行う。それに対して、この実施例では、連動
する各ＤＭＡＣのアクセス要求信号をＤＭＡＣマネージ
ャが受け取り、各ＤＭＡＣのアクセス量比率に応じて要
求信号をマスクして調停装置３に渡す。
【００２２】図６に、第３の実施例のＤＭＡＣマネージ
ャ５ｃのブロック図を示す。図示したように、この実施
例のＤＭＡＣマネージャ５ｃは第１または第２の実施例
のＤＭＡＣマネージャに加えて、各ＤＭＡＣからのアク
セス要求を受け取り、各ＤＭＡＣからのアクセス要求を
カウントするアクセス要求カウンタ１８、アクセス量比
率記憶部１２の内容と前記アクセス要求カウンタ１８の
内容から各ＤＭＡＣのアクセス要求をマスクするか否か
を判定するアクセス比率チェッカ１９、およびそのアク
セス比率チェッカ１９の判定結果をもとに各ＤＭＡＣか
らのアクセス要求をマスクして調停装置３に対してアク
セス要求信号を渡すアクセス要求マスク部２０を有す
る。
ャ５ｃのブロック図を示す。図示したように、この実施
例のＤＭＡＣマネージャ５ｃは第１または第２の実施例
のＤＭＡＣマネージャに加えて、各ＤＭＡＣからのアク
セス要求を受け取り、各ＤＭＡＣからのアクセス要求を
カウントするアクセス要求カウンタ１８、アクセス量比
率記憶部１２の内容と前記アクセス要求カウンタ１８の
内容から各ＤＭＡＣのアクセス要求をマスクするか否か
を判定するアクセス比率チェッカ１９、およびそのアク
セス比率チェッカ１９の判定結果をもとに各ＤＭＡＣか
らのアクセス要求をマスクして調停装置３に対してアク
セス要求信号を渡すアクセス要求マスク部２０を有す
る。
【００２３】なお、アクセス要求カウンタ１８の値はＤ
ＭＡ開始時は０とする。各ＤＭＡＣからのアクセス要求
が発生する度に各ＤＭＡＣに対応したカウンタが増加す
る。連動するＤＭＡＣ間でアクセス要求がひとつしか出
ていない場合、アクセス要求マスク部２０は無条件でマ
スク無しで調停装置３に渡す。もし、アクセス要求が同
時に出た場合は、アクセス比率チェッカ１９がアクセス
要求カウンタ１８及びアクセス量比率記憶部１２を参照
し、カウンタ値と比率値との差が大きいＤＭＡＣを選
ぶ。そして、アクセス要求マスク部２０ではアクセス比
率チェッカ１９が選んだＤＭＡＣ以外のアクセス要求を
マスクして調停装置３へアクセス要求を出力する。
ＭＡ開始時は０とする。各ＤＭＡＣからのアクセス要求
が発生する度に各ＤＭＡＣに対応したカウンタが増加す
る。連動するＤＭＡＣ間でアクセス要求がひとつしか出
ていない場合、アクセス要求マスク部２０は無条件でマ
スク無しで調停装置３に渡す。もし、アクセス要求が同
時に出た場合は、アクセス比率チェッカ１９がアクセス
要求カウンタ１８及びアクセス量比率記憶部１２を参照
し、カウンタ値と比率値との差が大きいＤＭＡＣを選
ぶ。そして、アクセス要求マスク部２０ではアクセス比
率チェッカ１９が選んだＤＭＡＣ以外のアクセス要求を
マスクして調停装置３へアクセス要求を出力する。
【００２４】例えば図３で、記憶装置１に対してＤＭＡ
Ｃ１が読み出す量とＤＭＡＣ２が読み出す量、及びＤＭ
ＡＣ３が書き込む量の比率が４：１：２の時、ＤＭＡ開
始時にＤＭＡＣ１とＤＭＡＣ２が同時にアクセス要求を
発行した場合には双方のアクセス要求カウント値の比は
０：０となり、比率値との差が大きい（この例では４）
ＤＭＡＣ１のアクセス要求が選択される。ＤＭＡＣ１が
４回アクセスした後、ＤＭＡＣ３のアクセス要求がなけ
ればはじめてＤＭＡＣ２のアクセス要求が選択される。
Ｃ１が読み出す量とＤＭＡＣ２が読み出す量、及びＤＭ
ＡＣ３が書き込む量の比率が４：１：２の時、ＤＭＡ開
始時にＤＭＡＣ１とＤＭＡＣ２が同時にアクセス要求を
発行した場合には双方のアクセス要求カウント値の比は
０：０となり、比率値との差が大きい（この例では４）
ＤＭＡＣ１のアクセス要求が選択される。ＤＭＡＣ１が
４回アクセスした後、ＤＭＡＣ３のアクセス要求がなけ
ればはじめてＤＭＡＣ２のアクセス要求が選択される。
【００２５】こうして、この実施例によれば、連動する
ＤＭＡＣ間のアクセス量の比率によりアクセス要求を制
御する機構によって、最もデータが必要なＤＭＡＣが連
動するＤＭＡＣの中では優先的に記憶装置１へアクセス
できるようになる。また、アクセス量比率記憶部１２を
再設定すれば優先の重み付けの変更も容易にできる。
ＤＭＡＣ間のアクセス量の比率によりアクセス要求を制
御する機構によって、最もデータが必要なＤＭＡＣが連
動するＤＭＡＣの中では優先的に記憶装置１へアクセス
できるようになる。また、アクセス量比率記憶部１２を
再設定すれば優先の重み付けの変更も容易にできる。
【００２６】
【発明の効果】以上説明したように、本発明によれば、
請求項１記載の発明では、連動して動作する複数のダイ
レクトメモリアクセス制御装置を備えたダイレクトメモ
リアクセス制御システムにおいて、連動する各ダイレク
トメモリアクセス制御装置のアクセス量の比率があらか
じめ記憶され、前記アクセス量の比率に基づいてダイレ
クトメモリアクセス制御装置のアクセス制御が行なわれ
るので、アクセス量整合の自動化ができ、人為的設定ミ
スが低減できる。
請求項１記載の発明では、連動して動作する複数のダイ
レクトメモリアクセス制御装置を備えたダイレクトメモ
リアクセス制御システムにおいて、連動する各ダイレク
トメモリアクセス制御装置のアクセス量の比率があらか
じめ記憶され、前記アクセス量の比率に基づいてダイレ
クトメモリアクセス制御装置のアクセス制御が行なわれ
るので、アクセス量整合の自動化ができ、人為的設定ミ
スが低減できる。
【００２７】また、請求項２記載の発明では、連動して
動作する複数のダイレクトメモリアクセス制御装置を備
えたダイレクトメモリアクセス制御システムにおいて、
連動する各ダイレクトメモリアクセス制御装置のアクセ
ス量の比率があらかじめ記憶され、記憶された一つのダ
イレクトアクセス制御装置のアクセス量と前記アクセス
量の比率から各ダイレクトメモリアクセス制御装置のア
クセス量が計算され、計算された各ダイレクトメモリア
クセス制御装置のアクセス量が各ダイレクトメモリアク
セス制御装置へ転送されるので、アクセス量整合の自動
化ができ、人為的設定ミスが低減できるし、ＣＰＵによ
るバスを介したアクセス量の設定をひとつのダイレクト
メモリアクセス制御装置に対してだけ行えば他の連動す
る各ダイレクトメモリアクセス制御装置のアクセス量設
定はバスを使わずに行うことができ、したがって、設定
処理の高速化が可能になる。
動作する複数のダイレクトメモリアクセス制御装置を備
えたダイレクトメモリアクセス制御システムにおいて、
連動する各ダイレクトメモリアクセス制御装置のアクセ
ス量の比率があらかじめ記憶され、記憶された一つのダ
イレクトアクセス制御装置のアクセス量と前記アクセス
量の比率から各ダイレクトメモリアクセス制御装置のア
クセス量が計算され、計算された各ダイレクトメモリア
クセス制御装置のアクセス量が各ダイレクトメモリアク
セス制御装置へ転送されるので、アクセス量整合の自動
化ができ、人為的設定ミスが低減できるし、ＣＰＵによ
るバスを介したアクセス量の設定をひとつのダイレクト
メモリアクセス制御装置に対してだけ行えば他の連動す
る各ダイレクトメモリアクセス制御装置のアクセス量設
定はバスを使わずに行うことができ、したがって、設定
処理の高速化が可能になる。
【００２８】また、請求項３記載の発明では、請求項１
または請求項２記載の発明において、連動する各ダイレ
クトメモリアクセス制御装置間の起動順序が記憶してお
かれ、その起動順序に従ってダイレクトメモリアクセス
が起動されるので、ＣＰＵによるバスを介した起動コマ
ンドの送信を一度行うと、あとはバスを使わずに各ダイ
レクトメモリアクセス制御装置を起動させることがで
き、したがって、起動順序に関する人為的ミスが低減す
るし、高速な起動が可能になる。
または請求項２記載の発明において、連動する各ダイレ
クトメモリアクセス制御装置間の起動順序が記憶してお
かれ、その起動順序に従ってダイレクトメモリアクセス
が起動されるので、ＣＰＵによるバスを介した起動コマ
ンドの送信を一度行うと、あとはバスを使わずに各ダイ
レクトメモリアクセス制御装置を起動させることがで
き、したがって、起動順序に関する人為的ミスが低減す
るし、高速な起動が可能になる。
【００２９】また、請求項４記載の発明では、請求項１
または請求項２記載の発明において、各ダイレクトメモ
リアクセス制御装置のアクセス要求回数が計数され、記
憶されている各ダイレクトメモリアクセス制御装置のア
クセス量比率値と前記アクセス要求回数とから各ダイレ
クトメモリアクセス制御装置の記憶装置に対するアクセ
ス量の差が求められ、その差が大きいダイレクトメモリ
アクセス制御装置以外からのアクセス要求がマスクされ
るので、よりアクセスの必要なＤＭＡチャネルが優先的
に記憶装置へアクセス可能となり、連動するダイレクト
メモリアクセス制御装置間での待ち時間が減ることで記
憶装置へのアクセスの効率化が実現できる。
または請求項２記載の発明において、各ダイレクトメモ
リアクセス制御装置のアクセス要求回数が計数され、記
憶されている各ダイレクトメモリアクセス制御装置のア
クセス量比率値と前記アクセス要求回数とから各ダイレ
クトメモリアクセス制御装置の記憶装置に対するアクセ
ス量の差が求められ、その差が大きいダイレクトメモリ
アクセス制御装置以外からのアクセス要求がマスクされ
るので、よりアクセスの必要なＤＭＡチャネルが優先的
に記憶装置へアクセス可能となり、連動するダイレクト
メモリアクセス制御装置間での待ち時間が減ることで記
憶装置へのアクセスの効率化が実現できる。
【図１】本発明および従来技術に係わるＤＭＡ制御シス
テムの構成ブロック図である。
テムの構成ブロック図である。
【図２】本発明および従来技術に係わるＤＭＡ制御シス
テムの他の構成ブロック図である。
テムの他の構成ブロック図である。
【図３】本発明および従来技術に係わるＤＭＡ制御シス
テムの他の構成ブロック図である。
テムの他の構成ブロック図である。
【図４】本発明の第１の実施例を示すＤＭＡ制御システ
ム要部のブロック図である。
ム要部のブロック図である。
【図５】本発明の第２の実施例を示すＤＭＡ制御システ
ム要部のブロック図である。
ム要部のブロック図である。
【図６】本発明の第３の実施例を示すＤＭＡ制御システ
ム要部のブロック図である。
ム要部のブロック図である。
１ 記憶装置 ２ ＣＰＵ ３ バス調停装置 ４ 編集装置 ５ ＤＭＡＣマネージャ １１ アクセス量記憶部 １２ アクセス量比率記憶部 １３ 記憶制御部 １４ アクセス量整合計算部 １５ ＤＭＡＣ通信部 １６ 実行順序記憶部 １７ 実行制御部 １８ アクセス要求カウンタ １９ アクセス比率チェッカ ２０ アクセス要求マスク部
Claims (4)
- 【請求項１】 連動して動作する複数のダイレクトメモ
リアクセス制御装置を備えたダイレクトメモリアクセス
制御システムにおいて、連動する各ダイレクトメモリア
クセス制御装置のアクセス量の比率があらかじめ記憶さ
れるアクセス量比率記憶手段を備え、前記アクセス量の
比率に基づいてダイレクトメモリアクセス制御装置のア
クセス制御を行なう構成にしたことを特徴とするダイレ
クトメモリアクセス制御システム。 - 【請求項２】 連動して動作する複数のダイレクトメモ
リアクセス制御装置を備えたダイレクトメモリアクセス
制御システムにおいて、アクセスするデータ量であるア
クセス量を記憶するアクセス量記憶手段と、連動する各
ダイレクトメモリアクセス制御装置のアクセス量の比率
があらかじめ記憶されるアクセス量比率記憶手段と、前
記アクセス量記憶手段に記憶した一つのダイレクトアク
セス制御装置のアクセス量と前記アクセス量比率記憶手
段に記憶されている比率から各ダイレクトメモリアクセ
ス制御装置のアクセス量を計算するアクセス量計算手段
と、計算した各ダイレクトメモリアクセス制御装置のア
クセス量を各ダイレクトメモリアクセス制御装置へ転送
するダイレクトメモリアクセス制御通信手段とを備えた
ことを特徴とするダイレクトメモリアクセス制御システ
ム。 - 【請求項３】 請求項１または請求項２記載のダイレク
トメモリアクセス制御システムにおいて、連動する各ダ
イレクトメモリアクセス制御装置間の起動順序を記憶す
る起動順序記憶手段と、前記起動順序に従ってダイレク
トメモリアクセスを起動する実行制御手段とを備えたこ
とを特徴とするダイレクトメモリアクセス制御システ
ム。 - 【請求項４】 請求項１または請求項２記載のダイレク
トメモリアクセス制御システムにおいて、アクセス要求
回数を計数するアクセス要求計数手段と、アクセス量比
率記憶手段に記憶されている比率値と前記アクセス要求
回数とから各ダイレクトメモリアクセス制御装置の記憶
装置に対するアクセス量の差を求めるアクセス比率チェ
ック手段と、前記アクセス量の差の大きいダイレクトメ
モリアクセス制御装置以外からのアクセス要求をマスク
するアクセス要求マスク手段とを備えたことを特徴とす
るダイレクトメモリアクセス制御システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001009499A JP2002215561A (ja) | 2001-01-17 | 2001-01-17 | ダイレクトメモリアクセス制御システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001009499A JP2002215561A (ja) | 2001-01-17 | 2001-01-17 | ダイレクトメモリアクセス制御システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002215561A true JP2002215561A (ja) | 2002-08-02 |
Family
ID=18876977
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001009499A Pending JP2002215561A (ja) | 2001-01-17 | 2001-01-17 | ダイレクトメモリアクセス制御システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002215561A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7716392B2 (en) | 2004-07-14 | 2010-05-11 | Oki Semiconductor Co., Ltd. | Computer system having an I/O module directly connected to a main storage for DMA transfer |
-
2001
- 2001-01-17 JP JP2001009499A patent/JP2002215561A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7716392B2 (en) | 2004-07-14 | 2010-05-11 | Oki Semiconductor Co., Ltd. | Computer system having an I/O module directly connected to a main storage for DMA transfer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5784647A (en) | Interface for fetching highest priority demand from priority queue, predicting completion within time limitation then issuing demand, else adding demand to pending queue or canceling | |
| EP0141660B1 (en) | Microcomputer | |
| JPH0740250B2 (ja) | データ・バスへのアクセスを制御する装置 | |
| JP2001521246A (ja) | 異なる周波数で動作するバス間でやりとりされるバッファリングデータ | |
| KR100708096B1 (ko) | 버스 시스템 및 그 실행 순서 조정방법 | |
| JP2006099731A (ja) | リソース管理装置 | |
| US8880811B2 (en) | Data processing device and data processing arrangement for accelerating buffer synchronization | |
| US6681270B1 (en) | Effective channel priority processing for transfer controller with hub and ports | |
| US20040225760A1 (en) | Method and apparatus for transferring data at high speed using direct memory access in multi-processor environments | |
| JPS6375955A (ja) | プログラムモ−ド・アクセス制御方式 | |
| JPH04363746A (ja) | Ｄｍａ機能を有するマイクロコンピュータシステム | |
| US20080215823A1 (en) | Data consistency control system and data consistency control method | |
| JP2002215561A (ja) | ダイレクトメモリアクセス制御システム | |
| JP2008146541A (ja) | Ｄｍａ転送システム、ｄｍａコントローラ及びｄｍａ転送方法 | |
| JPS5999546A (ja) | マイクロ命令準備装置 | |
| US20100153610A1 (en) | Bus arbiter and bus system | |
| EP1115065B1 (en) | Effective channel priority processing for transfer controller with hub and ports | |
| JPH08278953A (ja) | 計算機システムにおける排他制御方式 | |
| JP2008165463A (ja) | バス制御装置 | |
| JP2007241922A (ja) | 共有資源利用のための調停方法及びその調停装置 | |
| JP2522412B2 (ja) | プログラマブルコントロ―ラと入出力装置の間の通信方法 | |
| JPH0962610A (ja) | Ｄｍａコントローラ | |
| JPH08278939A (ja) | データ転送方法及びデータ転送装置 | |
| JP2000250852A (ja) | バス調停装置、バスシステムおよびバス調停方法 | |
| JP2856709B2 (ja) | バス間結合システム |