JP2002215100A - 液晶表示装置 - Google Patents

液晶表示装置

Info

Publication number
JP2002215100A
JP2002215100A JP2001005272A JP2001005272A JP2002215100A JP 2002215100 A JP2002215100 A JP 2002215100A JP 2001005272 A JP2001005272 A JP 2001005272A JP 2001005272 A JP2001005272 A JP 2001005272A JP 2002215100 A JP2002215100 A JP 2002215100A
Authority
JP
Japan
Prior art keywords
negative
positive
video
switches
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001005272A
Other languages
English (en)
Inventor
Tamahiko Saito
玲彦 齋藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2001005272A priority Critical patent/JP2002215100A/ja
Publication of JP2002215100A publication Critical patent/JP2002215100A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

(57)【要約】 【課題】 駆動回路一体型液晶表示装置において、行方
向に沿って生じる表示ムラを低減し、良好な表示品位が
得られるようにする。 【解決手段】 正極性ビデオバス群20の任意の一つと
共通に接続するN個の正極性スイッチ11及び負極性ビ
デオバス群30の一つと共通に接続するN個の負極性ス
イッチ12について、それぞれの正極性及び負極性スイ
ッチが互いに隣接しないように接続する。同一極性のビ
デオバスから供給される映像信号の電位にバラツキが生
じても、そのバラツキによる変動は行方向の離れた信号
線に飛び飛びに現れるため、行方向に沿って生じる表示
ムラとして視認されにくくなる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は液晶表示装置に関
し、詳しくは表示画素部と周辺駆動回路とを同一基板上
に一体的に集積化した駆動回路一体型液晶表示装置に関
する。
【0002】
【従来の技術】図3は、従来の駆動回路一体型液晶表示
装置の一般的な回路構成図である。アレイ基板10上に
は、複数本の走査線G1,G2,…Gn(総称G)と、
これと直交する複数本の信号線D1,D2,…Dm(総
称D)が互いに交差するように配置されており、走査線
Gの端部は走査線駆動回路2に、信号線Dの端部は信号
線駆動回路3にそれぞれ接続されている。これら両線の
各交点近傍には液晶画素5が形成され、これら複数の液
晶画素5により表示画素部1が構成されている。液晶画
素5は、画素電極6、対向電極7及びこれら電極間に保
持される液晶層8から構成され、各液晶画素5への映像
信号の供給はスイッチ素子としてのTFT(薄膜トラン
ジスタ)9により制御されている。各TFT9のゲート
は行毎に共通に走査線G1,G2,…Gnに接続され、
ドレインは列毎に信号線D1,D2,…Dmに接続され
ている。また、ソースは画素電極6に接続されている。
さらに、すべての液晶画素5に対応する対向電極7は共
通にコモン回路4に接続されている。ただし、対向電極
7はアレイ基板10と対向配置される図示しない対向基
板上に形成された電極であり、コモン回路4は図示しな
い外部駆動回路に配置されている回路である。図示して
いないが、画素電極6には映像信号書き込み時の電圧変
動の影響を抑制するための補助容量が接続されている。
【0003】図3において、信号線駆動回路3から信号
線D1,D2,…に映像信号がサンプリングされ、これ
と同期して走査線駆動回路2から走査線G1,G2,…
に行選択信号が出力されると、その走査線方向に存在す
るTFT9がオン状態となり、信号線D1,D2,…に
サンプリングされた映像信号がTFT9を介して前記走
査線方向に存在する液晶画素5に書き込まれる。この映
像信号は画素電極6と対向電極7との間に電荷として蓄
積され、これに液晶層8が応答することで、その電荷の
大きさに応じた階調度の映像が映し出される。
【0004】なお、図3に示すアレイ基板10は絶縁基
板であり、例えばガラス基板で構成されている。またT
FTは例えば多結晶シリコンTFTで構成されている。
走査線駆動回路2と信号線駆動回路3は、表示画素部1
と共にアレイ基板10上に一体に形成されている。
【0005】上記のような液晶表示装置では、高精細
化、大画面化の要求が高まっており、これに伴い各駆動
回路での動作周波数も高くなってきている。特に信号線
駆動回路3は、走査線駆動回路2に比べて高い周波数で
の動作を求められているが、高精細化、大画面化の要求
が高まるにつれ、駆動回路内部で映像信号を伝送するビ
デオバスの伝送帯域不足や、このビデオバスを介して伝
送された映像信号を信号線Dにサンプリングするアナロ
グスイッチ(以下、ASW)群の書き込み能力不足等の
問題が生じる。そこで、信号線駆動回路3を複数のブロ
ックに分割して、ASWでのサンプリング動作をブロッ
ク毎に同時に行う、ブロック分割駆動と呼ばれる方式が
用いられている。この方式は、ビデオバスを複数本に分
割して並列に映像信号を入力し、各ビデオバスと接続配
線で接続された複数のASWを一括してサンプリング動
作させるようにしたものであり、動作周波数をビデオバ
スの分割本数分だけ低減させることができる。
【0006】
【発明が解決しようとする課題】ところで、従来の駆動
回路一体型液晶表示装置では、表示画面上の行方向に沿
って表示ムラが現れ、表示品位を低下させるという問題
点があった。この原因としては、ビデオバスに供給され
る映像信号の電位のバラツキが挙げられる。図4は、ブ
ロック分割された信号線駆動回路の任意の1ブロックに
含まれるビデオバスとASWの結線を示す回路図であ
る。正極性の映像信号と負極性の映像信号は、それぞれ
個別のビデオバスで供給されている。ASW100は、
p−chTFTの正極性ASW11とn−chTFTの
負極性ASW12とをペアとするスイッチ回路100−
1,100−2…として構成されており、それぞれの出
力側は信号線D1,D2,…に共通に接続されている。
また、隣接する正極性ASW11の入力側は正極性ビデ
オバス群20の任意の一つに共通に接続され、同じく隣
接する負極性ASW12の入力側は負極性ビデオバス群
30の任意の一つに共通に接続されている。正極性AS
W11と負極性ASW12の各ゲートには、信号線駆動
回路3の図示しないシフトレジスタからの制御信号が入
力され、この制御信号のタイミングに従ってスイッチの
オン/オフが制御されている。
【0007】通常、液晶表示装置では直流駆動による液
晶の焼き付きを防止するために、フレーム周期で映像信
号の極性を反転させる、いわゆる極性反転駆動が行われ
ている。図4は、隣接する信号線に書き込まれる映像信
号の極性を1フレーム毎に反転させる列反転駆動での回
路構成を示したもので、図示しないシフトレジスタから
の制御信号により、ASWは1フレーム毎に正、負、
正、負…又は負、正、負、正…となるように制御され
る。
【0008】図4に示すような従来の回路構成では、隣
接する2本の信号線(例えばD1、D2)に対し、同一
の正極性又は負極性ビデオバスから映像信号を1フレー
ム毎に交互にサンプリングすることになるため、同一の
正極性又は負極性ビデオバスから供給される映像信号の
電位のバラツキは、隣接する2本の信号線に対し同程度
の影響を与えることになり、1本の信号線にサンプリン
グされる映像信号の電位が変動した時よりも行方向に表
示ムラとして視認されやすくなる。特に、ブロック分割
駆動においては、同一のビデオバスから供給される映像
信号が各ブロック毎に取り込まれるため、供給される映
像信号の電位にバラツキがあると、各ブロック毎に表示
ムラが生じ、画面全体では多数の表示ムラが視認される
ことになる。また、上記のような映像信号の電位のバラ
ツキは、駆動のための信号振幅が小さい低電圧液晶では
大きな問題となる。
【0009】この発明の目的は、行方向に沿って生じる
表示ムラを低減し、ブロック分割駆動においても良好な
表示品位を得ることができる液晶表示装置を提供するこ
とにある。
【0010】
【課題を解決するための手段】上記目的を達成するた
め、請求項1の発明は、互いに交差する複数の信号線及
び複数の走査線、前記両線の各交差部に配置されたスイ
ッチ素子、前記スイッチ素子に接続された画素電極を含
む第1の電極基板、前記画素電極と対向する対向電極を
含む第2の電極基板、前記第1及び第2の電極基板間に
保持された液晶層を有する液晶表示パネルと、前記走査
線に行選択信号を出力する走査線駆動回路と、前記信号
線に映像信号を順次サンプリングする信号線駆動回路と
を備えた液晶表示装置において、前記信号線駆動回路
は、正極性の映像信号を伝送する正極性ビデオバス群
と、負極性の映像信号を伝送する負極性ビデオバス群
と、各々が接続配線を介して前記正極性ビデオバス群の
一つに接続される複数の正極性スイッチと、各々が接続
配線を介して前記負極性ビデオバス群の一つに接続され
る複数の負極性スイッチとを有し、隣接する一対の前記
正極性スイッチと前記負極性スイッチで構成されるスイ
ッチペアが共通の前記信号線に接続されると共に、前記
正極性ビデオバス群の一つと共通に接続するN個の正極
性スイッチ及び前記負極性ビデオバス群の一つと共通に
接続するN個の負極性スイッチが、それぞれ互いに隣接
しないことを特徴とする。
【0011】請求項2の発明は、請求項1において、前
記信号線駆動回路は複数のブロックに分割され、各ブロ
ック毎に、前記正極性ビデオバス群の一つと共通に接続
するN個の正極性スイッチ及び前記負極性ビデオバス群
の一つと共通に接続するN個の負極性スイッチが、それ
ぞれ互いに隣接しないことを特徴とする。
【0012】請求項3の発明は、請求項1又は2におい
て、前記正極性ビデオバス群の一つと共通に接続するN
個の正極性スイッチの各々とペアを形成する前記N個の
負極性スイッチは、それぞれ異なる前記負極性ビデオバ
スに接続されることを特徴とする。
【0013】好ましい形態として、前記信号線駆動回路
は、前記第1の電極基板上に形成されることを特徴とす
る。
【0014】好ましい形態として、前記第1の電極基板
は、絶縁基板であることを特徴とする。
【0015】好ましい形態として、前記絶縁基板は、ガ
ラス基板であることを特徴とする。
【0016】好ましい形態として、前記画素電極は、前
記走査線に出力された行選択信号によりスイッチング制
御される前記スイッチ素子を介して前記信号線に接続す
ることを特徴とする。
【0017】好ましい形態として、前記正極性スイッ
チ、前記負極性スイッチ及び前記スイッチ素子は、薄膜
トランジスタにより構成されることを特徴とする。
【0018】好ましい形態として、前記薄膜トランジス
タは、多結晶シリコン薄膜トランジスタであることを特
徴とする。
【0019】好ましい形態として、前前記正極性スイッ
チはp−ch型薄膜トランジスタにより構成され、前記
負極性スイッチはn−ch型薄膜トランジスタにより構
成されることを特徴とする。
【0020】
【発明の実施の形態】以下、この発明に係わる液晶表示
装置の実施形態について説明する。ただし、この実施形
態では、ブロック分割された信号線駆動回路の任意の1
ブロックにおけるビデオバスとASWの結線についての
み説明するものとし、液晶表示装置全体の基本的な構成
は図3と同じであるため説明を省略する。
【0021】図1は、実施形態1におけるビデオバスと
ASWの結線を示す回路図である。図1において、AS
W100は、p−chTFTの正極性ASW11−1,
11−2,…とn−chTFTの負極性ASW12−
1,12−2,…とをペアとするスイッチ回路100−
1,100−2…として構成されており、それぞれの出
力側は信号線D1,D2,…に共通に接続されている。
この実施形態1の特徴的な構成として、正極性ビデオバ
ス群20の任意の一つに共通に接続するN個の正極性ス
イッチ11、及び負極性ビデオバス群30の一つに共通
に接続するN個の負極性スイッチ12は、それぞれ互い
に隣接しないように接続されている。例えば、正極性ビ
デオバス21と共通に接続するN個(図1では便宜上2
個とする)の正極性スイッチ11−1と11−4は、そ
れぞれ互いに隣接しないように信号線2本分だけ離れて
接続されている。同様に、正極性ビデオバス22と共通
に接続する2個の正極性スイッチ11−2と11−5及
び、正極性ビデオバス23と共通に接続する2個の正極
性スイッチ11−3と11−6についても、それぞれ互
いに隣接しないように信号線2本分だけ離れて接続され
ている。負極性ビデオバス群30と負極性スイッチ12
−1,12−2,…についても同様に接続されている。
【0022】上記構成によれば、同一の正極性又は負極
性ビデオバスから供給される映像信号の電位にバラツキ
が生じても、そのバラツキによる変動は連続することが
なく、行方向の離れた信号線に飛び飛びに現れるため、
隣接する2本の信号線に変動が現れる場合に比べて表示
ムラとして視認されにくくなる。したがって、ブロック
分割駆動の場合でも、画面全体として多数の表示ムラが
視認されることがなく、良好な表示品位を得ることがで
きる。
【0023】図2は、実施形態2におけるビデオバスと
ASWの結線を示す回路図であり、図1と同等部分を同
一符号で示している。ASW100の構成は図1と同じ
であるため説明を省略する。また、各部の符号は必要な
部分のみ記載する。
【0024】この実施形態2の特徴的な構成として、正
極性ビデオバス群40の任意一つに共通に接続するN個
の正極性スイッチ11の各々とペアを形成するN個の負
極性スイッチ12は、負極性ビデオバス群50の異なる
負極性ビデオバスに接続されている。例えば、正極性ビ
デオバス41と共通に接続するN個(図2では便宜上2
個とする)の正極性スイッチ11−1と11−10につ
いて見てみると、この正極性スイッチ11−1及び11
−10とペアを形成する2個の負極性スイッチ12−1
及び12−10は、異なる負極性ビデオバス52、56
にそれぞれ接続されている。他の正極性スイッチと負極
性スイッチについても同様に接続されている。
【0025】上記構成においても、同一極性のビデオバ
スから供給される映像信号の電位にバラツキが生じて
も、そのバラツキによる変動は連続することがなく、行
方向の離れた信号線に飛び飛びに現れることになるた
め、隣接する2本の信号線に変動が現れる場合に比べて
表示ムラとして視認されにくくなる。したがって、ブロ
ック分割駆動の場合でも、画面全体として多数の表示ム
ラが視認されることがなく、良好な表示品位を得ること
ができる。とくに、実施形態2の構成によれば、同一の
信号線に交互にサンプリングされる正極性及び負極性の
映像信号の電位にバラツキがあると、バラツキによる変
動が信号線に飛び飛びに現れたとしても、例えば静止画
表示の時には表示ムラとして視認されることも考えられ
る。しかし、上記実施形態2においては、負極性スイッ
チはそれぞれ異なる負極性ビデオバスに接続されるた
め、負極性の映像信号については電位のバラツキが低減
されることになり、表示ムラとして視認されにくくな
る。
【0026】上記各実施形態によれば、駆動のための信
号振幅が小さい低電圧液晶においても、映像信号の電位
のバラツキによる影響を少なくすることができる。
【0027】なお、上記各実施形態における信号線やビ
デオバスの本数、並びに駆動方式は一例を示したもので
あり、1ブロックの信号線本数やビデオバスの本数、並
びに駆動方式に応じて駆動のタイミングを制御すること
により、同様の効果を得ることができる。
【0028】
【発明の効果】以上説明したように、この発明に係わる
液晶表示装置によれば、同一極性のビデオバスから供給
される映像信号の電位にバラツキが生じても、そのバラ
ツキによる変動は連続することがなく、行方向の離れた
信号線に飛び飛びに現れるため、行方向に沿って生じる
表示ムラとしては視認されにくくなる。したがって、行
方向の表示ムラが視認されやすいブロック分割駆動にお
いても良好な表示品位を得ることができる。
【図面の簡単な説明】
【図1】実施形態1におけるビデオバスとASWの結線
を示す回路図。
【図2】実施形態2におけるビデオバスとASWの結線
を示す回路図。
【図3】従来の駆動回路一体型液晶表示装置の一般的な
回路構成図。
【図4】従来例におけるビデオバスとASWの結線を示
す回路図。
【符号の説明】
1…表示画素部、2…走査線駆動回路、3…信号線駆動
回路、10…アレイ基板、11…正極性ASW、12…
負極性ASW、100…ASW、20,40…正極性ビ
デオバス群、30,50…負極性ビデオバス群
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) G09G 3/20 623 G09G 3/20 623V 642 642A Fターム(参考) 2H092 GA59 GA60 JA24 KA04 NA01 NA25 PA06 2H093 NA22 NA33 NC16 NC34 ND09 ND34 ND38 5C006 BB16 BC02 BC11 BC23 BF11 FA21 FA36 5C080 AA10 BB05 DD01 FF11 JJ02 JJ03

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 互いに交差する複数の信号線及び複数の
    走査線、前記両線の各交差部に配置されたスイッチ素
    子、前記スイッチ素子に接続された画素電極を含む第1
    の電極基板、前記画素電極と対向する対向電極を含む第
    2の電極基板、前記第1及び第2の電極基板間に保持さ
    れた液晶層を有する液晶表示パネルと、前記走査線に行
    選択信号を出力する走査線駆動回路と、前記信号線に映
    像信号を順次サンプリングする信号線駆動回路とを備え
    た液晶表示装置において、 前記信号線駆動回路は、正極性の映像信号を伝送する正
    極性ビデオバス群と、負極性の映像信号を伝送する負極
    性ビデオバス群と、各々が接続配線を介して前記正極性
    ビデオバス群の一つに接続される複数の正極性スイッチ
    と、各々が接続配線を介して前記負極性ビデオバス群の
    一つに接続される複数の負極性スイッチとを有し、隣接
    する一対の前記正極性スイッチと前記負極性スイッチで
    構成されるスイッチペアが共通の前記信号線に接続され
    ると共に、 前記正極性ビデオバス群の一つと共通に接続するN個の
    正極性スイッチ及び前記負極性ビデオバス群の一つと共
    通に接続するN個の負極性スイッチが、それぞれ互いに
    隣接しないことを特徴とする液晶表示装置。
  2. 【請求項2】 前記信号線駆動回路は複数のブロックに
    分割され、各ブロック毎に、前記正極性ビデオバス群の
    一つと共通に接続するN個の正極性スイッチ及び前記負
    極性ビデオバス群の一つと共通に接続するN個の負極性
    スイッチが、それぞれ互いに隣接しないことを特徴とす
    る請求項1に記載の液晶表示装置。
  3. 【請求項3】 前記正極性ビデオバス群の一つと共通に
    接続するN個の正極性スイッチの各々とペアを形成する
    前記N個の負極性スイッチは、それぞれ異なる前記負極
    性ビデオバスに接続されることを特徴とする請求項1又
    は2に記載の液晶表示装置。
JP2001005272A 2001-01-12 2001-01-12 液晶表示装置 Pending JP2002215100A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001005272A JP2002215100A (ja) 2001-01-12 2001-01-12 液晶表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001005272A JP2002215100A (ja) 2001-01-12 2001-01-12 液晶表示装置

Publications (1)

Publication Number Publication Date
JP2002215100A true JP2002215100A (ja) 2002-07-31

Family

ID=18873333

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001005272A Pending JP2002215100A (ja) 2001-01-12 2001-01-12 液晶表示装置

Country Status (1)

Country Link
JP (1) JP2002215100A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113823238A (zh) * 2021-09-26 2021-12-21 惠科股份有限公司 显示面板的驱动电路和显示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113823238A (zh) * 2021-09-26 2021-12-21 惠科股份有限公司 显示面板的驱动电路和显示装置

Similar Documents

Publication Publication Date Title
JP4472155B2 (ja) 液晶表示装置用データドライバ
KR100339799B1 (ko) 평면 표시 장치의 구동 방법
KR100272873B1 (ko) 신호선구동회로를감소시킨엑티브매트릭스표시시스템
KR100242443B1 (ko) 도트 반전 구동을 위한 액정 패널 및 이를 이용한 액정 표시 장치
US7088328B2 (en) Liquid crystal display device having a circuit for controlling polarity of video signal for each pixel
US6011530A (en) Liquid crystal display
JPH1073843A (ja) アクティブマトリクス型液晶表示装置
WO2016140281A1 (ja) アクティブマトリクス基板、及びそれを備えた表示装置
KR100314390B1 (ko) 평면표시장치
JPH07199866A (ja) 液晶表示装置
US8384704B2 (en) Liquid crystal display device
US6563481B1 (en) Active matrix liquid crystal display device, method of manufacturing the same, and method of driving the same
JP2000147456A (ja) アクティブマトリクス型液晶表示装置とその駆動方法
JPH10187097A (ja) 液晶表示装置
JP3118345B2 (ja) 液晶表示装置
JP2000148098A (ja) 液晶ディスプレーの周辺回路
JP2002215100A (ja) 液晶表示装置
US20060202928A1 (en) Active matrix display devices
JPH10149141A (ja) 液晶表示装置
JP2001337654A (ja) 平面表示装置
JP2001027887A (ja) 平面表示装置の駆動方法
KR20060052088A (ko) 액정 디스플레이 장치
JPH11161235A (ja) 液晶表示装置及びその駆動方法
JP4283172B2 (ja) 液晶電気光学装置
JPH08263023A (ja) 液晶電気光学装置