JP2002204571A - 電源回路及び電源装置 - Google Patents

Abstract

(57)【要約】 【課題】効率を低下させずに過電流保護を行う。 【解決手段】上限電圧比較器６４を、切換トランジスタ
４１を介して出力トランジスタ１２のドレイン端子に接
続し、出力トランジスタ４１と同期して切換トランジス
タ４１をスイッチングさせる。出力トランジスタ１２が
導通したときには切換トランジスタ４１も導通し、上限
電圧比較器６４に、出力トランジスタ１２の導通電圧Ｖ
_onが入力される。導通電圧Ｖ_onが大きすぎる場合、上限
電圧比較器６４が出力した比較結果によって制御回路１
５は出力トランジスタ１２を直ちに遮断させる。出力ト
ランジスタ１２が遮断したときには、切換トランジスタ
４１も遮断しているので、上限電圧比較器６４に一次電
圧源１１の出力電圧が印加されない。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は電源装置の技術分野
にかかり、特に、出力トランジスタの過電流を防止する
技術に関する。

【０００２】

【従来の技術】図４の符号１１０は、従来技術の電源装
置を示している。この電源装置１１０は、トランス１２
０と、ｎチャネルＭＯＳで構成された出力トランジスタ
１１２と、制御回路１１５とを有している。

【０００３】トランス１２０内には一次巻線１２１が設
けられており、一次巻線１２１の一端は出力トランジス
タ１１２のドレイン端子に接続され、他端は、直流電圧
を出力する一次電圧源１１１の出力端子に接続されてい
る。

【０００４】出力トランジスタ１１２のソース端子は、
電流検出抵抗１１３を介して接地電位に接続されてお
り、ゲート端子は制御回路１１５に接続されている。

【０００５】制御回路１１５は、出力トランジスタ１１
２のゲート端子に、出力トランジスタの導通と遮断を制
御するゲート信号を出力しており、出力トランジスタが
導通すると、一次巻線１２１の一端を電流検出抵抗１１
３を介して接地電位に接続し、一次電圧源１１１から一
次巻線１２１に電流を流すようになっている。

【０００６】トランス１２０内には、二次巻線１２２と
補助巻線１２３とが設けられている。二次巻線１２２と
補助巻線１２３とは、それぞれ一次巻線１２１に磁気結
合されており、出力トランジスタ１１２がスイッチング
動作をし、一次巻線１２１に断続的に電流が流れると、
二次巻線１２２の両端と補助巻線１２３の両端にそれぞ
れ電圧が誘起されるように構成されている。

【０００７】二次巻線１２２には、主整流平滑回路１２
４が接続されており、この主整流平滑回路１２４には、
負荷１２５が接続されている。

【０００８】主整流平滑回路１２４は、二次巻線１２２
に誘起された電圧のうち、出力トランジスタ１１２が導
通状態から遮断状態に切り替わったときの電圧によって
負荷１２５に電流を流すと共に、主整流平滑回路１２４
内の主コンデンサを充電し、他方、出力トランジスタ１
１２が遮断状態から導通状態に転じた場合には、負荷１
２５と内部の主コンデンサとを二次巻線１２２から切り
離し、主整流平滑回路１２４内の主コンデンサの充電電
圧で、負荷１２５に電流を供給するように構成されてい
る。

【０００９】従って、二次巻線１２２に電圧が誘起され
た電圧は、主整流平滑回路１２４で整流平滑され、負荷
１２５に直流電圧が供給される。

【００１０】また、補助巻線１２３には補助整流平滑回
路１２６が接続されている。この補助整流平滑回路１２
６は、ダイオード素子１３１と補助コンデンサ１３２と
で構成されており、出力トランジスタ１１２が導通状態
から遮断状態に切り替わったときに、補助巻線１２３に
誘起された電圧で、補助コンデンサ１３２が充電される
ように構成されている。

【００１１】補助コンデンサ１３２の充電電圧は制御回
路１１５に供給されており、制御回路１１５は、一次電
圧源１１１から出力される一次側の高電圧ではなく、補
助コンデンサ１３２の充電電圧で動作するように構成さ
れている。符号１２９は、補助コンデンサ１３２から制
御回路１１５に電流が供給される配線を示している。

【００１２】一次巻線１２１と補助巻線１２３の巻数比
を調整することにより、補助コンデンサ１３２の電圧を
低くし、制御回路１１５をその低い電圧で動作させるこ
とで、電源装置１１０全体の効率を上げている。

【００１３】しかし、上記の回路構成では、初期状態で
は補助コンデンサ１３２は充電されていないため、制御
回路１１５が動作できず、そのため、出力トランジスタ
１１２をスイッチング動作させて補助コンデンサ１３２
を充電させることができないという矛盾がある。

【００１４】そこで、この電源装置１１０の一次側には
始動回路１１６が設けられており、補助コンデンサ１３
２が充電されていない初期状態では、先ず、一次電圧源
１１１の出力電圧で始動回路１１６が下記のように動作
し、一次側電圧源１１１で補助コンデンサ１３２を充電
させるようになっている。

【００１５】始動回路１１６の動作を説明すると、該始
動回路１１６は、第１〜第５のＭＯＳトランジスタ１４
１〜１４５と、第１、第２の抵抗素子１４８、１４９
と、比較器１５３と、定電圧回路１５４とを有してい
る。

【００１６】第２のＭＯＳトランジスタ１４２はｐチャ
ネルＭＯＳＦＥＴで構成されており、それ以外の第１、
第３〜第５のＭＯＳトランジスタ１４１、１４３〜１４
５はｎチャネルＭＯＳＦＥＴで構成されている。

【００１７】第１のＭＯＳトランジスタ１４１のドレイ
ン端子と第１の抵抗素子１４８の一端は、出力トランジ
スタ１１２のドレイン端子(一次巻線１２１と出力トラ
ンジスタ１１２とが接続された部分)に接続されてお
り、第１の抵抗素子１４８の他端は、第１のＭＯＳトラ
ンジスタ１４１のゲート端子に接続されている。

【００１８】第１のＭＯＳトランジスタ１４１のソース
端子は、第２の抵抗１４９を介して、補助コンデンサ１
３２の高電圧側の端子に接続されている。

【００１９】初期状態では出力トランジスタ１１２は遮
断しており、その状態で一次電圧源１１１の電圧が上昇
すると、出力トランジスタ１１２のドレイン端子には、
一次電圧源１１１の出力電圧が現れる。

【００２０】出力トランジスタ１１２のドレイン端子の
電圧は、第１の抵抗素子１４８を介して、第１のＭＯＳ
トランジスタ１４１のゲート端子に印加される。

【００２１】初期状態では補助コンデンサ１３２の充電
電圧はゼロＶであり、第１のＭＯＳトランジスタ１４１
のソース端子はゼロＶになっているから、一次電圧源１
１１から供給される第１のＭＯＳトランジスタ１４１の
ゲート電圧が閾値電圧以上に上昇すると第１のＭＯＳト
ランジスタ１４１は導通する。

【００２２】第１のＭＯＳトランジスタ１４１の導通に
より、補助コンデンサ１３２には、第１のＭＯＳトラン
ジスタ１４１と第２の抵抗素子１４９とを介して一次電
圧源１１１の出力電圧が印加され、一次電圧源１１１か
ら充電電流が供給される。この充電電流は、一次巻線１
２１と第１のＭＯＳトランジスタ１４１と第２の抵抗素
子１４９とを流れ、第２の抵抗素子１４９の両端に、充
電電流の大きさに応じた電圧降下を生じさせる。

【００２３】第１のＭＯＳトランジスタ１４１のソース
端子、即ち第２の抵抗素子１４９の高電圧側の端子に
は、ｐチャネルＭＯＳＦＥＴで構成された第２のＭＯＳ
トランジスタ１４２のソース端子が接続されており、補
助コンデンサ１３２の高電圧側の端子、即ち第２の抵抗
素子１４９の低電圧側の端子には、その第２のＭＯＳト
ランジスタのゲート端子が接続されている。

【００２４】第２のＭＯＳトランジスタ１４２のドレイ
ン端子は、ダイオード素子接続された第３のＭＯＳトラ
ンジスタ１４３を介して接地電位に接続されており、補
助コンデンサ１３２への充電電流が増加し、第２の抵抗
素子１４９の両端に生じる電圧降下が、第２のＭＯＳト
ランジスタ１４２の閾値電圧以上の大きさになると、第
２のＭＯＳトランジスタ１４２が導通し、一次電源１１
１から供給される電流を、ダイオード接続の第３のＭＯ
Ｓトランジスタ１４３を介して接地電位に流す。

【００２５】ダイオード素子接続された第３のＭＯＳト
ランジスタ１４３のゲート端子(及びドレイン端子)に
は、第４のＭＯＳトランジスタ１４４のゲート端子が接
続されている。この第４のＭＯＳトランジスタ１４４の
ソース端子は、第３のＭＯＳトランジスタ１４３のソー
ス端子と同様に接地電位に接続されており、第３のＭＯ
Ｓトランジスタ１４３と第４のＭＯＳトランジスタ１４
４とでカレントミラー回路が構成されている。

【００２６】第４のＭＯＳトランジスタ１４４のドレイ
ン端子は、第１のＭＯＳトランジスタ１４１のゲート端
子に接続されており、第３のＭＯＳトランジスタ１４３
に電流が流れると、第４のＭＯＳトランジスタ１４４
は、第１の抵抗素子１４８から電流を吸い込み、第１の
抵抗素子１４８の両端に生じた電圧降下によって第１の
ＭＯＳトランジスタ１４１のゲート端子の電圧を低下さ
せる。その結果、第１のＭＯＳトランジスタ１４１に流
れる電流は減少する。

【００２７】この状態では補助コンデンサ１３２への充
電電流は減少するが、補助コンデンサ１３２の充電電圧
は上昇し続ける。

【００２８】比較器１５３は、補助コンデンサ１３２が
５Ｖ程度の電圧まで充電されると動作を開始し、定電圧
回路１５４が出力する定電圧と補助コンデンサ１３２の
充電電圧とを比較し始める。

【００２９】補助コンデンサ１３２の充電電圧が、定電
圧(ここでは１４Ｖ)を超えたところで、比較器１５３
は、第５のＭＯＳトランジスタ１４５のゲート端子と制
御回路１１５にハイ信号を出力する。

【００３０】比較器１５３はヒステリシスを有してお
り、一旦ハイ信号が出力されると、補助整流平滑回路１
２６内の補助コンデンサ１３２の電圧が定電圧回路１５
４の出力電圧よりも少し下がっても、ハイ信号を出力し
続ける。

【００３１】第５のＭＯＳトランジスタ１４５のドレイ
ン端子は第１のＭＯＳトランジスタ１４１のゲート端子
に接続されており、ソース端子は接地電位に接続されて
いる。

【００３２】第５のＭＯＳトランジスタ１４５のゲート
端子に、比較器１５３からハイ信号が入力されると導通
し、第１のＭＯＳトランジスタ１４１のゲート端子を接
地電位に接続する。

【００３３】これにより、第１のＭＯＳトランジスタ１
４１は導通状態から遮断状態に転じ、始動回路１１６か
ら補助コンデンサ１３２へ供給される充電電流は停止す
る。

【００３４】制御回路１１５は、比較器１５３から入力
されたハイ信号で動作を開始し、出力トランジスタ１１
２にスイッチング動作をさせ、一次巻線１２１に断続的
に電流を流す。補助コンデンサ１３２は、補助巻線１２
３に誘起された電圧によって充電される。

【００３５】出力トランジスタ１１２のスイッチング動
作により、二次巻線１２２に電圧が誘起され、主整流平
滑回路１２４によって直流電圧に変換された電圧が出力
端子１３８と接地端子１３９から負荷１２５に印加され
る。

【００３６】出力端子１３８と接地端子１３９の間に現
れる電圧は、出力電圧検出手段１５６によって検出さ
れ、フォトカプラ１５７を介して制御回路１１５に帰還
されている。

【００３７】制御回路１１５内では、フォトカプラ１５
７から入力される電圧が一定になるように、出力トラン
ジスタ１１２のＯＮ／ＯＦＦ比を制御し、その結果、出
力端子１３８と接地端子１３９の間の電圧が一定に制御
される。

【００３８】また、出力トランジスタ１１２に流れる電
流は、電流検出抵抗１１３に流れるため、電流検出抵抗
１１３の両端には電圧降下が生じる。

【００３９】電流検出抵抗１１３の、出力トランジスタ
１１２のソース側の端子の電圧は、比較器１５２に入力
されており、比較器１５２は、定電圧回路１５５が出力
する上限電圧と入力された電圧とを比較し、比較結果を
制御回路１１５に出力している。

【００４０】制御回路１１５は比較結果を監視し、比較
結果が、電流検出抵抗１１３に生じた電圧が上限電圧よ
りも高いことを示しているとき、即ち、出力トランジス
タ１１２に流れる電流が大きすぎるときに出力トランジ
スタ１１２を強制的に遮断させ、出力トランジスタ１１
２の破壊を防止している。

【００４１】

【発明が解決しようとする課題】上記の回路構成では、
出力トランジスタ１１２に流れる電流を電流検出抵抗１
１３にも流すため、電流検出抵抗１１３によって電力損
失が発生し、電源装置の効率を低下させる原因になって
いる。

【００４２】本発明は上記従来技術の不都合を解決する
ために創作されたものであり、その目的は、効率を低下
させずに過電流保護を行うことにある。

【００４３】

【課題を解決するための手段】上記課題を解決するため
に、請求項１記載の発明は、２個の出力端子と１個の制
御端子を有し、一方の出力端子を接続点として一次巻線
の一端が接続され、前記一次巻線の他端に一次電圧源が
接続されるように構成された出力トランジスタと、二次
電圧源から供給される電力によって動作し、前記制御端
子の電圧を制御し、前記出力トランジスタにスイッチン
グ動作をさせ、前記一次巻線に断続的に電流を流す制御
回路と、前記接続点と前記二次電圧源とに接続され、前
記一次電圧源から前記接続点に印加される電圧によって
前記二次電圧源に充電電流を供給する始動回路と、略一
定電圧を出力する基準電圧回路と、前記接続点の電圧と
前記基準電圧回路の出力電圧とが入力され、両方の電圧
を比較して比較結果を前記制御回路に出力する上限電圧
比較器とを有し、前記比較結果が、前記接続点の電圧の
方が、前記基準電圧回路の出力電圧よりも高いことを示
していた場合に、前記制御回路は前記出力トランジスタ
を強制的に遮断させるように構成された電源回路であっ
て、前記上限電圧比較器と前記接続点の間には、導通す
ると前記上限電圧比較器と前記接続点とを接続する切換
トランジスタが挿入され、前記切換トランジスタには、
前記出力トランジスタの制御端子に入力される信号が入
力され、前記切換トランジスタは、前記出力トランジス
タが導通するときに導通するように構成された電源回路
である。請求項２記載の発明は、前記出力トランジスタ
の制御端子と前記切換トランジスタの制御端子の間には
遅延回路が設けられ、前記出力トランジスタを導通させ
るゲート信号は、前記切換トランジスタに遅れて伝達さ
れ、前記切換トランジスタは前記出力トランジスタに遅
れて導通される請求項１記載の電源回路である。請求項
３記載の発明は、前記切換トランジスタと前記上限電圧
比較器の間には、導通すると前記切換トランジスタと前
記上限電圧比較器とを接続する保護トランジスタが挿入
され、前記制御回路が始動する前は前記保護トランジス
タは遮断状態に置かれる請求項１又は請求項２のいずれ
か１項記載の電源回路である。請求項４記載の発明は、
前記充電電流が前記二次電圧源に供給される経路には、
電流供給トランジスタが挿入され、該電流供給トランジ
スタは、前記保護トランジスタが遮断している状態で、
前記切換トランジスタが導通すると導通し、前記充電電
流を前記二次電圧源に供給するように構成された請求項
１乃至請求項３のいずれか１項記載の電源回路である。
請求項５記載の発明は、前記電流供給トランジスタは、
前記出力トランジスタが前記スイッチング動作を開始し
た後は遮断するように構成された請求項４記載の電源回
路である。請求項６記載の発明は、前記電流供給トラン
ジスタの制御端子にはトランジスタが接続され、該トラ
ンジスタの導通と遮断を切り換えることで、前記電流供
給トランジスタの導通と遮断を切り換える請求項４又は
請求項５のいずれか１項記載の電源回路である。請求項
７記載の発明は、２個の出力端子と１個の制御端子を有
する出力トランジスタと、前記出力トランジスタの一方
の出力端子を接続点とし、一端が前記接続点に接続さ
れ、他端が一次電圧源に接続された一次巻線と、前記制
御端子の電圧を制御し、前記出力トランジスタにスイッ
チング動作をさせ、前記一次巻線に断続的に電流を流す
制御回路と、前記一次巻線とそれぞれ磁気結合された二
次巻線と補助巻線と、前記出力トランジスタの前記スイ
ッチング動作により、前記二次巻線と前記補助巻線に誘
起された電圧をそれぞれ整流平滑し、負荷と前記制御回
路にそれぞれ電力を供給する主整流平滑回路と補助整流
平滑回路と、前記接続点と前記補助整流平滑回路とに接
続され、前記一次電圧源から前記接続点に印加される電
圧によって前記補助整流平滑回路に充電電流を供給して
前記補助整流平滑回路内の補助コンデンサを充電し、該
補助コンデンサに生じた電圧によって前記制御回路を始
動させる始動回路と、略一定電圧を出力する基準電圧回
路と、前記接続点の電圧と前記基準電圧回路の出力電圧
とが入力され、両方の電圧を比較して比較結果を前記制
御回路に出力する上限電圧比較器とを有し、前記比較結
果が、前記接続点の電圧の方が、前記基準電圧回路の出
力電圧よりも高いことを示していた場合に、前記制御回
路は前記出力トランジスタを強制的に遮断させるように
構成された電源装置であって、前記上限電圧比較器と前
記接続点の間には、導通すると前記上限電圧比較器と前
記接続点とを接続する切換トランジスタが挿入され、前
記切換トランジスタの制御端子には、前記出力トランジ
スタの制御端子に入力される信号が入力され、前記切換
トランジスタは、前記出力トランジスタが導通するとき
に導通するように構成された電源装置である。請求項８
記載の発明は、前記出力トランジスタの制御端子と前記
切換トランジスタの制御端子間には遅延回路が設けら
れ、前記出力トランジスタを導通させるゲート信号は、
前記切換トランジスタに遅れて伝達され、前記切換トラ
ンジスタは前記出力トランジスタに遅れて導通される請
求項７記載の電源装置である。請求項９記載の発明は、
前記切換トランジスタと前記上限電圧比較器の間には、
導通すると前記切換トランジスタと前記上限電圧比較器
とを接続する保護トランジスタが挿入され、前記制御回
路が始動する前は前記保護トランジスタは遮断状態に置
かれる請求項７又は請求項８のいずれか１項記載の電源
装置である。請求項１０記載の発明は、前記充電電流が
前記補助コンデンサに供給される経路には、電流供給ト
ランジスタが挿入され、該電流供給トランジスタは、前
記保護トランジスタが遮断している状態で、前記切換ト
ランジスタが導通すると導通し、前記充電電流を前記補
助整流平滑回路に供給するように構成された請求項７乃
至請求項９のいずれか１項記載の電源装置である。請求
項１１記載の発明は、前記電流供給トランジスタは、前
記出力トランジスタが前記スイッチング動作を開始した
後は遮断するように構成された請求項１０記載の電源装
置である。請求項１２記載の発明は、前記電流供給トラ
ンジスタの制御端子にはトランジスタが接続され、該ト
ランジスタの導通と遮断を切り換えることで、前記電流
供給トランジスタの導通と遮断を切り換える請求項１０
又は請求項１１のいずれか１項記載の電源装置である。

【００４４】本発明は上記のように構成されており、出
力トランジスタが導通したときに、出力トランジスタと
一次巻線との接続点に現れる電圧を、切換トランジスタ
を介して上限電圧比較器に入力し、上限電圧比較器が基
準電圧回路の出力電圧と比較することで、出力トランジ
スタに流れる電流の大きさを監視している。

【００４５】この切換トランジスタは、出力トランジス
タが遮断しているときには遮断し、上限電圧比較器を出
力トランジスタから切り離し、出力トランジスタが導通
するときにだけ導通し、出力トランジスタの接続点を上
限電圧比較器に接続するようになっている。

【００４６】従って、出力トランジスタが遮断状態のと
きに接続点に現れる高電圧は上限電圧比較器に印加され
ず、上限電圧比較器が破壊しないようになっている。

【００４７】また、切換トランジスタは、出力トランジ
スタが導通するタイミングに遅れて導通するため、出力
トランジスタが遮断状態から導通状態に切り替わる間に
接続点に現れる高電圧が上限電圧比較器に印加されない
ようになっている。

【００４８】また、切換トランジスタと上限電圧比較器
の入力端子の間には保護トランジスタが挿入されてお
り、制御回路が出力トランジスタをスイッチング動作さ
せる前は、保護トランジスタが遮断することにより、切
換トランジスタは上限電圧比較器から切り離されてい
る。

【００４９】切換トランジスタの２個の出力端子のう
ち、一方の出力端子は接続点に接続されており、他方の
出力端子は電流供給トランジスタの制御端子に接続され
ている。

【００５０】一次電圧源が起動し、その出力電圧が上昇
したときに、一次電圧源の出力電圧で電流供給トランジ
スタを導通させ、出力トランジスタと一次巻線とが接続
された接続点を二次電圧源に接続させ、電流供給トラン
ジスタを流れる充電電流で、二次電圧源を充電するよう
になっている。

【００５１】二次電圧源の充電電圧は制御回路に供給さ
れており、二次電圧源が所定電圧以上に充電されると、
その充電電圧で制御回路が動作し、出力トランジスタの
スイッチング動作を開始させる。

【００５２】出力トランジスタがスイッチング動作を開
始した後は、電流供給トランジスタは遮断されると共
に、二次電圧源は、出力トランジスタのスイッチング動
作によって充電される。

【００５３】また、出力トランジスタがスイッチング動
作を開始した後は、切換トランジスタの接続先は、電流
供給トランジスタの制御端子から上限電圧比較器の入力
端子に変更され、上限電圧比較器のその入力端子は、切
換トランジスタが導通したときには、上記接続点に接続
されるようになっている。

【００５４】この接続の切換により、上限電圧比較器
は、上記接続点の電圧を基準電圧と比較し、出力トラン
ジスタに流れる電流を監視できるようになる。

【００５５】

【発明の実施の形態】図１、図５、図６を参照し、符号
２〜４は本発明の第１〜第３例の電源回路であり、１個
の樹脂パッケージ内に納められている。符号５〜７は、
その電源回路２〜４を用いた電源装置を示している。

【００５６】先ず第１例の電源回路２を説明すると、こ
の電源回路２は、出力トランジスタ１２と、制御回路１
５と、始動回路１６と、過電流保護回路１７とを有して
いる。

【００５７】出力トランジスタ１２はｎチャネルＭＯＳ
ＦＥＴで構成されており、そのソース端子とドレイン端
子が出力端子であり、ゲート端子が出力端子間の導通状
態を制御する制御端子になっている。

【００５８】該電源装置５は、電源回路２の他、トラン
ス２０と、二次側回路３０とを有している。

【００５９】トランス２０内には、一次巻線２１と、該
一次巻線２１に対してそれぞれ磁気結合された二次巻線
２２と補助巻線２３とが設けられている。

【００６０】一次巻線２１の一端は、出力トランジスタ
１２のドレイン端子に接続されており、他端は直流電圧
を出力する一次電圧源１１の正電圧側の端子に接続され
ている。符号２８は、出力トランジスタ１２のドレイン
端子であり、一次巻線２１と出力トランジスタ１２とが
互いに接続された接続点を示している。

【００６１】出力トランジスタ１２のソース端子は、接
地電位に接続されており、ゲート端子は制御回路１５に
接続されている。

【００６２】制御回路１５は、ゲート端子にハイ信号又
はロー信号のいずれかのゲート信号を出力しており、出
力トランジスタ１２はｎチャネルＭＯＳＦＥＴであるか
ら、入力されるゲート信号がハイ信号のときに導通し、
ロー信号のときに遮断する。

【００６３】ゲート信号のハイ信号とロー信号が切り替
わる周期は制御回路１５によって制御されており、出力
トランジスタ１２はその周期に従ってスイッチング動作
をするようになっている。

【００６４】出力トランジスタ１２が導通すると、出力
トランジスタ１２のドレイン端子(接続点２８)は接地電
位に接続され、一次電圧源１１から一次巻線２１に電流
が流される。出力トランジスタ１２が遮断すると、その
電流は停止する。

【００６５】出力トランジスタ１２は、制御回路１５が
出力するゲート信号に従って、スイッチング動作をし、
一次巻線２１に断続的に電流を流す。

【００６６】一次巻線２１に断続的に電流が流れると、
二次巻線２２と補助巻線２３にそれぞれ電圧が誘起され
る。

【００６７】二次巻線２２と補助巻線２３には、それぞ
れ主整流平滑回路２４と補助整流平滑回路２６とが接続
されている。

【００６８】主整流平滑回路２４内には、整流ダイオー
ド３３と主コンデンサ３４とが設けられており、補助整
流平滑回路２６内には、同様に、整流ダイオード３１
と、補助コンデンサ３２とが設けられている。

【００６９】各整流ダイオード３１、３３は、出力トラ
ンジスタ１２が導通状態から遮断状態に転じたときに二
次巻線２２に誘起された電圧によって導通し、逆に出力
トランジスタ１２が遮断状態から導通状態に転じたとき
に、逆バイアスされるように接続されている。

【００７０】主コンデンサ３４と補助コンデンサ３２と
は、整流ダイオード３３、３１が導通したときに、二次
巻線２２と補助巻線２３に誘起されている電圧で、整流
ダイオード３３、３１を介して充電されるようになって
いる。

【００７１】主コンデンサ３４の正電圧側の端子は出力
端子３８に接続され、接地電位側の端子は接地端子３９
に接続されている。出力端子３８と接地端子３９の間に
は、負荷２５が接続されており、整流ダイオード３３を
流れた電流は、主コンデンサ３４を充電させると共に、
負荷２５にも供給される。

【００７２】補助コンデンサ３２が充電されると充電電
圧が発生する。補助コンデンサ３２の充電電圧は、二次
電圧源として電源回路２に供給されており、この二次電
圧源によって、電源回路２内の後述する制御回路１５等
の回路が動作するように構成されている。符号２９は、
補助コンデンサ３２から制御回路１５に供給される電圧
が印加される配線を示している。

【００７３】出力端子３８と接地端子３９の間の電圧
は、出力電圧検出手段５６によって検出され、フォトカ
プラ５７によって制御回路１５に帰還されている。

【００７４】制御回路１５は、フォトカプラ５７から入
力される電圧、即ち、制御回路１５に入力される電圧が
一定になるように、出力トランジスタ１２のスイッチン
グ周波数を制御し、その結果、出力端子３８と接地端子
３９の間の電圧が一定に制御されるようになっている
(この実施例では、周波数を制御するようになっている
が、周波数が一定で、ＯＮ／ＯＦＦ比を変化させるＰＷ
Ｍ制御方式によって出力電圧を一定に維持させてもよ
い。)。

【００７５】次に、始動回路１６の動作を説明すると、
この始動回路１６は１０個のＭＯＳトランジスタ４１〜
５０を有している。それらのＭＯＳトランジスタ４１〜
５０のうち、符号４３で示したＭＯＳトランジスタは、
後述するように、補助コンデンサ３２に電流を供給する
電流供給トランジスタとして動作する。

【００７６】１０個のＭＯＳトランジスタ４１〜５０の
うち、１個のＭＯＳトランジスタ４１は、後述するよう
に、接続点２８の接続先を、補助整流平滑回路２６から
上限電圧比較器６４に切り換える切換トランジスタであ
り、この切換トランジスタを第１のＭＯＳトランジスタ
４１とし、他の９個のＭＯＳトランジスタ４２〜５０を
第２〜第１０のＭＯＳトランジスタ４２〜５０とする。

【００７７】第４のＭＯＳトランジスタ４４はｐチャネ
ルＭＯＳＦＥＴで構成されており、他の第１〜第３及び
第５〜第１０のＭＯＳトランジスタ４１〜５０はｎチャ
ネルＭＯＳＦＥＴで構成されている。

【００７８】始動回路１６はまた、第１のダイオード素
子６１と、第１〜第３の抵抗素子７１〜７３と、始動電
圧比較器５３と、始動電圧生成回路５４とを有してい
る。

【００７９】第１の抵抗素子７１の一端は、出力トラン
ジスタ１２のドレイン端子(接続点２８)に接続されてお
り、他端は第１のダイオード素子６１のアノード端子に
接続されている。第１のダイオード素子６１のカソード
端子は、第１のＭＯＳトランジスタ４１のゲート端子に
接続されている。

【００８０】この第１のＭＯＳトランジスタ４１のドレ
イン端子は、出力トランジスタ１２のドレイン端子に接
続されており、一次電圧源１１が起動し、一次巻線２１
を介して出力トランジスタ１２のドレイン端子に正電圧
が印加されると、第１の抵抗素子７１と第１のダイオー
ド素子６１とを介して第１のＭＯＳトランジスタ４１の
ゲート端子に正電圧が印加され、第１のＭＯＳトランジ
スタ４１は導通する。

【００８１】第１のＭＯＳトランジスタ４１のソース端
子には、第２のＭＯＳトランジスタ４２のドレイン端子
と第２の抵抗素子７２の一端が接続されている。この第
２の抵抗素子７２の他端は第２のＭＯＳトランジスタ４
２のゲート端子に接続されており、第１のＭＯＳトラン
ジスタ４１が導通すると、第２のＭＯＳトランジスタ４
２のドレイン端子とゲート端子には、出力トランジスタ
１２のドレイン端子の電圧と略等しい電圧が印加され、
第２のＭＯＳトランジスタ４２は導通する。

【００８２】第２のＭＯＳトランジスタ４２のソース端
子は、第３のＭＯＳトランジスタ４３のゲート端子に接
続されている。この第３のＭＯＳトランジスタ４３のド
レイン端子は出力トランジスタ１２のドレイン端子に接
続されており、第１、第２のＭＯＳトランジスタ４１、
４２の導通によって、第３のＭＯＳトランジスタ４３が
導通する。

【００８３】第３のＭＯＳトランジスタ４３のソース端
子は、第３の抵抗素子７３を介して、補助コンデンサ３
２の正電圧側の端子に接続されている。従って、第３の
ＭＯＳトランジスタ４３の導通により、補助コンデンサ
３２の正電圧側の端子は、第３のＭＯＳトランジスタ４
３と第３の抵抗素子７３とを介して出力トランジスタ１
２のドレイン端子に接続される。その結果、補助コンデ
ンサ３２は、一次電圧源１１から供給される充電電流で
電圧が上昇し始める。その充電電流は、第３のＭＯＳト
ランジスタ４３と第３の抵抗素子７３を流れ、第３の抵
抗素子７３の両端に電圧降下を生じさせる。

【００８４】第３のＭＯＳトランジスタ４３のソース端
子には、第４のＭＯＳトランジスタ４４のソース端子が
接続され、補助コンデンサ３２の正電圧側の端子には、
第４のＭＯＳトランジスタ４４のゲート端子が接続され
ている。

【００８５】一次電圧源１１から補助コンデンサ３２に
供給される充電電流により、第３の抵抗素子７３の両端
に電圧降下が生じ、第３のＭＯＳＦＥＴ４３が導通する
と、ｐチャネルＭＯＳＦＥＴである第４のＭＯＳトラン
ジスタ４４が直ちに導通する。

【００８６】第４のＭＯＳトランジスタ４４のドレイン
端子には、第５のＭＯＳトランジスタ４５のドレイン端
子が接続されている。この第５のＭＯＳトランジスタ４
５はダイオード構成になっており、そのドレイン端子と
ゲート端子は短絡されている。

【００８７】第５のＭＯＳトランジスタ４５のソース端
子は接地電位に接続されており、第４のＭＯＳトランジ
スタ４４が導通することにより、ダイオード接続の第５
のＭＯＳトランジスタ４５に電流が流れる。

【００８８】第５のＭＯＳトランジスタ４５のゲート端
子には、ソース端子が接地電位に接続された第６、第７
のＭＯＳトランジスタ４６、４７のゲート端子が接続さ
れており、第５〜第７のＭＯＳトランジスタ４５〜４７
によってカレントミラー回路が構成されている。

【００８９】第６、第７のＭＯＳトランジスタ４６、４
７のドレイン端子は、それぞれ第２のＭＯＳトランジス
タ４２のソース端子と第１のダイオード素子６１のカソ
ード端子に接続されている。

【００９０】ダイオード構成の第５のＭＯＳトランジス
タ４５に電流が流れることにより、第６、第７のＭＯＳ
トランジスタ４６、４７にも各トランジスタの電流駆動
能力に応じて電流が流れ、第６、第７のＭＯＳトランジ
スタ４６、４７が、第２のＭＯＳトランジスタ４２と第
１のダイオード素子６１に流れる電流をそれぞれ吸い込
むと、第１、第３のＭＯＳトランジスタ４１、４３のゲ
ート端子の電位が低下する。

【００９１】その結果、第１、第３のＭＯＳトランジス
タ４１、４３に流れる電流が減少し、補助コンデンサ３
２に供給される電流が減少する。

【００９２】この状態でも、補助コンデンサ３２は、一
次電圧源１１から、始動回路１６を介して充電電流が供
給され続けており、補助コンデンサ３２の正電圧側の端
子の電圧は上昇し続けている。

【００９３】補助コンデンサ３２の正電圧側の端子は始
動電圧比較器５３の一方の入力端子に接続されており、
この始動電圧比較器５３の他方の入力端子には、始動電
圧生成回路５４が出力する一定電圧が入力されている。

【００９４】始動電圧比較器５３と始動電圧生成回路５
４は、補助コンデンサ３２の充電電圧で動作するように
構成されており、補助コンデンサ３２が５Ｖ程度に充電
されると動作を開始し、始動電圧比較器５３は、補助コ
ンデンサ３２の正電圧側の端子を分圧器７９で分圧した
電圧と、始動電圧生成回路５４が出力する一定電圧とを
比較し始める。補助コンデンサ３２の充電電圧が１４Ｖ
程度まで上昇し、分圧器７９から始動電圧比較器５３に
出力する電圧が始動電圧生成回路５４が出力する一定電
圧を超えると、制御回路１５にハイ信号を出力する。

【００９５】始動電圧比較器５３は、ヒステリシスを有
しており、一旦ハイ信号を出力すると、補助コンデンサ
３２の電圧が始動電圧生成回路５４の出力電圧を少し下
回った程度では、ハイ信号を出力し続けるように構成さ
れている。

【００９６】始動電圧比較器５３の出力端子は制御回路
１５に接続されている。始動電圧比較器５３が出力した
ハイ信号が制御回路１５に入力されると、制御回路１５
は出力トランジスタ１２のスイッチング動作を開始さ
せ、一次巻線２１に断続的に電流を流す。

【００９７】始動電圧比較器５３の出力端子は第８〜第
１０のＭＯＳトランジスタ４８〜５０のゲート端子に接
続されており、それらのゲート端子にも始動電圧比較器
５３が出力したハイ信号が入力される。

【００９８】第８のＭＯＳトランジスタ４８のドレイン
端子は第１のダイオード素子６１のアノード端子に接続
されており、第９、第１０のＭＯＳトランジスタ４９、
５０のドレイン端子は、それぞれ第２、第３のＭＯＳト
ランジスタ４２、４３のゲート端子に接続されている。

【００９９】第８〜第１０のＭＯＳトランジスタ４８〜
５０のソース端子はそれぞれ接地電位に接続されてお
り、第８〜第１０のＭＯＳトランジスタ４８〜５０のゲ
ート端子にハイ信号が入力され、第８〜第１０のＭＯＳ
トランジスタ４８〜５０が導通すると、第１のダイオー
ド素子６１のアノード端子と、第２、第３のＭＯＳトラ
ンジスタ４２、４３のゲート端子は接地電位に接続され
る。

【０１００】この状態では、第１の抵抗素子７１を流れ
る電流は第８のＭＯＳトランジスタ４８に全部流れ、ま
た、第２、第３のＭＯＳトランジスタ４２、４３は完全
に遮断するため、始動回路１６の動作は停止し、一次電
圧源１１から補助コンデンサ３２に供給される充電電流
は停止する。この状態では、補助コンデンサ３２は出力
トランジスタ１２のスイッチング動作に伴って補助巻線
２３に誘起された電圧で充電される。

【０１０１】二次巻線２２と補助巻線２３には、出力ト
ランジスタ１２が導通状態から遮断状態に移行する場合
に電圧が誘起されるが、二次巻線２２の両端に現れる電
圧と補助巻線２３の両端に現れる電圧の比は、二次巻線
２２の巻数と補助巻線２３の巻数の比に比例する。

【０１０２】二次巻線２２に現れる電圧は、出力端子３
８と接地端子３９の間の電圧に略等しく、その大きさは
一定であるから、補助巻線２３に現れる電圧も略一定値
になる。従って、出力トランジスタ１２のスイッチング
動作中には、補助コンデンサ３２の電圧は一定に維持さ
れる。

【０１０３】他方、二次巻線２２と補助巻線２３には、
それぞれ主コンデンサ３４と補助コンデンサ３２とが別
個に接続されているので、負荷２５の変動により、出力
電流が急変して出力端子３８と接地端子３９の間の電圧
が急変しても、補助コンデンサ３２の電圧は急変せず、
制御回路１５等の一次側の回路は安定して動作するよう
になっている。

【０１０４】なお、第３のＭＯＳトランジスタ４３のド
レイン端子は出力トランジスタ１２のドレイン端子に接
続されており、ソース端子は補助コンデンサの正電圧側
の端子に接続されている。出力トランジスタ１２が導通
するときには、補助コンデンサ３２は充電されており、
出力トランジスタ１２の導通によって、そのドレイン端
子の電位が略接地電位に等しくなると、第３のＭＯＳト
ランジスタ４３のソース端子の電圧の方がドレイン端子
の電圧よりも高くなる。

【０１０５】第３のＭＯＳトランジスタ４３は、バック
ゲート端子(チャネルが形成されるｐ型拡散層に接続さ
れた端子)とソース端子とはショートしておらず、バッ
クゲート端子は接地電位に接続されている。従って、第
３のＭＯＳトランジスタ４３には、寄生ダイオードは生
じておらず、ソース端子の電位がドレイン端子の電位よ
りも高くなっても、ゲート端子の電圧が低ければ、第３
のＭＯＳトランジスタ４３は遮断状態にあり、ソース端
子からドレイン端子に向けて電流が流れることはない。

【０１０６】また、第４のＭＯＳトランジスタ４４はｐ
チャネルＭＯＳトランジスタであり、第３のＭＯＳトラ
ンジスタ４３が遮断状態にあれば、第４のＭＯＳトラン
ジスタ４４のゲート端子の電圧はソース端子の電圧と等
しくなるから遮断状態にあり、結局、補助コンデンサ３
２の電荷が始動回路１６によって放電されることはな
い。

【０１０７】また、第３のＭＯＳトランジスタ４３が完
全に遮断することにより、ダイオード接続された第５の
ＭＯＳトランジスタ４５には電流が流れなくなるため、
第６、第７のＭＯＳトランジスタ４６、４７のゲート端
子には電圧が印加されなくなり、電流は流れなくなる。

【０１０８】次に、出力トランジスタ１２の過電流保護
について説明する。過電流保護回路１７は、タイミング
制御回路１８と、上限電圧比較器６４と、基準電圧回路
６５と、第１１のＭＯＳトランジスタ５１とを有してい
る。この第１１のＭＯＳトランジスタ５１は、後述する
ように、制御回路１５が動作を開始する前に、上限電圧
比較器６４へ一次電圧源１１が出力する高電圧が印加さ
れないようにする保護トランジスタである。

【０１０９】タイミング制御回路１８内には、遅延回路
７４と、第２のダイオード素子６２と、第１２のＭＯＳ
トランジスタ５２と、ＡＮＤ素子７７と、インバータ素
子７８とが設けられている。

【０１１０】遅延回路７４の入力端子は、出力トランジ
スタ１２のゲート端子に接続されており、出力端子は第
２のダイオード素子６２のアノード端子に接続されてい
る。制御回路１５が動作し、出力トランジスタ１２のゲ
ート端子に、出力トランジスタ１２を導通させるゲート
信号、即ちハイ信号が印加されると、そのハイ信号は遅
延回路７４によって所定時間遅延された後、第２のダイ
オード素子６２のアノード端子に印加される。

【０１１１】第２のダイオード素子６２のカソード端子
は、始動回路１６内の第１のＭＯＳトランジスタ(切換
トランジスタ)４１のゲート端子及び第１のダイオード
素子６１のカソード端子に接続されている。

【０１１２】遅延回路７４から遅れて出力されたハイ信
号は、第１のダイオード素子６１のカソード端子と第１
のＭＯＳトランジスタ４１のゲート端子に入力される。

【０１１３】第１のダイオード素子６１のアノード端子
は、導通状態にある第８のＭＯＳトランジスタ４８によ
って接地電位に接続されており、カソード端子に入力さ
れたハイ信号によって逆バイアスされ、他方、第１のＭ
ＯＳトランジスタ４１は、ゲート端子に入力されたハイ
信号によって遮断状態から導通状態に転じる。

【０１１４】第１のＭＯＳトランジスタ４１のソース端
子には、上述した第２のＭＯＳトランジスタ４２のドレ
イン端子の他、第１１のＭＯＳトランジスタ(保護トラ
ンジスタ)５１のドレイン端子が接続されている。

【０１１５】第１１のＭＯＳトランジスタ５１のソース
端子は上限電圧比較器６４の一方の入力端子に接続され
ており、ゲート端子は、始動電圧比較器５３の出力端子
に接続されている。始動電圧比較器５３からはハイ信号
が出力されているから、第１１のＭＯＳトランジスタ５
１は導通可能な状態になっている。

【０１１６】遅延回路７４から遅延して出力されたハイ
信号により、第１のＭＯＳトランジスタ４１が導通する
と、第１１のＭＯＳトランジスタ５１のドレイン端子
は、第１のＭＯＳトランジスタ４１を介して出力トラン
ジスタ１２のドレイン端子に接続され、第１１のＭＯＳ
トランジスタ５１は導通する。その結果、上限電圧比較
器６４の一方の入力端子は、第１、第１１のＭＯＳトラ
ンジスタ４１、５１を介して出力トランジスタ１２のド
レイン端子に接続される。

【０１１７】第１のＭＯＳトランジスタ４１が導通する
ときには、出力トランジスタ１２は既に導通しており、
上限電圧比較器６４の一方の入力端子には、出力トラン
ジスタ１２の内部抵抗と、流れる電流に応じた導通電圧
が入力される。出力トランジスタ１２の内部抵抗を
Ｒ_on、流れる電流をＩ_dとすると、導通電圧Ｖ_onは、 Ｖ_on ＝ Ｒ_on×Ｉ_d である。

【０１１８】出力トランジスタ１２のゲート端子に十分
大きな電圧が印加された状態で、出力トランジスタ１２
が導通しいる場合はＲ_onは略一定値であり、導通電圧Ｖ
_onは流れる電流Ｉ_dの大きさに比例する。

【０１１９】上限電圧比較器６４の他方の入力端子は、
基準電圧回路６５の出力端子に接続されており、出力端
子は制御回路１５に接続されている。

【０１２０】上限電圧比較器６４は、出力トランジスタ
１２の導通電圧Ｖ_onと、基準電圧回路６５が出力する一
定電圧とを比較し、比較結果を制御回路１５に出力す
る。

【０１２１】制御回路１５は、上限電圧比較器６４から
入力された比較結果から、出力トランジスタ１２の導通
抵抗Ｖ_onを監視し、導通抵抗Ｖ_onが基準電圧回路６５が
出力する一定電圧よりも大きくなったことを検出する
と、出力トランジスタ１２に過電流が流れていると判断
し、出力トランジスタ１２のゲート端子にロー信号を入
力し、出力トランジスタ１２にスイッチング動作をさせ
る制御回路１５内部の回路の出力信号にかかわらず、出
力トランジスタ１２を強制的に遮断させる。

【０１２２】そのロー信号は、遅延回路７４に入力さ
れ、遅延されることなく、直ちに第２のダイオード素子
６２のアノード端子に出力される。その結果、第１のＭ
ＯＳトランジスタ４１のゲート端子にはハイ信号が入力
されなくなり、第１のＭＯＳトランジスタ４１は、出力
トランジスタ１２の強制的な遮断に伴って、導通状態が
取り消される。但し、第２のダイオード６２は、遅延回
路７４から出力されるロー信号を伝達できないため、第
１のＭＯＳトランジスタ４１は、下記回路で遮断され
る。

【０１２３】第１のＭＯＳトランジスタ４１を遮断させ
る回路を説明すると、先ず、遅延回路７４の出力端子
は、第２のダイオード素子６２のアノード端子の他、イ
ンバータ素子７８を介してＡＮＤ素子７７の一方の入力
端子に接続されている。出力トランジスタ１２を強制的
に遮断させたロー信号はインバータ素子７８で反転さ
れ、ハイ信号となって、ＡＮＤ素子７７の一方の入力端
子に入力される。

【０１２４】ＡＮＤ素子７７の他方の入力端子は、始動
電圧比較器５３の出力端子に接続されている。制御回路
１５が始動した後は、始動電圧比較器５３の出力端子か
らハイ信号が出力されているから、インバータ素子７８
からハイ信号が入力されると、ＡＮＤ素子７７の出力端
子からハイ信号が出力される。

【０１２５】ＡＮＤ素子７７の出力端子は、第１２のＭ
ＯＳトランジスタ５２のゲート端子に接続されている。
この第１２のＭＯＳトランジスタ５２のソース端子は接
地電位に接続されており、ドレイン端子は、第１のＭＯ
Ｓトランジスタ４１のゲート端子に接続されている。

【０１２６】ＡＮＤ素子７７からハイ信号が出力される
と、第１２のＭＯＳトランジスタ５２は導通し、第１の
ＭＯＳトランジスタ４１のゲート端子を接地電位に接続
し、第１のＭＯＳトランジスタ４１を遮断させる。

【０１２７】上記のように、過電流保護回路１７が出力
トランジスタ１２を強制的に遮断させる場合だけではな
く、出力トランジスタ１２が通常のスイッチング動作を
している場合も、制御回路１５が、出力トランジスタ１
２を遮断させるロー信号を出力すると、そのロー信号
は、遅延回路７４と、インバータ素子７８と、ＡＮＤ素
子７７を介して反転して伝達され、第１２のＭＯＳトラ
ンジスタ５２を導通させる。その結果、制御回路１５が
ロー信号を出力すると、第１のＭＯＳトランジスタ４１
のゲート端子の電圧は接地電位に接続され、第１のＭＯ
Ｓトランジスタ４１は遮断される。

【０１２８】制御回路１５から出力されたロー信号によ
り、出力トランジスタ１２が導通状態から遮断状態に転
じる時間よりも、第１のＭＯＳトランジスタ４１が導通
状態から遮断状態に転じる時間が短くなっており、その
ため、出力トランジスタ１２が遮断してそのドレイン端
子に高電圧が現れるときよりも速く、第１のＭＯＳトラ
ンジスタ４１が遮断する。

【０１２９】従って、第１のＭＯＳトランジスタ４１の
ドレイン端子に高電圧が印加されるときには、第１のＭ
ＯＳトランジスタ４１は遮断しており、上限電圧比較器
６４は、出力トランジスタ１２のドレイン端子から切り
離され、出力トランジスタ１２に印加される高電圧は、
上限電圧比較器６４の入力端子に印加されないようにな
っている。

【０１３０】なお、第１、第３、第８のＭＯＳトランジ
スタ４１、４３、４８は高耐圧構造になっているので、
第１、第３、第８のＭＯＳトランジスタ４１、４３、４
８が遮断した状態で、そのドレイン端子とソース端子の
間に高電圧が印加されても降伏したり、破壊しないよう
になっている。

【０１３１】図２は、以上の動作を説明するためのタイ
ミングチャートであり、時刻ｔ₁で一次電圧源１１の電
圧が上昇し、時刻ｔ₂で、始動電圧比較器５３がハイ信
号を出力している。時刻ｔ₁〜ｔ₂の間は、補助コンデン
サ３２は、始動回路１６によって充電されている。

【０１３２】時刻ｔ₂を経過すると、出力トランジスタ
１２はスイッチング動作を開始し、補助コンデンサ３２
は、補助巻線２３に誘起された電圧で充電される。出力
トランジスタ１２がスイッチング動作をしている間、第
１のＭＯＳトランジスタ(切換トランジスタ)４１のゲー
ト端子には、出力トランジスタ１２のゲート端子に入力
されるゲート信号と同極性の信号が同期して入力されて
いる。第１２のＭＯＳトランジスタ５２のゲート端子に
は、出力トランジスタ１２のゲート信号とは逆極性の信
号が印加されている。

【０１３３】出力トランジスタ１２がスイッチング動作
をしている時刻ｔ₂〜ｔ₃の間の、出力トランジスタ１２
へ入力されるゲート信号と、遅延回路７４から出力され
る信号のタイミングを図３に示す。

【０１３４】ゲート信号は出力トランジスタ１２を導通
させるハイ信号Ｖ_onと、遮断させるロー信号Ｖ_offで構
成されており、遅延回路７４は、ハイ信号Ｖ_onを、遅れ
時間Δｔだけ遅れて出力し、ロー信号Ｖ_offは遅延させ
ずに出力している。

【０１３５】遅れ時間Δｔは、出力トランジスタ１２が
遮断状態から導通状態に切り替わるまでの遷移時間より
も長く設定されており、その結果、第１のＭＯＳトラン
ジスタ(切換トランジスタ)４１は、出力トランジスタ１
２が完全に導通した後に導通するので、上限電圧比較器
６４が、誤って遷移状態の出力トランジスタ１２のドレ
イン電圧と定電流回路６５の出力電圧を比較しないよう
になっている。

【０１３６】また、ゲート信号がハイ信号Ｖ_onからロー
信号Ｖ_offに切り替わるときには、遅延回路７４は、ロ
ー信号Ｖ_offを遅延させずに出力している。その結果、
第１のＭＯＳトランジスタ４１は、出力トランジスタ１
２の導通状態から遮断状態への切り替わりの初期に完全
に遮断するため、出力トランジスタ１２が導通状態から
遮断状態に切り替わるときの出力トランジスタ１２のド
レイン電圧が、上限電圧比較器６４に印加されないよう
になっている。

【０１３７】以上は、出力トランジスタがｎチャネルＭ
ＯＳトランジスタであったが、ｐチャネルＭＯＳトラン
ジスタ、バイポーラトランジスタ、ＩＧＢＴその他の３
端子半導体スイッチ装置を用いることができる。

【０１３８】また、第１のＭＯＳトランジスタ(切換ト
ランジスタ)４１や第１１のＭＯＳトランジスタ(保護ト
ランジスタ)５１や、始動回路１６内の他のＭＯＳトラ
ンジスタは、バイポーラトランジスタを用いることもで
きる。

【０１３９】また、以上は二次電圧源を得るために、一
次巻線２１に磁気結合された補助巻線２３と、補助巻線
２３に誘起された電圧を整流平滑する補助整流平滑回路
２６とを設けたが、主整流平滑回路２４を二次電圧源と
して電源回路２を動作させてもよい。この場合、始動回
路１６によって主整流平滑回路２４内の主コンデンサ３
４が充電される。

【０１４０】上記第１例の電源回路２では、始動電圧比
較器５３の出力信号によって第９、第１０のＭＯＳトラ
ンジスタ４９、５０が導通し、また、第２のＭＯＳトラ
ンジスタ４２が遮断し、それによって第３のＭＯＳトラ
ンジスタ(電流供給トランジスタ)４３を遮断させ、一次
電圧源１１から補助コンデンサ３２への充電を終了させ
ていたが、本発明はそれに限定されるものではない。

【０１４１】図１の符号８１は、第２、第９、第１０の
ＭＯＳトランジスタ４２、４９、５０と第２の抵抗素子
７２とで構成された遮断回路であり、この遮断回路８１
が第３のＭＯＳトランジスタ４３を遮断させている。

【０１４２】図５に示した本発明の第２例の電源回路３
は、その遮断回路８１に替え、符号８２で示す遮断回路
を有しており、他の構成は図１の電源回路２と同じ構成
である。

【０１４３】図５の遮断回路８２は、第９、第１０のＭ
ＯＳトランジスタ６９、７０と、第３のダイオード素子
６７と、第４の抵抗素子６８とを有している。

【０１４４】第９のＭＯＳトランジスタ６９はｎチャネ
ルＭＯＳトランジスタで構成されており、第１０のＭＯ
Ｓトランジスタ７０はｐチャネルＭＯＳトランジスタで
構成されている。

【０１４５】第３のＭＯＳトランジスタ４３のゲート端
子は第１のＭＯＳトランジスタ(切り換えトランジスタ)
４１のソース端子に接続されており、ドレイン端子は、
第３のダイオード素子６７のアノード端子に接続されて
いる。

【０１４６】第３のダイオード素子６７のカソード端子
は、第４のＭＯＳトランジスタ４４のソース端子に接続
されており、そのカソード端子とソース端子が接続され
た部分は、第３の抵抗素子７３を介して、補助コンデン
サ３２の高電圧側の端子に接続されている。

【０１４７】第９のＭＯＳトランジスタ６９のドレイン
端子は、第４の抵抗素子６８を介し第３のＭＯＳトラン
ジスタ４３のゲート端子に接続されており、また、第１
０のＭＯＳトランジスタ７０のソース端子と第６のＭＯ
Ｓトランジスタ４６のドレイン端子は、第３のＭＯＳト
ランジスタ４３のゲート端子に直結されている。また、
第１０のＭＯＳトランジスタ７０のドレイン端子は、第
３のダイオード素子６７のアノード端子に接続されてい
る。

【０１４８】第９のＭＯＳトランジスタ６９のゲート端
子は始動電圧比較器５３の出力端子に接続されており、
始動電圧比較器５３の出力信号は、第９のＭＯＳトラン
ジスタ６９のゲート端子に入力されるようになってい
る。

【０１４９】第９のＭＯＳトランジスタ６９のソース端
子は接地電位に接続されており、補助コンデンサ３２の
充電電圧が１４Ｖ程度まで上昇し、始動電圧比較器５３
がハイ信号を出力すると、第９のＭＯＳトランジスタ６
９のドレイン端子の電圧はローになる。

【０１５０】第１０のＭＯＳトランジスタ７０のゲート
端子は、第９のＭＯＳトランジスタ６９のドレイン端子
に接続されており、第９のＭＯＳトランジスタ６９のド
レイン端子がローになると、第１０のＭＯＳトランジス
タ７０は導通するようになっている。

【０１５１】上記構成により、始動時に、第１０のＭＯ
Ｓトランジスタ７０が遮断している状態で、第３のＭＯ
Ｓトランジスタ４３に電流が流れると、その電流は、第
３のダイオード素子６７と第３の抵抗素子７３を通っ
て、補助コンデンサ３２を充電する。そして、補助コン
デンサ３２が充電され、始動電圧比較器５３からハイ信
号が出力されると、第９、第１０のＭＯＳトランジスタ
６９、７０が導通する。

【０１５２】第１０のＭＯＳトランジスタ７０が導通す
ることにより、第３のＭＯＳトランジスタ４３のゲート
端子とソース端子が短絡し、第３のＭＯＳトランジスタ
４３は遮断する。

【０１５３】第３のＭＯＳトランジスタ４３が遮断する
と、出力トランジスタ１２がスイッチング動作を開始す
る。第３のＭＯＳトランジスタ４３の遮断後、出力トラ
ンジスタ１２が遮断している状態では、第３のＭＯＳト
ランジスタ４３のドレイン端子に高電圧が印加され、ゲ
ート端子とソース端子には、略接地電位の電圧が印加さ
れる。

【０１５４】補助コンデンサ３２の充電電圧は少なくと
も接地電位よりも高いため、第３のダイオード素子６７
は逆バイアス状態に置かれる。この状態では、第４のＭ
ＯＳトランジスタ４４も遮断しているため、補助コンデ
ンサ３２は、第３のダイオード素子６７と第４のＭＯＳ
トランジスタ４４によって始動回路１６から切り離され
る。

【０１５５】他方、出力トランジスタ１２が導通した状
態では、第３のＭＯＳトランジスタ４３のドレイン端
子、ゲート端子、ソース端子は略同じ電圧になり、第３
のＭＯＳトランジスタ４３は遮断する。この状態では、
第３の抵抗素子６７は逆バイアスされるので、第３のＭ
ＯＳトランジスタ４３は、補助コンデンサ３２から切り
離される。

【０１５６】従って、上限電圧比較器６４に入力される
出力トランジスタ１２のドレイン端子の電圧には、補助
コンデンサ３２の充電電圧の影響はない。

【０１５７】出力トランジスタ１２が導通状態にあり、
第１、第１１のＭＯＳトランジスタ４１、５１が導通す
ると、出力トランジスタ１２のドレイン端子は、上限電
圧比較器６４の入力端子に接続されると共に、第８の抵
抗素子６８を介して接地電位に接続される。

【０１５８】但し、この第８の抵抗素子６８と、上記第
１例の電源回路５の第２の抵抗素子７２と、後述する電
源回路７の第５の抵抗素子９５の抵抗値は大きく、第
１、第１１のＭＯＳトランジスタ４１、５１の導通抵抗
は小さいので、上限電圧比較器６４には、出力トランジ
スタ１２のドレイン端子の電圧が入力されるとしても誤
差は非常に小さい。

【０１５９】次に、図６に、本発明の第３例の電源回路
４を示す。この電源回路４は、遮断回路８３が、上記第
１、第２例の遮断回路８１、８２とは異なるが、他の構
成は同一である。

【０１６０】この遮断回路８３は、第２、第９、第１
０、第１３のＭＯＳトランジスタ８２、８９、９０、９
３と、第５、第６の抵抗素子９５、９６とを有してい
る。

【０１６１】第２のＭＯＳトランジスタ８２はｐチャネ
ルＭＯＳトランジスタで構成されており、第９、第１
０、第１３のＭＯＳトランジスタ８９、９０、９３はｎ
チャネルＭＯＳトランジスタで構成されている。

【０１６２】第２のＭＯＳトランジスタ８２のソース端
子は、第１のＭＯＳトランジスタ４１のソース端子と第
１１のＭＯＳトランジスタ５１のドレイン端子とが接続
された部分に接続されており、また、その第２のＭＯＳ
トランジスタ８２のドレイン端子は第３のＭＯＳトラン
ジスタ４３のゲート端子に接続されている。

【０１６３】第１３のＭＯＳトランジスタ９３のドレイ
ン端子は、第５の抵抗９５を介して、第２のＭＯＳトラ
ンジスタ８２のソース端子に接続されており、第９のＭ
ＯＳトランジスタ８９のドレイン端子は、第２のＭＯＳ
トランジスタ８２のゲート端子に接続されている。

【０１６４】また、第１３のＭＯＳトランジスタ９３の
ゲート端子は始動電圧比較器５３の出力端子に接続され
ており、第９のＭＯＳトランジスタ８９のゲート端子
は、第１３のＭＯＳトランジスタ９３のドレイン端子に
接続されている。

【０１６５】第９、第１０、第１３の各ＭＯＳトランジ
スタ８９、９０、９３のソース端子は接地電位に接続さ
れており、補助コンデンサ３２への充電開始時には、始
動電圧比較器５３からロー信号が出力され、第１３のＭ
ＯＳトランジスタ９３が遮断状態に置かれる。

【０１６６】このとき、第１のＭＯＳトランジスタ４１
は導通状態にあり、第２のＭＯＳトランジスタ８２のソ
ース端子には、直流電圧源１１から電圧が印加されるか
ら、第９のＭＯＳトランジスタ８９のゲート端子には、
第５の抵抗素子９５を介してゲート電圧が印加されてい
る。従って、第９のＭＯＳトランジスタ８９は導通して
おり、その結果、第２のＭＯＳトランジスタ８２のゲー
ト端子は接地電位に置かれる。

【０１６７】第２のＭＯＳトランジスタ８２はｐチャネ
ルＭＯＳトランジスタであるから、ゲート端子が接地電
位に置かれると導通し、直流電圧源１１より第３のＭＯ
Ｓトランジスタ４３のゲート端子にゲート電圧が印加さ
れる。

【０１６８】従って、第３のＭＯＳトランジスタ４３は
導通し、補助コンデンサ３２は、第３のＭＯＳトランジ
スタ４３を流れる電流によって充電される。

【０１６９】次に、補助コンデンサ３２の充電電圧が上
昇し、始動電圧比較器５３の出力信号がロー信号からハ
イ信号に変わると、第１３のＭＯＳトランジスタ９３が
導通し、それに応じて、第９のＭＯＳトランジスタ８９
が遮断し、第２のＭＯＳトランジスタ８２が遮断し、第
３のＭＯＳトランジスタ４３が遮断する。その結果、補
助コンデンサ３２への充電電流は停止する。

【０１７０】上記第２、第３例の電源回路３、４におい
ても、出力トランジスタ１２がスイッチング動作を開始
した後は、第１のＭＯＳトランジスタ４１のソース端子
は補助コンデンサ３２から切り離されるから、補助コン
デンサ３２の充電電圧が、上限電圧比較器６４の入力電
圧に影響を与えることはない。

【０１７１】

【発明の効果】電流検出抵抗に出力トランジスタに流れ
る電流を流さなくても出力トランジスタを保護できるの
で、高効率である。従来の電源装置では、電流検出抵抗
外付けするために、パワーグラウンド端子とは別に出力
トランジスタのソース端子の外部端子を設けていたが、
パワーグランド端子とソース端子とを１個の外部端子に
することができる。

【図面の簡単な説明】

【図１】本発明の第１例の電源回路とその電源回路を有
する電源装置を説明するための回路ブロック図

【図２】その電源回路の動作を説明するためのタイミン
グチャート(１)

【図３】その電源回路の動作を説明するためのタイミン
グチャート(２)

【図４】従来技術の電源装置を説明するための回路ブロ
ック図

【図５】本発明の第２例の電源回路とその電源回路を有
する電源装置を説明するための回路ブロック図

【図６】本発明の第３例の電源回路とその電源回路を有
する電源装置を説明するための回路ブロック図

【符号の説明】

２〜４……電源回路 ５〜７……電源装置 １２……出力トランジスタ １５……制御回路 １７……始動回路 １８……タイミング制御回路 ２１……一次巻線 ２２……二次巻線 ２３……補助巻線 ２４……主整流平滑回路 ２５……負荷 ２６……補助整流平滑回路 ２８……接続点 ４１……切換トランジスタ ４３……電流供給トランジスタ(第３のＭＯＳトランジ
スタ) ５１……保護トランジスタ ６４……上限電圧比較器 ６５……基準電圧回路

───────────────────────────────────────────────────── フロントページの続き (72)発明者 林 正明 埼玉県飯能市南町10番13号 新電元工業株 式会社飯能工場内 (72)発明者 前田 秀典 埼玉県飯能市南町10番13号 新電元工業株 式会社飯能工場内 Ｆターム(参考） 5H730 AA20 BB23 DD28 EE07 FD01 FG05 VV03 XC14 XX15

Claims (12)

【特許請求の範囲】
1. 【請求項１】２個の出力端子と１個の制御端子を有し、
   一方の出力端子を接続点として一次巻線の一端が接続さ
   れ、前記一次巻線の他端に一次電圧源が接続されるよう
   に構成された出力トランジスタと、 二次電圧源から供給される電力によって動作し、前記制
   御端子の電圧を制御し、前記出力トランジスタにスイッ
   チング動作をさせ、前記一次巻線に断続的に電流を流す
   制御回路と、 前記接続点と前記二次電圧源とに接続され、前記一次電
   圧源から前記接続点に印加される電圧によって前記二次
   電圧源に充電電流を供給する始動回路と、 略一定電圧を出力する基準電圧回路と、 前記接続点の電圧と前記基準電圧回路の出力電圧とが入
   力され、両方の電圧を比較して比較結果を前記制御回路
   に出力する上限電圧比較器とを有し、 前記比較結果が、前記接続点の電圧の方が、前記基準電
   圧回路の出力電圧よりも高いことを示していた場合に、
   前記制御回路は前記出力トランジスタを強制的に遮断さ
   せるように構成された電源回路であって、 前記上限電圧比較器と前記接続点の間には、導通すると
   前記上限電圧比較器と前記接続点とを接続する切換トラ
   ンジスタが挿入され、 前記切換トランジスタには、前記出力トランジスタの制
   御端子に入力される信号が入力され、 前記切換トランジスタは、前記出力トランジスタが導通
   するときに導通するように構成された電源回路。
2. 【請求項２】前記出力トランジスタの制御端子と前記切
   換トランジスタの制御端子の間には遅延回路が設けら
   れ、前記出力トランジスタを導通させるゲート信号は、
   前記切換トランジスタに遅れて伝達され、前記切換トラ
   ンジスタは前記出力トランジスタに遅れて導通される請
   求項１記載の電源回路。
3. 【請求項３】前記切換トランジスタと前記上限電圧比較
   器の間には、導通すると前記切換トランジスタと前記上
   限電圧比較器とを接続する保護トランジスタが挿入さ
   れ、前記制御回路が始動する前は前記保護トランジスタ
   は遮断状態に置かれる請求項１又は請求項２のいずれか
   １項記載の電源回路。
4. 【請求項４】前記充電電流が前記二次電圧源に供給され
   る経路には、電流供給トランジスタが挿入され、 該電流供給トランジスタは、前記保護トランジスタが遮
   断している状態で、前記切換トランジスタが導通すると
   導通し、前記充電電流を前記二次電圧源に供給するよう
   に構成された請求項１乃至請求項３のいずれか１項記載
   の電源回路。
5. 【請求項５】前記電流供給トランジスタは、前記出力ト
   ランジスタが前記スイッチング動作を開始した後は遮断
   するように構成された請求項４記載の電源回路。
6. 【請求項６】前記電流供給トランジスタの制御端子には
   トランジスタが接続され、該トランジスタの導通と遮断
   を切り換えることで、前記電流供給トランジスタの導通
   と遮断を切り換える請求項４又は請求項５のいずれか１
   項記載の電源回路。
7. 【請求項７】２個の出力端子と１個の制御端子を有する
   出力トランジスタと、 前記出力トランジスタの一方の出力端子を接続点とし、
   一端が前記接続点に接続され、他端が一次電圧源に接続
   された一次巻線と、 前記制御端子の電圧を制御し、前記出力トランジスタに
   スイッチング動作をさせ、前記一次巻線に断続的に電流
   を流す制御回路と、 前記一次巻線とそれぞれ磁気結合された二次巻線と補助
   巻線と、 前記出力トランジスタの前記スイッチング動作により、
   前記二次巻線と前記補助巻線に誘起された電圧をそれぞ
   れ整流平滑し、負荷と前記制御回路にそれぞれ電力を供
   給する主整流平滑回路と補助整流平滑回路と、 前記接続点と前記補助整流平滑回路とに接続され、前記
   一次電圧源から前記接続点に印加される電圧によって前
   記補助整流平滑回路に充電電流を供給して前記補助整流
   平滑回路内の補助コンデンサを充電し、該補助コンデン
   サに生じた電圧によって前記制御回路を始動させる始動
   回路と、 略一定電圧を出力する基準電圧回路と、 前記接続点の電圧と前記基準電圧回路の出力電圧とが入
   力され、両方の電圧を比較して比較結果を前記制御回路
   に出力する上限電圧比較器とを有し、 前記比較結果が、前記接続点の電圧の方が、前記基準電
   圧回路の出力電圧よりも高いことを示していた場合に、
   前記制御回路は前記出力トランジスタを強制的に遮断さ
   せるように構成された電源装置であって、 前記上限電圧比較器と前記接続点の間には、導通すると
   前記上限電圧比較器と前記接続点とを接続する切換トラ
   ンジスタが挿入され、 前記切換トランジスタの制御端子には、前記出力トラン
   ジスタの制御端子に入力される信号が入力され、 前記切換トランジスタは、前記出力トランジスタが導通
   するときに導通するように構成された電源装置。
8. 【請求項８】前記出力トランジスタの制御端子と前記切
   換トランジスタの制御端子間には遅延回路が設けられ、
   前記出力トランジスタを導通させるゲート信号は、前記
   切換トランジスタに遅れて伝達され、前記切換トランジ
   スタは前記出力トランジスタに遅れて導通される請求項
   ７記載の電源装置。
9. 【請求項９】前記切換トランジスタと前記上限電圧比較
   器の間には、導通すると前記切換トランジスタと前記上
   限電圧比較器とを接続する保護トランジスタが挿入さ
   れ、前記制御回路が始動する前は前記保護トランジスタ
   は遮断状態に置かれる請求項７又は請求項８のいずれか
   １項記載の電源装置。
10. 【請求項１０】前記充電電流が前記補助コンデンサに供
    給される経路には、電流供給トランジスタが挿入され、 該電流供給トランジスタは、前記保護トランジスタが遮
    断している状態で、前記切換トランジスタが導通すると
    導通し、前記充電電流を前記補助整流平滑回路に供給す
    るように構成された請求項７乃至請求項９のいずれか１
    項記載の電源装置。
11. 【請求項１１】前記電流供給トランジスタは、前記出力
    トランジスタが前記スイッチング動作を開始した後は遮
    断するように構成された請求項１０記載の電源装置。
12. 【請求項１２】前記電流供給トランジスタの制御端子に
    はトランジスタが接続され、該トランジスタの導通と遮
    断を切り換えることで、前記電流供給トランジスタの導
    通と遮断を切り換える請求項１０又は請求項１１のいず
    れか１項記載の電源装置。