JP2002202962A - マイクロコンピュータ - Google Patents

Abstract

(57)【要約】 【課題】 マイクロコンピュータが実行する制御処理に
影響を与えることなく実行することができるようにす
る。 【解決手段】 マイクロコンピュータ１においては、切
替制御部２７からＣＰＵ１１に対して動作クロックの切
替完了を示す報知信号が出力される。このため、ＣＰＵ
１１は、周波数切替指令を発生した時点から実際に周波
数が切り替わった時点まで切替前の周波数の動作クロッ
クが入力されている事実と、その間切替前の動作クロッ
クを用いてＦＲＣ３１がカウントしたカウント数を把握
することができる。このため、このカウント数を用いて
既に設定されたＯＣＲ３３の値を補正することができ、
それにより、ＣＰＵ１１の制御タイミングのずれを補正
することができる。この結果、マイコン１による制御を
動作遅れなく、安定して実行することができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、マイクロコンピュ
ータに関し、詳しくは処理負荷に応じて動作クロックを
切り替えて動作するマイクロコンピュータに関する。

【０００２】

【従来の技術】従来より、マイクロコンピュータ（以下
単に「マイコン」という）の消費電力を低減するため
に、マイコンの動作クロックを、マイコンの処理負荷に
応じて切り替える方法がとられている。すなわち、この
ようなマイコンでは、低負荷時には消費電流の小さい低
速の動作クロック（以下「低速クロック」ともいう）で
動作し、高負荷時には消費電流の比較的大きい高速の動
作クロック（以下「高速クロック」ともいう）に切り替
えて動作することにより、マイコン全体としての消費電
流を抑えている。

【０００３】具体的には、図４に示すように、このよう
なマイコン１０１は、所定のプログラムに従って動作す
るＣＰＵ１１，予め各種の数値やプログラムが書き込ま
れたＲＯＭ１３，及び演算過程の数値やフラグが所定の
領域に書き込まれるＲＡＭ１５等の基本構成、ＣＰＵ１
１へ動作クロックを供給すると共に、ＣＰＵ１１からの
周波数切替指令に応じて動作クロックの周波数を切り替
える動作クロック切替部２０、及びＣＰＵ１１が割込制
御処理を実行する際に用いられるタイマ部３０等を備え
る。

【０００４】動作クロックは、外部発振子５０を振動さ
せて一定周波数Ｆ０の基準クロックを外部発振回路２１
で生成し、この基準クロックを動作クロック切替部２０
で切り替えることにより得ている。そして、この動作ク
ロック切替部２０は、基準クロックをＮ分周する分周回
路２３、この分周回路２３にて分周されたクロックの周
波数（＝Ｆ０／Ｎ）をＭ倍に逓倍する逓倍回路２５、及
びこの逓倍回路２５から出力された一定周波数Ｆ（＝Ｆ
０×Ｍ／Ｎ）の信号を動作クロックとしてＣＰＵ１１に
供給する切替制御部２７から構成される。

【０００５】この動作クロックの周波数Ｆを決定する分
周回路２３の分周値Ｎ及び逓倍回路２５の逓倍値Ｍは、
ＣＰＵ１１からの指令により切り替えられ、これによっ
て、動作クロックの周波数Ｆが、例えばＦ＝１６ＭＨｚ
の高速、或いはＦ＝４ＭＨｚの低速に切り替えられる。
また、分周回路２３又は逓倍回路２５は、ＣＰＵ１１側
からその動作を停止させることにより、動作クロックを
周波数Ｆ＝０の停止状態へと切り替えることもできる。
この周波数の切り替えに際しては、切替制御部２７が分
周回路２３及び逓倍回路２５の動作状態を監視し、これ
らの状態が安定したことを確認してから動作クロックの
切替処理を実行する。

【０００６】また、動作クロック切替部２０において
は、動作クロックの切り替えの際に過渡期（動作クロッ
クが低速クロックと高速クロックとの中間となる時期）
が発生しないように、分周回路２３及び逓倍回路２５が
それぞれ並列した回路構成となっており、低速クロック
（本実施例では４ＭＨｚ）と高速クロック（本実施例で
は１６ＭＨｚ）を予め同時に生成できるように構成され
ている。

【０００７】すなわち、分周回路２３には第１分周回路
２３ａ及び第２分周回路２３ｂが、逓倍回路２５には第
１逓倍回路２５ａ及び第２逓倍回路２５ｂがそれぞれ設
けられている。そして、第１分周回路２３ａと第１逓倍
回路２５ａとにより低速クロックを生成し、第２分周回
路２３ｂと第２逓倍回路２５ｂとにより高速クロックを
生成する。この生成された動作クロックは、切替制御部
２７内の図示しないバッファ（ダブルバッファ）に供給
され、その一方の動作クロックがＣＰＵ１１に供給され
る。そして、ＣＰＵ１１からの周波数切替指令がある
と、切替制御部２７は、両動作クロックの同期をとって
から切替処理をし、指令にかかる他方の動作クロックを
供給すると共に、それまで供給していた動作クロックの
供給を停止する。この切替タイミングは切替制御部２７
側で調整でき、両動作クロックの同期がとれてから瞬時
にして切り替えられるため、動作クロックの切り替えに
際して過渡期を発生させないようにすることができる。

【０００８】タイマ部３０は、動作クロックに基づいて
常時カウントアップされる計時用カウンタとしてのフリ
ーランニングカウンタ（ＦＲＣ）３１、ＦＲＣ３１のカ
ウント値と比較される時間情報としての値がＣＰＵ１１
によってセットされるアウトプットコンペアレジスタ
（ＯＣＲ）３３、及び、ＦＲＣ３１のカウント値とＯＣ
Ｒ３３にセットされた値とを比較し、両値が一致すると
所定のタイマ割込要求を発生する比較器３５を備える。
つまり、ＣＰＵ１１に供給される動作クロックは、分周
回路３７を介して所定分周（通常は固定値）された後、
ＦＲＣ３１にも供給される。

【０００９】

【発明が解決しようとする課題】しかしながら、このよ
うなマイコン１０１においては、マイコン１０１の動作
クロックを低速クロック（例えば４ＭＨｚ）から高速ク
ロック（例えば１６ＭＨｚ）に切り替える際に、上述の
ように切替制御部２７が切り替えの同期をとるための時
間等が必要となる。このため、例えば図５（ａ）に示す
ように、ＣＰＵ１１による周波数切替指令が発生した時
点と当該切替が完了した時点との間に時間遅延が生じ
る。その結果、この動作クロックを分周回路３７にて分
周してＦＲＣ３１に入力されるパルスも同図（ｂ）に示
されるように遅延を生じることになる。

【００１０】すなわち、同図（ｂ）には、ＦＲＣ３１が
分周回路３７から入力されたパルスの立ち下がりに同期
してカウントアップする例が示されているが（同図上段
及び中段）、従来構成においてはＣＰＵ１１が当該時間
遅延を認識することができないため、以下の問題が生じ
た。

【００１１】第１に、従来においては、このような遅延
時間があるにもかかわらず、同図（ｂ）下段に示すよう
に、切替指令時から高速クロックに切り替わったことを
前提としてＯＣＲ３３の値がセットされ、ＦＲＣ３１の
カウント値がこれに一致した時点で所定の割込処理が実
行されていた。このため、実際には同図（ｂ）中段に示
すように、時間遅延によってＦＲＣ３１によるカウント
時刻は設定時刻より遅れることになる（同図（ｂ）では
６カウント分の遅れがある）。その結果、ＦＲＣ３１の
カウント値がＯＣＲ３３の設定時刻に一致して割込処理
が実行される時点が、当初予定した時刻よりも遅れ、特
に迅速な処理や精密な処理が必要な場合にはこれを実行
することができないといった問題があった。

【００１２】第２に、従来においては、このような遅延
時間があるにもかかわらず、切替指令時から高速クロッ
クに切り替わったことを前提として処理が開始されてい
た。このため、高速処理が必要なときに切替前の低速ク
ロックで処理が開始してしまう場合があった。例えば、
周波数切替指令をした後、高速クロックにて処理するこ
とを前提として複数のタスク処理の実行要求が発生した
場合には、低速クロックの状態でこれらのタスク処理の
実行が開始されることになる。そのため、各タスクの処
理速度が遅くなって所定の時間内に処理が終了しないと
いう事態が生じたり、或いは、各タスクが所定の時間に
終了しないためにＣＰＵによる処理の破綻が生じ、マイ
コン１０１による制御処理を安定して実行できなくなる
という問題があった。

【００１３】そして、このような問題に対処するため
に、静的な設計検証（ドキュメント）及び実機試験等に
て上記時間遅延のばらつきを測定し、これらから得られ
るデータを分析することにより当該時間遅延に対処する
方法もとられたが、近年のマイコンへの多機能化の要請
に伴い、それにも限界が生じた。

【００１４】本発明は、こうした問題に鑑みなされたも
のであり、マイコンの動作クロックの切替処理を、マイ
コンが実行する制御処理に影響を与えることなく実行す
ることができるようにすることを目的とする。

【００１５】

【課題を解決するための手段】かかる課題に鑑み、請求
項１記載のマイコンにおいては、動作クロック切替部
が、ＣＰＵに対して動作クロックを供給すると共に、こ
のＣＰＵからの周波数切替指令に応じて動作クロックの
周波数を切り替える。ここまでは従来と同様であるた
め、周波数切替指令から実際に動作クロックの切り替え
が完了するまでには上述した時間遅延が発生することに
なるが、当該マイコンは、さらにこの遅延時間を考慮し
て実際の制御タイミングを設定できる構成を備える。

【００１６】すなわち、請求項１記載のマイコンにおい
ては、動作クロック切替部が、この周波数切替指令に応
じてＣＰＵへ出力する動作クロックの周波数の切替を完
了したときに、ＣＰＵがその旨を認識するための報知信
号を出力するように構成されている。

【００１７】このため、ＣＰＵはこの報知信号を受ける
ことにより、動作クロックの周波数が指令した周波数に
切り替わったことを認識でき、この報知信号を受けた時
点を基準にして遅延時間を考慮した制御処理ができる。
つまり後述のように、遅延時間を算出してＣＰＵの制御
タイミングを補正したり、遅延時間を避けて制御処理を
実行する等の処置をとることができる。

【００１８】具体的には、請求項２に記載のように、割
込手段が、動作クロック切替部が出力した報知信号をＣ
ＰＵに割込入力させる構成としてもよい。このように構
成することにより、ＣＰＵが周波数切替指令を発生した
時点から実際に周波数が切り替わった時点まで、ＣＰＵ
に切替前の周波数の動作クロックが入力されている事
実、及び、その間切替前の動作クロックを用いて計時用
カウンタ（ＦＲＣ等）がカウントしたカウント数を把握
することができる。このため、後述のようにＣＰＵの制
御タイミングのずれを補正することができ、マイコンに
よる制御を動作遅れなく、安定して実行することができ
る。

【００１９】また、請求項３に記載のように切替状態確
認レジスタを設置し、動作クロック切替部による報知信
号の出力により当該レジスタに動作クロックの切替完了
を表す完了フラグをセットする構成としてもよい。すな
わち、かかる構成によれば、ＣＰＵが必要に応じてこの
切替状態確認レジスタを参照することにより、動作クロ
ックの切替完了の有無を確認することができる。このた
め、例えばＣＰＵが周波数切替指令を発生したにもかか
わらず、いつまで経っても当該切替状態確認レジスタが
セットされない場合には、ＣＰＵは動作クロック切替部
が故障したと判定することができる。このような故障診
断機能を備える構成とすることにより、マイコンの迅速
なメンテナンスに供することができる。

【００２０】また、ＣＰＵが優先度の高い処理を実行し
ている場合には、割込手段による割込処理を実行するこ
となく当該優先度の高い処理を継続することが必要な場
合がある。従って、このようなＣＰＵの事情に応じた処
理が行える構成とするのが好ましい。

【００２１】そこで、請求項４に記載のように、切替割
込確認レジスタを設置し、ＣＰＵが上記割込手段による
割込入力を許可する場合には、その旨を表す許可フラグ
をセットする構成とするのがよい。すなわち、この場合
には、切替状態確認レジスタの完了フラグと切替割込確
認レジスタの許可フラグが共にセットされている場合に
のみ、割込手段がＣＰＵに対して報知信号を割込入力さ
せる。換言すれば、両フラグがセットされていない場合
には、割込が許可されずＣＰＵには報知信号が入力され
ない。このため、ＣＰＵが当該切替割込確認レジスタを
クリアの状態で保持すれば、例えばＣＰＵが優先度の高
い処理を実行していた場合に報知信号が出力されても、
ＣＰＵは当該処理の実行を中断することなく継続するこ
とができる。この結果、ＣＰＵの事情に応じた処理を行
うことができる。

【００２２】そして、上述のようにＣＰＵの制御タイミ
ングのずれを補正するための具体的構成としては、現在
の時刻を計時する計時用カウンタのカウント値を用いて
当該補正を行う請求項５に記載の構成が考えられる。す
なわち、一般に、ソフトウェアによる制御におけるタイ
マ割込処理は、当該ソフトウェアが所定のレジスタに設
定した時刻（ＯＣＲ等）と、計時用カウンタ（ＦＲＣ
等）によりカウントされた時刻とが一致したときに実行
される。従って、上記時間遅延による制御タイミングの
誤差は、当該時間遅延があるにもかかわらず周波数切替
指令時に動作クロックが切り替わったものとみなして上
記設定時刻が設定されていることに起因する。

【００２３】そこで、請求項５に記載のマイコンにおい
ては、ＣＰＵが、まず、報知信号を受けた時点において
計時用カウンタが示す第１カウント値と、周波数切替指
令時において計時用カウンタが示す第２カウント値との
差を算出する。そして、このカウント値の差に、動作ク
ロックの切替前後における周波数比を乗算することによ
り、本来得るべきカウント数（つまり、周波数切替時の
時間遅延がなく周波数切替指令時に動作クロックが切り
替わったと想定した場合のカウント数）を算出する。そ
して、この本来得るべきカウント数と、周波数切替指令
時から切替完了時までの計時用カウンタの実際のカウン
ト数との誤差を算出する。

【００２４】このため、この誤差分を上記設定時刻から
差し引いた時刻を、補正時刻として上記所定のレジスタ
に再度設定することにより、計時用カウンタのカウント
値と上記所定のレジスタの設定時刻とが本来の制御タイ
ミングで一致し、その結果、ＣＰＵは本来の制御タイミ
ングで割込処理を実行することができるようになる。

【００２５】また、上述のように、ＣＰＵが動作クロッ
クを低速クロックから高速クロックに切り替える周波数
切替指令をした後、高速クロックにて処理すべき複数の
タスク処理の実行要求が発生した場合には、請求項６に
記載のように、ＣＰＵが、少なくとも周波数切替指令時
から報知信号を受けるまで、複数のタスクのうち優先順
位の低い少なくとも一つのタスク処理を行わないように
するとよい。

【００２６】このようにすれば、ＣＰＵは優先順位の低
いタスク処理に割り当てられた処理時間を優先順位の高
いタスク処理に費やすことができるため、当該優先順位
の高いタスク処理を遅延なく実行することができる。こ
のため、ＣＰＵによる制御処理に破綻が生じることもな
い。尚、このとき処理が実行されなかった優先順位の低
いタスク処理については、動作クロックが高速クロック
に切り替わった後に実行することができる。

【００２７】

【発明の実施の形態】以下、本発明の実施例を図面と共
に説明する。尚、本実施例において、上述した従来構成
と同様の部分については同様の符号を付し、その説明を
適宜省略する。

【００２８】図１は、本発明が適用されたマイコン１の
構成を表すブロック図である。本実施例のマイコン１
は、例えば自動車に搭載されて自動車各部を制御するた
めに用いられるものであり、図１に示すように、ＣＰＵ
１１，ＲＯＭ１３，ＲＡＭ１５等の基本構成、動作クロ
ック切替部２０、タイマ部３０等に加え、さらに、ＣＰ
Ｕ１１に対し動作クロックの切替完了を報知するための
割込処理を制御する動作クロック切替要因による割込制
御部４０（割込手段）を備える。

【００２９】そして、動作クロック切替部２０の切替制
御部２７は、ＣＰＵ１１からの周波数切替指令に従って
動作クロックを切り替え、切替後の動作クロックをＣＰ
Ｕ１１に対して供給すると共に、当該切替処理が完了し
た時点でその旨を表す報知信号を動作クロック切替要因
による割込制御部４０に対して出力する。

【００３０】動作クロック切替要因による割込制御部４
０は、切替制御部２７から入力された上記報知信号を受
けて、動作クロックの切替完了を表す完了フラグをセッ
トする切替状態確認レジスタ４１、ＣＰＵ１１が割込入
力を許可する場合にその旨を表す許可フラグをセットす
る切替割込確認レジスタ４３、これらの両フラグがセッ
トされたときに上記報知信号を通過させるアンド回路４
５から構成され、動作クロック切替要因による割込制御
部４０を通過した報知信号は、割込発生回路４７により
ＣＰＵ１１に割込入力される。

【００３１】この切替状態確認レジスタ４１には、切替
制御部２７からの報知信号の入力により完了フラグがセ
ットされるが、アンド回路４５により割込入力が許可さ
れＣＰＵ１１に当該報知信号が供給されると、自動的に
クリアされる。また、切替割込確認レジスタ４３には、
ＣＰＵ１１が通常処理を行っている場合には、ＣＰＵ１
１が許可フラグをセットする。従って、このとき切替制
御部２７から動作クロックの切替完了を示す報知信号が
出力されると、アンド回路４５により割込が許可され、
直ちにＣＰＵ１１への割込入力が行われる。

【００３２】一方、ＣＰＵ１１が優先度の高い重要処理
を実行する際には、上記報知信号の割込による重要処理
の中断を回避するため、切替割込確認レジスタ４３の許
可フラグはクリアされる。このため、このとき切替制御
部２７から動作クロックの切替完了を示す報知信号が出
力されても、アンド回路４５により割込が拒否され、Ｃ
ＰＵ１１への割込入力は阻止される。この結果、ＣＰＵ
１１は、当該重要処理の実行を中断することなく継続す
ることができる。

【００３３】次に、動作クロックの切替処理時における
ＣＰＵ１１の制御タイミングの補正方法について、図２
に基づいて説明する。尚、ここでは、動作クロックが低
速クロックから高速クロックへ切り替えられた場合の処
理を例に説明する。同図（ａ）に示すように、マイコン
１の動作クロックを低速クロック（本実施例では４ＭＨ
ｚ）から高速クロック（本実施例では１６ＭＨｚ）に切
り替える際には、前述したようにＦＲＣ３１のカウント
値に遅延が生じる。

【００３４】つまり、同図（ａ）中段が、ＣＰＵ１１に
よる周波数切替指令があった後の実際のＦＲＣ３１のカ
ウント状態を示し、同図（ａ）下段が、切替指令時から
高速クロックに切り替わったことを想定したＦＲＣ３１
のカウント状態を示すのであるが、両者には切替指示時
から切替完了時の間のカウント値にずれがある（同図
（ａ）の例では、６カウント分のずれがある）。

【００３５】しかし、ＣＰＵ１１は、既に後者のカウン
ト状態を前提としてＯＣＲ３３の値（時刻）を設定して
いるため、この状態でタイマ割込処理が実行されると、
予定した時刻よりも（６カウント分）遅れて当該割込処
理が実行されることになる。そこで、同図（ｂ）に示す
ように、まずＦＲＣ３１の値を参照して、ＣＰＵ１１に
よる切替指令時から切替制御部２７による切替完了時ま
での当該ＦＲＣ３１のカウント数を算出する。本例の場
合、２カウントが算出される。

【００３６】続いて、このカウント数に切替前後の周波
数比（本実施例では１６／４＝４）を乗算することによ
り、本来のカウント数（つまり、切替指令時から高速ク
ロックに切り替わったことを想定した場合のＦＲＣ３１
のカウント数）を算出する。本例の場合、８カウント
（＝２×４）ということになる。

【００３７】続いて、この本来のカウント数から実際の
カウント数を減算することにより、切替指令時から切替
完了時までのカウント数の誤差（Δｔ）を算出する。本
例の場合、当該誤差Δｔは６カウント（＝８−２）とい
うことになる。そして、ＯＣＲ３３の既設定値ｔからこ
の誤差分Δｔを減算した値ｔ’（＝ｔ−Δｔ）を、補正
値としてＯＣＲ３３に再度設定する。すると、実際にＯ
ＣＲ３３に設定された時刻が本来の制御タイミングに一
致する。このため、ＦＲＣ３１の時刻が本来の制御タイ
ミングでＯＣＲ３３の設定値に一致し、正規の時刻で割
込要求が発生する。その結果、ＣＰＵ１１は、当初予定
した制御処理を正常に実行することができる。

【００３８】次に、動作クロックの切替処理時において
ＣＰＵ１１が実行する制御タイミングの補正処理につい
て、図３のフローチャートに基づいて説明する。まず、
ＣＰＵ１１は、切替制御部２７に対して周波数Ｆ１から
周波数Ｆ２への周波数切替指令を出力すると（Ｓ１１
０）、その切替指令時におけるＦＲＣ３１のカウント値
ｔ１（第１カウント値）を読み込む（Ｓ１２０）。

【００３９】そして、切替制御部２７からの報知信号の
入力を待ち（Ｓ１３０）、その入力により切替処理が完
了したと判断すると（Ｓ１３０：ＹＥＳ）、その切替完
了時点でのＦＲＣ３１のカウント値ｔ２（第２カウント
値）を読み込む（Ｓ１４０）。そして、今回の切替処理
が低速クロックから高速クロックへの切替処理であるか
否かを判断し（Ｓ１５０）、低速クロックから高速クロ
ックへの切替処理であると判断すると（Ｓ１５０：ＹＥ
Ｓ）、Ｓ１６０へ進む。

【００４０】そして、まず、切替指示時から切替完了時
までの間の本来のカウント数ｔ０（つまり、周波数切替
時の時間遅延がなく周波数切替指令時に動作クロックが
切り替わったと想定した場合のカウント数）を算出する
（Ｓ１６０）。この際の演算は、上記において説明した
通りであり、切替指令時から切替完了時までのＦＲＣ３
１のカウント数（ｔ２ーｔ１）に、切替前後の周波数比
（Ｆ２／Ｆ１）を乗算して行われる。

【００４１】続いて、上述した本来のカウント数と実際
のカウント数との誤差（つまり補正値）Δｔを算出する
（Ｓ１７０）。この際の演算は、本来のカウント数ｔ０
から切替指令時から切替完了時までのＦＲＣ３１のカウ
ント数（ｔ２ーｔ１）を減算することにより行われる。

【００４２】そして、こうして算出された補正値Δｔを
ＯＣＲ３３の既設定値から減算することにより、当該Ｏ
ＣＲ３３の値を補正する（Ｓ１８０）。一方、Ｓ１５０
において、今回の切替処理が低速クロックから高速クロ
ックへの切替処理ではない（つまり高速クロックから低
速クロックへの切替処理である）と判断された場合には
（Ｓ１５０：ＮＯ）、Ｓ１９０へ進む。

【００４３】そして、まず、切替指示時から切替完了時
までの間の本来のカウント数ｔ０を上記Ｓ１６０と同様
に算出する（Ｓ１９０）。続いて、補正値Δｔを算出す
る（Ｓ２００）。この際の演算は、切替指令時から切替
完了時までのＦＲＣ３１のカウント数（ｔ２ーｔ１）か
ら本来のカウント数ｔ０を減算することにより行われ
る。

【００４４】そして、こうして算出された補正値Δｔを
ＯＣＲ３３の既設定値に加算することにより、当該ＯＣ
Ｒ３３の値を補正する（Ｓ２１０）。以上のように、本
実施例のマイコン１によれば、切替制御部２７から切替
完了を示す報知信号が出力されることにより、ＣＰＵ１
１は、周波数切替指令を発生した時点から実際に周波数
が切り替わった時点まで切替前の周波数の動作クロック
が入力されている事実と、その間切替前の動作クロック
を用いてＦＲＣ３１がカウントしたカウント数を把握す
ることができる。このため、上述したＯＣＲ３３の値を
補正することができ、それにより、ＣＰＵ１１の制御タ
イミングのずれを補正することができる。この結果、マ
イコン１による制御を動作遅れなく、安定して実行する
ことができる。

【００４５】以上、本発明の実施例について説明した
が、本発明の実施の形態は、上記実施例に何ら限定され
ることなく、本発明の技術的範囲に属する限り種々の形
態をとり得ることはいうまでもない。例えば、上記各実
施例では述べなかったが、切替完了時にＣＰＵ１１に報
知信号が入力される構成を利用して、ＣＰＵ１１が、切
替完了前の処理の効率化を図ることも可能である。

【００４６】例えば、ＣＰＵ１１が動作クロックを低速
クロックから高速クロックに切り替える周波数切替指令
をした後、高速クロックにて処理すべき複数のタスク処
理の実行要求が発生した場合には、ＣＰＵ１１は、切替
指令時から当該報知信号を受けるまで、複数のタスクの
うち優先順位の低い少なくとも一つのタスク処理を行わ
ないよう構成することができる。

【００４７】このようにすれば、ＣＰＵ１１は優先順位
の低いタスク処理に割り当てられた処理時間を優先順位
の高いタスク処理に費やすことができるため、当該優先
順位の高いタスク処理を遅延なく実行することができ
る。

【図面の簡単な説明】

【図１】 実施例のマイクロコンピュータの概略構成を
表すブロック図である。

【図２】 実施例のマイクロコンピュータにおいて実行
される動作クロック切替時の補正処理の説明図である。

【図３】 実施例のマイクロコンピュータにおいて、動
作クロック切替時にＣＰＵが実行する補正処理を表すフ
ローチャートである。

【図４】 従来のマイクロコンピュータの概略構成を表
すブロック図である。

【図５】 従来のマイクロコンピュータにおける問題点
を説明する説明図である。

【符号の説明】

１・・・マイクロコンピュータ、 １１・・・ＣＰＵ、
２０・・・動作クロック切替部、 ２３・・・分周回
路、 ２５・・・逓倍回路、２７・・・切替制御部、
３０・・・タイマ部、３１・・・フリーランニングカウ
ンタ、３３・・・アウトプットコンペアレジスタ、３５
・・・比較器、 ４０・・・動作クロック切替要因によ
る割込制御部、４１・・・切替状態確認レジスタ、 ４
３・・・切替割込確認レジスタ、４５・・・アンド回
路、 ４７・・・割込発生回路、 ５０・・・外部発振
子

───────────────────────────────────────────────────── フロントページの続き (72)発明者 新田 修一 愛知県刈谷市昭和町１丁目１番地 株式会 社デンソー内 Ｆターム(参考） 5B062 CC01 HH02 5B079 BA01 BA20 BC03

Claims (6)

【特許請求の範囲】
1. 【請求項１】 所定のプログラムに従って動作するＣＰ
   Ｕと、 該ＣＰＵへ動作クロックを供給すると共に、該ＣＰＵか
   らの周波数切替指令に応じて前記動作クロックの周波数
   を切り替える動作クロック切替部と、 を備えたマイクロコンピュータにおいて、 前記動作クロック切替部は、前記周波数切替指令に応じ
   て前記ＣＰＵへ出力する動作クロックの周波数の切替を
   完了したときに、前記ＣＰＵがその旨を認識するための
   報知信号を出力するように構成されたことを特徴とする
   マイクロコンピュータ。
2. 【請求項２】 請求項１記載のマイクロコンピュータに
   おいて、さらに、 前記動作クロック切替部が出力した報知信号を、前記Ｃ
   ＰＵに割込入力させる割込手段を備えたことを特徴とす
   るマイクロコンピュータ。
3. 【請求項３】 請求項１記載のマイクロコンピュータに
   おいて、さらに、 前記動作クロック切替部が出力した報知信号を受けて、
   前記動作クロックの切替完了を表す完了フラグをセット
   する切替状態確認レジスタを備えたことを特徴とするマ
   イクロコンピュータ。
4. 【請求項４】 請求項１に記載のマイクロコンピュータ
   において、さらに、 前記動作クロック切替部が出力した報知信号を、前記Ｃ
   ＰＵに割込入力させる割込手段と、 前記動作クロック切替部が出力した報知信号を受けて、
   前記動作クロックの切替完了を表す完了フラグをセット
   する切替状態確認レジスタと、 前記ＣＰＵが前記割込入力を許可する旨を表す許可フラ
   グをセットする切替割込確認レジスタと、 を備え、 前記割込手段は、前記報知信号を受けた際に、前記切替
   状態確認レジスタの完了フラグと、前記切替割込確認レ
   ジスタの許可フラグとが共にセットされている場合に、
   該報知信号を前記ＣＰＵに割込入力させることを特徴と
   するマイクロコンピュータ。
5. 【請求項５】 請求項２又は請求項４に記載のマイクロ
   コンピュータにおいて、さらに、 前記動作クロックを用いてカウントし、現在の時刻を計
   時する計時用カウンタを備え、 前記ＣＰＵは、前記報知信号を受けた時点において前記
   計時用カウンタが示す第１カウント値と前記周波数切替
   指令時において前記計時用カウンタが示す第２カウント
   値との差と、前記動作クロックの切替前後における該動
   作クロックの周波数比とに基づいて、前記周波数切替指
   令時から前記周波数の切替完了時までの前記計時用カウ
   ンタのカウント数の誤差を算出し、該ＣＰＵが実行する
   割込処理のタイミングを補正することを特徴とするマイ
   クロコンピュータ。
6. 【請求項６】 請求項１〜５のいずれかに記載のマイク
   ロコンピュータにおいて、 前記ＣＰＵが前記動作クロックを低速から高速に切り替
   える周波数切替指令をした後、高速で処理すべき複数の
   タスク処理の実行要求が発生した場合には、 該ＣＰＵは、少なくとも前記周波数切替指令時から前記
   報知信号を受けるまで、前記複数のタスクのうち優先順
   位の低い少なくとも一つのタスク処理を行わないことを
   特徴とするマイクロコンピュータ。