JP2002196508A

JP2002196508A - レジスト表面処理用フッ化水素溶液及びレジスト剥離方法、並びに該レジスト剥離方法を用いた半導体デバイス装置の製造方法

Info

Publication number: JP2002196508A
Application number: JP2000390356A
Authority: JP
Inventors: Makiko Hashimoto; 真紀子橋本; Kenji Shimoyama; 謙司下山; Kazumasa Kiyomi; 和正清見
Original assignee: Mitsubishi Chemical Corp
Current assignee: Mitsubishi Chemical Corp
Priority date: 2000-12-22
Filing date: 2000-12-22
Publication date: 2002-07-12

Abstract

(57)【要約】【課題】レジストを剥離する方法を提供すること。誘
電体上の場合には誘電体膜の厚さや幅を変化させずに誘
電体膜上に形成されたレジストを剥離する方法を提供す
ること。【解決手段】形成されたレジストをフッ化水素溶液で
表面処理した後に、レジストを有機溶剤により剥離する
ことを特徴とするレジストの剥離方法。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、レジストを剥離す
る前にレジストを表面処理するために用いられるフッ化
水素溶液、該レジストの剥離方法、及び該レジストの剥
離方法を用いた半導体デバイス装置の製造方法に関す
る。

【０００２】

【従来の技術】一般的に半導体デバイス装置の製造方法
として、フォトリソグラフィー法を用いた製造方法が知
られている。図１に、フォトリソグラフィー法を用いた
半導体デバイス装置の典型的な製造工程を示す。誘電体
膜６上にレジスト８を形成した後（図１(ａ))、レジス
ト８でマスクされていない誘電体膜をＳＦ₆プラズマを
用いたドライエッチングにより除去する（図１(ｂ)）。
次いで、有機溶剤を用いて誘電体膜６上のレジスト８を
除去するが、このとき有機溶剤により除去されたレジス
ト粒子の一部は、誘電体膜上に再付着して不溶性レジス
ト残渣９となる（図１(ｃ)）。このため、従来はこのレ
ジスト残渣９を除去するために、さらに酸素プラズマを
用いたアッシングを行っていた（図１(ｄ)）。

【０００３】しかしながら、フォトリソグラフィー法で
形成されたレジスト残渣を上記アッシングにより剥離す
る場合には、誘電体膜が酸素プラズマに直接曝されるこ
とになる。このため、プラズマ密度や強度が高い場合に
は、酸素プラズマが誘電体膜の結晶内に侵入する確率が
高くなり、結晶欠陥の形成、高抵抗化、結晶の酸化など
の現象が起こりやすくなる。また誘電体膜が活性層の近
傍にある場合には、プラズマダメージによる活性層の結
晶構造の崩壊も起こりやすくなる。このため酸素プラズ
マ処理した半導体デバイス装置では高寿命化が図りにく
いという問題があった。

【０００４】一方、ウエハー表面に存在する粒子や層を
除去する手段として希フッ化水素溶液を用いた洗浄方法
（特開平１０−７９３６６号公報）や、フッ酸による有
機物除去方法が知られている（新版シリコンウエハー表
面のクリーン化技術ｐ３８３〜３８５）。これは希フッ
化水素酸で表面処理すると、ウエハー表面がわずかに溶
解（エッチング）し、その結果、ウエハー表面に付着し
ていた粒子等がリフトオフされて、ウエハー表面上の付
着粒子を除去することができるという原理に基づくもの
である。

【０００５】しかし、半導体デバイス装置、特にＬＤ、
ＬＥＤ、ＯＥＩＣなどの小型化・薄層化の要求される場
合にこの方法を用いると、誘電体膜を用いたデバイス装
置の場合、誘電体膜が溶解（エッチング）して誘電体膜
の厚さや面積が変わり、特性を変化させてしまうことが
ある。例えば、誘電体膜を電流狭窄膜として使用するリ
ッジ導波路型ストライプ構造半導体ＬＤの場合には、誘
電体膜の厚みや幅が変化した場合、動作電流等に変化が
生じＬＤ特性が変化してしまう。特にフッ化水素酸によ
る表面処理時間が長くなると、誘電体膜がかなりエッチ
ングされてしまうため、ＬＤの製造自体が困難になって
しまう。このように、ＬＤの製造工程において、フッ化
水素酸を用いてレジスト残渣を剥離するのは問題が多か
った。

【０００６】

【発明が解決しようとする課題】かくして本発明は上記
課題を解決するためになされたものであり、レジスト除
去工程におけるダメージを防ぎ、また誘電体膜の厚さや
幅を変えずに誘電体膜上に形成されたレジストを剥離す
る方法、および該方法に有用な表面処理液を提供するこ
とを目的とする。また、本発明は、レジスト除去工程に
おけるダメージを防ぎ、また誘電体膜の厚さや幅を変え
ずに誘電体膜上に形成されたレジストを剥離することに
よって、超寿命で高品質な半導体デバイス装置の製造方
法を提供することも目的とする。

【０００７】

【課題を解決するための手段】本発明者らは、レジスト
を剥離する際に、フッ化水素溶液でレジストを表面処理
した後に、有機溶剤を用いてレジストを溶解させると、
良好にレジストを剥離させることが出来ることを見いだ
した。また、誘電体膜上に形成されたレジストを剥離し
た場合には、誘電体膜の厚さ及び幅を変えることなく、
良好にレジストを剥離させることができることを見出し
た。

【０００８】驚くことに、このフッ化水素溶液を用いて
レジストを剥離した後に、レジストが形成されていたウ
エハー表面を調べてみると、レジスト残渣のウエハー表
面への再付着が極めて少ないことが分かった。このた
め、これまで必要とされていた酸素プラズマによるアッ
シング工程を省略または短縮することができる。そし
て、このフッ化水素溶液を使用した後にレジストを剥離
して完成した半導体デバイス装置は、ウエハーのダメー
ジも少なく、寿命も長く、かつ歩留まりも向上するとい
う優れたものとなる。

【０００９】すなわち、本発明は、第一に、誘電体膜上
に形成されたレジストを剥離する前に、レジストを表面
処理するために用いられるフッ化水素溶液に関する。本
発明のフッ化水素溶液の好ましい態様としては、フッ化
水素の含有量が０．０１〜１．０％（ｗ／ｖ）である態
様が挙げられる。

【００１０】また、本発明は、第二に、形成されたレジ
ストを剥離する方法であって、レジストをフッ化水素溶
液で表面処理する工程と、レジストを有機溶剤により剥
離する工程を有することを特徴とする前記方法に関す
る。本発明のレジストを剥離する方法の好ましい態様と
しては、レジストが誘電体膜上に形成されている場合は
誘電体膜がＳｉＮｘ、ＳｉＯ₂、ＳｉＯ_xＮ_y、ＡｌＯ_x、
ＺｎＯ、ＳｉＣ及びアモルファスＳｉのいずれかである
態様；レジストが化合物半導体上に形成されている場合
は、化合物半導体がＩｎＰ、ＧａＩｎＰ、ＡｌＧａＩｎ
Ｐ、ＡｌＩｎＰ、ＧａＡｓ、ＡｌＧａＡｓ、ＡｌＧａＡ
ｓＰ、ＡｌＧａＩｎＡｓ、ＧａＩｎＡｓＰのいずれかで
ある態様；フッ化水素溶液として第一の発明のフッ化水
素溶液を使用する態様；有機溶剤がアセトンなどのケト
ン系有機溶剤、市販されているリムーバー類のいずれか
である態様が挙げられる。

【００１１】さらに、本発明は、第三に、レジストを剥
離する工程を含む半導体デバイス装置の製造方法であっ
て、前記剥離工程を第二の本発明により行う方法にも関
する。本発明の半導体デバイス装置の製造方法の好まし
い態様としては、半導体光デバイスであり、さらに好ま
しい態様としては、半導体光デバイス装置が半導体レー
ザである態様を挙げることができる。

【００１２】

【発明の実施の形態】以下において、本発明のレジスト
表面処理用フッ化水素溶液、レジスト剥離方法、及び該
レジスト剥離方法を用いた半導体デバイス装置の製造方
法について詳細に説明する。

【００１３】本発明のフッ化水素溶液は、形成されたレ
ジストを剥離する前に、該レジストをあらかじめ表面処
理するために用いられる。有機溶剤でレジストを剥離し
た後に、フッ化水素溶液で直接ウエハーを処理すると、
再付着したレジスト剥離は容易ではなく長時間の処理を
必要とし、特に誘電体膜上に形成されたレジストを剥離
する場合には、誘電体膜の溶解（エッチング）が起こり
誘電体膜の厚さや幅が変化してしまう。本発明のフッ化
水素溶液は、レジストが誘電体膜上に形成されている状
態で使用するため、誘電体の厚さや幅はほとんど影響を
受けない。

【００１４】本発明のフッ化水素溶液は、レジストを効
果的に表面処理しうる範囲でフッ化水素を含有させるこ
とができる。具体的には、フッ化水素の含有量が0.01〜
1.0％（ｗ／ｖ）の範囲であり、0.05〜0.75％（ｗ／
ｖ）がより好ましく、0.1〜0.5％（ｗ／ｖ）が最も好ま
しい。また、本発明のフッ化水素溶液は、フッ化水素以
外の成分を含むものであってもよい。例えば、含有させ
ることができる他の成分としては、フッ化アンモニウム
のような緩衝剤、オゾン水や過酸化水素水などの酸化
剤、硫酸等などの酸類、界面活性剤などを挙げることが
できる。

【００１５】本発明におけるレジストの形成方法は特に
限定されない。したがって、レジストの形成には公知の
方法を用いることができる。例えば、フォトリソグラフ
ィー法（ｇ線、ｉ線、ＫｒＦエキシマレーザー）、電子
線リソグラフィー法、Ｘ線リソグラフィー法などの各種
のリソグラフィーを用いることができる。また、レジス
トを形成するレジストの材料についても特に制限はな
く、レジストを形成し得るいかなる材料をも含む。した
がって、レジストを構成する公知の各種の感光剤、樹
脂、溶媒などをレジスト材料として用いることができ
る。具体的には、好ましいレジストとしては、ノボラッ
ク系樹脂を含むレジストが挙げられる。

【００１６】レジストが形成される材料については、特
に限定されない。半導体であれば、Ｓｉ、ＧａＡｓ、Ｉ
ｎＰ、ＺｎＳｅ等に形成することが可能である。誘電体
膜上に形成したレジストの本発明のフッ化水素溶液を用
いた表面処理では、誘電体膜はレジストで覆われている
ため、フッ化水素によるリフトオフは生じない。したが
って、誘電体膜の材料がフッ化水素と反応し得るＳｉ含
有化合物、例えば、ＳｉＮ_x、ＳｉＯ₂、ＳｉＯ_xＮ_y、Ａ
ｌ₂Ｏ₃、ＺｎＯ、ＳｉＣ、アモルファスＳからなる群か
ら選択される材料で構成されていても本発明のフッ化水
素溶液で表面処理することが可能である。好ましくは誘
電体がＳｉＮ_x、ＳｉＯ２、ＳｉＯ_xＮ_yで構成されてい
るものである。また、誘電体膜の厚さについては、半導
体デバイス装置に応じて適宜決定し得る。好ましい誘電
体膜の厚さとしては、１０〜５００ｎｍであり、５０〜
３００ｎｍがより好ましく、１００〜２００ｎｍが最も
好ましい。

【００１７】なお、レジストで覆われていない部分につ
いては、通常、レジスト形成後に誘電体膜をエッチング
により意図的に除去してしまっている。このため、レジ
ストで覆われていない部分に、本発明のフッ化水素溶液
が接触したとしても溶解などの問題は生じない。

【００１８】本発明のフッ化水素溶液の調製は、公知の
試薬を用いて適宜行うことができる。したがって、一般
に市販されている試薬を用いて所望の配合を有するフッ
化水素溶液を調製することができる。

【００１９】次に、このようなフッ化水素溶液を用いた
本発明のレジスト剥離方法について説明する。本発明の
レジスト剥離方法は、形成されたレジストを剥離する方
法であって、レジストをフッ化水素溶液で表面処理する
工程と、レジストを有機溶剤により剥離する工程とを有
することを特徴とする。

【００２０】本発明のレジスト剥離方法では、先ずレジ
ストをフッ化水素溶液で表面処理する。このときのレジ
ストが形成された材料、特に誘電体膜である場合の材料
及び厚さ、レジストの形成方法については、いずれも限
定されない。また、フッ化水素溶液は、フッ化水素を含
有するものであれば特に制限されず、上記のフッ化水素
溶液を用いることが好ましい。

【００２１】フッ化水素溶液でレジストバターンを表面
処理する方法は、特に限定されない。したがって、例え
ば、全体をフッ化水素溶液に浸すディップ式やフッ化水
素溶液中を滴下しながら回転させるスピン式などを適宜
選択して使用することができる。

【００２２】また、フッ化水素溶液での表面処理時間、
表面処理温度、表面処理に使用する装置などについても
特に限定はなく、レジストのサイズ、厚さ、形状、表面
積などを考慮して適宜決定することができる。好ましい
表面処理時間としては、３０〜１８０秒、より好ましく
は４５〜１５０秒であり、最も好ましくは、６０〜１２
０秒である。また、好ましい表面処理温度としては０〜
５０℃、より好ましくは１０〜４０℃であり、最も好ま
しくは、２０〜３０℃である。

【００２３】本発明のレジスト剥離方法は、さらにレジ
ストを有機溶剤により剥離する工程を有する。フッ化水
素溶液で表面処理されたレジストに有機溶剤を作用させ
ると、レジストが粒子状に分解されて有機溶剤中に溶解
する。そして、本発明の剥離方法では溶解したレジスト
粒子がレジストが形成されていた表面にレジスト残渣と
しては再付着しにくいものとなる。

【００２４】本発明の剥離方法で使用する有機溶剤の種
類については、レジストを溶解し得るものであれば、特
に限定されない。このような溶剤としては、例えば、ア
セトンのようなケトン系有機溶媒、２−メチル,２−プ
ロパノールのようなアルコール系有機溶媒、ジクロロメ
タンのようなハロゲン系有機溶剤などの単一又はこれら
を組み合わせた溶剤を挙げることができる。溶解速度の
速さや環境への影響度という理由から、アセトンを用い
るのが好ましい。また、有機溶剤での処理時間、処理温
度、処理に使用する装置などについても特に限定はな
く、剥離すべきレジストに応じて適宜決定することがで
きる。好ましい処理時間としては、６０〜６００秒、よ
り好ましくは１２０〜５４０秒であり、最も好ましく
は、１８０〜４８０秒である。また、好ましい処理温度
としては０〜５０℃、より好ましくは１０〜４０℃であ
り、最も好ましくは、２０〜３０℃である。そして、必
要に応じて、攪拌装置、恒温装置などを使用することも
できる。この処理に関しても、ディップ式やスピン式な
どを適宜選択して使用することができる。

【００２５】本発明のレジストの剥離方法は、さらにア
ッシング工程を有する態様も含まれる。上記フッ化水素
溶液表面処理及び有機溶剤による処理を行えば、大抵の
場合はレジスト残渣を除去することができる。しかし、
仮にレジスト残渣が残ってしまった場合には、アッシン
グ工程を行ってレジスト残渣を除去することができる。
特に本発明のレジストの剥離方法では、従来よりも酸素
プラズマ密度、強度を下げて行うことができるため、プ
ラズマダメージを少なくすることができる。

【００２６】本発明は、また、前述した本発明のレジス
ト剥離方法を用いた半導体デバイス装置の製造方法も提
供する。本発明の製造方法により製造された半導体デバ
イス装置は、プラズマダメージの少ない高寿命化した装
置となる。

【００２７】本発明の半導体デバイス装置の製造方法
は、本発明のレジスト剥離方法による工程を有していれ
ば、その他の工程は特に限定されない。該レジスト剥離
方法による工程以外は、従来からの半導体デバイス装置
の製造方法を用いることもできる。本発明の半導体デバ
イス装置の製造方法の好ましい態様を半導体光デバイス
装置で説明する。基板を形成する工程、第１クラッド層
を形成する工程、活性層を形成する工程、第２導電型第
１クラッド層を形成する工程、電流ブロック層を形成す
る工程、第２導電型第２クラッド層を形成する工程、コ
ンタクト層を形成する工程、電極を形成する工程を含む
半導体レーザの製造方法を挙げることができる。そし
て、本発明の半導体光デバイス装置の製造方法は、さら
に本発明のレジストの剥離方法を実施するため、第１導
電型クラッド層から第２導電型第２クラッド層までを形
成する工程の間に、誘電体膜を形成する工程、レジスト
を形成する工程、エッチングにより誘電体を除去する工
程、本発明のレジスト剥離方法によりレジストを剥離す
る工程を含む。

【００２８】本発明の半導体光デバイス装置の製造方法
における結晶の成長方法は、特に限定されるものではな
く、従来から用いられている方法を適宜選択して使用す
ることができる。例えば、ダブルヘテロ構造の結晶成長
や電流ブロック層等の選択成長には、有機金属気相成長
法（ＭＯＣＶＤ法）、分子線エピタキシー法（ＭＢＥ
法）、ハイドライドあるいはハライド気相成長法（ＶＰ
Ｅ法）、液相成長法（ＬＰＥ法）等の公知の成長方法を
適宜選択して用いることができる。

【００２９】また、各層の具体的成長条件等は、層の組
成、成長方法、装置の形状等に応じて適宜決定される。
例えば、ＭＯＣＶＤ法を用いてIII−Ｖ族化合物半導体
層を成長する場合、ダブルへテロ構造では、成長温度６
００〜７５０℃程度（ＡｌＧａＡｓの場合）或いは成長
温度５００〜６００℃程度（ＩｎＧａＮＡｓの場合）で
行うのが好ましい。

【００３０】特に誘電体膜でマスクして選択成長を行う
部分がＡｌＧａＡｓ、ＡｌＧａＩｎＰのようにＡｌを含
む場合、成長中に微量のＨＣｌガスを導入することによ
り、マスク上へのポリの堆積を防止することができるた
め非常に好ましい。Ａｌの組成が高いほど、あるいはマ
スク幅あるいはマスク面積比が大きいほど、他の成長条
件を一定とした場合、ポリの堆積を防止し、かつ半導体
表面露出部のみに選択成長を行う（セレクティブモー
ド）のに必要なＨＣｌ導入量は増加する。一方、ＨＣｌ
ガスの導入量が多すぎるとＡｌＧａＡｓ層の成長が起こ
らず、逆に半導体層がエッチングされてしまうが（エッ
チングモード）が、Ａｌ組成が高くなるほど他の成長条
件を一定とした場合、エッチングモードになるのに必要
なＨＣｌ導入量は増加する。このため、最適なＨＣｌ導
入量はトリメチルアルミニウム等のＡｌを含んだIII族
原料供給モル数に大きく依存する。具体的には、ＨＣｌ
の供給モル数とＡｌを含んだIII族原料供給モル数の比
（ＨＣｌ／III族）は、下限は０．０１以上が好まし
く、０．０５以上がより好ましく、０．１以上が最も好
ましい。上限は、５０以下が好ましく、１０以下がより
好ましく、５以下が最も好ましい。ただし、Ｉｎを含む
化合物半導体層を選択成長（特に、ＨＣｌ導入）させる
場合は、組成制御が困難になりやすい。

【００３１】本発明の半導体レーザの製造方法の一例
を、さらに図２を用いて具体的に説明する。基板の形成
工程で形成される基板１１は、その上にダブルへテロ構
造の結晶を成長することが可能なものであれば、その導
電性や材料については特に限定されない。好ましいもの
は、導電性がある基板である。具体的には、基板上への
結晶薄膜成長に適したＧａＡｓ、ＩｎＧａＡｓ、Ｉｎ
Ｐ、ＧａＰ、ＺｎＳｅ、ＺｎＯ、Ｓｉ、Ａｌ₂Ｏ₃等の結
晶基板、特に閃亜鉛鉱型構造を有する結晶基板を用いる
のが好ましく、ＧａＡｓ、ＩｎＧａＡｓ、ＩｎＰがより
好ましく、ＧａＡｓがもっとも好ましい。その場合、基
板結晶成長面は低次な面またはそれと結晶学的に等価な
面が好ましく、（１００）面が最も好ましい。なお、本
明細書において（１００）面という場合、必ずしも厳密
に（１００）シャストの面である必要はなく、最大３０
°程度のオフアングルを有する場合まで包含する。オフ
アングルの大きさの上限は３０°以下が好ましく、１６
°以下がより好ましい。下限は０．５°以上が好まし
く、２°以上がより好ましく、６°以上がさらに好まし
く、１０°以上が最も好ましい。

【００３２】基板１１上には、基板の欠陥をエピタキシ
ャル成長層に持ち込まないために厚さ０．２〜２μｍ程
度のバッファ層をさらに形成してもよい。

【００３３】半導体レーザには、活性層とその活性層の
上下に活性層よりも屈折率の小さいクラッド層を形成す
る。クラッド層のうち、基板側の層は第１導電型クラッ
ド層、他方のエピタキシャル側の層は第２導電型クラッ
ド層として機能する。このため、基板１１上には、第１
導電型クラッド層、活性層、第２導電型クラッド層を順
に形成する。

【００３４】第１導電型クラッド層１２を形成する工程
では、基板１１上に所望の化合物半導体をエピタキシャ
ル成長させて第１導電型クラッド層１２を形成する。第
１導電型クラッド層１２を形成する材料としては、光を
閉じ込めるために活性層１３よりも屈折率の小さい材料
が好ましい。例えば、第１導電型のＩｎＰ、ＧａＩｎ
Ｐ、ＡｌＧａＩｎＰ、ＡｌＩｎＰ、ＡｌＧａＡｓ、Ａｌ
ＧａＡｓＰ、ＡｌＧａＩｎＡｓ、ＧａＩｎＡｓＰ、Ｇａ
Ｎ、ＡｌＧａＮ、ＡｌＧａＩｎＮ、ＢｅＭｇＺｎＳｅ、
ＭｇＺｎＳＳｅ、ＣｄＺｎＳｅＴｅＺｎＯ、ＭｇＺｎ
Ｏ、ＭｇＯ等の一般的なIII−Ｖ族、II−VI族半導体を
用いることができ、ＡｌＧａＡｓ、ＧａＩｎＰ、ＡｌＧ
ａＩｎＰを用いることが好ましい。また、第１導電型ク
ラッド層１２のキャリア濃度の調整は適宜行うことがで
き、１×１０¹⁷〜２×１０²⁰ｃｍ^-3のキャリア濃度であ
ることが好ましく、３×１０¹⁷〜２×１０²⁰ｃｍ^-3のキ
ャリア濃度であることがより好ましい。また、第１導電
型クラッド層１２は、単層形成しても２層以上形成して
もよい。

【００３５】活性層１３を形成する工程では、活性層の
種類は特に限定されない。活性層は、活性層内に有効に
キャリアを閉じ込め、しきい値電流を小さくするこのと
のできる量子井戸構造とすることが好ましい。例えば、
図２に示す二重量子井戸（ＤＱＷ）構造は、光閉じ込め
層（ノンドープ）５１、量子井戸層（ノンドープ）５
２、バリア層（ノンドープ）５３、量子井戸層（ノンド
ープ）５４及び閉じ込め層（ノンドープ）５５を順次積
層した構造を有する。この二重量子井戸（ＤＱＷ）構造
以外にも、例えば、量子井戸層及び前記量子井戸層を上
下から挟む光閉じ込め層からなる単一量子井戸構造（Ｓ
ＱＷ）や、３層以上の量子井戸層及びそれらに挟まれた
バリア層ならびに最上の量子井戸層の上及び最下の量子
井戸層の下に積層された光閉じ込め層を有する多量子井
戸構造であってもよい。活性層２３を量子井戸構造とす
ることにより、単層のバルク活性層と比較して、短波長
化（６３０ｎｍ〜６６０ｎｍ）かつ低しきい値化を達成
することができる。

【００３６】活性層１３の材料としては、ＧａＡｓ、Ａ
ｌＧａＡｓ、ＧａＩｎＰ、ＡｌＧａＩｎＰ、ＧａＩｎＡ
ｓ、ＡｌＧａＩｎＡｓ、ＧａＩｎＡｓＰ、ＧａＮ、Ｇａ
ＩｎＮなどを例示することができる。ＧａとＩｎを構成
元素として含む材料である場合は、自然超格子が形成さ
れやすいために、オフ基板を用いることによる自然超格
子抑制の効果が大きくなる。活性層内部の井戸層及びバ
リア層は、通常アンドープとするが、高速応答性を実現
するために、バリア層にドーピング（通常はｐ型）を行
ってもよい。

【００３７】第２導電型クラッド層の形成工程で形成さ
れる第２導電型クラッド層は、キャリア（電子・正孔）
を活性層に閉じ込めることができるものであれば、特に
層数に制限はない。第２導電型クラッド層は、単層から
なるものであるとき、その層の厚さは好ましくは０．５
〜４μｍ、より好ましくは１〜３μｍ程度である。ま
た、第２導電型クラッド層は複数層からなるものであっ
てもよく、第２導電型クラッド層を２層以上形成するこ
とは活性層への光の閉じ込めの観点から好ましいものと
なる。以下の説明では、活性層１３に近い方から順に第
２導電型第１クラッド層と第２導電型第２クラッド層の
２層を有する好ましい態様を例にとって説明する。

【００３８】第２導電型第１クラッド層１４は、活性層
１３よりも屈折率の小さい材料で形成される。第２導電
型第１クラッド層１４の材料としては、例えば第２導電
型のＩｎＰ、ＧａＩｎＰ、ＡｌＧａＩｎＰ、ＡｌＩｎ
Ｐ、ＡｌＧａＡｓ、ＡｌＧａＡｓＰ、ＡｌＧａＩｎＡ
ｓ、ＧａＩｎＡｓＰ、ＧａＮ、ＡｌＧａＮ、ＡｌＧａＩ
ｎＮ、ＢｅＭｇＺｎＳｅ、ＭｇＺｎＳＳｅ、ＣｄＺｎＳ
ｅＴｅ、ＺｎＯ、ＭｇＺｎＯ、ＭｇＯ等の一般的なIII
−Ｖ族、II−VI族元素の半導体を用いることができる。
第２導電型第１クラッド層１４のキャリア濃度は、所望
の濃度に調整することができ、１×１０¹⁷〜５×１０¹⁸
ｃｍ^-3の範囲が好ましく、３×１０¹⁷〜３×１０¹⁸ｃｍ
^-3がより好ましい。また、第２導電型第１クラッド層１
４の厚さについても所望の厚さに調整することができ、
好ましくは０．０１〜０．５μｍの範囲で適宜調整され
る。

【００３９】第２導電型第１クラッド層１４の屈折率
は、第１導電型クラッド層１２の屈折率よりも小さい。
このような態様を採用することにより、活性層から光ガ
イド層側へ有効に光がしみ出すように光分布（近視野
像）を制御することができる。また、活性領域（活性層
の存在する部分）から不純物拡散領域への光導波損失を
低減することもできるため、高出力動作におけるレーザ
特性や信頼性の向上を達成することができる。

【００４０】第２導電型第１クラッド層１４の上には、
キャップ層１５を形成することができる。該キャップ層
１５を形成することにより、少なくとも開口部内に後述
する第２導電型第２クラッド層を再成長させる際に、再
成長界面で通過抵抗を増大させるような高抵抗層の発生
を容易に防ぐことができるようになる。また、キャップ
層１５は酸化防止層又はエッチング阻止層として機能さ
せてもよい。

【００４１】キャップ層１５の材料は、酸化されにくい
か或いは酸化されてもクリーニングが容易な材料であれ
ば特に限定されない。具体的には、Ａｌ等の酸化されや
すい元素の含有率が低い（０．３以下程度）III−Ｖ族
化合物半導体層が挙げられる。また、材料と厚みを選択
することによって活性層からの光を吸収しないようにす
ることが好ましい。キャップ層１５の材料は、一般に活
性層の材料よりもバンドギャップが大きい材料から選択
されるが、バンドギャップが小さい材料であっても、厚
さが５０ｎｍ以下、より好ましくは３０ｎｍ以下であれ
ば、実質的に光の吸収が無視できるので使用可能であ
る。

【００４２】電流ブロック層の形成工程で形成される電
流ブロック層１７は、第２導電型第１クラッド層１４上
に形成され、電流狭窄領域を有する。基本的には、該電
流狭窄領域から活性層に電流が注入される。電流ブロッ
ク層１７の材料は、放熱性、劈開性、低コンタクト抵抗
などの利点を有する半導体であれば、特に限定されるも
のではない。電流ブロック層１７の材料として半導体を
用いた場合は、誘電体膜と比較して熱伝導率が高いため
に放熱性が良い、劈開性が良い、平坦化しやすいために
ジャンクション・アップで組み立てやすい、コンタクト
層を全面に形成しやすいのでコンタクト抵抗を下げやす
いなどの利点がある。

【００４３】また、電流ブロック層１７の導電型も特に
限定されるものではない。具体的には、第１導電型又は
高抵抗（アンドープ若しくは深い順位を形成する不純物
（Ｏ、Ｃｒ、Ｆｅなど）をドープ）、或いはこれら２つ
の組み合わせのいずれであってもよく、導電型或いは組
成の異なる複数の層から形成されていてもよい。

【００４４】電流ブロック層１７の厚みは、あまり薄い
と電流阻止機能が不十分となるため、下限は０．１μｍ
以上に形成することが好ましく、０．３μｍ以上に形成
することがより好ましい。一方、厚すぎると、電流狭窄
部となる例えばリッジやグルーブと呼ばれる部分のサイ
ズの制御が困難となり所定の特性が得られない等の問題
も出てくるため、上限は２μｍ以下に形成することが好
ましく、１μｍ以下に形成することがより好ましい。

【００４５】電流ブロック層１７の屈折率は、電流ブロ
ック層１７の間に狭窄された後述する第２導電型第２ク
ラッド層１８の屈折率よりも低くする（実屈折率ガイド
構造）。このような屈折率の制御を行うことによって、
従来のロスガイド構造に比べて動作電流を低減すること
が可能になる。電流ブロック層１６と第２導電型第２ク
ラッド層１８との屈折率差は、０．００１〜１．０が好
ましい。

【００４６】第２導電型第２クラッド層の形成工程で
は、電流ブロック層１７の上側層及び電流狭窄領域のキ
ャップ層１５の上側層として第２導電型第２クラッド層
１８が形成される。第２導電型第２クラッド層１８のキ
ャリア濃度は、所望の濃度に適宜調整することができ、
５×１０¹⁷〜１×１０¹⁹ｃｍ^-3の範囲が好ましく、５×
１０¹⁸ｃｍ ^-3以下がより好ましく、３×１０¹⁸ｃｍ^-3以
下が最も好ましい。また、第２導電型第２クラッド層１
８の厚さは、薄くなりすぎると光閉じ込めが不十分とな
り、厚くなりすぎると通過抵抗が増加してしまうことを
考慮して、０．５〜３．０μｍとすることが好ましい。

【００４７】電流ブロック層１７と第２導電型第２クラ
ッド層１８を形成した後にさらに電極を形成するに先立
ち、電極材料との接触抵抗を低減するために、低抵抗
（高キャリア濃度）のコンタクト層１９を形成する工程
を有することが好ましい。特に電極２０を形成しようと
する最上層表面の全体にコンタクト層１９を形成したう
えで電極を形成することが好ましい。

【００４８】このとき、コンタクト層１９の材料は、通
常はクラッド層よりバンドギャップが小さい材料の中か
ら選択し、金属電極とのオーミック性を取るため低抵抗
で適当なキャリア密度を有するのが好ましい。キャリア
密度は、１×１０¹⁸〜２×１０²⁰ｃｍ^-3の範囲で調整す
るのが好ましい。また、コンタクト層の厚みは、０．１
〜１０μｍが好ましく、１〜８μｍがより好ましい。

【００４９】電極の形成工程で形成される電極２０，２
１は、従来の電極の形成方法を用いて形成することがで
きる。電極２０，２１の導電型は、通常、クラッド層の
導電型と一致するように形成され、図２に示す半導体レ
ーザでは電極２０の導電型は第２導電型であり、電極２
１の導電型は第１導電型の導電性を有する。

【００５０】本発明の半導体光デバイス装置の製造方法
は、レジストの剥離方法を実施するため、第１導電型ク
ラッド層１２から第２導電型第２クラッド層１８までを
形成する工程間に、誘電体膜１６を形成する工程、レジ
スト（図示せず）を形成する工程、エッチングにより誘
電体膜１６を除去する工程、本発明のレジスト剥離方法
により前記レジストを剥離する工程を含む。誘電体膜１
６の形成方法は、特に限定されることはなく、従来から
の誘電体膜１６の形成方法を用いることができる。例え
ば、プラズマＣＶＤなどを挙げることができる。また、
エッチングによる誘電体膜１６の削除工程で用いられる
エッチング方法としては、通常のエッチング方法を用い
ることができる。例えば、プラズマエッチング、イオン
ビームエッチングなどのドライエッチング方法や、ディ
ップ式、スピンエッチング式などのウエットエッチング
方法を利用することができる。さらに、レジストの剥離
工程では、上述したような本発明のレジストの剥離工程
が用いられる。

【００５１】本発明の半導体光デバイス装置の製造方法
により製造された半導体光デバイス装置は、すべての半
導体発光素子及び半導体受光素子に利用することができ
る。半導体発光素子としては、例えば、半導体レーザ
（ＬＤ）や発光ダイオード（ＬＥＤ）などがあり、より
具体的には、通信用信号光源（ＩｎＧａＮＡｓを活性層
とする１〜２μｍ帯）レーザやファイバー励起用光源
（ＩｎＧａＡｓ歪み量子井戸活性層／ＧａＡｓ基板を用
いる９８０ｎｍ近傍、ＩｎＧａＡｓＰ歪み量井戸活性層
／ＩｎＰ基板を用いる１４８０ｎｍ近傍など）レーザな
どの通信用半導体レーザ装置などの、特に長波長（１μ
ｍ帯）で高出力動作が求められる通信用システムに用い
られる半導体レーザを挙げることができる。また、通信
用レーザでも、円形に近いレーザはファイバーとの結合
効率を高める点で有効である。さらに、遠視野像が単一
ピークであるものは、情報処理や光通信などの幅広い用
途に好適なレーザとして供することができる。また、半
導体受光素子としては、ＰＩＮフォトダイオード（ＰＩ
Ｎ−ＰＤ）、アバランシェ・フォトダイオード（ＡＰ
Ｄ）などを挙げることができる。

【００５２】

【実施例】以下に具体例を挙げて、本発明をさらに詳細
に説明する。以下の実施例に示す材料、試薬、割合、操
作等は、本発明の精神から逸脱しない限り適宜変更する
ことができる。したがって、本発明の範囲は以下に示す
具体例に制限されるものではない。

【００５３】（実施例１）本実施例において、図３に示
す順に各層を形成してリッジ埋込型レーザを製造した。
なお図(ａ)〜（ｉ）には、構造を把握しやすくするため
に敢えて寸法を変えている部分があるが、実際の寸法は
以下の文中に記載されるとおりである。

【００５４】先ず、厚さ３５０μｍで表面が（１００）
面であるｎ型ＧａＡｓ（ｎ＝１×１０¹⁸ｃｍ^-3）基板１
０１上に、ＭＯＣＶＤ法により厚さ１．５μｍのｎ型Ａ
ｌ_0. ₅₅Ｇａ_0.35Ａｓ（Ｓｉドープ：ｎ＝１×１０¹⁸ｃｍ
^-3）からなるｎ型クラッド層１０２を形成した。次い
で、ＭＯＣＶＤ法により厚さ０．０６μｍのＡｌ_0.14Ｇ
ａ_0.86Ａｓ（ノンドープ）の活性層１０３、厚さ０．２
５μｍのｐ型Ａｌ_0.55Ｇａ_0.45Ａｓ（Ｚｎドープ：ｐ＝
１×１０¹⁸ｃｍ^-3）からなるｐ型クラッド層１０４、厚
さ０．０１μｍのｐ型ＧａＡｓ（Ｚｎドープ：ｐ＝１×
１０¹⁸ｃｍ^-3）酸化防止層１０５を順次積層してダブル
ヘテロ構造を形成した（図３(ａ)）。

【００５５】次に、このダブルヘテロ基板の表面に厚さ
２００ｎｍのＳｉＮ_x誘電体膜１０６をプラズマＣＶＤ
により堆積させ、フォトリソグラフィー法により［０１
−１］Ｂ方向を長手方向とする横幅Ｄが２２μｍ、横方
向のスペース間隔Ｌが２５０μｍのストライプ状のレジ
ストマスク１０７（Ｄ／Ｌ＝０．０８８）を形成した
（図３(ｂ)）。なお、ここにいう［０１−１］Ｂ方向と
は、（１００）面と（０１−１）面の間に存在する（１
１−１）面がＡｓ表面に表れる面と定義される。

【００５６】次いで、レジストマスク１０７で覆われて
いない部分のＳｉＮ_x誘電体膜１０６をＳＦ₆プラズマを
用いて除去した（図３(ｃ)）。さらに希ＨＦ水溶液（４
９％ＨＦaq：Ｈ₂Ｏ＝１：１２５）中に９０秒間浸漬す
ることによりレジストマスク１０７を表面処理した後、
アセトンでレジストマスク１０７を除去した（図３
(ｄ)）。このようにしてレジストマスク１０７を除去し
た後のＳｉＮ_x誘電体膜１０６の表面を調べてみると、
レジスト残渣も全く見られなかった。したがって、Ｏ₂
プラズマによるアッシングを必要としなかった。

【００５７】次いで、ＳｉＮ_x誘電体膜１０６の両脇に
ＭＯＣＶＤ法を用いた選択成長により、厚さ０．５μｍ
のＧａＡｓ（Ｓｉドープ：ｐ＝１×１０¹⁸ｃｍ^-3）の電
流ブロック層１０８を形成した（図（ｅ））。

【００５８】次に、フォトリソグラフィー法により［０
１−１］Ｂ方向を長手方向とする横幅Ｄが２．２μｍの
ストライプ状にフォトレジストを除去したレジストマス
ク１０９を形成した。次に、レジストマスク１０９で覆
われていない部分のＳｉＮ_x誘電体膜１０６をＳＦ₆プラ
ズマを用いて除去した（図３(ｆ)）。さらに希ＨＦ水溶
液（４９％ＨＦaq：Ｈ₂Ｏ＝１：１２５）中に９０秒間
浸漬することによりレジストマスク１０７を表面処理し
た後、アセトンでレジストマスク１０９を除去した（図
３(ｇ)）。この方法によりストライプ状のＳｉＮ_x誘電
体膜１０６の中央に［０１−１］Ｂ方向に幅２．２μｍ
のストライプ状の溝を形成した。

【００５９】上記ストライプ状の溝部分にＭＯＣＶＤ法
により厚さ１．２５μｍのｐ型Ａｌ _0.57Ｇａ_0.43Ａｓ
（Ｚｎドープ：ｐ＝１×１０¹⁸ｃｍ^-3）第２クラッド層
１１０をリッジ埋込型に選択成長させた。同時にＧａＡ
ｓ電流ブロック層１０８上にもＭＯＣＶＤ法により厚さ
１．２５μｍのｐ型Ａｌ_0.57Ｇａ_0.43Ａｓ（Ｚｎドー
プ：ｐ＝１×１０¹⁸ｃｍ^-3）第２クラッド層１１０を選
択成長させた。次いで、ｐ型第２クラッド層１１０上に
ＭＯＣＶＤ法により厚さ０．５μｍのｐ型コンタクト層
１１１を選択成長させた（図３(ｈ)）。リッジ部分に成
長したｐ型第２クラッド層１１０やコンタクト層１１１
の厚みを断面観察により測定した結果、その厚みは普通
の基板に全面成長した場合と誤差の範囲で一致した。

【００６０】なお、上記ＭＯＣＶＤ法では、III族原料
にはトリメチルガリウム（ＴＭＧ）トリエチルガリウム
（ＴＥＧ）及びトリメチルインジウム（ＴＭＩ）を、Ｖ
族原料にはアルシン、ホスフィン及びジメチルヒドラゾ
ン（ＤＭＨｙ）を、キャリアガスには水素をそれぞれ用
いた。また、ｐ型ドーパントにはジメチル亜鉛、ｎ型ド
ーパントにはジシランを用いた。

【００６１】この後、ｐ側の電極１１２を蒸着し、基板
を１００μｍまで薄くした後に、ｎ側の電極１１３を蒸
着し、アロイした（図３(ｉ)）。こうして作製したウエ
ハーにおいて、レーザ光出射端面を形成（１次劈開）す
るようにチップバーに切り出した。このときの共振器長
は２５０μｍとした。端面の非対称コーティングを施し
た後、２次劈開によりチップに分離して寿命試験を行っ
たところ、特性劣化するサンプルが減少し半導体レーザ
の長寿命化を実現することができた。

【００６２】（比較例）実施例１と同様の工程で半導体
レーザを作製した。この際、ＳｉＮ_x誘電体膜のドライ
エッチング後に希ＨＦ水溶液による表面処理を行わず、
そのまま有機溶剤でレジストマスクを除去した。有機溶
剤で除去した後のウエハー表面を調べたところ、変質し
たレジスト残渣が付着していた。このため、Ｏ₂プラズ
マによるアッシングが必要であった。最終的に得られた
半導体レーザの寿命試験を行ったところ、特性劣化する
サンプルが多発し、サンプルの長寿命化を実現すること
はできなかった。

【００６３】

【発明の効果】本発明のレジスト剥離用フッ化水素溶液
は、誘電体膜上のレジストの剥離工程で誘電体膜の厚さ
及び幅を変化させることなくレジストパターのみを有機
溶媒に溶解することが出来る。また、誘電体膜上だけで
なく、その他表面上に形成されたのレジスト残渣を除去
またはごく少量に抑えることができる。そのため、本発
明のレジストの剥離方法は、レジストを剥離する前にフ
ッ化水素溶液で表面処理するため、誘電体膜上の場合に
は厚さ及び幅を変化させることなくレジストを誘電体膜
から剥離することができる。また、ウエハー表面にはレ
ジスト残渣が存在しない場合には、酸素プラズマによる
アッシングを省略することができ、僅かにレジスト残渣
が存在する場合には、アッシングパワー及びアッシング
時間を低減することができるため、ウエハーのプラズマ
ダメージを減らすことができる。このため、ウエハーの
特性を変化させずに、ウエハーの寿命、歩留まりを向上
することができる。さらには、本発明のレジストの剥離
方法は、これまでアッシングが不可欠であった製品分野
においても応用することができる。さらに本発明の半導
体デバイス装置の製造方法によれば、誘電体膜の厚さ及
び幅に影響を与えないので、プラズマダメージが少なく
結晶品質に優れ、かつ長寿命の半導体デバイス装置を得
ることができる。

【図面の簡単な説明】

【図１】従来のフォトリソグラフィー法を用いた半導
体デバイス装置の製造工程におけるリソグラフィー工程
の説明図である。

【図２】本発明の半導体デバイス装置の製造方法によ
り製造される半導体レーザの構造を示す説明図である。

【図３】本発明の半導体デバイス装置の製造工程の一
例を説明する工程図である。

【符号の簡単な説明】

１基板２第１導電型クラッド層３活性層４第２導電型クラッド層５キャップ層６誘電体膜７電流ブロック層８レジスト９レジスト残渣１１基板１２第１導電型クラッド層１３活性層１４第２導電型第１クラッド層１５キャップ層１６誘電体膜１７電流ブロック層１８第２導電第２クラッド層１９コンタクト層２０，２１電極１０１基板１０２ｎ型クラッド層１０３活性層１０４ｐ型第１クラッド層１０５酸化防止層１０６誘電体膜１０７レジストマスク１０８電流ブロック層１０９レジストマスク１１０ｐ型第２クラッド層１１１コンタクト層１１２ｐ側電極１１３ｎ側電極

───────────────────────────────────────────────────── フロントページの続き (72)発明者清見和正茨城県牛久市東猯穴町1000番地三菱化学株式会社筑波事業所内Ｆターム(参考） 2H096 AA25 AA28 CA05 LA02 5F043 AA40 BB30 CC16 5F046 MA02 MA18 5F073 AA13 AA83 CA02 CA05 CA07 CA13 CA14 CA15 CA16 CB02 CB19 DA05 DA06 DA23 DA32 DA35 EA28

Claims

【特許請求の範囲】

【請求項１】レジストを剥離する前に、レジストを表
面処理するために用いられるフッ化水素溶液。
【請求項２】フッ化水素の含有量が０．０１〜１．０
％（ｗ／ｖ）であることを特徴とする請求項１に記載の
フッ化水素溶液。
【請求項３】レジストを剥離する方法であって、レジ
ストを前記のフッ化水素溶液で表面処理する工程と、レ
ジストを有機溶剤により剥離する工程とを有することを
特徴とする方法。
【請求項４】前記レジストが、誘電体膜上に形成され
ていることを特徴とする請求項３に記載の方法。
【請求項５】前記誘電体膜がＳｉＮ_x、ＳｉＯ₂、Ｓｉ
Ｏ_xＮ_y、ＡｌＯ_x、ＺｎＯ、ＳｉＣ及びアモルファスＳ
ｉのいずれかであることを特徴とする請求項４に記載の
方法。
【請求項６】前記レジストが、化合物半導体上に形成
されていることを特徴とする請求項３に記載の方法。
【請求項７】化合物半導体が、ＩｎＰ、ＧａＩｎＰ、
ＡｌＧａＩｎＰ、ＡｌＩｎＰ、ＧａＡｓ、ＡｌＧａＡ
ｓ、ＡｌＧａＡｓＰ、ＡｌＧａＩｎＡｓ、ＧａＩｎＡｓ
Ｐのいずれかであることを特徴とする請求項６に記載の
方法。
【請求項８】前記フッ化水素溶液が請求項１又は２に
記載のフッ化水素溶液であることを特徴とする請求項３
〜７のいずれかに記載の方法。
【請求項９】前記有機溶剤がアセトン等のケトン系有
機溶剤のいずれかであることを特徴とする請求項３〜８
のいずれかに記載の方法。
【請求項１０】前記レジストが、ノボラック系樹脂を
含むレジストであることを特徴とする請求項３〜９に記
載の方法。
【請求項１１】レジストを剥離する工程を含む半導体
デバイス装置の製造方法であって、前記剥離工程を請求
項３〜１０のいずれかに記載の方法により行うことを特
徴とする半導体デバイス装置の製造方法。
【請求項１２】前記半導体デバイス装置が半導体光デ
バイス装置であることを特徴とする請求１１に記載の方
法。
【請求項１３】前記半導体光デバイス装置が半導体レ
ーザであることを特徴とする請求１２に記載の方法。