JP2002191175A - 安定化電源回路 - Google Patents
安定化電源回路Info
- Publication number
- JP2002191175A JP2002191175A JP2000387735A JP2000387735A JP2002191175A JP 2002191175 A JP2002191175 A JP 2002191175A JP 2000387735 A JP2000387735 A JP 2000387735A JP 2000387735 A JP2000387735 A JP 2000387735A JP 2002191175 A JP2002191175 A JP 2002191175A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- regulator
- power supply
- supply circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【課題】 複数のＤＣ−ＤＣコンバータを備えることな
く、低コスト、高効率、安定性の高い複数の出力電圧を
供給する安定化電源回路を提供する。 【解決手段】 入力電圧を初段にてＤＣ−ＤＣコンバー
タを使用して降圧し、３端子レギュレータであるＩＣ２
の最小入力電圧以上に変換した後、ＩＣ２により安定化
電源として出力するので高効率化でき、且つ、ＤＣ−Ｄ
Ｃコンバータを専用に備える必要がなく、Ｍ結合により
変換するので低コスト化を図ることができる。
く、低コスト、高効率、安定性の高い複数の出力電圧を
供給する安定化電源回路を提供する。 【解決手段】 入力電圧を初段にてＤＣ−ＤＣコンバー
タを使用して降圧し、３端子レギュレータであるＩＣ２
の最小入力電圧以上に変換した後、ＩＣ２により安定化
電源として出力するので高効率化でき、且つ、ＤＣ−Ｄ
Ｃコンバータを専用に備える必要がなく、Ｍ結合により
変換するので低コスト化を図ることができる。
Description
【０００１】
【発明の属する技術分野】本発明は、安定化電源回路に
関し、特にプリンタ装置や複写装置等に用いられる安定
化電源回路に関する。
関し、特にプリンタ装置や複写装置等に用いられる安定
化電源回路に関する。
【０００２】
【従来の技術】従来、プリンタ装置や複写装置等に使用
されるコントローラ基板は、ＣＰＵと専用ゲートアレイ
と、ＲＯＭと、ＲＡＭと、で構成され、＋５Ｖの統一さ
れた電源により動作していた。しかし、ＣＰＵの高速化
や発熱低減に伴い、ＣＰＵの動作電圧が５Ｖから３．３
Ｖや３．０Ｖに移行し、さらに２．５Ｖへと移行してい
る。
されるコントローラ基板は、ＣＰＵと専用ゲートアレイ
と、ＲＯＭと、ＲＡＭと、で構成され、＋５Ｖの統一さ
れた電源により動作していた。しかし、ＣＰＵの高速化
や発熱低減に伴い、ＣＰＵの動作電圧が５Ｖから３．３
Ｖや３．０Ｖに移行し、さらに２．５Ｖへと移行してい
る。
【０００３】また、ＤＲＡＭにおいても高速化に伴い、
ＦＰ ＤＲＡＭ(Fast Page DRAM)＋５．０ＶからＥＤＯ
ＤＲＡＭ（Extended Data Out DRAM）＋５．０Ｖへ移
行し、さらにＳＤＲＡＭ（Synchronous DRAM）＋３．３
Ｖへ、さらにＤＲ ＤＲＡＭ（Direct RAMBUS DRAM）＋
２．５Ｖへと移行している。
ＦＰ ＤＲＡＭ(Fast Page DRAM)＋５．０ＶからＥＤＯ
ＤＲＡＭ（Extended Data Out DRAM）＋５．０Ｖへ移
行し、さらにＳＤＲＡＭ（Synchronous DRAM）＋３．３
Ｖへ、さらにＤＲ ＤＲＡＭ（Direct RAMBUS DRAM）＋
２．５Ｖへと移行している。
【０００４】ＤＲ ＤＲＡＭにおいては、電源である＋
２．５Ｖに追加して、図９に示すように、信号Ｉ／Ｆと
してＤＡＴＡ ＢＵＳ信号をプルアップする電圧Ｖｔｅ
ｒｍ＝＋１．８Ｖと、信号をｈｉｇｈ／ｌｏｗに識別す
るスレッシュ電圧Ｖｒｅｆ＝＋１．４Ｖとを供給する必
要がある。
２．５Ｖに追加して、図９に示すように、信号Ｉ／Ｆと
してＤＡＴＡ ＢＵＳ信号をプルアップする電圧Ｖｔｅ
ｒｍ＝＋１．８Ｖと、信号をｈｉｇｈ／ｌｏｗに識別す
るスレッシュ電圧Ｖｒｅｆ＝＋１．４Ｖとを供給する必
要がある。
【０００５】よって、従来、＋５．０Ｖを電源ユニット
から供給されれば、動作可能であったコントローラ基板
が、複数の電源電圧の供給を受けるか、または、＋５．
０Ｖの電源の供給を受けることにより、コントローラ基
板上で複数の電源電圧に変換する構成となっていた。
から供給されれば、動作可能であったコントローラ基板
が、複数の電源電圧の供給を受けるか、または、＋５．
０Ｖの電源の供給を受けることにより、コントローラ基
板上で複数の電源電圧に変換する構成となっていた。
【０００６】このような＋５．０Ｖの電源から複数の電
源電圧を供給する方法としては、一般に３端子レギュレ
ータを使用した熱消費方式と、ＤＣ−ＤＣコンバータを
使用したスイッチング変換方式と、がある。
源電圧を供給する方法としては、一般に３端子レギュレ
ータを使用した熱消費方式と、ＤＣ−ＤＣコンバータを
使用したスイッチング変換方式と、がある。
【０００７】
【発明が解決しようとする課題】しかしながら、３端子
レギュレータを使用した熱消費方式においては、構造が
シンプルであるため低コスト化が可能であるが、熱に変
換するため発熱が大きいこと並びに変換効率が悪いた
め、近年問題となっている消費電力を悪くし、環境問題
であるエネルギーを抑えることができないといった不具
合があった。
レギュレータを使用した熱消費方式においては、構造が
シンプルであるため低コスト化が可能であるが、熱に変
換するため発熱が大きいこと並びに変換効率が悪いた
め、近年問題となっている消費電力を悪くし、環境問題
であるエネルギーを抑えることができないといった不具
合があった。
【０００８】また、ＤＣ−ＤＣコンバータを使用したス
イッチング変換方式においては、変換効率は良いがコス
トがかかってしまうため、低コスト化が図れないといっ
た不具合があった。
イッチング変換方式においては、変換効率は良いがコス
トがかかってしまうため、低コスト化が図れないといっ
た不具合があった。
【０００９】本発明は、上記不具合に鑑みて成されたも
のであり、従来のように複数のＤＣ−ＤＣコンバータを
備えることなく、低コスト、高効率、安定性の高い複数
の出力電圧を供給する安定化電源回路を提供することを
目的とする。
のであり、従来のように複数のＤＣ−ＤＣコンバータを
備えることなく、低コスト、高効率、安定性の高い複数
の出力電圧を供給する安定化電源回路を提供することを
目的とする。
【００１０】より詳細に、本発明は、３端子レギュレー
タの低コスト化とＤＣ−ＤＣコンバータの高効率変化の
効果を両立し、低コスト、高効率、安定性の高い複数の
出力電圧を供給する安定化電源回路を提供することを目
的とする。
タの低コスト化とＤＣ−ＤＣコンバータの高効率変化の
効果を両立し、低コスト、高効率、安定性の高い複数の
出力電圧を供給する安定化電源回路を提供することを目
的とする。
【００１１】
【課題を解決するための手段】前記課題を解決するため
に、請求項１記載の発明は、複数の電圧を安定出力する
安定化電源回路において、単一電源からの入力のｏｎ／
ｏｆｆを切り替える制御素子と、第１次側巻き線及び第
２次側巻き線からなる出力トランスと、を備え、第１の
負荷に電力を供給するため、第１次側巻き線に少なくと
も整流ダイオードと平滑コンデンサとを備え、第１の負
荷を一定とするように制御素子を制御する制御回路を備
え、第２次側巻き線に整流ダイオードと平滑コンデンサ
とを備え、平滑コンデンサにより平滑化された第２の出
力の電圧が第１の出力の負荷変動と該第２の出力の負荷
変動とによる変動を抑えるレギュレータを第２の出力に
設けたことを特徴とする。
に、請求項１記載の発明は、複数の電圧を安定出力する
安定化電源回路において、単一電源からの入力のｏｎ／
ｏｆｆを切り替える制御素子と、第１次側巻き線及び第
２次側巻き線からなる出力トランスと、を備え、第１の
負荷に電力を供給するため、第１次側巻き線に少なくと
も整流ダイオードと平滑コンデンサとを備え、第１の負
荷を一定とするように制御素子を制御する制御回路を備
え、第２次側巻き線に整流ダイオードと平滑コンデンサ
とを備え、平滑コンデンサにより平滑化された第２の出
力の電圧が第１の出力の負荷変動と該第２の出力の負荷
変動とによる変動を抑えるレギュレータを第２の出力に
設けたことを特徴とする。
【００１２】請求項２記載の発明は、請求項１記載の発
明において、第２次側巻き線に巻き線数の異なる複数の
出力端子を備え、レギュレータに入力する電圧値を切り
替える切り替え手段を有し、切り替え手段によりレギュ
レータの最小入力電圧となるように設定することを特徴
とする。
明において、第２次側巻き線に巻き線数の異なる複数の
出力端子を備え、レギュレータに入力する電圧値を切り
替える切り替え手段を有し、切り替え手段によりレギュ
レータの最小入力電圧となるように設定することを特徴
とする。
【００１３】請求項３記載の発明は、請求項２記載の発
明において、レギュレータの温度を検出する温度検出手
段と、温度検出手段により検出された温度が所定の値以
上に上昇した時に、第２次側巻き線の巻き線数の異なる
複数の出力のうち、出力電圧の小さくなる端子に接続を
切り替える接続切り替え手段と、を有することを特徴と
する。
明において、レギュレータの温度を検出する温度検出手
段と、温度検出手段により検出された温度が所定の値以
上に上昇した時に、第２次側巻き線の巻き線数の異なる
複数の出力のうち、出力電圧の小さくなる端子に接続を
切り替える接続切り替え手段と、を有することを特徴と
する。
【００１４】請求項４記載の発明は、請求項２記載の発
明において、レギュレータの入力電圧と出力電圧を検出
する電圧検出手段と、電圧検出手段により検出した入力
電圧と出力電圧との電圧差がレギュレータの最小動作保
証電圧となるように基準電圧と比較する比較手段と、比
較結果に基づいて第２次側巻き線の巻き線数の異なる出
力端子の接続を切り替える接続切り替え手段と、を有す
ることを特徴とする。
明において、レギュレータの入力電圧と出力電圧を検出
する電圧検出手段と、電圧検出手段により検出した入力
電圧と出力電圧との電圧差がレギュレータの最小動作保
証電圧となるように基準電圧と比較する比較手段と、比
較結果に基づいて第２次側巻き線の巻き線数の異なる出
力端子の接続を切り替える接続切り替え手段と、を有す
ることを特徴とする。
【００１５】請求項５記載の発明は、請求項１記載の発
明において、第１次巻き線に巻き線数の異なる複数の出
力端子を備え、レギュレータに入力する電圧値を切り替
える切り替え手段を有し、切り替え手段によりレギュレ
ータの最小入力電圧となるように設定することを特徴と
する。
明において、第１次巻き線に巻き線数の異なる複数の出
力端子を備え、レギュレータに入力する電圧値を切り替
える切り替え手段を有し、切り替え手段によりレギュレ
ータの最小入力電圧となるように設定することを特徴と
する。
【００１６】請求項６記載の発明は、請求項５記載の発
明において、レギュレータの温度を検出する温度検出手
段と、温度検出手段により検出された温度が所定の値以
上に上昇した時に、第２次側巻き線の巻き線数の異なる
複数の出力のうち、出力電圧の小さくなる端子に接続を
切り替える接続切り替え手段と、を有することを特徴と
する。
明において、レギュレータの温度を検出する温度検出手
段と、温度検出手段により検出された温度が所定の値以
上に上昇した時に、第２次側巻き線の巻き線数の異なる
複数の出力のうち、出力電圧の小さくなる端子に接続を
切り替える接続切り替え手段と、を有することを特徴と
する。
【００１７】請求項７記載の発明は、請求項５記載の発
明において、レギュレータの入力電圧と出力電圧を検出
する電圧検出手段と、電圧検出手段により検出した入力
電圧と出力電圧との電圧差がレギュレータの最小動作保
証電圧となるように基準電圧と比較する比較手段と、比
較結果に基づいて第２次側巻き線の巻き線数の異なる出
力端子の接続を切り替える接続切り替え手段と、を有す
ることを特徴とする。
明において、レギュレータの入力電圧と出力電圧を検出
する電圧検出手段と、電圧検出手段により検出した入力
電圧と出力電圧との電圧差がレギュレータの最小動作保
証電圧となるように基準電圧と比較する比較手段と、比
較結果に基づいて第２次側巻き線の巻き線数の異なる出
力端子の接続を切り替える接続切り替え手段と、を有す
ることを特徴とする。
【００１８】
【発明の実施の形態】次に、添付図面を参照しながら、
本発明の実施形態である安定化電源回路を詳細に説明す
る。図１から図８を参照すると、本発明に係る安定化電
源回路の実施の形態が示されている。
本発明の実施形態である安定化電源回路を詳細に説明す
る。図１から図８を参照すると、本発明に係る安定化電
源回路の実施の形態が示されている。
【００１９】〈第１の実施形態〉図１は、本発明の第１
の実施形態である安定化電源回路の概略構成を示すブロ
ック図である。図１において、本発明の第１の実施形態
である安定化電源回路は、集積回路ＩＣ１，ＩＣ２と、
トランジスタＴｒ１，Ｔｒ２と、コンデンサＣ１，Ｃ
２，Ｃ３と、ダイオードＤ１，Ｄ２と、トランスＴ１
と、抵抗Ｒ１，Ｒ２と、を有して構成される。
の実施形態である安定化電源回路の概略構成を示すブロ
ック図である。図１において、本発明の第１の実施形態
である安定化電源回路は、集積回路ＩＣ１，ＩＣ２と、
トランジスタＴｒ１，Ｔｒ２と、コンデンサＣ１，Ｃ
２，Ｃ３と、ダイオードＤ１，Ｄ２と、トランスＴ１
と、抵抗Ｒ１，Ｒ２と、を有して構成される。
【００２０】図１において、集積回路ＩＣ１は、ＤＣ−
ＤＣコンバータの制御ＩＣである。このＩＣ１は、高利
得エラーアンプＣＯＭＰ１０１を内蔵し、出力電圧（Ｖ
ｏｕｔ）をＲ１／（Ｒ１＋Ｒ２）で分圧した電圧値と、
基準電圧レギュレータ（ＲｅｆＲｅｇ）１０２の出力電
圧とを比較し、その差分を増幅する。ＯＳＣ１０３は、
電流センスコンパレータを内蔵し、Ｒｓｃ抵抗でＤＣ−
ＤＣコンバータに流れる電流を検出し、その電流の最大
値Ｉｐｋを検出してリミットをかける機能を備えると共
に、外付けコンデンサＣｔにより発振周波数を可変可能
な充放電型発振器でＰＷＭを発生する。パルス幅変調ラ
ッチ１０４は、ＣＯＭＰ１０１で出力電圧を比較して高
利得増幅した結果をパルス幅変調（ＰＷＭ）する。
ＤＣコンバータの制御ＩＣである。このＩＣ１は、高利
得エラーアンプＣＯＭＰ１０１を内蔵し、出力電圧（Ｖ
ｏｕｔ）をＲ１／（Ｒ１＋Ｒ２）で分圧した電圧値と、
基準電圧レギュレータ（ＲｅｆＲｅｇ）１０２の出力電
圧とを比較し、その差分を増幅する。ＯＳＣ１０３は、
電流センスコンパレータを内蔵し、Ｒｓｃ抵抗でＤＣ−
ＤＣコンバータに流れる電流を検出し、その電流の最大
値Ｉｐｋを検出してリミットをかける機能を備えると共
に、外付けコンデンサＣｔにより発振周波数を可変可能
な充放電型発振器でＰＷＭを発生する。パルス幅変調ラ
ッチ１０４は、ＣＯＭＰ１０１で出力電圧を比較して高
利得増幅した結果をパルス幅変調（ＰＷＭ）する。
【００２１】パルス幅変調された波形は、Ｔｒ１とＴｒ
２からなるシングル・トーテン・ポール出力段によりパ
ワーＭＯＳＦＥＴ（Ｑ１）を直接ドライブし、入力電圧
（Ｖｉｎ）である＋５．０ＶをＯＮ／ＯＦＦすることに
よりトランスＴ１に電磁界を発生させる。ダイオードＤ
１は、パワーＭＯＳＦＥＴ（Ｑ１）がオフしたときに、
トランスＴ１に電流が流れ続けるためのものである。ス
イッチングされたエネルギーは、コンデンサＣ１で平滑
化され、出力電圧（Ｖｏｕｔ）＋３．３Ｖとして出力さ
れると共に、上述した抵抗Ｒ１及びＲ２を介して帰還が
かかっている。
２からなるシングル・トーテン・ポール出力段によりパ
ワーＭＯＳＦＥＴ（Ｑ１）を直接ドライブし、入力電圧
（Ｖｉｎ）である＋５．０ＶをＯＮ／ＯＦＦすることに
よりトランスＴ１に電磁界を発生させる。ダイオードＤ
１は、パワーＭＯＳＦＥＴ（Ｑ１）がオフしたときに、
トランスＴ１に電流が流れ続けるためのものである。ス
イッチングされたエネルギーは、コンデンサＣ１で平滑
化され、出力電圧（Ｖｏｕｔ）＋３．３Ｖとして出力さ
れると共に、上述した抵抗Ｒ１及びＲ２を介して帰還が
かかっている。
【００２２】トランスＴ１に蓄えられた電磁界エネルギ
ーは、同数巻かれたコイルのため、Ｍ結合（相互インダ
クタンス・相互誘導係数）により巻き線比に比例した電
圧エネルギーとして発生する。この発生した電圧エネル
ギーは、ダイオードＤ２により整流され、コンデンサＣ
２により平滑化される。この平滑化された電圧は、負荷
電流により変動をきたすため、３端子レギュレータであ
るＩＣ２により、安定化電源として＋２．５Ｖを出力す
る。コンデンサＣ３は、３端子レギュレータの発振防止
用の平滑コンデンサである。
ーは、同数巻かれたコイルのため、Ｍ結合（相互インダ
クタンス・相互誘導係数）により巻き線比に比例した電
圧エネルギーとして発生する。この発生した電圧エネル
ギーは、ダイオードＤ２により整流され、コンデンサＣ
２により平滑化される。この平滑化された電圧は、負荷
電流により変動をきたすため、３端子レギュレータであ
るＩＣ２により、安定化電源として＋２．５Ｖを出力す
る。コンデンサＣ３は、３端子レギュレータの発振防止
用の平滑コンデンサである。
【００２３】図２（ａ）は、ダイオードＤ２の出力が負
荷電流により変動することを示すものであり、負荷電流
と出力電圧との関係図である。図２（ａ）において、
３．３Ｖ系の出力負荷電流が増加するとトランスＴ１に
発生する電磁界が増加するため、２次側の出力であるダ
イオードＤ２の電圧は上昇していく。また、ダイオード
Ｄ２の負荷電流が増加すると、２次側出力はＤＣ−ＤＣ
コンバータに帰還をかけていないため、トランスＴ１の
巻き線比のみで電圧値を発生することとなるため、電圧
は不安定になり低下していく。
荷電流により変動することを示すものであり、負荷電流
と出力電圧との関係図である。図２（ａ）において、
３．３Ｖ系の出力負荷電流が増加するとトランスＴ１に
発生する電磁界が増加するため、２次側の出力であるダ
イオードＤ２の電圧は上昇していく。また、ダイオード
Ｄ２の負荷電流が増加すると、２次側出力はＤＣ−ＤＣ
コンバータに帰還をかけていないため、トランスＴ１の
巻き線比のみで電圧値を発生することとなるため、電圧
は不安定になり低下していく。
【００２４】しかしながら、２次側出力は無帰還と説明
したが、実際には、トランスＴ１を介して逆のＭ結合が
生じるため、＋３．３Ｖ側の出力を低下させることによ
り、抵抗Ｒ１、Ｒ２を介して帰還がかかる。つまり、＋
３．３Ｖは正式な帰還がかかり安定している。＋２．５
Ｖは、Ｍ結合による帰還がかかり、負荷変動に依存しな
い高性能な安定電源としては使用できないが、電圧を降
圧することは可能である。
したが、実際には、トランスＴ１を介して逆のＭ結合が
生じるため、＋３．３Ｖ側の出力を低下させることによ
り、抵抗Ｒ１、Ｒ２を介して帰還がかかる。つまり、＋
３．３Ｖは正式な帰還がかかり安定している。＋２．５
Ｖは、Ｍ結合による帰還がかかり、負荷変動に依存しな
い高性能な安定電源としては使用できないが、電圧を降
圧することは可能である。
【００２５】図２（ｂ）は、実負荷電流と出力電圧曲線
のグラフである。３．３Ｖの実負荷として、負荷側の部
品ばらつき、動作による負荷変動、ＤＣ−ＤＣコンバー
タの部品ばらつき（Ｑ１、Ｔ１、Ｄ１）が主なものとし
て挙げられる。また、２次側の実負荷として同じく、
２．５Ｖ系の部品ばらつき、動作により負荷変動、トラ
ンスＴ１、ダイオードＤ２による部品ばらつきが挙げら
れる。
のグラフである。３．３Ｖの実負荷として、負荷側の部
品ばらつき、動作による負荷変動、ＤＣ−ＤＣコンバー
タの部品ばらつき（Ｑ１、Ｔ１、Ｄ１）が主なものとし
て挙げられる。また、２次側の実負荷として同じく、
２．５Ｖ系の部品ばらつき、動作により負荷変動、トラ
ンスＴ１、ダイオードＤ２による部品ばらつきが挙げら
れる。
【００２６】コントローラ基板の特性から実負荷エリア
をある程度想定可能であり、図２（ｂ）に示す斜線部分
のように、使用する範囲が限定される。この最小値の出
力電圧値を３端子レギュレータであるＩＣ２の最小入力
電圧である＋２．８Ｖに設定することにより、２．８Ｖ
以上に電圧が上昇した場合は、３端子レギュレータによ
り熱変換して安定化電源＋２．５Ｖを出力することがで
きる。
をある程度想定可能であり、図２（ｂ）に示す斜線部分
のように、使用する範囲が限定される。この最小値の出
力電圧値を３端子レギュレータであるＩＣ２の最小入力
電圧である＋２．８Ｖに設定することにより、２．８Ｖ
以上に電圧が上昇した場合は、３端子レギュレータによ
り熱変換して安定化電源＋２．５Ｖを出力することがで
きる。
【００２７】ここで簡単に効率を計算すると、＋５．０
Ｖから＋２．５Ｖ（１Ａ）を３端子レギュレータで直接
生成した場合の効率は５０％であり、２．５Ｗの熱量が
発生する。
Ｖから＋２．５Ｖ（１Ａ）を３端子レギュレータで直接
生成した場合の効率は５０％であり、２．５Ｗの熱量が
発生する。
【００２８】本発明の第１の実施形態では、ＤＣ−ＤＣ
コンバータの変換効率を９５％、トランスＴ１のＭ結合
の効率を９０％ ダイオードＤ２の出力電圧を３．０Ｖ
と仮定すると、（２．５Ｖ×１Ａ）／（３．０Ｖ×１Ａ
／０．９／０．９５）＝０．７１２５ 約７０％の変換
効率に上昇する。
コンバータの変換効率を９５％、トランスＴ１のＭ結合
の効率を９０％ ダイオードＤ２の出力電圧を３．０Ｖ
と仮定すると、（２．５Ｖ×１Ａ）／（３．０Ｖ×１Ａ
／０．９／０．９５）＝０．７１２５ 約７０％の変換
効率に上昇する。
【００２９】図３は、実負荷とトランスの２次側の曲線
比を示すグラフである。上述するように、３．３Ｖの実
負荷として、負荷側の部品ばらつき、動作による負荷変
動、ＤＣ−ＤＣコンバータの部品ばらつき（Ｑ１、Ｔ
１、Ｄ１）が主なものとして挙げられる。また、２次側
の実負荷として同じく、２．５Ｖ系の部品ばらつき、動
作により負荷変動、Ｔ１、Ｄ２による部品ばらつきが挙
げられる。各部品ばらつきによる変動幅を削除し、動作
による負荷変動分に限定を行えば、図２（ｂ）の出力電
圧範囲は、より限定することができる。部品ばらつきに
よる変動は、初期条件であり一度決定してしまえばコン
トローラ基板上で変動することがない。
比を示すグラフである。上述するように、３．３Ｖの実
負荷として、負荷側の部品ばらつき、動作による負荷変
動、ＤＣ−ＤＣコンバータの部品ばらつき（Ｑ１、Ｔ
１、Ｄ１）が主なものとして挙げられる。また、２次側
の実負荷として同じく、２．５Ｖ系の部品ばらつき、動
作により負荷変動、Ｔ１、Ｄ２による部品ばらつきが挙
げられる。各部品ばらつきによる変動幅を削除し、動作
による負荷変動分に限定を行えば、図２（ｂ）の出力電
圧範囲は、より限定することができる。部品ばらつきに
よる変動は、初期条件であり一度決定してしまえばコン
トローラ基板上で変動することがない。
【００３０】図３においては、コントローラ基板ＡとＢ
の最小と最大のサンプルを示す。上述したように、図２
（ｂ）を満足するためには、最小電圧を２．８Ｖに設定
する必要があるが、この時、サンプルＢの斜線部では
３．０Ｖ以上になり、動作に無関係で３．０Ｖ×負荷電
流値を熱エネルギーとして消費することになる。
の最小と最大のサンプルを示す。上述したように、図２
（ｂ）を満足するためには、最小電圧を２．８Ｖに設定
する必要があるが、この時、サンプルＢの斜線部では
３．０Ｖ以上になり、動作に無関係で３．０Ｖ×負荷電
流値を熱エネルギーとして消費することになる。
【００３１】しかしながら、図３（ｂ）及び（ｄ）に示
すように、トランスＴ１の２次側巻き線を複数取れるよ
うに構成にし、サンプルＡの場合には、図３（ｂ）に示
すようにトランスＴ１の最大巻き線に設定し、図３
（ｃ）に示すサンプルＢの場合には、最小電圧が２．８
Ｖとなるように、図３（ｄ）に示すように、トランスＴ
１の２次側巻き線を少ない所に接続することで抑え込む
ことができる。従って、３端子レギュレータの最小入力
電圧値になるべく近づけることにより、高効率化を図る
ことが可能となる。
すように、トランスＴ１の２次側巻き線を複数取れるよ
うに構成にし、サンプルＡの場合には、図３（ｂ）に示
すようにトランスＴ１の最大巻き線に設定し、図３
（ｃ）に示すサンプルＢの場合には、最小電圧が２．８
Ｖとなるように、図３（ｄ）に示すように、トランスＴ
１の２次側巻き線を少ない所に接続することで抑え込む
ことができる。従って、３端子レギュレータの最小入力
電圧値になるべく近づけることにより、高効率化を図る
ことが可能となる。
【００３２】ここで簡単に効率を計算する。先の条件に
対して、ダイオードＤ２の出力電圧を２．８Ｖと設定で
きるので計算式は、（２．５Ｖ×１Ａ）／（２．８Ｖ×
１Ａ／０．９／０．９５）＝０．７６３３９ 約７６％
の変換効率に上昇する。
対して、ダイオードＤ２の出力電圧を２．８Ｖと設定で
きるので計算式は、（２．５Ｖ×１Ａ）／（２．８Ｖ×
１Ａ／０．９／０．９５）＝０．７６３３９ 約７６％
の変換効率に上昇する。
【００３３】〈第２の実施形態〉図４は、本発明の第２
の実施形態である安定化電源回路の概略構成を示すブロ
ック図である。図４において、本発明の第２の実施形態
である安定化電源回路は、上述される本発明の第１の実
施形態の構成に対して、新たにサーにスタＳ１を設けた
ものである。このサーミスタＳ１を設けることにより、
３端子レギュレータの入力電圧が必要以上に上昇したと
きには、３端子レギュレータが熱消費して安定化電源を
生成していることから、３端子レギュレータであるＩＣ
２自体の温度が上昇することを検出する。ＩＣ２に直接
接続されたサーミスタＳ１の抵抗値変化をＲＳ抵抗と分
圧することにより電圧値として検出し、抵抗Ｒ１〜Ｒ４
で複数の基準電圧を作成し、当該複数の基準電圧と比較
することにより、温度上昇に追従してトランスＴ１の２
次側巻き線比を小さくする。
の実施形態である安定化電源回路の概略構成を示すブロ
ック図である。図４において、本発明の第２の実施形態
である安定化電源回路は、上述される本発明の第１の実
施形態の構成に対して、新たにサーにスタＳ１を設けた
ものである。このサーミスタＳ１を設けることにより、
３端子レギュレータの入力電圧が必要以上に上昇したと
きには、３端子レギュレータが熱消費して安定化電源を
生成していることから、３端子レギュレータであるＩＣ
２自体の温度が上昇することを検出する。ＩＣ２に直接
接続されたサーミスタＳ１の抵抗値変化をＲＳ抵抗と分
圧することにより電圧値として検出し、抵抗Ｒ１〜Ｒ４
で複数の基準電圧を作成し、当該複数の基準電圧と比較
することにより、温度上昇に追従してトランスＴ１の２
次側巻き線比を小さくする。
【００３４】このことにより、コントロール基板の部品
ばらつき分を測定し、固定設定することなく、追従させ
常に最適化することができる。
ばらつき分を測定し、固定設定することなく、追従させ
常に最適化することができる。
【００３５】また、コントローラ基板上に設けたオプシ
ョン設定可能な増設メモリやフォントＲＯＭが追加され
消費電力が増減しても、常に最適効率に自動修正するこ
とが可能である。
ョン設定可能な増設メモリやフォントＲＯＭが追加され
消費電力が増減しても、常に最適効率に自動修正するこ
とが可能である。
【００３６】〈第３の実施形態〉図５は、本発明の第３
の実施形態である安定化電源回路の概略構成を示すブロ
ック図である。図５において、本発明の第３の実施形態
である安定化電源回路は、上述される本発明の第１の実
施形態の構成に対して、新たにＩＣ２の入力電圧検出部
と出力電圧検出部とを設けたものである。この入力電圧
検出部と出力電圧検出部を設けることにより、入力電圧
と出力電圧との電位差が常に０．３Ｖとなるように基準
電圧と比較し、トランスＴ１の２次側巻き線比を調整す
る。
の実施形態である安定化電源回路の概略構成を示すブロ
ック図である。図５において、本発明の第３の実施形態
である安定化電源回路は、上述される本発明の第１の実
施形態の構成に対して、新たにＩＣ２の入力電圧検出部
と出力電圧検出部とを設けたものである。この入力電圧
検出部と出力電圧検出部を設けることにより、入力電圧
と出力電圧との電位差が常に０．３Ｖとなるように基準
電圧と比較し、トランスＴ１の２次側巻き線比を調整す
る。
【００３７】このことにより、コントロール基板の部品
ばらつきに対して、最適化することができるとともに、
負荷変動による変動分もトランスＴ１の巻き線ステップ
毎に微調整可能にし、より高効率化を図ることが可能と
なる。
ばらつきに対して、最適化することができるとともに、
負荷変動による変動分もトランスＴ１の巻き線ステップ
毎に微調整可能にし、より高効率化を図ることが可能と
なる。
【００３８】図６は、実負荷とトランスの１次側の曲線
比を示すグラフである。上述したように、３．３Ｖの実
負荷として、負荷側の部品ばらつき、動作による負荷変
動、ＤＣ−ＤＣコンバータの部品ばらつき（Ｑ１、Ｔ
１、Ｄ１）が主なものとして挙げられる。また、２次側
の実負荷として、同じく、２．５Ｖ系の部品ばらつき、
動作により負荷変動、Ｔ１、Ｄ２による部品ばらつきが
挙げられる。各部品ばらつきによる変動幅を削除し、動
作による負荷変動分に限定を行えば、図２（ｂ）の出力
電圧範囲をより限定することができる。部品ばらつきに
よる変動は、初期条件であり一度決定してしまえばコン
トローラ基板上で変動することがない。
比を示すグラフである。上述したように、３．３Ｖの実
負荷として、負荷側の部品ばらつき、動作による負荷変
動、ＤＣ−ＤＣコンバータの部品ばらつき（Ｑ１、Ｔ
１、Ｄ１）が主なものとして挙げられる。また、２次側
の実負荷として、同じく、２．５Ｖ系の部品ばらつき、
動作により負荷変動、Ｔ１、Ｄ２による部品ばらつきが
挙げられる。各部品ばらつきによる変動幅を削除し、動
作による負荷変動分に限定を行えば、図２（ｂ）の出力
電圧範囲をより限定することができる。部品ばらつきに
よる変動は、初期条件であり一度決定してしまえばコン
トローラ基板上で変動することがない。
【００３９】図６においては、コントローラ基板ＡとＢ
の最小と最大のサンプルを示す。上述したように、図２
（ｂ）を満足するためには、最小電圧を２．８Ｖに設定
する必要があるが、この時サンプルＢの斜線部では３．
０Ｖ以上になり、動作に無関係で３．０Ｖ×負荷電流値
を熱エネルギーとして消費することになる。
の最小と最大のサンプルを示す。上述したように、図２
（ｂ）を満足するためには、最小電圧を２．８Ｖに設定
する必要があるが、この時サンプルＢの斜線部では３．
０Ｖ以上になり、動作に無関係で３．０Ｖ×負荷電流値
を熱エネルギーとして消費することになる。
【００４０】しかしながら、図６（ｂ）及び（ｄ）に示
すように、トランスＴ１の１次側巻き線を複数取れる構
成にし、サンプルＡの場合には、図６（ｂ）に示すよう
にトランスＴ１の最小巻き線に設定し、図６（ｃ）に示
すサンプルＢの場合には、最小電圧が２．８Ｖになるよ
うに、図６（ｄ）に示すように、トランスＴ１の１次側
巻き線を多い所に接続することで抑え込むことができ
る。これにより、３端子レギュレータの最小入力電圧値
になるべく近づけることにより、高効率化を図ることが
可能となる。なお、この実施形態においては、１次側巻
き線で調整しているので１次側の帰還がかかり、トラン
スＴ１が無駄に磁気飽和することを抑え、常に変換効率
が良くなる。
すように、トランスＴ１の１次側巻き線を複数取れる構
成にし、サンプルＡの場合には、図６（ｂ）に示すよう
にトランスＴ１の最小巻き線に設定し、図６（ｃ）に示
すサンプルＢの場合には、最小電圧が２．８Ｖになるよ
うに、図６（ｄ）に示すように、トランスＴ１の１次側
巻き線を多い所に接続することで抑え込むことができ
る。これにより、３端子レギュレータの最小入力電圧値
になるべく近づけることにより、高効率化を図ることが
可能となる。なお、この実施形態においては、１次側巻
き線で調整しているので１次側の帰還がかかり、トラン
スＴ１が無駄に磁気飽和することを抑え、常に変換効率
が良くなる。
【００４１】〈第４の実施形態〉図７は、本発明の第４
の実施形態である安定化電源回路の概略構成を示すブロ
ック図である。図７において、本発明の第４の実施形態
である安定化電源回路は、上述される本発明の第１の実
施形態の構成に対して、新たにＩＣ２にサーミスタＳ１
を設けたものである。このサーミスタＳ１を設けること
により、３端子レギュレータの入力電圧が必要以上に上
昇したときには、３端子レギュレータが熱消費して安定
化電源を生成していることから、３端子レギュレータで
あるＩＣ２自体の温度が上昇することを検出し、ＩＣ２
に直接接続したサーミスタＳ１の抵抗値変化をＲＳ抵抗
と分圧することにより電圧値として検出し、抵抗Ｒ１〜
Ｒ４で複数の基準電圧を作成し、当該複数の基準電圧と
比較することにより、温度上昇に追従してトランスＴ１
の１次側巻き線比を大きくする。
の実施形態である安定化電源回路の概略構成を示すブロ
ック図である。図７において、本発明の第４の実施形態
である安定化電源回路は、上述される本発明の第１の実
施形態の構成に対して、新たにＩＣ２にサーミスタＳ１
を設けたものである。このサーミスタＳ１を設けること
により、３端子レギュレータの入力電圧が必要以上に上
昇したときには、３端子レギュレータが熱消費して安定
化電源を生成していることから、３端子レギュレータで
あるＩＣ２自体の温度が上昇することを検出し、ＩＣ２
に直接接続したサーミスタＳ１の抵抗値変化をＲＳ抵抗
と分圧することにより電圧値として検出し、抵抗Ｒ１〜
Ｒ４で複数の基準電圧を作成し、当該複数の基準電圧と
比較することにより、温度上昇に追従してトランスＴ１
の１次側巻き線比を大きくする。
【００４２】このことにより、コントロール基板の部品
ばらつき分を測定し、固定設定することなく、追従させ
常に最適化することができる。
ばらつき分を測定し、固定設定することなく、追従させ
常に最適化することができる。
【００４３】また、コントローラ基板上に設けたオプシ
ョン設定可能な増設メモリやフォントＲＯＭが追加され
消費電力が増減しても、常に最適効率に自動修正するこ
とが可能である。
ョン設定可能な増設メモリやフォントＲＯＭが追加され
消費電力が増減しても、常に最適効率に自動修正するこ
とが可能である。
【００４４】〈第５の実施形態〉図８は、本発明の第５
の実施形態である安定化電源回路の概略構成を示すブロ
ック図である。図８において、本発明の第５の実施形態
である安定化電源回路は、上述される本発明の第１の実
施形態の構成に対して、新たにＩＣ２の入力電圧検出部
と出力電圧検出部とを設けたものである。この入力電圧
検出部と出力電圧検出部とを設けることにより、入力電
圧と出力電圧の電位差が常に０．３Ｖになるように基準
電圧と比較し、トランスＴ１の１次側巻き線比を調整す
る。
の実施形態である安定化電源回路の概略構成を示すブロ
ック図である。図８において、本発明の第５の実施形態
である安定化電源回路は、上述される本発明の第１の実
施形態の構成に対して、新たにＩＣ２の入力電圧検出部
と出力電圧検出部とを設けたものである。この入力電圧
検出部と出力電圧検出部とを設けることにより、入力電
圧と出力電圧の電位差が常に０．３Ｖになるように基準
電圧と比較し、トランスＴ１の１次側巻き線比を調整す
る。
【００４５】このことにより、コントロール基板の部品
ばらつきに対して、最適化することができるとともに、
負荷変動による変動分もトランスＴ１の巻き線ステップ
毎に微調整可能にし、より高効率化を図ることが可能と
なる。
ばらつきに対して、最適化することができるとともに、
負荷変動による変動分もトランスＴ１の巻き線ステップ
毎に微調整可能にし、より高効率化を図ることが可能と
なる。
【００４６】
【発明の効果】以上の説明より明らかなように、請求項
１記載の発明によれば、入力電圧を初段にてＤＣ−ＤＣ
コンバータを使用して降圧し、３端子レギュレータの最
小入力電圧以上に変換後、３端子レギュレータにより安
定化電源として出力するので高効率化でき、且つＤＣ−
ＤＣコンバータを専用に備えることなく、Ｍ結合により
変換するので低コスト化を図ることができる。
１記載の発明によれば、入力電圧を初段にてＤＣ−ＤＣ
コンバータを使用して降圧し、３端子レギュレータの最
小入力電圧以上に変換後、３端子レギュレータにより安
定化電源として出力するので高効率化でき、且つＤＣ−
ＤＣコンバータを専用に備えることなく、Ｍ結合により
変換するので低コスト化を図ることができる。
【００４７】請求項２記載の発明によれば、部品ばらつ
きより発生する変換効率により出力電圧が上昇する分を
トランスの２次側巻き線比で調整することにより、３端
子レギュレータの入力電圧により近づけることができ、
さらに高効率化が可能となる。
きより発生する変換効率により出力電圧が上昇する分を
トランスの２次側巻き線比で調整することにより、３端
子レギュレータの入力電圧により近づけることができ、
さらに高効率化が可能となる。
【００４８】請求項３記載の発明によれば、３端子レギ
ュレータの発熱による温度上昇を検出して、入力電圧が
高いときにはトランスの２次側巻き線を少なくすること
により、自動的に効率を上げるように調整することがで
きる。
ュレータの発熱による温度上昇を検出して、入力電圧が
高いときにはトランスの２次側巻き線を少なくすること
により、自動的に効率を上げるように調整することがで
きる。
【００４９】請求項４記載の発明によれば、３端子レギ
ュレータの最大効率である最小入力電圧を検出すること
により、トランスの２次側巻き線比を微調整することに
より、常に自動的に最高効率に調整することができる。
ュレータの最大効率である最小入力電圧を検出すること
により、トランスの２次側巻き線比を微調整することに
より、常に自動的に最高効率に調整することができる。
【００５０】請求項５記載の発明によれば、部品ばらつ
きより発生する変換効率より出力電圧が上昇する分を、
トランスの１次側巻き線比で調整することにより、３端
子レギュレータの入力電圧により近づけることができ、
高効率化が可能となる。さらに１次側巻き線比を調整し
ているので、ＤＣ−ＤＣコンバータに帰還がかかり、ト
ランスを飽和させることなく効率を上げることができ
る。
きより発生する変換効率より出力電圧が上昇する分を、
トランスの１次側巻き線比で調整することにより、３端
子レギュレータの入力電圧により近づけることができ、
高効率化が可能となる。さらに１次側巻き線比を調整し
ているので、ＤＣ−ＤＣコンバータに帰還がかかり、ト
ランスを飽和させることなく効率を上げることができ
る。
【００５１】請求項６記載の発明によれば、３端子レギ
ュレータの発熱による温度上昇を検出して、入力電圧が
高いときにはトランスの１次側巻き線を少なくすること
により、自動的に効率を上げるように調整することがで
きる。さらに１次側で巻き線比を調整しているので、Ｄ
Ｃ−ＤＣコンバータに帰還がかかり、トランスを飽和さ
せることなく効率を上げることができる。
ュレータの発熱による温度上昇を検出して、入力電圧が
高いときにはトランスの１次側巻き線を少なくすること
により、自動的に効率を上げるように調整することがで
きる。さらに１次側で巻き線比を調整しているので、Ｄ
Ｃ−ＤＣコンバータに帰還がかかり、トランスを飽和さ
せることなく効率を上げることができる。
【００５２】請求項７記載の発明によれば、３端子レギ
ュレータの最大効率である最小入力電圧を検出すること
により、トランスの１次側巻き線比を微調整することに
より、常に自動的に最高効率に調整することができる。
さらに、１次側巻き線比を調整しているので、ＤＣ−Ｄ
Ｃコンバータに帰還がかかり、トランスを飽和させるこ
となく効率を上げることができる。
ュレータの最大効率である最小入力電圧を検出すること
により、トランスの１次側巻き線比を微調整することに
より、常に自動的に最高効率に調整することができる。
さらに、１次側巻き線比を調整しているので、ＤＣ−Ｄ
Ｃコンバータに帰還がかかり、トランスを飽和させるこ
となく効率を上げることができる。
【図１】本発明の第１の実施形態である安定化電源回路
の概略構成を示すブロック図である。
の概略構成を示すブロック図である。
【図２】負荷電流と出力電圧との関係を示すグラフであ
る。
る。
【図３】実負荷とトランスの２次側の曲線比を示す図で
ある。
ある。
【図４】本発明の第２の実施形態である安定化電源回路
の概略構成を示すブロック図である。
の概略構成を示すブロック図である。
【図５】本発明の第３の実施形態である安定化電源回路
の概略構成を示すブロック図である。
の概略構成を示すブロック図である。
【図６】実負荷とトランスの１次側の曲線比を示す図で
ある。
ある。
【図７】本発明の第４の実施形態である安定化電源回路
の概略構成を示すブロック図である。
の概略構成を示すブロック図である。
【図８】本発明の第５の実施形態である安定化電源回路
の概略構成を示すブロック図である。
の概略構成を示すブロック図である。
【図９】次世代高速メモリにおける電圧値を示す図であ
る。
る。
ＩＣ１ 集積回路 ＩＣ２ ３端子レギュレータ Ｃ１、Ｃ２、Ｃ３、ＣＴ コンデンサ Ｄ１、Ｄ２ ダイオード Ｑ１ パワーＭＯＳＦＥＴトランジスタ Ｔｒ１、Ｔｒ２ トランジスタ Ｒ１、Ｒ２、Ｒｓｃ 抵抗 １０１ ＣＯＭＰ（高利得エラーアンプ） １０２ ＲｅｆＲｅｇ（基準電圧レギュレータ） １０３ 充放電型発振器 １０４ パルス幅変調ラッチ
Claims (7)
- 【請求項１】 複数の電圧を安定出力する安定化電源回
路において、 単一電源からの入力のｏｎ／ｏｆｆを切り替える制御素
子と、 第１次側巻き線及び第２次側巻き線からなる出力トラン
スと、を備え、 第１の負荷に電力を供給するため、前記第１次側巻き線
に少なくとも整流ダイオードと平滑コンデンサとを備
え、 前記第１の負荷を一定とするように前記制御素子を制御
する制御回路を備え、 前記第２次側巻き線に整流ダイオードと平滑コンデンサ
とを備え、 前記平滑コンデンサにより平滑化された第２の出力の電
圧が第１の出力の負荷変動と該第２の出力の負荷変動と
による変動を抑えるレギュレータを前記第２の出力に設
けたことを特徴とする安定化電源回路。 - 【請求項２】 前記第２次側巻き線に巻き線数の異なる
複数の出力端子を備え、 前記レギュレータに入力する電圧値を切り替える切り替
え手段を有し、 前記切り替え手段により前記レギュレータの最小入力電
圧となるように設定することを特徴とする請求項１記載
の安定化電源回路。 - 【請求項３】 前記レギュレータの温度を検出する温度
検出手段と、 前記温度検出手段により検出された温度が所定の値以上
に上昇した時に、前記第２次側巻き線の巻き線数の異な
る複数の出力のうち、出力電圧の小さくなる端子に接続
を切り替える接続切り替え手段と、 を有することを特徴とする請求項２記載の安定化電源回
路。 - 【請求項４】 前記レギュレータの入力電圧と出力電圧
を検出する電圧検出手段と、 前記電圧検出手段により検出した前記入力電圧と前記出
力電圧との電圧差が前記レギュレータの最小動作保証電
圧となるように基準電圧と比較する比較手段と、 前記比較結果に基づいて前記第２次側巻き線の巻き線数
の異なる出力端子の接続を切り替える接続切り替え手段
と、 を有することを特徴とする請求項２記載の安定化電源回
路。 - 【請求項５】 前記第１次巻き線に巻き線数の異なる複
数の出力端子を備え、 前記レギュレータに入力する電圧値を切り替える切り替
え手段を有し、 前記切り替え手段により前記レギュレータの最小入力電
圧となるように設定することを特徴とする請求項１記載
の安定化電源回路。 - 【請求項６】 前記レギュレータの温度を検出する温度
検出手段と、 前記温度検出手段により検出された温度が所定の値以上
に上昇した時に、前記第２次側巻き線の巻き線数の異な
る複数の出力のうち、出力電圧の小さくなる端子に接続
を切り替える接続切り替え手段と、 を有することを特徴とする請求項５記載の安定化電源回
路。 - 【請求項７】 前記レギュレータの入力電圧と出力電圧
を検出する電圧検出手段と、 前記電圧検出手段により検出した前記入力電圧と前記出
力電圧との電圧差が前記レギュレータの最小動作保証電
圧となるように基準電圧と比較する比較手段と、 前記比較結果に基づいて前記第２次側巻き線の巻き線数
の異なる出力端子の接続を切り替える接続切り替え手段
と、 を有することを特徴とする請求項５記載の安定化電源回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000387735A JP2002191175A (ja) | 2000-12-20 | 2000-12-20 | 安定化電源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000387735A JP2002191175A (ja) | 2000-12-20 | 2000-12-20 | 安定化電源回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002191175A true JP2002191175A (ja) | 2002-07-05 |
Family
ID=18854610
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000387735A Pending JP2002191175A (ja) | 2000-12-20 | 2000-12-20 | 安定化電源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002191175A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008017550A (ja) * | 2006-07-03 | 2008-01-24 | Fuji Xerox Co Ltd | 電源制御装置 |
-
2000
- 2000-12-20 JP JP2000387735A patent/JP2002191175A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008017550A (ja) * | 2006-07-03 | 2008-01-24 | Fuji Xerox Co Ltd | 電源制御装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100342590B1 (ko) | 펄스폭 변조 신호 발생 장치 및 이를 이용한 스위칭 모드 파워 서플라이 | |
| US7826237B2 (en) | Method and system for efficient power control with multiple modes | |
| JP5453508B2 (ja) | 効率的軽負荷動作を有する分離フライバックコンバータ | |
| US8514594B2 (en) | Method and apparatus for controlling power converter output characteristics | |
| US7558084B2 (en) | Switching mode power supply with compensated propagation delay | |
| US20090073727A1 (en) | Adjusting for conductor loss to regulate constant output voltage in a primary feedback converter | |
| JP4229202B1 (ja) | 多出力スイッチング電源装置 | |
| JP2006136193A (ja) | スイッチング・レギュレータから一時的ピーク電力を供給するための方法および装置 | |
| JP2012065545A (ja) | スイッチング電源における出力電力を制限する方法および装置 | |
| KR20070094486A (ko) | 비절연 강압형 ｄｃ-ｄｃ 컨버터 | |
| JP3691500B2 (ja) | スイッチング電源装置 | |
| US7639516B2 (en) | Switching power source device | |
| US6909268B2 (en) | Current-mode switching regulator | |
| US6532159B2 (en) | Switching power supply unit | |
| US6373730B1 (en) | Switching power supply | |
| CN113645733A (zh) | 具有频率请求电路的控制器 | |
| CN110401347B (zh) | 直流电源装置 | |
| JP2002191175A (ja) | 安定化電源回路 | |
| JP2001045749A (ja) | スイッチング電源装置およびその動作方法 | |
| JP4497757B2 (ja) | 安定化電源回路 | |
| JP3490049B2 (ja) | スイッチング電源装置 | |
| JP4210804B2 (ja) | 同期整流型ｄｃ−ｄｃコンバータ | |
| JP2002051549A (ja) | スイッチング電源用半導体装置 | |
| JPH10337019A (ja) | スイッチング電源 | |
| US20240154518A1 (en) | Control method and control circuit for smps and control chip |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050125 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050217 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080111 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080129 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080527 |