JP2002190985A - 多画面映像信号処理装置 - Google Patents

多画面映像信号処理装置

Info

Publication number
JP2002190985A
JP2002190985A JP2000390075A JP2000390075A JP2002190985A JP 2002190985 A JP2002190985 A JP 2002190985A JP 2000390075 A JP2000390075 A JP 2000390075A JP 2000390075 A JP2000390075 A JP 2000390075A JP 2002190985 A JP2002190985 A JP 2002190985A
Authority
JP
Japan
Prior art keywords
synchronization
video signal
frequency
input
management circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000390075A
Other languages
English (en)
Inventor
Mitsutoshi Nagata
光俊 永田
Hideki Morino
英樹 森野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2000390075A priority Critical patent/JP2002190985A/ja
Publication of JP2002190985A publication Critical patent/JP2002190985A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Studio Circuits (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

(57)【要約】 【課題】 多画面システムの実現において、表示での主
・副画面の区別により映像信号処理システムの構成の自
由度を制約しているものになっており、本発明では多画
面合成処理を行う段階で、主・副画面の区別をつけるよ
うに改善するものである。 【解決手段】 図2での各フレームメモリからの読み出
しを、各同期管理回路からフォーマット情報をメモリ制
御回路に供給する事で、どの入力映像信号も同期生成回
路160で生成される任意の水平周波数にシンクロをか
けられる。また同期生成回路160からの1垂直期間内
のライン数が安定していない状態においても、各同期管
理回路からフォーマット情報の供給により所要のシンク
ロを実現している。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は複数の映像フォーマ
ットを入力とし、それらの垂直・水平の周波数を任意の
周波数にシンクロさせる技術である。
【0002】
【従来の技術】従来の多画面処理は図2のように入力信
号1を入力とする同期管理回路1 210と、入力信号
2を入力とする同期管理回路2 220と、同期管理回
路1210と同期管理回路2 220からのフォーマッ
ト情報を入力とするメモリ制御回路240と、その同期
管理回路2 220からの出力を入力としメモリ制御回
路240からの制御信号で制御され入力信号1にシンク
ロさせる事の出来るフレームメモリ230と、同期管理
回路1 210とフレームメモリ230からの出力を入
力とし映像の合成や画質補正を行う映像信号処理回路2
50から構成されている映像信号処理システムで行われ
ている。
【0003】
【発明が解決しようとする課題】しかしながら、従来の
場合は内部の基準同期は入力信号からの選択になってお
り、またそのような構成の場合には基準同期にする方の
入力映像信号や、その他のシンクロをかける方の入力映
像信号の外部から入力する系を自由に選択する事が出来
ない。その事はこの信号処理システム前段のシステム構
成の自由度が無い事になっている。
【0004】また従来のメモリ制御回路ではシンクロの
読み出しは基準の同期になる方のフィールド情報で行わ
れることになっており、任意の水平周波数ではシンクロ
を行えない状況である。そのためにどれかの入力信号の
フォーマットに合わせこむことになっており、出力のフ
ォーマットに制限ができている問題がある。
【0005】本発明1では、上記のような基準の同期を
どの入力からでも選択できることで、システム構成にお
ける自由度の向上を提供することを目的とするものであ
る。
【0006】本発明2では、上記のようなシンクロ動作
が基準信号のフォーマットに依存しないシステム構成を
提供する事を目的とするものである。
【0007】
【課題を解決するための手段】本発明において、上述し
たように入力映像信号のフォーマットにより系を固定し
なくても済むようなシステム構成を実現する事と、入力
フォーマットに依存せず任意の水平周波数で1垂直期間
内のライン数が不安定ものでもフレーム単位でのシンク
ロを実現することを目的としている。
【0008】上記目的を達成するために、1つ目の発明
は入力してくる映像信号がどちらの系にきたとしてもシ
ンクロを実行できるように、フレームメモリをそれぞれ
配置する。それぞれのメモリにおいて書き込みは各フレ
ームメモリ前段の同期管理回路から同期やフィールド判
別に関する情報を受け取りそれぞれのタイミングにより
実行する。
【0009】更に読み出しはシステムの内部動作の基準
となる同期をセレクタ150にて選択し、その選択され
た基準同期のタイミングで実行する。このように異なる
周波数で読み書きが出来るフィールドメモリをそれぞれ
に配置することで、入力してくる系に依存することな
く、多画面を処理するシステムを実現する。
【0010】2つ目の発明は出力を任意の水平周波数に
統一する時のシンクロ処理で必要になってくる。そして
そのシンクロ処理において、フレームメモリからの読み
出しをフレーム単位で行うことが必要になってくるフォ
ーマットがある。
【0011】そこで、内部動作の基準となる垂直同期を
セレクタ150にて入力信号を選択し、同期発生回路1
60にて任意の水平周波数を生成し、同期管理回路3
170にてフォーマット判別信号を生成するが、水平周
波数によっては1垂直期間内のライン数が不安定になる
事で正常なフィールド判別信号が生成出来ないので、内
部基準同期と垂直同期が等価な入力映像信号が入力され
る同期管理回路で生成されるフィールド判別信号を代わ
り利用することで、フレーム単位のシンクロを実現でき
る。
【0012】また入力信号がノンインターレースでも同
期管理回路においてフィールド判別信号をフィールド単
位で規則的に反転を繰り返す事によって、フィールド判
別信号を生成しているので、フレーム単位のシンクロを
任意の周波数に対して実現するものである。
【0013】
【発明の実施の形態】本発明の1つ目は複数の入力映像
信号から任意の垂直同期を選択できるセレクター50に
より、基準となる同期を選択しその同期を基に任意の水
平周波数を同期生成回路60にて生成する。各入力信号
は各同期管理回路に入力しそこで垂直同期や水平同期や
フィールド判別情報を生成しメモリ制御回路80に送
る。
【0014】そのメモリ制御回路80では各同期管理回
路からの映像フォーマットの情報を基にシンクロが必要
な入力に対してはシンクロをおこなう。またシンクロを
必要としないものは水平周波数変換のみや遅延のみや素
通りなどの処理を行い入力映像信号の系に依存すること
なく、それら各フレームメモリから水平・垂直周波数の
統一された映像信号出力を実現する作用を有する。
【0015】更に2つ目はセレクター150で基準同期
信号の垂直同期を選択し、同期生成回路160で任意の
水平周波数を生成し、その水平・垂直周波数を基に同期
管理回路3 170ではフィールド判別信号を生成しメ
モリ制御回路180に送る。
【0016】しかし基準同期のフォーマットがノンイン
ターレースや同期生成回路での水平周波数によっては1
垂直期間内のライン数が不安定になる事がある。そのよ
うな同期を基に生成したフィールド判別信号は規則的に
フィールド単位で反転していないので、フィールド判別
信号としては使えない。このような状況下ではインター
レースをフレーム単位でシンクロをかけられない。
【0017】そこで、基準同期と垂直同期が一致してい
る基準同期として選択した入力信号から生成されるフィ
ールド判別信号を読み出しに使うことで、シンクロを実
現する作用を有する。
【0018】(実施の形態1)以下、本発明の実施例に
ついて添付図面を参照して詳細について説明していく。
本発明の第1の発明は、図1について、各映像信号が各
入力端子に供給されている。
【0019】ある入力信号は同期管理回路1 10に供
給され入力映像信号の水平・垂直周波数からフォーマッ
ト判別信号を生成し、またこの段階で入力映像信号のフ
ォーマットがノンインターレースの時にはフォーマット
判別信号をフィールド単位で規則的に反転する判別信号
を生成する。
【0020】それら、フォーマット情報を映像信号と共
に出力し映像信号はフレームメモリ1 30に、フォー
マット情報はメモリ回路80とセレクタ50に供給す
る。
【0021】またある入力信号は同期管理回路2 20
に供給され入力映像信号の水平・垂直周波数からフォー
マット判別信号を生成し、またこの段階で入力映像信号
のフォーマットがノンインターレースの時にはフォーマ
ット判別信号をフィールド単位で規則的に反転する判別
信号を生成する。
【0022】それら、フォーマット情報を映像信号と共
に出力し映像信号はフレームメモリ2 40に、フォー
マット情報はメモリ回路80とセレクタ50に供給す
る。
【0023】セレクタ50では先の各同期管理回路から
出力される水平・垂直同期やフィールド判別情報を入力
とし任意の情報を選択し内部基準同期としてメモリ制御
回路80と映像信号処理回路90に供給する。
【0024】メモリ制御回路80ではセレクタ50から
の供給される水平・垂直同期のタイミングを基に各フレ
ームメモリからの読み出しを行う。また書き込みについ
ては各同期管理回路からの供給される水平・垂直同期の
タイミングを基に各フレームメモリへの書き込みを行
う。さらにシンクロが必要な信号には入力されてくる各
フォーマットに情報に基づき追い越し追い越され対策を
行ってシンクロを実現する。各フレームメモリからの出
力を映像信号処理回路90に供給する。
【0025】映像信号処理回路90では各フレームメモ
リからのフォーマット統一された映像信号を入力し合成
などの処理を行い多画面として出力する。これら一連の
処理により入力系に依存しない多画面処理システムを実
現している。
【0026】(実施の形態2)本発明の第2の発明は、
図2について各映像信号が各入力端子に供給されてい
る。
【0027】ある入力信号は同期管理回路1 110に
供給され入力映像信号の水平・垂直周波数からフォーマ
ット判別信号を生成し、またこの段階で入力映像信号の
フォーマットがノンインターレースの時にはフォーマッ
ト判別信号をフィールド単位で規則的に反転する判別信
号を生成する。それら、フォーマット情報を映像信号と
共に出力し映像信号はフレームメモリ1 130に、フ
ォーマット情報はメモリ回路180に供給する。
【0028】またある入力信号は同期管理回路2 12
0に供給され入力映像信号の水平・垂直周波数からフォ
ーマット判別信号を生成し、またこの段階で入力映像信
号のフォーマットがノンインターレースの時にはフォー
マット判別信号をフィールド単位で規則的に反転する判
別信号を生成する。それら、フォーマット情報を映像信
号と共に出力し映像信号はフレームメモリ2 140
に、フォーマット情報はメモリ回路180に供給する。
【0029】セレクタ150は各入力信号の垂直同期を
入力とし任意の内部基準同期を選択し、同期生成回路1
60に供給する。
【0030】同期生成回路160では、セレクタ150
で選択された任意の垂直同期を基にそれに同期した、任
意の水平周波数で水平同期を生成し同期管理回路170
に供給する。
【0031】同期管理回路170では供給され入力同期
信号の水平・垂直周波数からフォーマット判別信号を生
成し、またこの段階で入力映像信号のフォーマットがノ
ンインターレースの時にはフォーマット判別信号をフィ
ールド単位で規則的に反転する判別信号を生成する。そ
れらフォーマット情報をメモリ回路180と映像信号処
理回路190に供給する。
【0032】メモリ制御回路180では同期管理回路1
110と同期管理回路2 120から供給される水平
・垂直同期のタイミングを基に各フレームメモリへの書
き込みを行う。また読み出しについては同期管理回路3
170からの供給される水平・垂直同期のタイミング
を基に各フレームメモリからの読み出しを行う。
【0033】そこでシンクロが必要な信号には入力され
てくる各フォーマットに情報に基づき追い越し追い越さ
れ対策を行ってシンクロを行おうとするが、同期生成回
路160で生成する水平周波数によって1垂直期間内の
ライン数が一定でないためにフィールド判別信号が正常
に発行されないことがある。
【0034】このようなフィールド判別信号の状況では
フレーム単位でシンクロを実行できない状態になる。そ
こで、内部基準同期は入力映像信号の任意の垂直同期信
号に同期したものとして生成されている事から、安定し
たフィールド判別を発行している同期管理回路1 11
0や同期管理回路2 120の中で、垂直同期が内部基
準同期として選択された方の同期管理回路から発行され
るフィールド判別情報を代用する。それにより、フレー
ム単位での処理を正常に行えることになる。
【0035】映像信号処理回路190では各フレームメ
モリからの出力を入力とし、合成などを行って多画面と
して出力する事によって、入力の映像フォーマットに依
存しない任意の水平周波数で出力する事を実現する。
【0036】
【発明の効果】詳細に上述したように、1つ目の発明に
より内部で入力してくる各信号に対して各入力同期を選
択する事により内部基準同期に出来る事でシンクロによ
り任意の入力映像のフォーマットに変換し、多画面を実
現出来る事から入力信号を入力する系を自由に選択でき
ることになるので、前段の処理を行う為のシステム構成
の自由度を向上させられる。また2つ目の発明により、
出力同期をどれかの入力に合わせこむことをする必要が
ないだけでなく、後段の処理で都合のよい水平周波数を
任意に選択できることで、全体のシステム構成を簡素化
する事を可能にしている。
【図面の簡単な説明】
【図1】入力する系に依存しない多画面システムの構成
を示す図
【図2】任意の水平周波数での多画面出力システムの構
成を示す図
【図3】従来例を示す図
【符号の説明】
10 同期管理回路1 20 同期管理回路2 30 フレームメモリ1 40 フレームメモリ2 50 セレクタ 80 メモリ制御回路 90 映像信号処理回路 110 同期管理回路1 120 同期管理回路2 130 フレームメモリ1 140 フレームメモリ2 150 セレクタ 160 同期生成回路 170 同期管理回路3 180 メモリ制御回路 190 映像信号処理回路
フロントページの続き Fターム(参考) 5C023 AA15 AA38 BA01 BA11 CA03 CA08 DA04 EA03 EA16 5C082 AA01 AA02 BA27 BB15 BB26 BC03 BC19 CA55 CA84 DA53 DA54 DA55 DA76 MM06

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 多画面の映像信号処理において複数の異
    なる水平・垂直の周波数を持った入力映像信号をソース
    として周波数統一を行い出力するシステムの処理におい
    て、入力映像信号の映像フォーマットや垂直同期周波数
    や水平同期周波数の情報を検出する第一の同期管理回路
    と、その出力を入力とし1フレーム遅延するための第一
    のフレームメモリと、入力映像信号の映像フォーマット
    や垂直同期周波数や水平同期周波数の情報を検出する第
    二の同期管理回路と、その出力を入力とし1フレーム遅
    延するための第二のフレームメモリと、複数の入力映像
    信号の各同期管理回路から出力される入力映像信号のフ
    ォーマット情報の中から1つのみを内部基準同期として
    選択し出力する第一のセレクタと、それら第一の同期管
    理回路と第二の同期管理回路からのフォーマット情報や
    垂直同期周波数や水平同期周波数の情報を基に第一のフ
    レームメモリと第二のフレームメモリのそれぞれの書き
    込みや読み出しを制御することでシンクロさせられる機
    能を有しているメモリ制御回路と、そのメモリ制御回路
    により周波数変換を行った第一のフレームメモリと第二
    のフレームメモリの出力を入力とし第一のセレクタで選
    択された任意の基準同期を基に映像に所要な処理を行う
    機能を有している映像信号処理回路を備えたシステム構
    成において、入力映像信号の系や水平垂直同期に依存す
    ることなく複数の入力映像信号を合成し出力する機能を
    特徴とする多画面処理システム。
  2. 【請求項2】 多画面の映像信号処理において複数の異
    なる水平・垂直の周波数を持った入力映像信号をソース
    として出力映像信号の周波数をそれら入力される映像信
    号の水平垂直の周波数と異なる周波数で出力するシステ
    ムの処理において、入力映像信号の映像フォーマットや
    垂直同期周波数や水平同期周波数の情報を検出する第一
    の同期管理回路と、その出力を入力とし1フレーム遅延
    するための第一のフレームメモリと、入力映像信号の映
    像フォーマットや垂直同期周波数や水平同期周波数の情
    報を検出する第二の同期管理回路と、その出力を入力と
    し1フレーム遅延するための第二のフレームメモリと、
    複数の入力映像信号の垂直同期を入力としその中から1
    つのみを選択し出力する第一のセレクタと、その出力を
    入力としその垂直同期に同期した任意の垂直同期とクロ
    ックを生成し出力する第一の同期生成回路と、その出力
    を入力として同期信号のフォーマットや垂直同期周波数
    や水平同期周波数の情報を検出する第三の同期管理回路
    と、それら第一の同期管理回路と第二の同期管理回路と
    第三の同期管理回路からのフォーマットや垂直同期周波
    数や水平同期周波数の情報を基に第一のフレームメモリ
    と第二のフレームメモリのそれぞれの書き込みや読み出
    しを制御することでそれぞれの入力映像信号の垂直水平
    周波数を任意の周波数にシンクロさせられる機能を有し
    ているメモリ制御回路と、そのメモリ制御回路により周
    波数変換を行った第一のフレームメモリと第二のフレー
    ムメモリの出力を入力とし第三の同期管理回路から任意
    の水平・垂直同期とクロックを受け取りこれらの同期を
    基に映像に所要な処理を行う機能を有している映像信号
    処理回路を備えたシステム構成において、同期生成回路
    での水平周波数によっては1垂直期間内のライン数が不
    安定な時にはシンクロの読み出しには同期管理回路3か
    らのフォーマット情報を受け取る代わりに同期生成回路
    に選択される入力信号が入力される同期管理回路からの
    映像フォーマット情報を基にフレーム単位でメモリから
    読み出す事によりシンクロ動作を実現する機能を特徴と
    する多画面処理システム。
JP2000390075A 2000-12-22 2000-12-22 多画面映像信号処理装置 Pending JP2002190985A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000390075A JP2002190985A (ja) 2000-12-22 2000-12-22 多画面映像信号処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000390075A JP2002190985A (ja) 2000-12-22 2000-12-22 多画面映像信号処理装置

Publications (1)

Publication Number Publication Date
JP2002190985A true JP2002190985A (ja) 2002-07-05

Family

ID=18856502

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000390075A Pending JP2002190985A (ja) 2000-12-22 2000-12-22 多画面映像信号処理装置

Country Status (1)

Country Link
JP (1) JP2002190985A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005215557A (ja) * 2004-01-30 2005-08-11 Pioneer Plasma Display Corp 表示装置及び表示方法
JP2007271848A (ja) * 2006-03-31 2007-10-18 Casio Comput Co Ltd 映像出力装置、及び映像出力方法
WO2009147850A1 (ja) * 2008-06-05 2009-12-10 パナソニック株式会社 映像信号処理装置
JP2012118563A (ja) * 2012-02-03 2012-06-21 Casio Comput Co Ltd 映像出力装置、及び映像出力方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005215557A (ja) * 2004-01-30 2005-08-11 Pioneer Plasma Display Corp 表示装置及び表示方法
JP2007271848A (ja) * 2006-03-31 2007-10-18 Casio Comput Co Ltd 映像出力装置、及び映像出力方法
WO2009147850A1 (ja) * 2008-06-05 2009-12-10 パナソニック株式会社 映像信号処理装置
JP2012118563A (ja) * 2012-02-03 2012-06-21 Casio Comput Co Ltd 映像出力装置、及び映像出力方法

Similar Documents

Publication Publication Date Title
EP1024663A3 (en) Image processing device
KR920015356A (ko) 전자카메라시스템에 있어서 재생시 화면편집장치
JP2002190985A (ja) 多画面映像信号処理装置
CN101271679B (zh) 图像数据处理装置
JP3154190B2 (ja) 汎用走査周期変換装置
EP0751679B1 (en) Image displaying apparatus
JP2021061511A (ja) 電子機器およびその制御方法
JP3070333B2 (ja) 画像表示装置
JP3351759B2 (ja) 同期信号制御回路
JP4016366B2 (ja) インターフェース装置及び映像信号処理方法
JPH09163291A (ja) 画像同期制御表示装置
KR100830457B1 (ko) 영상처리 시스템의 영상 복호기
JPH0470797A (ja) 画像信号合成装置
JP3217820B2 (ja) 映像合成方法および外部同期表示装置
EP1458189A2 (en) Video signal processing apparatus
JP2846858B2 (ja) 2次元/3次元映像変換装置
KR100266164B1 (ko) 분할된 화면 동기 구현 방법 및 장치(Method for Emboding Sync of Divided Picture and Apparatus thereof)
JP2000338926A (ja) 画像表示装置
US7463306B1 (en) Processing interlaced and pseudo interlaced signals
JPH10191099A (ja) 同期結合装置
JP3397165B2 (ja) 画像合成装置
JPH05188902A (ja) 画面合成装置の同期化方式
JP2000341651A (ja) フォーマット変換装置
JPH099209A (ja) 映像変換装置
JPH09233433A (ja) 走査変換装置