JP2002190452A - Method for manufacturing semiconductor device, and apparatus and method for heat treatment - Google Patents

Method for manufacturing semiconductor device, and apparatus and method for heat treatment

Info

Publication number
JP2002190452A
JP2002190452A JP2001313318A JP2001313318A JP2002190452A JP 2002190452 A JP2002190452 A JP 2002190452A JP 2001313318 A JP2001313318 A JP 2001313318A JP 2001313318 A JP2001313318 A JP 2001313318A JP 2002190452 A JP2002190452 A JP 2002190452A
Authority
JP
Japan
Prior art keywords
light source
lamp light
heat treatment
film
semiconductor film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001313318A
Other languages
Japanese (ja)
Other versions
JP2002190452A5 (en
JP4004765B2 (en
Inventor
Koji Oriki
浩二 大力
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2001313318A priority Critical patent/JP4004765B2/en
Publication of JP2002190452A publication Critical patent/JP2002190452A/en
Publication of JP2002190452A5 publication Critical patent/JP2002190452A5/ja
Application granted granted Critical
Publication of JP4004765B2 publication Critical patent/JP4004765B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a method for activating impurity elements added to a semiconductor film in the heat treatment of short time, without deforming a board and gettering the semiconductor film, in a manufacturing step of a semiconductor device using the board having a low heat resistance, such as a glass or the like, and to provide an apparatus for heat treating capable of such heat treating. SOLUTION: The method for heat treating is a method of heat treating by irradiating a light emitted from a lamp light source. A light-irradiating time interval per light source is 0.1 to 20 s, and the light from the light source is irradiated a plurality number of times. A light is irradiated from the light source, so that a holding time of the highest temperature of a region to be irradiated is 0.5 to 5 s. Further, accompanying the light source flashings, the supply amount of refrigerant is increased or decreased, so as to enhance heat treatment effects of the film, and to prevent damages to the board due to heat.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体装置の作製
方法並びに並びに熱処理装置及びその装置を使用した熱
処理方法に関する。特に、非晶質半導体膜を結晶化、イ
オン注入またはイオンドープ法により非晶質化した半導
体膜の再結晶化及び活性化及び、半導体膜中に残存する
金属元素のゲッタリングを行うための熱処理方法とその
熱処理装置に関する。さらに本発明は、そのような熱処
理方法を用いた半導体装置の作製方法に関する。
The present invention relates to a method for manufacturing a semiconductor device, a heat treatment apparatus, and a heat treatment method using the apparatus. In particular, heat treatment for recrystallizing and activating a semiconductor film obtained by crystallizing an amorphous semiconductor film by ion implantation or ion doping, and for gettering a metal element remaining in the semiconductor film. The present invention relates to a method and a heat treatment apparatus. Further, the present invention relates to a method for manufacturing a semiconductor device using such a heat treatment method.

【0002】[0002]

【従来の技術】600℃以下のプロセス温度で作製され
る結晶半導体膜は、シリコンを主原料としていることか
ら低温ポリシリコンとも呼ばれている。この結晶半導体
膜の第1の用途は、薄膜トランジスタ(以下、TFTと
記す)のチャネル形成領域や、ソースまたはドレイン領
域などを形成するための活性層として利用するものであ
り、当該TFTをガラス基板上に形成し、それを用いて
液晶表示装置を製造する技術が特に注目されている。
2. Description of the Related Art A crystalline semiconductor film formed at a process temperature of 600 ° C. or less is also called low-temperature polysilicon because silicon is a main raw material. A first use of the crystalline semiconductor film is to use the TFT as an active layer for forming a channel formation region, a source or drain region, or the like of a thin film transistor (hereinafter, referred to as a TFT). A technique of forming a liquid crystal display device and manufacturing a liquid crystal display device using the same has attracted special attention.

【0003】上記結晶半導体膜を用いたTFTの製造技
術は、レーザーアニール法やイオンドープ法などを用い
ることが特徴であり、これらの技術により大面積のガラ
ス基板上にnチャネル型及びpチャネル型のTFTを作
製しCMOS構造の集積回路を形成することを可能とし
ている。
[0003] The TFT manufacturing technology using the crystalline semiconductor film is characterized by using a laser annealing method, an ion doping method, or the like. With these technologies, an n-channel type and a p-channel type are formed on a large glass substrate. And it is possible to form an integrated circuit having a CMOS structure.

【0004】もっとも、TFTはソース及びドレイン領
域を形成するn型またはp型の不純物領域のみでなく、
リーク電流の低減や特性の安定化を図るためにLDD
(Lightly Doped Drain)を形成する低濃度不純物領域
を形成する必要がある。また、しきい値電圧を制御する
ために一導電型の不純物元素をドーピングする必要もあ
る。これらの制御は、発生したイオン種の全てを質量分
離することなく加速注入するイオンドープ法とその後の
活性化処理により行われている。
However, a TFT is not only an n-type or p-type impurity region forming source and drain regions, but also a TFT.
LDD to reduce leakage current and stabilize characteristics
(Lightly Doped Drain) must be formed. Further, in order to control the threshold voltage, it is necessary to dope an impurity element of one conductivity type. These controls are performed by an ion doping method in which all the generated ion species are acceleratedly implanted without mass separation and a subsequent activation treatment.

【0005】ドーピング後の不純物を活性化する方法
は、ファーネスアニール、レーザーアニール、RTA
(Rapid Thermal Annealing)などを採用することが可
能である。ドーズ量として比較的高濃度である1015
cm2程度の注入を行うソース及びドレイン領域は、添
加した不純物元素を活性化させ、導電率を高めるために
それなりの温度と時間が必要とされている。レーザーア
ニール法は半導体膜を溶融させるためその制御性と再現
性が問題となり、量産工程に導入することは困難である
と考えられている。ファーネスアニールはバッチ処理の
ため量産工程との相性は良いと考えられるが、処理温度
を低温化させると活性化率が低くなり、処理時間が長く
なってしまうことが問題となっている。
Methods for activating impurities after doping include furnace annealing, laser annealing, and RTA.
(Rapid Thermal Annealing) or the like can be adopted. A relatively high dose of 10 15 /
The source and drain regions where the implantation is performed at about cm 2 require a certain temperature and time in order to activate the added impurity element and increase the conductivity. Since the laser annealing method melts a semiconductor film, its controllability and reproducibility pose a problem, and it is considered that it is difficult to introduce it into a mass production process. Furnace annealing is considered to be compatible with the mass production process because of batch processing, but there is a problem that if the processing temperature is lowered, the activation rate decreases and the processing time becomes longer.

【0006】結晶化技術においてレーザーアニール法は
ガラス基板上に結晶半導体膜の形成を可能とするが、非
平衡状態の反応であるため、その結晶は粒径が小さく多
数の欠陥が内在してしまう。レーザーアニール法におけ
る直接的な制御因子はレーザー光のエネルギー密度や照
射回数、基板加熱温度などごく限られたものであり、そ
の適用範囲も限定されている。例えば、エネルギー密度
では250〜400mJ/cm2が適当な範囲とされ、
その範囲を外れると非晶質構造しか得られない。
In the crystallization technique, the laser annealing method enables the formation of a crystalline semiconductor film on a glass substrate, but since the reaction is in a non-equilibrium state, the crystal has a small grain size and many defects are inherent. . The direct control factors in the laser annealing method are very limited, such as the energy density of laser light, the number of irradiation times, and the substrate heating temperature, and the applicable range is also limited. For example, the energy density is set to an appropriate range of 250 to 400 mJ / cm 2 ,
Outside this range, only an amorphous structure can be obtained.

【0007】これに対し、良質な結晶を得る手法とし
て、金属元素を添加して結晶化を行う技術が特開平7−
183540号公報に開示されている。金属元素として
はニッケル、パラジウム、鉛などが用いられる。添加の
方法は、プラズマ処理、蒸着法、イオン注入法、溶液塗
布法、スパッタ法など様々な方法で行うことができる。
結晶化のための熱処理は500〜600℃、好ましくは
550℃にて4時間の熱処理で結晶化を行うことができ
る。しかしながら、この方法では結晶半導体膜中に金属
元素が残存するので、ゲッタリングがしばしば必要とな
る。金属元素の多くは、半導体中において禁制帯中に深
い準位を形成し、ライフタイムキラーとなり、接合にお
けるリーク電流を増加させる原因として知られている。
On the other hand, as a technique for obtaining high-quality crystals, a technique of adding a metal element for crystallization is disclosed in Japanese Patent Laid-Open No.
No. 183540. Nickel, palladium, lead and the like are used as the metal element. The addition can be performed by various methods such as a plasma treatment, an evaporation method, an ion implantation method, a solution coating method, and a sputtering method.
The heat treatment for crystallization can be performed by heat treatment at 500 to 600 ° C., preferably 550 ° C., for 4 hours. However, in this method, gettering is often required because the metal element remains in the crystalline semiconductor film. Many of the metal elements are known to form a deep level in a forbidden band in a semiconductor, become a lifetime killer, and increase a leak current in a junction.

【0008】リンを用いたゲッタリングは当該金属元素
をリン添加領域に偏析させることのできる方法である。
ゲッタリングはファーネスアニール炉が用いられ、代表
的には450〜600℃で12時間程度の熱処理が必要
とされている。これにより、金属元素をリン添加領域に
偏析させることができる。
[0008] Gettering using phosphorus is a method by which the metal element can be segregated in the phosphorus-added region.
A furnace annealing furnace is used for gettering, and typically requires heat treatment at 450 to 600 ° C. for about 12 hours. Thereby, the metal element can be segregated in the phosphorus-added region.

【0009】[0009]

【発明が解決しようとする課題】このようにして作製さ
れるTFTの応用分野として最も期待されているもの
に、液晶表示装置に代表されるフラットパネルディスプ
レイの分野がある。この分野では、生産性の向上のため
に、製造工程における基板の大型化が要求されている。
そのサイズは様々であるが、一例として960×110
0mm2が上げられ、一辺が1000mmに達するもの
が考慮されている。このような要求は液晶表示装置に限
らず、ガラス基板上にTFTを用いて形成する大面積集
積回路において共通の課題となっている。
One of the most promising fields of application of TFTs manufactured in this way is the field of flat panel displays typified by liquid crystal display devices. In this field, in order to improve productivity, the size of a substrate in a manufacturing process is required to be increased.
Its size varies, but as an example 960 × 110
0 mm 2 is raised, and one side reaches 1000 mm. Such a requirement is not limited to a liquid crystal display device, and is a common problem in a large-area integrated circuit formed using a TFT on a glass substrate.

【0010】生産性を向上させるには、TFTの製造工
程数の削減や処理時間の短縮が必要である。その場合、
バッチ処理を前提とするファーネスアニール装置では生
産効率を向上させることができないと考えられる。ファ
ーネスアニール装置を大型化すれば設置面積の増大のみ
でなく、大容量の炉内を均一に加熱するために消費電力
が増大してしまう。
To improve the productivity, it is necessary to reduce the number of TFT manufacturing steps and the processing time. In that case,
It is considered that the production efficiency cannot be improved by the furnace annealing apparatus on the premise of the batch processing. Increasing the size of the furnace annealing apparatus not only increases the installation area, but also increases the power consumption for uniformly heating the inside of a large-capacity furnace.

【0011】生産性を考慮するとRTA法は適した方法
と考えられる。RTA法は短時間で高温まで加熱するこ
とが可能であり、枚葉式であってもファーネスアニール
法に比べ潜在的に高い処理能力を有している。しかし、
加熱時間を短くする代わりに加熱温度を高くする必要が
あり、活性化やゲッタリング処理における所望の効果を
得るにはガラスの歪み点、さらには軟化点以上に加熱す
る必要がある。例えば、ゲッタリング処理をするために
800℃にて60秒の熱処理をしただけで、ガラス基板
は自重により湾曲し変形してしまう。
Considering the productivity, the RTA method is considered to be a suitable method. The RTA method can be heated to a high temperature in a short time, and has a potentially higher processing capability than the furnace annealing method even in a single-wafer method. But,
Instead of shortening the heating time, it is necessary to increase the heating temperature, and to obtain a desired effect in the activation or gettering treatment, it is necessary to heat the glass to a temperature higher than the strain point and further the softening point. For example, if only a heat treatment is performed at 800 ° C. for 60 seconds to perform the gettering process, the glass substrate is bent and deformed by its own weight.

【0012】本発明は、上記問題点を解決することを目
的とし、ガラスなど耐熱性の低い基板を用いた半導体装
置の製造工程において、基板を変形させることなく、短
時間の熱処理で半導体膜に添加した不純物元素の活性化
や、半導体膜のゲッタリング処理において必要な加熱処
理を行う方法と、そのような熱処理を可能とする熱処理
装置及び、当該熱処理装置を用いた半導体装置の作製方
法を提供することを目的とする。
SUMMARY OF THE INVENTION An object of the present invention is to solve the above problems, and in a process of manufacturing a semiconductor device using a substrate having low heat resistance such as glass, a semiconductor film can be formed by a short heat treatment without deforming the substrate. A method for performing heat treatment necessary for activation of an added impurity element and for gettering a semiconductor film, a heat treatment apparatus capable of performing such heat treatment, and a method for manufacturing a semiconductor device using the heat treatment apparatus are provided. The purpose is to do.

【0013】[0013]

【課題を解決するための手段】上述する課題に鑑み、本
発明はガラスなどの耐熱性の低い基板上に形成されてい
る半導体膜に対するゲッタリングや活性化を目的とした
熱処理において、基板の変形など熱によるダメージを与
えることなく、短時間で行うことを可能とする方法と、
そのための熱処理装置を提供する。
SUMMARY OF THE INVENTION In view of the above-mentioned problems, the present invention relates to a heat treatment for gettering and activating a semiconductor film formed on a substrate having low heat resistance such as glass and the like. Such as a method that can be performed in a short time without causing damage by heat,
A heat treatment apparatus for that purpose is provided.

【0014】基板上に形成された半導体膜にイオンドー
プ法でフォスフィンを用い、質量分離されることなく添
加されたリンによる金属元素のゲッタリングのメカニズ
ムは次のように推測可能である。リンを半導体膜に選択
的に添加すると、添加された領域(ゲッタリング領域)
は非晶質になる。次に、半導体膜を加熱することによっ
て、ゲッタリング領域は非晶質から結晶化する。このと
き、ゲッタリング領域に添加されたリンは、半導体膜が
作る格子間に位置するようになる。また、加熱処理によ
りリンが添加されていない領域(被ゲッタリング領域)
において、金属元素が作る化合物(金属化合物と呼ぶ)
の結合が切れる(この状態を放出と呼ぶ)。続いて、金
属元素が移動し(この状態を拡散と呼ぶ)、金属元素と
リンが結合する(この状態を捕獲と呼ぶ)。このように
して、被ゲッタリング領域に於いて金属元素の除去また
は低減することができると考える。
The mechanism of gettering of a metal element by phosphorus added without using mass separation by using phosphine by an ion doping method on a semiconductor film formed on a substrate can be estimated as follows. When phosphorus is selectively added to the semiconductor film, the added region (gettering region)
Becomes amorphous. Next, the gettering region is crystallized from amorphous by heating the semiconductor film. At this time, the phosphorus added to the gettering region comes to be located between lattices formed by the semiconductor film. In addition, a region to which phosphorus is not added by the heat treatment (a region to be gettered)
, Compounds made by metal elements (called metal compounds)
Is broken (this state is called release). Subsequently, the metal element moves (this state is called diffusion), and the metal element and phosphorus combine (this state is called capture). It is considered that the metal element can be removed or reduced in the gettering region in this manner.

【0015】ゲッタリングには被ゲッタリング領域にお
ける金属化合物から金属元素の放出、金属元素の拡散、
ゲッタリング領域におけるリンによる金属元素の捕獲の
プロセスがある。金属元素の放出エネルギーは数百℃程
度と見積もられ、500℃前後の熱処理によって容易に
放出さることがわかっている。一方、高温で加熱処理を
行うと、金属元素の拡散速度は上がるが、金属元素がゲ
ッタリングされにくい結果が得られている。この理由に
ついては、高温にすると、リンが格子間に取り込まれ、
金属元素と結合できなくなるためと考えている。
In the gettering, the release of the metal element from the metal compound in the gettered region, the diffusion of the metal element,
There is a process of capturing metal elements by phosphorus in the gettering region. The release energy of the metal element is estimated to be about several hundred degrees Celsius, and it is known that the metal element is easily released by heat treatment at about 500 ° C. On the other hand, when the heat treatment is performed at a high temperature, the diffusion rate of the metal element increases, but the result that the metal element is hard to getter is obtained. For this reason, at high temperatures, phosphorus is interstitial,
It is thought that it becomes impossible to combine with the metal element.

【0016】このため、ゲッタリングの効果を向上させ
るには、低温で熱処理を行いつつも、金属元素の拡散を
促進させる必要がある。その方法として、ランプ光源の
輻射をパルス状に繰り返すことによって被ゲッタリング
領域をゲッタリング領域よりも高温に加熱処理すること
を特徴とする。そのためにゲッタリング領域及び被ゲッ
タリング領域の構造に工夫をこらし、ゲッタリング領域
上に光吸収膜を形成する。当該光吸収膜はゲート電極で
あっても良く、例えばゲート電極の一部として窒化タン
タル膜を用いることが可能である。そして、この窒化タ
ンタル膜がランプ光源からの輻射を受けて加熱されるよ
うにする。
Therefore, in order to improve the gettering effect, it is necessary to promote the diffusion of the metal element while performing the heat treatment at a low temperature. The method is characterized in that the region to be gettered is heated to a temperature higher than that of the gettering region by repeating the radiation of the lamp light source in a pulsed manner. For that purpose, the structure of the gettering region and the region to be gettered is devised, and a light absorbing film is formed on the gettering region. The light absorbing film may be a gate electrode. For example, a tantalum nitride film can be used as a part of the gate electrode. Then, the tantalum nitride film is heated by receiving the radiation from the lamp light source.

【0017】被ゲッタリング領域を相対的に高温に加熱
することにより金属化合物は容易に放出され、ゲッタリ
ング領域に拡散することが可能となる。そして、リンが
添加されたゲッタリング領域に到達しその領域に偏析さ
せることができる。この時、リンがシリコンネットワー
クの格子間に取り込まれ4配位で結合しないように、す
なわち、活性化がさほど進行しない程度に加熱すれば高
いゲッタリング効果を得ることができる。
By heating the region to be gettered to a relatively high temperature, the metal compound is easily released and can be diffused into the gettering region. Then, the phosphorus reaches the gettering region to which phosphorus has been added and can be segregated in that region. At this time, a high gettering effect can be obtained by heating so that the phosphorus is not taken in between the lattices of the silicon network and bonded in four coordination, that is, the activation is not so advanced.

【0018】ランプ光源の輻射をパルス状として複数回
に分けて照射することによって被処理物となる半導体膜
を加熱する理由は、ガラス基板やゲッタリング領域に熱
が伝わる前に被ゲッタリング領域を急速加熱と急冷を可
能とするためである。勿論、レーザー光を光源とするこ
とも可能であるが、活性化やゲッタリングに最適な照射
時間を考慮すると、ハロゲンランプなどを光源とする方
が、照射領域の大面積化が容易であり好ましい。本発明
は、このようにしてゲッタリングや活性化を行うことを
特徴としている。
The reason for heating the semiconductor film to be processed by irradiating the radiation of the lamp light source in a pulsed manner a plurality of times is that the gettering region is heated before the heat is transmitted to the glass substrate or the gettering region. This is to enable rapid heating and rapid cooling. Of course, it is possible to use laser light as a light source. However, in consideration of the optimum irradiation time for activation and gettering, it is preferable to use a halogen lamp or the like as a light source because the irradiation area can be easily increased in area. . The present invention is characterized in that gettering and activation are performed in this manner.

【0019】上述のように、本発明の熱処理方法は、ラ
ンプ光源のパルス状の輻射を複数回に分けて照射するこ
とにより被処理体を加熱する熱処理方法であって、ラン
プ光源の1回当たりの輻射は0.1〜20秒間持続する
ものであり、当該ランプ光源からの輻射を複数回繰り返
すことを特徴としている。または、被処理物の最高温度
の保持時間が0.5〜5秒であるようにランプ光源から
の輻射をパルス状に繰り返すことを特徴としている。さ
らに、ランプ光源の点滅に伴って、冷媒の供給量を増減
させることで、被処理物となる半導体膜の熱処理効果を
高めると共に、熱による基板のダメージを防ぐことを特
徴としている。
As described above, the heat treatment method of the present invention is a heat treatment method for heating an object to be processed by irradiating pulsed radiation of a lamp light source in a plurality of times. Radiation lasts for 0.1 to 20 seconds, and is characterized by repeating the radiation from the lamp light source a plurality of times. Alternatively, it is characterized in that the radiation from the lamp light source is repeated in a pulse-like manner so that the maximum temperature holding time of the object to be processed is 0.5 to 5 seconds. Further, the present invention is characterized in that by increasing or decreasing the supply amount of the coolant in accordance with the blinking of the lamp light source, the heat treatment effect of the semiconductor film to be processed is enhanced and the substrate is prevented from being damaged by heat.

【0020】このような熱処理方法を可能とする本発明
の熱処理装置は、ランプ光源と、該ランプ光源をパルス
状に点滅させる電源と、基板を載置するステージと、ラ
ンプ光源からの輻射を被処理物に照射可能な処理室と、
処理室に冷媒を供給し、かつ、その供給量を増減させる
手段とを備えていることを特徴としている。
The heat treatment apparatus of the present invention that enables such a heat treatment method includes a lamp light source, a power supply for causing the lamp light source to blink in a pulse shape, a stage on which a substrate is mounted, and radiation from the lamp light source. A processing chamber capable of irradiating the processing object,
Means for supplying a refrigerant to the processing chamber and increasing or decreasing the supply amount.

【0021】ランプ光源としては、ハロゲンランプ、メ
タルハライドランプ、キセノンランプ、高圧水銀ラン
プ、高圧ナトリウムランプ、エキシマランプなどを適用
することができる。
As a lamp light source, a halogen lamp, a metal halide lamp, a xenon lamp, a high-pressure mercury lamp, a high-pressure sodium lamp, an excimer lamp and the like can be applied.

【0022】また、本発明の熱処理装置の他の構成は、
ランプ光源と、該ランプ光源をパルス状に点滅させる電
源と、基板を載置するステージと、ランプ光源からの輻
射を被処理物に照射可能な処理室と、ステージを前記処
理室内で一方向に移動可能な搬送手段と、ランプ光源の
点滅に伴って処理室に冷媒を供給し、かつ、その供給量
を増減させる手段とを備えていることを特徴としてい
る。
Another configuration of the heat treatment apparatus of the present invention is as follows.
A lamp light source, a power supply for causing the lamp light source to blink in a pulse shape, a stage on which a substrate is mounted, a processing chamber capable of irradiating the object to be processed with radiation from the lamp light source, and It is characterized by comprising movable transport means and means for supplying a refrigerant to the processing chamber in accordance with the blinking of the lamp light source, and for increasing or decreasing the supply amount.

【0023】以上のような熱処理方法を用いた本発明の
半導体装置の作製方法は、透光性基板に半導体膜を形成
する工程と、半導体膜上に第2絶縁膜を形成する工程
と、第2絶縁膜上に光吸収性の第1導電膜を形成する工
程と、第1導電膜上に光反射性の第2導電膜を形成する
工程と、半導体膜に一導電型の不純物をドーピングして
一導電型の半導体領域を形成する工程と、透光性基板側
からランプ光源から発するパルス状の輻射を複数回照射
して、一導電型の半導体領域を活性化する工程とを有す
ることを特徴としている。
The method for manufacturing a semiconductor device of the present invention using the above-described heat treatment method includes a step of forming a semiconductor film on a light-transmitting substrate, a step of forming a second insulating film on the semiconductor film, (2) forming a light-absorbing first conductive film on the insulating film, forming a light-reflective second conductive film on the first conductive film, and doping the semiconductor film with an impurity of one conductivity type; Forming a semiconductor region of one conductivity type, and irradiating pulsed radiation emitted from a lamp light source a plurality of times from the light-transmitting substrate side to activate the semiconductor region of one conductivity type. Features.

【0024】また、他の構成は、透光性基板の一主表面
に非晶質半導体膜を形成する第1の工程と、非晶質半導
体膜に金属元素を添加した後に結晶化させて結晶半導体
膜を形成する第2の工程と、結晶質半導体膜の上方に、
該結晶質半導体膜の一部と重畳する導電膜を形成する第
3の工程と、結晶質半導体膜にリンが添加された半導体
領域を形成する第4の工程と、透光性基板の一主表面と
反対側の面からランプ光源からの輻射を断続的に複数回
繰り返す第5の工程とを有することを特徴としている。
In another configuration, a first step of forming an amorphous semiconductor film on one main surface of a light-transmitting substrate and a step of adding a metal element to the amorphous semiconductor film and then crystallizing the amorphous semiconductor film are performed. A second step of forming a semiconductor film, and above the crystalline semiconductor film,
A third step of forming a conductive film overlapping with part of the crystalline semiconductor film, a fourth step of forming a semiconductor region in which phosphorus is added to the crystalline semiconductor film, And a fifth step of intermittently repeating radiation from the lamp light source a plurality of times from the surface opposite to the surface.

【0025】被処理物を冷媒中に保持し、被処理物の最
高温度が600〜800℃、その保持時間を30〜60
0秒間となるようにランプ光源からの輻射を複数回繰り
返して照射することにより、被処理物を効率よく加熱し
て熱処理を完遂することができる。この時、ランプ光源
から輻射される電磁波の波長を被処理物の吸収帯と合わ
せることで、被処理物のみを選択的に加熱することが可
能となる。具体的には、歪み点が700℃以下のガラス
基板上に形成された半導体膜の加熱処理を行うことがで
きる。
The object to be treated is held in a refrigerant, the maximum temperature of the object to be treated is 600 to 800 ° C., and the holding time is 30 to 60 ° C.
By repeatedly irradiating the radiation from the lamp light source a plurality of times so as to be 0 second, the object can be efficiently heated and the heat treatment can be completed. At this time, by matching the wavelength of the electromagnetic wave radiated from the lamp light source with the absorption band of the object, only the object can be selectively heated. Specifically, heat treatment of a semiconductor film formed over a glass substrate having a strain point of 700 ° C. or lower can be performed.

【0026】[0026]

【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を詳細に説明する。本発明の熱処理装置の概念
を図1を用いて説明する。図1は本発明の熱処理装置の
構成を示す図であり、処理室101は好ましくは石英で
形成され、被処理物106を加熱する手段としてランプ
光源102を備えている。ランプ光源102はその処理
室101の外側に設けられ、輻射熱を効率良く被処理物
106に照射するために反射板103が備えられてい
る。また、被処理物106を冷却するために冷媒導入口
104が備えられ、加熱をする場合には冷媒も同時に導
入されるようになっている。冷媒105は窒素やヘリウ
ムなどの不活性ガス、或いは液体を用いることが可能で
ある。そしてこのような冷媒は高純度化しておくことが
望ましい。いずれにしてもランプ光源102の輻射熱を
吸収率の小さい媒質であることが望ましい。
Embodiments of the present invention will be described below in detail with reference to the drawings. The concept of the heat treatment apparatus of the present invention will be described with reference to FIG. FIG. 1 is a view showing a configuration of a heat treatment apparatus of the present invention. A processing chamber 101 is preferably formed of quartz, and has a lamp light source 102 as a means for heating an object 106 to be processed. The lamp light source 102 is provided outside the processing chamber 101, and is provided with a reflection plate 103 for efficiently irradiating the object 106 with radiant heat. Further, a coolant inlet 104 is provided for cooling the object 106, and a coolant is also introduced at the same time when heating is performed. As the refrigerant 105, an inert gas such as nitrogen or helium, or a liquid can be used. It is desirable that such a refrigerant be highly purified. In any case, it is desirable that the radiant heat of the lamp light source 102 be a medium having a small absorption rate.

【0027】ランプ光源はその電源と制御回路によりパ
ルス状に点灯させる。図2はランプ光源により加熱され
る被処理物と、処理室に流す冷媒の流量の制御方法につ
いて示す図である。最初、室温に置かれた被処理物はラ
ンプ光源により急速に加熱される。昇温期間は100〜
200℃/秒という昇温速度で設定温度(例えば110
0℃)まで加熱する。例えば、150℃/秒の昇温速度
で加熱すれば、1100℃まで7秒弱で加熱できる。そ
の後、ある一定時間設定温度に保持し、ランプ光源の点
灯を遮断する。保持時間は0.5〜5秒とする。従っ
て、ランプ光源の連続点灯時間は0.1秒以上であり、
20秒を超えることはない。冷媒はランプ光源の点灯と
共に流量を減少させ、ランプ光源の点灯が遮断された流
量を増加させる。この時の流量の制御により降温速度を
制御する。降温速度は50〜150℃/秒とする。例え
ば、100℃/秒の速度で冷却すると、1100℃から
300℃まで8秒で冷却することができる。
The lamp light source is turned on in a pulse form by its power supply and control circuit. FIG. 2 is a diagram illustrating a method of controlling an object to be processed heated by a lamp light source and a flow rate of a refrigerant flowing into a processing chamber. Initially, the workpiece placed at room temperature is rapidly heated by the lamp light source. The heating period is 100 ~
A set temperature (for example, 110 ° C.) at a heating rate of 200 ° C./sec.
(0 ° C.). For example, if heating is performed at a heating rate of 150 ° C./sec, heating can be performed up to 1100 ° C. in less than 7 seconds. Thereafter, the temperature is maintained at the set temperature for a certain period of time, and the lighting of the lamp light source is shut off. The holding time is 0.5 to 5 seconds. Therefore, the continuous lighting time of the lamp light source is 0.1 second or more,
Never exceed 20 seconds. The coolant decreases the flow rate with the lighting of the lamp light source, and increases the flow rate at which the lighting of the lamp light source is cut off. The cooling rate is controlled by controlling the flow rate at this time. The cooling rate is 50 to 150 ° C./sec. For example, when cooling at a rate of 100 ° C./sec, it is possible to cool from 1100 ° C. to 300 ° C. in 8 seconds.

【0028】本発明は、このような加熱と冷却のサイク
ルを複数回繰り返し行うことに特徴がある。実際の加熱
時間を短くし、かつ、半導体膜に選択的に吸収される光
をランプ光源から照射することにより、基板自体はそれ
程加熱することなく、半導体膜のみを選択的に加熱する
ことが可能となる。図2で示すようなパルス状の輻射は
半導体膜を加熱し、その熱が基板側に伝搬する前に加熱
を止め、かつ、冷媒で周囲から冷やすことにより、基板
の温度はさほど上昇しない。従って、従来のRTA装置
で問題とされていた基板の変形を防ぐことができる。
The present invention is characterized in that such a heating and cooling cycle is repeated a plurality of times. By shortening the actual heating time and irradiating light selectively absorbed by the semiconductor film from the lamp light source, it is possible to selectively heat only the semiconductor film without heating the substrate itself so much. Becomes The pulsed radiation as shown in FIG. 2 heats the semiconductor film, stops the heating before the heat propagates to the substrate side, and cools the surroundings with a coolant, so that the temperature of the substrate does not increase so much. Therefore, deformation of the substrate, which has been a problem in the conventional RTA apparatus, can be prevented.

【0029】被処理物の形態は図4に示すようにガラス
等の透光性の基板201上に半導体膜203が形成され
たものであり、さらにその上層に導電層が設けられてい
る。この導電層は一層でも良いが、好ましくは光吸収性
の第1導電膜205と熱伝導性の第2導電膜206を設
けた構造が望ましい。また、半導体膜203の基板側及
びその反対側の面には第1の絶縁膜202及び第2の絶
縁膜204が形成されていても良い。
As shown in FIG. 4, the form of the object to be processed is such that a semiconductor film 203 is formed on a light-transmitting substrate 201 such as glass, and a conductive layer is further provided thereon. This conductive layer may be a single layer, but preferably has a structure in which a light absorbing first conductive film 205 and a heat conductive second conductive film 206 are provided. Further, a first insulating film 202 and a second insulating film 204 may be formed on the surface of the semiconductor film 203 on the substrate side and on the opposite side.

【0030】ランプ光源からのパルス状の輻射は基板2
01側から照射する。パルス状の輻射は図2で説明する
ようにパルス状に間欠的に繰り返し照射する。基板の周
囲には窒素ガスなどによる冷媒207で充填されてい
る。このようなパルス状の輻射の照射による被処理物の
温度分布は図4に挿入したグラフにあるように、AとB
の領域で異なる。
The pulsed radiation from the lamp light source
Irradiate from the 01 side. The pulsed radiation is intermittently repeated in a pulsed manner as described with reference to FIG. The periphery of the substrate is filled with a refrigerant 207 such as nitrogen gas. As shown in the graph inserted in FIG. 4, the temperature distribution of the object to be processed by the irradiation of the pulsed radiation is A and B.
In different areas.

【0031】パルス状の輻射は各界面において反射され
るものを除いて、一部が半導体膜203で吸収され熱に
変換される。B領域で光吸収性の第1導電膜205に達
する光はそこで吸収され熱に変換される。そこで発生す
る熱の一部は第2絶縁膜204を通して半導体膜203
に伝搬する。一方、A領域は第2絶縁膜204から冷媒
207で満たされた空間に透過する。従ってA領域とB
領域では同じ強度でパルス状の輻射を繰り返しても上昇
する温度は異なっている。すなわち、半導体膜において
基板表面と平行な方向(便宜上、水平方向と表記する)
に温度勾配を生じさせることが可能となる。
Some of the pulsed radiation except for those reflected at each interface is absorbed by the semiconductor film 203 and converted into heat. Light that reaches the light-absorbing first conductive film 205 in the region B is absorbed there and converted into heat. Part of the heat generated therethrough passes through the second insulating film 204 to the semiconductor film 203.
Propagate to On the other hand, the region A transmits from the second insulating film 204 to the space filled with the refrigerant 207. Therefore, region A and B
In the region, the temperature that rises even if pulsed radiation is repeated at the same intensity is different. That is, a direction parallel to the substrate surface in the semiconductor film (for convenience, described as a horizontal direction)
A temperature gradient can be generated.

【0032】このような温度勾配は、B領域をチャネル
形成領域、A領域を不純物半導体領域として、当該チャ
ネル形成領域のゲッタリングを行う場合に有効に利用す
ることができる。具体的には、A領域にリンを添加した
n型半導体領域としておくと、図2で示すようにパルス
状の輻射を繰り返すことにより、B領域に含まれる金属
元素をA領域に偏析させるゲッタリングをすることがで
きる。
Such a temperature gradient can be effectively used when gettering of the channel forming region is performed using the region B as a channel forming region and the region A as an impurity semiconductor region. More specifically, if the A region is an n-type semiconductor region to which phosphorus is added, pulsed radiation is repeated as shown in FIG. 2 to segregate the metal element contained in the B region into the A region. Can be.

【0033】特に、このゲッタリング作用は金属元素を
添加して結晶化を行った場合に、その後チャネル形成領
域から当該金属元素を除去する目的において適用するこ
とができる。
In particular, this gettering effect can be applied for the purpose of removing the metal element from the channel formation region after the crystallization is performed by adding the metal element.

【0034】いずれにしても、半導体膜上に導電膜が形
成されることによりその領域(図4におけるB領域)が
他の領域(図4におけるA領域)よりも高温になる。図
4に示す形態は、ガラス基板上に形成される半導体膜と
ゲート絶縁膜(第2絶縁膜204)とゲート電極(第1
導電膜205、第2導電膜206)に置き換えて見るこ
とができる。その場合、液晶表示装置のように画素部と
その周辺に設けられる駆動回路部が同一の基板に形成さ
れている場合には熱処理の効果が均一に得られない場合
がある。画素部と駆動回路部では作り込まれるTFTの
密度が異なり、後者の方が遙かに高密度で形成される。
その場合、同じ強度のパルス状の輻射を繰り返しても駆
動回路部の方が高温になってしまう。
In any case, by forming the conductive film on the semiconductor film, the temperature of the region (region B in FIG. 4) becomes higher than that of the other region (region A in FIG. 4). In the embodiment shown in FIG. 4, a semiconductor film formed on a glass substrate, a gate insulating film (second insulating film 204), and a gate electrode (first
The conductive film 205 can be replaced with the second conductive film 206). In that case, when a pixel portion and a driving circuit portion provided therearound are formed on the same substrate as in a liquid crystal display device, the effect of the heat treatment may not be obtained uniformly. The pixel portion and the drive circuit portion have different densities of TFTs formed, and the latter is formed at a much higher density.
In that case, even if pulsed radiation of the same intensity is repeated, the temperature of the drive circuit unit becomes higher.

【0035】図6(A)〜(C)に示すように、均一に
熱処理の効果を得るための方法として、ランプ光源から
のパルス状の輻射が入射する側に光強度を部分的に減衰
させる手段を用いる。図6(A)は、画素部402と駆
動回路部403が形成された透光性の基板401に対
し、パルス状の輻射406が入射する側にクロムなどの
金属薄膜で形成される半透過膜405を駆動回路403
の位置合わせて設け、パルス状の輻射を減衰させる例を
示している。図6(B)は半透過膜405の代わりにス
リット部407を設けた例であり、同様にパルス状の輻
射を減衰させることができる。また、図6(C)はメタ
ルマスク408に、画素部に合わせて開口部410と、
駆動回路部に合わせてスリット部409が形成された例
を示している。パルス状の輻射を減衰する割合は適宣設
定されるものであり、半透過膜の透過率やスリット部の
開口率を調節することにより、容易に調節することがで
きる。
As shown in FIGS. 6A to 6C, as a method for uniformly obtaining the effect of the heat treatment, the light intensity is partially attenuated on the side where the pulsed radiation from the lamp light source is incident. Use means. FIG. 6A shows a semi-transmissive film formed of a thin metal film such as chromium on the side where pulsed radiation 406 is incident on a light-transmitting substrate 401 on which a pixel portion 402 and a driver circuit portion 403 are formed. 405 to drive circuit 403
Are provided in alignment with each other to attenuate pulsed radiation. FIG. 6B shows an example in which a slit portion 407 is provided instead of the semi-transmissive film 405. Similarly, pulsed radiation can be attenuated. FIG. 6C illustrates an example in which the metal mask 408 is provided with an opening 410 in accordance with a pixel portion.
An example in which a slit portion 409 is formed in accordance with a drive circuit portion is shown. The rate of attenuating the pulsed radiation is appropriately set, and can be easily adjusted by adjusting the transmittance of the semi-permeable film and the aperture ratio of the slit portion.

【0036】以上、本発明を用いることにより、ガラス
等の耐熱性の低い基板を用いた場合においても、短時間
の熱処理で半導体膜に添加した不純物元素の活性化や、
半導体膜のゲッタリング処理をする方法及びそのような
熱処理を可能とすることができる。そしてこのような熱
処理は半導体装置の製造工程に組み入れることができ
る。
As described above, by using the present invention, even when a substrate having low heat resistance such as glass is used, activation of an impurity element added to a semiconductor film by heat treatment in a short time,
A method for performing gettering treatment of a semiconductor film and such heat treatment can be performed. Such a heat treatment can be incorporated into a semiconductor device manufacturing process.

【0037】[0037]

【実施例】[実施例1]本発明の熱処理装置の一例とし
て、枚葉式の熱処理装置の構成を図5に示す。処理室3
01は石英で形成され、その周りは水冷による冷却手段
305が設けられている。ランプ光源302には反射板
303が付加され、効率良く被処理物317にパルス状
の輻射が拡散するようにしている。棒状のハロゲンラン
プを用いる場合には、図5に示すように複数本設置し
て、被処理物317に対してパルス状の輻射が均一な強
度で照射されるようにする。輻射(例えば、0.5μm
〜3μmの波長を含む)は光源制御ユニット304によ
りパルス状に点灯させる。
[Embodiment 1] FIG. 5 shows the structure of a single-wafer heat treatment apparatus as an example of the heat treatment apparatus of the present invention. Processing room 3
Numeral 01 is formed of quartz, around which a cooling means 305 by water cooling is provided. A reflector 303 is added to the lamp light source 302 so that pulsed radiation is efficiently diffused to the object 317. When a rod-shaped halogen lamp is used, a plurality of the halogen lamps are installed as shown in FIG. 5 so that the object to be processed 317 is irradiated with pulsed radiation at a uniform intensity. Radiation (for example, 0.5 μm
(Including a wavelength of 33 μm) is illuminated in a pulse form by the light source control unit 304.

【0038】処理室301には冷媒供給源306より冷
媒として窒素ガスが供給される。窒素ガスは流量制御手
段307により処理室301への供給量を制御できるよ
うになっている。処理室に供給された冷媒は排気口31
1から外部に排出され、処理室内は常に清浄な窒素ガス
で充填されるようにしている。温度検知器309は放射
温度計による温度センサー308であり、ランプ光源か
らのパルス状の輻射で加熱される被処理物の温度をモニ
ターするために設けられている。そのために、温度セン
サー308はステージ318の一部に取り付けられてい
る。
The processing chamber 301 is supplied with nitrogen gas as a refrigerant from a refrigerant supply source 306. The amount of nitrogen gas supplied to the processing chamber 301 can be controlled by the flow rate control means 307. Refrigerant supplied to the processing chamber is exhaust port 31
1 to the outside, and the processing chamber is always filled with clean nitrogen gas. The temperature detector 309 is a temperature sensor 308 using a radiation thermometer, and is provided to monitor the temperature of the object to be processed heated by pulsed radiation from a lamp light source. To this end, the temperature sensor 308 is attached to a part of the stage 318.

【0039】制御手段310は光源制御ユニット30
4、流量制御手段307の動作を制御し、図2で示すよ
うにランプ光源の点滅と冷媒の供給量の増減を同期させ
ることを可能としている。また、制御手段310は温度
検知器309からの信号を入力し、被処理物の温度を検
知して異常がないか判断する。
The control means 310 includes the light source control unit 30
4. By controlling the operation of the flow control means 307, it is possible to synchronize the blinking of the lamp light source and the increase / decrease of the supply amount of the refrigerant as shown in FIG. Further, the control unit 310 receives a signal from the temperature detector 309, detects the temperature of the object to be processed, and determines whether there is any abnormality.

【0040】被処理物はロード/アンロード室315の
基板ホルダー316に設置され、搬送室313の搬送手
段314により処理室301へ搬送される。搬送室31
3と処理室301との間には仕切弁312が設けられ、
熱処理時に処理室301が冷媒で充填されるようになっ
ている。
The object to be processed is set on the substrate holder 316 of the load / unload chamber 315 and is transferred to the processing chamber 301 by the transfer means 314 of the transfer chamber 313. Transfer chamber 31
A gate valve 312 is provided between the processing chamber 3 and the processing chamber 301,
During the heat treatment, the processing chamber 301 is filled with a refrigerant.

【0041】半導体膜に添加した不純物元素の活性化を
行うには以下のような手順で行う。半導体膜はガラス基
板の一主表面に形成されているものとする。ロード/ア
ンロード室315にセットされた半導体膜が形成された
被処理物は搬送室313の搬送手段314により基板ホ
ルダー316から取り出され、処理室301のステージ
318にセットされる。この時、被処理物は半導体膜が
ランプ光源302と反対側の面に位置するようにセット
する。すなわち、輻射はガラス基板を通して半導体膜に
入射するようにする。
The following procedure is used to activate the impurity element added to the semiconductor film. The semiconductor film is formed on one main surface of the glass substrate. The object on which the semiconductor film is set in the load / unload chamber 315 is taken out of the substrate holder 316 by the transfer means 314 of the transfer chamber 313 and set on the stage 318 of the processing chamber 301. At this time, the object to be processed is set such that the semiconductor film is located on the surface opposite to the lamp light source 302. That is, the radiation enters the semiconductor film through the glass substrate.

【0042】その後、仕切弁312を閉じる。容積18
×30×1.5cm3の処理室に対し、冷媒は流量制御
手段307により1〜2リットル/minで常時処理室に供
給されており、仕切弁312を閉じた後、処理室を冷媒
である窒素ガスで置換するために10〜20リットル/mi
nの供給量の増加させ一定時間保持する。
Thereafter, the gate valve 312 is closed. Volume 18
In the processing chamber of × 30 × 1.5 cm 3 , the refrigerant is constantly supplied to the processing chamber at a rate of 1 to 2 liter / min by the flow rate control means 307, and after closing the gate valve 312, the processing chamber is the refrigerant. 10-20 liters / mi to replace with nitrogen gas
The supply amount of n is increased and held for a certain time.

【0043】窒素ガスの供給量はランプ光源の点灯とほ
ぼ同時に2リットル/minまで低下させる。ランプ光源に
よる加熱は、温度センサー308が検出する温度を基準
として考え、100〜200℃/秒の速度で1100℃
まで加熱する。その後、0.5秒〜5秒間その温度を保
持するように制御する。冷却はランプ光源の消灯と窒素
ガスの流量を10リットル/minまで増加させることによ
り行い、冷却の速度は50〜150℃/秒として300
〜400℃まで冷却する。さらに、図2において示すよ
うにその状態で5〜60秒程度保持期間(2)を設ける
ことができる。図3は温度センサーで検出した温度の時
間変化をプロットしたグラフを示している。図3のデー
タには、1100℃にて4.2秒間保持した場合と0.
75秒間保持した場合の2つのデータを示している。ま
た、表1と表2は図3のグラフに対応する数値データで
あり、各測定時間の温度とその変化率を示している。
The supply amount of the nitrogen gas is reduced to 2 liter / min almost simultaneously with the lighting of the lamp light source. Heating by the lamp light source is considered based on the temperature detected by the temperature sensor 308, and is performed at 1100 ° C. at a speed of 100 to 200 ° C./sec.
Heat until Thereafter, control is performed so as to maintain the temperature for 0.5 seconds to 5 seconds. The cooling is performed by turning off the lamp light source and increasing the flow rate of the nitrogen gas to 10 liter / min.
Cool to ~ 400 ° C. Further, a holding period (2) of about 5 to 60 seconds can be provided in this state as shown in FIG. FIG. 3 shows a graph in which the time change of the temperature detected by the temperature sensor is plotted. The data shown in FIG.
Two data when held for 75 seconds are shown. Tables 1 and 2 are numerical data corresponding to the graph of FIG. 3, and show the temperature and the rate of change at each measurement time.

【0044】[0044]

【表1】 [Table 1]

【0045】[0045]

【表2】 [Table 2]

【0046】半導体膜に添加した不純物元素を活性化す
る場合も、ゲッタリングする場合も同様であるが、この
ようなパルス状の輻射を複数回繰り返し照射することに
より、基板を湾曲させることなく活性化率を向上させる
ことを可能としている。また、ゲッタリングを可能とし
ている。
The same applies to the case where the impurity element added to the semiconductor film is activated and the case where gettering is performed. However, by repeatedly irradiating such pulsed radiation a plurality of times, the activation is performed without curving the substrate. It is possible to improve the conversion rate. Also, gettering is possible.

【0047】[実施例2]本発明の熱処理装置の他の一例
として、大面積基板に対応したインライン式の熱処理装
置の構成を図16に示す。処理室1301は石英で形成
され、その周りは水冷による冷却手段1305が設けら
れている。ランプ光源1302には反射板が付加され、
光学レンズ1324により集光し被処理物に照射するよ
うにしている。ランプ光源1302には棒状のハロゲン
ランプが用いられ、光学レンズ1324としてシリンド
リカルレンズを用いることにより線状の光を被処理物に
照射することができる。ランプ光源は光源制御ユニット
1304によりパルス状に点灯させている。
[Embodiment 2] As another example of the heat treatment apparatus of the present invention, FIG. 16 shows a configuration of an in-line heat treatment apparatus for a large area substrate. The processing chamber 1301 is formed of quartz, and a cooling means 1305 by water cooling is provided around the processing chamber 1301. A reflector is added to the lamp light source 1302,
The light is condensed by the optical lens 1324 and irradiated onto the object. A rod-shaped halogen lamp is used as the lamp light source 1302, and linear light can be applied to the object by using a cylindrical lens as the optical lens 1324. The lamp light source is turned on in a pulse shape by the light source control unit 1304.

【0048】処理室1301には冷媒供給源1306よ
り冷媒として窒素ガスまたはヘリウムガスが供給され
る。窒素ガスは流量制御手段1307により処理室13
01への供給量を制御できるようになっている。処理室
に供給された冷媒は排気口1311から外部に排出さ
れ、処理室内は常に清浄な窒素ガスで充填されているよ
うにしている。
The processing chamber 1301 is supplied with a nitrogen gas or a helium gas as a refrigerant from a refrigerant supply source 1306. The nitrogen gas is supplied to the processing chamber 13 by the flow control means 1307.
01 can be controlled. The refrigerant supplied to the processing chamber is discharged to the outside from the exhaust port 1311 so that the processing chamber is always filled with clean nitrogen gas.

【0049】制御手段1310は光源制御ユニット13
04、流量制御手段1307、処理室における被処理物
1317とステージ1318の搬送手段1323の動作
を制御し、図2で示すようにランプ光源の点滅と冷媒の
供給量の増減を同期させ、さらにステージ1318が移
動するタイミングを制御している。
The control means 1310 includes a light source control unit 13
04, the flow control means 1307, the operation of the processing object 1317 in the processing chamber and the transport means 1323 of the stage 1318 are controlled, and the blinking of the lamp light source and the increase / decrease of the supply amount of the refrigerant are synchronized as shown in FIG. The timing at which 1318 moves is controlled.

【0050】被処理物はステージに乗せられ、ロード室
1315の基板ホルダー1316に設置される。そし
て、搬入室1313の搬送手段1314により処理室1
301へ搬送される。搬入室1313と処理室1301
との間には仕切弁1312が設けられ、熱処理時に処理
室1301が冷媒で充填されるようになっている。
The object to be processed is placed on the stage and set on the substrate holder 1316 in the load chamber 1315. Then, the processing chamber 1 is transferred by the transport unit 1314 of the loading chamber 1313.
It is transported to 301. Loading room 1313 and processing room 1301
A gate valve 1312 is provided between the processing chamber 1301 and the processing chamber 1301 so that the processing chamber 1301 is filled with a refrigerant during heat treatment.

【0051】ステージ1318上に乗せられた被処理物
1317は、処理室1301の搬送手段1323により
移動しながら、ランプ光源1302からのパルス状の輻
射が照射されるようになっている。こうして、被処理物
の全面を熱処理することを可能としている。熱処理の終
わった被処理物1317は、搬送手段1321によりス
テージ1318ごと搬出室1320に移動し、その後、
アンロード室1322の基板ホルダー1326に収納さ
れる。
The workpiece 1317 placed on the stage 1318 is irradiated with pulsed radiation from the lamp light source 1302 while being moved by the transfer means 1323 in the processing chamber 1301. Thus, it is possible to heat-treat the entire surface of the object to be processed. The object 1317 to which the heat treatment has been completed is moved to the unloading chamber 1320 together with the stage 1318 by the transfer means 1321, and thereafter,
It is stored in the substrate holder 1326 of the unload chamber 1322.

【0052】加熱方法は実施例1と同様にして行われる
が、図16に示す構成の装置の場合、被処理物が移動す
るので、パルス状の輻射とその移動のタイミングを連携
させる必要がある。勿論、冷媒として用いる窒素ガスの
流量は同様に制御する。被処理物の移動は図2において
示す保持期間(2)において成され、段階的に移動する
ようにする。移動距離は適宣設定すれば良いが、パルス
状の輻射が同じ領域を複数回照射されるように移動させ
る。
The heating method is performed in the same manner as in the first embodiment. However, in the case of the apparatus having the structure shown in FIG. 16, since the object to be processed moves, it is necessary to coordinate the pulsed radiation with the timing of the movement. . Of course, the flow rate of the nitrogen gas used as the refrigerant is similarly controlled. The movement of the object is performed during the holding period (2) shown in FIG. 2, and the object is moved stepwise. The moving distance may be appropriately set, but the pulsed radiation is moved so that the same area is irradiated a plurality of times.

【0053】このような構成とすると、装置をさほど大
型化することなく大面積基板の熱処理を行うことができ
る。そして、半導体膜に添加した不純物元素を活性化す
る場合も、ゲッタリングする場合も同様であるが、この
ようなパルス状の輻射を複数回繰り返し照射することに
より、基板を湾曲させることなく活性化率を向上させる
ことを可能としている。また、ゲッタリングを可能とし
ている。
With this configuration, it is possible to heat-treat a large-area substrate without increasing the size of the apparatus. The same applies to the case where the impurity element added to the semiconductor film is activated and the case where gettering is performed. By irradiating such pulsed radiation a plurality of times, the activation is performed without curving the substrate. It is possible to improve the rate. Also, gettering is possible.

【0054】[実施例3]次に本発明を用いたTFTの作
製方法の一例について図7を用いて説明する。図7
(A)において、アルミノホウケイ酸ガラスまたはバリ
ウムホウケイ酸ガラスなどによる透光性の基板501上
にシリコンを主成分とする結晶半導体膜を形成する。結
晶半導体膜は、非晶質半導体膜をレーザーアニール法で
結晶化することで得られる。また、実施例1または実施
例2で説明する熱処理装置を用い、パルス状の輻射を照
射しても得ることができる。結晶半導体膜の厚さは25
〜80nmの範囲で形成する。TFTの作製に当たって
は、素子分離のため所定の大きさにエッチングし、島状
に分割した半導体膜503〜505を形成する。また、
基板501と半導体膜との間には、窒化シリコン、酸化
シリコン、窒化酸化シリコンから選ばれた一つまたは複
数種を組み合わせた第1絶縁膜502を50〜200n
mの厚さで形成する。
Embodiment 3 Next, an example of a method for manufacturing a TFT using the present invention will be described with reference to FIGS. FIG.
In FIG. 1A, a crystalline semiconductor film containing silicon as a main component is formed over a light-transmitting substrate 501 of aluminoborosilicate glass, barium borosilicate glass, or the like. The crystalline semiconductor film is obtained by crystallizing an amorphous semiconductor film by a laser annealing method. Further, it can also be obtained by irradiating pulsed radiation using the heat treatment apparatus described in Embodiment 1 or Embodiment 2. The thickness of the crystalline semiconductor film is 25
It is formed in a range of up to 80 nm. In manufacturing a TFT, semiconductor films 503 to 505 divided into islands are formed by etching to a predetermined size for element isolation. Also,
Between the substrate 501 and the semiconductor film, a first insulating film 502 of one or a combination of silicon nitride, silicon oxide, and silicon nitride oxide is formed in a thickness of 50 to 200 n.
m.

【0055】第1絶縁膜502の一例として、プラズマ
CVD法でSiH4とN2Oを用い酸化窒化シリコン膜を
50〜200nmの厚さに形成する。その他の形態とし
て、プラズマCVD法でSiH4とNH3とN2Oから作
製される酸化窒化シリコン膜を50nm、SiH4とN2
Oから作製される酸化窒化シリコン膜を100nm積層
させた2層構造や、或いは、窒化シリコン膜とTEOS
(Tetraethyl Ortho Silicate)を用いて作製される酸
化シリコン膜を積層させた2層構造としても良い。
As an example of the first insulating film 502, a silicon oxynitride film is formed to a thickness of 50 to 200 nm by plasma CVD using SiH 4 and N 2 O. As another embodiment, a silicon oxynitride film formed from SiH 4 , NH 3, and N 2 O by plasma CVD is 50 nm, and SiH 4 and N 2 O are used.
A two-layer structure in which a silicon oxynitride film made of O is laminated to a thickness of 100 nm, or a silicon nitride film and TEOS
(Tetraethyl Ortho Silicate) may be used to form a two-layer structure in which silicon oxide films are stacked.

【0056】半導体膜503〜505上には、100n
mの厚さで酸化シリコン膜506をプラズマCVD法で
形成する。さらに、図7(A)に示すようにレジストに
よるマスク507を形成し、イオンドープ法によりn型
不純物(ドナー)を添加することにより半導体膜504
に第1n型半導体領域508を形成する。n型不純物
(ドナー)として代表的にはリンが添加され、第1n型
半導体領域508のリン濃度の平均値は1×1017〜1
×1019/cm3の範囲とする。ここでは、酸化シリコ
ン膜506はリン濃度を制御するためのマスクとして利
用している。
On the semiconductor films 503 to 505, 100 n
A silicon oxide film 506 having a thickness of m is formed by a plasma CVD method. Further, as shown in FIG. 7A, a mask 507 made of a resist is formed, and an n-type impurity (donor) is added by an ion doping method to form a semiconductor film 504.
Next, a first n-type semiconductor region 508 is formed. Phosphorus is typically added as an n-type impurity (donor), and the average value of the phosphorus concentration in the first n-type semiconductor region 508 is 1 × 10 17 to 1
The range is × 10 19 / cm 3 . Here, the silicon oxide film 506 is used as a mask for controlling the phosphorus concentration.

【0057】従って、ドーピング後酸化シリコン膜50
6はフッ酸などで除去し、第2絶縁膜509を80nm
の厚さで形成する。第2絶縁膜509はゲート絶縁膜と
して利用するものであり、プラズマCVD法またはスパ
ッタ法を用いて形成する。第2絶縁膜509として、S
iH4とN2OにO2を添加させて作製する酸化窒化シリ
コン膜は膜中の固定電荷密度を低減させることが可能と
なり、ゲート絶縁膜として好ましい材料である。勿論、
ゲート絶縁膜はこのような酸化窒化シリコン膜に限定さ
れるものでなく、酸化シリコン膜や酸化タンタル膜など
の絶縁膜を単層または積層構造として用いても良い。
Therefore, after the doping, the silicon oxide film 50
6 is removed with hydrofluoric acid or the like, and the second insulating film 509 is
Formed with a thickness of The second insulating film 509 is used as a gate insulating film and is formed by a plasma CVD method or a sputtering method. As the second insulating film 509, S
A silicon oxynitride film formed by adding O 2 to iH 4 and N 2 O can reduce the fixed charge density in the film, and is a preferable material for a gate insulating film. Of course,
The gate insulating film is not limited to such a silicon oxynitride film, and an insulating film such as a silicon oxide film or a tantalum oxide film may be used as a single layer or a stacked structure.

【0058】そして、第2絶縁膜509上にゲート電極
を形成するための第1導電膜と第2導電膜とを形成す
る。第1導電膜は光吸収性の導電膜で形成する。そのよ
うな導電膜の一例は窒化タンタルであり、これを50〜
100nmの厚さに形成しする。第2導電膜はタングス
テンやモリブデンなどの高融点金属を用い、100〜3
00nmの厚さに形成する。これらの材料は、窒素雰囲
気中における400〜600℃の熱処理でも安定であ
り、抵抗率が著しく増大することがない。
Then, a first conductive film and a second conductive film for forming a gate electrode are formed on the second insulating film 509. The first conductive film is formed using a light-absorbing conductive film. One example of such a conductive film is tantalum nitride, which is
It is formed to a thickness of 100 nm. The second conductive film is made of a high melting point metal such as tungsten or molybdenum,
It is formed to a thickness of 00 nm. These materials are stable even in a heat treatment at 400 to 600 ° C. in a nitrogen atmosphere, and the resistivity does not significantly increase.

【0059】次に図7(B)に示すように、第1導電膜
及び第2導電膜をエッチングし、ゲート電極510〜5
12(第1導電膜510a〜512aと第2導電膜51
0b〜512bから成る)を形成する。エッチング方法
に限定はないが、好適にはICP(Inductively Couple
d Plasma:誘導結合型プラズマ)エッチング法を用いる
と良い。この時、エッチング用ガスにはCF4とCl2
混合ガスを用いる。
Next, as shown in FIG. 7B, the first conductive film and the second conductive film are etched to form gate electrodes 510 to 5.
12 (first conductive films 510 a to 512 a and second conductive film 51
0b to 512b). Although there is no limitation on the etching method, preferably, the ICP (Inductively Coupled) is used.
d Plasma: an inductively coupled plasma) etching method is preferably used. At this time, a mixed gas of CF 4 and Cl 2 is used as an etching gas.

【0060】ゲート電極が形成された後、当該ゲート電
極をマスクとしてイオンドープ法により半導体膜503
〜505にn型不純物(ドナー)をドーピングする。こ
うして第2n型半導体領域513〜515を形成する。
第2n型半導体領域513〜515のリン濃度の平均値
は1×1016〜1×1018/cm3の範囲とするが、第
1n型半導体領域よりも低濃度で添加する。従って、半
導体膜504において形成される第1n型半導体領域は
そのまま残存する。
After the gate electrode is formed, the semiconductor film 503 is formed by ion doping using the gate electrode as a mask.
To 505 are doped with an n-type impurity (donor). Thus, the second n-type semiconductor regions 513 to 515 are formed.
The average value of the phosphorus concentration of the second n-type semiconductor regions 513 to 515 is in the range of 1 × 10 16 to 1 × 10 18 / cm 3 , but is added at a lower concentration than the first n-type semiconductor region. Therefore, the first n-type semiconductor region formed in the semiconductor film 504 remains as it is.

【0061】続いて、図7(C)に示すように半導体膜
503、505上にレジストによるマスク516、51
7を形成した後、再度イオンドープ法によりn型不純物
(ドナー)をドーピングする。第3n型半導体領域51
8〜520のリン濃度の平均値は1×1020〜1×10
21/cm3の範囲とする。この状態で、半導体膜504
における第1n型半導体領域508はゲート電極と重畳
する領域で残存している。また、半導体膜505におけ
る第2n型半導体領域515は、マスク517と重畳す
る領域で残存することになる。
Subsequently, resist masks 516 and 51 are formed on the semiconductor films 503 and 505 as shown in FIG.
After forming 7, an n-type impurity (donor) is again doped by ion doping. Third n-type semiconductor region 51
The average value of the phosphorus concentration of 8 to 520 is 1 × 10 20 to 1 × 10
The range is 21 / cm 3 . In this state, the semiconductor film 504
The first n-type semiconductor region 508 remains in a region overlapping with the gate electrode. Further, the second n-type semiconductor region 515 in the semiconductor film 505 remains in a region overlapping with the mask 517.

【0062】そして、図7(D)に示すように、レジス
トによるマスク521を形成し、pチャネル型TFTを
形成する半導体膜503にp型不純物(アクセプタ)を
ドーピングする。典型的にはボロン(B)を用いる。第
1p型半導体領域522の不純物濃度は2×1020〜2
×1021/cm3となるようにし、含有するリン濃度の
最大値に対して1.5〜3倍のボロンを添加して導電型
をp型に反転させる。
Then, as shown in FIG. 7D, a mask 521 made of a resist is formed, and a semiconductor film 503 forming a p-channel TFT is doped with a p-type impurity (acceptor). Typically, boron (B) is used. The impurity concentration of the first p-type semiconductor region 522 is 2 × 10 20 to 2
X 10 21 / cm 3, and boron is added 1.5 to 3 times the maximum value of the contained phosphorus concentration to invert the conductivity type to p-type.

【0063】次に、図7(E)において、添加した不純
物を活性化する熱処理を行う。この熱処理は実施例1ま
たは実施例2で説明する熱処理装置を用い、パルス状の
輻射を複数回照射して活性化を行う。輻射は基板側から
照射するので、ゲート電極と重畳する第1n型半導体領
域が形成されていても、その領域を含め確実にp型及び
n型の不純物元素を活性化させることができる。
Next, in FIG. 7E, a heat treatment for activating the added impurities is performed. This heat treatment is performed by irradiating pulsed radiation a plurality of times using the heat treatment apparatus described in the first or second embodiment. Since the radiation is applied from the substrate side, even if the first n-type semiconductor region overlapping with the gate electrode is formed, the p-type and n-type impurity elements including the region can be reliably activated.

【0064】以上までの工程でそれぞれの半導体膜にソ
ースまたはドレイン領域及び、LDD領域を形成する不
純物がドーピングされ、さらに活性化までが終了する。
その後、図7(F)に示すように、窒化シリコン膜また
は酸化窒化シリコン膜から成る保護絶縁膜526をプラ
ズマCVD法で形成する。そして、350〜450℃、
好ましくは410℃の熱処理を行う。この温度で第1の
層間絶縁膜中の水素を放出させ半導体膜の水素化を行
う。そのために、この熱処理はファーネスアニール炉や
クリーンオーブンで行う方が適している。
In the above steps, the respective semiconductor films are doped with the impurities for forming the source or drain region and the LDD region, and the activation is completed.
After that, as illustrated in FIG. 7F, a protective insulating film 526 including a silicon nitride film or a silicon oxynitride film is formed by a plasma CVD method. And 350-450 ° C.
Preferably, a heat treatment at 410 ° C. is performed. At this temperature, hydrogen in the first interlayer insulating film is released to hydrogenate the semiconductor film. Therefore, this heat treatment is more suitably performed in a furnace annealing furnace or a clean oven.

【0065】層間絶縁膜527は、ポリイミド、アクリ
ルなどの有機絶縁物材料で形成し表面を平坦化する。勿
論、プラズマCVD法でTEOS(Tetraethyl Ortho S
ilicate)を用いて形成される酸化シリコン膜を適用し
ても良いが、平坦性を高める観点からは前記有機物材料
を用いることが望ましい。
The interlayer insulating film 527 is formed of an organic insulating material such as polyimide or acrylic, and has a flat surface. Of course, TEOS (Tetraethyl Ortho S
Although a silicon oxide film formed using ilicate may be used, it is preferable to use the organic material from the viewpoint of improving flatness.

【0066】次いで、コンタクトホールを形成し、アル
ミニウム(Al)、チタン(Ti)、タンタル(Ta)
などを用いて、ソースまたはドレイン配線528〜53
3を形成する。
Next, contact holes are formed, and aluminum (Al), titanium (Ti), and tantalum (Ta) are formed.
The source or drain wiring 528 to 53
Form 3

【0067】以上の工程によって作製されるpチャネル
型TFT540にはチャネル形成領域523、ソースま
たはドレイン領域として機能する第1p型半導体領域5
22を有している。nチャネル型TFT541はチャネ
ル形成領域524、ゲート電極511と重畳する第1n
型半導体領域508とソースまたはドレイン領域として
機能する第3n型半導体領域519を有している。第1
n型半導体領域はLDD領域であり、ゲート電極と重畳
させて形成することによりドレイン端に形成れる高電界
領域を緩和してホットキャリア効果によるTFTの劣化
を防止する。nチャネル型TFT542はチャネル形成
領域525、ゲート電極512の外側に第2n型半導体
領域515とソースまたはドレイン領域として機能する
第3n型半導体領域520が形成される。第2n型半導
体領域515はLDD領域であり、TFTのオフ電流を
低減することができる。本実施例で示す工程では、オフ
電流値を低減するために最適な寸法を設定することがで
きる。
In the p-channel TFT 540 manufactured by the above steps, the channel formation region 523 and the first p-type semiconductor region 5 functioning as a source or drain region are provided.
22. The n-channel TFT 541 includes a first n-type TFT overlapping with the channel formation region 524 and the gate electrode 511.
A semiconductor region 508 and a third n-type semiconductor region 519 functioning as a source or drain region. First
The n-type semiconductor region is an LDD region, and is formed so as to overlap with the gate electrode, thereby alleviating the high electric field region formed at the drain end and preventing the TFT from being deteriorated due to the hot carrier effect. In the n-channel TFT 542, a second n-type semiconductor region 515 and a third n-type semiconductor region 520 functioning as a source or drain region are formed outside the channel formation region 525 and the gate electrode 512. The second n-type semiconductor region 515 is an LDD region, and can reduce off current of the TFT. In the process described in this embodiment, an optimal dimension can be set to reduce the off-current value.

【0068】以上の工程で、nチャネル型TFTとpチ
ャネル型TFTとを相補的に組み合わせたCMOS型の
TFTを得ることができる。本実施例で示す工程は、各
TFTに要求される特性を考慮してLDDを設計し、同
一基板内において作り分けることができる。このような
CMOS型のTFTは、アクティブマトリクス駆動する
表示装置の駆動回路を形成することを可能とする。それ
以外にも、このようなnチャネル型TFTまたはpチャ
ネル型TFTは、画素部を形成するトランジスタに応用
することができる。さらに、従来の半導体基板にて作製
されるLSIに代わる薄膜集積回路を実現するTFTと
して用いることができる。尚、ここではTFTをシング
ルゲートの構造で示したが、勿論、複数のゲート電極を
設けたマルチゲート構造を採用することもできる。
Through the above steps, a CMOS TFT in which the n-channel TFT and the p-channel TFT are complementarily combined can be obtained. In the steps described in this embodiment, an LDD can be designed in consideration of characteristics required for each TFT and can be separately formed on the same substrate. Such a CMOS type TFT makes it possible to form a drive circuit of a display device driven by active matrix. In addition, such an n-channel TFT or a p-channel TFT can be applied to a transistor forming a pixel portion. Further, it can be used as a TFT for realizing a thin film integrated circuit instead of an LSI manufactured on a conventional semiconductor substrate. Although the TFT has a single-gate structure here, a multi-gate structure provided with a plurality of gate electrodes can of course be employed.

【0069】このようなTFTの製造工程において本発
明の熱処理装置は活性化を行うために用いることができ
る。また本発明の熱処理方法は、基板にダメージを与え
ることなく活性化を短時間で行うことができる。
In the manufacturing process of such a TFT, the heat treatment apparatus of the present invention can be used for activation. In addition, the heat treatment method of the present invention can perform activation in a short time without damaging the substrate.

【0070】[実施例4]本実施例では本発明の熱処理装
置を用いた半導体装置の作製方法の一例として、nチャ
ネル型TFTとpチャネル型TFTから成る駆動回路と
画素部を同一基板上に作製する方法を図10〜図12を
用いて説明する。
[Embodiment 4] In this embodiment, as an example of a method for manufacturing a semiconductor device using the heat treatment apparatus of the present invention, a driving circuit including an n-channel TFT and a p-channel TFT and a pixel portion are formed over the same substrate. The manufacturing method will be described with reference to FIGS.

【0071】まず、図10(A)に示すように基板60
1上に第1絶縁膜602をプラズマCVD法でSiH4
とNH3とN2Oから作製される酸化窒化シリコン膜を5
0nm、SiH4とN2Oから作製される酸化窒化シリコ
ン膜を100nm積層させた2層構造で形成する。ここ
で用いる基板はアルミノホウケイ酸ガラスやバリウムホ
ウケイ酸ガラスなどの無アルカリガラス基板が適当であ
り、厚さは0.5〜1.1mm程度のものを使用する。
First, as shown in FIG.
A first insulating film 602 is formed on SiH 4 by plasma CVD.
Silicon oxynitride film made of NH 3 and N 2 O
It is formed in a two-layer structure in which a silicon oxynitride film made of 0 nm and SiH 4 and N 2 O is stacked to a thickness of 100 nm. As the substrate used here, an alkali-free glass substrate such as aluminoborosilicate glass or barium borosilicate glass is suitable, and a substrate having a thickness of about 0.5 to 1.1 mm is used.

【0072】この上に形成する半導体膜603〜606
は厚さを40nmとし、プラズマCVD法或いは減圧C
VD法で堆積した非晶質シリコンをレーザーアニール法
や固相成長法を用いて結晶化させた多結晶シリコンを用
いる。或いは、実施例1または実施例2で説明する熱処
理装置を用い、パルス状の輻射により結晶化させても同
様に得ることができる。そして、光露光工程を経て島状
に分割する。以降、本実施例では、半導体膜603にp
チャネル型TFTを形成し、半導体膜604、605に
nチャネル型TFTを形成することを前提に説明する。
また、半導体膜606は補助容量を形成するために設け
ている。
Semiconductor films 603 to 606 to be formed thereon
Has a thickness of 40 nm and is formed by plasma CVD or reduced pressure C.
Polycrystalline silicon obtained by crystallizing amorphous silicon deposited by the VD method using a laser annealing method or a solid phase growth method is used. Alternatively, the heat treatment apparatus described in the first or second embodiment can be used for crystallization by pulsed radiation to obtain the same. Then, the wafer is divided into islands through a light exposure process. Thereafter, in this embodiment, p
The description is made on the assumption that a channel type TFT is formed and an n-channel type TFT is formed in the semiconductor films 604 and 605.
The semiconductor film 606 is provided for forming an auxiliary capacitor.

【0073】これら半導体膜を覆って75nmの厚さで
第2絶縁膜607を形成しゲート絶縁膜とする。第2絶
縁膜はプラズマCVD法でTEOS(Tetraethyl Ortho
Silicate)を原料とした酸化シリコン、またはSiH4
2Oを原料とした酸化窒化シリコンで形成する。
A second insulating film 607 having a thickness of 75 nm is formed to cover these semiconductor films to form a gate insulating film. The second insulating film is made of TEOS (Tetraethyl Ortho) by a plasma CVD method.
(Silicate) or silicon oxynitride using SiH 4 and N 2 O as raw materials.

【0074】次に、図10(B)に示すように、第2絶
縁膜上に第1導電膜608と第2導電膜609を形成す
る。第1導電膜608は窒化タンタルであり、第2導電
膜はタングステンを用いて形成する。この導電膜はゲー
ト電極を形成する為のものであり、それぞれの厚さは3
0nm及び300nmとする。
Next, as shown in FIG. 10B, a first conductive film 608 and a second conductive film 609 are formed on the second insulating film. The first conductive film 608 is formed using tantalum nitride, and the second conductive film is formed using tungsten. This conductive film is for forming a gate electrode, and has a thickness of 3
0 nm and 300 nm.

【0075】その後、図10(C)に示すように光露光
工程により、ゲート電極及びデータ線を形成するための
レジストパターン610を形成する。このレジストパタ
ーンを用いて第1のエッチング処理を行う。エッチング
方法に限定はないが、好適にはICP(Inductively Co
upled Plasma:誘導結合型プラズマ)エッチング法を用
いる。タングステン及び窒化タンタルのエッチング用ガ
スとしてCF4とCl2を用い、0.5〜2Pa、好まし
くは1Paの圧力でコイル型の電極に500WのRF
(13.56MHz)電力を投入してプラズマを生成し
て行う。この時、基板側(ステージ)にも100WのR
F(13.56MHz)電力を投入して、実質的に負の
自己バイアス電圧を印加する。CF4とCl2を混合した
場合にはタングステン、窒化タンタルをそれぞれ同程度
の速度でエッチングすることができる。
Thereafter, as shown in FIG. 10C, a resist pattern 610 for forming a gate electrode and a data line is formed by a light exposure process. A first etching process is performed using this resist pattern. Although there is no limitation on the etching method, preferably, the etching method is ICP (Inductively Co.).
upled Plasma: Inductively coupled plasma) etching method is used. Using CF 4 and Cl 2 as etching gases for tungsten and tantalum nitride, and applying a RF of 500 W to the coil type electrode at a pressure of 0.5 to 2 Pa, preferably 1 Pa.
(13.56 MHz) Power is supplied to generate plasma. At this time, R of 100 W is also applied to the substrate side (stage).
F (13.56 MHz) power is applied to apply a substantially negative self-bias voltage. When CF 4 and Cl 2 are mixed, tungsten and tantalum nitride can be etched at substantially the same rate.

【0076】上記エッチング条件では、レジストによる
マスクの形状と、基板側に印加するバイアス電圧の効果
により端部をテーパー形状とすることができる。テーパ
ー部の角度は15〜45°となるようにする。また、ゲ
ート絶縁膜上に残渣を残すことなくエッチングするため
には、10〜20%程度の割合でエッチング時間を増加
させると良い。W膜に対する酸化窒化シリコン膜の選択
比は2〜4(代表的には3)であるので、オーバーエッ
チング処理により第2の絶縁膜が露出した面は20〜4
0nm程度エッチングされる。こうして、第1のエッチ
ング処理により窒化タンタルとタングステンから成る第
1形状電極611〜614(窒化タンタル611a〜6
14a、タングステン611b〜614b)と第1形状
配線615窒化タンタル(615a、タングステン61
5b)を形成する。
Under the above etching conditions, the end portion can be tapered by the shape of the resist mask and the effect of the bias voltage applied to the substrate side. The angle of the tapered portion is set to 15 to 45 °. In order to perform etching without leaving a residue on the gate insulating film, the etching time may be increased by about 10 to 20%. Since the selectivity ratio of the silicon oxynitride film to the W film is 2 to 4 (typically 3), the surface where the second insulating film is exposed by the over-etching process is 20 to 4
It is etched by about 0 nm. Thus, the first shape electrodes 611-614 (tantalum nitride 611a-611) made of tantalum nitride and tungsten are subjected to the first etching process.
14a, tungsten 611b to 614b) and first shape wiring 615 tantalum nitride (615a, tungsten 61)
5b) is formed.

【0077】そして、第1のドーピング処理を行いn型
の不純物(ドナー)を半導体膜にドーピングする。その
方法はイオンドープ法またはイオン注入法で行う。イオ
ンドープ法の条件はドーズ量を1×1013〜5×1014
/cm2として行う。n型を付与する不純物元素として
15族に属する元素、典型的にはリン(P)または砒素
(As)を用いる。この場合、第1形状電極611〜6
14はドーピングする元素に対してマスクとなり、加速
電圧を適宣調節(例えば、20〜60keV)して、第
2絶縁膜を通過した不純物元素により第1不純物領域6
16〜619を形成する。第1の不純物領域616〜6
19おけるリン(P)濃度は1×1020〜1×1021
cm3の範囲となるようにする。
Then, a first doping process is performed to dope the semiconductor film with an n-type impurity (donor). The method is performed by an ion doping method or an ion implantation method. The condition of the ion doping method is that the dose is 1 × 10 13 to 5 × 10 14.
/ Cm 2 . As the impurity element imparting n-type, an element belonging to Group 15 of the periodic table, typically, phosphorus (P) or arsenic (As) is used. In this case, the first shape electrodes 611-6
Reference numeral 14 denotes a mask for an element to be doped. The acceleration voltage is appropriately adjusted (for example, 20 to 60 keV), and the first impurity region 6 is formed by the impurity element that has passed through the second insulating film.
16 to 619 are formed. First impurity regions 616 to 6
The phosphorous (P) concentration at 19 is 1 × 10 20 to 1 × 10 21 /
cm 3 range.

【0078】続いて、図11(A)に示すように第2の
エッチング処理を行う。エッチングはICPエッチング
法を用い、エッチングガスにCF4とCl2とO2を混合
して、1Paの圧力でコイル型の電極に500WのRF
電力(13.56MHz)を供給してプラズマを生成す
る。基板側(ステージ)には50WのRF(13.56
MHz)電力を投入し、第1のエッチング処理に比べ低
い自己バイアス電圧を印加する。このような条件により
タングステン膜を異方性エッチングし、第1の導電膜で
ある窒化タンタル膜を残存させるようにする。こうし
て、第2のエッチング処理により窒化タンタルとタング
ステンから成る第2形状電極620〜623(窒化タン
タル620a〜623a、タングステン620b〜62
3b)と第2形状配線624窒化タンタル(624a、
タングステン624b)を形成する。第2絶縁膜はこの
エッチング処理により窒化タンタルで覆われていない部
分が10〜30nm程度エッチングされ薄くなる。
Subsequently, a second etching process is performed as shown in FIG. Etching is performed using an ICP etching method, and CF 4 , Cl 2, and O 2 are mixed as an etching gas, and a 500 W RF is applied to the coil-type electrode at a pressure of 1 Pa.
Electric power (13.56 MHz) is supplied to generate plasma. On the substrate side (stage), 50 W RF (13.56
MHz) power is applied, and a lower self-bias voltage is applied than in the first etching process. Under such conditions, the tungsten film is anisotropically etched so that the tantalum nitride film as the first conductive film remains. Thus, the second shape electrodes 620-623 (tantalum nitride 620a-623a, tungsten 620b-62) made of tantalum nitride and tungsten by the second etching process.
3b) and the second shape wiring 624 tantalum nitride (624a,
Tungsten 624b) is formed. The portion of the second insulating film that is not covered with tantalum nitride is etched to a thickness of about 10 to 30 nm by this etching treatment, and becomes thin.

【0079】第2のドーピング処理におけるドーズ量は
第1のドーピング処理よりも少なくし、かつ高加速電圧
の条件でn型不純物(ドナー)をドーピングする。例え
ば、加速電圧を70〜120keVとし、1×1013
cm2のドーズ量で行い、第1の不純物領域の内側に第
2の不純物領域を形成する。ドーピングは露出した窒化
タンタル620a〜623aを通過させ、その下側の半
導体膜に不純物元素を添加する。こうして、窒化タンタ
ル620a〜623aと重なる第2不純物領域625〜
628を形成する。この不純物領域は、窒化タンタル6
20a〜623aの膜厚によって変化するが、そのピー
ク濃度は1×1017〜1×1019/cm3の範囲で変化
する。この領域のn型不純物の深さ分布は一様ではなく
ある分布をもって形成される。
The dose in the second doping process is smaller than that in the first doping process, and n-type impurities (donors) are doped under the condition of a high acceleration voltage. For example, the acceleration voltage is set to 70 to 120 keV, and 1 × 10 13 /
The second impurity region is formed inside the first impurity region at a dose of cm 2 . The doping is performed by passing the exposed tantalum nitride 620a to 623a, and adding an impurity element to the semiconductor film therebelow. Thus, the second impurity regions 625 to 625 overlapping the tantalum nitrides 620a to 623a
628 are formed. This impurity region is made of tantalum nitride 6
The peak concentration varies in the range of 1 × 10 17 to 1 × 10 19 / cm 3 depending on the film thickness of 20a to 623a. The depth distribution of the n-type impurity in this region is not uniform but is formed with a certain distribution.

【0080】次に、図11(B)に示すように、光露光
工程により第2形状電極621を覆うレジストマスク6
29を形成し、露出している第2形状電極の窒化タンタ
ル膜を選択的にエッチングする。エッチングガスにはC
2とSF6の混合ガスを用いて行う。こうしてタングス
テンと窒化タンタルの端部が一致する第3形状電極63
0〜632を形成する。また、同時にデータ線も加工し
て、同様に第3形状の配線633を形成しても良い。
Next, as shown in FIG. 11B, a resist mask 6 covering the second shape electrode 621 by a light exposure process.
29 are formed, and the exposed tantalum nitride film of the second shape electrode is selectively etched. The etching gas is C
This is performed using a mixed gas of l 2 and SF 6 . Thus, the third shape electrode 63 in which the ends of tungsten and tantalum nitride match.
0 to 632 are formed. Also, the data line may be processed at the same time to form the third shape wiring 633 in the same manner.

【0081】そして図11(C)に示すようにレジスト
によるマスク634、635を形成し、半導体膜60
3、606にp型不純物(アクセプタ)をドーピングす
る。典型的にはボロン(B)を用いる。第1のp型半導
体領域636、637の不純物濃度は2×1020〜2×
1021/cm3となるようにし、含有するリン濃度の
1.5〜3倍のボロンを添加して導電型をp型にする。
Then, resist masks 634 and 635 are formed as shown in FIG.
3, 606 is doped with a p-type impurity (acceptor). Typically, boron (B) is used. The impurity concentration of the first p-type semiconductor regions 636 and 637 is 2 × 10 20 to 2 ×.
The conductivity is adjusted to 10 21 / cm 3, and boron is added in an amount of 1.5 to 3 times the contained phosphorus concentration to make the conductivity type p-type.

【0082】以上までの工程でそれぞれの半導体膜に不
純物領域が形成される。第2形状電極621及び第3形
状電極630〜632はゲート電極として機能する。ま
た、第3形状の配線633はデータ線を形成する。ゲー
ト電極632は付加容量を形成する一方の電極となり、
半導体膜606と重なる部分で容量を形成する。
Through the above steps, an impurity region is formed in each semiconductor film. The second shape electrode 621 and the third shape electrodes 630 to 632 function as gate electrodes. Further, the third shape wiring 633 forms a data line. The gate electrode 632 serves as one electrode forming an additional capacitance,
A capacitor is formed in a portion overlapping with the semiconductor film 606.

【0083】その後、図12(A)に示すように、酸化
窒化シリコン膜から成る保護絶縁膜638をプラズマC
VD法で50nmの厚さに形成する。そして、添加した
不純物を活性化する熱処理を行う。この熱処理は実施例
1または実施例2で説明する熱処理装置を用い、パルス
状の輻射を複数回照射して活性化を行う。輻射は基板側
から照射するので、ゲート電極と重畳する第1n型半導
体領域が形成されていても、その領域を含め確実にp型
及びn型の不純物元素を活性化させることができる。
Thereafter, as shown in FIG. 12A, a protective insulating film 638 made of a silicon oxynitride film is
It is formed to a thickness of 50 nm by the VD method. Then, heat treatment for activating the added impurities is performed. This heat treatment is performed by irradiating pulsed radiation a plurality of times using the heat treatment apparatus described in the first or second embodiment. Since the radiation is applied from the substrate side, even if the first n-type semiconductor region overlapping with the gate electrode is formed, the p-type and n-type impurity elements including the region can be reliably activated.

【0084】水素化処理はTFTの特性を向上させるた
めに必要な処理であり、水素雰囲気中で加熱処理をする
方法やプラズマ処理をする方法で行うことができる。そ
の他にも、図12(B)で示すように、窒化シリコン膜
640を50〜100nmの厚さに形成し、350〜5
00℃の加熱処理を行うことで窒化シリコン膜640中
の水素が放出され、半導体膜に拡散させることで水素化
し、欠陥を補償することができる。
The hydrogenation process is a process necessary for improving the characteristics of the TFT, and can be performed by a heat treatment method or a plasma treatment method in a hydrogen atmosphere. In addition, as shown in FIG. 12B, a silicon nitride film 640 is formed to a thickness of 50 to 100 nm,
By performing the heat treatment at 00 ° C., hydrogen in the silicon nitride film 640 is released, and hydrogen is diffused into the semiconductor film to compensate for defects.

【0085】層間絶縁膜641は、ポリイミドまたはア
クリルなどの有機絶縁物材料で形成し表面を平坦化す
る。勿論、プラズマCVD法でTEOSを用いて形成さ
れる酸化シリコンを適用しても良いが、平坦性を高める
観点からは前記有機物材料を用いることが望ましい。
The interlayer insulating film 641 is formed of an organic insulating material such as polyimide or acrylic, and has a flat surface. Of course, silicon oxide formed using TEOS by a plasma CVD method may be used, but it is preferable to use the organic material from the viewpoint of improving flatness.

【0086】次いで、層間絶縁膜641の表面から各半
導体膜の第2n型半導体領域または第1p型半導体領域
に達するコンタクトホールを形成し、Al、Ti、Ta
などを用いて配線を形成する。図12(B)において6
42、645はソース線とし、643、644はドレイ
ン配線とする。647は画素電極であり、646はデー
タ線633と半導体膜605の第2n型半導体領域66
7とを接続する接続電極である。また、648はゲート
線であり、図中には示されていないが、ゲート電極とし
て機能する第3形状電極631と接続している。
Next, a contact hole is formed from the surface of the interlayer insulating film 641 to reach the second n-type semiconductor region or the first p-type semiconductor region of each semiconductor film, and Al, Ti, Ta
A wiring is formed by using the method described above. In FIG. 12B, 6
42 and 645 are source lines, and 643 and 644 are drain lines. 647 is a pixel electrode, and 646 is a data line 633 and the second n-type semiconductor region 66 of the semiconductor film 605.
7 is a connection electrode for connection with the connection electrode 7. Reference numeral 648 denotes a gate line, which is not shown in the figure but is connected to the third shape electrode 631 functioning as a gate electrode.

【0087】こうして同一基板上に駆動回路650と画
素部651を形成するTFTが形成される。駆動回路6
50にはpチャネル型TFT652とnチャネル型TF
T653の2つを示しているが、これらのTFTを用い
てシフトレジスタ、レベルシフタ、ラッチ、バッファ回
路など様々な機能回路を形成することができる。また、
図12(B)で示すB−B'間の断面構造は、図13で
示す画素構造において示すB−B'線に対応している。
In this way, a TFT for forming the driver circuit 650 and the pixel portion 651 is formed on the same substrate. Drive circuit 6
50 is a p-channel TFT 652 and an n-channel TF
Although T653 is illustrated, various functional circuits such as a shift register, a level shifter, a latch, and a buffer circuit can be formed using these TFTs. Also,
The cross-sectional structure between BB ′ shown in FIG. 12B corresponds to the line BB ′ shown in the pixel structure shown in FIG.

【0088】駆動回路650のpチャネル型TFT65
2にはチャネル形成領域660、ソース領域またはドレ
イン領域として機能する第1のp型半導体領域661を
有している。nチャネル型TFT653はチャネル形成
領域662、ゲート電極621と重なる第1のn型半導
体領域663、ソース領域またはドレイン領域として機
能する第2のn型半導体領域664を有している。
The p-channel TFT 65 of the driving circuit 650
2 includes a channel formation region 660 and a first p-type semiconductor region 661 functioning as a source region or a drain region. The n-channel TFT 653 includes a channel formation region 662, a first n-type semiconductor region 663 overlapping with the gate electrode 621, and a second n-type semiconductor region 664 functioning as a source or drain region.

【0089】また、画素部651のnチャネル型TFT
654は、チャネル形成領域665、ゲート電極640
の外側に第1のn型半導体領域666、ソースまたはド
レイン領域として機能する第2n型半導体領域667〜
669が形成されている。また、補助容量655は半導
体膜606と第2絶縁膜607とゲート電極632とで
形成される。半導体膜606には上記工程により第1の
p型半導体領域671が形成されている。
The n-channel TFT of the pixel portion 651
Reference numeral 654 denotes a channel formation region 665 and a gate electrode 640
Outside the first n-type semiconductor region 666, the second n-type semiconductor region 667 to function as a source or drain region.
669 are formed. Further, the storage capacitor 655 is formed by the semiconductor film 606, the second insulating film 607, and the gate electrode 632. The first p-type semiconductor region 671 is formed in the semiconductor film 606 by the above steps.

【0090】nチャネル型TFTに形成される第1のn
型半導体領域はLDD(Lightly Doped Drain)領域で
ある。nチャネル型TFT653のようにゲート電極と
重畳させて形成することにより、ドレイン端に形成され
る高電界領域が緩和され、ホットキャリア効果による劣
化を抑止することができる。一方、nチャネル型TFT
654のようにゲート電極の外側にLDD領域を設ける
ことによりオフ電流を低下させることができる。
The first n formed in the n-channel TFT
The type semiconductor region is an LDD (Lightly Doped Drain) region. When the gate electrode is formed so as to overlap with the gate electrode as in the n-channel TFT 653, a high electric field region formed at a drain end is relaxed, and deterioration due to a hot carrier effect can be suppressed. On the other hand, n-channel type TFT
By providing an LDD region outside the gate electrode as in 654, the off-state current can be reduced.

【0091】pチャネル型TFT652はシングルドレ
イン構造で形成されるが、第3のエッチング処理の時間
を調節することにより、ゲート電極の端部を後退させ、
チャネル形成領域と不純物領域との間にオフセット領域
を形成することもできる。このような構成はnチャネル
型TFT654においても可能であり、オフ電流を低減
する目的において非常に有効である。
The p-channel type TFT 652 is formed in a single drain structure. By adjusting the time of the third etching process, the end of the gate electrode is retreated,
An offset region can be formed between the channel formation region and the impurity region. Such a structure is possible also in the n-channel TFT 654, and is very effective for the purpose of reducing off-state current.

【0092】以上のようにして、同一基板上に画素部と
駆動回路をTFTで形成した素子基板を形成することが
できる。本実施例で示す素子基板の作製工程は5枚のフ
ォトマスクでLDD領域の構成の異なるTFTを同一基
板上に形成することを可能としている。
As described above, an element substrate in which a pixel portion and a driver circuit are formed by TFTs on the same substrate can be formed. In the manufacturing process of the element substrate described in this embodiment, it is possible to form TFTs having different LDD regions on the same substrate using five photomasks.

【0093】実施例3と同様に、このようなTFTの製
造工程において本発明の熱処理装置は活性化を行うため
に用いることができる。また本発明の熱処理方法は、基
板にダメージを与えることなく活性化を短時間で行うこ
とができる。
As in the third embodiment, in the manufacturing process of such a TFT, the heat treatment apparatus of the present invention can be used for activation. In addition, the heat treatment method of the present invention can perform activation in a short time without damaging the substrate.

【0094】[実施例5]本実施例は実施例3または実施
例4に適用できる半導体膜の作製方法の他の一例を図8
を用いて説明する。図8で説明する半導体膜の作製方法
は、非晶質シリコン膜の全面に金属元素を添加して結晶
化させる方法である。適用される金属元素はFe、C
o、Ni、Ru、Rh、Pd、Os、Ir、Pt、C
u、Auから選ばれた一種または複数種であり、代表的
にはNiを適用する。これらの元素は、結晶化のための
熱処理温度の低温下を可能とし、また、熱処理時間の短
縮をも可能とすることが見出されている。
[Embodiment 5] In this embodiment, another example of a method of manufacturing a semiconductor film applicable to Embodiment 3 or Embodiment 4 is shown in FIG.
This will be described with reference to FIG. The method for manufacturing a semiconductor film described with reference to FIGS. 8A and 8B is a method in which a metal element is added to the entire surface of an amorphous silicon film and crystallized. The applied metal elements are Fe, C
o, Ni, Ru, Rh, Pd, Os, Ir, Pt, C
One or a plurality of types selected from u and Au. Ni is typically applied. It has been found that these elements make it possible to lower the heat treatment temperature for crystallization and also to shorten the heat treatment time.

【0095】まず、図8(A)において、基板551は
コーニング社の#1773ガラス基板に代表されるガラ
ス基板を用いる。基板551の表面には、第1絶縁膜5
52としてプラズマCVD法でSiH4とN2Oを用い酸
化窒化シリコン膜を100nmの厚さに形成する。第1
絶縁膜552はガラス基板に含まれるアルカリ金属がこ
の上層に形成する半導体膜中に拡散しないために設け
る。
First, in FIG. 8A, a glass substrate represented by Corning # 1773 glass substrate is used as the substrate 551. On the surface of the substrate 551, the first insulating film 5
As 52, a silicon oxynitride film is formed to a thickness of 100 nm using SiH 4 and N 2 O by a plasma CVD method. First
The insulating film 552 is provided so that alkali metal contained in the glass substrate does not diffuse into a semiconductor film formed thereover.

【0096】非晶質シリコン膜553はプラズマCVD
法により作製する。SiH4を反応室に導入し、間欠放
電またはパルス放電により分解して基板551に堆積さ
せる。その成膜条件の一例は、27MHzの高周波電力
を変調し、繰り返し周波数5kHz、デューティー比2
0%の間欠放電により54nmの厚さに堆積する。勿
論、13.56MHzの連続放電を用いても良い。非晶
質シリコン膜553の酸素、窒素、炭素などの不純物を
極力低減するためには、SiH4は純度99.9999
%以上のものを用いる。また、プラズマCVD装置の仕
様としては、反応室の容積13リットルの反応室に対し、一
段目に排気速度300リットル/秒の複合分子ポンプ、二段
目に排気速度40m3/hrのドライポンプを設け、排
気系側から有機物の蒸気が逆拡散してくるのを防ぐと共
に、反応室の到達真空度を高め、非晶質半導体膜の形成
時に不純物元素が膜中に取り込まれることを極力防いで
いる。
The amorphous silicon film 553 is formed by plasma CVD.
It is produced by a method. SiH 4 is introduced into the reaction chamber, decomposed by intermittent discharge or pulse discharge, and deposited on the substrate 551. An example of the film forming conditions is that a high frequency power of 27 MHz is modulated, a repetition frequency is 5 kHz, and a duty ratio is 2
It is deposited to a thickness of 54 nm by 0% intermittent discharge. Of course, 13.56 MHz continuous discharge may be used. In order to minimize impurities such as oxygen, nitrogen and carbon in the amorphous silicon film 553, SiH 4 has a purity of 99.9999.
% Or more is used. The specifications of the plasma CVD apparatus are as follows. For a reaction chamber having a volume of 13 liters in the reaction chamber, a composite molecular pump having an exhaust speed of 300 liter / second is provided in the first stage, and a dry pump having an exhaust speed of 40 m 3 / hr is provided in the second stage. To prevent the vapor of organic substances from back-diffusing from the exhaust system side, increase the ultimate vacuum of the reaction chamber, and minimize the incorporation of impurity elements into the amorphous semiconductor film during formation. I have.

【0097】そして、重量換算で10ppmのニッケル
を含む酢酸ニッケル塩溶液をスピナーで塗布してニッケ
ル含有層554を形成する。この場合、当該溶液の馴染
みをよくするために、非晶質半シリコン膜553の表面
処理として、オゾン含有水溶液で極薄い酸化膜を形成
し、その酸化膜をフッ酸と過酸化水素水の混合液でエッ
チングして清浄な表面を形成した後、再度オゾン含有水
溶液で処理して極薄い酸化膜を形成しておく。シリコン
の表面は本来疎水性なので、このように酸化膜を形成し
ておくことにより酢酸ニッケル塩溶液を均一に塗布する
ことができる。
Then, a nickel acetate solution containing 10 ppm by weight of nickel is applied by a spinner to form a nickel-containing layer 554. In this case, in order to improve the familiarity of the solution, as a surface treatment of the amorphous semi-silicon film 553, an extremely thin oxide film is formed with an aqueous solution containing ozone, and the oxide film is mixed with hydrofluoric acid and hydrogen peroxide. After a clean surface is formed by etching with a liquid, it is again treated with an ozone-containing aqueous solution to form an extremely thin oxide film. Since the surface of silicon is inherently hydrophobic, a nickel acetate solution can be uniformly applied by forming an oxide film in this manner.

【0098】次に、500℃にて1時間の加熱処理を行
い、非晶質シリコン膜中の水素を放出させる。そして、
580℃にて4時間に加熱処理を行い結晶化を行う。こ
うして、図8(B)に示す結晶シリコン膜555が形成
される。
Next, a heat treatment is performed at 500 ° C. for 1 hour to release hydrogen in the amorphous silicon film. And
Heat treatment is performed at 580 ° C. for 4 hours for crystallization. Thus, a crystalline silicon film 555 shown in FIG. 8B is formed.

【0099】さらに結晶化率(膜の全体積における結晶
成分の割合)を高め、結晶粒内に残される欠陥を補修す
るために、結晶シリコン膜555に対してレーザー光5
56を照射するレーザーアニールを行う。レーザーは波
長308nmにて30Hzで発振するエキシマレーザー
光を用いる。当該レーザー光は光学系にて100〜30
0mJ/cm2に集光し、90〜95%のオーバーラッ
プ率をもって半導体膜を溶融させることなくレーザー処
理を行う。結晶シリコン膜557を得ることができる。
Further, in order to increase the crystallization ratio (the ratio of the crystal component in the total volume of the film) and repair defects remaining in the crystal grains, laser light 5 is applied to the crystalline silicon film 555.
Laser annealing for irradiating 56 is performed. As the laser, an excimer laser beam oscillating at 30 Hz at a wavelength of 308 nm is used. The laser light is 100 to 30 in the optical system.
Focusing is performed at 0 mJ / cm 2, and laser treatment is performed with an overlap ratio of 90 to 95% without melting the semiconductor film. A crystalline silicon film 557 can be obtained.

【0100】結晶シリコン膜557を島状に分割して半
導体膜558が形成される。このような半導体膜はその
まま実施例3及び実施例4に適用することができる。
Semiconductor film 558 is formed by dividing crystalline silicon film 557 into island shapes. Such a semiconductor film can be directly applied to the third and fourth embodiments.

【0101】[実施例6]本実施例は実施例5において得
られた半導体膜に残留する金属元素をゲッタリングする
方法の一例を図9を用いて説明する。ここで説明するゲ
ッタリングは、TFTのチャネル形成領域から当該金属
元素ゲッタリングする方法を前提としている。図9で
は、基板561上に第1絶縁膜562、半導体膜56
3、第2絶縁膜567、第1導電膜568、第2導電膜
569が形成された状態を示している。半導体膜563
は実施例5の方法で作製される半導体膜が適用され、n
型半導体領域565には1×1020〜1×1021/cm
3のリンが添加されている。
[Embodiment 6] In this embodiment, an example of a method for gettering a metal element remaining in a semiconductor film obtained in Embodiment 5 will be described with reference to FIG. The gettering described here is based on the method of gettering the metal element from the channel formation region of the TFT. In FIG. 9, a first insulating film 562 and a semiconductor film 56 are formed on a substrate 561.
3, the state where the second insulating film 567, the first conductive film 568, and the second conductive film 569 are formed is shown. Semiconductor film 563
Applies a semiconductor film produced by the method of Embodiment 5;
1 × 10 20 to 1 × 10 21 / cm
3 phosphorus has been added.

【0102】半導体膜563は、n型半導体領域565
がTFTにおけるソースまたはドレイン領域、564が
チャネル形成領域と見なすことができる。ここで、チャ
ネル形成領域には結晶化のために添加した金属元素が1
×1017〜1×1019/cm 3程度の濃度で残存する。
本発明の熱処理方法は、この金属元素をn型半導体領域
565に偏析させる、いわゆるゲッタリングを可能とし
ている。
The semiconductor film 563 is an n-type semiconductor region 565
Is the source or drain region in the TFT, and 564 is
It can be regarded as a channel formation region. Where cha
The metal element added for crystallization is 1
× 1017~ 1 × 1019/ Cm ThreeIt remains at about the concentration.
According to the heat treatment method of the present invention, this metal element is
565 segregation, so-called gettering
ing.

【0103】この熱処理の方法は実施例1に従い、基板
側からパルス状の輻射570を照射する。パルス状の輻
射は図3のグラフにおいて示す曲線Aのパルス状の輻射
が適している。すなわち、100〜200℃/秒の速度
で1100℃まで加熱し、4秒間その温度を保持する。
冷却速度は50〜150℃/秒として300〜400℃
まで冷却する。このような輻射を1回照射するだけでも
ゲッタリングの効果を確認することができる。さらに好
ましくは、2〜10回のパルス状の輻射を照射すると良
い。こうして、結晶化の工程で使用した金属元素の濃度
を1×1017/cm3未満にまで低減させることができ
る。
This heat treatment method is the same as that of the first embodiment, and pulsed radiation 570 is applied from the substrate side. As the pulsed radiation, the pulsed radiation of the curve A shown in the graph of FIG. 3 is suitable. That is, it is heated to 1100 ° C. at a rate of 100 to 200 ° C./sec, and kept at that temperature for 4 seconds.
Cooling rate is 300-400 ° C with 50-150 ° C / sec.
Cool down to The effect of gettering can be confirmed only by irradiating such radiation once. More preferably, pulsed radiation is irradiated 2 to 10 times. Thus, the concentration of the metal element used in the crystallization step can be reduced to less than 1 × 10 17 / cm 3 .

【0104】このようなゲッタリング方法は、実施例3
〜4と自由に組み合わせて行うことができる。例えば、
実施例4において、活性化のための熱処理に本実施例で
説明するゲッタリングを組み合わせることができる。
Such a gettering method is described in the third embodiment.
4 can be freely combined. For example,
In the fourth embodiment, the heat treatment for activation can be combined with gettering described in this embodiment.

【0105】[実施例7]本実施例では実施例4により得
られる駆動回路と画素部が形成された基板(素子基板と
呼ぶ)から、アクティブマトリクス駆動の液晶表示装置
を作製する工程を説明する。図14は素子基板700と
対向基板701とをシール材で貼り合わせた状態を示し
ている。素子基板700上には柱状のスペーサ704を
形成する。柱状のスペーサ704、705は画素電極上
に形成されるコンタクト部の窪みに合わせて形成すると
良い。柱状スペーサ704は用いる液晶材料にも依存す
るが3〜10μmの高さで形成する。コンタクト部で
は、コンタクトホールに対応した凹部が形成されるの
で、この部分に合わせてスペーサを形成することにより
液晶の配向の乱れを防ぐことができる。その後、配向膜
706を形成しラビング処理を行う。対向基板701に
は透明導電膜702、配向膜703を形成する。その
後、素子基板700と対向基板701とをシール材70
7により貼り合わせ液晶を注入し、液晶層708を形成
する。以上のようにして作製されるアクティブマトリク
ス駆動の液晶表示装置を完成させることができる。
[Embodiment 7] In this embodiment, a process of manufacturing a liquid crystal display device driven by an active matrix from a substrate (referred to as an element substrate) on which a driving circuit and a pixel portion obtained in Embodiment 4 are formed will be described. . FIG. 14 shows a state in which the element substrate 700 and the counter substrate 701 are attached with a sealant. A columnar spacer 704 is formed on the element substrate 700. The columnar spacers 704 and 705 are preferably formed in accordance with the depressions of the contact portions formed on the pixel electrodes. The columnar spacer 704 is formed at a height of 3 to 10 μm, depending on the liquid crystal material used. In the contact portion, a concave portion corresponding to the contact hole is formed. By forming a spacer in accordance with this portion, it is possible to prevent the alignment of the liquid crystal from being disordered. After that, an alignment film 706 is formed and a rubbing process is performed. A transparent conductive film 702 and an alignment film 703 are formed over a counter substrate 701. After that, the element substrate 700 and the counter substrate 701 are
7 to inject a liquid crystal to be bonded to form a liquid crystal layer 708. An active matrix driven liquid crystal display device manufactured as described above can be completed.

【0106】[実施例8]本実施例では実施例4により得
られるTFTから、アクティブマトリクス駆動の発光装
置を作製する工程を図15を用いて説明する。
[Embodiment 8] In this embodiment, a process of manufacturing a light emitting device driven by an active matrix from the TFT obtained in Embodiment 4 will be described with reference to FIGS.

【0107】基板1601はガラス基板を用いる。この
ガラス基板1601上には駆動回路部1650にnチャ
ネル型TFT1652とpチャネル型TFT1653が
形成され、画素部1651にスイッチング用TFT16
54、電流制御用TFT1655が形成されている。こ
れらのTFTは、半導体層1603〜1606、ゲート
絶縁膜とする第2絶縁膜1607、ゲート電極1608
〜1611などを用いて形成されている。
As the substrate 1601, a glass substrate is used. On the glass substrate 1601, an n-channel TFT 1652 and a p-channel TFT 1653 are formed in a driving circuit portion 1650, and a switching TFT 1616 is formed in a pixel portion 1651.
54, a current control TFT 1655 is formed. These TFTs include semiconductor layers 1603 to 1606, a second insulating film 1607 serving as a gate insulating film, and a gate electrode 1608.
To 1611 or the like.

【0108】基板1601上に形成する第1絶縁膜16
02は酸化窒化シリコン(SiOxyで表される)、窒
化シリコン膜などを50〜200nmの厚さに形成して
設ける。層間絶縁膜は窒化シリコン、酸化窒化シリコン
などで形成される無機絶縁膜1618と、アクリルまた
はポリイミドなどで形成される有機絶縁膜1619とか
ら成っている。
First insulating film 16 formed on substrate 1601
Numeral 02 is formed by forming a silicon oxynitride (expressed by SiO x N y ), a silicon nitride film or the like to a thickness of 50 to 200 nm. The interlayer insulating film includes an inorganic insulating film 1618 formed of silicon nitride, silicon oxynitride, or the like, and an organic insulating film 1619 formed of acrylic or polyimide.

【0109】駆動回路部1650の回路構成は、ゲート
信号側駆動回路とデータ信号側駆動回路とで異なるがこ
こでは省略する。nチャネル型TFT1652及びpチ
ャネル型TFT1653には配線1612、1613が
接続され、これらのTFTを用いて、シフトレジスタや
ラッチ回路、バッファ回路などが形成される。
The circuit configuration of the drive circuit portion 1650 differs between the gate signal side drive circuit and the data signal side drive circuit, but is omitted here. Wirings 1612 and 1613 are connected to the n-channel TFT 1652 and the p-channel TFT 1653, and a shift register, a latch circuit, a buffer circuit, and the like are formed using these TFTs.

【0110】画素部1651では、データ配線1614
がスイッチング用TFT1654のソース側に接続し、
ドレイン側の配線1615は電流制御用TFT1655
のゲート電極1611と接続している。また、電流制御
用TFT1655のソース側は電源供給配線1617と
接続し、ドレイン側の電極1616がEL素子の陽極と
接続するように配線されている。
In the pixel portion 1651, the data wiring 1614
Is connected to the source side of the switching TFT 1654,
The drain side wiring 1615 is a current controlling TFT 1655
To the gate electrode 1611. The source side of the current controlling TFT 1655 is connected to the power supply wiring 1617, and the drain side electrode 1616 is connected to the anode of the EL element.

【0111】陽極、陰極及びその間にエレクトロルミネ
センス(Electro Luminescence)が得られる有機化合物
を含む層(以下、EL層と総称する)を有するEL素子
は画素部のTFT上に形成される。尚、有機化合物にお
けるミネセンスには一重項励起状態から基底状態に戻る
際の発光(蛍光)と三重項励起状態から基底状態に戻る
際の発光(りん光)とがあり、その両者を含むものとす
る。
An EL element having an anode, a cathode, and a layer containing an organic compound capable of obtaining electroluminescence (hereinafter referred to as an EL layer) therebetween is formed on a TFT in a pixel portion. The luminescence of the organic compound includes light emission (fluorescence) when returning from the singlet excited state to the ground state and light emission (phosphorescence) when returning from the triplet excited state to the ground state, and includes both.

【0112】EL素子は、配線を覆うようにアクリルや
ポリイミドなどの有機樹脂、好適には感光性の有機樹脂
を用いてバンク1620、1621を形成した後に設け
る。本実施例では、EL素子1656は、ITO(酸化
インジウム・スズ)で形成される陽極1622、EL層
1623、MgAgやLiFなどのアルカリ金属または
アルカリ土類金属などの材料を用いて形成される陰極1
624とから成っている。バンク1620、1621
は、陽極1622の端部を覆うように形成され、この部
分で陰極と陽極とがショートすることを防ぐために設け
る。
The EL element is provided after the banks 1620 and 1621 are formed using an organic resin such as acrylic or polyimide, preferably a photosensitive organic resin so as to cover the wiring. In this embodiment, the EL element 1656 includes an anode 1622 formed of ITO (indium tin oxide), an EL layer 1623, and a cathode formed of a material such as an alkali metal or an alkaline earth metal such as MgAg or LiF. 1
624. Banks 1620, 1621
Is formed so as to cover the end of the anode 1622, and is provided to prevent a short circuit between the cathode and the anode at this portion.

【0113】EL層1623の上にはEL素子の陰極1
624が設けられる。陰極1624としては、仕事関数
の小さいマグネシウム(Mg)、リチウム(Li)若し
くはカルシウム(Ca)を含む材料を用いる。好ましく
はMgAg(MgとAgをMg:Ag=10:1で混合
した材料)でなる電極を用いれば良い。他にもMgAg
Al電極、LiAl電極、また、LiFAl電極が挙げ
られる。
The cathode 1 of the EL element is provided on the EL layer 1623.
624 are provided. As the cathode 1624, a material containing magnesium (Mg), lithium (Li), or calcium (Ca) having a small work function is used. Preferably, an electrode made of MgAg (a material in which Mg and Ag are mixed at a ratio of Mg: Ag = 10: 1) may be used. In addition, MgAg
An Al electrode, a LiAl electrode, and a LiFAl electrode are mentioned.

【0114】EL層1623と陰極1624とでなる積
層体は、各画素で個別に形成する必要があるが、EL層
1623は水分に極めて弱いため、通常のフォトリソグ
ラフィ技術を用いることができない。また、アルカリ金
属を用いて作製される陰極1624は容易に酸化されて
しまう。従って、メタルマスク等の物理的なマスク材を
用い、真空蒸着法、スパッタ法、プラズマCVD法等の
気相法で選択的に形成することが好ましい。また、陰極
1624上に外部の水分等から保護するための保護電極
を積層しても良い。保護電極としては、アルミニウム
(Al)、銅(Cu)若しくは銀(Ag)を含む低抵抗
な材料を用いることが好ましい。
The laminate composed of the EL layer 1623 and the cathode 1624 needs to be formed individually for each pixel. However, the EL layer 1623 is extremely weak against moisture, so that ordinary photolithography cannot be used. In addition, the cathode 1624 manufactured using an alkali metal is easily oxidized. Therefore, it is preferable to selectively form the film by a vapor phase method such as a vacuum evaporation method, a sputtering method, and a plasma CVD method using a physical mask material such as a metal mask. Further, a protective electrode for protecting from external moisture and the like may be stacked on the cathode 1624. As the protective electrode, a low-resistance material including aluminum (Al), copper (Cu), or silver (Ag) is preferably used.

【0115】少ない消費電力で高い輝度を得るために
は、EL層を形成する材料に三重項励起子(トリプレッ
ト)により発光する有機化合物(以下、トリプレット化
合物という)を用いる。尚、シングレット化合物とは一
重項励起のみを経由して発光する化合物を指し、トリプ
レット化合物とは三重項励起を経由して発光する化合物
を指す。
In order to obtain high luminance with low power consumption, an organic compound which emits light by triplet excitons (triplet) (hereinafter, referred to as triplet compound) is used as a material for forming the EL layer. Note that a singlet compound refers to a compound that emits light only via singlet excitation, and a triplet compound refers to a compound that emits light via triplet excitation.

【0116】トリプレット化合物は、としては以下の論
文に記載の有機化合物が代表的な材料として挙げられ
る。(1)T.Tsutsui, C.Adachi, S.Saito, Photochemi
cal Processes in Organized Molecular Systems, ed.
K.Honda, (Elsevier Sci.Pub.,Tokyo,1991) p.437.
(2)M.A.Baldo, D.F.O'Brien, Y.You, A.Shoustikov,
S.Sibley, M.E.Thompson, S.R.Forrest, Nature 395
(1998) p.151.この論文には次の式で示される有機化合
物が開示されている。(3)M.A.Baldo, S.Lamansky,
P.E.Burrrows, M.E.Thompson, S.R.Forrest, Appl.Phy
s.Lett.,75 (1999) p.4.(4)T.Tsutsui, M.-J.Yang,
M.Yahiro, K.Nakamura, T.Watanabe, T.tsuji, Y.Fukud
a, T.Wakimoto, S.Mayaguchi, Jpn.Appl.Phys., 38 (12
B) (1999) L1502.
As the triplet compound, organic compounds described in the following articles can be mentioned as typical materials. (1) T.Tsutsui, C.Adachi, S.Saito, Photochemi
cal Processes in Organized Molecular Systems, ed.
K. Honda, (Elsevier Sci. Pub., Tokyo, 1991) p. 437.
(2) MABaldo, DFO'Brien, Y. You, A. Shoustikov,
S. Sibley, METhompson, SRForrest, Nature 395
(1998) p. 151. This article discloses an organic compound represented by the following formula. (3) MABaldo, S. Lamansky,
PEBurrrows, METhompson, SRForrest, Appl.Phy
s. Lett., 75 (1999) p. 4. (4) T. Tsutsui, M.-J. Yang,
M.Yahiro, K.Nakamura, T.Watanabe, T.tsuji, Y.Fukud
a, T. Wakimoto, S. Mayaguchi, Jpn.Appl.Phys., 38 (12
B) (1999) L1502.

【0117】上記トリプレット化合物は、シングレット
化合物よりも発光効率が高く、同じ発光輝度を得るにも
動作電圧(EL素子を発光させるに要する電圧)を低く
することが可能である。
The triplet compound has higher luminous efficiency than the singlet compound, and the operating voltage (the voltage required for the EL element to emit light) can be lowered to obtain the same emission luminance.

【0118】図15ではスイッチング用TFT1654
をマルチゲート構造とし、電流制御用TFT1655に
はゲート電極とオーバーラップするLDDを設けてい
る。多結晶シリコンを用いたTFTは、高い動作速度を
示すが故にホットキャリア注入などの劣化も起こりやす
い。そのため、図15のように、画素内において機能に
応じて構造の異なるTFT(オフ電流の十分に低いスイ
ッチング用TFTと、ホットキャリア注入に強い電流制
御用TFT)を形成することは、高い信頼性を有し、且
つ、良好な画像表示が可能な(動作性能の高い)表示装
置を作製する上で非常に有効である。以上のようにして
作製されるアクティブマトリクス駆動の発光装置を完成
させることができる。
FIG. 15 shows a switching TFT 1654.
Has a multi-gate structure, and the current controlling TFT 1655 is provided with an LDD overlapping the gate electrode. Since a TFT using polycrystalline silicon exhibits a high operation speed, deterioration such as hot carrier injection is likely to occur. Therefore, as shown in FIG. 15, it is highly reliable to form a TFT having a different structure (a switching TFT having sufficiently low off-state current and a current controlling TFT which is resistant to hot carrier injection) in a pixel depending on its function. This is very effective in manufacturing a display device having high image quality and high performance (high performance). An active matrix driven light-emitting device manufactured as described above can be completed.

【0119】[実施例9]結晶半導体膜にリンをイオンド
ープ法により添加し、その後の活性化を本発明の熱処理
方法を用いて行った試料の顕微鏡写真を図17(A)〜
(C)に示す。試料は図4と同様な構造を有しており、
ガラス基板上に100nmの窒化酸化シリコン膜、50
nmの半導体膜、80nm窒化酸化シリコン膜が積層さ
れ、その上にパターン形成された30nmの窒化タンタ
ル膜と300nmのタングステン膜が形成されている。
Example 9 FIGS. 17 (A) to 17 (A) show micrographs of samples obtained by adding phosphorus to a crystalline semiconductor film by an ion doping method and thereafter performing activation by the heat treatment method of the present invention.
It is shown in (C). The sample has the same structure as in FIG.
100 nm silicon nitride oxide film on a glass substrate, 50
A semiconductor film having a thickness of 30 nm and a silicon nitride oxide film having a thickness of 80 nm are laminated, and a 30 nm tantalum nitride film and a 300 nm tungsten film which are patterned are formed thereon.

【0120】周知の如く、イオンドープ法により不純物
元素が注入された領域は、イオンの衝撃により非晶質化
する。その後必要となる熱処理は、非晶質化した領域を
再度結晶化させることを目的とし、同時に不純物元素を
活性化させるものである。
As is well known, the region into which the impurity element has been implanted by the ion doping method becomes amorphous due to ion bombardment. The heat treatment required thereafter aims at recrystallizing the amorphous region and simultaneously activating the impurity element.

【0121】照射するパルス状の輻射は図3のグラフ曲
線A(保持時間4秒)と曲線B(保持時間0.75秒)
と同等な輻射をそれぞれ照射した。図17(A)は曲線
Bのパルス状の輻射を1回照射した試料であり、半導体
膜が露出した領域においてまだら模様が観察され、十分
に結晶化が進んでいないことが確認される。この場合、
経験則より色の濃い部分は非晶質であり、薄い領域が結
晶であると判断している。図17(B)は同様のパルス
状の輻射を4回繰り返して照射した試料に写真であり、
同様にまだら模様が観測されているもののその数は減っ
ているものと確認できる。図17(C)は曲線Aのパル
ス状の輻射を1回照射した試料であり、殆どが結晶化し
ているものと判断できる。
The pulsed radiation to be irradiated is represented by a curve A (holding time 4 seconds) and a curve B (holding time 0.75 seconds) in FIG.
The same radiation was applied to each. FIG. 17A shows a sample in which the pulsed radiation of the curve B is irradiated once, and a mottled pattern is observed in a region where the semiconductor film is exposed, confirming that crystallization has not sufficiently progressed. in this case,
Based on empirical rules, it is determined that a dark portion is amorphous and a thin region is crystalline. FIG. 17 (B) is a photograph of a sample irradiated with the same pulsed radiation repeated four times,
Similarly, it can be confirmed that although the mottled pattern is observed, the number is reduced. FIG. 17C shows a sample in which the pulsed radiation of the curve A is irradiated once, and it can be determined that most of the sample is crystallized.

【0122】上記結果は、本発明の熱処理方法によっ
て、基板にダメージを与えることなくイオンドープ法に
より添加したリンを活性化できることを示している。そ
して、照射する条件にもよるが、1回の照射よりも複数
回照射した方がより好ましい結果が得られることを示し
ている。
The above results show that the heat treatment method of the present invention can activate phosphorus added by the ion doping method without damaging the substrate. In addition, although depending on the irradiation conditions, it is shown that more preferable results can be obtained by performing irradiation more than once.

【0123】[実施例10]本発明を用いて各種多様の半
導体装置を完成させることができる。本発明が適用され
る半導体装置として携帯情報端末(電子手帳、モバイル
コンピュータ、携帯電話等)、ビデオカメラ、スチルカ
メラ、パーソナルコンピュータ、テレビ受像器、プロジ
ェクター等が挙げられる。それらの一例を図18〜図2
0に示す。
[Embodiment 10] Various semiconductor devices can be completed by using the present invention. Examples of the semiconductor device to which the present invention is applied include a portable information terminal (electronic notebook, mobile computer, mobile phone, and the like), a video camera, a still camera, a personal computer, a television receiver, a projector, and the like. Examples of these are shown in FIGS.
0 is shown.

【0124】図18(A)は携帯電話であり、表示用パ
ネル2701、操作用パネル2702、接続部2703
から成り、表示用パネル2701には液晶表示装置また
はEL表示装置に代表される表示装置2704、音声出
力部2705、アンテナ2709などが設けられてい
る。操作パネル2702には操作キー2706、電源ス
イッチ2707、音声入力部2708などが設けられて
いる。本発明は表示装置2904に適用することがで
き、携帯電話を完成させることができる。
FIG. 18A shows a mobile phone, which includes a display panel 2701, an operation panel 2702, and a connection portion 2703.
The display panel 2701 is provided with a display device 2704 represented by a liquid crystal display device or an EL display device, an audio output unit 2705, an antenna 2709, and the like. An operation panel 2702 is provided with an operation key 2706, a power switch 2707, a voice input unit 2708, and the like. The present invention can be applied to the display device 2904 and can complete a mobile phone.

【0125】図18(B)はビデオカメラであり、本体
9101、液晶表示装置またはEL表示装置に代表され
る表示装置9102、音声入力部9103、操作スイッ
チ9104、バッテリー9105、受像部9106から
成っている。本発明は表示装置9102に適用すること
ができ、ビデオカメラを完成させることができる。
FIG. 18B shows a video camera, which comprises a main body 9101, a display device 9102 typified by a liquid crystal display device or an EL display device, an audio input portion 9103, operation switches 9104, a battery 9105, and an image receiving portion 9106. I have. The present invention can be applied to the display device 9102 and can complete a video camera.

【0126】図18(C)はモバイルコンピュータ或い
は携帯型情報端末であり、本体9201、カメラ部92
02、受像部9203、操作スイッチ9204、液晶表
示装置またはEL表示装置に代表される表示装置920
5で構成されている。本発明は表示装置9205に適用
することができ、携帯型情報端末を完成させることがで
きる。
FIG. 18C shows a mobile computer or a portable information terminal.
02, image receiving unit 9203, operation switch 9204, display device 920 represented by a liquid crystal display device or an EL display device
5. The present invention can be applied to the display device 9205 and can complete a portable information terminal.

【0127】図18(D)はテレビ受像器であり、本体
9401、スピーカ9402、液晶表示装置またはEL
表示装置に代表される表示装置9403、受信装置94
04、増幅装置9405等で構成される。本発明は表示
装置9403に適用することができ、テレビ受像器を完
成させることができる。
FIG. 18D shows a television receiver, which includes a main body 9401, a speaker 9402, a liquid crystal display device, or an EL device.
A display device 9403 typified by a display device, a receiving device 94
04, an amplification device 9405 and the like. The present invention can be applied to the display device 9403 and can complete a television receiver.

【0128】図18(E)は携帯書籍であり、本体95
01、液晶表示装置またはEL表示装置に代表される表
示装置9503、記憶媒体9504、操作スイッチ95
05、アンテナ9506から構成されており、ミニディ
スク(MD)やDVDに記憶されたデータや、アンテナ
で受信したデータを表示するものである。本発明は表示
装置9503に適用することができ、携帯書籍を完成さ
せることができる。
FIG. 18E shows a portable book, and a main body 95.
01, a display device 9503 typified by a liquid crystal display device or an EL display device, a storage medium 9504, an operation switch 95
05, and an antenna 9506 for displaying data stored on a mini-disc (MD) or DVD or data received by the antenna. The present invention can be applied to the display device 9503 and can complete a portable book.

【0129】図19(A)はパーソナルコンピュータで
あり、本体9601、画像入力部9602、液晶表示装
置またはEL表示装置に代表される表示装置9603、
キーボード9604で構成される。本発明は表示装置9
601に適用することができ、パーソナルコンピュータ
を完成させることができる。
FIG. 19A shows a personal computer, which includes a main body 9601, an image input portion 9602, a display device 9603 typified by a liquid crystal display device or an EL display device,
A keyboard 9604 is provided. The present invention relates to a display device 9.
601 can be applied to complete a personal computer.

【0130】図19(B)はプログラムを記録した記録
媒体(以下、記録媒体と呼ぶ)を用いるプレーヤーであ
り、本体9701、液晶表示装置またはEL表示装置に
代表される表示装置9702、スピーカ部9703、記
録媒体9704、操作スイッチ9705で構成される。
なお、この装置は記録媒体としてDVD(Digtia
l Versatile Disc)、CD等を用い、音
楽鑑賞や映画鑑賞やゲームやインターネットを行うこと
ができる。本発明は表示装置9702に適用することが
でき、プレーヤーを完成させることができる。
FIG. 19B shows a player using a recording medium on which a program is recorded (hereinafter, referred to as a recording medium), a main body 9701, a display device 9702 represented by a liquid crystal display device or an EL display device, and a speaker portion 9703. , A recording medium 9704, and operation switches 9705.
This apparatus uses a DVD (Digitia) as a recording medium
l Versatile Disc), CDs, and the like can be used for music appreciation, movie appreciation, games, and the Internet. The present invention can be applied to the display device 9702 and can complete a player.

【0131】図19(C)はデジタルカメラであり、本
体9801、液晶表示装置またはEL表示装置に代表さ
れる表示装置9802、接眼部9803、操作スイッチ
9804、受像部(図示しない)で構成される。本発明
は表示装置9802に適用することができ、デジタルカ
メラを完成させることができる。
FIG. 19C shows a digital camera, which comprises a main body 9801, a display device 9802 typified by a liquid crystal display device or an EL display device, an eyepiece 9803, operation switches 9804, and an image receiving portion (not shown). You. The present invention can be applied to the display device 9802 and can complete a digital camera.

【0132】図20(A)はフロント型プロジェクター
であり、投射装置3601、スクリーン3602で構成
される。本発明は投射装置3601に適用することがで
き、フロント型プロジェクターを完成させることができ
る。
FIG. 20A shows a front type projector, which comprises a projection device 3601 and a screen 3602. The present invention can be applied to the projection device 3601, and a front type projector can be completed.

【0133】図20(B)はリア型プロジェクターであ
り、本体3701、投射装置3702、ミラー370
3、スクリーン3704で構成される。本発明は投射装
置3702に組み込む液晶表示装置に適用することがで
き、リア型プロジェクターを完成させることができる。
FIG. 20B shows a rear type projector, which includes a main body 3701, a projection device 3702, and a mirror 370.
3. It is composed of a screen 3704. The invention can be applied to a liquid crystal display device incorporated in the projection device 3702, and a rear type projector can be completed.

【0134】尚、図20(C)は、図20(A)及び図
20(B)中における投射装置3601、3702の構
造の一例を示した図である。投射装置3601、370
2は、光源光学系3801、ミラー3802、3804
〜3806、ダイクロイックミラー3803、プリズム
3807、液晶表示装置3808、位相差板3809、
投射光学系3810で構成される。投射光学系3810
は、投射レンズを含む光学系で構成される。本実施例は
三板式の例を示したが、特に限定されず、例えば単板式
であってもよい。また、図20(C)中において矢印で
示した光路に実施者が適宜、光学レンズや、偏光機能を
有するフィルムや、位相差を調節するためのフィルム、
IRフィルム等の光学系を設けてもよい。
FIG. 20C is a diagram showing an example of the structure of the projection devices 3601 and 3702 in FIGS. 20A and 20B. Projection device 3601, 370
2 is a light source optical system 3801, mirrors 3802 and 3804
To 3806, dichroic mirror 3803, prism 3807, liquid crystal display device 3808, retardation plate 3809,
It is composed of a projection optical system 3810. Projection optical system 3810
Is composed of an optical system including a projection lens. In this embodiment, an example of a three-plate type is shown, but there is no particular limitation, and for example, a single-plate type may be used. In addition, a practitioner may appropriately place an optical lens, a film having a polarizing function, a film for adjusting a phase difference,
An optical system such as an IR film may be provided.

【0135】また、図20(D)は、図20(C)中に
おける光源光学系3801の構造の一例を示した図であ
る。本実施例では、光源光学系3801は、リフレクタ
ー3811、光源3812、レンズアレイ3813、3
814、偏光変換素子3815、集光レンズ3816で
構成される。なお、図20(D)に示した光源光学系は
一例であって特に限定されない。例えば、光源光学系に
実施者が適宜、光学レンズや、偏光機能を有するフィル
ムや、位相差を調節するフィルム、IRフィルム等の光
学系を設けてもよい。
FIG. 20D is a diagram showing an example of the structure of the light source optical system 3801 in FIG. 20C. In this embodiment, the light source optical system 3801 includes a reflector 3811, a light source 3812, a lens array 3813,
814, a polarization conversion element 3815, and a condenser lens 3816. Note that the light source optical system shown in FIG. 20D is an example and is not particularly limited. For example, a practitioner may appropriately provide an optical system such as an optical lens, a film having a polarizing function, a film for adjusting a phase difference, and an IR film in the light source optical system.

【0136】ここでは図示しなかったが、本発明はその
他にもナビゲーションシステムをはじめ冷蔵庫、洗濯
機、電子レンジ、固定電話機、ファクシミリなどに組み
込む表示装置にも適用することが可能である。このよう
に本発明の適用範囲はきわめて広く、さまざまな製品に
適用することができる。
Although not shown here, the present invention can also be applied to a display device incorporated in a refrigerator, a washing machine, a microwave oven, a fixed telephone, a facsimile, and the like, in addition to a navigation system. As described above, the applicable range of the present invention is extremely wide, and can be applied to various products.

【0137】[実施例11]本実施例では、液晶表示装置
の画素部に使用するTFTを逆スタガ型TFTで構成し
た例を図21に示す。図21(A)は、素子基板に設け
られた画素部の画素の一つを拡大した上面図であり、図
21(A)において、点線A−A'で切断した部分が、
図21(B)の画素部の断面構造に相当する。
[Embodiment 11] In this embodiment, FIG. 21 shows an example in which a TFT used for a pixel portion of a liquid crystal display device is constituted by an inverted staggered TFT. FIG. 21A is an enlarged top view of one of the pixels in the pixel portion provided on the element substrate. In FIG. 21A, a portion cut along a dotted line AA ′
This corresponds to the cross-sectional structure of the pixel portion in FIG.

【0138】図21(B)において、851は基板であ
り、まず、基板上に下地絶縁膜(図示しない)を形成す
る。
In FIG. 21B, reference numeral 851 denotes a substrate. First, a base insulating film (not shown) is formed on the substrate.

【0139】画素部において、画素TFTはnチャネル
型TFTで形成されている。基板851上に設けられた
下地絶縁膜上にゲート電極852が形成され、その上に
窒化珪素からなる第1絶縁膜853a、酸化珪素からな
る第2絶縁膜853bが設けられている。また、第2絶
縁膜上には、活性層としてソース領域またはドレイン領
域となる第2のn型不純物領域854〜856と、チャ
ネル形成領域857、858と、前記第2のn型不純物
領域とチャネル形成領域の間に第1のn型不純物領域8
59、860が形成される。また、チャネル形成領域8
57、858は絶縁層861、862で保護される。絶
縁層861、862及び活性層を覆う第1の層間絶縁膜
863にコンタクトホールを形成した後、第2のn型不
純物領域854に接続する配線864が形成され、第2
のn型不純物領域856にAlあるいはAg等からなる
画素電極865が接続され、さらにその上にパッシベー
ション膜866が形成される。また、870は画素電極
865と隣接する画素電極である。
In the pixel portion, the pixel TFT is formed by an n-channel TFT. A gate electrode 852 is formed over a base insulating film provided over a substrate 851, over which a first insulating film 853a made of silicon nitride and a second insulating film 853b made of silicon oxide are provided. In addition, on the second insulating film, second n-type impurity regions 854 to 856 serving as a source region or a drain region as active layers, channel formation regions 857 and 858, and the second n-type impurity region First n-type impurity region 8 between formation regions
59, 860 are formed. Further, the channel forming region 8
57 and 858 are protected by insulating layers 861 and 862. After forming a contact hole in the first interlayer insulating film 863 covering the insulating layers 861 and 862 and the active layer, a wiring 864 connected to the second n-type impurity region 854 is formed.
A pixel electrode 865 made of Al or Ag is connected to the n-type impurity region 856, and a passivation film 866 is formed thereon. Reference numeral 870 denotes a pixel electrode adjacent to the pixel electrode 865.

【0140】なお、本実施例では、画素部の画素TFT
のゲート配線をダブルゲート構造としているが、オフ電
流のバラツキを低減するために、トリプルゲート構造等
のマルチゲート構造としても構わない。また、開口率を
向上させるためにシングルゲート構造としてもよい。
In this embodiment, the pixel TFT in the pixel portion is
Has a double-gate structure, but a multi-gate structure such as a triple-gate structure may be used in order to reduce variation in off-state current. Further, a single gate structure may be used to improve the aperture ratio.

【0141】また、画素部の容量部は、第1絶縁膜及び
第2絶縁膜を誘電体として、容量配線871と、第2の
n型不純物領域856とで形成されている。
Further, the capacitor portion of the pixel portion is formed of a capacitor wiring 871 and a second n-type impurity region 856 using the first insulating film and the second insulating film as dielectrics.

【0142】なお、図21で示した画素部はあくまで一
例に過ぎず、特に上記構成に限定されないことはいうま
でもない。
The pixel portion shown in FIG. 21 is merely an example, and it is needless to say that the present invention is not particularly limited to the above configuration.

【0143】本発明の熱処理装置は、図21に示す画素
部のTFTを作製する際の熱処理、例えば第2のn型不
純物領域に含まれる不純物元素の活性化や、ゲッタリン
グに適用することができる。この熱処理は実施例1また
は実施例2で説明する熱処理装置を用い、パルス状の輻
射を複数回照射して活性化を行う。パルス状の輻射は基
板側から照射してもよいし、その逆側から照射してもよ
い。
The heat treatment apparatus of the present invention can be applied to heat treatment for manufacturing a TFT of a pixel portion shown in FIG. 21, for example, activation of an impurity element contained in the second n-type impurity region and gettering. it can. This heat treatment is performed by irradiating pulsed radiation a plurality of times using the heat treatment apparatus described in the first or second embodiment. The pulsed radiation may be emitted from the substrate side or from the opposite side.

【0144】また、実施例7に従えば、本実施例の素子
基板から、液晶表示装置を完成させることが可能であ
る。また、こうして作製される液晶表示装置は実施例1
0に示した各種電子機器の表示部として用いることがで
きる。
According to the seventh embodiment, a liquid crystal display device can be completed from the element substrate of this embodiment. Further, the liquid crystal display device thus manufactured is described in Example 1.
0 can be used as a display unit of various electronic devices.

【0145】[実施例12]本実施例は、実施例6で示す
ゲッタリング処理を施した半導体膜を用いて作製された
nチャネル型TFTの特性を示す。TFTはシングルド
レイン構造であり、チャネル長10μm、チャネル幅8
μmである。ゲッタリングによる触媒元素の低減効果
は、オフ電流値を代用特性として見ることができ、その
値が1pA以下であれば概ね良好であると言える。
[Embodiment 12] This embodiment shows characteristics of an n-channel TFT manufactured using the semiconductor film subjected to the gettering process shown in Embodiment 6. The TFT has a single drain structure, a channel length of 10 μm, and a channel width of 8
μm. The effect of reducing the catalytic element by gettering can be seen from the off-current value as a substitute characteristic, and it can be said that the off-current value is generally good if the value is 1 pA or less.

【0146】ゲッタリングの条件は、最高加熱温度を6
90〜730℃、300秒間の保持時間として、それを
3回繰り返している。
The conditions for gettering are as follows.
This is repeated three times at a holding time of 90 to 730 ° C. for 300 seconds.

【0147】図22は94個のサンプルのオフ電流値の
分布(バラツキ)について、累積度数グラフとして示す
ものである。同グラフ中には、比較の為にファーネスア
ニール炉を用い、550℃4時間のゲッタリング処理を
行ったサンプルのデータも示されているが、両者に有意
な差はないことが示されている。本発明の熱処理方法に
よっても良好なゲッタリングが可能であり、しかも従来
のファーネスアニール炉を用いたゲッタリングよりも短
時間で済んでいる。
FIG. 22 is a cumulative frequency graph showing the distribution (variation) of off-state current values of 94 samples. In the same graph, data of a sample subjected to gettering treatment at 550 ° C. for 4 hours using a furnace annealing furnace is also shown for comparison, but it is shown that there is no significant difference between the two. . Good gettering is also possible by the heat treatment method of the present invention, and it takes less time than gettering using a conventional furnace annealing furnace.

【0148】[0148]

【発明の効果】本発明の熱処理方法を用いることによ
り、基板ダメージを与えず、変形させることなく半導体
膜に添加した不純物元素の活性化や、ゲッタリングを短
時間で行うことが可能となる。また、本発明の熱処理装
置は、このような熱処理を可能とする。さらに、このよ
うな熱処理方法を用いることにより、半導体装置の生産
性を向上させることができる。
According to the heat treatment method of the present invention, activation of the impurity element added to the semiconductor film and gettering can be performed in a short time without causing damage to the substrate and without deformation. Further, the heat treatment apparatus of the present invention enables such a heat treatment. Further, by using such a heat treatment method, the productivity of the semiconductor device can be improved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明の熱処理の方法を説明する図。FIG. 1 is a diagram illustrating a heat treatment method of the present invention.

【図2】 ランプ光源の点滅と冷媒の供給量のタイミン
グを説明する図。
FIG. 2 is a diagram for explaining timing of blinking of a lamp light source and a supply amount of a refrigerant.

【図3】 ランプ光源からのパルス状の輻射による被照
射領域の温度変化を示すグラフ。
FIG. 3 is a graph showing a change in temperature of an irradiation area due to pulsed radiation from a lamp light source.

【図4】 本発明の熱処理のメカニズムを説明する図。FIG. 4 is a diagram illustrating a heat treatment mechanism of the present invention.

【図5】 本発明の熱処理装置の構成を説明する図。FIG. 5 is a diagram illustrating a configuration of a heat treatment apparatus of the present invention.

【図6】 本発明の熱処理の方法を説明する図。FIG. 6 is a diagram illustrating a heat treatment method of the present invention.

【図7】 TFTの作製工程を説明する断面図。FIG. 7 is a cross-sectional view illustrating a manufacturing process of a TFT.

【図8】 半導体膜の作製方法を説明する断面図。FIG. 8 is a cross-sectional view illustrating a method for manufacturing a semiconductor film.

【図9】 ゲッタリングの方法を説明する断面図。FIG. 9 is a sectional view illustrating a gettering method.

【図10】 駆動回路部及び画素部を備えた半導体装置
の作製工程を説明する断面図。
FIG. 10 is a cross-sectional view illustrating a manufacturing process of a semiconductor device including a driver circuit portion and a pixel portion.

【図11】 駆動回路部及び画素部を備えた半導体装置
の作製工程を説明する断面図。
FIG. 11 is a cross-sectional view illustrating a manufacturing process of a semiconductor device including a driver circuit portion and a pixel portion.

【図12】 駆動回路部及び画素部を備えた半導体装置
の作製工程を説明する断面図。
FIG. 12 is a cross-sectional view illustrating a manufacturing process of a semiconductor device including a driver circuit portion and a pixel portion.

【図13】 画素部の構造を説明する上面図。FIG. 13 is a top view illustrating a structure of a pixel portion.

【図14】 本発明により得られる液晶表示装置の構成
を説明する図。
FIG. 14 illustrates a structure of a liquid crystal display device obtained by the present invention.

【図15】 本発明により得られる発光装置の構成を説
明する図。
FIG. 15 illustrates a structure of a light-emitting device obtained by the present invention.

【図16】 本発明の熱処理装置の構成を説明する図。FIG. 16 is a diagram illustrating a configuration of a heat treatment apparatus of the present invention.

【図17】 本発明の熱処理方法により活性化処理を行
った半導体膜の顕微鏡写真。
FIG. 17 is a micrograph of a semiconductor film which has been subjected to an activation treatment by the heat treatment method of the present invention.

【図18】 半導体装置の一例を示す図。FIG. 18 illustrates an example of a semiconductor device.

【図19】 半導体装置の一例を示す図。FIG. 19 illustrates an example of a semiconductor device.

【図20】 プロジェクターの構成を説明する図。FIG. 20 illustrates a configuration of a projector.

【図21】 画素部の上面図及び断面図。21A and 21B are a top view and a cross-sectional view of a pixel portion.

【図22】 複数のサンプルにおけるTFTのオフ電流
の分布を示す累積度数グラフ。
FIG. 22 is a cumulative frequency graph showing a distribution of off-state current of a TFT in a plurality of samples.

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5F052 AA02 AA11 AA24 CA10 DA02 DB03 EA02 EA03 FA06 FA19 JA01 5F110 AA17 AA26 BB02 BB04 CC02 CC08 DD02 DD13 DD14 DD15 DD17 EE01 EE04 EE14 EE23 EE28 FF01 FF02 FF03 FF04 FF09 FF28 FF30 GG02 GG13 GG25 GG28 GG29 GG45 GG47 HJ01 HJ04 HJ12 HJ13 HJ23 HL02 HL03 HL04 HM14 HM15 NN03 NN04 NN22 NN23 NN24 NN27 NN35 NN73 PP01 PP02 PP03 PP04 PP10 PP29 PP34 PP35 QQ04 QQ11 QQ19 QQ23 QQ24 QQ25 QQ28  ──────────────────────────────────────────────────続 き Continuing on the front page F term (reference) GG25 GG28 GG29 GG45 GG47 HJ01 HJ04 HJ12 HJ13 HJ23 HL02 HL03 HL04 HM14 HM15 NN03 NN04 NN22 NN23 NN24 NN27 NN35 NN73 PP01 PP02 PP03 PP04 PP10 PP29 PP34 PP35 QQ04 QQ11 QQQ Q25 Q

Claims (15)

【特許請求の範囲】[Claims] 【請求項1】ランプ光源の輻射により被処理物を加熱す
る熱処理方法であって、前記ランプ光源の1回当たりの
発光時間は0.1〜20秒であり、前記ランプ光源の輻
射を複数回繰り返すことを特徴とする熱処理方法。
1. A heat treatment method for heating an object to be processed by irradiation of a lamp light source, wherein the lamp light source has a light emission time of 0.1 to 20 seconds, and the lamp light source emits the light a plurality of times. A heat treatment method characterized by repeating.
【請求項2】ランプ光源の輻射により被処理物を加熱す
る熱処理方法であって、被照射領域の最高温度の保持時
間が0.5〜5秒であるように前記ランプ光源の輻射を
パルス状に繰り返すことを特徴とする熱処理方法。
2. A heat treatment method for heating an object to be processed by irradiation of a lamp light source, wherein the irradiation of the lamp light source is performed in a pulsed manner so that the maximum temperature of the irradiation area is maintained for 0.5 to 5 seconds. A heat treatment method characterized by repeating the above steps.
【請求項3】被処理物を冷媒で満たされた処理室内に保
持すると共に、ランプ光源の輻射により被処理物を加熱
する熱処理方法であって、前記ランプ光源の1回当たり
の輻射は0.1〜20秒の期間保持され、前記ランプ光
源の輻射を複数回繰り返すことを特徴とする熱処理方
法。
3. A heat treatment method in which an object to be processed is held in a processing chamber filled with a refrigerant and the object to be processed is heated by radiation of a lamp light source. A heat treatment method, wherein the heat is held for a period of 1 to 20 seconds and the radiation of the lamp light source is repeated a plurality of times.
【請求項4】被処理物を冷媒で満たされた処理室内に保
持すると共に、ランプ光源の輻射により被処理物を加熱
する熱処理方法であって、被処理物の最高温度の保持時
間が0.5〜5秒であるように前記ランプ光源の輻射を
複数回繰り返すことを特徴とする熱処理方法。
4. A heat treatment method for holding an object to be processed in a processing chamber filled with a refrigerant and heating the object to be processed by radiation of a lamp light source. A heat treatment method, wherein the radiation of the lamp light source is repeated a plurality of times so as to take 5 to 5 seconds.
【請求項5】被処理物を冷媒で満たされた処理室内に保
持すると共に、ランプ光源の輻射により被処理物を加熱
する熱処理方法であって、前記冷媒の供給量を減少させ
ると共に、前記ランプ光源を点灯させ、前記ランプ光源
の1回当たりの輻射は0.1〜20秒の期間保持し、前
記ランプ光源を消灯させると共に、前記冷媒の供給量を
増加させる処理を1サイクルとして、当該処理を複数回
繰り返すことを特徴とする熱処理方法。
5. A heat treatment method for holding an object to be processed in a processing chamber filled with a refrigerant and heating the object to be processed by radiation of a lamp light source, wherein the supply amount of the refrigerant is reduced and the lamp is heated. The light source is turned on, the radiation of the lamp light source is held for a period of 0.1 to 20 seconds, the lamp light source is turned off, and the process of increasing the supply amount of the refrigerant is defined as one cycle. Is repeated a plurality of times.
【請求項6】被処理物を冷媒で満たされた処理室内に保
持すると共に、ランプ光源の輻射により被処理物を加熱
する熱処理方法であって、前記冷媒の供給量を減少させ
ると共に、前記ランプ光源を点灯させ、被処理物の最高
温度の保持時間が0.5〜5秒保持した後、前記ランプ
光源を消灯させ、同時に前記冷媒の供給量を増加させる
処理を1サイクルとして、当該処理を複数回繰り返すこ
とを特徴とする熱処理方法。
6. A heat treatment method for holding an object to be processed in a processing chamber filled with a refrigerant and heating the object to be processed by radiation of a lamp light source, wherein the supply amount of the refrigerant is reduced and the lamp is heated. After turning on the light source and holding the maximum temperature of the object to be processed for 0.5 to 5 seconds, the lamp light source is turned off, and the process of simultaneously increasing the supply amount of the refrigerant is defined as one cycle. A heat treatment method characterized by repeating a plurality of times.
【請求項7】ランプ光源と、該ランプ光源をパルス状に
点滅させる電源と、被処理物を載置するステージと、前
記被処理物を、前記ランプ光源からの輻射により加熱す
ることが可能な処理室と、前記処理室に冷媒を供給する
手段とを備えていることを特徴とする熱処理装置。
7. A lamp light source, a power source for causing the lamp light source to blink in a pulsed manner, a stage on which an object to be processed is mounted, and the object to be processed can be heated by radiation from the lamp light source. A heat treatment apparatus comprising: a processing chamber; and a unit for supplying a refrigerant to the processing chamber.
【請求項8】ランプ光源と、該ランプ光源をパルス状に
点滅させる電源と、被処理物を載置するステージと、前
記被処理物を、前記ランプ光源からの輻射により加熱す
ることが可能な処理室と、前記ランプ光源の点滅に伴っ
て前記処理室に冷媒を供給し、かつ、その供給量を増減
させる手段とを備えていることを特徴とする熱処理装
置。
8. A lamp light source, a power supply for causing the lamp light source to blink in a pulsed manner, a stage on which an object to be processed is mounted, and the object to be processed can be heated by radiation from the lamp light source. A heat treatment apparatus comprising: a processing chamber; and a unit configured to supply a refrigerant to the processing chamber in accordance with flickering of the lamp light source and increase or decrease the supply amount.
【請求項9】ランプ光源と、該ランプ光源をパルス状に
点滅させる電源と、被処理物を載置するステージと、前
記被処理物を、前記ランプ光源からの輻射により加熱す
ることが可能な処理室と、前記ステージを前記処理室内
で一方向に移動可能な搬送手段と、前記処理室に冷媒を
供給する手段とを備えていることを特徴とする熱処理装
置。
9. A lamp light source, a power source for causing the lamp light source to blink in a pulsed manner, a stage on which an object to be processed is mounted, and the object to be processed can be heated by radiation from the lamp light source. A heat treatment apparatus, comprising: a processing chamber; transport means capable of moving the stage in one direction in the processing chamber; and means for supplying a coolant to the processing chamber.
【請求項10】ランプ光源と、該ランプ光源をパルス状
に点滅させる電源と、被処理物を載置するステージと、
前記被処理物を、前記ランプ光源からの輻射により加熱
することが可能な処理室と、前記ステージを前記処理室
内で一方向に移動可能な搬送手段と、前記該ランプ光源
の点滅に伴って前記処理室に冷媒を供給し、かつ、その
供給量を増減させる手段とを備えていることを特徴とす
る熱処理装置。
10. A lamp light source, a power supply for causing the lamp light source to blink in a pulsed manner, and a stage for mounting an object to be processed,
A processing chamber capable of heating the object to be processed by radiation from the lamp light source, a conveying unit capable of moving the stage in one direction in the processing chamber, and the flashing of the lamp light source Means for supplying a refrigerant to the processing chamber and increasing or decreasing the supply amount.
【請求項11】透光性基板に半導体膜を形成する工程
と、前記半導体膜上に第2絶縁膜を形成する工程と、前
記第2絶縁膜上に導電膜を形成する工程と、前記半導体
膜に一導電型の不純物をドーピングして一導電型の半導
体領域を形成する工程と、前記透光性基板側からランプ
光源からの輻射を断続的に複数回照射して、前記一導電
型の半導体領域を活性化する工程とを有することを特徴
とする半導体装置の作製方法。
11. A step of forming a semiconductor film on a light-transmitting substrate, a step of forming a second insulating film on the semiconductor film, a step of forming a conductive film on the second insulating film, Forming a semiconductor region of one conductivity type by doping one conductivity type impurity into the film, and intermittently irradiating radiation from a lamp light source a plurality of times from the light-transmitting substrate side; Activating a semiconductor region.
【請求項12】透光性基板に半導体膜を形成する工程
と、前記半導体膜上に第2絶縁膜を形成する工程と、前
記第2絶縁膜上に光吸収性の第1導電膜を形成する工程
と、前記第1導電膜上に光反射性の第2導電膜を形成す
る工程と、前記半導体膜に一導電型の不純物をドーピン
グして一導電型の半導体領域を形成する工程と、前記透
光性基板側からランプ光源からの輻射を断続的に複数回
照射して、前記一導電型の半導体領域を活性化する工程
とを有することを特徴とする半導体装置の作製方法。
12. A step of forming a semiconductor film on a light-transmitting substrate, a step of forming a second insulating film on the semiconductor film, and forming a light-absorbing first conductive film on the second insulating film. Performing a step of forming a light-reflective second conductive film on the first conductive film, and doping the semiconductor film with one-conductivity-type impurity to form a one-conductivity-type semiconductor region; Activating the one conductivity type semiconductor region by intermittently irradiating radiation from a lamp light source a plurality of times from the translucent substrate side.
【請求項13】透光性基板の一主表面に非晶質半導体膜
を形成する第1の工程と、前記非晶質半導体膜に金属元
素を添加した後に結晶化させて結晶半導体膜を形成する
第2の工程と、前記結晶質半導体膜の上方に、該結晶質
半導体膜の一部と重畳する導電膜を形成する第3の工程
と、前記結晶質半導体膜に一導電型の半導体領域を形成
する第4の工程と、前記透光性基板の一主表面と反対側
の面からランプ光源からの輻射を断続的に複数回照射す
る第5の工程とを有することを特徴とする半導体装置の
作製方法。
13. A first step of forming an amorphous semiconductor film on one main surface of a translucent substrate, and forming a crystalline semiconductor film by adding a metal element to the amorphous semiconductor film and then crystallizing the same. A second step of forming, a third step of forming a conductive film overlying the crystalline semiconductor film over a part of the crystalline semiconductor film, and a semiconductor region of one conductivity type in the crystalline semiconductor film. And a fifth step of intermittently irradiating radiation from a lamp light source a plurality of times from a surface opposite to the one main surface of the light-transmitting substrate. Method for manufacturing the device.
【請求項14】透光性基板の一主表面に非晶質半導体膜
を形成する第1の工程と、前記非晶質半導体膜に金属元
素を添加した後に結晶化させて結晶半導体膜を形成する
第2の工程と、前記結晶質半導体膜の上方に、該結晶質
半導体膜の一部と重畳する導電膜を形成する第3の工程
と、前記結晶質半導体膜にリンが添加された半導体領域
を形成する第4の工程と、前記透光性基板の一主表面と
反対側の面からランプ光源からの輻射を断続的に複数回
照射する第5の工程とを有することを特徴とする半導体
装置の作製方法。
14. A first step of forming an amorphous semiconductor film on one main surface of a light-transmitting substrate, and forming a crystalline semiconductor film by adding a metal element to the amorphous semiconductor film and then crystallizing the same. A second step of forming, a third step of forming a conductive film overlying a part of the crystalline semiconductor film over the crystalline semiconductor film, and a semiconductor in which phosphorus is added to the crystalline semiconductor film. A fourth step of forming a region; and a fifth step of intermittently irradiating the radiation from the lamp light source a plurality of times from a surface opposite to the one main surface of the translucent substrate. A method for manufacturing a semiconductor device.
【請求項15】請求項13または請求項14において、
前記金属元素はFe、Co、Ni、Ru、Rh、Pd、
Os、Ir、Pt、Cu、Auから選ばれた一種または
複数種であることを特徴とする半導体装置の作製方法。
15. The method according to claim 13 or claim 14, wherein
The metal element is Fe, Co, Ni, Ru, Rh, Pd,
A method for manufacturing a semiconductor device, which is one or more kinds selected from Os, Ir, Pt, Cu, and Au.
JP2001313318A 2000-10-10 2001-10-10 Method for manufacturing semiconductor device Expired - Fee Related JP4004765B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001313318A JP4004765B2 (en) 2000-10-10 2001-10-10 Method for manufacturing semiconductor device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2000309887 2000-10-10
JP2000-309887 2000-10-10
JP2001313318A JP4004765B2 (en) 2000-10-10 2001-10-10 Method for manufacturing semiconductor device

Publications (3)

Publication Number Publication Date
JP2002190452A true JP2002190452A (en) 2002-07-05
JP2002190452A5 JP2002190452A5 (en) 2005-06-23
JP4004765B2 JP4004765B2 (en) 2007-11-07

Family

ID=26601827

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001313318A Expired - Fee Related JP4004765B2 (en) 2000-10-10 2001-10-10 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP4004765B2 (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002289553A (en) * 2001-03-28 2002-10-04 Mitsui Chemicals Inc Production method for thin film semiconductor device
JP2008244025A (en) * 2007-03-26 2008-10-09 Nara Institute Of Science & Technology Manufacturing method of thin-film transistor
JP2009088348A (en) * 2007-10-01 2009-04-23 Hitachi Kokusai Electric Inc Semiconductor manufacturing device
US7575985B2 (en) 2000-12-05 2009-08-18 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating semiconductor device
JP2010097854A (en) * 2008-10-17 2010-04-30 Ulvac Japan Ltd Method for vacuum heating treatment
KR101025444B1 (en) * 2003-10-28 2011-03-30 엘지디스플레이 주식회사 Apparatus for rapid thermal annealing and method of activating impurities using the same
DE112010000924T5 (en) 2009-02-27 2012-09-20 Ulvac, Inc. Vacuum heater and vacuum heat treatment process
KR101729724B1 (en) * 2014-12-26 2017-04-25 주식회사 비아트론 Apparatus for Heat Treatment of Coating Layer having Multiple Heat Source and Method for Heat Treat Using the Same

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7575985B2 (en) 2000-12-05 2009-08-18 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating semiconductor device
JP2002289553A (en) * 2001-03-28 2002-10-04 Mitsui Chemicals Inc Production method for thin film semiconductor device
KR101025444B1 (en) * 2003-10-28 2011-03-30 엘지디스플레이 주식회사 Apparatus for rapid thermal annealing and method of activating impurities using the same
JP2008244025A (en) * 2007-03-26 2008-10-09 Nara Institute Of Science & Technology Manufacturing method of thin-film transistor
JP2009088348A (en) * 2007-10-01 2009-04-23 Hitachi Kokusai Electric Inc Semiconductor manufacturing device
JP2010097854A (en) * 2008-10-17 2010-04-30 Ulvac Japan Ltd Method for vacuum heating treatment
DE112010000924T5 (en) 2009-02-27 2012-09-20 Ulvac, Inc. Vacuum heater and vacuum heat treatment process
US8693854B2 (en) 2009-02-27 2014-04-08 Ulvac, Inc. Vacuum heating device and vacuum heat treatment method
DE112010000924B4 (en) 2009-02-27 2018-07-12 Ulvac, Inc. Vacuum heater and vacuum heat treatment process
KR101729724B1 (en) * 2014-12-26 2017-04-25 주식회사 비아트론 Apparatus for Heat Treatment of Coating Layer having Multiple Heat Source and Method for Heat Treat Using the Same

Also Published As

Publication number Publication date
JP4004765B2 (en) 2007-11-07

Similar Documents

Publication Publication Date Title
US7566625B2 (en) Semiconductor device manufacturing method, heat treatment apparatus, and heat treatment method
US7575985B2 (en) Method of fabricating semiconductor device
JP4850858B2 (en) Method for manufacturing semiconductor device
US7485553B2 (en) Process for manufacturing a semiconductor device
JP5393726B2 (en) Method for manufacturing semiconductor device
US7052943B2 (en) Method of manufacturing a semiconductor device
US8017455B2 (en) Semiconductor device and method for manufacturing the same
JP4869509B2 (en) Method for manufacturing semiconductor device
JP2003051446A (en) Method of manufacturing semiconductor device
JP4230160B2 (en) Method for manufacturing semiconductor device
JP2002190452A (en) Method for manufacturing semiconductor device, and apparatus and method for heat treatment
JP4860055B2 (en) Method for manufacturing semiconductor device
JP4176362B2 (en) Method for manufacturing semiconductor device
JP2001319877A (en) Method of manufacturing semiconductor device
JP4212844B2 (en) Method for manufacturing semiconductor device
JP4439775B2 (en) Method for manufacturing semiconductor device
JP2002083773A (en) Production method for semiconductor device
JP3560929B2 (en) Method for manufacturing semiconductor device
JP2002359251A (en) Method for manufacturing semiconductor device
JP2001068682A (en) Manufacture of semiconductor device
JP2003124231A (en) Method for manufacturing thin film transistor, electronic device and electrooptic device
JP4112451B2 (en) Method for manufacturing semiconductor device
JP2003234291A (en) Method for manufacturing semiconductor device
JP2003332342A (en) Manufacturing method of semiconductor device
JP2002246327A (en) Heat treatment device and manufacturing method for semiconductor device

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041007

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041007

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070313

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070508

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070821

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070822

R150 Certificate of patent or registration of utility model

Ref document number: 4004765

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100831

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100831

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100831

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110831

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110831

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120831

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120831

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130831

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees